

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】平成27年1月8日(2015.1.8)

【公開番号】特開2013-30730(P2013-30730A)

【公開日】平成25年2月7日(2013.2.7)

【年通号数】公開・登録公報2013-007

【出願番号】特願2011-279240(P2011-279240)

【国際特許分類】

H 0 1 L 21/336 (2006.01)

H 0 1 L 29/786 (2006.01)

H 0 1 L 21/28 (2006.01)

H 0 1 L 21/288 (2006.01)

H 0 1 L 29/417 (2006.01)

G 0 9 F 9/30 (2006.01)

【F I】

H 0 1 L 29/78 6 1 6 K

H 0 1 L 29/78 6 1 8 B

H 0 1 L 29/78 6 1 2 C

H 0 1 L 29/78 6 2 7 C

H 0 1 L 29/78 6 1 8 C

H 0 1 L 21/28 A

H 0 1 L 21/288 Z

H 0 1 L 29/50 M

G 0 9 F 9/30 3 3 8

H 0 1 L 21/28 3 0 1 B

【手続補正書】

【提出日】平成26年11月18日(2014.11.18)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】0 0 2 6

【補正方法】変更

【補正の内容】

【0 0 2 6】

あるいは、図 3 (B) および図 4 (B) に示したように、保護膜 1 6 において切り欠き領域としての凹部 1 6 0 が設けられているようにしてもよい。具体的には、この切り欠き領域(凹部 1 6 0)は Y 軸方向に沿って形成されており、この切り欠き領域において有機半導体層 1 4 とソース・ドレイン電極 1 5 A, 1 5 B とが重畳されている(図 4 (B) および図 5 (図 3 (B) における I I I - I I I 線に沿った矢視断面図)中の符号 P 1 2 参照)。ただし、ソース・ドレイン電極 1 5 A, 1 5 B のうちの上記したアライメントずれ吸収領域 1 5 0 は、この凹部 1 6 0 とは重ならないように配置されている。このような凹部 1 6 0 を設けた場合にも、詳細は後述するが、有機半導体層 1 4 の端部(半導体島のエッジ部分)付近での配線層 1 7 A, 1 7 B の断線(段切れ)が生じにくくなる(望ましくは、そのような断線の発生が回避される)。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0 0 2 8

【補正方法】変更

【補正の内容】

【0028】

まず、図6（A）に示したように、図示しない基板11上にゲート電極12およびゲート配線12Lを形成し、これらのゲート電極12およびゲート配線12Lの上に図示しないゲート絶縁膜13を形成する。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0037

【補正方法】変更

【補正の内容】

【0037】

次に、図6（D）に示したように、有機半導体層14およびソース・ドレイン電極15A、15Bの上に、上述した材料からなる保護膜16を形成する。具体的には、例えば（ C_6F_{10} ）_nなどのフッ素樹脂を全面塗布した後、その膜上に一般的なフォトレジストを塗布し、フォトリソグラフィ技術を用いて所望のパターンを形成することにより、保護膜16を形成する。このフォトリソグラフィ技術を用いたパターン形成の際には、例えば酸素プラズマを用いて、フッ素樹脂膜をドライエッチング加工する。このドライエッチングでは、ソース・ドレイン電極15A、15Bにおいて前述したアライメントずれ吸収領域150が露出するまで行う。そして、エッチング加工後は、フォトレジストを除去する。なお、感光性フッ素樹脂を用いた、フォトリソグラフィ技術によるパターン形成も可能である。また、ここでは、フォトリソグラフィ技術を用いたパターン形成を例に挙げて説明したが、これには限られない。更に、例えば反転オフセット印刷法等の印刷法を用いて、保護膜16を直接的にパターン形成することも可能である。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0083

【補正方法】変更

【補正の内容】

【0083】

本実施の形態の薄膜トランジスタ1Cは、基本的には薄膜トランジスタ1と同様の構成となっている。ただし、この薄膜トランジスタ1Cでは、以下詳述するように、ソース・ドレイン電極15A、15Bおよび配線層17A、17Bの双方が、真空成膜プロセスおよびフォトリソグラフィ技術を用いて形成されている（真空成膜形成）。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0104

【補正方法】変更

【補正の内容】

【0104】

次いで、図18（B）に示したように、例えばスパッタ法等を用いて配線層170を全面に成膜する。そののち、図18（C）に示したように、レジスト膜8を配線層17A、17Bの形状にパターン印刷する。続いて、例えば硝酸・フッ酸・リン酸の混酸を用いて、配線層170をウェットエッチング加工し、その後レジスト膜8を溶解・除去することにより、図19（A）に示したように配線層17A、17Bが形成される。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0105

【補正方法】変更

【補正の内容】

【0105】

次に、図19（B）中の符号P4で示したように、印刷プロセス（ここではインクジェ

ット法)を用いて、バンク19内に、ソース・ドレイン電極15A、15Bの構成材料からなるインクを滴下して充填する。これにより、例えば図19(C)に示したように、バンク19内に滴下されたインクが濡れ広がることにより、ソース・ドレイン電極15A、15Bがバンク19を用いて自己整合的に形成される。またこのとき、ここでは、ソース・ドレイン電極15A、15Bの各端部(一方の端部)が、バンク19内から開口部190を介して、配線部17A、17B側へ突出する(はみ出す)。このような突出部(はみ出し部)が、ソース・ドレイン電極15A、15Bと配線部17A、17Bとの電氣的接続部分(コンタクト部)として機能する。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0120

【補正方法】変更

【補正の内容】

【0120】

また、この薄膜トランジスタ1Eでは、ソース・ドレイン電極15A、15Bはそれぞれ、所定形状のバンク(バンク19またはバンク19A)内にソース・ドレイン電極15A、15Bの構成材料(インク)が滴下されて充填されることにより形成されたものとなっている。そして、薄膜トランジスタ1Eでは、有機半導体層14は、上記したバンクの除去後にソース・ドレイン電極15A、15B上に形成されたものとなっている。すなわち、薄膜トランジスタ1Eでは薄膜トランジスタ1Dとは異なり、最終的にバンクが除去されて残存しないようになっている。ただし、このようにバンクを用いてソース・ドレイン電極15A、15Bを形成する場合には限られず、バンクを用いずにソース・ドレイン電極15A、15Bを形成するようにしてもよい。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0132

【補正方法】変更

【補正の内容】

【0132】

この表示装置2は、基板11、TF T層22、表示層23および透明基板24をこの順に積層したものである。具体的には、基板11における表示領域20A上には、TF T層22、表示層23および透明基板24が積層される一方、基板11における額縁領域(非表示領域)20B上には、これらのTF T層22、表示層23および透明基板24は積層されていない。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0145

【補正方法】変更

【補正の内容】

【0145】

また、上記実施の形態等では、上記実施の形態等では、本開示の半導体素子の一例として、有機半導体層、ゲート電極、一对のソース・ドレイン電極および配線層を備えた薄膜トランジスタ(有機TF T)を挙げて説明したが、これには限られない。すなわち、例えば、有機半導体層、一对の電極(アノード電極およびカソード電極)ならびに配線層を備えたダイオード(整流素子)等の他の半導体素子に対しても、本技術を適用することが可能である。

【手続補正10】

【補正対象書類名】図面


【補正対象項目名】図3

【補正方法】変更

【補正の内容】

【図 3】

比較例2



【手続補正 1 1】


【補正対象書類名】図面

【補正対象項目名】図 4

【補正方法】変更

【補正の内容】

【図 4】



【手続補正 1 2】

【補正対象書類名】図面

【補正対象項目名】図 9

【補正方法】変更

【補正の内容】

【図 9】

