

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局

(43) 国際公開日  
2024年12月19日(19.12.2024)




(10) 国際公開番号

WO 2024/257450 A1

- (51) 国際特許分類:  
H01G 4/30 (2006.01)
- (21) 国際出願番号: PCT/JP2024/014055
- (22) 国際出願日: 2024年4月5日(05.04.2024)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:  
特願 2023-096085 2023年6月12日(12.06.2023) JP
- (71) 出願人: 株式会社村田製作所 (MURATA MANUFACTURING CO., LTD.) [JP/JP]; 〒6178555 京都府長岡京市東神足1丁目10番1号 Kyoto (JP).
- (72) 発明者: 渡辺 浩亨 (WATANABE Hiroyuki); 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP). 林賢一 (HAYASHI Kenichi); 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP). 鈴木 俊裕 (SUZUKI Toshihiro); 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP).
- (74) 代理人: 加藤 竜太, 外 (KATO Ryuta et al.); 〒1000005 東京都千代田区丸の内1-7-12 サピアタワー Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN,

(54) Title: MULTILAYER CERAMIC COMPONENT

(54) 発明の名称: 積層セラミック部品



(57) Abstract: The present invention provides a multilayer ceramic component in which an external electrode has a thickness that does not inhibit ease of mounting even in cases in which a housing in which the multilayer ceramic component is mounted is reduced in size. This multilayer ceramic component 1 comprises: a multilayer body 2; and external electrodes 20 which are provided on a first end surface and a second end surface, and are connected to internal electrode layers 10. The external electrodes 20 each comprise: a base film 21 that extends to a first main surface and a second main surface

CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MU, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO(BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア(AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告(条約第21条(3))

and is in contact with the internal electrode layers 10; an inner plating film 24 that is in contact with the base film 21; and an outer plating film 25 that is in contact with the inner plating film 24. The film thickness of the base film 21 is greater than that of the inner plating film 24 and that of the outer plating film 25. The film thickness of the base film 21 is 1.4 to 3.0 times the film thickness of the inner plating film 24. The film thickness of the base film 21 is 1.4 to 3.0 times the film thickness of the outer plating film 25. The film thickness of the base film 21 is 0.4 to 0.6 times the total film thickness of the base film 21, the inner plating film 24 and the outer plating film 25. The film thickness of the inner plating film 24 is 0.2 to 0.3 times the total film thickness of the base film 21, the inner plating film 24, and the outer plating film 25, and the film thickness of the outer plating film 25 is 0.2 to 0.3 times the total film thickness of the base film 21, the inner plating film 24, and the outer plating film 25.

(57) 要約: 積層セラミック部品が実装される筐体が小型化された場合であっても、実装性を阻害しない外部電極厚みを有した積層セラミック部品を提供すること。積層セラミック部品1は、積層体2と、第1の端面及び第2の端面に設けられ、内部電極層10と接続される外部電極20と、を有する積層セラミック部品1であって、外部電極20は、第1の主面及び前記第2の主面まで延在し、内部電極層10と接する下地膜21と、下地膜21と接する内メッキ膜24と、内メッキ膜24と接する外メッキ膜25とを有し、下地膜21の膜厚は内メッキ膜24と外メッキ膜25よりも大きく、下地膜21の膜厚は内メッキ膜24の膜厚の1.4倍以上3.0倍以下の膜厚であり、下地膜21の膜厚は外メッキ膜25の膜厚の1.4倍以上3.0倍以下の膜厚であり、下地膜21の膜厚は、下地膜21及び内メッキ膜24及び外メッキ膜25の合計膜厚の0.4倍以上0.6倍以下であり、内メッキ膜24の膜厚は、下地膜21及び内メッキ膜24及び外メッキ膜25の合計膜厚の0.2倍以上0.3倍以下であり、外メッキ膜25の膜厚は、下地膜21及び内メッキ膜24及び外メッキ膜25の合計膜厚の0.2倍以上0.3倍以下である。

## 明 細 書

発明の名称：積層セラミック部品

### 技術分野

[0001] 本発明は、積層セラミック部品、特に積層セラミックコンデンサに関する。

### 背景技術

[0002] 積層セラミックコンデンサにおいて、外部電極は下地電極及びメッキ膜を有し、メッキ膜は下地電極を覆うNiメッキ膜とNiメッキ膜を覆うSnメッキ膜からなる。下地電極及びNiメッキ膜及びSnメッキ膜は一定の厚みを有していた。

### 先行技術文献

#### 特許文献

[0003] 特許文献1：特開2020-174110号公報

### 発明の概要

#### 発明が解決しようとする課題

[0004] 特許文献1の下地電極層は、積層体内部に備えられた内部電極層との接続信頼性を確保するため十分な厚さで下地電極層の設計がなされ、下地電極層を覆うNiメッキ膜は、実装時におけるはんだ食われを防止するため十分な厚さでNiメッキ膜の設計がなされ、Niメッキ膜を覆うSnメッキ膜は、はんだ濡れ性を確保するため十分な厚さでSnメッキ膜が設計されている。

[0005] しかしながら、近年、積層セラミックコンデンサが実装される筐体の小型化が進んでおり、小型化が進んだ筐体では、積層セラミックコンデンサを実装できる領域が減少していた。小型化が進んだ筐体の実装できる領域に対応するため、積層セラミックコンデンサの大きさを小さくするため、内層部の大きさを小さくすることは、所望の容量を確保することが困難となる。そのため、容量形成に寄与しない下地電極層及びNiメッキ膜及びSnメッキ膜の厚さが、小型化された筐体への実装性の課題となっている。

[0006] そこで、本発明は、積層セラミックコンデンサが実装される筐体が小型化された場合であっても、接続信頼性を確保し、且つ、実装性を阻害しない外部電極厚みを有した積層セラミックコンデンサを提供することを目的とする。

### 課題を解決するための手段

[0007] 本発明の積層セラミック部品は、積層された複数の誘電体層及び複数の内部電極層を含み、積層方向に相對する第1の主面及び第2の主面と、積層方向に直交する幅方向に相對する第1の側面及び第2の側面と、積層方向および幅方向に直交する長さ方向に相對する第1の端面および第2の端面と、を有する積層体と、第1の端面及び第2の端面に設けられ、内部電極層と接続される外部電極と、を有する積層セラミック部品であって、外部電極は、第1の主面及び前記第2の主面まで延在し、内部電極層と接する下地膜と、下地膜と接する内メッキ膜と、内メッキ膜と接する外メッキ膜とを有し、下地膜の膜厚は内メッキ膜と外メッキ膜よりも大きく、下地膜の膜厚は内メッキ膜の膜厚の1.4倍以上3.0倍以下の膜厚であり、下地膜の膜厚は外メッキ膜の膜厚の1.4倍以上3.0倍以下の膜厚であり、下地膜の膜厚は、下地膜及び内メッキ膜及び外メッキ膜の合計膜厚の0.4倍以上0.6倍以下であり、内メッキ膜の膜厚は、下地膜及び内メッキ膜及び外メッキ膜の合計膜厚の0.2倍以上0.3倍以下であり、外メッキ膜の膜厚は、下地膜及び内メッキ膜及び外メッキ膜の合計膜厚の0.2倍以上0.3倍以下である。

### 発明の効果

[0008] 本発明によれば、積層セラミック部品が実装される筐体が小型化された場合であっても、接続信頼性を確保し、且つ、実装性を阻害しない外部電極厚みを有した積層セラミック部品を提供することができる。

### 図面の簡単な説明

[0009] [図1]本発明の実施形態の積層セラミック部品の斜視図である。

[図2]図1のI-I線断面図である。

[図3A]図1のIIA-IIA線断面図である。

[図3B]図1のII B-II B線断面図である。

### 発明を実施するための形態

#### [0010] (実施形態1)

以下、添付の図面を参照して本発明の積層セラミック部品1の実施形態の一例について説明する。以下の説明では、積層セラミック部品1が積層セラミックコンデンサである場合を例にして説明する。

#### [0011] (積層セラミック部品の外形)

図1に基づいて、積層セラミック部品1の外観の概要を説明する。図1は、本実施形態の積層セラミック部品1を示す斜視図である。積層セラミック部品1は、積層体2及び外部電極20を備える。外部電極20は、第1の外部電極20a及び第2の外部電極20bを含む。

#### [0012] (方向の定義)

図面には、L方向、W方向及びT方向が示されている。L方向は、積層セラミック部品1の長さ方向Lである。W方向は、積層セラミック部品1の幅方向Wである。T方向は、積層セラミック部品1の積層方向Tである。これにより、図2に示す断面はLT断面といわれ、図3Aおよび図3Bに示す断面はWT断面といわれる。長さ方向L、幅方向W及び積層方向Tは、必ずしも互いに直交する関係でなくてもよい。長さ方向L、幅方向W及び積層方向Tは、互いに交差する関係であってもよい。

#### [0013] (積層体の外形)

積層体2は、略直方体型の形状を有する。積層体2は、2つの主面3、2つの側面4及び2つの端面5を有する。主面3は、積層方向Tに対向する面である。側面4は、幅方向Wに対向する面である。端面5は、長さ方向Lに対向する面である。2つの主面3のうち一方を第1の主面3aとし、他方を第2の主面3bとする。2つの側面4のうち一方を第1の側面4aとし、他方を第2の側面4bとする。2つの端面5のうち一方を第1の端面5aとし、他方を第2の端面5bとする。

[0014] 積層体2の稜線及び角部には、丸みがつけられていることが好ましい。稜

線とは、積層体2の2面が交わる部分である。角部とは、積層体2の3面が交る部分である。なお、積層体2の大きさは特には限定されない。

[0015] (積層体の構造)

積層体2は、複数の誘電体層7及び複数の内部電極層10を含む。以下、積層体2の断面図を参照しながら、積層体2の内部構造を説明する。

[0016] (積層体の内部構造 (L T断面))

図2に基づいて、積層体2の内部構造について説明する。図2は、図1 I-I線断面図である。図2は、積層セラミック部品1のL T断面を示す。積層体2において、複数の誘電体層7及び複数の内部電極層10は、互いに積層方向Tに積層されている。

[0017] (誘電体層)

誘電体層7は、外層誘電体層7a及び内層誘電体層7bに分類することができる。内層誘電体層7bは、内部電極層10と内部電極層10との間に位置する誘電体層7である。外層誘電体層7aは、第1の主面3aと、第1の主面3aに最も近い内部電極層10との間、及び、第2の主面3bと、第2の主面3bに最も近い内部電極層10との間に位置する誘電体層7である。

[0018] (誘電体層の枚数)

積層体2に積層される誘電体層7の枚数は、例えば、5枚以上2000枚以下とすることができる。この誘電体層7の枚数は、外層誘電体層7aの枚数及び内層誘電体層7bの枚数を含む枚数である。

[0019] (誘電体層の材料)

誘電体層7の材料としては、例えば、 $BaTiO_3$ 、 $CaTiO_3$ 、 $SrTiO_3$ 、 $CaZrO_3$ などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。

[0020] (誘電体層の厚さ)

誘電体層7の厚さは、例えば、0.3  $\mu m$ 以上100  $\mu m$ 以下とすることができる。また、外層誘電体層7aは、複数枚でもあっても、一枚であって

も良い。

[0021] (内部電極層)

内部電極層10は、第1の内部電極層10a及び第2の内部電極層10bに分類することができる。第1の内部電極層10aは、第1の外部電極20aに接続された内部電極層10である。第2の内部電極層10bは、第2の外部電極20bに接続された内部電極層10である。第1の内部電極層10aは、第1の端面5aから、第2の端面5bに向かって延在する。第2の内部電極層10bは、第2の端面5bから、第1の端面5aに向かって延在する。

[0022] (対向部と引き出し部)

第1の内部電極層10a及び第2の内部電極層10bは、それぞれ、対向電極部11及び引き出し電極部12を有する。対向電極部11は、内部電極層10において、第1の内部電極層10aと第2の内部電極層10bとが積層方向Tにおいて対向する部分である。引き出し電極部12は、内部電極層10において、対向電極部11から、積層体2の第1の端面5a又は第2の端面5bまで引き出されている部分である。

[0023] 第1の内部電極層10aの対向電極部11を第1の対向電極部11aとする。第1の内部電極層10aの引き出し電極部12を第1の引き出し電極部12aとする。第1の引き出し電極部12aは、第1の対向電極部11aから、積層体2の第1の端面5aまで引き出された部分である。

[0024] 同様に、第2の内部電極層10bの対向電極部11を第2の対向電極部11bとする。第2の内部電極層10bの引き出し電極部12を第2の引き出し電極部12bとする。第2の引き出し電極部12bは、第2の対向電極部11bから、積層体2の第2の端面5bまで引き出された部分である。

[0025] (内部電極層の枚数)

内部電極層10の枚数は、例えば、10枚以上2000枚以下とすることができる。この内部電極層10の枚数は、第1の内部電極層10aの枚数及び第2の内部電極層10bの枚数を含む枚数である。

[0026] (内部電極層の厚さ)

内部電極層10の厚さは、例えば、0.1 $\mu$ m以上5.0 $\mu$ m以下、好ましくは、0.2 $\mu$ m以上2.0 $\mu$ m以下とすることができる。内部電極層10の厚さが0.5 $\mu$ m以上である場合には、外部電極20の金属層をメッキにより形成する際に、メッキ膜が成長しやすくなる。

[0027] (内部電極層の材料)

内部電極層10の材料は、例えば、Ni、Cu、Ag、Pd、及びAuなどの金属や、NiとCuとの合金やAgとPdとの合金などとすることができる。内部電極層10の材料は、それに加えて、誘電体層7に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。

[0028] (外部電極)

外部電極20は、第1の外部電極20a及び第2の外部電極20bを含む。第1の外部電極20aは、積層体2の第1の端面5aに配置された外部電極20である。第1の外部電極20aは、第1の内部電極層10aと電氣的に接続されている。第2の外部電極20bは、積層体2の第2の端面5bに配置された外部電極20である。第2の外部電極20bは、第2の内部電極層10bと電氣的に接続されている。

[0029] (各面の外部電極)

外部電極20は、一方の端面5から、2つの主面3の一部まで及び2つの側面4の一部まで延在する。外部電極20のうち、端面5に配置された部分を端面外部電極27とする。外部電極20のうち、主面3の一部に配置された部分を主面外部電極28とする。外部電極20のうち、側面4の一部に配置された部分を側面外部電極29とする。

[0030] (端面外部電極)

詳しくは、第1の外部電極20aのうち、第1の端面5aに配置された部分を第1の端面外部電極27aとする。また、第2の外部電極20bのうち、第2の端面5bに配置された部分を第2の端面外部電極27bとする。

[0031] (主面外部電極)

第1の外部電極20a及び第2の外部電極20bのうち、第1の主面3aの一部に配置された部分を第1の主面外部電極28aとする。また、第1の外部電極20a及び第2の外部電極20bのうち、第2の主面3bの一部に配置された部分を第2の主面外部電極28bとする。

[0032] (側面外部電極)

側面外部電極29についても、主面外部電極28と同様である。第1の外部電極20a及び第2の外部電極20bのうち、第1の側面4aの一部に配置された部分を第1の側面外部電極29aとする。また、第1の外部電極20a及び第2の外部電極20bのうち、第2の側面4bの一部に配置された部分を第2の側面外部電極29bとする。

[0033] (外部電極の層構成)

外部電極20の層構成を、図2、図3A、および図3Bに基づいて説明する。図3Aは図1のIIA-IIA線断面図であり、図3Bは図1のIIB-IIB線断面図である。外部電極20は、下地膜21及びメッキ膜を含む。メッキ膜は、内メッキ膜24及び外メッキ膜25を含む。これらの層は、積層体2の端面5から、下地膜21、内メッキ膜24、外メッキ膜25の順に配置されている。詳しくは、第1の外部電極20aは、第1の下地膜21a、第1の内メッキ膜24a及び第1の外メッキ膜25aを含む。同様に、第2の外部電極20bは、第2の下地膜21b、第2の内メッキ膜24b及び第2の外メッキ膜25bを含む。

[0034] (下地膜)

第1の下地膜21aは、積層体2の第1の主面3aと第2の主面3bの上に配置されている第1の主面下地膜31と、積層体2の第1の端面5aの上に配置されている第1の端面下地膜51と、積層体2の第1の側面4aと第2の側面4bの上に配置されている第1の側面下地膜71によって構成されている。

[0035] 同様に、第2の下地膜21bは、積層体2の第1の主面3aと第2の主面3bの上に配置されている第2の主面下地膜41と、積層体2の第2の端面

5 bの上に配置されている第2の端面下地膜6 1と、積層体2の第1の側面4 aと第2の側面4 bの上に配置されている第2の側面下地膜8 1によって構成されている。

[0036] (焼き付け層)

第1の下地膜2 1 a及び第2の下地膜2 1 bは、焼き付け層として構成されている。焼き付け層は、ガラス成分及び金属を含む。ガラス成分としては、B、Si、Ba、Mg、Al、Liなどから選ばれる少なくとも1つを含む。金属としては、例えば、Cu、Ni、Ag、Pd、Ag-Pd合金、Auなどから選ばれる少なくとも1つを含む。焼き付け層は、複数層であってもよい。焼き付け層は、ガラス成分及び金属を含む導電性ペーストを積層体2に塗布し、その後焼き付けたものである。この焼き付け、すなわち焼成は、内部電極層1 0の焼成と同時でもよく、又は、内部電極層1 0を焼成した後に、別途焼成してもよい。

[0037] (メッキ膜)

下地膜2 1の上のメッキ膜について説明する。前述のように、本実施形態では、メッキ膜は、内メッキ膜2 4及び外メッキ膜2 5を含む。すなわち、メッキ膜は、二つの層を含む。ただし、メッキ膜は、一層でも、三層以上の複数層であってもよい。

[0038] メッキ膜を二層にする場合には、下層から、Niメッキ膜及びSnメッキ膜の順とすることが好ましい。この場合、Niメッキ膜が内メッキ膜2 4となり、Snメッキ膜が外メッキ膜2 5となる。

[0039] (内メッキ膜)

第1の内メッキ膜2 4 aは、第1の主面下地膜3 1の上に配置されている第1の主面内メッキ膜3 4と、第1の端面下地膜5 1の上に配置されている第1の端面内メッキ膜5 4と、第1の側面下地膜7 1上に配置されている第1の側面内メッキ膜7 4によって構成されている。

[0040] 同様に、第2の内メッキ膜2 4 bは、第2の主面下地膜4 1の上に配置されている第2の主面内メッキ膜4 4と、第2の端面下地膜6 1の上に配置さ

れている第2の端面内メッキ膜64と、第2の側面下地膜81上に配置されている第2の側面内メッキ膜84によって構成されている。

[0041] (外メッキ膜)

第1の外メッキ膜25aは、第1の主面内メッキ膜34の上に配置されている第1の主面外メッキ膜35と、第1の端面内メッキ膜54の上に配置されている第1の端面外メッキ膜55と、第1の側面内メッキ膜74上に配置されている第1の側面外メッキ膜75によって構成されている。

[0042] 第2の外メッキ膜25bは、第2の主面内メッキ膜44の上に配置されている第2の主面外メッキ膜45と、第2の端面内メッキ膜64の上に配置されている第2の端面外メッキ膜65と、第2の側面内メッキ膜84上に配置されている第2の側面外メッキ膜85によって構成されている。

[0043] 内メッキ膜24及び外メッキ膜25などのメッキ膜は、例えば、Cu、Ni、Ag、Pd、Au及びSn等の金属、並びにAg-Pd合金等の合金の中から選ばれる少なくとも1つを含むことが好ましい。前述のように、中でも、内メッキ膜24はNiメッキ膜であることが好ましく、外メッキ膜25はSnメッキ膜であることが好ましい。ただし、内メッキ膜24及び外メッキ膜25は、Niメッキ膜及びSnメッキ膜に限定されるものではない。

[0044] Niメッキ膜は、下地膜21が積層セラミック部品1を実装する際のはんだによって侵食されることを防止することができる。一方、Snメッキ膜は、積層セラミック部品1を実装する際のはんだの濡れ性を向上させ、実装を容易にすることができる。そのため、外メッキ膜25をSnメッキ膜とすることで、外部電極20に対するはんだの濡れ性を向上させることができる。

[0045] (積層体のWT断面)

図3Aおよび図3Bに基づいて、積層体2のWT断面について説明する。外部電極20が設けられている部分での積層体2のWT断面では、積層体2の4つの表面が外部電極20によって覆われている。具体的には、積層体2の第1の主面3aには第1の主面外部電極28aが設けられており、同様に、第2の主面3bには第2の主面外部電極28bが、第1の側面4aには第

1の側面外部電極29aが、そして第2の側面4bには第2の側面外部電極設29bが設けられている。第1の主面外部電極28a、第2の主面外部電極28b、第1の側面外部電極29a、及び第2の側面外部電極設29bは、連続している。

[0046] (外部電極の厚さ) (請求項1)

本発明の積層セラミック部品1は、外部電極20の厚さに特徴がある。図4に示すように、下地膜21の膜厚は内メッキ膜24と外メッキ膜25よりも大きい。具体的な寸法については、後述する。各部分の寸法比は、実際の寸法比とは異なっている。

[0047] (各層の厚さ)

前述のように、外部電極20は複数の層を含む。具体的には、外部電極20は、下地膜21、内メッキ膜24及び外メッキ膜25を含む。そのため、外部電極20の厚さは、各層の厚さの和となる。本実施形態では、その方法の一例として、下地膜21、内メッキ膜24、外メッキ膜25の厚さを調整する方法について説明する。

[0048] 第1の主面外部電極28aにおける下地膜21を、第1の主面下地膜31とする。第1の主面外部電極28aにおける内メッキ膜24を、第1の主面内メッキ膜34とする。第1の主面外部電極28aにおける外メッキ膜25を、第1の主面外メッキ膜35とする。

[0049] 第2の主面外部電極28bについても同様に、第2の主面外部電極28bにおける下地膜21を、第2の主面下地膜41とする。第2の主面外部電極28bにおける内メッキ膜24を、第2の主面内メッキ膜44とする。第2の主面外部電極28bにおける外メッキ膜25を、第2の主面外メッキ膜45とする。

[0050] 第1の主面外部電極28aの厚さは、第1の主面下地膜31の厚さ、第1の主面内メッキ膜34の厚さ、及び第1の主面外メッキ膜35の厚さの和となる。同様に、第2の主面外部電極28bの厚さは、第2の主面下地膜41の厚さ、第2の主面内メッキ膜44の厚さ、及び第2の主面外メッキ膜45

の厚さの和となる。第1の端面および第2の端面における外部電極20の長さ方向の厚さと、第1の側面および第2の側面における外部電極20の幅方向の厚さについても、符号による図示はしないが、同様の厚さの和となる。

[0051] (効果)

第1の主面および第2の主面における外部電極20の積層方向の厚さと、第1の端面および第2の端面における外部電極20の長方向の厚さと、第1の側面および第2の側面における外部電極20の幅方向の厚さが小さいことで、小型化された筐体に対応した、積層セラミックコンデンサを実現することができる。

[0052] (厚さの具体例)

下地膜21の厚さは、内メッキ膜24の1.4倍以上3.0倍以下であることが好ましい。これにより、内部電極層10との導電性と小型化された筐体への実装性を両立することができる。

[0053] 下地膜21の積層方向の厚さが、内メッキ膜24に対して、1.4倍以下の場合、内部電極層10との導電性能を十分に確保できず、3.0倍以上の場合、外部電極20全体の厚みが大きくなってしまいうため、小型化された筐体への実装性を阻害する。

[0054] 下地膜21の厚さは、外メッキ膜25の1.4倍以上3.0倍以下であることが好ましい。1.4倍以上3.0倍以下とすることで、内部電極層10との導電性と小型化された筐体への実装性を両立することができる。

[0055] 下地膜21の厚さが、外メッキ膜25に対して、1.4倍以下の場合、内部電極層10との導電性能を十分に確保できず、3.0倍以上の場合、外部電極20全体の厚みが大きくなってしまいうため、小型化された筐体への実装性を阻害する。

[0056] 下地膜21の膜厚は、内メッキ膜24および外メッキ膜25の合計膜厚の0.4倍以上0.6倍以下であることが好ましい。

[0057] 0.4倍以上0.6倍以下とすることで、内部電極層10との導電性と小型化された筐体への実装性を両立することができる。

- [0058] 0.4倍以下の場合、内部電極層10との導電性能を十分に確保できず、0.6倍以上の場合、外部電極20全体の厚みが大きくなってしまいうため、小型化された筐体への実装性を阻害する。
- [0059] 内メッキ膜24の厚さは、下地膜21および内メッキ膜24および外メッキ膜25の合計膜厚の、0.2倍以上0.3倍以下であることが好ましい。
- [0060] 0.2倍以上0.3倍以下とすることで、耐はんだ食われ性と小型化された筐体への実装性を両立することができる。
- [0061] 0.2倍以下の場合、下地膜21のはんだ食われを十分に防止することができず0.3倍以上の場合、外部電極20全体の厚みが大きくなってしまいうため、小型化された筐体への実装性を阻害する。
- [0062] 外メッキ膜25の厚さは、下地膜21および内メッキ膜24および外メッキ膜25の合計膜厚の、0.2倍以上0.3倍以下であることが好ましい。
- [0063] 0.2倍以上0.3倍以下とすることで、内メッキ膜24とのはんだ濡れ性と、小型化された筐体への実装性を両立することができる。
- [0064] 0.2倍以下の場合、内メッキ膜24へのはんだ濡れ上がりが十分にされず、0.3倍以上の場合、外部電極20全体の厚みが大きくなってしまいうため、小型化された筐体への実装性を阻害する。
- [0065] (請求項2)
- また、下地膜21の厚さは、 $1.0\mu\text{m}$ 以上 $6.0\mu\text{m}$ 以下であることが好ましい。 $1.0\mu\text{m}$ 以上 $6.0\mu\text{m}$ 以下とすることで、内部電極層10との導電性と小型化された筐体への実装性を両立することができる。
- [0066] 下地膜21の厚さが、 $1.0\mu\text{m}$ 以下の場合、内部電極層10との導電性能を十分に確保できず、 $6.0\mu\text{m}$ 以上の場合、外部電極20全体の厚みが大きくなってしまいうため、小型化された筐体への実装性を阻害する。
- [0067] 内メッキ膜24の厚さは、 $0.7\mu\text{m}$ 以上 $2.0\mu\text{m}$ 以下であることが好ましい。 $0.7\mu\text{m}$ 以上 $2.0\mu\text{m}$ 以下とすることで、耐はんだ食われ性と小型化された筐体への実装性を両立することができる。
- [0068] 内メッキ膜24の厚さが、 $0.7\mu\text{m}$ 以下の場合、下地膜21のはんだ食

われを十分に防止することができず、6.0%以上の場合、外部電極20全体の厚みが大きくなってしまうため、小型化された筐体への実装性を阻害する。

[0069] 外メッキ膜25の厚さは、0.7 $\mu$ m以上2.0 $\mu$ m以下であることが好ましい。0.7 $\mu$ m以上2.0 $\mu$ m以下とすることで、内メッキ膜24へのはんだ濡れ性と小型化された筐体への実装性を両立することができる。

[0070] 外メッキ膜25の厚さが、0.7 $\mu$ m以下の場合、内メッキ膜24へのはんだ濡れ性を十分に確保できず、6.0%以上の場合、外部電極20全体の厚みが大きくなってしまうため、小型化された筐体への実装性を阻害する。

[0071] 下地膜21および内メッキ膜24および外メッキ膜25の合計膜厚は、2.4 $\mu$ m以上10 $\mu$ m以下であることが好ましい。

[0072] 2.4 $\mu$ m以上10 $\mu$ m以下であることで、下地膜21と内部電極層10への導電性、内メッキ膜24へのはんだ濡れ性および、はんだ食われ防止を可能とし、小型化された筐体への実装性を両立することができる。

[0073] 2.4 $\mu$ m以下の場合、下地膜21と内部電極層10への導電性を確保できず、内メッキ膜24へのはんだ濡れ性および、はんだ食われを防止できない。10 $\mu$ m以上の場合、小型化された筐体への実装性を阻害する。

[0074] 本発明の積層セラミック部品1では、第1の主面および第2の主面における外部電極20の積層方向の厚さと、第1の端面および第2の端面における外部電極20の長方向の厚さと、第1の側面および第2の側面における外部電極20の幅方向の厚さが小さいことで、小型化された筐体に対応した、積層セラミックコンデンサを実現することができる。

[0075] (積層セラミック部品の大きさ)

なお、積層セラミック部品1の大きさ特には限定されない。積層セラミック部品1の大きさは、例えば下記のようにすることができる。積層体2及び外部電極20を含む積層セラミック部品1の長さ方向Lの寸法をL寸法とする。L寸法は、0.25mm以上1.0mm以下であることが好ましい。積層体2及び外部電極20を含む積層セラミック部品1の積層方向Tの寸法を

T寸法とする。T寸法は、0.125mm以上0.5mm以下であることが好ましい。積層体2及び外部電極20を含む積層セラミック部品1の幅方向Wの寸法をW寸法とする。W寸法は、0.125mm以上0.5mm以下であることが好ましい。なお、積層体2及び外部電極20の各部の長さは、マイクロメータ又は光学顕微鏡で測定することができる。

[0076] また、本実施形態では、積層セラミック部品1は、2端子の積層セラミックコンデンサであることを例として説明した。ただし、積層セラミック部品1は、2端子の積層セラミックコンデンサであることに限定されず、3端子以上の多端子の積層セラミックコンデンサとすることもできる。

[0077] (厚さの測定方法)

厚さの測定方法について説明する。測定する位置は、以下とする。第1の主面3aにおける第1の外部電極20a及び第1の外部電極20aに含まれる各層の厚さは、第1の主面3aにおける最も厚い部分の厚さとする。同様に、第2の主面3bにおける第2の外部電極20b及び第2の外部電極20bに含まれる各層の厚さは、第2の主面3bにおける最も厚い部分の厚さとする。

[0078] また、側面4における外部電極20の厚さは、側面4における最も厚い部分の厚さとする。同様に、端面5における外部電極20の厚さは、端面5における最も厚い部分の厚さとする。

[0079] これらの厚さは、幅方向Wの中央でのLT断面において測定された厚さとする。また、厚さは、断面研磨により測定対象箇所を露出させたうえで、走査型電子顕微鏡(Scanning Electron Microscope:以後、SEMという)によって測定することができる。

[0080] (積層セラミック部品の製造方法)

つぎに、積層セラミック部品1を例にして、積層セラミック部品の製造方法を説明する。

[0081] (積層ブロックの作製)

セラミックシート及び内部電極層用の導電性ペーストを準備する。セラミ

ックシート及び内部電極層用の導電性ペーストには、バインダ及び溶剤が含まれる。このバインダ及び溶剤には、公知の有機バインダ及び有機溶剤を用いることができる。セラミックシート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極層用の導電性ペーストを印刷し、内部電極層10のパターンを形成する。内部電極層10のパターンが印刷されていない外層部のためのセラミックシートを所定枚数積層し、その上に内部電極層10のパターンが印刷されたセラミックシートを順次積層し、その上にもう一方の外層部のためのセラミックシートを所定枚数積層し、積層シートを作製する。積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックを作製する。

[0082] (積層チップの作製)

積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部及び稜線部に丸みをつけてもよい。積層チップは、焼成することで、積層体2となる。

[0083] (焼成)

つぎに、積層チップを焼成し積層体2を作製する。焼成温度は、誘電体層7や内部電極層10の材料にもよるが、900℃以上1400℃以下であることが好ましい。

[0084] (外部電極)

つぎに、外部電極20の形成について説明する。

(下地膜)

積層体2の2つの端面5に下地膜21となる導電性ペーストを塗布し、下地膜21を形成する。焼き付け層を形成するために、ガラス成分と金属とを含む導電性ペーストを例えばディッピングなどの方法により、塗布し、その後、焼き付け処理を行い下地膜21を形成する。このときの焼き付け処理の温度は、500℃以上900℃以下が好ましい。また、このときの焼き付け処理の時間は、30分以上2時間以下が好ましい。また、このときの焼き付け処理の雰囲気は、例えば、H<sub>2</sub>OやH<sub>2</sub>を入れた還元雰囲気であることが好

ましい。

[0085] つぎに、下地膜 21 の表面にメッキ膜を形成する。本実施形態では焼き付け層上に Ni メッキ膜を形成する。この Ni メッキ膜が内メッキ膜 24 となる。次に、Ni メッキ膜上に Sn メッキ膜を形成する。この Sn メッキ膜が外メッキ膜 25 となる。Ni メッキ膜及び Sn メッキ膜は、たとえばバレルメッキ法により、順次形成される。このようにして、積層セラミック部品 1 が得られる。

[0086] 以上本発明の実施形態について説明したが、本発明は前述した実施形態に限定されることなく、種々の変更及び変形が可能である。

### 符号の説明

- [0087]
- 1 積層セラミック部品
  - 2 積層体
  - 3 主面
  - 4 側面
  - 5 端面
  - 7 誘電体層
  - 10 内部電極層
  - 11 対向電極部
  - 12 引き出し電極部
  - 20 外部電極
  - 21 下地膜
  - 24 内メッキ膜 (Ni メッキ膜、下地膜を覆うメッキ膜)
  - 25 外メッキ膜 (Sn メッキ膜)
  - 27 端面外部電極
  - 28 主面外部電極
  - 29 側面外部電極
  - 31 第 1 の主面下地膜
  - 34 第 1 の主面内メッキ膜

- 3 5 第1の主面外メッキ膜
- 4 1 第2の主面下地膜
- 4 4 第2の主面内メッキ膜
- 4 5 第2の主面外メッキ膜
- 5 1 第1の端面下地膜
- 5 4 第1の端面内メッキ膜
- 5 5 第1の端面外メッキ膜
- 6 1 第2の端面下地膜
- 6 4 第2の端面内メッキ膜
- 6 5 第2の端面外メッキ膜
- 7 1 第1の側面下地膜
- 7 4 第1の側面内メッキ膜
- 7 5 第1の側面外メッキ膜
- 8 1 第2の側面下地膜
- 8 4 第2の側面内メッキ膜
- 8 5 第2の側面外メッキ膜
- 9 0 基板
- 9 2 封止材
- T 積層方向
- L 長さ方向
- W 幅方向

## 請求の範囲

[請求項1] 積層された複数の誘電体層及び複数の内部電極層を含み、積層方向に相対する第1の主面及び第2の主面と、積層方向に直交する幅方向に相対する第1の側面及び第2の側面と、積層方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、を有する積層体と、

第1の端面及び第2の端面に設けられ、前記内部電極層と接続される外部電極と、を有する積層セラミック部品であって、

前記外部電極は、前記第1の主面及び前記第2の主面まで延在し、前記内部電極層と接する下地膜と、

前記下地膜と接する内メッキ膜と、

前記内メッキ膜と接する外メッキ膜とを有し、

前記下地膜の膜厚は前記内メッキ膜と外メッキ膜よりも大きく、

前記下地膜の膜厚は前記内メッキ膜の膜厚の1.4倍以上3.0倍以下の膜厚であり、

前記下地膜の膜厚は前記外メッキ膜の膜厚の1.4倍以上3.0倍以下の膜厚であり、

前記下地膜の膜厚は、前記下地膜及び前記内メッキ膜及び前記外メッキ膜の合計膜厚の0.4倍以上0.6倍以下であり、

前記内メッキ膜の膜厚は、前記下地膜及び前記内メッキ膜及び前記外メッキ膜の合計膜厚の0.2倍以上0.3倍以下であり、

前記外メッキ膜の膜厚は、前記下地膜及び前記内メッキ膜及び前記外メッキ膜の合計膜厚の0.2倍以上0.3倍以下である、積層セラミック部品。

[請求項2] 前記下地膜の膜厚は1  $\mu\text{m}$ 以上6  $\mu\text{m}$ 以下であり、

前記内メッキ膜の膜厚は0.7  $\mu\text{m}$ 以上2  $\mu\text{m}$ 以下であり、


前記外メッキ膜の膜厚は0.7  $\mu\text{m}$ 以上2  $\mu\text{m}$ 以下であり、

前記下地膜及び前記内メッキ膜及び前記外メッキ膜の合計膜厚は、

2.  $4\ \mu\text{m}$ 以上 $10\ \mu\text{m}$ 以下である、請求項1に記載の積層セラミック部品。




[図2]




[図3A]

図 3A



[図3B]

図 3B



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2024/014055

<b>A. CLASSIFICATION OF SUBJECT MATTER</b>		
<i>H01G 4/30</i> (2006.01)i FI: H01G4/30 513; H01G4/30 201F		
According to International Patent Classification (IPC) or to both national classification and IPC		
<b>B. FIELDS SEARCHED</b>		
Minimum documentation searched (classification system followed by classification symbols) H01G4/30		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2024 Registered utility model specifications of Japan 1996-2024 Published registered utility model applications of Japan 1994-2024		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
<b>C. DOCUMENTS CONSIDERED TO BE RELEVANT</b>		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2009-283597 A (MURATA MANUFACTURING CO., LTD.) 03 December 2009 (2009-12-03) paragraphs [0001]-[0070]	1-2
-----		
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "D" document cited by the applicant in the international application "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search <b>10 May 2024</b>		Date of mailing of the international search report <b>21 May 2024</b>
Name and mailing address of the ISA/JP <b>Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan</b>		Authorized officer  Telephone No.

**INTERNATIONAL SEARCH REPORT**  
**Information on patent family members**

International application No.

**PCT/JP2024/014055**

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP 2009-283597 A	03 December 2009	US 2009/0290280 A1 paragraphs [0001]-[0157] CN 101587774 A	
-----			

A. 発明の属する分野の分類（国際特許分類（IPC）） H01G 4/30(2006.01)i FI: H01G4/30 513; H01G4/30 201F		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H01G4/30 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922 - 1996年 日本国公開実用新案公報 1971 - 2024年 日本国実用新案登録公報 1996 - 2024年 日本国登録実用新案公報 1994 - 2024年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2009-283597 A (株式会社村田製作所) 03.12.2009 (2009 - 12 - 03) 段落[0001]-[0070]	1-2
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技術水準を示すもの “D” 国際出願で出願人が先行技術文献として記載した文献 “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献	“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献	
国際調査を完了した日 10.05.2024	国際調査報告の発送日 21.05.2024	
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官） ゆずりは 広行 5D 3046 電話番号 03-3581-1101 内線 3549	

国際調査報告  
パテントファミリーに関する情報

国際出願番号

PCT/JP2024/014055

引用文献	公表日	パテントファミリー文献	公表日
JP 2009-283597 A	03.12.2009	US 2009/0290280 A1 段落[0001]-[0157] CN 101587774 A	