

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

像素驅動電路及其驅動方法和電晶體的版圖結構

【技術領域】

【0001】 本發明涉及顯示技術領域，尤其涉及一種像素驅動電路及其驅動方法和電晶體的版圖結構。

【先前技術】

【0002】 有源矩陣有機發光二極體 (Active Matrix Organic Light Emitting Diode, AMOLED) 顯示器是當前顯示器研究領域的熱點之一。與液晶顯示器相比，有機發光二極體 (Organic Light Emitting Diode, OLED) 具有低能耗、生產成本低、自發光、寬視角及回應速度快等優點。

【0003】 對於 AMOLED 顯示產品，像素的亮暗程度由流經有機發光二極體的電流大小決定，而電流大小受像素驅動電路中的驅動薄膜電晶體控制。在顯示幕亮度相同的情況下，隨著顯示幕像素密度 (Pixels Per Inch, PPI) 的增大，每個像素所需要的電流會越來越小，這就要求像素驅動電路中驅動薄膜電晶體的溝道的寬長比 (W/L) 縮小。驅動薄膜電晶體的溝道的寬度受到製造工藝的限制，設計時通常是通過增加溝道長度來實現驅動薄膜電晶體的溝道的寬長比 (W/L) 的縮小，從而降低有機發光二極體的電流。然而，高 PPI、高解析度和高刷新率是 AMOLED 顯示產品的一個發展趨勢，高解析度和高刷新率會降低每一行像素的充電時間，從而會影響像素驅動薄膜電晶體閘極的充電率，為了提高充電率需要將驅動薄膜電晶體的溝道的寬長比設計的更大。

【0004】 隨著 AMOLED 顯示技術的發展，像素驅動薄膜電晶體的溝道的寬長比設計，很難同時滿足降低有機發光二極體的電流和提高像素驅動薄膜電晶體閘極的充電率的要求。

【0005】 另外，對於 AMOLED 顯示產品，像素驅動電路中的驅動薄膜電晶體數量多，在版圖設計中佔用面積或空間比較大，影響高像素密度（Pixels Per Inch，PPI）的產品設計。

【發明內容】

【0006】 本發明的主要目的在於提出一種像素驅動電路及其驅動方法，旨在解決現有技術中像素驅動薄膜電晶體的溝道的寬長比設計，很難同時滿足降低有機發光二極體的電流和提高像素驅動電晶體閘極的充電率要求的問題。

【0007】 本發明的主要目的還在於提出一種電晶體的版圖結構，旨在解決現有技術中像素驅動電路中的驅動薄膜電晶體數量多，在版圖設計中佔用面積或空間比較大，影響高像素密度的產品設計的問題。

【0008】 本發明實施例第一方面提供一種像素驅動電路，所述像素驅動電路包括：

儲存電容，具有第一端連接第一電壓源，以及第二端；

第一開關電晶體，具有第一端連接於儲存電容的第二端，第二端用來接收參考電壓，以及控制端用來接收第一控制信號；

第二開關電晶體，具有第一端用於接收資料信號輸入，第二端，以及控制端用來接收第二控制信號；

第三開關電晶體，具有第一端，第二端連接於第一開關電晶體的第一端，以及控制端用來接收第二控制信號；

第四開關電晶體，具有第一端連接於第二開關電晶體的第二端，第二端，以及控制端連接於儲存電容的第二端；

第五開關電晶體，具有第一端連接于有機發光二極體的陽極端，第二端用來接收參考電壓，以及控制端用來接收第三控制信號；

第六開關電晶體，具有第一端連接第一電壓源，第二端，以及控制端用來接收驅動信號；

第一驅動電晶體，具有第一端連接於第六開關電晶體的第二端，第二端連接於第四開關電晶體的第二端，以及控制端連接於儲存電容的第二端；

第二驅動電晶體，具有第一端連接於第四開關電晶體的第二端，第二端連接於第三開關電晶體的第一端，以及控制端連接於儲存電容的第二端；

第七開關電晶體，具有第一端連接於第二驅動電晶體的第二端，第二端連接于有機發光二極體的陽極端，以及控制端用來接收驅動信號；

有機發光二極體，具有陽極端，陰極端連接於一第二電壓源。

【0009】 在一實施例中，所述第一驅動電晶體的寬長比 $W1/L1$ 、所述第二驅動電晶體的寬長比 $W2/L2$ 、所述第四開關電晶體的寬長比 $W3/L3$ 滿足以下關係：

$W1=W2=W3$ ， $L1/L2=1$ ， $L3<L2$ ；或

$W1=W2=W3$ ， $L1/L2>1$ ， $L3<L2$ ；或

$W1=W2=W3$ ， $L1/L2<1$ ， $L3<L2$ ；或

$W1=W2<W3$ ， $L1/L2=1$ 或 $L1/L2>1$ 或 $L1/L2<1$ ， $L3<L2$ ；或

$W1=W2>W3$ ， $L1/L2=1$ 或 $L1/L2>1$ 或 $L1/L2<1$ ， $L3<L2$ 。

【0010】 在一實施例中，所述參考電壓以及所述第二電壓源所提供的電壓的電位相等。

【0011】 在一實施例中，所述參考電壓為一獨立電壓源。

【0012】 在一實施例中，所述第一開關電晶體至第七開關電晶體、以及第一驅動電晶體、第二驅動電晶體全部具有相同的溝道類型。

【0013】 本發明實施例第二方面提供一種像素驅動電路的驅動方法，所述驅動方法包括：

第一階段，第一開關電晶體的控制端接收第一控制信號並導通，初始化第四開關電晶體、第一驅動電晶體和第二驅動電晶體的控制端為參考電壓；

第二階段，第二開關電晶體和第三開關電晶體的控制端接收第二控制信號並導通，資料信號輸入的資料信號 V_{data} 提供至儲存電容的第二端；

第三階段，第五開關電晶體的控制端接收第三控制信號並導通，有機發光二極體的陽極端被反向初始化為參考電壓；

第四階段，第六開關電晶體和第七開關電晶體的控制端接收驅動信號並導通，所述有機發光二極體開始發光。

【0014】 在一實施例中，在所述第二階段，所述第四開關電晶體、所述第一驅動電晶體和所述第二驅動電晶體的控制端的電壓達到 $V_{data} - |V_{th2}|$ ，其中 V_{th2} 為第二驅動電晶體的閾值電壓。

【0015】 在一實施例中，在所述第四階段，流經所述有機發光二極體的電流為： $I = \frac{1}{2} \times U \times C_{ox} \times [W / (L1 + L2)] \times (V_{data} - VDD)^2$ ，其中，U 為所述第一驅動電晶體和所述第二驅動電晶體的遷移率， C_{ox} 為所述第一驅動電晶體和所述第二驅動電晶體的閘極絕緣層單位面積的電容。

【0016】 本發明實施例第三方面提供一種陣列基板，包括上述的像素驅動電路。

【0017】 本發明實施例第四方面提供一種顯示裝置，包括上述的陣列基板。

【0018】 本發明實施例第五方面提供一種電晶體的版圖結構，所述版圖結構包括電路節點以及與所述電路節點連接的有源層；所述有源層包括第一有源層、第二有源層以及第三有源層；

與所述第一有源層相連的第一源極，與所述第二有源層相連的漏極，與所述第三有源層相連的第二源極；

分別與所述第一有源層、第二有源層和第三有源層對應的第一閘極、第二閘極和第三閘極；所述第一閘極、第二閘極以及第三閘極組成的閘極圖案位於所述電路節點和所述有源層的上方。

【0019】 在一實施例中，所述第一有源層和第三有源層構成倒“U”型結構；所述第二有源層構成倒“L”型結構。

【0020】 在一實施例中，所述第一有源層和第二有源層構成“un”型結構；所述第三有源層構成倒“L”型結構。

【0021】 在一實施例中，所述第一有源層和第二有源層構成“n”型結構；所述第三有源層構成倒“L”型結構。

【0022】 在一實施例中，所述第一閘極、第二閘極以及第三閘極組成的閘極圖案為方形狀或者多邊形。

【0023】 本發明實施例提供的像素驅動電路及其驅動方法，通過串聯連接的第一驅動電晶體和第二驅動電晶體驅動有機發光二極體；像素充電時，像素驅動電路可補償串聯連接的第二驅動電晶體和第四開關電晶體的閾值電壓；可同時滿足降低有機發光二極體的電流和提高像素驅動電晶體閘極的充電率的要求。

【0024】 本發明實施例提供的電晶體的版圖結構，三個電晶體的閘極組成同一個圖形，兩個電晶體的漏極和第三個電晶體的源極連接在一起形成的電路節點位於閘極圖形之下，通過這種設計可以縮小三個電晶體的版圖面積，降低版圖設計難度，提高應用範圍。

【圖式簡單說明】

【0025】

第 1 圖為本發明實施例的像素驅動電路的結構示意圖；

第 2 圖為本發明實施例的像素驅動電路的驅動方法流程示意圖；

第 3 圖為本發明實施例的像素驅動電路的信號時序狀態示意圖；

第 4 圖至第 7 圖為本發明實施例的像素驅動電路的電流流向結構示意圖；

第 8 圖為本發明實施例的電晶體的版圖結構其中一示意圖；

第 9 圖為本發明實施例的電晶體的版圖結構另一示意圖；

第 10 圖為本發明實施例的電晶體的版圖結構又一示意圖。

【實施方式】

【0026】 下為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施方式作進一步地描述。

【0027】 現在將參考附圖描述實現本發明的各個實施例，在後續的描述中，使用用於表示元件的諸如“模組”、“部件”或“單元”的後綴僅為了有利於本發明的說明，其本身並沒有特定的意義。

【0028】 本發明所有實施例中採用的開關電晶體和驅動電晶體均可以為薄膜電晶體或場效應管或其他特性相同的器件，由於這裡採用的開關電晶體的源極、漏極是對稱的，所以其源極、漏極是可以互換的。在本發明實施例中，為區分電晶體除閘極之外的兩極，將其中一極稱為源極，另一極稱為漏極。按附圖中的形態規定電晶體的控制端為閘極、第一端為源極、第二端為漏極。此外本發明實施例所採用的開關電晶體包括 P 型開關電晶體和 N 型開關電晶體兩種，其中，P 型開關電晶體在閘極為低電平時導通，在閘極為高電平時截止，N 型開關電晶體為在閘極為高電平時導通，在閘極為低電平時截止。

【0029】 需要說明的是，附圖中像素驅動電路的開關電晶體和驅動電晶體全部為 P 溝道型電晶體，本領域所屬技術人員很容易得出本發明所提供的像素驅動電路可以輕易改成全為 N 溝道型電晶體的像素驅動電路。

【0030】 如第 1 圖所示，本發明實施例提出一種像素驅動電路，該像素驅動電路包括：

儲存電容 C_{st} ，具有第一端連接第一電壓源 $ELVDD$ ，以及第二端；

第一開關電晶體 $T1$ ，具有第一端連接於儲存電容 C_{st} 的第二端，第二端用來接收參考電壓 V_{ref} ，以及控制端用來接收第一控制信號 $S1$ ；

第二開關電晶體 $T2$ ，具有第一端用於接收資料信號輸入的資料信號 V_{data} ，第二端，以及控制端用來接收第二控制信號 $S2$ ；

第三開關電晶體 $T3$ ，具有第一端，第二端連接於第一開關電晶體 $T1$ 的第一端，以及控制端用來接收第二控制信號 $S2$ ；

第四開關電晶體 T4，具有第一端連接於第二開關電晶體 T2 的第二端，第二端，以及控制端連接於儲存電容 Cst 的第二端；

第五開關電晶體 T5，具有第一端連接于有機發光二極體 L1 的陽極端，第二端用來接收參考電壓 Vref，以及控制端用來接收第三控制信號 S3；

第六開關電晶體 T6，具有第一端連接第一電壓源 ELVDD，第二端，以及控制端用來接收驅動信號 EM；

第一驅動電晶體 D1，具有第一端連接於第六開關電晶體 T6 的第二端，第二端連接於第四開關電晶體 T4 的第二端，以及控制端連接於儲存電容 Cst 的第二端；

第二驅動電晶體 D2，具有第一端連接於第四開關電晶體 T4 的第二端，第二端連接於第三開關電晶體 T3 的第一端，以及控制端連接於儲存電容 Cst 的第二端；

第七開關電晶體 T7，具有第一端連接於第二驅動電晶體 D2 的第二端，第二端連接于有機發光二極體 L1 的陽極端，以及控制端用來接收驅動信號 EM；

有機發光二極體 L1，具有陽極端，陰極端連接於一第二電壓源 ELVSS。

【0031】 在本實施例中，第一驅動電晶體 D1 的寬長比 $W1/L1$ 、第二驅動電晶體 D2 的寬長比 $W2/L2$ 、第四開關電晶體 T4 的寬長比 $W3/L3$ 滿足以下關係：

$W1=W2=W3$ ， $L1/L2=1$ ， $L3<L2$ ；或

$W1=W2=W3$ ， $L1/L2>1$ ， $L3<L2$ ；或

$W1=W2=W3$ ， $L1/L2<1$ ， $L3<L2$ ；或

$W1=W2<W3$ ， $L1/L2=1$ 或 $L1/L2>1$ 或 $L1/L2<1$ ， $L3<L2$ ；或

$W1=W2>W3$ ， $L1/L2=1$ 或 $L1/L2>1$ 或 $L1/L2<1$ ， $L3<L2$ 。

【0032】 需要說明的是，第一驅動電晶體 D1 的寬長比 $W1/L1$ 、第二驅動電晶體 D2 的寬長比 $W2/L2$ 、第四開關電晶體 T4 的寬長比 $W3/L3$ 的設計，並不限定於上面所列出的情形，按照本發明實施例的像素驅動電路所設計的 D1、D2、T4 寬長比設計都應在本專利保護範圍內。

【0033】 在本實施例中，第一開關電晶體 T1 至第七開關電晶體 T7、以及第一驅動電晶體 D1、第二驅動電晶體 D2 全部具有相同的溝道類型。

【0034】 在一種可能的實施方式中，參考電壓 V_{ref} 以及第二電壓源 ELVSS 所提供的電壓的電位相等。

【0035】 在另一種可能的實施方式中，參考電壓 V_{ref} 可為一獨立電壓源。

【0036】 本發明實施例提供的像素驅動電路，通過串聯連接的第一驅動電晶體和第二驅動電晶體驅動有機發光二極體；像素充電時，像素驅動電路可補償串聯連接的第二驅動電晶體和第四開關電晶體的閾值電壓；可同時滿足降低有機發光二極體的電流和提高像素驅動電晶體開極的充電率的要求。

【0037】 如第 2 圖所示，本發明實施例進一步提供一種像素驅動電路的驅動方法，該驅動方法包括：

第一階段，第一開關電晶體 T1 的控制端接收第一控制信號 S1 並導通，初始化第四開關電晶體 T4、第一驅動電晶體 D1 和第二驅動電晶體 D2 的控制端為參考電壓 V_{ref} ；

第二階段，第二開關電晶體 T2 和第三開關電晶體 T3 的控制端接收第二控制信號 S2 並導通，資料信號輸入的資料信號 V_{data} 提供至儲存電容 Cst 的第二端；

在本實施例中，第四開關電晶體 T4、第一驅動電晶體 D1 和第二驅動電晶體 D2 的控制端的電壓可達到 $V_{data} - |V_{th2}|$ ，其中 V_{th2} 為第二驅動電晶體 D2 的閾值電壓。

第三階段，第五開關電晶體 T5 的控制端接收第三控制信號 S3 並導通，有機發光二極體 L1 的陽極端被反向初始化為參考電壓 Vref；

第四階段，第六開關電晶體 T6 和第七開關電晶體 T7 的控制端接收驅動信號並導通，有機發光二極體 L1 開始發光。

【0038】 在本實施例中，流經有機發光二極體的電流為： $I = \frac{1}{2} \times U \times C_{ox} \times [W / (L1 + L2)] \times (V_{data} - VDD)^2$ ，其中，U 為第一驅動電晶體 D1 和第二驅動電晶體 D2 的遷移率， C_{ox} 為第一驅動電晶體 D1 和第二驅動電晶體 D2 的閘極絕緣層單位面積的電容。

【0039】 作為示例地，以下結合第 3 圖至第 7 圖進行進一步地說明：

【0040】 在 t1 階段，第一控制信號 S1 為低電平，第二控制信號 S2、第三控制信號 S3 以及驅動信號 EM 為高電平；此時，第一開關電晶體 T1 的控制端接收第一控制信號 S1 的低電平並導通，初始化第四開關電晶體 T4、第一驅動電晶體 D1 和第二驅動電晶體 D2 的控制端為參考電壓 Vref。其電流流向可參第 4 圖中虛線所示。

【0041】 在 t2 階段，第二控制信號 S2 為低電平，第一控制信號 S1、第三控制信號 S3 以及驅動信號 EM 為高電平；此時，第二開關電晶體 T2 和第三開關電晶體 T3 的控制端接收第二控制信號 S2 的低電平並導通，資料信號輸入的資料信號 V_{data} 提供至儲存電容 Cst 的第二端。其電流流向可參第 5 圖中虛線所示。需要說明的是，此時第二驅動電晶體 D2 和第四開關電晶體 T4 可以看成是一個寬長比為 $W / (L2 + L3)$ 的電晶體，在較短的充電時間 t2 內，P 點電壓可以比較快速的被寫入為 $V_{data} - |V_{th2}|$ ，其中 V_{th2} 為第二驅動電晶體 D2 的閾值電壓，在這種情況下，第二驅動電晶體 D2 和第四開關電晶體 T4 組成的電晶體的閾值電壓主要受第二驅動電晶體 D2 決定。

【0042】 在 t3 階段，第三控制信號 S3 為低電平，第一控制信號 S1、第二控制信號 S2 以及驅動信號 EM 為高電平；此時，第五開關電晶

體 T5 的控制端接收第三控制信號 S3 的低電平並導通，有機發光二極體 L1 的陽極端被反向初始化為參考電壓 Vref。其電流流向可參第 6 圖中虛線所示。

【0043】 在 t4 階段，驅動信號 EM 為低電平，第一控制信號 S1、第二控制信號 S2 以及第三控制信號 S3 為高電平；此時，第六開關電晶體 T6 和第七開關電晶體 T7 的控制端接收驅動信號的低電平並導通，有機發光二極體 L1 開始發光。其電流流向可參第 7 圖中虛線所示。需要說明的是，此時由於第一驅動電晶體 D1 和第二驅動電晶體 D2 串聯在一起，並且閘極連接在一起，可以認為是一個寬長比為 $W/(L1+L2)$ 的電晶體，這個電晶體工作在飽和區， V_{th} 主要由第二驅動電晶體 D2 的 V_{th2} 決定，所以根據飽和區電流計算公式，流經有機發光二極體的電流為：
$$I = \frac{1}{2} \times U \times C_{ox} \times [W/(L1 + L2)] \times (V_{data} - VDD)^2$$
，其中，U 為第一驅動電晶體 D1 和第二驅動電晶體 D2 的遷移率， C_{ox} 為第一驅動電晶體 D1 和第二驅動電晶體 D2 的閘極絕緣層單位面積的電容。

【0044】 本發明實施例提供的像素驅動電路的驅動方法，通過串聯連接的第一驅動電晶體和第二驅動電晶體驅動有機發光二極體；像素充電時，像素驅動電路可補償串聯連接的第二驅動電晶體和第四開關電晶體的閾值電壓；可同時滿足降低有機發光二極體的電流和提高像素驅動電晶體閘極的充電率的要求。

【0045】 本發明實施例進一步提供一種陣列基板，包括：
沿列延伸排列的多條資料信號線；
沿行延伸排列的多條控制信號線和驅動信號線；
以矩陣形式佈置在資料信號線和控制信號線交叉位置處的多個像素；
像素包括上述的像素驅動電路。

【0046】 本發明實施例提供的陣列基板，通過串聯連接的第一驅動電晶體和第二驅動電晶體驅動有機發光二極體；像素充電時，像素驅動電路可補償串聯連接的第二驅動電晶體和第四開關電晶體的閾值電壓；可

同時滿足降低有機發光二極體的電流和提高像素驅動電晶體閘極的充電率的要求。

【0047】 本發明實施例進一步提供一種顯示裝置，包括：上述的陣列基板。另外，顯示裝置還可以為電子紙、手機、電視、數碼相框等顯示裝置。

【0048】 本發明實施例提供的顯示裝置，通過串聯連接的第一驅動電晶體和第二驅動電晶體驅動有機發光二極體；像素充電時，像素驅動電路可補償串聯連接的第二驅動電晶體和第四開關電晶體的閾值電壓；可同時滿足降低有機發光二極體的電流和提高像素驅動電晶體閘極的充電率的要求。

【0049】 如第 8 圖至第 10 圖所示，本發明實施例進一步提出一種電晶體的版圖結構，該版圖結構包括電路節點 10 以及與電路節點 10 連接的有源層。

【0050】 在本實施例中，有源層包括第一有源層 21、第二有源層 22 以及第三有源層 23。

【0051】 請參第 8 圖所示，在一種可能的實施方式中，第一有源層 21 和第三有源層 23 構成倒“U”型結構；第二有源層 22 構成倒“L”型結構。

【0052】 請參第 9 圖所示，在另一種可能的實施方式中，第一有源層 21 和第二有源層 22 構成“un”型結構；第三有源層 23 構成倒“L”型結構。

【0053】 請參第 10 圖所示，在另一種可能的實施方式中，第一有源層 21 和第二有源層 22 構成“n”型結構；第三有源層 23 構成倒“L”型結構。

【0054】 與第一有源層 21 相連的為第一源極 31，與第二有源層 22 相連的為漏極 32，與第三有源層 23 相連的為第二源極 33。

【0055】 該版圖結構還包括分別與第一有源層 21、第二有源層 22 和第三有源層 23 對應的第一閘極、第二閘極和第三閘極；第一閘極、第二閘極以及第三閘極組成的閘極圖案 40 位於電路節點 10 和有源層的上方。

【0056】 請參第 8 圖至第 10 圖所示，在本實施例中，閘極圖案 40 大致呈方形狀，如正方形或者長方形；閘極圖案也可以為多邊形，即四條以上的線段首尾順次連接所組成的平面圖形。

【0057】 請再參第 8 圖所示，被閘極圖案 40 覆蓋的有源層即為溝道區，第一有源層 21 被閘極圖案 40 覆蓋的有源層 211（圖中虛線框）為第一溝道，第二有源層 22 被閘極圖案 40 覆蓋的有源層 221（圖中虛線框）為第二溝道，第三有源層 23 被閘極圖案 40 覆蓋的有源層 231（圖中虛線框）為第三溝道。

【0058】 第一源極 31、第一有源層 21 和電路節點 10 可形成一電流流動的通道；第二源極 33、第三有源層 23 和電路節點 10 可形成一電流流動的通道；電路節點 10、第二有源層 22 和漏極 32 可形成一電流流動的通道。因此，該版圖結構相當於三個電晶體組成的版圖，即：其中兩個電晶體的漏極和第三個電晶體的源極連接在一起形成的電路節點，以及三個電晶體的閘極連接在一起。

【0059】 需要說明的是，本發明實施例提供的電晶體的版圖結構，不但適用於底柵結構的電晶體，還適用於頂柵結構的電晶體。

【0060】 頂柵結構和底柵結構的電晶體，製造工藝存在不同。頂柵結構製造工藝流程如下：

- S1：緩衝層、有源層沉積和有源層圖形化；
- S2：閘極絕緣層、閘極金屬層沉積和閘極金屬層圖形化；
- S3：電晶體源漏極 P+ 摻雜。

【0061】 底柵結構製造工藝流程如下：

- S10、緩衝層、閘極金屬層沉積和閘極金屬層圖形化；

S11、閘極絕緣層、有源層沉積和有源層圖形化；

S12、摻雜阻擋層塗布、圖形化，TFT 源漏極 P+摻雜；

S13、閘極阻擋層剝離。

【0062】 本發明實施例提供的電晶體的版圖結構，電晶體的版圖結構相當於三個電晶體的閘極組成同一個圖形，兩個電晶體的漏極和第三個電晶體的源極連接在一起形成的電路節點位於閘極圖形之下，通過這種設計可以縮小三個電晶體的版圖面積，降低版圖設計難度，提高應用範圍。

【0063】 本發明實施例還提出一種像素驅動電路，該像素驅動電路包括第一驅動電晶體、第二驅動電晶體和一個開關電晶體；其中，第一驅動電晶體、第二驅動電晶體和開關電晶體構成的版圖結構為上述的版圖結構。

【0064】 在本實施例中，第一驅動電晶體的寬長比 $W1/L1$ 、第二驅動電晶體的寬長比 $W2/L2$ 、開關電晶體的寬長比 $W3/L3$ 滿足以下關係：

$W1=W2=W3$ ， $L1/L2=1$ ， $L3<L2$ ；或

$W1=W2=W3$ ， $L1/L2>1$ ， $L3<L2$ ；或

$W1=W2=W3$ ， $L1/L2<1$ ， $L3<L2$ ；或

$W1=W2<W3$ ， $L1/L2=1$ 或 $L1/L2>1$ 或 $L1/L2<1$ ， $L3<L2$ ；或

$W1=W2>W3$ ， $L1/L2=1$ 或 $L1/L2>1$ 或 $L1/L2<1$ ， $L3<L2$ 。

【0065】 需要說明的是，第一驅動電晶體的寬長比 $W1/L1$ 、第二驅動電晶體的寬長比 $W2/L2$ 、開關電晶體的寬長比 $W3/L3$ 設計，並不限定於上面所列出的情形，按照本發明實施例的像素驅動電路所設計的寬長比設計都應在本專利保護範圍內。

【0066】 作為示例地，請參第 1 圖所示，第 1 圖的像素驅動電路包括第一驅動電晶體 D1、第二驅動電晶體 D2 和第四開關電晶體 T4（圖中虛線框所示）。第一驅動電晶體 D1 的第二端（漏極）、第四開關電晶體 T4 的第二端（漏極）和第二驅動電晶體 D2 的第一端（源極）連接在一

起形成電路節點；第一驅動電晶體 D1 的閘極、第二驅動電晶體 D2 的閘極和第四開關電晶體 T4 的閘極連接在一起，其版圖結構設計如上所述。

【0067】 本發明實施例提供的像素驅動電路，三個電晶體的閘極組成同一個圖形，兩個電晶體的漏極和第三個電晶體的源極連接在一起形成的電路節點位於閘極圖形之下，通過這種設計可以縮小三個電晶體的版圖面積，降低版圖設計難度，提高應用範圍。

【0068】 本發明進一步提供一種陣列基板，包括：
沿列延伸排列的資料信號線；
沿行延伸排列的多條控制信號線和驅動信號線；
以矩陣形式佈置在資料信號線和控制信號線交叉位置處的多個像素；
像素包括上述的像素驅動電路。

【0069】 本發明實施例提供的陣列基板，三個電晶體的閘極組成同一個圖形，兩個電晶體的漏極和第三個電晶體的源極連接在一起形成的電路節點位於閘極圖形之下，通過這種設計可以縮小三個電晶體的版圖面積，降低版圖設計難度，提高應用範圍。

【0070】 本發明進一步提供一種顯示裝置，包括：上述的陣列基板。另外，顯示裝置還可以為電子紙、手機、電視、數碼相框等顯示裝置。

【0071】 本發明實施例提供的顯示裝置，三個電晶體的閘極組成同一個圖形，兩個電晶體的漏極和第三個電晶體的源極連接在一起形成的電路節點位於閘極圖形之下，通過這種設計可以縮小三個電晶體的版圖面積，降低版圖設計難度，提高應用範圍。

【0072】 以上所述僅為本發明的較佳實施例，並不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。

工業實用性

【0073】 本發明實施例提供的像素驅動電路及其驅動方法，通過串聯連接的第一驅動電晶體和第二驅動電晶體驅動有機發光二極體；像素充電時，像素驅動電路可補償串聯連接的第二驅動電晶體和第四開關電晶體的閾值電壓；可同時滿足降低有機發光二極體的電流和提高像素驅動電晶體閘極的充電率的要求。

【0074】 本發明實施例提供的電晶體的版圖結構，三個電晶體的閘極組成同一個圖形，兩個電晶體的漏極和第三個電晶體的源極連接在一起形成的電路節點位於閘極圖形之下，通過這種設計可以縮小三個電晶體的版圖面積，降低版圖設計難度，提高應用範圍。

【符號說明】

【0075】

Cst	儲存電容	T1	第一開關電晶體
T2	第二開關電晶體	T3	第三開關電晶體
T4	第四開關電晶體	T5	第五開關電晶體
T6	第六開關電晶體	T7	第七開關電晶體
D1	第一驅動電晶體	D2	第二驅動電晶體
L1	有機發光二極體	ELVDD	第一電壓源
ELVSS	第二電壓源	Vref	參考電壓
S1	第一控制信號	S2	第二控制信號
S3	第三控制信號	EM	驅動信號
10	電路節點	21	第一有源層
22	第二有源層	23	第三有源層
31	第一源極	32	漏極
33	第二源極	40	閘極圖案

公告本

發明摘要

※ 申請案號 : 107105392

※ 申請日 : 107/02/14 ※ IPC 分類 : G09G 3/32 (2016.01)
H01L 27/32 (2006.01)

【發明名稱】（中文/英文）

像素驅動電路及其驅動方法和電晶體的版圖結構

【中文】

本發明公開一種像素驅動電路及其驅動方法和電晶體的版圖結構。像素驅動電路包括儲存電容、第一開關電晶體、第二開關電晶體、第三開關電晶體、第四開關電晶體、第五開關電晶體、第六開關電晶體、第七開關電晶體、第一驅動電晶體、第二驅動電晶體和有機發光二極體。電晶體的版圖結構包括電路節點以及與電路節點連接的有源層；有源層包括第一有源層、第二有源層以及第三有源層；與第一有源層相連的第一源極，與第二有源層相連的漏極，與第三有源層相連的第二源極；分別與第一有源層、第二有源層和第三有源層對應的第一閘極、第二閘極和第三閘極；第一閘極、第二閘極以及第三閘極組成的閘極圖案位於電路節點和有源層上方。

【英文】


【代表圖】

【本案指定代表圖】：第（ 1 ）圖。


【本代表圖之符號簡單說明】：

Cst	儲存電容	T1	第一開關電晶體
T2	第二開關電晶體	T3	第三開關電晶體
T4	第四開關電晶體	T5	第五開關電晶體
T6	第六開關電晶體	T7	第七開關電晶體
D1	第一驅動電晶體	D2	第二驅動電晶體
L1	有機發光二極體	ELVDD	第一電壓源
ELVSS	第二電壓源	Vref	參考電壓
S1	第一控制信號	S2	第二控制信號
S3	第三控制信號	EM	驅動信號


圖式




第 1 圖




第 2 圖




第 3 圖






第5圖



第 6 圖



修正日期：107 年 9 月 28 日

申請專利範圍

1、一種像素驅動電路，包括：

儲存電容，具有第一端連接第一電壓源，以及第二端；

第一開關電晶體，具有第一端連接於儲存電容的第二端，第二端用來接收參考電壓，以及控制端用來接收第一控制信號；

第二開關電晶體，具有第一端用於接收資料信號輸入，第二端，以及控制端用來接收第二控制信號；

第三開關電晶體，具有第一端，第二端連接於第一開關電晶體的第一端，以及控制端用來接收第二控制信號；

第四開關電晶體，具有第一端連接於第二開關電晶體的第二端，第二端，以及控制端連接於儲存電容的第二端；

第五開關電晶體，具有第一端連接于有機發光二極體的陽極端，第二端用來接收參考電壓，以及控制端用來接收第三控制信號；

第六開關電晶體，具有第一端連接第一電壓源，第二端，以及控制端用來接收驅動信號；

第一驅動電晶體，具有第一端連接於第六開關電晶體的第二端，第二端連接於第四開關電晶體的第二端，以及控制端連接於儲存電容的第二端；

第二驅動電晶體，具有第一端連接於第四開關電晶體的第二端，第二端連接於第三開關電晶體的第一端，以及控制端連接於儲存電容的第二端；

第七開關電晶體，具有第一端連接於第二驅動電晶體的第二端，第二端連接于有機發光二極體的陽極端，以及控制端用來接收驅動信號；

有機發光二極體，具有陽極端，陰極端連接於第二電壓源。

2、根據申請專利範圍第 1 項所述的像素驅動電路，其中，所述第一驅動電晶體的寬長比 $W1/L1$ 、所述第二驅動電晶體的寬長比 $W2/L2$ 、所述第四開關電晶體的寬長比 $W3/L3$ 滿足以下關係：

$W1=W2=W3$ ， $L1/L2=1$ ， $L3<L2$ ；或

$W1=W2=W3$ ， $L1/L2>1$ ， $L3<L2$ ；或

$W1=W2=W3$ ， $L1/L2<1$ ， $L3<L2$ ；或

修正日期：107 年 9 月 28 日

$W1=W2<W3$ ， $L1/L2=1$ 或 $L1/L2>1$ 或 $L1/L2<1$ ， $L3<L2$ ；或

$W1=W2>W3$ ， $L1/L2=1$ 或 $L1/L2>1$ 或 $L1/L2<1$ ， $L3<L2$ 。

3、根據申請專利範圍第 1 項所述的像素驅動電路，其中，所述參考電壓以及所述第二電壓源所提供的電壓的電位相等。

4、根據申請專利範圍第 1 項所述的像素驅動電路，其中，所述參考電壓為一獨立電壓源。

5、根據申請專利範圍第 1 項所述的像素驅動電路，其中，所述第一開關電晶體至第七開關電晶體、以及第一驅動電晶體、第二驅動電晶體全部具有相同的溝道類型。

6、一種像素驅動電路的驅動方法，包括：

第一階段，第一開關電晶體的控制端接收第一控制信號並導通，初始化第四開關電晶體、第一驅動電晶體和第二驅動電晶體的控制端為參考電壓；

第二階段，第二開關電晶體和第三開關電晶體的控制端接收第二控制信號並導通，資料信號輸入的資料信號 V_{data} 提供至儲存電容的第二端；

第三階段，第五開關電晶體的控制端接收第三控制信號並導通，有機發光二極體的陽極端被反向初始化為參考電壓；

第四階段，第六開關電晶體和第七開關電晶體的控制端接收驅動信號並導通，所述有機發光二極體開始發光。

7、根據申請專利範圍第 6 項所述的像素驅動電路的驅動方法，其中，在所述第二階段，所述第四開關電晶體、所述第一驅動電晶體和所述第二驅動電晶體的控制端的電壓達到 $V_{data} - |V_{tn2}|$ ，其中 V_{tn2} 為第二驅動電晶體的閾值電壓。

8、根據申請專利範圍第 6 項所述的像素驅動電路的驅動方法，其中，在所述第四階段，流經所述有機發光二極體的電流為： $I = \frac{1}{2} \times U \times C_{ox} \times [W / (L1 + L2)] \times (V_{data} - VDD)^2$ ，其中， U 為所述第一驅動電晶體和所述第二驅動電晶體的遷移率， C_{ox} 為所述第一驅動電晶體和所述第二驅動電晶體的閘極絕緣層單位面積的電容， $W / (L1 + L2)$ 為第一驅動電晶體和

修正日期：107 年 9 月 28 日

第二驅動電晶體串聯在一起所形成電晶體的寬長比，VDD 為第一電壓源所提供的電壓。

9、一種陣列基板，包括申請專利範圍第 1 項至第 5 項任一項所述的像素驅動電路。

10、一種顯示裝置，包括申請專利範圍第 9 項所述的陣列基板。