

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4732921号
(P4732921)

(45) 発行日 平成23年7月27日(2011.7.27)

(24) 登録日 平成23年4月28日(2011.4.28)

(51) Int. Cl. F 1
G 0 6 F 21/22 (2006.01) G 0 6 F 9/06 6 6 0 J
G 0 6 F 21/24 (2006.01) G 0 6 F 12/14 5 6 0 C

請求項の数 5 (全 12 頁)

(21) 出願番号	特願2006-48031 (P2006-48031)	(73) 特許権者	000101732
(22) 出願日	平成18年2月24日 (2006.2.24)		アルパイン株式会社
(65) 公開番号	特開2007-226610 (P2007-226610A)		東京都品川区西五反田1丁目1番8号
(43) 公開日	平成19年9月6日 (2007.9.6)	(74) 代理人	100081282
審査請求日	平成20年4月17日 (2008.4.17)		弁理士 中尾 俊輔
		(74) 代理人	100085084
			弁理士 伊藤 高英
		(74) 代理人	100095326
			弁理士 畑中 芳実
		(74) 代理人	100115314
			弁理士 大倉 奈緒子
		(74) 代理人	100117190
			弁理士 玉利 房枝
		(74) 代理人	100120385
			弁理士 鈴木 健之

最終頁に続く

(54) 【発明の名称】 プログラム正当性検証装置

(57) 【特許請求の範囲】

【請求項1】

メモリに保持されたプログラムの正当性を検証するプログラム正当性検証装置であって、

前記メモリに保持されたプログラムに対して所定の演算を行うグラフィックアクセラレータを備え、前記メモリに保持されたプログラムが正当な場合における前記所定の演算によって得られる結果を予め用意しておき、前記グラフィックアクセラレータによる前記メモリに保持されたプログラムに対する前記所定の演算の結果が、前記予め用意された結果と一致する場合に、前記メモリに保持されたプログラムが正当であるとみなすように形成され、

前記所定の演算に用いられる設定された初期値を有するデータが格納されたワークメモリを用意するように形成され、

前記グラフィックアクセラレータが、前記メモリに保持されたプログラムにおける1ブロック分のプログラムと、前記ワークメモリに格納された前記データの全部または一部を読み込み、読み込まれた前記1ブロック分のプログラムと前記データの全部または一部を用いて論理演算を行い、この論理演算の結果を前記ワークメモリに格納して前記ワークメモリに格納された前記データを更新するといった一連の処理を、前記メモリに保持されたプログラムにおけるすべてのブロックに至るまで順次繰り返すことによって、前記所定の演算を行うように形成され、

前記一連の処理の繰り返しによって前記ワークメモリに最終的に格納された前記データ

が、前記所定の演算の結果とされていること
を特徴とするプログラム正当性検証装置。

【請求項 2】

前記所定の演算が、排他的論理和を含むことを特徴とする請求項 1 に記載のプログラム正当性検証装置。

【請求項 3】

前記所定の演算が、ラスト演算とされていることを特徴とする請求項 1 または請求項 2 に記載のプログラム正当性検証装置。

【請求項 4】

前記所定の演算の結果と、前記予め用意された結果とが、それぞれ、複数個の画素データによって形成され、

前記グラフィックアクセラレータが、前記所定の演算の結果と前記予め用意された結果との排他的論理和を、双方の結果における互に対応する画素データの組ごとに計算するように形成され、

この排他的論理和の計算結果が、すべての画素データの組において 0 に相当する結果となる場合に、前記所定の演算の結果が前記予め用意された結果と一致すると判定して、前記メモリに保持されたプログラムが正当であるとみなすように形成されていることを特徴とする請求項 1 乃至請求項 3 のいずれか 1 項に記載のプログラム正当性検証装置。

【請求項 5】

前記所定の演算の結果と、前記予め用意された結果とが、それぞれ、複数個の画素データによって形成され、

前記予め用意された結果におけるすべての画素データが、0 に相当するデータとされ、前記ワークメモリに格納された前記データの前記初期値が、前記予め用意された結果に対応する値とされ、

前記メモリに保持されたプログラムに対する前記所定の演算の結果におけるすべての画素データが 0 に相当するデータとなる場合に、前記所定の演算の結果が前記予め用意された結果と一致すると判定して、前記メモリに保持されたプログラムが正当であるとみなすように形成されていることを特徴とする請求項 1 乃至請求項 3 のいずれか 1 項に記載のプログラム正当性検証装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プログラム正当性検証装置に係り、特に、メモリに保持されたプログラムの正当性を検証するのに好適なプログラム正当性検証装置に関する。

【背景技術】

【0002】

従来から、OS 等のプログラム本体を起動する前には、CPU が、ブートローダ等のプログラムを実行することによって、FlashROM や RAM 等のメモリに展開されて保持された状態のプログラム本体（すなわちプログラム本体イメージ）が破損しているか否かを検証するプログラム本体イメージの正当性の検証を行っていた。

【0003】

このプログラム本体イメージの正当性の検証には、いわゆるチェックサムが用いられ、CPU は、プログラム本体イメージのチェックサムを計算し、この計算結果を予め記憶された正しいチェックサムと照合するようになっていた。

【0004】

この照合の結果、CPU は、チェックサムの計算結果と、予め記憶された正しいチェックサムとが一致する場合には、プログラム本体イメージが破損のない正当なものであるとみなし、一致しない場合には、プログラム本体イメージが正当でない（破損している）とみなすようになっていた。

【0005】

10

20

30

40

50

そして、CPUは、プログラム本体イメージが正当である場合には、プログラム本体を実行し、プログラム本体イメージが正当でない（破損している）場合には、プログラム本体を、2次記憶メモリ等から復元するようになっていた。

【0006】

【特許文献1】特開平5-324370号公報

【発明の開示】

【発明が解決しようとする課題】

【0007】

しかしながら、近年は、プログラムの複雑化にともなうプログラム本体イメージの巨大化により、チェックサムの計算によるプログラム本体イメージの正当性の検証に長い時間がかかり、これによって、プログラム本体の実行が遅延されるといった問題が生じていた。

10

【0008】

例えば、従来は、プログラム本体イメージは破損していないにもかかわらず、チェックサムの計算に要する時間によって、チェックサムの計算の開始からプログラム本体の実行までに数秒程度の時間がかかってしまうことがあった。

【0009】

そこで、本発明は、このような問題点に鑑みなされたものであり、プログラムの正当性の検証を迅速に行うことによって正当なプログラムをすみやかに実行することができ、ひいては、システムの起動時間を短縮することができるプログラム正当性検証装置を提供することを目的とするものである。

20

【課題を解決するための手段】

【0010】

前述した目的を達成するため、本発明に係るプログラム正当性検証装置は、メモリに保持されたプログラムの正当性を検証するプログラム正当性検証装置であって、前記メモリに保持されたプログラムに対して所定の演算を行うグラフィックアクセラレータを備え、前記メモリに保持されたプログラムが正当な場合における前記所定の演算によって得られる結果を予め用意しておき、前記グラフィックアクセラレータによる前記メモリに保持されたプログラムに対する前記所定の演算の結果が、前記予め用意された結果と一致する場合に、前記メモリに保持されたプログラムが正当であるとみなすように形成されていることを特徴としている。そして、このような構成によれば、グラフィックアクセラレータにより、メモリに保持されたプログラムに対して、このプログラムを画像として扱った所定の演算を行い、この所定の演算の結果が予め用意された結果（正当なプログラムに対応する結果）と一致するか否かに基づいて、メモリに保持されたプログラムの正当性を迅速に検証することが可能となる。

30

【0011】

また、本発明に係るプログラム正当性検証装置は、前記所定の演算が、排他的論理和（XOR）を含むことを特徴としている。そして、このような構成によれば、演算が簡便かつプログラムの破損の検出に好適な演算結果を得ることができる排他的論理和を用いることによって、メモリに保持されたプログラムの正当性をより迅速かつ適切に検証することが可能となる。

40

【0012】

さらに、本発明に係るプログラム正当性検証装置は、前記所定の演算が、ラスタ演算（raster operation）とされていることを特徴としている。そして、このような構成によれば、メモリに保持されたプログラムの正当性を、ラスタ演算を用いてさらに高速に検証することが可能となる。

【0013】

さらにまた、本発明に係るプログラム正当性検証装置は、前記所定の演算に用いられる設定された初期値を有するデータが格納されたワークメモリを用意するように形成され、前記グラフィックアクセラレータが、前記メモリに保持されたプログラムにおける1プロ

50

ック分のプログラムと、前記ワークメモリに格納された前記データの全部または一部を読み込み、読み込まれた前記1ブロック分のプログラムと前記データの全部または一部を用いて論理演算を行い、この論理演算の結果を前記ワークメモリに格納して前記ワークメモリに格納された前記データを更新するといった一連の処理を、前記メモリに保持されたプログラムにおけるすべてのブロックに至るまで順次繰り返すことによって、前記所定の演算を行うように形成され、前記一連の処理の繰り返しによって前記ワークメモリに最終的に格納された前記データが、前記所定の演算の結果とされていることを特徴としている。そして、このような構成によれば、一般的なグラフィックアクセラレータが備えているソースデータとデスティネーションデータとの論理演算を行う機能を活用して、メモリに保持されたプログラムをソースデータとし、ワークメモリに格納されたデータをデスティネーションデータとした論理演算を含む一連の処理（換言すれば、ワークメモリへの描画）を繰り返すことによって所定の演算を行うことが可能となる。この所定の演算の結果は、ワークメモリに最終的に格納されたデータ（換言すれば、ワークメモリへの最終描画結果）として取得することができる。そして、このようにして取得された所定の演算の結果と、予め用意された結果との一致の有無に基づいて、メモリに保持されたプログラムの正当性をより正確に検証することが可能となる。

10

【0014】

また、本発明に係るプログラム正当性検証装置は、前記所定の演算の結果と、前記予め用意された結果とが、それぞれ、複数の画素データによって形成され、前記グラフィックアクセラレータが、前記所定の演算の結果と前記予め用意された結果との排他的論理和を、双方の結果における互いに対応する画素データの組ごとに計算するように形成され、この排他的論理和の計算結果が、すべての画素データの組において0に相当する結果となる場合に、前記所定の演算の結果が前記予め用意された結果と一致すると判定して、前記メモリに保持されたプログラムが正当であるとみなすように形成されていることを特徴としている。そして、このような構成によれば、グラフィックアクセラレータにより、所定の演算の結果と予め用意された結果との排他的論理和を計算することで、メモリに保持されたプログラムの正当性を容易に検証することが可能となる。

20

【0015】

さらに、本発明に係るプログラム正当性検証装置は、前記所定の演算の結果と、前記予め用意された結果とが、それぞれ、複数の画素データによって形成され、前記予め用意された結果におけるすべての画素データが、0に相当するデータとされ、前記ワークメモリに格納された前記データの前記初期値が、前記予め用意された結果に対応する値とされ、前記メモリに保持されたプログラムに対する前記所定の演算の結果におけるすべての画素データが0に相当するデータとなる場合に、前記所定の演算の結果が前記予め用意された結果と一致すると判定して、前記メモリに保持されたプログラムが正当であるとみなすように形成されていることを特徴としている。そして、このような構成によれば、グラフィックアクセラレータによる所定の演算の結果におけるすべての画素データが0に相当するデータとなるか否かに基づいて、メモリに保持されたプログラムの正当性をさらに迅速に検証することが可能となる。

30

【発明の効果】

40

【0016】

本発明に係るプログラム正当性検証装置によれば、グラフィックアクセラレータの演算機能を用いてメモリに保持されたプログラムの正当性の検証を迅速に行うことによって、正当なプログラムをすみやかに実行することができ、ひいては、システムの起動時間を短縮することができる。

【0017】

さらに、本発明によれば、グラフィックアクセラレータの演算機能を用いてメモリに保持されたプログラムの正当性の検証を行うことによって、CPUの負担を軽減してCPUに空き時間を確保することができるので、メモリに保持されたプログラムの正当性の検証が行われている最中においても、既に正当であるとみなされたプログラムをCPUによ

50

てすみやかに実行することができる。

【発明を実施するための最良の形態】

【0018】

以下、本発明に係るプログラム正当性検証装置の実施形態について、図1乃至図3を参照して説明する。

【0019】

図1は、本実施形態におけるプログラム正当性検証装置1のハードウェア構成を示したものであり、この図1に示すように、本実施形態におけるプログラム正当性検証装置1は、FlashROMやRAM等のメモリ2と、CPU3と、グラフィックアクセラレータ4とを有している。

10

【0020】

メモリ2には、ハードディスクドライブ等の図示しない記憶装置から読み込まれたプログラムとしてのOS等のプログラム本体が、プログラム本体イメージとして保持されている。なお、プログラム本体を記憶装置から読み込んでメモリ2に保持する処理は、ブートルoader等のプログラム本体以外のプログラムによって行われるようになっている。

【0021】

グラフィックアクセラレータ4は、メモリ2に保持されたプログラム本体イメージに対して、このプログラム本体イメージを画像として扱った所定の演算を行い、演算結果(以下、所定演算結果と称する)をメモリ2に格納するようになっている。

【0022】

また、メモリ2には、予め用意された結果として、メモリ2に保持されたプログラム本体イメージが正当な場合(破損がない場合)における前記所定の演算によって得られる結果(以下、正当結果と称する)が格納されている。

20

【0023】

CPU3は、所定演算結果が正当結果と一致する場合に、メモリ2に保持されたプログラム本体イメージが正当であるとみなすようになっている。

【0024】

具体的には、図2に示すように、グラフィックアクセラレータ4は、前記所定の演算の際に、プログラム本体イメージ5を、複数個のブロックに分割された1ブロック分のプログラム本体イメージ5a~5eの集合として認識するようになっている。なお、図2におけるプログラム本体イメージ5は、第1番目の1ブロック分のプログラム本体イメージ5aから第5番目の1ブロック分のプログラム本体イメージ5eまでの5個の1ブロック分のプログラム本体イメージ5a~5eによって構成されている。また、図2に示すように、プログラム本体イメージ5は、2進数の場合には、0または1の値によって表現することができる。

30

【0025】

グラフィックアクセラレータ4は、このようなプログラム本体イメージ5を前記所定の演算の際に画像として扱い、1ブロック分のプログラム本体イメージ5a~5eを、複数個の画素データの集合として捉えるようになっている。

【0026】

例えば、1ブロック分のプログラム本体イメージ5a~5eを、64行×64列(512Byte)のデータと仮定し、グラフィックアクセラレータ4が、1Bitで1画素を表すと仮定した場合には、1ブロック分のプログラム本体イメージ5a~5eは、4096個分の画素データからなる白黒(2値)画像として捉えることができる。

40

【0027】

この場合、1ブロック分のプログラム本体イメージ5a~5eにおける「1」の値をとるデータは、白黒画像における白色の画素データとして捉えられ、1ブロック分のプログラム本体イメージ5a~5eにおける「0」の値をとるデータは、黒色の画素データとして捉えられる。

【0028】

50

また、図2に示すように、メモリ2内には、CPU3によってワークメモリ7が用意されており、このワークメモリ7には、前記所定の演算に用いられる所定の初期値が設定されたデータが格納されている。

【0029】

このワークメモリ7に格納されたデータ(以下、ワークメモリ内データ8と称する)は、複数個の画素データによって形成されている。

【0030】

本実施形態において、ワークメモリ内データ8の初期値は、ワークメモリ内データ8におけるすべての画素データが、1画素を1Bitで表現する場合における「0」に相当する黒色のデータとなるような値(以下、初期値0と称する)とされている。

10

【0031】

したがって、図2に示すように、初期値0のワークメモリ内データ8は、全面黒色の画像として表現される。

【0032】

また、本実施形態において、ワークメモリ内データ8は、1ブロック分のプログラム本体イメージ5a~5eとデータのサイズが同一とされており、ワークメモリ内データ8の画素データの個数は、1ブロック分のプログラム本体イメージにおける画素データの個数と同行同列の同数とされている。

【0033】

さらに、図2に示すように、メモリ2内の領域には、前述した正当結果9が予め格納されており、この正当結果9は、ワークメモリ内データ8と同行同列の同数の画素データによって形成されている。

20

【0034】

グラフィックアクセラレータ4は、前記所定の演算を開始すると、図2における(1)の番号が付された矢印に示すように、メモリ2から、第1番目の1ブロック分のプログラム本体イメージ5aを読み込むようになっている。

【0035】

また、このとき、グラフィックアクセラレータ4は、図2における(2)の番号が付された矢印に示すように、ワークメモリ7から、初期値0が設定されたワークメモリ内データ8を読み込むようになっている。

30

【0036】

そして、グラフィックアクセラレータ4は、図2における(3)の番号に示すように、読み込まれた1ブロック分のプログラム本体イメージ5aと、ワークメモリ内データ8との間で、互いに対応する同行同列に位置する画素データの組ごとに、論理演算としての排他的論理和(XOR)を計算するようになっている。

【0037】

例えば、1ブロック分のプログラム本体イメージ5aにおける第m行第n列目の画素データは、ワークメモリ内データ8における第m行第n列目の画素データとの間で排他的論理和が計算されるようになっている。

【0038】

ここで、排他的論理和は、1Bitのデータで考えると、演算に係る2つのデータの値が互いに等しい場合(「0」同士または「1」同士の場合)には0となり、互いに異なる場合(一方が「0」、他方が「1」の場合)には1となる。したがって、例えば、1ブロック分のプログラム本体イメージ5aにおける第m行第n列目の画素データが、「1」に相当する白色のデータで、ワークメモリ内データ8における第m行第n列目の画素データが、「0」に相当する黒色のデータの場合には、排他的論理和は「1」に相当する白色のデータとなる。

40

【0039】

なお、この排他的論理和は、1つの画素データが1Bitで表現される場合には、ラスト演算となる。

50

【 0 0 4 0 】

そして、グラフィックアクセラレータ 4 は、図 2 における (4) の番号が付された矢印に示すように、前記画素データの組ごとの排他的論理和の結果を、ワークメモリ 7 におけるワークメモリ内データ 8 を読み込んだ位置と同じ位置に格納 (上書き) するようになっている。

【 0 0 4 1 】

例えば、第 m 行第 n 列目の画素データの組を用いた排他的論理和の結果は、ワークメモリ 7 における第 m 行第 n 列目の画素の位置に格納されることになる。

【 0 0 4 2 】

これにより、図 2 に示すように、ワークメモリ内データ 8 が更新され、第 1 回目の排他的論理和の結果が、ワークメモリ 7 内に白黒画像として描画されることになる。

10

【 0 0 4 3 】

次に、グラフィックアクセラレータ 4 は、図 2 における (5) の番号が付された矢印に示すように、メモリ 2 から第 2 番目の 1 ブロック分のプログラム本体イメージ 5 b を読み込むようになっている。

【 0 0 4 4 】

そして、グラフィックアクセラレータ 4 は、この第 2 番目の 1 ブロック分のプログラム本体イメージ 5 b に対しても、第 1 番目のときと同様に、ワークメモリ内データ 8 との排他的論理和を互に対応する同行同列に位置する画素データの組ごとに計算し、その結果をワークメモリ 7 に格納するようになっている。

20

【 0 0 4 5 】

このような一連の処理が、第 5 番目 (最後) のプログラム本体イメージ 5 e に至るまで順次繰り返し行われることによって、前記所定演算結果として、ワークメモリ 7 に最終的に格納されたワークメモリ内データ 8 (最終描画結果) が取得されるようになっている。

【 0 0 4 6 】

そして、CPU 3 は、図 2 における (6) の番号が付された矢印に示すように、ワークメモリ 7 に格納された所定演算結果と、正当結果 9 とを比較し、双方の結果が一致する場合には、メモリ 2 に格納されたプログラム本体イメージ 5 が破損のない正当なものであるとみなすようになっている。

【 0 0 4 7 】

このように、本実施形態においては、グラフィックアクセラレータ 4 により、メモリ 2 に保持されたプログラム本体イメージ 5 に対して、このプログラム本体イメージ 5 を画像として扱った所定の演算を行い、所定演算結果が正当結果 9 と一致するか否かに基づいて、メモリ 2 に保持されたプログラム本体イメージの正当性を迅速に検証することが可能となる。

30

【 0 0 4 8 】

また、前述した排他的論理和は、演算が簡便である上に、所定演算結果が「 0 」に相当する黒色のデータに偏りやすい論理積 (AND) や、所定演算結果が「 1 」に相当する白色のデータに偏りやすい論理和 (OR) の場合に比べて、黒色のデータと白色のデータとが混在する白黒画像を得やすい演算であるため、プログラム本体イメージ 5 の破損を検出しやすい。したがって、このような排他的論理和を含む前記所定の演算を行うことによって、メモリ 2 に保持されたプログラム本体イメージ 5 の正当性をより迅速かつ適切に検証することが可能となる。

40

【 0 0 4 9 】

さらに、一般的なグラフィックアクセラレータ 4 が備えているソースデータとデスティネーションデータとの論理演算を行う機能を活用して、メモリ 2 に保持されたプログラム本体イメージ 5 をソースデータとし、ワークメモリ内データ 8 をデスティネーションデータとした排他的論理和を簡便に実行することが可能となる。

【 0 0 5 0 】

より好ましい実施形態としては、CPU 3 により、グラフィックアクセラレータ 4 に、

50

所定演算結果と正当結果 9 との排他的論理和を互に対応する同行同列に位置する画素データの組ごとに計算させるようにする。

【 0 0 5 1 】

そして、この排他的論理和の結果が、すべての画素データの組において「0」に相当する黒色のデータとなる場合に、CPU 3 により、所定演算結果が正当結果 9 と一致すると判定し、メモリ 2 に格納されたプログラム本体イメージ 5 が正当であるとみなすようにする。

【 0 0 5 2 】

このようにすれば、メモリ 2 に格納されたプログラム本体イメージ 5 の正当性をさらに簡便に検証することが可能となる。

【 0 0 5 3 】

次に、本実施形態の作用について図 3 を参照して説明する。

【 0 0 5 4 】

なお、初期状態において、メモリ 2 には、プログラム本体イメージ 5 がハードディスクドライブ等から読み込まれて保持されているものとする。

【 0 0 5 5 】

そして、初期状態から、メモリ 2 に保持されたプログラム本体イメージ 5 の正当性の検証処理を開始すると、CPU 3 は、図 3 のステップ 1 (S T 1) において、ブートロード等を用いて初期値 0 のワークメモリ内データ 8 が格納されたワークメモリ 7 を用意する。そして、メモリ 2 に格納されたプログラム本体イメージ 5 をソースデータとし、ワークメモリ内データ 8 をデスティネーションデータとして、グラフィックアクセラレータ 4 をセットアップする。

【 0 0 5 6 】

次いで、ステップ 2 (S T 2) において、グラフィックアクセラレータ 4 は、メモリ 2 から読み込む 1 ブロック分のプログラム本体イメージ 5 a ~ 5 e のブロック番号 j を 1 に設定してステップ 3 (S T 3) に進む。

【 0 0 5 7 】

次いで、ステップ 3 (S T 3) において、グラフィックアクセラレータ 4 は、メモリ 2 から、第 j 番目 (S T 3 の直後においては第 1 番目) の 1 ブロック分のプログラム本体イメージ 5 a ~ 5 e を読み込む。

【 0 0 5 8 】

次いで、ステップ 4 (S T 4) において、グラフィックアクセラレータ 4 は、ワークメモリ 7 からワークメモリ内データ 8 を読み込む。このステップ 4 (S T 4) の処理は、ステップ 3 (S T 3) と同時に行うようにしてもよい。

【 0 0 5 9 】

次いで、ステップ 5 (S T 5) において、グラフィックアクセラレータ 4 は、ステップ 3 (S T 3) において読み込んだ 1 ブロック分のプログラム本体イメージ 5 a ~ 5 e と、ステップ 4 (S T 4) において読み込んだワークメモリ内データ 8 との排他的論理和 (X O R) を、互に対応する画素データの組ごとに計算する。

【 0 0 6 0 】

次いで、ステップ 6 (S T 6) において、グラフィックアクセラレータ 4 は、ステップ 5 (S T 5) における排他的論理和の計算結果をワークメモリ 7 に格納する。

【 0 0 6 1 】

次いで、ステップ 7 (S T 7) において、グラフィックアクセラレータ 4 は、ステップ 5 (S T 5) における排他的論理和が行われた 1 ブロック分のプログラム本体イメージ 5 a ~ 5 e のブロック番号 j が、最後のブロックの番号 (j = 5) であるか否かを判定し、j = 5 の場合には、ステップ 8 (S T 8) に進み、そうでない場合 (j < 5 の場合) には、ステップ 9 (S T 9) に進む。

【 0 0 6 2 】

ステップ 8 (S T 8) に進む場合は、ステップ 6 までの処理によって前記所定の演算が

10

20

30

40

50

完了したことになる。

【0063】

一方、ステップ9 (ST9)に進む場合には、未だに前記所定の演算が完了していないことになる。この場合は、ステップ9 (ST9)において、jの値を1つ増やしてステップ3 (ST3)に戻り、j = 5となるまで、ステップ3 (ST3) ~ ステップ7 (ST7) およびステップ9 (ST9)の処理を繰り返す。

【0064】

次いで、ステップ8 (ST8)において、CPU3は、ステップ6 (ST6)によって取得された所定演算結果が、メモリ2に保持された正当結果9と一致するか否かを判定し、一致する場合には、ステップ10 (ST10)に進み、一致しない場合には、ステップ11 (ST11)に進む。

【0065】

ステップ10 (ST10)において、CPU3は、メモリ2に保持されたプログラム本体イメージ5が正当であると判定して正当性の検証処理を終了する。

【0066】

一方、ステップ11 (ST11)において、CPU3は、メモリ2に保持されたプログラム本体イメージ5が正当でない(破損がある)と判定して正当性の検証処理を終了する。

【0067】

以上述べたように、本実施形態によれば、グラフィックアクセラレータ4の演算機能を用いてメモリ2に保持されたプログラム本体イメージ5の検証を迅速に行うことができる結果、正当なプログラムをすみやかに実行することができ、ひいては、システムの起動時間を短縮することができる。

【0068】

さらに、発明によれば、グラフィックアクセラレータ4の演算機能を用いてメモリ2に保持されたプログラム本体イメージ5の正当性の検証を行うことにより、CPU3の負担を軽減してCPU3に空き時間を確保することができるので、メモリ2に保持されたプログラム本体イメージ5の正当性の検証が行われている最中においても、既に正当であるとみなされたプログラム本体イメージ5をCPU3によってすみやかに実行することができる。

【0069】

なお、本発明は、前述した実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。

【0070】

例えば、前述した実施形態においては、前記所定の演算の際に、初期値0のワークメモリ内データ8を用いたが、本発明は、このような構成に限定されるものではない。例えば、正当結果9におけるすべての画素データを0に相当する黒色のデータとし、ワークメモリ内データ8の初期値を、これに対応する値にしてもよい。

【0071】

このようにすれば、所定演算結果におけるすべての画素データが0に相当する黒色のデータとなるか否かに基づいて、メモリ2に保持されたプログラム本体イメージ5が正当であるか否かを判定することができるため、前述した実施形態のように所定演算結果と正当結果9との排他的論理和を計算する場合よりも演算回数を削減することができる。この結果、メモリ2に保持されたプログラム本体イメージ5の正当性の検証をさらに迅速に行うことが可能となる。

【0072】

また、前述した実施形態においては、1ブロック分のプログラム本体イメージ5a ~ 5eとワークメモリ内データ8とのサイズが同一であるが、ワークメモリ内データ8のサイズを1ブロック分のプログラム本体イメージ5a ~ 5eのサイズよりも大きくしてもよい。この場合、前述した排他的論理和の計算は、1ブロック分のプログラム本体イメージ5

10

20

30

40

50

a ~ 5 e と、ワークメモリ内データ 8 の一部（1 ブロック分のプログラム本体イメージ 5 a ~ 5 e と同一サイズ分のデータ）との間で行い、その排他的論理和の結果を上書きすることによって、ワークメモリ内データ 8 の一部を更新するようにすればよい。なお、この場合、ワークメモリ内データ 8 におけるどの位置にある一部のデータを排他的論理和に用いるのか、また、ワークメモリ内データ 8 におけるどの位置にあるデータを排他的論理和の結果によって更新するのかについては、コンセプトに応じて種々変更することができる。

【0073】

このようにすれば、ワークメモリ内データ 8 のデータ量を多くすることができるので、プログラム本体イメージ 5 の破損をさらに容易に検出することが可能となる。

10

【0074】

さらに、前述した実施形態においては、1 画素が 1 B i t で表現されているが、1 画素が、8 B i t や 1 6 B i t 等の複数の B i t 数で表現されたものであってもよい。この場合には、前記所定の演算の際に、プログラム本体イメージ 5 における 8 B i t または 1 6 B i t 分のデータが、1 画素として捉えられることになる。

【0075】

さらにまた、本発明を車載用ナビゲーションシステムに適用すれば、車載用ナビゲーションシステムをすみやかに起動することができる。

【図面の簡単な説明】

【0076】

20

【図 1】本発明に係るプログラム正当性検証装置の実施形態において、ハードウェア構成を示すブロック図

【図 2】本発明に係るプログラム正当性検証装置の実施形態において、図 1 よりも詳細な構成を示すブロック図

【図 3】本発明に係るプログラム正当性検証装置の実施形態を示すフローチャート


【符号の説明】

【0077】


- 1 プログラム正当性検証装置
- 2 メモリ
- 3 C P U
- 4 グラフィックアクセラレータ 4
- 5 プログラム本体イメージ
- 7 ワークメモリ 7
- 8 ワークメモリ内データ
- 9 正当結果

30


【図1】



【図2】



【図3】



フロントページの続き

(74)代理人 100123858

弁理士 磯田 志郎

(72)発明者 中村 達喜

東京都品川区西五反田1丁目1番8号 アルパイン株式会社内

審査官 市川 武宜

(56)参考文献 特開昭62-245375(JP,A)

特開2006-053787(JP,A)

特開2002-236600(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 21/22

G06F 21/24