



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I482152 B

(45)公告日：中華民國 104 (2015) 年 04 月 21 日

(21)申請案號：100129466

(22)申請日：中華民國 100 (2011) 年 08 月 17 日

(51)Int. Cl. : G11C11/02 (2006.01) G11C11/16 (2006.01)

(30)優先權：2010/09/06 日本 2010-198936

2011/01/18 日本 2011-007665

(71)申請人：新力股份有限公司 (日本) SONY CORPORATION (JP)

日本

(72)發明人：山根一陽 YAMANE, KAZUTAKA (JP)；細見政功 HOSOMI, MASANORI (JP)；
大森廣之 OHMORI, HIROYUKI (JP)；別所和宏 BESSHO, KAZUHIRO (JP)；肥後
豐 HIGO, YUTAKA (JP)；內田裕行 UCHIDA, HIROYUKI (JP)；淺山徹哉
ASAYAMA, TETSUYA (JP)

(74)代理人：陳長文

(56)參考文獻：

TW	I287871	TW	I295058
US	2007/0231609A1	US	2008/0075979A1
US	2008/0225581A1	US	2009/0116137A1
US	2010/0080050A1	US	2010/0096716A1

審查人員：謝志偉

申請專利範圍項數：5 項 圖式數：12 共 61 頁


(54)名稱

記憶元件、記憶裝置

(57)摘要

本發明係提供一種無需增大寫入電流而可改善熱穩定性之記憶元件。該記憶元件包含：於膜面具有垂直磁化，且磁化之方向對應於資訊而變化之記憶層 17；於成為記憶於記憶層之資訊之基準的膜面具有垂直磁化之磁化固定層 15；及由設置於記憶層與磁化固定層之間的非磁性體而成之絕緣層 16。且，藉由於積層方向注入經自旋極化的電子，使記憶層之磁化之方向變化而進行資訊之記錄。此處設為記憶層所受之有效之反磁場之大小小於記憶層之飽和磁化量者。

- 14 . . . 基底層
- 15 . . . 磁化固定層
- 16 . . . 絕緣層
- 17 . . . 記憶層
- 18 . . . 上覆層



3

圖 2

發明專利說明書

公告本

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：100129466

※申請日：100.8.17

※IPC 分類：G11C11/02 (2006.01)

G11C 11/16 (2006.01)

一、發明名稱：(中文/英文)

記憶元件、記憶裝置

二、中文發明摘要：

本發明係提供一種無需增大寫入電流而可改善熱穩定性之記憶元件。該記憶元件包含：於膜面具有垂直磁化，且磁化之方向對應於資訊而變化之記憶層17；於成為記憶於記憶層之資訊之基準的膜面具有垂直磁化之磁化固定層15；及由設置於記憶層與磁化固定層之間的非磁性體而成之絕緣層16。且，藉由於積層方向注入經自旋極化的電子，使記憶層之磁化之方向變化而進行資訊之記錄。此處設為記憶層所受之有效之反磁場之大小小於記憶層之飽和磁化量者。

三、英文發明摘要：

四、指定代表圖：

(一)本案指定代表圖為：第 (2) 圖。

(二)本代表圖之元件符號簡單說明：

14	基底層
15	磁化固定層
16	絕緣層
17	記憶層
18	上覆層

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)

六、發明說明：

【發明所屬之技術領域】

本發明係關於一種包含將強磁性層之磁性狀態記憶作為資訊之記憶層、及磁化之方向經固定之磁化固定層，且藉由電流之流動使記憶層之磁化之方向變化之記憶元件及具備該記憶元件之記憶裝置。

【先前技術】

在計算機等之資訊機器中，作為記憶體，動作高速且高密度之DRAM被廣泛使用。

但，DRAM為切斷電源則資訊消失之揮發性記憶體，故期望有資訊不會消失之非揮發性記憶體。

又，作為非揮發性記憶體之候補，以磁性體之磁化來記錄資訊之磁阻式隨機存取記憶體(MRAM)日益受到關注、開發。

MRAM係使電流分別流經大致正交之2種類之位址配線(字元線、位元線)，根據自各位址配線產生之電流磁場，反轉處於位址配線之交點之磁性記憶元件的磁性層之磁化而進行資訊之記錄者。

圖10係顯示一般之MRAM之模式圖(立體圖)。

在由矽基板等之半導體基體110之元件分離層102所分離之部分，分別形成有構成用以選擇各記憶胞之選擇用電晶體之汲極區域108、源極區域107，及閘極電極101。

又，於閘極電極101之上方，設置有於圖中前後方向延伸之字元線105。

汲極區域108係對圖中左右之選擇用電晶體共用地形成，於該汲極區域108連接有配線109。

且，在字元線105與配置於上方、於圖中左右方向延伸之位元線106之間，配置有具有反轉磁化之方向之記憶層之磁性記憶元件103。該磁性記憶元件103藉由例如磁性穿隧接面元件(MTJ元件)而構成。

再者，磁性記憶元件103介隔水平方向之旁路線111及上下方向之接觸層104而電性連接於源極區域107。

藉由使電流分別流經字元線105及位元線106，將電流磁場施加於磁性記憶元件103，藉此，可反轉磁性記憶元件103之記憶層之磁化之方向，進行資訊之記錄。

且，在MRAM等之磁性記憶體中，為穩定保持所記錄之資訊，記錄資訊之磁性層(記憶層)有必要具有一定的保磁力。

另一方面，為覆寫經記錄之資訊，必須使某種程度之電流流經位址配線。

然而，隨著構成MRAM之元件之微細化，位址配線亦變細，故逐漸無法使充分之電流電過。

因此，作為可以更少之電流反轉磁化之構成，利用根據自旋注入之磁化反轉之構成的記憶體日益受到關注(例如，參照專利文獻1、2、4，非專利文獻1、2)。

所謂根據自旋注入之磁化反轉，是指將通過磁性體之中而經自旋極化之電子注入其他之磁性體，藉此於其他之磁性體中引起磁化反轉者。

例如，相對於巨磁阻元件(GMR元件)或磁性穿隧接面元件(MTJ元件)，藉由於該膜面於垂直方向流動電流，可反轉該等元件之至少一部分之磁性層的磁化之方向。

且，根據自旋注入之磁化反轉，具有即使元件微細化仍無需增加電流而可實現磁化反轉之優點。

圖11及圖12係顯示上述之利用根據自旋注入之磁化反轉之構成的記憶裝置之模式圖。圖11為立體圖，圖12為剖面圖。

在由矽基板等之半導體基體60之元件分離層52所分離之部分，分別形成有構成用以選擇各記憶胞之選擇用電晶體之汲極區域58、源極區域57，及閘極電極51。其中，閘極電極51兼作於圖7中前後方向延伸之字元線。

汲極區域58係對圖11中左右之選擇用電晶體共用地形成，於該汲極區域58連接有配線59。

且，在源極區域57與配置於上方、於圖11中左右方向延伸之位元線56之間，配置有具有藉由自旋注入反轉磁化之方向之記憶層之記憶元件53。

該記憶元件53藉由例如磁性穿隧接面元件(MTJ元件)而構成。記憶元件53具有2層之磁性層61、62。該2層之磁性層61、62中，一方之磁性層設為磁化之方向固定之磁化固定層，另一方之磁性層設為磁化之方向會變化之磁化自由層，即記憶層。

又，記憶元件53係介隔上下之接觸層54而分別連接於位元線56與源極區域57。藉此，使電流流經記憶元件53，根

據自旋注入可反轉記憶層之磁化之方向。

利用根據如此之自旋注入之磁化反轉之構成的記憶裝置之情形，與圖10所示之一般性的MRAM相比較，可簡化器件構造，故亦具有可實現高密度化之特徵。

又，與根據外部磁場進行磁化反轉之一般性的MRAM相比，藉由利用根據自旋注入之磁化反轉，具有即使元件之微細化不斷進展，寫入之電流仍不會增大之優點。

[先前技術文獻]

[專利文獻]

[專利文獻1]日本特開2003-17782號公報

[專利文獻2]美國專利第6256223號明細書

[專利文獻3]美國專利公開2005-0184839 A1

[專利文獻4]日本特開2008-227388號公報

[非專利文獻]

[非專利文獻1] PHYs. Rev. B, 54, 9353 (1996)

[非專利文獻2] J. Magn. Mat., 159, L1 (1996)

[非專利文獻3] F. J. Albert et al., Appl. Phy. Lett., 77, 3809 (2000)

[非專利文獻4] Nature Materials., 5, 210 (2006)

【發明內容】

[發明所欲解決之問題]

然而，MRAM之情形，與記憶元件另行設置寫入配線(字元線及位元線)，電流流經寫入配線而產生電流磁場，藉此進行資訊之寫入(記錄)。故，可使寫入所需之電流量

充分流經寫入配線。

另一方面，在利用根據自旋注入之磁化反轉之構成的記憶裝置中，必須藉由流經記憶元件之電流進行自旋注入，使記憶層之磁化之方向反轉。

且，由於以如此方式直接使電流流經記憶元件而進行資訊之寫入(記錄)，為選擇進行寫入之記憶胞，故將記憶元件與選擇電晶體連接而構成記憶胞。該情形下，流經記憶元件之電流會被限制為可流經選擇電晶體之電流(選擇電晶體之飽和電流)之大小。

因此必須以選擇電晶體之飽和電流以下之電流進行寫入，而有必要改善自旋注入之效率，減低流經記憶元件之電流。

又，為放大讀出信號，有必要確保較大之磁性電阻變化率，為此，以接於記憶層之兩側之中間層作為隧道絕緣層(隧道阻擋層)之記憶元件之構成較有效果。

如此將隧道絕緣層用作中間層之情形時，為防止隧道絕緣層遭絕緣破壞，流經記憶元件之電流量有所限制。從該觀點來看，有必要抑制自旋注入時之電流。

要降低該電流值，由於該電流值與記憶層之膜厚成比例，且與記憶層之飽和磁化為平方之比例，故可知只要調節該等(膜厚及飽和磁化)即可(例如，參照非專利文獻3)。

而在例如專利文獻3中揭示若減低記錄材料之磁化量(M_s)，則可減低電流值。

然而，另一方面，若不能藉由電流記憶經寫入之資訊，

則不能成為非揮發性記憶體。即，有必要確保相對於記憶層之熱起伏之穩定性(熱穩定性)。

利用根據自旋注入之磁化反轉的記憶元件之情形，與先前之MRAM相比較，由於記憶層之體積變小，故若單純地考量，有熱穩定性降低之趨向。

若未確保記憶層之熱穩定性，則經反轉之磁化之方向會因熱而再反轉，導致寫入錯誤。

且，在利用根據自旋注入之磁化反轉之記憶元件之大容量化有所進展之情形下，由於記錄元件之體積進一步變小，故熱穩定性之確保成為重要課題。

因此，在利用根據自旋注入而磁化反轉之記憶元件中，熱穩定性為非常重要之特性。

因此，為使根據自旋注入而使記憶層之磁化之方向反轉之構成的記憶元件能夠作為記憶體而存在，有必要將根據自旋注入而磁化反轉所需之電流減低至電晶體之飽和電流以下，且，有必要確保可靠保持經寫入之資訊之熱穩定性。

如上，為減低根據自旋注入之磁化反轉所需之電流，可考慮減低記憶層之飽和磁化量 M_s 或薄化記憶層。例如，如上述之專利文獻3所述，使用飽和磁化量 M_s 較低之材料作為記憶層之材料為有效。然而，如此單純使用飽和磁化量 M_s 較低之材料之情形下，無法確保可靠保持資訊之熱穩定性。

因此，本發明之目的係提供一種無需增大寫入電流、可

改善熱穩定性之記憶元件，及具有該記憶元件之記憶裝置。再者，本發明之目的亦在於提供一種即使在構成記憶層之磁性材料經350度以上之熱處理之情形下仍特性優越之記憶元件。

[解決問題之技術手段]

本發明之記憶元件，包含：於膜面具有垂直磁化，且磁化之方向對應於資訊而變化之記憶層；於成為記憶於上述記憶層之資訊之基準之膜面具有垂直磁化之磁化固定層；及由設置於上述記憶層與上述磁化固定層之間的非磁性體而成之絕緣層。且該記憶元件藉由於包含上述記憶層、上述絕緣層、上述磁化固定層之層構造之積層方向注入經自旋極化之電子，使上述記憶層之磁化之方向變化，而對上述記憶層進行資訊之記錄，且，上述記憶層所受之有效之反磁場之大小，小於上述記憶層之飽和磁化量。

又，構成上述記憶層之強磁性層材料為Co-Fe-B。

該情形時，上述Co-Fe-B之組成設為 $(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ ，其中， $0 \leq \text{Co}_x \leq 40$ ， $60 \leq \text{Fe}_y \leq 100$ ， $0 < \text{B}_z \leq 30$ 。

或，上述Co-Fe-B之組成設為 $(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ ，其中， $0 \leq \text{Co}_x \leq 40$ ， $60 \leq \text{Fe}_y \leq 100$ ， $20 < \text{B}_z \leq 40$ 。

本發明之記憶裝置具備藉由磁性體之磁化狀態而保持資訊之記憶元件，及相互交叉之2種類之配線，且記憶元件為上述本發明之記憶元件之構成，於2種類之配線之間配置記憶元件，經由該等2種類之配線，於記憶元件中流通積層方向之電流，而被注入經自旋極化之電子。

根據上述之本發明之記憶元件之構成，其包含藉由磁性體之磁化狀態而保持資訊之記憶層，相對於該記憶層，介隔中間層設有磁化固定層，中間層包含絕緣體，藉由於積層方向注入經自旋極化之電子，使記憶層之磁化之方向變化，而對記憶層進行資訊之記錄，故藉由於積層方向流通電流而注入經自旋極化之電子，可進行資訊之記錄。

且，藉由記憶層所受之有效之反磁場之大小小於記憶層之飽和磁化量，則記憶層所受之反磁場降低，可減低反轉記憶層之磁化之方向所需之寫入電流量。

另一方面，為了即使不減低記憶層之飽和磁化量仍可減低寫入電流量，可將記憶層之飽和磁化量設為充分之量，而充分確保記憶層之熱穩定性。

特別是本發明之記憶元件，其記憶層及磁化固定層於膜面具有垂直磁化。相較於具有面內磁異向性者，具有垂直磁異向性者較為適合低電力化、大容量化。理由在於，垂直磁化者於自旋轉矩磁化反轉時所應超越之能量障壁較低，又，藉由具有垂直磁化膜之高磁異向性記憶層之資訊保持之熱穩定性較為有利之故。

又，根據上述之本發明之記憶裝置之構成，於2種類之配線之間配置記憶元件，經由該等2種類之配線於記憶元件中流通積層方向之電流，而注入經自旋極化之電子，藉此，經由2種類之配線，使電流流經記憶元件之積層方向，可進行藉由自旋注入之資訊之記錄。

又，由於即使不減低記憶層之飽和磁化量仍可減低記憶

元件之寫入電流量，故可穩定保持記錄於記憶元件之資訊，且減低記憶裝置之消耗電力。

[發明之效果]

根據本發明，即使不減低記憶層之飽和磁化量仍可減低記憶元件之寫入電流量，故可充分確保資訊保持能力即熱穩定性，而構成特性平衡優越之記憶元件。藉此，可消除動作錯誤，充分獲得記憶元件之動作裕度。

又，若設構成記憶層之強磁性層材料為Co-Fe-B，且Co-Fe-B之組成為 $(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ ，其中， $0 \leq \text{Co}_x \leq 40$ ， $60 \leq \text{Fe}_y \leq 100$ ， $0 < \text{B}_z \leq 30$ ，尤其適於形成垂直磁化之記憶層。

再者，當考慮熱處理溫度為 $350^\circ\text{C} \sim 450^\circ\text{C}$ 左右之比較高溫之情形時，Co-Fe-B之組成若設為 $(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ ，其中， $0 \leq \text{Co}_x \leq 40$ ， $60 \leq \text{Fe}_y \leq 100$ ， $20 < \text{B}_z \leq 40$ ，則構成記憶層之強磁性層材料即使在高溫熱處理下仍顯示高穿隧磁阻效應，較為適宜。

藉由上述，可實現穩定動作且可靠性高之記憶裝置。

又，可減低寫入電流，減低對記憶元件進行寫入時的消耗電力。

因此，可減低記憶裝置整體之消耗電力。

【實施方式】

以下，以如下之順序茲說明本發明之實施形態。

<1.實施形態之記憶元件之概要>

<2.第1實施形態之構成>

<3.第1實施形態相關之實驗>

<4.第2實施形態之構成>

<5.第2實施形態相關之實驗>

<6.變形例>

<1.實施形態之記憶元件之概要>

首先，就發明之實施形態之記憶元件之概要進行說明。

本發明之實施形態係根據上述之自旋注入，反轉記憶元件之記憶層之磁化之方向，而進行資訊之記錄者。

記憶層係由強磁性層等之磁性體構成，藉由磁性體之磁化狀態(磁化之方向)而保持資訊者。

細節將予以後述，記憶元件具備設為例如圖2所示之一例之層構造、作為至少2層之磁性層之記憶層17，及磁化固定層15；又，具備作為該2層之磁性層之間之中間層之絕緣層16(隧道絕緣層)。

記憶層17於膜面具有垂直磁化，對應於資訊而改變磁化之方向。

磁化固定層15於作為記憶於記憶層17之資訊之基準之膜面具有垂直磁化。

絕緣層16為非磁性體，設置於記憶層17與磁化固定層15之間。

且，藉由於具有記憶層17、絕緣層16及磁化固定層15之層構造之積層方向注入經自旋極化之電子，使記憶層17之磁化之方向變化，而對記憶層17進行資訊之記錄。

根據自旋注入而使磁性層(記憶層17)之磁化之方向反轉

之基本動作，係對包含巨磁阻元件(GMR元件)或隧道磁阻元件(MTJ元件)之記憶元件，於垂直於其膜面之方向，使某臨限值以上之電流流動者。此時，電流之極性(方向)依存於反轉之磁化之方向。

若流通絕對值小於該臨限值之電流之情形時，不會產生磁化反轉。

根據自旋注入而使磁性層之磁化之方向反轉時，所需電流之臨限值 I_c 一般以下式表示：

$$I_c = A \cdot \alpha \cdot M_s \cdot V \cdot H_d / 2\eta。$$

此處， A 為常數， α 為自旋制動常數， η 為自旋注入效率， M_s 為飽和磁化量， V 為記憶層之體積， H_d 為有效之反磁場。

如該式所表示，藉由控制磁性層之體積 V 、磁性層之飽和磁化 M_s 、自旋注入效率 η 、自旋制動常數 α ，可任意設定電流之臨限值。

又，嚴格說來，根據自旋轉矩磁化反轉使磁性層之磁化之方向反轉時，所需之電流之臨限值 I_c 會因磁性層之磁化容易軸為面內方向或垂直方向而不同。

本實施形態之記憶元件為垂直磁化型，若將先前之面內磁化型之記憶元件之情形下反轉磁性層之磁化之方向之反轉電流設為 I_{c_para} ，則

自同方向反轉至逆方向(又，所謂同方向、逆方向，即以磁化固定層之磁化方向為基準而言之記憶層之磁化方向)之情形時，

$$I_{c_para} = (A \cdot \alpha \cdot M_s \cdot V / g(0) / P) (H_k + 2\pi M_s),$$

自逆方向反轉至同方向之情形時，

$$I_{c_para} = -(A \cdot \alpha \cdot M_s \cdot V / g(\pi) / P) (H_k + 2\pi M_s)。$$

另一方面，若將如本例之垂直磁化型之記憶元件之反轉電流設為 I_{c_perp} ，則自同方向反轉至逆方向之情形時，

$$I_{c_perp} = (A \cdot \alpha \cdot M_s \cdot V / g(0) / P) (H_k - 4\pi M_s),$$

自逆方向反轉至同方向之情形時，

$$I_{c_perp} = -(A \cdot \alpha \cdot M_s \cdot V / g(\pi) / P) (H_k - 4\pi M_s)。$$

其中， A 為常數， α 為阻尼常數， M_s 為飽和磁化， V 為元件體積， P 為自旋分極率， $g(0)$ 、 $g(\pi)$ 分別對應於同方向時、逆方向時自旋轉矩傳達至對方之磁性層的效率之係數， H_k 為磁異向性(參照非專利文獻4)。

在上述各式中，若比較垂直磁化型之情形之 $(H_k - 4\pi M_s)$ 與面內磁化型之情形之 $(H_k + 2\pi M_s)$ ，可理解垂直磁化型較低記錄電流化為適宜。

本例之記憶元件係根據穿隧磁阻效應下之電阻之差而進行資訊之讀出。即，穿隧磁阻效應較大之情形時，輸出亦較大。穿隧磁阻效應TMR係使用自旋分極率： P 以下式(1)表示。

[數1]

$$TMR(\%) = \frac{P_1 P_2}{1 - P_1 P_2} \times 100 \quad \text{式(1)}$$

此處， P_1 為固定層之自旋分極率， P_2 為記錄層之自旋分極率。式(1)中，自旋分極率較大之時，可知TMR增大。

且，根據與反轉電流之式之比較，亦可知低電流化與高輸出化(=高TMR化)為兩立關係。

本實施形態中，構成具有可藉由磁化狀態而保持資訊之磁性層(記憶層17)與磁化之方向固定之磁化固定層15之記憶元件。

為了能夠作為記憶體而存在，必須可保持經寫入之資訊。作為保持資訊之能力之指標，以熱穩定性之指標 $\Delta(=KV/k_B T)$ 之值來判斷。該 Δ 以下述式(2)表示：

[數2]

$$\Delta=KV/k_B T=Ms \cdot V \cdot H_k \cdot (1/2 k_B T) \quad \text{式(2)}$$

此處， H_k 為有效之異向性磁場， k_B 為波茲曼常數， T 為溫度， Ms 為飽和磁化量， V 為記憶層之體積。

有效之異向性磁場 H_k ，受到形狀磁性異向性、感應磁性異向性、結晶磁性異向性等之影響，在假定單磁區之同調低電壓模型之情形時，等同於保磁力。

熱穩定性之指標 Δ 與電流之臨限值 I_c ，多為互償之關係。因此，為維持記憶特性，常有該等之兩立之問題。

使記憶層17之磁化狀態變化之電流之臨限值，實際上於例如記憶層17之厚度為2 nm、平面圖案為100 nm×150 nm之大致橢圓形之TMR元件中，+側之臨限值 $+I_c=+0.5$ mA，-側之臨限值 $-I_c=-0.3$ mA，此時之電流密度約為 3.5×10^6 A/cm²。該等數值與上述之 I_c 之式(I_{c_para} 之式)大致一致。

與此相對，在藉由電流磁場進行磁化反轉之通常之

MRAM中，寫入電流需為數mA以上。

因此，可知在根據自旋注入進行磁化反轉之情形時，如上所述，由於寫入電流之臨限值充分小，故對於積體電路之消耗電力之減低有效。

又，由於不需要通常之MRAM所需之電流磁場產生用之配線(圖10之配線105)，故在集成度上亦較通常之MRAM有利。

且，根據自旋注入進行磁化反轉之情形時，由於是直接將電流流經記憶元件而進行資訊之寫入(記錄)，故為了選擇所要進行寫入之記憶胞，將記憶元件與選擇電晶體連接而構成記憶胞。

該情形下，流經記憶元件之電流，由可於選擇電晶體中流動之電流(選擇電晶體之飽和電流)之大小所限制。

為將根據自旋注入之磁化反轉之電流之臨限值減小至較選擇電晶體之飽和電流更小，根據上述 I_c 之式，可知減少記憶層17之飽和磁化量 M_s 即可。

但，單純減少飽和磁化量 M_s 之情形(例如，專利文獻3)時，明顯有損於記憶層17之熱穩定性，而無法發揮作為記憶體之功能。

為構成記憶體，有必要使熱穩定性之指標 Δ 成為某種程度以上之大小。

因此，本申請案之發明者等進行各種討論而得出以下結論：作為構成記憶層17之強磁性層，藉由選定例如Co-Fe-B之組成，使記憶層17所受之有效之反磁場($M_{\text{effective}}$)之

大小，小於記憶層17之飽和磁化量 M_s 。

藉由使用上述之強磁性材料，成為記憶層17所受之有效之反磁場之大小小於記憶層17之飽和磁化量 M_s 之構成。

藉此，由於可縮小記憶層17所受之反磁場，故可無損由式(2)表示之熱穩定性 Δ ，而獲得減低由上述 I_c 之式表示之電流之臨限值 I_c 的效果。

再者，發明者們發現，在上述之經選定之Co-Fe-B組成內之有限之組成範圍內，Co-Fe-B於膜面垂直方向磁化，藉此，即使在可實現Gbit級之容量之極微小記錄元件中，仍可確保充分之熱穩定性。

因此，可形成可以在Gbit級之自旋注入型磁化反轉記憶體中保持熱穩定性之狀態下以低電流寫入資訊之穩定之記憶體。

本實施形態中，設為記憶層17所受之有效之反磁場之大小小於記憶層17之飽和磁化量 M_s 之構成，即，使記憶層17之有效之反磁場之大小相對於飽和磁化量 M_s 之比值小於1。

再者，考慮選擇電晶體之飽和電流值，使用包含絕緣體之隧道絕緣層(絕緣層16)作為記憶層17與磁化固定層15之間之非磁性的中間層，而構成磁性穿隧接面(MTJ)元件。

其理由在於，與使用非磁性導電層構成巨磁阻效應(GMR)元件之情形相比，藉由使用隧道絕緣層而構成磁性穿隧接面(MTJ)元件，可擴大磁性電阻變化率(MR比)，可增大讀出信號強度之故。

且，特別是作為該隧道絕緣層16之材料，藉由使用氧化鎂(MgO)，較先前一般使用氧化鋁之情形，可擴大磁性電阻變化率(MR比)。

又，一般而言，自旋注入效率依賴於MR比，MR比越大，自旋注入效率越高，可減低磁化反轉電流密度。

因此，藉由將氧化鎂使用作為中間層即隧道絕緣層16之材料，同時使用上述之記憶層17，可減低根據自旋注入之寫入臨限值電流，可以較小之電流進行資訊之寫入(記錄)。又，可增大讀出信號強度。

藉此，可確保MR比(TMR比)，減低根據自旋注入之寫入臨限值電流，而可以較小之電流進行資訊之寫入(記錄)。又，可增大讀出信號強度。

如此以氧化鎂(MgO)膜形成隧道絕緣層16之情形時，較期望MgO膜結晶化，於001方向維持結晶配向性。

又，本實施形態中，記憶層17與磁化固定層15之間之中間層(隧道絕緣層16)，除了設為包含氧化鎂之構成之外，亦可使用例如氧化鋁、氮化鋁、 SiO_2 、 Bi_2O_3 、 MgF_2 、 CaF 、 SrTiO_2 、 AlLaO_3 、Al-N-O等之各種之絕緣體、介電質、半導體而構成。

隧道絕緣層16之面積電阻值，從獲得根據自旋注入而使記憶層17之磁化之方向反轉所需之電流密度之觀點來看，有必要控制在數十 $\Omega\mu\text{m}^2$ 左右以下。

且，在包含MgO膜之隧道絕緣層16中，為將面積電阻值設為上述之範圍，有必要將MgO膜之膜厚設定在1.5 nm以

下。

又，為可以較小之電流容易地反轉記憶層17之磁化之方向，期望縮小記憶元件。

因此，記憶元件之面積較好設為 $0.01\ \mu\text{m}^2$ 以下。

又，本實施形態中之記憶層17亦可直接積層其他不同組成之強磁性層。又，可積層強磁性層與軟磁性層，亦可介隔軟磁性層或非磁性層而積層複數層之強磁性層。如此積層之情形下，仍可獲得本發明所言之效果。

特別是介隔非磁性層而積層複數層之強磁性層之構成時，由於可調整強磁性層之層間之相互作用之強度，故即使記憶元件之大小為亞微米以下，仍可獲得抑制磁化反轉電流使其不增大之效果。作為該情形之非磁性層之材料，可使用Ru、Os、Re、Ir、Au、Ag、Cu、Al、Bi、Si、B、C、Cr、Ta、Pd、Pt、Zr、Hf、W、Mo、Nb或該等之合金。

磁化固定層15及記憶層17較好為具有一方向之異向性。

又，磁化固定層15及記憶層各自之膜厚，宜為0.5 nm~30 nm。

記憶元件之其他之構成，可設為與根據自旋注入而記錄資訊之記憶元件之先前周知之構成相同。

磁化固定層15，可僅藉由強磁性層，或藉由利用反強磁性層與強磁性層之反強磁性接合，而設為其磁化之方向固定之構成。

又，磁化固定層15可設為包含單層之強磁性層之構成，

或介隔非磁性層而積層複數層之強磁性層之積層鐵磁釘紮構造。

作為構成積層鐵磁釘紮構造之磁化固定層15之強磁性層之材料，可使用Co、CoFe、CoFeB等。又，作為非磁性層之材料，可使用Ru、Re、Ir、Os等。

作為反強磁性層之材料，可舉出FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO、Fe₂O₃等之磁性體。

又，於該等之磁性體中，添加Ag、Cu、Au、Al、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Hf、Ir、W、Mo、Nb等之非磁性元素，可調整磁性特性，或亦可調整此外之結晶構造、結晶性、物質之穩定性等之各種物性。

又，記憶元件之膜構成，無論為記憶層17配置於磁化固定層15之上側之構成，或為配置於下側之構成，都毫無問題。再者，若為磁化固定層15存在於記憶層17之上下之所謂雙重構造亦毫無問題。

又，作為讀出記錄於記憶元件之記憶層17之資訊之方法，係介隔薄絕緣膜於記憶元件之記憶層17上設置作為資訊之基準之磁性層，而藉由介隔絕緣層16流動之強磁性穿隧電流予以讀出，亦可藉由磁阻效應予以讀出。

<2.第1實施形態之構成>

繼而，就本發明之第1實施形態之具體構成進行說明。

圖1係顯示作為本發明之一實施形態之記憶裝置之概略構成圖(立體圖)。

該記憶裝置係於互相正交之2種類之位址配線(例如字元線與位元線)之交點附近，配置可以磁化狀態保持資訊之記憶元件3而成。

即，在由矽基板等之半導體基體10之元件分離層2所分離之部分，分別形成有構成用以選擇各記憶胞之選擇用電晶體之汲極區域8、源極區域7，及閘極電極1。其中，閘極電極1兼作於圖中前後方向延伸之一方之位址配線(例如字元線)。

汲極區域8係對圖中左右之選擇用電晶體共用地形成，於該汲極區域8連接有配線9。

且，在源極區域7與配置於上方之於圖中左右方向延伸之另一方之位址配線(例如位元線)6之間，配置有記憶元件3。該記憶元件3具有包含藉由自旋注入而反轉磁化之方向之強磁性層之記憶層。

又，該記憶元件3配置於2種類之位址配線1、6之交點附近。

該記憶元件3分別介隔上下之接觸層4而連接於位元線6與源極區域7。

藉此，經由2種類之位址配線1、6，將上下方向之電流流經記憶元件3，可藉由自旋注入而使記憶層之磁化之方向反轉。

又，圖2係顯示本實施形態之記憶裝置之記憶元件3之剖面圖。

如圖2所示，該記憶元件3自下層側起依序積層有基底層

14、磁化固定層 15、絕緣層 16、記憶層 17、上覆層 18。

該情形下，對於藉由自旋注入而反轉磁化 M17 之方向之記憶層 17，於下層設置磁化固定層 15。

在自旋注入型磁化反轉記憶體中，依據記憶層 17 之磁化 M17 與磁化固定層 15 之磁化 M15 之相對角度來規定資訊之「0」、「1」。

在記憶層 17 與磁化固定層 15 之間，設置作為隧道阻擋層(隧道絕緣層)之絕緣層 16，藉由記憶層 17 與磁化固定層 15，構成 MTJ 元件。

又，於磁化固定層 15 之下形成有基底層 14，記憶層 17 之上形成有上覆層 18。

記憶層 17 係由具有磁化 M17 之方向於層面垂直方向自由變化之磁矩之強磁性體構成。磁化固定層 15 係由具有磁化 M15 於膜面垂直方向固定之磁矩之強磁性體構成。

資訊之記憶係根據具有一軸異向性之記憶層 17 之磁化之方向進行。寫入係藉由於膜面垂直方向施加電流，引起自旋轉矩磁化反轉而進行。如此，相對於藉由自旋注入而反轉磁化之方向之記憶層 17，於下層設置磁化固定層 15，作為記憶層 17 之記憶資訊(磁化方向)之基準。

本實施形態中，使用 Co-Fe-B 作為記憶層 17、磁化固定層 15。

特別是，該 Co-Fe-B 之組成設為 $(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ ，其中 $0 \leq \text{Co}_x \leq 40$ ， $60 \leq \text{Fe}_y \leq 100$ ， $0 < \text{B}_z \leq 30$ 。

由於磁化固定層 15 為資訊之基準，故磁化之方向不可藉

由記錄或讀出而變化，但不必非得固定於特定之方向，只要將保磁力設為大於記憶層17、增厚膜厚，或增大磁性阻尼常數使其較記憶層17更不易變動即可。

固定磁化之情形時，可使PtMn、IrMn等之反強磁性體接觸磁化固定層15，或亦可介隔Ru等之非磁性體使接觸該等反強磁性體之磁性體磁性結合，而間接固定磁化固定層15。

在本實施形態中，其特徵尤其在於調整記憶元件3之記憶層17之組成，以使記憶層17所受之有效之反磁場之大小小於記憶層17之飽和磁化量 M_s 。

即，如上所述，選定記憶層17之強磁性材料Co-Fe-B組成，減小記憶層17所受之有效之反磁場之大小，使其小於記憶層17之飽和磁化量 M_s 。

再者，在本實施形態中，將作為中間層之絕緣層16設為氧化鎂層之情形時，可提高磁性電阻變化率(MR比)。

如此藉由提高MR比，可提高自旋注入之效率，減低反轉記憶層17之磁化 M_1 之方向所需之電流密度。

本實施形態之記憶元件3可藉由如下方式製造：於真空裝置內連續形成基底層14至上覆層18，其後藉由蝕刻等之加工而形成記憶元件3之圖案。

根據上述之本實施形態，由於記憶元件3之記憶層17以使記憶層17所受之有效之反磁場之大小小於記憶層17之飽和磁化量 M_s 之方式構成，故記憶層17所受之反磁場降低，可減低反轉記憶層17之磁化 M_{17} 之方向所需之寫入電流

量。

另一方面，由於即使不減低記憶層17之飽和磁化量 M_s 仍可減低寫入電流量，故以記憶層17之飽和磁化量 M_s 為充分之量，可充分確保記憶層17之熱穩定性。

如此，由於可充分確保資訊保持能力即熱穩定性，故可構成特性平衡優越之記憶元件3。

藉此，可消除動作錯誤，充分獲得記憶元件3之動作裕度，可使記憶元件3穩定動作。

因此，可實現穩定動作、可靠性高之記憶裝置。

又，可減低寫入電流，而減低對記憶元件3進行寫入時之消耗電力。

因此，可減低根據本實施形態之記憶元件3構成記憶胞之記憶裝置整體之消耗電力。

因此，可實現資訊保持特性優越、穩定動作之高可靠性之記憶裝置，且可減低具備記憶元件3之記憶裝置之消耗電力。

又，具備圖2所示之記憶元件3、且為圖1所示之構成之記憶裝置，於製造記憶裝置時，具有可應用一般之半導體MOS形成製程之優點。

因此，本實施形態之記憶裝置，可作為通用之記憶體而應用。

<3.第1實施形態相關之實驗>

此處，在本實施形態之記憶元件之構成中，藉由具體選定構成記憶層17之強磁性層之材料，調整記憶層所受之有

效之反磁場之大小，製作出記憶元件之試料，並調查其特性。

如圖1所示，在實際的記憶裝置中，除記憶元件3以外亦存在切換用之半導體電路等，但此處以調查記憶層17之磁化反轉特性為目的，根據僅形成記憶元件之晶圓進行討論。

[實驗1]

於厚度0.725 mm之矽基板上形成厚度300 nm之熱氧化膜，於其上形成圖2所示之構成之記憶元件3。

具體而言，於圖2所示之構成之記憶元件3中，如圖3所示選定各層之材料及膜厚。

- 基底層14：膜厚10 nm之Ta膜與膜厚25 nm之Ru膜之積層膜
- 磁化固定層15：膜厚2.5 nm之CoFeB膜
- 隧道絕緣層16：膜厚0.9 nm之氧化鎂膜
- 記憶層17：與磁化固定層相同組成之CoFeB膜
- 上覆層18：膜厚3 nm之Ta膜、膜厚3 nm之Ru膜、及膜厚3 nm之Ta膜之積層膜

如此選定各層，又於基底層14與矽基板之間設置未圖示之膜厚100 nm之Cu膜(成為後述之字元線者)。

上述膜構成中，記憶層17之強磁性層之材質設為Co-Fe-B之3元系合金，將強磁性層之膜厚固定為2.0 nm。

包含氧化鎂膜而成之絕緣層16以外之各層，係利用DC磁控濺渡法成膜。

包含氧化鎂(MgO)膜而成之絕緣層16，係使用RF磁控濺

渡法成膜。

再者，記憶元件3之各層經成膜之後，於磁場熱處理爐中進行加熱處理。

其後，利用光微影遮蔽字元線部分之後，對字元線以外之部分之積層膜利用Ar電漿進行選擇蝕刻，藉此形成字元線(下部電極)。

此時，字元線部分以外被蝕刻至基板之深度5 nm為止。

其後，藉由電子束描繪裝置形成記憶元件3之圖案之遮罩，對積層膜進行選擇蝕刻，形成記憶元件3。記憶元件3部分以外被蝕刻至字元線之Cu層正上方為止。

又，對於特性評估用之記憶元件，為了產生磁化反轉所需之自旋轉矩，有必要使充分之電流流經記憶元件，故有必要抑制隧道絕緣層之電阻值。因此，將記憶元件3之圖案設為短軸0.09 μm ×長軸0.18 μm 之橢圓形狀，使記憶元件3之面積電阻值($\Omega\mu\text{m}^2$)成為20 $\Omega\mu\text{m}^2$ 。

之後，將記憶元件3部分以外藉由厚度100 nm左右之 Al_2O_3 之濺渡予以絕緣。

其後，使用光微影形成成為上部電極之位元線及測量用之接點。

以此，製作出記憶元件3之試料。

且，藉由上述之製造方法，分別改變記憶層17之強磁性層之Co-Fe-B合金之組成，製作出記憶元件3之各試料。

Co-Fe-B合金之組成係將CoFe與B之組成比(原子%)固定為80：20，使CoFe中之Co之組成比x(原子%)變化為90%、

80%、70%、60%、50%、40%、30%、20%、10%、0%。

以上，對製成之記憶元件3之各試料，分別以如下方式進行特性之評估。

在測量之前，由於可以使反轉電流之正方向與負方向之值對稱之方式進行控制，故構成為可以自外部對記憶元件3賦予磁場。

又，施加於記憶元件3之電流設定為以絕緣層16不會破壞之範圍內之1 V為上限。

(飽和磁化量之測量)

飽和磁化量 M_s 係利用使用試料振動型磁力計(Vibrating Sample Magnetometer)之VSM測量來測量。

(有效之反磁場之測量)

作為有效之反磁場之測量用的試料，除上述記憶元件3之試料之外，並製作如下試料：形成構成記憶元件3之各層，且將其形成為20 mm×20 mm見方之平面圖案。

且，根據FMR(Ferromagnetic Resonance：鐵磁共振)測量，求出有效之反磁場之大小 $M_{\text{effective}}$ 。

根據該FMR測量所要求取之相對任意之外部磁場 H_{ex} 之共鳴頻率 f_{FMR} ，以下述之式(3)給定：

[數3]

$$f_{\text{FMR}} = \gamma' \sqrt{4\pi M_{\text{effective}} (H_k + H_{\text{ex}})} \quad \text{式(3)}$$

此處，式(3)中之 $M_{\text{effective}}$ 可以 $4\pi M_{\text{effective}} = 4\pi M_s - H_{\perp}$ ($H_{\perp}$ 為垂直於膜面之方向之異向性磁場)表示。

(反轉電流值及熱穩定性之測量)

基於評估根據本實施形態之記憶元件3之寫入特性為目的，進行反轉電流值之測量。

使10 μ s至100 ms之脈衝寬度之電流流經記憶元件3，測量其後之記憶元件3之電阻值。

再者，使流經記憶元件3之電流量變化，求出該記憶元件3之記憶層17之磁化M17之方向反轉之電流值。以將該電流值之脈衝寬度依存性外插至脈衝寬度1 ns之值作為反轉電流值。

又，反轉電流值之脈衝寬度依存性之傾向，係對應於記憶元件3之上述之熱穩定性之指標(Δ)。反轉電流值越是不隨脈衝寬度產生變化(傾向較小)，意味著越能電阻熱之擾亂。

且，為考慮記憶元件3之間之差異，製作20個左右之同一構成之記憶元件3進行上述之測量，求出反轉電流值及熱穩定性之指標 Δ 之平均值。

再者，自根據測量所得之反轉電流值之平均值、與記憶元件3之平面圖案之面積，算出反轉電流密度 J_{c0} 。

針對記憶元件3之各試料，將記憶層17之Co-Fe-B合金之組成、飽和磁化量 M_s 及有效之反磁場之大小 $M_{\text{effective}}$ 之測量結果，乃至於飽和磁化量與有效之反磁場之大小之比 $M_{\text{effective}}/M_s$ 顯示於圖1。此處，表1記載之記憶層17之Co-Fe-B合金之Co量係以原子%表示。

[表 1]

	Ms(emu/cc)	Meffective(emu/cc)	Meffective/Ms
(Co ₉₀ Fe ₁₀) ₈₀ -B ₂₀	960	1210	1.26
(Co ₈₀ Fe ₂₀) ₈₀ -B ₂₀	960	1010	1.05
(Co ₇₀ Fe ₃₀) ₈₀ -B ₂₀	1040	900	0.87
(Co ₆₀ Fe ₄₀) ₈₀ -B ₂₀	1200	830	0.69
(Co ₅₀ Fe ₅₀) ₈₀ -B ₂₀	1300	690	0.53
(Co ₄₀ Fe ₆₀) ₈₀ -B ₂₀	1300	500	0.38
(Co ₃₀ Fe ₇₀) ₈₀ -B ₂₀	1260	390	0.31
(Co ₂₀ Fe ₈₀) ₈₀ -B ₂₀	1230	360	0.29
(Co ₁₀ Fe ₉₀) ₈₀ -B ₂₀	1200	345	0.29
Fe ₈₀ -B ₂₀	1160	325	0.28

根據表 1，(Co_xFe_{100-x})₈₀B₂₀之 Co 量 x 為 70% 以下之情形時，有效之反磁場之大小 (Meffective) 小於飽和磁化量 Ms，即，Co 量 x 為 70% 以下時之比 Meffective/Ms 為小於 1.0 之值。

再者，可確認 Co 量 x 越小，Meffective 與 Ms 之差越大。

圖 4 顯示反轉電流值之測量結果，圖 5 顯示熱穩定性之指標之測量結果。

圖 4 顯示記憶層 17 之 Co-Fe-B 合金之 Co 量 x (CoFe 中之含有量；原子%) 與自反轉電流量求得之反轉電流密度 Jc0 之關係。

圖 5 顯示記憶層 17 之 Co-Fe-B 合金之 Co 量 (CoFe 中之含有量；原子%) 與熱穩定性之指標 $\Delta(KV/k_B T)$ 之關係。

根據圖 4 可知，隨著 Co 量 x 變小，反轉電流密度 Jc0 變小。

其原由為，Co 量 x 變小之情形時，雖飽和磁化量 Ms 增加，但有效之反磁場 Meffective 變小，故兩者之積 (Ms×Meffective) 變小所致。

根據圖 5 可知，隨著 Co 量 x 變小，熱穩定性之指標 $\Delta(=KV/k_B T)$ 變大，若 Co 量 x 變小為某種程度以上，則熱穩定性之指標 Δ 為較大之值而穩定。

此與自圖 5 所示之飽和磁化量 M_s 之測量結果、及根據式 (2) 之熱穩定性之指標 Δ 與飽和磁化量 M_s 成比例而預想之變化一致。

根據表 1、圖 4、圖 5 之結果可明瞭，有效之反磁場 $M_{\text{effective}}$ 小於飽和磁化量 M_s 的 Co 量 x 為 70% 以下之組成中，無需採用犧牲降低 M_s 之熱穩定性之手法，而可在保有高穩定性之下減低反轉電流值 J_{c0} 。

[實驗 2]

根據上述之[實驗 1]可知， $(\text{Co}_x\text{Fe}_{100-x})_{80}\text{B}_{20}$ 之情形時，以 Co 量 x 為 70% 以下之組成可保有高熱穩定性，且減低反轉電流值 J_{c0} 。

對此，[實驗 2]中使用 $(\text{Co}_{70}\text{Fe}_{30})_{80}\text{B}_z$ 及 $(\text{Co}_{80}\text{Fe}_{20})_{80}\text{B}_z$ 組成之記憶層 17，調查 B 量 z 對於 Co 與 Fe 之比與 $M_{\text{effective}}/M_s$ 賦予如何之影響。試料之細節與[實驗 1]相同。

表 2 中顯示 $(\text{Co}_{70}\text{Fe}_{30})_{100-z}\text{B}_z$ 且 B 量 z (原子%) 設為 5~40% 之 CoFeB 合金之組成、飽和磁化量 M_s 及有效之反磁場之大小 $M_{\text{effective}}$ 之測量結果，以及飽和磁化量與有效之反磁場之大小之比 $M_{\text{effective}}/M_s$ 。

又，表 3 中顯示 $(\text{Co}_{80}\text{Fe}_{20})_{100-z}\text{B}_z$ 之情形，且同樣顯示 B 量 z (原子%) 設為 5~40% 之 CoFeB 合金之組成、飽和磁化量 M_s 、有效之反磁場之大小 $M_{\text{effective}}$ ，以及 $M_{\text{effective}}/M_s$

比。

[表 2]

	Ms(emu/cc)	Meffective(emu/cc)	Meffective/Ms
(Co ₇₀ Fe ₃₀) ₉₅ -B ₅	1310	1090	0.83
(Co ₇₀ Fe ₃₀) ₉₀ -B ₁₀	1250	1080	0.89
(Co ₇₀ Fe ₃₀) ₈₀ -B ₂₀	1040	900	0.87
(Co ₇₀ Fe ₃₀) ₇₀ -B ₃₀	820	730	0.89
(Co ₇₀ Fe ₃₀) ₆₀ -B ₄₀	450	690	1.53

[表 3]

	Ms(emu/cc)	Meffective(emu/cc)	Meffective/Ms
(Co ₈₀ Fe ₂₀) ₉₅ -B ₅	1250	1280	1.02
(Co ₈₀ Fe ₂₀) ₉₀ -B ₁₀	1100	1140	1.04
(Co ₈₀ Fe ₂₀) ₈₀ -B ₂₀	960	1010	1.05
(Co ₈₀ Fe ₂₀) ₇₀ -B ₃₀	750	890	1.19
(Co ₈₀ Fe ₂₀) ₆₀ -B ₄₀	430	690	1.60

根據表 2 之結果可確認，如 (Co₇₀Fe₃₀)_{100-z}B_z 之情形，將 Co 與 Fe 之比固定為 70/30 之情形時，在 B 量 z=40 原子% 以外之組成下，有效之反磁場 Meffective 小於飽和磁化量 Ms。

根據表 3 之結果可確認，如 (Co₈₀Fe₂₀)_{100-z}B_z，將 Co 與 Fe 之比固定為 80/20 之情形時，在任一之組成中，有效之反磁場 Meffective 皆大於飽和磁化量 Ms。

根據上述之表 1~3 之結果可明瞭，只要 B 量 z 為 30 原子% 以下之範圍，則飽和磁化量 Ms 與有效之反磁場 Meffective 之大小關係由 Co 與 Fe 之比決定。

因此，記憶層 17 之有效之反磁場 Meffective 小於飽和磁化量 Ms 之 Co-Fe-B 合金之組成為：

(Co_x-Fe_y)_{100-z}-B_z，其中

$0 \leq \text{Co}_x \leq 70$ ，

$30 \leq \text{Fe}_y \leq 100$ ，

$$0 < B_z \leq 30。$$

[實驗3]

假設 Gbit 級之自旋注入型磁化反轉記憶體中，記錄元件之大小為 100 nm ϕ 以下。對此，在 [實驗3] 中，使用 50 nm ϕ 之大小之記錄元件評估熱穩定性。

Co-Fe-B 合金之組成係將 CoFe 與 B 之組成比 (原子%) 固定為 80:20，使 CoFe 中之 Co 之組成比 x (原子%) 變化為 90%、80%、70%、60%、50%、40%、30%、20%、10%、0%。

元件大小以外之試料之細節與 [實驗1] 相同。

圖 6 顯示記錄元件 3 之大小為 50 nm ϕ 之情形之 Co-Fe-B 合金之 Co 量 (CoFe 中之含有量；原子%) 與熱穩定性之指標 $\Delta(KV/k_B T)$ 之關係。

根據圖 6 可知，藉由元件大小為 50 nm ϕ ，熱穩定性指數 Δ 之 Co-Fe-B 合金組成依存性，自圖 4 所示之短軸 0.09 μm $\times$ 長軸 0.18 μm 之橢圓形狀記錄元件所得之 Δ 之 Co-Fe-B 合金組成依存性產生大幅變化。

根據圖 6，僅於 Fe 為 60 原子% 以上存在之 Co-Fe-B 合金組成之情形時，保持高熱穩定性。

經各種討論之結果，可明瞭 Fe 為 60 原子% 以上存在之 Co-Fe-B 合金，於極微小之記錄元件中顯示高熱穩定性 Δ 的理由，係因 Co-Fe-B 合金之磁化朝向膜面面直方向之故。

Co-Fe-B 合金之磁化為膜面面直方向的理由，可認為其為有效之反磁場 $M_{\text{effective}}$ 明顯小於飽和磁化量之組成所致。

之所有之組成中，保有較大之熱穩定性 Δ 。

即，與[實驗4]之結果相同，可明瞭：Co量 $x=50$ 與 60 乃為在Gbit級之自旋注入型磁化反轉記憶體之極微小元件中確保高熱穩定性之界限。

因此，根據上述之結果判明，記憶層17之Co-Fe-B合金之組成為：

$(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ ，其中

$0 \leq \text{Co}_x \leq 40$ ，

$60 \leq \text{Fe}_y \leq 100$ ，

$0 < \text{B}_z \leq 30$ 之情形，適於製作Gbit級之自旋注入型磁化反轉記憶體。

又，Co-Fe-B合金，其Co與Fe比之Fe較大之組成中，有效之反磁場 $M_{\text{effective}}$ 與飽和磁化量 M_s 之差異增大，易於垂直磁化，故易於確保熱穩定性。

因此，磁性記憶體之容量增加，記憶元件3之大小變小時，包含較多Fe之Co-Fe-B合金較易於確保熱穩定性。

因此，若考慮例如以 Fe_y 為 60 、 $70 \text{ nm}\phi$ 之記憶層17可實現Gbit級之自旋注入型磁性記憶體之狀況，期望記憶元件3之直徑每減小 $5 \text{ nm}\phi$ ，則Co-Fe-B合金之Fe量 y 遞增5之狀態。

例如Fe量 y 於上述之 $(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ 之情形時，作為CoFe中之含有量之原子%設為 65% 、 70% 、 75% 、 $80\%\dots$ 之組成(以Co量 x 而言，設為 35% 、 30% 、 25% 、 $20\%\dots$)，為因應記憶元件大小之縮小較適宜之例。

又，如為垂直磁化膜則於極微小元件中仍可保持熱穩定性的理由，與式(2)中之 H_k [有效之異向性磁場]相關，垂直磁化膜之 H_k 一般為遠遠大於面內磁化膜之值。即，如為垂直磁化膜，以其較大之 H_k 之效應，即使於面內磁化膜所無法確保充分之熱穩定性之極微小之元件中，仍可保持高熱穩定性 Δ 。

自上述之實驗結果可言， $(Co_xFe_{100-x})_{80}B_{20}$ 之組成之Co-Fe-B合金中， Fe_{100-x} 為60以上之情形，適合於利用Gbit級之自旋注入之記憶裝置。

[實驗4]

上述[實驗3]顯示， $(Co_xFe_{100-x})_{80}B_{20}$ 之組成之Co-Fe-B合金中， Fe_{100-x} 為60以上之情形，適合於利用Gbit級之自旋注入之記憶裝置。[實驗4]中，進而以B量為5~30原子%之範圍之Co-Fe-B合金製作出50 nm ϕ 之大小之記錄元件，並評估熱穩定性。

元件大小以外之試料之細節與[實驗1]相同。

表4係顯示Co量 $x=50、40、30、20、10、0$ 及B量 $z=5、10、20、30$ 之範圍中之 $(Co_xFe_{100-x})_{100-z}B_z$ 之組成之Co-Fe-B合金與熱穩定性之指標 $\Delta(KV/k_B T)$ 之關係。

[表4]

	$(Co_{50}Fe_{50})_{100-z}B_z$	$(Co_{40}Fe_{60})_{100-z}B_z$	$(Co_{30}Fe_{70})_{100-z}B_z$	$(Co_{20}Fe_{80})_{100-z}B_z$	$(Co_{10}Fe_{90})_{100-z}B_z$	$Fe_{100-z}B_z$
$B_z=5$ 原子%	19	40	42	42	43	44
$B_z=10$ 原子%	20	41.5	43	44	44	45
$B_z=20$ 原子%	20	43	44	45	46	46
$B_z=30$ 原子%	21	45	47	48	48	48

根據表4可知，除了Co量 $x=50$ 且B量 $z=5\sim30$ 之情形以外

<4.第2實施形態之構成>

茲說明第2實施形態。又，由於第2實施形態之記憶裝置及記憶元件3之構成例與圖1、圖2相同，故避免其重複說明。

該第2實施形態與第1實施形態相同，係使用Co-Fe-B作為記憶層17、磁化固定層15，但其Co-Fe-B之組成為 $(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ ，其中， $0 \leq \text{Co}_x \leq 40$ ， $60 \leq \text{Fe}_y \leq 100$ ， $20 < \text{B}_z \leq 40$ 。

考慮作為半導體器件之自旋注入型磁化反轉記憶體之製造之情形時，構成記憶元件3之磁性材料期望在半導體製程所容許之溫度範圍內發揮優越特性。

例如，自Si基板經全部之步驟直至成為晶片之間所進行之半導體製程中施加之熱負荷有350度以上，故若考慮到此點，則構成記憶元件3之磁性材料必須為經350度以上之熱處理仍具備優越之特性。

又，另一方面，記憶裝置之動作所需之電晶體通常若置於例如450度以上之高溫則其特性惡化。因此，在以450度、500度等之高溫加熱之狀態下顯示優越特性之磁性材料也不合適。

因此，考慮自旋注入型磁化反轉記憶體之製造之情形時，構成記憶元件3之磁性材料有必要在大約350度以上至450度以下左右之溫度範圍內顯示良好特性。

若從與半導體製程之熱親和性之觀點考慮，一般之垂直磁化材料多有於250度以上之高溫下產生磁性及TMR特性劣化，或在500度以上之高溫下出現磁性特性之情形，故

垂直磁化膜之處理較難。

然而，如上所述，垂直磁化膜適於大容量、低消耗電力化。因此，重要的是開發在與半導體製程親和性高之熱處理條件下顯示低反轉電流且高輸出之特性之自旋注入型磁化反轉記憶體用之垂直磁化膜。

對此，第2實施形態係以如下認知為基礎者：如上所述，於使用具有適於大容量、低消耗電力化之垂直磁性異向性之記錄元件3之記憶裝置中，有必要在熱處理溫度為350度以上、450以下之範圍內確保較大之磁性電阻變化率。

如上所述，為減低記錄電流，期望採用垂直磁化型。又，垂直磁化膜一般可具有高於面內磁化膜之磁性異向性，故在保持上述之熱穩定性 Δ 較大之點上亦較好。

具有垂直異向性之磁性材料有稀土類—遷移金屬合金(TbCoFe等)、金屬多層膜(Co/Pd多層膜等)、規則合金(FePt等)、氧化物與磁性金屬之間之界面異向性之利用(Co/MgO等)等若干種類。但，由於稀土類—遷移金屬合金一旦藉由加熱而擴散、結晶化則會失去垂直磁性異向性，故不宜作為自旋注入型磁化反轉記憶體用材料。又，已知金屬多層膜亦會藉由加熱擴散使其垂直磁性異向性劣化，再者發現垂直磁性異向性係面心立方之(111)配向之情形，故難以實現MgO或鄰接於其而配置之Fe、CoFe、CoFeB等之高分極率層所要求(001)之配向。

L10規則合金在高溫下仍穩定，且於(001)配向時顯示垂

直磁性異向性，雖不會產生上述之問題，但有必要於製造時以 500°C 以上之充分高之溫度加熱，或於製造後以 500°C 以上之高溫進行熱處理而將原子規則排列，故與半導體製程之親和性較低。且，可能引起隧道阻擋等積層膜之其他之部分不期望之擴散或界面粗度之增大。

與此相對，利用界面磁性異向性之材料，即於作為通道障壁之 MgO 上積層 Co 系或 Fe 系材料者，不易產生上述任一項之問題，因此，可望作為自旋注入型磁化反轉記憶體之記憶層材料。

對此，本申請案之發明者們經過各種之討論得出結論，以 Co-Fe-B 構成之磁性材料，且其組成為 $(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ ，其中 $0 \leq \text{Co}_x \leq 40$ ， $60 \leq \text{Fe}_y \leq 100$ ， $20 < \text{B}_z \leq 40$ 之範圍之情形時，即使在熱處理溫度設為 350°C 以上之狀態下，仍可高度保持上述之表示反轉電流之式中之自旋分極率 P 。

由於高輸出元件之自旋分極率 P 較高，根據本實施形態亦可實現低反轉電流化。

再者，藉由使用具有較高磁性異向性之垂直磁化材料，無需犧牲熱穩定性，可提供高輸出且低消耗電力之自旋注入型磁化反轉元件(記憶元件3)。

第2實施形態之記憶裝置及記憶元件3之構成雖與上述圖1、圖2相同，但記憶元件3之記憶層17為上述組成者。

即根據第2實施形態之記錄元件，具有藉由磁性體之磁化狀態而保持資訊之記憶層17，且相對於記憶層17，介隔作為中間層之絕緣層16設有磁化固定層15。且，藉由於積

層方向注入經自旋極化之電子，使於膜面垂直方向磁化之記憶層17之磁化之方向變化，而對記憶層17進行資訊之記錄。此處，藉由使用例如上述組成之Co-Fe-B作為構成記憶層17之強磁性層材料，在高溫熱處理下仍可獲得高穿隧磁阻效應且低反轉電流之特性。

藉此，即使在高溫熱處理下仍可以高輸出且低電流使磁化反轉。

又，使用該記憶元件3之記憶裝置，係經由2種類之配線(圖1之配線1、6)，使積層方向之電流流經記憶元件3，而引起自旋傳輸，藉此經由2種類之配線使電流流經記憶元件3之積層方向，而可根據自旋轉矩磁化反轉進行資訊之記錄。

在如此之第2實施形態中，由於即使在高溫熱處理下仍可獲得高輸出且低電流動作之特性，故可構成特性平衡優越之記憶元件3。

又，由於使用具有高磁性異向性之垂直磁化膜，故資訊之熱穩定性亦不會降低。

藉此，可消除動作錯誤，充分獲得記憶元件3之動作裕度，且可使記憶元件3穩定動作。

又，由於使用在350度以上450度以下之高溫熱處理下顯示優越特性之材料，與半導體製程之親和性高。

又，藉由減低對記錄元件3之寫入電流，可減低記錄元件之消耗電力。

因此，可減低根據本實施形態之記憶元件3構成記憶胞

之記憶體整體之消耗電力。

因此，可實現穩定動作且可靠性高之記憶體。

又，具備圖2所示之記憶元件3、且為圖1所示之構成之記憶體，於製造記憶體時，具有可應用一般之半導體MOS形成製程之優點。

因此，本實施形態之記憶體可應用作為通用之記憶體。

又，關於磁化固定層15，亦可設為上述組成之Co-Fe-B。

又，在第2實施形態中，將作為中間層之絕緣層16設為氧化鎂層之情形時，亦可提高磁性電阻變化率(MR比)。

藉由提高MR比，使自旋注入之效率提高，可進一步減低反轉記憶層17之磁化M17之方向所需之電流密度。

又，記憶元件3可藉由以下方式製造：於真空裝置內連續形成基底層14至上覆層18，其後藉由蝕刻等之加工形成記憶元件3之圖案。

<5.第2實施形態相關之實驗>

此處，於實施形態之記憶元件3之構成中，具體選定構成記憶層17之強磁性層之材料，並調查記憶元件3之特性。

與上述之[實驗1]~[實驗4]相同，以調查記憶層17之磁化反轉特性為目的，根據僅形成記憶元件3之晶圓進行討論。

[實驗5]

於厚度為0.725 mm之矽基板上，形成厚度為300 nm之熱

氧化膜，如圖7所示於其上形成圖2所示之構成之記憶元件3。

- 基底層14：膜厚10 nm之Ta膜、膜厚10 nm之Ru膜與膜厚10 nm之Ta膜之積層膜
- 磁化固定層15：膜厚1.2 nm之CoFeB膜
- 隧道絕緣層16：膜厚0.9 nm之氧化鎂膜
- 記憶層17：與磁化固定層相同組成之CoFeB膜
- 上覆層18：膜厚3 nm之Ta膜、膜厚3 nm之Ru膜、及膜厚3 nm之Ta膜之積層膜

如此選定各層，又於基底層14與矽基板之間設置未圖示之膜厚100 nm之Cu膜(成為後述之字元線者)，而形成各層。

上述膜構成中，記憶層17之強磁性層之材質設為Co-Fe-B之3元系合金，強磁性層之膜厚固定為1.5 nm。

包含氧化鎂膜而成之絕緣層16以外之各層，係使用DC磁控濺渡法成膜。

包含氧化鎂(MgO)膜而成之絕緣層16，係使用RF磁控濺渡法成膜。

再者，記憶元件3之各層經成膜之後，於磁場熱處理爐中進行各種溫度之1小時之熱處理。

其後，藉由光微影遮蔽字元線部分之後，對字元線以外之部分之積層膜藉由Ar電漿進行選擇蝕刻，藉此形成字元線(下部電極)。此時，字元線部分以外被蝕刻至基板之深度5 nm為止。

其後，藉由電子束描繪裝置形成記憶元件3之圖案之遮罩，對積層膜進行選擇蝕刻，形成記憶元件3。記憶元件3部分以外被蝕刻至字元線之Cu層正上方為止。

又，對於特性評估用之記憶元件，為了產生磁化反轉所需之自旋轉矩，有必要使充分之電流流經記憶元件，故有必要抑制隧道絕緣層之電阻值。因此，將記憶元件3之圖案設為短軸 $0.09\ \mu\text{m}$ ×長軸 $0.09\ \mu\text{m}$ 之橢圓形狀，使記憶元件3之面積電阻值($\Omega\mu\text{m}^2$)成為 $20\ \Omega\mu\text{m}^2$ 。

之後，將記憶元件3部分以外藉由厚度 $100\ \text{nm}$ 左右之 Al_2O_3 之濺渡予以絕緣。

其後，使用光微影形成成為上部電極之位元線及測量用之接點。

以此，製作記憶元件3之試料。

然後，利用上述之製造方法，分別改變記憶層17之強磁性層之Co-Fe-B合金之組成，製作出記憶元件3之各試料。

Co-Fe-B合金之組成，其CoFe與B之組成比(原子%)固定為80:20，B之組成比z(原子%)變化為10%、20%、30%、35%、40%、50%。

以上，對製成之記憶元件3之各試料，分別如下進行特性之評估。

(TMR之測量)

以評估根據本發明之記憶元件之輸出特性為目的，進行TMR之測量。

一面以 $3\ \text{kOe}$ 之範圍掃描磁場，一面將 $100\ \text{mV}$ 之電壓施

加至記憶元件3，測量記憶元件3之電阻值。

且，為考慮記憶元件3之間之差異，製作20個左右之同一構成之記憶元件3，進行上述之測量，求出特性之平均值。

針對記憶元件3之各試料，圖8中顯示記憶層17之Co-Fe-B合金之各組成之TMR之熱處理溫度依存性。

根據圖8可知，B濃度為10%之情形[圖中之10B]時，TMR於熱處理溫度為300度附近取得峰值。

與此相對，B濃度為20~40%之組成範圍之情形[圖中之20B~40B]時，TMR之峰值偏向熱處理溫度350~400度附近。

又，B濃度為50%之情形[圖中之50B]可知，一旦為200度以上之熱處理，雖能觀測到TMR，但TMR之絕對值與其他之組成之Co-Fe-B合金相比極端地變小。

B濃度為40%之情形，與B濃度為10~35%之試料之最大TMR[110%左右]相比較，雖為若干小之TMR，但於熱處理溫度350~400度附近可確保約80%左右之TMR，達到可適應於自旋注入型磁化反轉記憶體之輸出。

又，B濃度為20~30%之試料於450度附近仍可確保充分之TMR。

作為結論，可確認：B濃度為20~40%之組成範圍之情形時，在最適合半導體製程之熱處理範圍內，可獲得最良好之TMR特性。

已知一般使用Co-Fe-B合金建立通道磁性結合之情形

時，B會藉由熱處理而擴散至MgO障壁(絕緣層16)或上覆層18側。在熱處理溫度為350度~400度之範圍內，B濃度以20~40%為宜之理由可預想為與該B之擴散相關，藉由使一定量之B存在於合金膜中作為初始之Co-Fe-B合金組成，可實現在所期望之熱處理溫度範圍內可獲得優越之垂直磁性特性及TMR特性之B之分佈，且隨之強化MgO障壁與Co-Fe-B合金之界面磁性異向性之故。

根據該預想，在450度以上之高溫熱處理下仍可獲得優越之TMR特性之B濃度雖存在，但吾人認為在本實驗中使用之試料之情形時，於超過450度之熱處理下，基底層14之粗糙度會增大，再者由於產生基底層14、上覆層18之過度擴散，故所有之B濃度之Co-Fe-B之TMR特性劣化。

吾人認為，B濃度為10%之情形，350度以上之高溫下TMR特性劣化之原因在於，以高溫進行熱處理之情形時由於B濃度過少，故無法強化MgO障壁與Co-Fe-B合金之界面磁性異向性所致。

又，可推測B濃度為50%之情形時無法獲得良好之TMR特性之原因在於，因B濃度過高而飽和磁化極端下降之故。

根據以上之結果證明，Co與Fe之組成比(原子%)固定為20:80之Co-Fe-B合金之情形時，B濃度為20~40%，在熱處理溫度350度~450度之範圍內可製成高輸出之記錄元件3。

[實驗6]

上述之[實驗5]中，顯示了以特定之Co/Fe比改變B濃度

之情形之詳細實驗結果。其後，在[實驗6]中以Co/Fe比為40/60、30/70、10/90，製成將B濃度分別變化為20%、30%、40%之記錄元件17，進行TMR特性之評估。

圖9(a)(b)(c)係顯示以各Co/Fe比改變B濃度及熱處理溫度之情形之TMR特性。

從其結果可知，在任一組成中，以[實驗5]所示之B濃度[20~40%]、熱處理範圍[350度~400度]，可獲得高輸出[=高TMR]之特性。

又，亦發現在450度附近亦為高輸出[=高TMR]之組成。例如B濃度為20~30%之組成。

又，未觀測到TMR之值相對於Co/Fe比之較大之依存性。

根據以上之[實驗5]及[實驗6]之結果顯示，藉由使用組成為 $(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ ，其中， $0 \leq \text{Co}_x \leq 40$ ， $60 \leq \text{Fe}_y \leq 100$ ， $20 < \text{B}_z \leq 40$ 之垂直磁化強磁性材料Co-Fe-B，在與半導體製程親和性高之熱處理溫度範圍即350度~400度內，可提供高輸出之記錄元件。

又，藉由實現高輸出，同時亦實現高自旋分極率P，藉磁，而亦可實現低消耗電力化。

藉由如此活用垂直磁化之高磁性異向性，無需使用犧牲熱穩定性之手法，即可提供高輸出且低反轉電流之自旋注入磁化反轉元件。

又，上述第1實施形態中，就B濃度而言，在 $0 < \text{B}_z \leq 30$ 之範圍內，有效之反磁場 $M_{\text{effective}}$ 小於飽和磁化量 M_s ，適

於垂直磁化(例如參照上述表2)。與此相對，第2實施形態中，B濃度係設為 $20 < B_z \leq 40$ ，由此可見30~40%之範圍不合適。

然而，進行比較高溫之熱處理之情形時，可知B濃度為30~40%之範圍時，有效之反磁場 $M_{\text{effective}}$ 亦小於飽和磁化量 M_s ，適於垂直磁化。

以下之[表5]係就記憶層17之Co-Fe-B組成為 $(\text{Co}_{70}\text{Fe}_{30})_{65}\text{-B}_{35}$ 、 $(\text{Co}_{70}\text{Fe}_{30})_{60}\text{-B}_{40}$ 之情形，調查熱處理溫度為 400°C 之情形之飽和磁化量 M_s 與有效之反磁場 $M_{\text{effective}}$ 者。

[表5]

	$M_s(\text{emu/cc})$	$M_{\text{effective}}(\text{emu/cc})$	$M_{\text{effective}}/M_s$
$(\text{Co}_{70}\text{Fe}_{30})_{65}\text{-B}_{35}$	740	650	0.88
$(\text{Co}_{70}\text{Fe}_{30})_{60}\text{-B}_{40}$	720	550	0.89

B濃度為35%、40%之任一者之情形時，有效之反磁場 $M_{\text{effective}}$ 都小於飽和磁化量($M_{\text{effective}}/M_s < 1$)。

即，熱處理溫度較高之情形時，在B濃度為30~40%之範圍內，亦滿足記憶層17所受之有效之反磁場之大小小於記憶層17之飽和磁化量之關係。

<6.變形例>

以上雖就實施形態進行了說明，但本發明並非限於上述之實施形態所示之記憶元件3之膜構成，可採用各種層構成。

例如根據實施形態，將記憶層17與磁化固定層15之Co-Fe-B之組成設為同一者，但其並非限定於上述實施形態，可在不脫離本發明之要旨之範圍內採用其他各種構成。

又，實施形態中只顯示單一之基底層14、上覆材料、記憶元件形狀，但並非限定於該等，可在不脫離本發明之要旨之範圍內採用其他各種構成。

又，實施形態中，磁化固定層15為單層，但亦可使用包含2層之強磁性層與非磁性層而成之積層鐵磁釘紮構造。又，再者，亦可為對積層鐵磁釘紮構造膜賦予反強磁性膜之構造。

又，記憶元件之膜構成無論為記憶層17配置於磁化固定層15之上側之構成，或為配置於下側之構成，都毫無問題。再者，若為磁化固定層15存在於記憶層17之上下之所謂雙重構造，亦毫無問題。

【圖式簡單說明】

圖1係本發明之實施形態之記憶裝置之概略構成之說明圖。

圖2係實施形態之記憶元件之剖面圖。

圖3係實驗中所用記憶元件之試料之層構造之說明圖。

圖4係顯示 $0.09 \times 0.18 \text{ }\mu\text{m}$ 大小之記憶層之Co之量與反轉電流密度之關係之圖。

圖5係顯示 $0.09 \times 0.18 \text{ }\mu\text{m}$ 大小之記憶層之Co之量與熱穩定性之指標之關係之圖。

圖6係顯示 $50 \text{ nm}\phi$ 大小之記憶層之Co之量與熱穩定性之指標之關係之圖。

圖7係實驗中所用記憶元件之試料之層構造之說明圖。

圖8係顯示實施形態之記憶層之Co-Fe-B之各組成之TMR

之熱處理溫度依存性之圖。

圖 9(a)-(c)係顯示實施形態之記憶層之 Co-Fe-B 中，以 Co/Fe 之比改變 B 濃度及熱處理溫度之情形之 TMR 特性之測試結果之圖。

圖 10 係模式性顯示先前之 MRAM 之構成之立體圖。

圖 11 係利用根據自旋注入之磁化反轉的記憶裝置之概略構成之說明圖。

圖 12 係圖 11 之記憶裝置之剖面圖。

【主要元件符號說明】

3	記憶元件
14	基底層
15	磁化固定層
16	絕緣層
17	記憶層
18	上覆層

七、申請專利範圍：

1. 一種記憶元件，其包含：

記憶層，其於膜面具有垂直磁化，且磁化之方向對應於資訊而變化；

磁化固定層，其於成為記憶於上述記憶層之資訊之基準之膜面具有垂直磁化；及

絕緣層，其由設置於上述記憶層與上述磁化固定層之間之非磁性體而成；且

藉由於包含上述記憶層、上述絕緣層、上述磁化固定層之層構造之積層方向注入經自旋極化之電子，使上述記憶層之磁化之方向變化，而對上述記憶層進行資訊之記錄，且

上述記憶層所受之有效之反磁場之大小，小於上述記憶層之飽和磁化量。

2. 如請求項1之記憶元件，其中構成上述記憶層之強磁性層材料為Co-Fe-B。

3. 如請求項2之記憶元件，其中上述Co-Fe-B之組成為 $(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ ，其中 $0 \leq \text{Co}_x \leq 40$ ， $60 \leq \text{Fe}_y \leq 100$ ， $0 < \text{B}_z \leq 30$ 。

4. 如請求項2之記憶元件，其中上述Co-Fe-B之組成為 $(\text{Co}_x\text{-Fe}_y)_{100-z}\text{-B}_z$ ，其中 $0 \leq \text{Co}_x \leq 40$ ， $60 \leq \text{Fe}_y \leq 100$ ， $20 < \text{B}_z \leq 40$ 。

5. 一種記憶裝置，其具備：

藉由磁性體之磁化狀態而保持資訊之記憶元件；及

相互交叉之2種類之配線；且

上述記憶元件之構成係包含：於膜面具有垂直磁化，

且磁化之方向對應於資訊而變化之記憶層；於成為記憶於上述記憶層之資訊之基準之膜面具有垂直磁化之磁化固定層；由設置於上述記憶層與上述磁化固定層之間之非磁性體而成之絕緣層；且，藉由於包含上述記憶層、上述絕緣層、上述磁化固定層之層構造之積層方向注入經自旋極化之電子，使上述記憶層之磁化之方向變化，而對上述記憶層進行資訊之記錄，且上述記憶層所受之有效之反磁場之大小，小於上述記憶層之飽和磁化量；且

於上述2種類之配線之間配置上述記憶元件；

經由上述2種類之配線，於上述記憶元件中流通積層方向之電流，而被注入經自旋極化之電子。

八、圖式：




圖 1




圖 2




圖 3




圖 4




圖 5




圖 6




圖 7




圖 8




圖 9




圖 10




圖 11




圖 12