

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2020年5月7日(07.05.2020)




(10) 国際公開番号

WO 2020/090311 A1

- (51) 国際特許分類:
H04N 5/3745 (2011.01)
- (21) 国際出願番号: PCT/JP2019/038136
- (22) 国際出願日: 2019年9月27日(27.09.2019)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2018-203395 2018年10月30日(30.10.2018) JP
特願 2019-168602 2019年9月17日(17.09.2019) JP
- (71) 出願人: ソニーセミコンダクタソリューションズ株式会社(SONY SEMICONDUCTOR SOLUTIONS CORPORATION) [JP/JP]; 〒2430014 神奈川県厚木市旭町四丁目1番4号 Kanagawa (JP).
- (72) 発明者: 朱 弘博(ZHU, Hongbo); 〒2430014 神奈川県厚木市旭町四丁目1番4号ソ
- (74) 代理人: 丸島 敏一(MARUSHIMA, Toshikazu); 〒1600022 東京都新宿区新宿3-3-2 京王新宿三丁目第二ビル 5F クラフト国際特許事務所 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,

(54) Title: SOLID-STATE IMAGING ELEMENT

(54) 発明の名称: 固体撮像素子



(57) Abstract: In this solid-state imaging element which compares a variation in the amount of light and a threshold value, time required to adjust the threshold value is shortened. The solid-state imaging element is provided with a voltage comparison unit and a counting unit. In the solid-state imaging element, the voltage comparison unit compares an analog signal corresponding to a variation in incident light and a predetermined voltage indicating the boundary of a predetermined voltage range and outputs the comparison result as a voltage comparison result. Furthermore, in the solid-state imaging element, the counting unit counts a counter value each time a voltage comparison result indicating that the analog signal is out of the voltage range is outputted.



WO 2020/090311 A1

SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告 (条約第21条(3))

(57) 要約: 光量の変化量と閾値とを比較する固体撮像素子において、閾値の調整に要する時間を短くする。固体撮像素子は、電圧比較部、および、計数部を具備する。この固体撮像素子において、電圧比較部は、入射光の変化量に応じたアナログ信号と所定の電圧範囲の境界を示す所定電圧とを比較して比較結果を電圧比較結果として出力する。また、固体撮像素子において、計数部は、アナログ信号が電圧範囲外であることを示す電圧比較結果が出力されるたびに計数値を計数する。

明 細 書

発明の名称： 固体撮像素子

技術分野

[0001] 本技術は、固体撮像素子に関する。詳しくは、光量の変化量が閾値を超えた旨を検出する固体撮像素子に関する。

背景技術

[0002] 従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が、撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、1／60秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の光量の変化量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する検出回路を設けた非同期型の固体撮像素子が提案されている（例えば、特許文献1参照。）。このように、画素毎にアドレスイベントを検出する固体撮像素子は、DVS（Dynamic Vision Sensor）と呼ばれる。このDVS内の検出回路は、入射光の変化量に応じた電圧信号と、閾値を示す閾値電圧とを比較することにより、アドレスイベントの有無を検出する。

先行技術文献

特許文献

[0003] 特許文献1：特表2016-533140号公報

発明の概要

発明が解決しようとする課題

[0004] 上述の非同期型の固体撮像素子（すなわち、DVS）では、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力する。このため、例えば、交通分野において、人や障害物を画像認識する処理が高速に実行される。しかしながら、検出精度の向上を目的として閾値を調整する際に、調整が完

了するまでに一定の時間を要するという問題がある。これは、閾値を示す閾値電圧を変更すると、変更後の電圧が安定するまでに時間がかかるためである。

[0005] 本技術はこのような状況に鑑みて生み出されたものであり、光量の変化量と閾値とを比較する固体撮像素子において、閾値の調整に要する時間を短くすることを目的とする。

課題を解決するための手段

[0006] 本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、入射光の変化量に応じたアナログ信号と所定の電圧範囲の境界を示す所定電圧とを比較して比較結果を電圧比較結果として出力する電圧比較部と、上記アナログ信号が上記電圧範囲外であることを示す上記電圧比較結果が出力されるたびに計数値を計数する計数部とを具備する固体撮像素子、および、その制御方法である。これにより、入射光の変化量に応じた計数値が計数されるという作用をもたらす。

[0007] また、この第1の側面において、所定の制御信号を供給する制御回路をさらに具備し、上記計数部は、上記制御信号に従って上記計数値を示す複数のビットのいずれかを選択して出力してもよい。これにより、閾値に対応するビットが検出信号として出力されるという作用をもたらす。

[0008] また、この第1の側面において、上記所定電圧は、上記電圧範囲の上限を示す上限電圧と上記電圧範囲の下限を示す下限電圧とを含み、上記計数部は、上記アナログ信号が上記上限電圧より高い旨を示す上記電圧比較結果が出力されるたびに計数値を計数する上限側カウンタと、上記アナログ信号が上記下限電圧より低い旨を示す上記電圧比較結果が出力されるたびに計数値を計数する下限側カウンタとを備えてもよい。これにより、入射光の増大量に応じた計数値と、減少量に応じた計数値とが計数されるという作用をもたらす。

[0009] また、この第1の側面において、前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、前記計数部は、前記

可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限カウンタとの間の経路を開閉する上限側スイッチと、前記極性信号に従って前記電圧比較部と前記下限カウンタとの間の経路を開閉する下限側スイッチとをさらに備えてもよい。これにより、可変電圧とアナログ信号とが比較されるという作用をもたらす。

[0010] また、この第1の側面において、上記入射光の光量に応じた画素信号と所定の参照信号とを比較して比較結果を参照信号比較結果として出力する参照信号比較部をさらに具備し、上記計数部は、上記電圧比較結果と上記参照信号比較結果とのいずれかを選択する選択部と、上記選択された比較結果に基づいて上記計数値を計数するカウンタとを備えてもよい。これにより、画像データが撮像されるという作用をもたらす。

[0011] また、この第1の側面において、上記所定電圧は、上記電圧範囲の上限を示す上限電圧と上記電圧範囲の下限を示す下限電圧とを含み、上記電圧比較結果は、上記上限電圧との比較結果を示す上限側比較結果と上記下限電圧との比較結果を示す下限側比較結果とを含み、上記カウンタは、前段カウンタおよび後段カウンタを備え、上記選択部は、上記上限側比較結果および上記下限側比較結果の一方と上記参照信号比較結果とのいずれかを選択して上記前段カウンタに供給する前段セクタと、上記上限側比較結果および上記下限側比較結果の他方と上記前段カウンタの出力ビットとのいずれかを選択して上記後段カウンタに供給する後段セクタとを備えてもよい。これにより、前段カウンタおよび後段カウンタのそれぞれのビット数を合計したサイズの計数値が計数されるという作用をもたらす。

[0012] また、この第1の側面において、上記カウンタは、さらに予備カウンタを備えてもよい。これにより、前段カウンタ、後段カウンタおよび予備カウンタのそれぞれのビット数を合計したサイズの計数値が拡大されるという作用をもたらす。

[0013] また、この第1の側面において、上記予備カウンタは、上記後段カウンタの出力ビットに基づいて計数値を計数し、上記後段セクタと上記予備カウ

ンタとの間の経路を開閉するスイッチをさらに具備してもよい。これにより、前段カウンタ、後段カウンタおよび予備カウンタのそれぞれのビット数を合計したサイズの計数値が拡大されるという作用をもたらす。

[0014] また、この第1の側面において、上記予備カウンタは、上記前段セレクトと上記参照信号比較部との間に挿入されてもよい。これにより、前段カウンタ、後段カウンタおよび予備カウンタのそれぞれのビット数を合計したサイズの計数値が拡大されるという作用をもたらす。

[0015] また、この第1の側面において、所定の閾値を供給する制御回路と、上記計数部は、上記アナログ信号が上記電圧範囲外であることを示す上記電圧比較結果が出力されるたびに上記計数値を計数するカウンタと、上記計数値と上記閾値とを比較する閾値比較部とを備えてもよい。これにより、計数値と閾値との比較によりアドレスイベントが検出されるという作用をもたらす。

[0016] また、この第1の側面において、上記所定電圧は、上記電圧範囲の上限を示す上限電圧と上記電圧範囲の下限を示す下限電圧とを含み、上記カウンタは、上記アナログ信号が上記上限電圧より高い旨を示す上記電圧比較結果が出力された場合には上記計数値に対して増分処理および減分処理の一方を行い、上記アナログ信号が上記下限電圧より低い旨を示す上記電圧比較結果が出力された場合には、上記計数値に対して上記増分処理および上記減分処理の他方を行ってもよい。これにより、増分値と減分値とが互いに相殺されるという作用をもたらす。

[0017] また、この第1の側面において、前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、前記カウンタは、前記可変電圧の値を示す極性信号と前記電圧比較結果とに基づいて前記増分処理および前記減分処理の一方を行ってもよい。これにより、可変電圧とアナログ信号とが比較されるという作用をもたらす。

[0018] また、この第1の側面において、上記電圧比較部は、複数の画素のそれぞれに配置され、上記計数部は、上記複数の画素を配列した画素ブロックに配置され、上記計数部は、上記複数の画素のそれぞれに対応する上記電圧比較

結果を処理する比較結果処理部と、上記比較結果処理部の処理結果に基づいて上記計数値を計数するカウンタとを備えてもよい。これにより、複数の画素により計数部が共有されるという作用をもたらす。

[0019] また、この第1の側面において、前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、前記比較結果処理部は、前記上限電圧に対応する前記電圧比較結果を処理する上限側比較結果処理部と、前記下限電圧に対応する前記電圧比較結果を処理する下限側比較結果処理部とを備え、前記計数部は、前記可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限側比較結果処理部との間の経路を開閉する上限側スイッチと、前記極性信号に従って前記電圧比較部と前記下限側比較結果処理部との間の経路を開閉する下限側スイッチとをさらに備えてもよい。これにより、可変電圧とアナログ信号とが比較されるという作用をもたらす。

[0020] また、この第1の側面において、上記比較結果処理部は、上記複数の画素のそれぞれに対応する上記電圧比較結果の排他的論理和を上記処理結果として出力してもよい。これにより、排他的論理和に基づいて計数値が計数されるという作用をもたらす。

[0021] また、この第1の側面において、上記比較結果処理部は、上記複数の画素のそれぞれに対応する上記電圧比較結果の論理和を上記処理結果として出力してもよい。これにより、論理和に基づいて計数値が計数されるという作用をもたらす。

[0022] また、この第1の側面において、上記比較結果処理部は、上記複数の画素のそれぞれに対応する上記電圧比較結果のいずれかを選択して上記処理結果として出力してもよい。これにより、選択された比較結果に基づいて計数値が計数されるという作用をもたらす。

[0023] また、この第1の側面において、上記電圧比較部は、光電流を電圧信号に変換する電流電圧変換部と、上記電圧信号を微分して上記アナログ信号として出力する微分回路と、上記アナログ信号と上記所定電圧とを比較するコンパレータとを備えてもよい。これにより、電圧信号の微分信号と所定電圧と

の比較結果が出力されるという作用をもたらす。

[0024] また、この第1の側面において、上記計数値が計数されるたびに上記微分回路を制御して上記アナログ信号を所定の初期値にする初期化制御部をさらに具備してもよい。これにより、計数のたびにアナログ信号が初期化されるという作用をもたらす。

[0025] また、この第1の側面において、上記計数値と所定の閾値とを比較した結果を示す信号を転送し、上記信号を転送した後に上記計数値を初期化する転送部をさらに具備してもよい。これにより、転送時に計数値が初期化されるという作用をもたらす。

図面の簡単な説明

[0026] [図1]本技術の第1の実施の形態における撮像装置の一構成例を示すブロック図である。

[図2]本技術の第1の実施の形態における固体撮像素子の積層構造の一例を示す図である。

[図3]本技術の第1の実施の形態における固体撮像素子の一構成例を示すブロック図である。

[図4]本技術の第1の実施の形態における画素の一構成例を示すブロック図である。

[図5]本技術の第1の実施の形態における電圧比較部の一構成例を示す回路図である。

[図6]本技術の第1の実施の形態におけるコンパレータの入出力特性の一例を示すグラフである。

[図7]本技術の第1の実施の形態における計数部の一構成例を示すブロック図である。

[図8]本技術の第1の実施の形態における上限側カウンタおよび下限側カウンタの一構成例を示すブロック図である。

[図9]本技術の第1の実施の形態における光量の変化量と計数値との関係の一例を示すグラフである。

[図10]本技術の第1の実施の形態における初期化制御部の一構成例を示す回路図である。

[図11]本技術の第1の実施の形態における初期化制御部の接続例を示す図である。

[図12]本技術の第1の実施の形態における初期化制御部の別の接続例を示す図である。

[図13]本技術の第1の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。

[図14]本技術の第1の実施の形態の第1の変形例における電圧比較部と制御回路の制御例とを示す図である。

[図15]本技術の第1の実施の形態の第1の変形例における計数部の一構成例を示すブロック図である。

[図16]本技術の第1の実施の形態の第2の変形例における画素アレイ部の一構成例を示す平面図である。

[図17]本技術の第1の実施の形態の第2の変形例における画素ブロックの一構成例を示すブロック図である。

[図18]本技術の第1の実施の形態の第2の変形例における計数部の一構成例を示すブロック図である。

[図19]本技術の第1の実施の形態の第2の変形例における上限側比較結果処理部の一構成例を示す回路図である。

[図20]本技術の第1の実施の形態の第3の変形例における計数部の一構成例を示すブロック図である。

[図21]本技術の第2の実施の形態における計数部の一構成例を示すブロック図である。

[図22]本技術の第2の実施の形態の変形例における計数部の一構成例を示すブロック図である。

[図23]本技術の第3の実施の形態における固体撮像素子の一構成例を示すブロック図である。

[図24]本技術の第3の実施の形態における画素の一構成例を示すブロック図である。

[図25]本技術の第3の実施の形態における電圧比較部の一構成例を示す回路図である。

[図26]本技術の第3の実施の形態における計数部の一構成例を示すブロック図である。

[図27]本技術の第3の実施の形態における参照信号比較部の一構成例を示す回路図である。

[図28]本技術の第3の実施の形態の第1の変形例における計数部の一構成例を示すブロック図である。

[図29]本技術の第3の実施の形態の第2の変形例における計数部の一構成例を示すブロック図である。

[図30]本技術の第3の実施の形態の第2の変形例における予備カウンタを前段に配置した計数部の一構成例を示すブロック図である。

[図31]本技術の第4の実施の形態に係る撮像装置の構成の一例を示すブロック図である。

[図32]車両制御システムの概略的な構成例を示すブロック図である。

[図33]撮像部の設置位置の一例を示す説明図である。

発明を実施するための形態

[0027] 以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。

1. 第1の実施の形態（比較結果に基づいて計数する例）
2. 第2の実施の形態（比較結果に基づいて計数値を増分または減分する例）
3. 第3の実施の形態（参照信号との比較結果、または、電圧との比較結果に基づいて計数する例）
4. 第4の実施の形態（スキャン方式）
5. 移動体への応用例

[0028] < 1. 第 1 の実施の形態 >

[撮像装置の構成例]

図 1 は、本技術の第 1 の実施の形態における撮像装置 100 の一構成例を示すブロック図である。この撮像装置 100 は、撮像レンズ 110、固体撮像素子 200、記録部 120 および制御部 130 を備える。撮像装置 100 としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。

[0029] 撮像レンズ 110 は、入射光を集光して固体撮像素子 200 に導くものである。固体撮像素子 200 は、入射光を光電変換してアドレスイベントの有無を検出して、その検出結果を生成するものである。ここで、アドレスイベントは、オンイベントおよびオフイベントを含み、検出結果は、1 ビットのオンイベントの検出結果と 1 ビットのオフイベントの検出結果とを含む。オンイベントは、入射光の光量の変化量が所定の上限閾値を超えた旨を意味する。一方、オフイベントは、光量の変化量が所定の下限閾値を下回った旨を意味する。固体撮像素子 200 は、アドレスイベントの検出結果を処理し、その処理結果を示すデータを記録部 120 に信号線 209 を介して出力する。なお、固体撮像素子 200 は、オンイベントおよびオフイベントの一方のみを検出してもよい。

[0030] 記録部 120 は、固体撮像素子 200 からのデータを記録するものである。制御部 130 は、固体撮像素子 200 を制御してアドレスイベントの有無を検出させるものである。

[0031] [固体撮像素子の構成例]

図 2 は、本技術の第 1 の実施の形態における固体撮像素子 200 の積層構造の一例を示す図である。この固体撮像素子 200 は、回路チップ 202 と、その回路チップ 202 に積層された受光チップ 201 とを備える。これらのチップは、ビアなどの接続部を介して電氣的に接続される。なお、ビアの他、Cu-Cu 接合やバンプにより接続することもできる。

[0032] 図 3 は、本技術の第 1 の実施の形態における固体撮像素子 200 の一構成

例を示すブロック図である。この固体撮像素子200は、制御回路211、信号処理部212、アービタ213および画素アレイ部214を備える。画素アレイ部214には、複数の画素300が二次元格子状に配列される。

[0033] 制御回路211は、アドレスイベントを検出するための上限閾値および下限閾値を制御するものである。

[0034] 画素300は、アドレスイベントの有無を検出するものである。この画素300は、アドレスイベントを検出した際に、検出結果を示す検出信号の転送を要求するリクエストをアービタ213に供給する。そして、リクエストに対する応答を受け取ると画素300は、検出信号を信号処理部212に供給する。

[0035] アービタ213は、それぞれの画素ブロックからのリクエストを調停し、調停結果に基づいて応答を画素300に送信するものである。

[0036] 信号処理部212は、画素アレイ部214からの検出信号に対し、画像認識処理などの所定の信号処理を実行するものである。この信号処理部212は、処理結果を示すデータを信号線209を介して記録部120に供給する。

[0037] [画素の構成例]

図4は、本技術の第1の実施の形態における画素300の一構成例を示すブロック図である。この画素300は、電圧比較部400、計数部310、転送部380および初期化制御部390を備える。

[0038] 電圧比較部400は、入射光の変化量に応じたアナログの微分信号と、所定の電圧範囲の境界を示す所定電圧（上限電圧や下限電圧）とを比較し、その比較結果COMPを計数部310に出力するものである。なお、微分信号は、特許請求の範囲に記載のアナログ信号の一例である。

[0039] 計数部310は、微分信号が電圧範囲外であることを示す比較結果COMPが出力されるたびに計数値を計数するものである。この計数部310は、アドレスイベントの検出結果を示す検出信号DETを計数値から生成し、転送部380に供給する。

[0040] 転送部380は、検出信号DETを転送し、転送後にリセット信号RSTを計数部310に供給して計数値を初期値に制御するものである。この転送部380は、アドレスイベントが検出された際に、検出信号DETの転送を要求するリクエストをアービタ213に供給する。そして、リクエストに対する応答を受け取ると転送部380は、検出信号を信号処理部212に供給し、リセット信号RSTを計数部310に供給する。

[0041] 初期化制御部390は、比較結果COMPにより計数値が計数されるたびにオートゼロ信号XAZを電圧比較部400に供給して微分信号を初期値に制御するものである。

[0042] [電圧比較部の構成例]

図5は、本技術の第1の実施の形態における電圧比較部400の一構成例を示す回路図である。この電圧比較部400は、対数応答部410、バッファ420、微分回路430およびコンパレータ440を備える。

[0043] 対数応答部410は、光電変換により光電流を生成し、その光電流を対数的に電圧に変換するものである。この対数応答部410は、光電変換素子411と電流電圧変換部416とを備える。

[0044] 光電変換素子411は、入射光に対する光電変換により光電流を生成するものである。電流電圧変換部416は、光電流を画素電圧 V_p に対数的に変換するものである。この電流電圧変換部416は、N型トランジスタ412および415と、コンデンサ413と、P型トランジスタ414とを備える。N型トランジスタ412、P型トランジスタ414およびN型トランジスタ415として、例えば、MOS (Metal-Oxide-Semiconductor) トランジスタが用いられる。

[0045] N型トランジスタ412のソースは光電変換素子411のカソードに接続され、ドレインは電源端子に接続される。P型トランジスタ414およびN型トランジスタ415は、電源端子と所定の基準電位（接地電位など）の基準端子との間において、直列に接続される。また、P型トランジスタ414およびN型トランジスタ415の接続点は、N型トランジスタ412のゲー

トとバッファ420の入力端子とに接続される。N型トランジスタ412および光電変換素子411の接続点は、N型トランジスタ415のゲートに接続される。

[0046] また、P型トランジスタ414のゲートには、所定のバイアス電圧 V_{b10g} が印加される。コンデンサ413は、N型トランジスタ412のゲートとN型トランジスタ415のゲートとの間に挿入される。

[0047] また、例えば、光電変換素子411が受光チップ201に配置され、その後段の回路が回路チップ202に配置される。なお、受光チップ201および回路チップ202のそれぞれに配置する回路や素子は、この構成に限定されない。例えば、光電変換素子411と、N型トランジスタ412および415と、コンデンサ413とを受光チップ201に配置し、その後段の回路を回路チップ202に配置することもできる。

[0048] バッファ420は、入力された画素電圧を微分回路430に出力するものである。このバッファ420により、後段を駆動する駆動力を向上させることができる。また、バッファ420により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。

[0049] また、バッファ420は、P型トランジスタ421および422を備える。これらのトランジスタとして、例えば、MOSトランジスタが用いられる。

[0050] バッファ420において、P型トランジスタ421および422は、電源端子と基準電位の端子との間において直列に接続される。また、P型トランジスタ422のゲートは、対数応答部410に接続され、P型トランジスタ421および422の接続点は、微分回路430に接続される。P型トランジスタ421のゲートには、所定のバイアス電圧 V_{bsf} が印加される。

[0051] 微分回路430は、微分演算により画素電圧 V_p の変化量を求めるものである。この画素電圧 V_p の変化量は、光量の変化量を示す。微分回路430は、光量の変化量を示す微分信号 V_{out} をコンパレータ440に供給する。

- [0052] また、微分回路430は、コンデンサ431および434と、P型トランジスタ432および433と、N型トランジスタ435とを備える。微分回路430内のトランジスタとして、例えば、MOSトランジスタが用いられる。
- [0053] P型トランジスタ433およびN型トランジスタ435は、電源端子と基準電位の端子との間において直列に接続される。N型トランジスタ435のゲートには、所定のバイアス電圧 V_{bdiff} が入力される。これらのトランジスタは、P型トランジスタ433のゲートを入力端子491とし、P型トランジスタ433およびN型トランジスタ435の接続点を出力端子492とする反転回路として機能する。
- [0054] コンデンサ431は、バッファ420と入力端子491との間に挿入される。このコンデンサ431は、バッファ420からの画素電圧 V_p の時間微分（言い換えれば、変化量）に応じた電流を入力端子491に供給する。また、コンデンサ434は、入力端子491と出力端子492との間に挿入される。
- [0055] P型トランジスタ432は、初期化制御部390からのオートゼロ信号XAZに従って入力端子491と出力端子492との間の経路を開閉するものである。初期化制御部390は、例えば、計数値が計数されるたびにオートゼロ信号XAZをハイレベルからローレベルにして初期化を指示する。そして、P型トランジスタ432は、オートゼロ信号XAZに従ってオン状態に移行し、微分信号 V_{out} を初期値にする。
- [0056] コンパレータ440は、微分信号 V_{out} と一定の電圧範囲の境界を示す所定電圧（上限電圧や下限電圧）とを比較するものである。このコンパレータ440は、P型トランジスタ441および443とN型トランジスタ442および444とを備える。これらのトランジスタとして、例えば、MOSトランジスタが用いられる。
- [0057] コンパレータ440においてP型トランジスタ441およびN型トランジスタ442は、電源端子と基準端子との間において直列に接続され、P型ト

ランジスタ443およびN型トランジスタ444も、電源端子と基準端子との間において直列に接続される。また、P型トランジスタ441および443のゲートは、微分回路430に接続される。N型トランジスタ442のゲートには上限電圧 V_{high} が印加され、N型トランジスタ444のゲートには下限電圧 V_{low} が印加される。

[0058] P型トランジスタ441およびN型トランジスタ442の接続点は、計数部310に接続され、この接続点の電圧が上限電圧との比較結果COMP+として出力される。P型トランジスタ443およびN型トランジスタ444の接続点も、計数部310に接続され、この接続点の電圧が下限電圧との比較結果COMP-として出力される。このような接続により、微分信号 V_{out} が上限電圧 V_{high} より高い場合にコンパレータ440は、ハイレベルの比較結果COMP+を出力し、微分信号 V_{out} が下限電圧 V_{low} より低い場合にローレベルの比較結果COMP-を出力する。比較結果COMPは、これらの比較結果COMP+およびCOMP-からなる信号である。

[0059] なお、コンパレータ440は、上限電圧および下限電圧の両方を、微分信号 V_{out} と比較しているが、一方のみを微分信号 V_{out} と比較してもよい。この場合には、不要なトランジスタを削減することができる。例えば、上限電圧とのみ比較する際には、P型トランジスタ441およびN型トランジスタ442のみが配置される。

[0060] 図6は、本技術の第1の実施の形態におけるコンパレータ440の入出力特性の一例を示すグラフである。同図における縦軸は、コンパレータ440の出力信号（比較結果COMP+またはCOMP-）のレベルを示し、横軸はコンパレータ440の入力信号（微分信号）のレベルを示す。また、実線は、比較結果COMP+の軌跡を示し、一点鎖線は、比較結果COMP-の軌跡を示す。

[0061] 微分信号が「0」レベルのときの光量を基準とし、その基準に対する正の光量差（変動量）が上限電圧 V_{high} に対応する値を超えると、比較結果COMP+はローレベルからハイレベルに変化する。この上限電圧 V_{high} に対応

する変化量を以下、「単位変化量（＋）」と称する。一方、基準に対する負の光量差が下限電圧 V_{low} に対応する値を下回ると、比較結果 $COMP-$ はハイレベルからローレベルに変化する。この下限電圧 V_{low} に対応する変化量を以下、「単位変化量（－）」と称する。

[0062] [計数部の構成例]

図7は、本技術の第1の実施の形態における計数部310の一構成例を示すブロック図である。この計数部310は、上限側カウンタ320および下限側カウンタ330を備える。上限側カウンタ320および下限側カウンタ330として、例えば、バイナリカウンタが用いられる。また、制御回路211からの制御信号 SW は、上限側の N (N は、整数) ビットの制御信号 $SW+$ と下限側の N (N は、整数) ビットの制御信号 $SW-$ とを含む。これらのうち、制御信号 $SW+$ は上限側カウンタ320に入力され、制御信号 $SW-$ は下限側カウンタ330に入力される。

[0063] なお、上限側カウンタ320および下限側カウンタ330として、バイナリカウンタ以外のカウンタ（ジョンソンカウンタやグレイコードカウンタなど）を用いることもできる。また、LFSR（Linear Feedback Shift Register）や、ラッチおよび加算器などにより、上限側カウンタ320および下限側カウンタ330を実現することもできる。

[0064] 上限側カウンタ320は、微分信号 V_{out} が上限電圧 V_{high} より高いときの値（例えば、ハイレベル）の比較結果 $COMP+$ が出力されるたびに計数値を計数（例えば、1つ増分）するものである。また、上限側カウンタ320は、計数値を示す N ビットのうち第 n (n は、0乃至 $N-1$ の整数) 桁のビットを、制御信号 $SW+$ に従って選択し、検出信号 $DET+$ として転送部380に出力する。

[0065] ここで、上述したように光量の変化量が単位変化量（＋）を超えるたびに、ハイレベルの比較結果 $COMP+$ が出力され、計数値が計数される。その計数値を示す N ビットのうち第 n 桁は、バイナリカウンタの場合、計数値が 2^n となったときにハイレベルになる。したがって、この第 n 桁のビットは、

光量の変化量が、単位変化量 (+) × 2ⁿ を超えるか否かを示す。この単位変化量 (+) × 2ⁿ を上限閾値として設定した場合、第 n 桁のビット (検出信号 DET+) は、光量の変化量が上限閾値を超えるか否か (言い換えれば、オンイベントの有無) を示す。

[0066] 下限側カウンタ 330 は、微分信号 V_{out} が下限電圧 V_{low} より低いときの値 (例えば、ローレベル) の比較結果 COMP- が出力されるたびに計数値を計数 (例えば、1 つ増分) するものである。また、下限側カウンタ 330 は、計数値を示す N ビットのうち第 n 桁のビットを、制御信号 SW- に従って選択し、検出信号 DET- として転送部 380 に出力する。

[0067] 下限側カウンタ 330 において、第 n 桁のビット (検出信号 DET-) は、光量の変化量が下限閾値を下回るか否か (言い換えれば、オフイベントの有無) を示す。

[0068] また、上限側カウンタ 320 および下限側カウンタ 330 のそれぞれの計数値は、転送部 380 からのリセット信号 RST により、初期値 (例えば、「0」) に初期化される。

[0069] なお、上限側カウンタ 320 および下限側カウンタ 330 の両方を配置する構成としているが、これらの一方のみを配置してもよい。例えば、オンイベントのみを検出する際には、下限側カウンタ 330 が不要となる。

[0070] また、上限側カウンタ 320 および下限側カウンタ 330 は、両方とも第 n 桁を検出信号として出力しているが、互いに異なる桁を出力することもできる。例えば、上限側カウンタ 320 が、第 3 桁を検出信号 DET+ として出力する一方で下限側カウンタ 330 が第 2 桁を検出信号 DET+ として出力することもできる。

[0071] また、上限側カウンタ 320 および下限側カウンタ 330 は、計数値を 1 つ増分 (すなわち、インクリメント) しているが、増分値を 2 以上とすることもできる。また、これらのカウンタは、逆に計数値を減分することもできる。

[0072] [カウンタの構成例]

図8は、本技術の第1の実施の形態における上限側カウンタ320および下限側カウンタ330の一構成例を示すブロック図である。同図におけるaは、上限側カウンタ320の一構成例を示すブロック図であり、同図におけるbは、下限側カウンタ330の一構成例を示すブロック図である。

[0073] 上限側カウンタ320は、第0桁出力部321、第1桁出力部322および第2桁出力部323などのN個の第n桁出力部と、スイッチ324、325および326などのN個のスイッチとを備える。また、制御回路211からの制御信号SW+は、制御信号SW1+、SW2+およびSW4+などのN個の制御信号SW2ⁿ+を含む。これらの制御信号は、N桁のいずれかの出力を指示する信号であり、例えば、N個のうち出力対象の桁に対応する制御信号のみがハイレベルに設定され、残りの制御信号がローレベルに設定される。

[0074] 第0桁出力部321は、上限側カウンタ320の計数値を示すビット列のLSB (Least Significant Bit)、言い換えれば第0桁を出力するものである。この第0桁出力部321は、例えば、トグルフリップフロップにより実現され、比較結果COMP+が立ち下がるたびに保持値を反転し、保持値を第0桁として第1桁出力部322およびスイッチ324に出力する。

[0075] 第1桁出力部322は、計数値を示すビット列の第1桁を出力するものである。この第1桁出力部322は、例えば、トグルフリップフロップにより実現され、第0桁が立ち下がるたびに保持値を反転し、保持値を第1桁として第2桁出力部323およびスイッチ325に出力する。

[0076] 第2桁出力部323は、計数値を示すビット列の第2桁を出力するものである。この第2桁出力部323は、例えば、トグルフリップフロップにより実現され、第1桁が立ち下がるたびに保持値を反転し、保持値を第2桁として出力する。

[0077] スイッチ324は、制御信号SW1+がハイレベルである場合に第0桁を検出信号DET+として転送部380に出力するものである。

[0078] スイッチ325は、制御信号SW2+がハイレベルである場合に第1桁を

検出信号DET+として転送部380に出力するものである。

- [0079] スイッチ326は、制御信号SW4+がハイレベルである場合に第2桁を検出信号DET+として転送部380に出力するものである。
- [0080] 3桁以降の第n桁出力部およびスイッチの構成は、第2桁までと同様である。上述の構成により、上限側カウンタ320は、制御信号SW2ⁿ+に従って、Nビットのうち第n桁を検出信号DET+として出力する。
- [0081] この検出信号DET+は、光量の変化量が単位変化量(+)×2ⁿの上限閾値を超えるか否かを示す。また、上限閾値は、デジタルの制御信号SW+により変更することができる。
- [0082] ここで、一般的なDVSでは、計数部310は配置されず、コンパレータの比較結果COMPがそのまま検出信号DETとして出力される。この構成では、上限閾値がアナログの上限電圧V_{high}に対応する。そして、その閾値を変更するには、上限電圧V_{high}を増減する必要がある。しかし、アナログの電圧を増減すると、増減後の電圧が安定するまでに一定の時間を要し、閾値の調整が完了するまでの時間が長くなる。
- [0083] これに対して、計数部310を設ける構成では、デジタルの制御信号SW+により上限閾値を変更することができる。このため、アナログの電圧を増減する場合と比較して、閾値の調整に要する時間を短くすることができる。下限閾値についても同様である。
- [0084] また、アナログの電圧を増減するには、DAC (Digital to Analog Converter) などのアナログ回路を動作させる必要があり、デジタル回路を動作させる場合よりも消費電力が大きくなる。これに対して、計数部310を設ける構成では、デジタルの制御回路211や計数部310を動作させればよい。ため、アナログの電圧を増減する場合と比較して消費電力が小さくなる。
- [0085] 下限側カウンタ330は、第0桁出力部331、第1桁出力部332および第2桁出力部333などのN個の第n桁出力部と、スイッチ334、335および336などのN個のスイッチとを備える。これらの構成は、上限側カウンタ320と同様である。

- [0086] 図9は、本技術の第1の実施の形態における光量の変化量と計数値との関係の一例を示すグラフである。同図における縦軸は、上限側の計数値を示し、横軸は、光量の変化量を示す。
- [0087] 光量の変化量が単位変化量(+)を超えるたびに上限側カウンタ320は、計数値をカウントアップする。また、上限側カウンタ320は、第n桁のビットを検出信号DET+として出力する。上限側カウンタ320をバイナリカウンタとし、単位変化量(+)×2ⁿの積算変化量を上限閾値とした場合、第n桁のビット(検出信号DET+)は、光量の変化量が上限閾値を超えるか否か(言い換えれば、オンイベントの有無)を示す。上述したように、この上限閾値は、可変であり、制御信号SW+により容易に変更することができる。オフイベントの検出に関しても同様に、下限閾値を容易に変更することができる。
- [0088] 図10は、本技術の第1の実施の形態における初期化制御部390の一構成例を示す回路図である。この初期化制御部390は、遅延部391および392と、XOR(排他的論理和)ゲート393および394とを備える。
- [0089] 遅延部391は、コンパレータ440からの比較結果COMP+を遅延させるものである。この遅延部391は、遅延した信号をXORゲート393に供給する。遅延部392は、コンパレータ440からの比較結果COMP-を遅延させるものである。この遅延部392は、遅延した信号をXORゲート394に供給する。
- [0090] XORゲート393は、遅延前後の比較結果COMP+の排他的論理和を生成するものである。XORゲート394は、遅延前後の比較結果COMP-の排他的論理和を生成するものである。これらのXORゲート393および394によりパルス信号が生成される。このパルス信号は、オートゼロ信号XAZとして微分回路430に出力される。
- [0091] なお、初期化制御部390は、比較結果COMP+やCOMP-からオートゼロ信号XAZを生成しているが、この構成に限定されない。例えば、図11に例示するように、初期化制御部390は、上限側カウンタ320や下

限側カウンタ330のLSBからオートゼロ信号XAZを生成することもできる。このようにLSBの変化の検出により、確実にカウントした際に初期化を行うことができる。

[0092] あるいは、図12に例示するように、初期化制御部390は、上限側カウンタ320や下限側カウンタ330の複数の桁からからオートゼロ信号XAZを生成することもできる。例えば、上限側カウンタ320や下限側カウンタ330として、2ビットのジョンソンカウンタを用いる場合、計数値は、2進数で「00」、「01」、「11」および「10」の順に計数される。このため、LSBだけでは、カウントの開始を検出することができない。この場合に初期化制御部390は、0桁目と1桁目を参照し、それらの組合せが「01」となった際に初期化を行えばよい。

[0093] [撮像装置の動作例]

図13は、本技術の第1の実施の形態における固体撮像素子200の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントを検出するための所定のアプリケーションが実行された際に開始される。

[0094] 固体撮像素子200は、計数部310の計数値を初期化し（ステップS901）、微分回路430を初期化する（ステップS902）。そして、コンパレータ440は、微分信号Voutが、下限電圧V_{low}から上限電圧V_{high}までの電圧範囲外であるか否かを判断する（ステップS903）。微分信号Voutが電圧範囲内である場合（ステップS903：No）、コンパレータ440は、ステップS903を繰り返す。

[0095] 一方、微分信号Voutが電圧範囲外である場合（ステップS903：Yes）、計数部310は、計数値をカウントアップし（ステップS904）、上限側または下限側で計数値が2ⁿ以上であるか否かを判断する（ステップS905）。計数値が2ⁿ未満である場合（ステップS905：No）、固体撮像素子200は、ステップS902以降を繰り返し実行する。

[0096] 計数値が2ⁿ以上である場合（ステップS905：Yes）、計数部310は、アドレスイベントを検出し（ステップS906）、転送部380は、検

出信号を転送する（ステップS907）。ステップS907の後に、固体撮像素子200は、ステップS901以降を繰り返し実行する。

[0097] このように、本技術の第1の実施の形態によれば、比較結果COMPに基づいて計数部310が計数値を計数し、計数値の第n桁を検出信号として出力するため、閾値に対応する 2^n をデジタルの制御信号SWにより調整することができる。これにより、閾値をアナログの電圧により調整する場合と比較して、調整に要する時間を短くすることができる。

[0098] [第1の変形例]

上述の第1の実施の形態では、コンパレータ440は、上限電圧および下限電圧の両方を、微分信号Voutと比較していたが、可変電圧と微分信号Voutとを比較することもできる。この第1の実施の形態の第1の変形例のコンパレータ440は、可変電圧と微分信号Voutとを比較する点において第1の実施の形態と異なる。

[0099] 図14は、本技術の第1の実施の形態の第1の変形例における電圧比較部400と制御回路211の制御例とを示す図である。同図におけるaは、第1の実施の形態の第1の変形例における電圧比較部400の一構成例を示す回路図である。同図におけるbは、第1の実施の形態の第1の変形例における制御回路211による制御例を示す図である。

[0100] 同図におけるaに例示するように、第1の変形例の電圧比較部400において、コンパレータ440には、P型トランジスタ443およびN型トランジスタ444が設けられない。また、コンパレータ440には、上限電圧および下限電圧の代わりに、閾値電圧として、可変電圧Vbが入力される。可変電圧Vbは、例えば、制御回路211により生成される。コンパレータ440は、可変電圧Vbとの比較結果COMPを計数部310に出力する。

[0101] また、同図におけるbに例示するように、可変電圧Vbの値は、制御回路211により、上限電圧V_{high}と下限電圧V_{low}とのいずれかに時分割で異なる値に制御される。また、制御回路211は、可変電圧Vbが上限電圧V_{high}と下限電圧V_{low}とのいずれであるかを示す極性信号V_{polarity}を生成

し、計数部310に供給する。例えば、可変電圧 V_b が上限電圧 V_{high} である際に、極性信号 $V_{polarity}$ にハイレベル（電源電圧 V_{DD} など）が設定される。一方、可変電圧 V_b が下限電圧 V_{low} である際に、極性信号 $V_{polarity}$ にローレベル（接地電圧 GND など）が設定される。

[0102] 図15は、本技術の第1の実施の形態の第1の変形例における計数部310の一構成例を示すブロック図である。この第1の実施の形態の第1の変形例の計数部310は、スイッチ311および312をさらに備える点において第1の実施の形態と異なる。

[0103] スイッチ311は、制御回路211からの極性信号 $V_{polarity}$ に従って、電圧比較部400と、上限側カウンタ320との間の経路を開閉するものである。スイッチ312は、極性信号 $V_{polarity}$ に従って、電圧比較部400と、下限側カウンタ330との間の経路を開閉するものである。極性信号 $V_{polarity}$ が、ハイレベル（すなわち、可変電圧 V_b が上限電圧 V_{high} ）である際にスイッチ311が閉状態となり、スイッチ312が開状態となる。一方、極性信号 $V_{polarity}$ が、ローレベル（すなわち、可変電圧 V_b が下限電圧 V_{low} ）である際にスイッチ311が開状態となり、スイッチ312が閉状態となる。なお、スイッチ311は、特許請求の範囲に記載の上限側スイッチの一例であり、スイッチ312は、特許請求の範囲に記載の下限側スイッチの一例である。

[0104] このように、本技術の第1の実施の形態の第1の変形例によれば、コンパレータ440は、可変電圧と微分信号 V_{out} とを比較するため、コンパレータ440内のトランジスタを削減することができる。

[0105] [第2の変形例]

上述の第1の実施の形態では、画素300ごとに計数部310を配置していたが、画素数が多くなるほど、計数部310の個数が多くなり、固体撮像素子200の回路規模が増大するおそれがある。この第1の実施の形態の第2の変形例の固体撮像素子200は、複数の画素300が、計数部310を共有する点において第1の実施の形態と異なる。

- [0106] 図16は、本技術の第1の実施の形態の第2の変形例における画素アレイ部214の一構成例を示す平面図である。この第1の実施の形態の変形例における画素アレイ部214は、複数の画素ブロック301により分割される点において第1の実施の形態と異なる。
- [0107] 画素ブロック301のそれぞれには、 M (M は、2以上の整数)個の画素300が配列される。これらの M 個の画素300は、1つの計数部310を共有する。
- [0108] 図17は、本技術の第1の実施の形態の第2の変形例における画素ブロック301の一構成例を示すブロック図である。この第1の実施の形態の第2の変形例の画素ブロック301は、 M 個の電圧比較部400と、 M 個の初期化制御部390と、計数部310および転送部380とを備える。
- [0109] m (m は、0乃至 $M-1$ の整数)個目の電圧比較部400は、比較結果 $COMP_m$ を計数部310と m 個目の初期化制御部390とに出力する。 m 個目の初期化制御部390は、 m 個目の電圧比較部400にオートゼロ信号 XAZ を供給する。
- [0110] m 個目の初期化制御部390と、 m 個目の初期化制御部390と、計数部310および転送部380とが、 m 個目の画素300を構成する。すなわち、 M 個の画素300は、計数部310および転送部380を共有する。
- [0111] 図18は、本技術の第1の実施の形態の第2の変形例における計数部310の一構成例を示すブロック図である。この第1の実施の形態の第2の変形例の計数部310は、上限側比較結果処理部340および下限側比較結果処理部350をさらに備える点において第1の実施の形態と異なる。
- [0112] 上限側比較結果処理部340は、 M 個の画素のそれぞれの上限電圧との比較結果 $COMP_{m+}$ を処理して1ビットの信号を生成するものである。この上限側比較結果処理部340は、処理結果のビットを上限側カウンタ320に供給する。
- [0113] 下限側比較結果処理部350は、 M 個の画素のそれぞれの下限電圧との比較結果 $COMP_{m-}$ を処理して1ビットの信号を生成するものである。この

下限側比較結果処理部350は、処理結果のビットを下限側カウンタ330に供給する。

[0114] 図19は、本技術の第1の実施の形態の第2の変形例における上限側比較結果処理部340の一構成例を示す回路図である。同図におけるaは、XORゲートを用いる場合の上限側比較結果処理部340の回路図の一例である。同図におけるbは、OR（論理和）ゲートを用いる場合の上限側比較結果処理部340の回路図の一例である。同図におけるcは、スイッチを用いる場合の上限側比較結果処理部340の回路図の一例である。

[0115] 同図におけるaに例示するように上限側比較結果処理部340には、XORゲート341が配置される。このXORゲート341は、M個の比較結果COMP_{m+}の排他的論理和を比較結果COMP₊（処理結果）として上限側カウンタ320に出力するものである。

[0116] なお、同図におけるbに例示するように上限側比較結果処理部340にXORゲート341の代わりにORゲート342を配置することもできる。このORゲート342は、M個の比較結果COMP_{m+}の論理和を比較結果COMP₊として上限側カウンタ320に出力するものである。

[0117] また、同図におけるcに例示するように上限側比較結果処理部340にXORゲート341の代わりにM個のスイッチ343を配置することもできる。m個目のスイッチ343は、制御回路211からの選択信号SELCに従って、m個目の比較結果COMP_{m+}を比較結果COMP₊として上限側カウンタ320に出力するものである。制御回路211は、選択信号SELCにより、M個の比較結果COMP_{m+}のいずれか1つを出力させる。出力させる比較結果は、例えば、一定期間ごとに切り替えられる。

[0118] 例えば、比較結果COMP₁₊が一定期間に亘ってハイレベルになり、少し遅れて比較結果COMP₂₊が一定期間に亘ってハイレベルになったものとする。また、比較結果COMP₁₊およびCOMP₂₊のそれぞれのハイレベルの期間が一部重なるものとする。この場合に、XORゲート341を設ける構成では、上限側カウンタ320が2回カウントアップする。一方、

ORゲート342を設ける構成では、上限側カウンタ320が1回のみカウントアップする。このように、ORゲート342を設ける構成では、カウント回数を低減することができる。

[0119] また、スイッチ343を配置する構成では、M個の画素のうち一部の比較結果のみを選択し、残りを出力せずに間引くことができる。

[0120] なお、下限側比較結果処理部350の構成は、上限側比較結果処理部340と同様である。

[0121] このように、本技術の第1の実施の形態の第2の変形例によれば、複数の画素300が1つの計数部310を共有するため、画素ごとに計数部310を配置する場合と比較して、固体撮像素子200の回路規模を削減することができる。

[0122] [第3の変形例]

上述の第1の実施の形態の第2の変形例では、コンパレータ440は、上限電圧および下限電圧の両方を、微分信号 V_{out} と比較していたが、可変電圧と微分信号 V_{out} とを比較することもできる。この第1の実施の形態の第3の変形例は、第2の変形例に第1の変形例をさらに適用したものである。

[0123] 図20は、本技術の第1の実施の形態の第3の変形例における計数部310の一構成例を示すブロック図である。第1の実施の形態の第3の変形例におけるコンパレータ440および制御回路211の構成は、第1の実施の形態の第1の変形例と同様である。

[0124] また、第3の変形例の計数部310は、スイッチ311乃至314などの複数のスイッチが設けられる。スイッチの個数は、入力される比較結果 $COMP_m$ の2倍である。例えば、比較結果 $COMP_1$ および $COMP_2$ が入力される場合、スイッチ311乃至314の4個が配置される。

[0125] スイッチ311は、制御回路211からの極性信号 $V_{polarity}$ に従って、比較結果 $COMP_1$ に対応する電圧比較部400と、上限側比較結果処理部340との間の経路を開閉するものである。スイッチ312は、極性信号 V_p

olarityに従って、比較結果COMP 2に対応する電圧比較部400と、上限側比較結果処理部340との間の経路を開閉するものである。スイッチ313は、極性信号V_{polarity}に従って、比較結果COMP 1に対応する電圧比較部400と、下限側比較結果処理部350との間の経路を開閉するものである。スイッチ314は、極性信号V_{polarity}に従って、比較結果COMP 2に対応する電圧比較部400と、下限側比較結果処理部350との間の経路を開閉するものである。

[0126] 極性信号V_{polarity}が、ハイレベル（すなわち、可変電圧V_bが上限電圧V_{high}）である際にスイッチ311および312が閉状態となり、スイッチ313および314が開状態となる。一方、極性信号V_{polarity}が、ローレベル（すなわち、可変電圧V_bが下限電圧V_{low}）である際にスイッチ311および312が開状態となり、スイッチ313および314が閉状態となる。なお、スイッチ311および312は、特許請求の範囲に記載の上限側スイッチの一例であり、スイッチ313および314は、特許請求の範囲に記載の下限側スイッチの一例である。

[0127] 比較結果が3個以上の場合には、比較結果が1つ増加するたびに、上限側および下限側にスイッチが1つずつ追加される。

[0128] このように、本技術の第1の実施の形態の第3の変形例によれば、コンパレータ440は、可変電圧と微分信号V_{out}とを比較するため、コンパレータ440内のトランジスタを削減することができる。

[0129] <2. 第2の実施の形態>

上述の第1の実施の形態では、微分信号V_{out}が上限電圧より高くなった回数と、微分信号が上限電圧より低くなった回数とを上限側カウンタ320および下限側カウンタ330により個別に計数していた。ただし、この構成では、蛍光灯などでフリッカが生じた際に、フリッカによる周期的な明暗の変化をアドレスイベントして検出してしまい、アドレスイベントの検出回数が増大するおそれがある。この第2の実施の形態の計数部310は、アップダウンカウンタを配置してフリッカの影響を抑制した点において第1の実

施の形態と異なる。

[0130] 図21は、本技術の第2の実施の形態における計数部310の一構成例を示すブロック図である。この第2の実施の形態の計数部310は、アップダウンカウンタ361、上限側比較回路362および下限側比較回路363を備える。

[0131] アップダウンカウンタ361は、ハイレベルの比較結果COMP+が入力された際に計数值CNTの増分処理を行い、ローレベルの比較結果COMP-が入力された際に計数值CNTの減分処理を行うものである。すなわち、微分信号Voutが上限電圧より高くなったときに計数值CNTがカウントアップされ、微分信号Voutが下限電圧より低くなったときに計数值CNTがカウントダウンされる。アップダウンカウンタ361は、計数值CNTを上限側比較回路362および下限側比較回路363に供給する。

[0132] なお、アップダウンカウンタ361は、比較結果COMP+により増分処理を行い、比較結果COMP-により減分処理を行っているが、この構成に限定されない。アップダウンカウンタ361は、比較結果COMP+により減分処理を行い、比較結果COMP-により増分処理を行うこともできる。

[0133] 上限側比較回路362は、制御回路211からのデジタル値Dth+と計数值CNTとを比較するものである。ここで、デジタル値Dth+は、上限閾値を示す。この上限側比較回路362は、比較結果を検出信号DET+として出力する。

[0134] 下限側比較回路363は、制御回路211からのデジタル値Dth-と計数值CNTとを比較するものである。ここで、デジタル値Dth-は、下限閾値を示す。この下限側比較回路363は、比較結果を検出信号DET-として出力する。

[0135] 例えば、フリッカにより、一定時間に亘って光量が増大し、その後一定時間に亘って光量が減少したものとする。光量の増大により、微分信号Voutが上限電圧より高くなった回数を10回とし、光量の減少により、微分信号Voutが下限電圧より低くなった回数を10回とする。また、上限お

よび下限の閾値を示す 2^n を「8」とする。上限側カウンタ320および下限側カウンタ330により個別に計数する第1の実施の形態では、上限側カウンタ320および下限側カウンタ330のそれぞれで計数値が「8」を超え、オンイベントおよびオフイベントが1回ずつ検出される。

[0136] これに対して、アップダウンカウンタ361を配置する場合、例えば、計数値の初期値を「-5」に設定し、上限側の閾値を示すデジタル値 D_{th+} を「+8」とし、下限側の閾値を示すデジタル値 D_{th-} を「-8」とする。これにより、光量増大時に計数値が「+5」まで増分され、その後に計数値が「-5」まで減分される。計数値が「-8」乃至「+8」の範囲内であるため、オンイベントおよびオフイベントのいずれも検出されない。このように、比較結果 $COMP+$ によるカウントアップと、比較結果 $COMP-$ によるカウントダウンとが互いに相殺されるため、フリッカの影響を抑制することができる。

[0137] また、第1の実施の形態のようにカウンタがいずれかの桁のみを出力する場合、例えば、バイナリカウンタでは、 2^n （8など）と、 2^{n+1} （16など）との間の値に閾値を調整することができない。これに対して、アップダウンカウンタ361は、第 n 桁のみでなく、計数値 CNT 全体を出力し、後段でデジタル値（閾値）と比較する。これにより、 2^n と 2^{n+1} との間を閾値とすることもできるようになり、閾値をより細かく調整することができる。

[0138] なお、アップダウンカウンタ361は、第1の実施の形態と同様に、上限閾値に対応する第 n_+ 桁と、下限閾値に対応する第 n_- 桁とを検出信号 $DET+$ および $DET-$ として出力することもできる。ここで、 n_+ および n_- は、互いに異なる0乃至 $N-1$ の整数である。この場合、上限側比較回路362および下限側比較回路363は不要となる。また、計数部310に上限側比較回路362および下限側比較回路363の両方を配置しているが、一方のみを配置することもできる。

[0139] このように、本技術の第2の実施の形態によれば、アップダウンカウンタ361は、比較結果 $COMP+$ により増分処理を行い、比較結果 $COMP-$

により減分処理を行うため、光量の増大による増分と光量の減少による減分とを相殺することができる。これにより、光量が周期的に増減するフリッカによる影響を抑制することができる。

[0140] [変形例]

上述の第2の実施の形態では、コンパレータ440は、上限電圧および下限電圧の両方を、微分信号 V_{out} と比較していたが、可変電圧と微分信号 V_{out} とを比較することもできる。この第2の実施の形態の変形例は、第2の実施の形態に第1の実施の形態の第1の変形例をさらに適用したものである。

[0141] 図22は、本技術の第2の実施の形態の変形例における計数部310の一構成例を示すブロック図である。第2の実施の形態の変形例におけるコンパレータ440および制御回路211の構成は、第1の実施の形態の第1の変形例と同様である。

[0142] また、第2の実施の形態の変形例のアップダウンカウンタ361には、電圧比較部400からの比較結果COMPと、制御回路221からの極性信号 $V_{polarity}$ とが入力される。このアップダウンカウンタ361は、ハイレベルの極性信号 $V_{polarity}$ とが入力された際に比較結果COMPに応じて計数値CNTの増分処理を行う。一方、アップダウンカウンタ361は、ローレベルの極性信号 $V_{polarity}$ とが入力された際に比較結果COMPに応じて計数値CNTの減分処理を行う。

[0143] このように、本技術の第2の実施の形態の変形例によれば、コンパレータ440は、可変電圧と微分信号 V_{out} とを比較するため、コンパレータ440内のトランジスタを削減することができる。

[0144] <3. 第3の実施の形態>

上述の第1の実施の形態では、固体撮像素子200がアドレスイベントの検出のみを行っていたが、交通事故の状況の記録などの用途で画像データの撮像が要求されることがある。この第3の実施の形態の固体撮像素子200は、画像データをさらに撮像する点において第1の実施の形態と異なる。

[0145] 図23は、本技術の第3の実施の形態における固体撮像素子200の一構成例を示すブロック図である。この第3の実施の形態の固体撮像素子200は、DAC215をさらに備える点において第1の実施の形態と異なる。

[0146] DAC215は、DA (Digital to Analog) 変換により所定の参照信号を生成するものである。例えば、スロープ状にレベルが変化するランプ信号が参照信号として生成される。このDAC215は、参照信号を画素300のそれぞれに供給する。

[0147] また、画素アレイ部214には、モード信号MODEが入力される。このモード信号MODEは、撮像モードおよび検出モードのいずれかを示す信号である。ここで、撮像モードは、参照信号を用いて画像データを撮像するモードである。一方、検出モードは、アドレスイベントを検出するモードである。撮像モードは、例えば、交通事故の状況を画像データにより記録するために用いられる。一方、検出モードは、画像認識などを行う際に用いられる。

[0148] 図24は、本技術の第3の実施の形態における画素300の一構成例を示すブロック図である。この第3の実施の形態の画素300は、参照信号比較部500をさらに備える点において第1の実施の形態と異なる。

[0149] 参照信号比較部500は、光量に応じた画素信号と、DAC215からの参照信号Vrefとを比較するものである。この参照信号比較部500は、比較結果CMを計数部310に供給する。参照信号比較部500の詳細は、後述する。

[0150] 第3の実施の形態の計数部310は、撮像モードにおいて、比較結果CMが反転するまでの期間に亘って計数値を計数し、計数値CNTを信号処理部212に供給する。一方、検出モードにおいては、第1の実施の形態と同様にアドレスイベントを検出する。

[0151] 図25は、本技術の第3の実施の形態における電圧比較部400の一構成例を示す回路図である。この第3の実施の形態の電圧比較部400内のコンパレータ440には、P型トランジスタ443およびN型トランジスタ44

4が配置されない。このため、コンパレータ440は、オンイベントに関する比較結果COMP+のみを出力する。

[0152] また、第3の実施の形態の対数応答部410において、N型トランジスタ412は、光電流を変換した電圧信号を画素信号として参照信号比較部500に供給する。

[0153] 図26は、本技術の第3の実施の形態における計数部310の一構成例を示すブロック図である。この第3の実施の形態の計数部310は、セクタ371および上限側カウンタ320を備える。

[0154] セクタ371は、電圧比較部400からの比較結果COMP+と、参照信号比較部500からの比較結果CMとのいずれかをモード信号MODEに従って選択するものである。このセクタ371は、撮像モードにおいて比較結果CMを選択して上限側カウンタ320に出力し、検出モードにおいて比較結果COMP+を選択して上限側カウンタ320に出力する。

[0155] 第3の実施の形態の上限側カウンタ320には、モード信号MODEがさらに入力される。撮像モードにおいて上限側カウンタ320は、セクタ371からの出力信号（比較結果CM）が初期値から反転するまでの期間に亘って計数值CNTを計数し、信号処理部212に供給する。信号処理部212は、画素毎の計数值CNTを示すデータを、その画素の画素データとして二次元格子状に配列し、画像データを生成する。

[0156] 一方、検出モードにおいて上限側カウンタ320は、セクタ371から、ハイレベルの出力信号（比較結果COMP+）が出力されるたびに計数值を計数し、制御信号SW+に従って第n桁を、オンイベントの検出信号DET+として転送部380に出力する。

[0157] 図27は、本技術の第3の実施の形態における参照信号比較部500の一構成例を示す回路図である。この参照信号比較部500は、セクタ511、転送トランジスタ512、リセットトランジスタ513、増幅トランジスタ514およびコンパレータ515を備える。参照信号比較部500内のトランジスタとして、例えば、N型のMOSトランジスタが用いられる。

- [0158] セレクタ511は、モード信号MODEに従って、電源端子と、転送トランジスタ512とのいずれかを選択して電流電圧変換部416に接続するものである。このスイッチ511は、撮像モードにおいて転送トランジスタ512を電流電圧変換部416に接続し、検出モードにおいて電源端子を電流電圧変換部416に接続する。
- [0159] 転送トランジスタ512は、制御回路211からの転送信号SHに従って電流電圧変換部416からの電荷を浮遊拡散層に転送するものである。リセットトランジスタ513は、制御回路211からのリセット信号RSTに従って、浮遊拡散層を初期化するものである。増幅トランジスタ514は、浮遊拡散層の電位を増幅し、画素信号としてコンパレータ515に供給するものである。コンパレータ515は、画素信号と、DAC215からの参照信号Vrefとを比較するものである。
- [0160] 制御回路211は、撮像モードにおいて、露光終了の直前にリセット信号RSTによりリセットレベルを生成させ、露光終了時に転送信号SHにより電荷を転送させて信号レベルを生成させる。
- [0161] 上述の構成により、計数部310は、オンイベントの検出処理と、画素データを生成するAD変換処理との両方に用いられる。このため、AD変換のためのカウンタを計数部310の外部に追加する構成と比較して、固体撮像素子200の回路規模を削減することができる。
- [0162] このように、本技術の第3の実施の形態によれば、計数部310は、参照信号との比較結果CMと、閾値電圧との比較結果COMP+とのいずれかに基づいて計数値を計数するため、比較結果CMに基づいて計数を行うカウンタを追加する必要がなくなる。これにより、そのカウンタを追加する場合と比較して、固体撮像素子200の回路規模を削減することができる。
- [0163] [第1の変形例]
- 上述の第3の実施の形態では、計数部310は、Nビットの計数値CNT（すなわち、画素データ）を出力していたが、Nビットでは、画素データのデータサイズが不足することがある。そこで、この第3の実施の形態の第1

の変形例の計数部310は、画素データのサイズを拡大して、データサイズの不足を解消した点において、第3の実施の形態と異なる。

[0164] 図28は、本技術の第3の実施の形態の第1の変形例における計数部310の一構成例を示すブロック図である。この第3の実施の形態の第1の変形例の計数部310は、セレクタ372および下限側カウンタ330をさらに備える点において第3の実施の形態と異なる。

[0165] また、第3の実施の形態の第1の変形例のコンパレータ440（不図示）には、P型トランジスタ443およびN型トランジスタ444がさらに配置され、コンパレータ440は、比較結果COMP-をさらに出力するものとする。

[0166] また、第3の実施の形態の第1の変形例の上限側カウンタ320は、撮像モードにおいて第N桁のビットをセレクタ372に供給する。また、上限側カウンタ320は、Nビットを、2Nビットの計数值CNTの下位桁のビット列として信号処理部212に供給する。

[0167] 一方、検出モードにおいて上限側カウンタ320は、セレクタ371から、ハイレベルの出力信号（比較結果COMP+）が出力されるたびに計数值を計数し、制御信号SW+に従って第n桁を、オンイベントの検出信号DET+として転送部380に出力する。

[0168] セレクタ372は、モード信号MODEに従って、上限側カウンタ320からの第N桁と、比較結果COMP-とのいずれかを下限側カウンタ330に出力するものである。なお、セレクタ371は、特許請求の範囲に記載の前段セレクタの一例であり、セレクタ372は、特許請求の範囲に記載の後段セレクタの一例である。セレクタ371および372からなる回路は、特許請求の範囲に記載の選択部の一例である。

[0169] 第3の実施の形態の第1の変形例の下限側カウンタ330は、撮像モードにおいてセレクタ372からハイレベルの出力信号（第N桁）が出力されるたびにNビットの計数值を計数する。そして、下限側カウンタ330は、そのNビットを2Nビットの計数值CNTの上位桁のビット列として信号処理

部 2 1 2 に供給する。

[0170] 前段の上限側カウンタ 3 2 0 からの N ビットと後段の下限側カウンタ 3 3 0 からの N ビットとにより、2 N ビットの計数值 CNT が画素毎に生成される。信号処理部 2 1 2 は、画素毎の計数值 CNT を示すデータを、その画素の画素データとして二次元格子状に配列し、画像データを生成する。なお、上限側カウンタ 3 2 0 は、特許請求の範囲に記載の前段カウンタの一例であり、下限側カウンタ 3 3 0 は、特許請求の範囲に記載の後段カウンタの一例である。

[0171] 一方、検出モードにおいて下限側カウンタ 3 3 0 は、セレクタ 3 7 1 から、ローレベルの出力信号（比較結果 COMP-）が出力されるたびに計数值を計数し、制御信号 SW- に従って第 n 桁を、オフイベントの検出信号 DET- として転送部 3 8 0 に出力する。

[0172] なお、前段に上限側カウンタ 3 2 0 を配置し、後段に下限側カウンタ 3 3 0 を配置しているが、この構成に限定されない。逆に、上限側カウンタ 3 2 0 を後段に配置し、下限側カウンタ 3 3 0 を前段に配置することもできる。

[0173] このように、本技術の第 3 の実施の形態の第 1 の変形例によれば、上限側カウンタ 3 2 0 の後段に下限側カウンタ 3 3 0 をさらに配置したため、上限側カウンタ 3 2 0 のみの場合よりも大きなサイズ（2 N ビットなど）の計数值を計数することができる。

[第 2 の変形例]

上述の第 3 の実施の形態の第 1 の変形例では、計数部 3 1 0 は、2 N ビットの計数值 CNT（すなわち、画素データ）を出力していたが、2 N ビットでは、画素データのデータサイズが不足することがある。そこで、この第 3 の実施の形態の第 2 の変形例の計数部 3 1 0 は、画素データのサイズをさらに拡大して、データサイズの不足を解消した点において、第 3 の実施の形態と異なる。

[0174] 図 2 9 は、本技術の第 3 の実施の形態の第 2 の変形例における計数部 3 1 0 の一構成例を示すブロック図である。この第 3 の実施の形態の第 2 の変形

例の計数部310は、スイッチ373および予備カウンタ374をさらに備える点において第3の実施の形態と異なる。

[0175] スイッチ373は、モード信号MODEに従って下限側カウンタ330の第N桁目を出力する端子と予備カウンタ374の入力端子との間の経路を開閉するものである。このスイッチ373は、撮像モードにおいて閉状態に移行し、検出モードにおいて開状態に移行する。

[0176] 予備カウンタ374は、撮像モードにおいて、スイッチ373からハイレベルの出力信号（第N桁）が出力されるたびにM（Mは、整数）ビットの計数値を計数するものである。予備カウンタ374は、そのMビットを計数値CNTの上位桁のビット列として信号処理部212に供給する。上限側カウンタ320からのNビットと下限側カウンタ330からのNビットと予備カウンタ374のMビットとにより、 $2N+M$ ビットの計数値CNTが画素毎に生成される。

[0177] なお、予備カウンタ374は、図30に例示するように、上限側カウンタ320の前段に配置することもできる。セレクタ371と参照信号比較部500との間に予備カウンタ374を配置することにより、図29と比較して、上限側カウンタ320のN桁のLSBの寄生容量を小さくすることができる。これにより、消費電力を削減することができる。

[0178] このように、本技術の第3の実施の形態の第1の変形例によれば、予備カウンタ374をさらに配置したため、上限側カウンタ320および下限カウンタ330のみの場合よりも大きなサイズ（ $2N+M$ ビットなど）の計数値を計数することができる。

[0179] <4. 第4の実施の形態に係る撮像装置（スキャン方式）>

上述した第1構成例に係る撮像装置20は、非同期型の読出し方式にてイベントを読み出す非同期型の撮像装置である。但し、イベントの読出し方式としては、非同期型の読出し方式に限られるものではなく、同期型の読出し方式であってもよい。同期型の読出し方式が適用される撮像装置は、所定のフレームレートで撮像を行う通常の撮像装置と同じ、スキャン方式の撮像装

置である。

[0180] 図31は、本開示に係る技術が適用される撮像システム10における撮像装置20として用いられる、第2構成例に係る撮像装置、即ち、スキャン方式の撮像装置の構成の一例を示すブロック図である。

[0181] 図31に示すように、本開示の撮像装置としての第2構成例に係る撮像装置20は、画素アレイ部21、駆動部22、信号処理部25、読出し領域選択部27、及び、信号生成部28を備える構成となっている。

[0182] 画素アレイ部21は、複数の画素30を含む。複数の画素30は、読出し領域選択部27の選択信号に応答して出力信号を出力する。複数の画素30のそれぞれの構成は、図4に記載の画素300と同様である。複数の画素30は、光の強度の変化量に対応する出力信号を出力する。複数の画素30は、図31に示すように、行列状に2次元配置されていてもよい。

[0183] 駆動部22は、複数の画素30のそれぞれを駆動して、各画素30で生成された画素信号を信号処理部25に出力させる。尚、駆動部22及び信号処理部25については、階調情報を取得するための回路部である。従って、イベント情報のみを取得する場合は、駆動部22及び信号処理部25は無くてもよい。

[0184] 読出し領域選択部27は、画素アレイ部21に含まれる複数の画素30のうちの一部を選択する。具体的には、読出し領域選択部27は、画素アレイ部21の各画素30からのリクエストに応じて選択領域を決定する。例えば、読出し領域選択部27は、画素アレイ部21に対応する2次元行列の構造に含まれる行のうちいずれか1つもしくは複数の行を選択する。読出し領域選択部27は、予め設定された周期に応じて1つもしくは複数の行を順次選択する。また、読出し領域選択部27は、画素アレイ部21の各画素30からのリクエストに応じて選択領域を決定してもよい。

[0185] 信号生成部28は、読出し領域選択部27によって選択された画素の出力信号に基づいて、選択された画素のうちイベントを検出した活性画素に対応するイベント信号を生成する。イベントは、光の強度が変化するイベント

である。活性画素は、出力信号に対応する光の強度の変化量が予め設定された閾値を超える、又は、下回る画素である。例えば、信号生成部 28 は、画素の出力信号を基準信号と比較し、基準信号よりも大きい又は小さい場合に出力信号を出力する活性画素を検出し、当該活性画素に対応するイベント信号を生成する。

[0186] 信号生成部 28 については、例えば、信号生成部 28 に入ってくる信号を調停するような列選択回路を含む構成とすることができる。また、信号生成部 28 については、イベントを検出した活性画素の情報の出力のみならず、イベントを検出しない非活性画素の情報もを出力する構成とすることができる。

[0187] 信号生成部 28 からは、出力線 15 を通して、イベントを検出した活性画素のアドレス情報及びタイムスタンプ情報（例えば、(X, Y, T)）が出力される。但し、信号生成部 28 から出力されるデータについては、アドレス情報及びタイムスタンプ情報だけでなく、フレーム形式の情報（例えば、(0, 0, 1, 0, ...)）であってもよい。

[0188] <5. 移動体への応用例>

本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

[0189] 図 32 は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

[0190] 車両制御システム 12000 は、通信ネットワーク 12001 を介して接続された複数の電子制御ユニットを備える。図 32 に示した例では、車両制御システム 12000 は、駆動系制御ユニット 12010、ボディ系制御ユニット 12020、車外情報検出ユニット 12030、車内情報検出ユニット 12040、及び統合制御ユニット 12050 を備える。また、統合制御

ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。

[0191] 駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

[0192] ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリーシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウinker又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

[0193] 車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

[0194] 撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部

12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

[0195] 車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

[0196] マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。

[0197] また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0198] また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

[0199] 音声画像出力部 12052 は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図 32 の例では、出力装置として、オーディオスピーカ 12061、表示部 12062 及びインストルメントパネル 12063 が例示されている。表示部 12062 は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

[0200] 図 33 は、撮像部 12031 の設置位置の例を示す図である。

[0201] 図 33 では、撮像部 12031 として、撮像部 12101、12102、12103、12104、12105 を有する。

[0202] 撮像部 12101、12102、12103、12104、12105 は、例えば、車両 12100 のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部 12101 及び車室内のフロントガラスの上部に備えられる撮像部 12105 は、主として車両 12100 の前方の画像を取得する。サイドミラーに備えられる撮像部 12102、12103 は、主として車両 12100 の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部 12104 は、主として車両 12100 の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部 12105 は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

[0203] なお、図 33 には、撮像部 12101 ないし 12104 の撮影範囲の一例が示されている。撮像範囲 12111 は、フロントノーズに設けられた撮像部 12101 の撮像範囲を示し、撮像範囲 12112、12113 は、それぞれサイドミラーに設けられた撮像部 12102、12103 の撮像範囲を示し、撮像範囲 12114 は、リアバンパ又はバックドアに設けられた撮像部 12104 の撮像範囲を示す。例えば、撮像部 12101 ないし 12104 で撮像された画像データが重ね合わせられることにより、車両 12100

を上方から見た俯瞰画像が得られる。

[0204] 撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

[0205] 例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化（車両12100に対する相対速度）を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度（例えば、0km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0206] 例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

[0207] 撮像部12101ないし12104の少なくとも1つは、赤外線を検出す

る赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するかどうかを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。

[0208] 以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031等に適用され得る。具体的には例えば、図1の撮像装置100を、撮像部12031に適用することができる。撮像部12031に本開示に係る技術を適用することにより、閾値の調整に要する時間を短縮してシステムの利便性や安全性を向上させることができる。

[0209] なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

[0210] また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体とし

て捉えてもよい。この記録媒体として、例えば、CD (Compact Disc)、MD (MiniDisc)、DVD (Digital Versatile Disc)、メモリカード、ブルーレイディスク (Blu-ray (登録商標) Disc) 等を用いることができる。

[0211] なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。

[0212] なお、本技術は以下のような構成もとることができる。

(1) 入射光の変化量に応じたアナログ信号と所定の電圧範囲の境界を示す所定電圧とを比較して比較結果を電圧比較結果として出力する電圧比較部と、

前記アナログ信号が前記電圧範囲外であることを示す前記電圧比較結果が出力されるたびに計数値を計数する計数部とを具備する固体撮像素子。

(2) 所定の制御信号を供給する制御回路をさらに具備し、

前記計数部は、前記制御信号に従って前記計数値を示す複数のビットのいずれかを選択して出力する

前記(1)記載の固体撮像素子。

(3) 前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、

前記計数部は、

前記アナログ信号が前記上限電圧より高い旨を示す前記電圧比較結果が出力されるたびに計数値を計数する上限側カウンタと、

前記アナログ信号が前記下限電圧より低い旨を示す前記電圧比較結果が出力されるたびに計数値を計数する下限側カウンタと

を備える前記(2)記載の固体撮像素子。

(4) 前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、

前記計数部は、

前記可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限カウ

ンタとの間の経路を開閉する上限側スイッチと、

前記極性信号に従って前記電圧比較部と前記下限カウンタとの間の経路を開閉する下限側スイッチと

をさらに備える

前記（３）記載の固体撮像素子。

（５）前記入射光の光量に応じた画素信号と所定の参照信号とを比較して比較結果を参照信号比較結果として出力する参照信号比較部をさらに具備し、

前記計数部は、

前記電圧比較結果と前記参照信号比較結果とのいずれかを選択する選択部と、

前記選択された比較結果に基づいて前記計数値を計数するカウンタとを備える前記（１）記載の固体撮像素子。

（６）前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、

前記電圧比較結果は、前記上限電圧との比較結果を示す上限側比較結果と前記下限電圧との比較結果を示す下限側比較結果とを含み、

前記カウンタは、前段カウンタおよび後段カウンタを備え、

前記選択部は、

前記上限側比較結果および前記下限側比較結果の一方と前記参照信号比較結果とのいずれかを選択して前記前段カウンタに供給する前段セクタと、

前記上限側比較結果および前記下限側比較結果の他方と前記前段カウンタの出力ビットとのいずれかを選択して前記後段カウンタに供給する後段セクタと

を備える前記（５）記載の固体撮像素子。

（７）前記カウンタは、さらに予備カウンタを備える

前記（６）記載の固体撮像素子。

（８）前記予備カウンタは、前記後段カウンタの出力ビットに基づいて計数値を計数し、

前記後段セレクトと前記予備カウンタとの間の経路を開閉するスイッチをさらに具備する

前記（７）記載の固体撮像素子。

（９）前記予備カウンタは、前記前段セレクトと前記参照信号比較部との間に挿入される

前記（７）記載の固体撮像素子。

（１０）所定の閾値を供給する制御回路と、

前記計数部は、

前記アナログ信号が前記電圧範囲外であることを示す前記電圧比較結果が出力されるたびに前記計数値を計数するカウンタと、

前記計数値と前記閾値とを比較する閾値比較部とを備える前記（１）記載の固体撮像素子。

（１１）前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、

前記カウンタは、

前記アナログ信号が前記上限電圧より高い旨を示す前記電圧比較結果が出力された場合には前記計数値に対して増分処理および減分処理の一方を行い、前記アナログ信号が前記下限電圧より低い旨を示す前記電圧比較結果が出力された場合には、前記計数値に対して前記増分処理および前記減分処理の他方を行う

前記（１０）記載の固体撮像素子。

（１２）前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、

前記カウンタは、前記可変電圧の値を示す極性信号と前記電圧比較結果とに基づいて前記増分処理および前記減分処理の一方を行う

前記（１１）記載の固体撮像素子。

（１３）前記電圧比較部は、複数の画素のそれぞれに配置され、

前記計数部は、前記複数の画素を配列した画素ブロックに配置され、

前記計数部は、

前記複数の画素のそれぞれに対応する前記電圧比較結果を処理する比較結果処理部と、

前記比較結果処理部の処理結果に基づいて前記計数値を計数するカウンタと

を備える前記（１）から（１２）のいずれかに記載の固体撮像素子。

（１４）前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、

前記比較結果処理部は、

前記上限電圧に対応する前記電圧比較結果を処理する上限側比較結果処理部と、

前記下限電圧に対応する前記電圧比較結果を処理する下限側比較結果処理部と

を備え、

前記計数部は、

前記可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限側比較結果処理部との間の経路を開閉する上限側スイッチと、

前記極性信号に従って前記電圧比較部と前記下限側比較結果処理部との間の経路を開閉する下限側スイッチと

をさらに備える

前記（１３）記載の固体撮像素子。

（１５）前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記電圧比較結果の排他的論理和を前記処理結果として出力する

前記（１３）記載の固体撮像素子。

（１６）前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記電圧比較結果の論理和を前記処理結果として出力する

前記（１３）記載の固体撮像素子。

（１７）前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記

電圧比較結果のいずれかを選択して前記処理結果として出力する

前記（１３）記載の固体撮像素子。

（１８）前記電圧比較部は、

光電流を電圧信号に変換する電流電圧変換部と、

前記電圧信号を微分して前記アナログ信号として出力する微分回路と、

前記アナログ信号と前記所定電圧とを比較するコンパレータと

を備える

前記（１）から（１７）のいずれかに記載の固体撮像素子。

（１９）前記計数値が計数されるたびに前記微分回路を制御して前記アナログ信号を所定の初期値にする初期化制御部をさらに具備する

前記（１８）記載の固体撮像素子。

（２０）前記計数値と所定の閾値とを比較した結果を示す信号を転送し、前記信号を転送した後に前記計数値を初期化する転送部をさらに具備する

前記（１）から（１９）のいずれかに記載の固体撮像素子。

符号の説明

[0213]	100	撮像装置
	110	撮像レンズ
	120	記録部
	130	制御部
	200	固体撮像素子
	201	受光チップ
	202	回路チップ
	211	制御回路
	212	信号処理部
	213	アービタ
	214	画素アレイ部
	215	DAC
	300	画素

- 301 画素ブロック
- 310 計数部
 - 311～314、324、325、326、334、335、336、343、373 スイッチ
- 320 上限側カウンタ
 - 321、331 第0桁出力部
 - 322、332 第1桁出力部
 - 323、333 第2桁出力部
- 330 下限側カウンタ
- 340 上限側比較結果処理部
 - 341、393、394 XOR（排他的論理和）ゲート
 - 342 OR（論理和）ゲート
- 350 下限側比較結果処理部
- 361 アップダウンカウンタ
- 362 上限側比較回路
- 363 下限側比較回路
- 371、372、511 セレクタ
- 374 予備カウンタ
- 380 転送部
- 390 初期化制御部
 - 391、392 遅延部
- 400 電圧比較部
- 410 対数応答部
 - 411 光電変換素子
 - 412、415、435、442、444 N型トランジスタ
 - 413、431、434 コンデンサ
 - 414、421、422、432、433、441、443 P型トランジスタ

- 4 1 6 電流電圧変換部
- 4 2 0 バッファ
- 4 3 0 微分回路
- 4 4 0 コンパレータ
- 5 0 0 参照信号比較部
- 5 1 2 転送トランジスタ
- 5 1 3 リセットトランジスタ
- 5 1 4 増幅トランジスタ
- 5 1 5 コンパレータ
- 1 2 0 3 1 撮像部

請求の範囲

- [請求項1] 入射光の変化量に応じたアナログ信号と所定の電圧範囲の境界を示す所定電圧とを比較して比較結果を電圧比較結果として出力する電圧比較部と、
- 前記アナログ信号が前記電圧範囲外であることを示す前記電圧比較結果が出力されるたびに計数値を計数する計数部と
- を具備する固体撮像素子。
- [請求項2] 所定の制御信号を供給する制御回路をさらに具備し、
- 前記計数部は、前記制御信号に従って前記計数値を示す複数のビットのいずれかを選択して出力する
- 請求項1記載の固体撮像素子。
- [請求項3] 前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、
- 前記計数部は、
- 前記アナログ信号が前記上限電圧より高い旨を示す前記電圧比較結果が出力されるたびに計数値を計数する上限側カウンタと、
- 前記アナログ信号が前記下限電圧より低い旨を示す前記電圧比較結果が出力されるたびに計数値を計数する下限側カウンタと
- を備える請求項2記載の固体撮像素子。
- [請求項4] 前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、
- 前記計数部は、
- 前記可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限カウンタとの間の経路を開閉する上限側スイッチと、
- 前記極性信号に従って前記電圧比較部と前記下限カウンタとの間の経路を開閉する下限側スイッチと
- をさらに備える
- 請求項3記載の固体撮像素子。

- [請求項5] 前記入射光の光量に応じた画素信号と所定の参照信号とを比較して比較結果を参照信号比較結果として出力する参照信号比較部をさらに具備し、
- 前記計数部は、
- 前記電圧比較結果と前記参照信号比較結果とのいずれかを選択する選択部と、
- 前記選択された比較結果に基づいて前記計数値を計数するカウンタと
- を備える請求項1記載の固体撮像素子。
- [請求項6] 前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、
- 前記電圧比較結果は、前記上限電圧との比較結果を示す上限側比較結果と前記下限電圧との比較結果を示す下限側比較結果とを含み、
- 前記カウンタは、前段カウンタおよび後段カウンタを備え、
- 前記選択部は、
- 前記上限側比較結果および前記下限側比較結果の一方と前記参照信号比較結果とのいずれかを選択して前記前段カウンタに供給する前段セレクトと、
- 前記上限側比較結果および前記下限側比較結果の他方と前記前段カウンタの出力ビットとのいずれかを選択して前記後段カウンタに供給する後段セレクトと
- を備える請求項5記載の固体撮像素子。
- [請求項7] 前記カウンタは、さらに予備カウンタを備える
- 請求項6記載の固体撮像素子。
- [請求項8] 前記予備カウンタは、前記後段カウンタの出力ビットに基づいて計数値を計数し、
- 前記後段セレクトと前記予備カウンタとの間の経路を開閉するスイッチをさらに具備する

請求項 7 記載の固体撮像素子。

[請求項9] 前記予備カウンタは、前記前段セレクタと前記参照信号比較部との間に挿入される

請求項 7 記載の固体撮像素子。

[請求項10] 所定の閾値を供給する制御回路と、
前記計数部は、
前記アナログ信号が前記電圧範囲外であることを示す前記電圧比較結果が出力されるたびに前記計数値を計数するカウンタと、
前記計数値と前記閾値とを比較する閾値比較部と
を備える請求項 1 記載の固体撮像素子。

[請求項11] 前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、
前記カウンタは、
前記アナログ信号が前記上限電圧より高い旨を示す前記電圧比較結果が出力された場合には前記計数値に対して増分処理および減分処理の一方を行い、前記アナログ信号が前記下限電圧より低い旨を示す前記電圧比較結果が出力された場合には、前記計数値に対して前記増分処理および前記減分処理の他方を行う
請求項 10 記載の固体撮像素子。

[請求項12] 前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、
前記カウンタは、前記可変電圧の値を示す極性信号と前記電圧比較結果とに基づいて前記増分処理および前記減分処理の一方を行う
請求項 11 記載の固体撮像素子。

[請求項13] 前記電圧比較部は、複数の画素のそれぞれに配置され、
前記計数部は、前記複数の画素を配列した画素ブロックに配置され、
前記計数部は、

前記複数の画素のそれぞれに対応する前記電圧比較結果を処理する比較結果処理部と、

前記比較結果処理部の処理結果に基づいて前記計数値を計数するカウンタと

を備える請求項 1 記載の固体撮像素子。

[請求項14]

前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、

前記比較結果処理部は、

前記上限電圧に対応する前記電圧比較結果を処理する上限側比較結果処理部と、

前記下限電圧に対応する前記電圧比較結果を処理する下限側比較結果処理部と

を備え、

前記計数部は、

前記可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限側比較結果処理部との間の経路を開閉する上限側スイッチと、

前記極性信号に従って前記電圧比較部と前記下限側比較結果処理部との間の経路を開閉する下限側スイッチと

をさらに備える

請求項 1 3 記載の固体撮像素子。

[請求項15]

前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記電圧比較結果の排他的論理和を前記処理結果として出力する

請求項 1 3 記載の固体撮像素子。

[請求項16]

前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記電圧比較結果の論理和を前記処理結果として出力する

請求項 1 3 記載の固体撮像素子。

[請求項17]

前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記電圧比較結果のいずれかを選択して前記処理結果として出力する

請求項 1 3 記載の固体撮像素子。

[請求項18]

前記電圧比較部は、

光電流を電圧信号に変換する電流電圧変換部と、

前記電圧信号を微分して前記アナログ信号として出力する微分回路と、

前記アナログ信号と前記所定電圧とを比較するコンパレータとを備える

請求項 1 記載の固体撮像素子。

[請求項19]

前記計数値が計数されるたびに前記微分回路を制御して前記アナログ信号を所定の初期値にする初期化制御部をさらに具備する


請求項 1 8 記載の固体撮像素子。

[請求項20]


前記計数値と所定の閾値とを比較した結果を示す信号を転送し、前記信号を転送した後に前記計数値を初期化する転送部をさらに具備する

請求項 1 記載の固体撮像素子。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]



[図8]




a




b


[図9]




[図10]




[図11]




[図12]




[図13]



[図14]




a




b


[図15]




[図16]




[図17]




[図18]




[図19]



a




b




c


[図20]




[図21]




[図22]




[図23]




[図24]




[図25]




[図26]




[図27]




[図28]




[図29]




[図30]




[図31]



[図32]



[図33]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/038136

A. CLASSIFICATION OF SUBJECT MATTER
Int. Cl. H04N5/3745 (2011.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int. Cl. H04N5/3745

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2019
Registered utility model specifications of Japan 1996-2019
Published registered utility model applications of Japan 1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X A	JP 5-80156 A (SHIMADZU CORP.) 02 April 1993, paragraph [0011], fig. 1 (Family: none)	1, 18 2-17, 19, 20
X	JP 2015-181563 A (SHIMADZU CORP.) 22 October 2015, paragraphs [0076], [0077], fig. 8 & US 2015/0265227 A1, paragraphs [0093], [0094], fig. 8 & CN 104921742 A	1
A	JP 2016-533140 A (CHRONOCAM) 20 October 2016, paragraphs [0025], [0026], fig. 1 & US 2016/0227135 A1, paragraphs [0066], [0067], fig. 1 & WO 2015/036592 A1 & CA 2923701 A1 & CN 105706439 A & KR 10-2016-0071386 A	1-20

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
26.11.2019

Date of mailing of the international search report
10.12.2019

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. H04N5/3745(2011.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. H04N5/3745

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2019年
日本国実用新案登録公報	1996-2019年
日本国登録実用新案公報	1994-2019年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 5-80156 A (株式会社島津製作所) 1993.04.02, 段落 [0011], 図1 (ファミリーなし)	1, 18
A		2-17, 19, 20
X	JP 2015-181563 A (株式会社島津製作所) 2015.10.22, 段落 [0076], [0077], 図8 & US 2015/0265227 A1, 段落 [0093], [0094], 図8 & CN 104921742 A	1

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー	の日の後に公表された文献
「A」特に関連のある文献ではなく、一般的技術水準を示すもの	「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)	「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「O」口頭による開示、使用、展示等に言及する文献	「&」同一パテントファミリー文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願	

国際調査を完了した日 26.11.2019	国際調査報告の発送日 10.12.2019
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 鈴木 明 電話番号 03-3581-1101 内線 3571
	5V 9185

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2016-533140 A (クロノカム) 2016.10.20, 段落 [0025], [0026], 図 1 & US 2016/0227135 A1, 段落 [0066], [0067], 図 1 & WO 2015/036592 A1 & CA 2923701 A1 & CN 105706439 A & KR 10-2016-0071386 A	1-20