

(19) 日本国特許庁 (JP)

(12) 公 開 特 許 公 報 (A)

(11) 特許出願公開番号
特開2012-160595
(P2012-160595A)

(43) 公開日 平成24年8月23日 (2012. 8. 23)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 21/3205 (2006.01)	HO 1 L 21/88 T	5 F O 3 3
HO 1 L 21/768 (2006.01)	HO 1 L 21/88 R	5 F O 4 4
HO 1 L 23/522 (2006.01)	HO 1 L 21/60 3 O 1 N	
HO 1 L 23/532 (2006.01)		
HO 1 L 21/60 (2006.01)		

審査請求 未請求 請求項の数 6 O L (全 14 頁)

(21) 出願番号 (22) 出願日	特願2011-19492 (P2011-19492) 平成23年2月1日 (2011. 2. 1)	(71) 出願人 000003078 株式会社東芝 東京都港区芝浦一丁目1番1号 (74) 代理人 100159938 弁理士 砂井 正之 (74) 代理人 100149803 弁理士 藤原 康高 (74) 代理人 100078019 弁理士 山下 一 (72) 発明者 塚本 哲平 東京都港区芝浦一丁目1番1号 株式会社 東芝内
		最終頁に続く


(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【課題】半導体装置の金属配線を高信頼性化する。

【解決手段】一つの実施形態によれば、半導体装置は、第1の配線材、開口部、及び電極端子部が設けられる。第1の配線材は、半導体基板上の第1の層間絶縁膜上に設けられ、配線層として用いられる。開口部は、第1の配線材上に設けられた第2の層間絶縁膜をエッチングして形成される。電極端子部は、開口部及び開口部周囲の第2の層間絶縁膜上に設けられ、第1の配線材に接するバリア金属膜、シード金属膜、及び第2の配線材が開口部を覆うように積層形成され、第2の配線材の上部及び側面に被覆金属膜が形成される。

【選択図】 図1



- 1…半導体基板
3, 8…配線材
6…バリア金属膜
9…被覆金属膜
60…配線部
- 2, 4…層間絶縁膜
5…開口部
7…シード金属膜
50…電極端子部
90…半導体装置

【特許請求の範囲】

【請求項 1】

半導体基板上の第 1 の層間絶縁膜上に設けられ、配線層として用いられる第 1 の配線材と、
前記第 1 の配線材上に設けられた第 2 の層間絶縁膜をエッチングして形成された開口部と、
前記開口部及び前記開口部周囲の前記第 2 の層間絶縁膜上に設けられ、前記第 1 の配線材に接するバリアメタル膜、シードメタル膜、及び第 2 の配線材が前記開口部を覆うように積層形成され、前記第 2 の配線材の上部及び側面に被覆メタル膜が形成される電極端子部と、
を具備することを特徴とする半導体装置。

10

【請求項 2】

前記電極端子部と離間して前記第 2 の層間絶縁膜上に設けられ、前記バリアメタル膜、前記シードメタル膜、及び前記第 2 の配線材が積層形成され、前記第 2 の配線材の上部及び側面に被覆メタル膜が形成される配線部
を更に具備することを特徴とする請求項 1 に記載の半導体装置。

【請求項 3】

前記第 2 の配線材は Cu（銅）から構成され、前記被覆メタル膜は Au（金）から構成されることを特徴とする請求項 1 又は 2 に記載の半導体装置。

【請求項 4】

半導体基板上の第 1 の層間絶縁膜上に第 1 の配線材を形成する工程と、
第 1 の配線材上に設けられた第 2 の層間絶縁膜をエッチングして第 1 の開口部を形成する工程と、
前記第 1 の開口部及び前記第 2 の層間絶縁膜上に、バリアメタル膜及びシードメタル膜を積層形成する工程と、
前記第 1 の開口部及び前記第 1 の開口部周囲の前記バリアメタル膜上に第 2 の開口部を有するレジスト膜を形成する工程と、
前記第 2 の開口部に電界メッキ法を用いて前記シードメタル膜と接する第 2 の配線材を埋設する工程と、
前記レジスト膜を熱処理して縮退させ、前記第 2 の配線材と前記レジスト膜の間に隙間を形成する工程と、
前記隙間を覆うように前記第 2 の配線材の上部及び側面に、電界メッキ法を用いて被覆メタル膜を形成する工程と、
前記レジスト膜を除去し、前記被覆メタル膜をマスクにして露呈された前記シードメタル層及び前記バリアメタル膜をエッチングする工程と、
を具備することを特徴とする半導体装置の製造方法。

20

30

【請求項 5】

半導体基板上の第 1 の層間絶縁膜上に第 1 の配線材を形成する工程と、第 1 の配線材上に設けられた第 2 の層間絶縁膜をエッチングして第 1 の開口部を形成する工程と、
前記第 1 の開口部及び前記第 2 の層間絶縁膜上に、バリアメタル膜及びシードメタル膜を積層形成する工程と、
前記シードメタル膜上に第 1 の絶縁膜を形成する工程と、
前記第 1 の絶縁膜をエッチングして前記第 1 の開口部及び前記第 1 の開口部周囲の前記バリアメタル膜上に第 2 の開口部を形成する工程と、
前記第 2 の開口部及び前記第 1 の絶縁膜上に第 2 の絶縁膜を形成する工程と、
前記第 2 の絶縁膜を異方性エッチングして前記第 1 の絶縁膜の側面に前記第 2 の絶縁膜を残置し、側壁絶縁膜を形成する工程と、
前記第 2 の開口部に電界メッキ法を用いて底部が前記シードメタル膜と接し、側面が前記側壁絶縁膜と接する第 2 の配線材を埋設する工程と、
前記側壁絶縁膜をエッチングし、前記第 2 の配線材と前記第 1 の絶縁膜の間に隙間を形成

40

50

する工程と、
前記隙間を覆うように前記第 2 の配線材の上部及び側面に、電界メッキ法を用いて被覆メタル膜を形成する工程と、
前記第 1 の絶縁膜をエッチングし、前記被覆メタル膜をマスクにして露呈された前記シードメタル層及び前記バリアメタル膜をエッチングする工程と、
を具備することを特徴とする半導体装置の製造方法。

【請求項 6】

前記第 2 の配線材は Cu（銅）から構成され、前記被覆メタル膜は Au（金）から構成されることを特徴とする請求項 4 又は 5 に記載の半導体装置の製造方法。

【発明の詳細な説明】

10

【技術分野】

【0001】

本発明の実施形態は、半導体装置及びその製造方法に関する。

【背景技術】

【0002】

半導体素子の微細化、高集積度化、低消費電力化の進展に伴い、半導体集積回路などの半導体装置に使用される配線には、配線抵抗及び配線間容量の低減化がより一層求められている。この要求に対応するために、従来の Al（アルミニウム）より抵抗率が相対的に低い Cu（銅）を用いた多層配線が多用される。

【0003】

20

Cu（銅）配線を電極端子部（パッド部）に用いた場合、側面部の酸化や汚染による変質などが発生して封止された半導体装置の信頼性が低下するという問題点がある。また、側面部のエッチング量を考慮すると配線層のデザインルールが大きくなるという問題点がある。

【先行技術文献】

【特許文献】

【0004】

【特許文献 1】米国特許第 7 3 5 1 6 5 5 号明細書

【発明の概要】

【発明が解決しようとする課題】

30

【0005】

本発明は、金属配線を高信頼性化することができる半導体装置及びその製造方法を提供することにある。

【課題を解決するための手段】

【0006】

一つの実施形態によれば、半導体装置は、第 1 の配線材、開口部、及び電極端子部が設けられる。第 1 の配線材は、半導体基板上の第 1 の層間絶縁膜上に設けられ、配線層として用いられる。開口部は、第 1 の配線材上に設けられた第 2 の層間絶縁膜をエッチングして形成される。電極端子部は、開口部及び開口部周囲の第 2 の層間絶縁膜上に設けられ、第 1 の配線材に接するバリアメタル膜、シードメタル膜、及び第 2 の配線材が開口部を覆うように積層形成され、第 2 の配線材の上部及び側面に被覆メタル膜が形成される。

40

【0007】

他の実施形態によれば、半導体装置の製造方法は、第 1 の配線材を形成する工程、第 1 の開口部を形成する工程、バリアメタル膜及びシードメタル膜を積層形成する工程、レジスト膜を形成する工程、第 2 の配線材を埋設する工程、隙間を形成する工程、被覆メタル膜を形成する工程、及びシードメタル層及びバリアメタル膜をエッチングする工程を有する。第 1 の配線材を形成する工程では、半導体基板上の第 1 の層間絶縁膜上に第 1 の配線材を形成する。第 1 の開口部を形成する工程では、第 1 の配線材上に設けられた第 2 の層間絶縁膜をエッチングして第 1 の開口部を形成する。バリアメタル膜及びシードメタル膜を積層形成する工程では、第 1 の開口部及び第 2 の層間絶縁膜上に、バリアメタル膜及び

50

シードメタル膜を積層形成する。レジスト膜を形成する工程では、第１の開口部及び第１の開口部周囲のバリアメタル膜上に第２の開口部を有するレジスト膜を形成する。第２の配線材を埋設する工程では、第２の開口部に電界メッキ法を用いて前記シードメタル膜と接する第２の配線材を埋設する。隙間を形成する工程では、レジスト膜を熱処理して縮退させ、第２の配線材とレジスト膜の間に隙間を形成する。被覆メタル膜を形成する工程では、隙間を覆うように第２の配線材の上部及び側面に、電界メッキ法を用いて被覆メタル膜を形成する。シードメタル層及びバリアメタル膜をエッチングする工程では、レジスト膜を除去し、被覆メタル膜をマスクにして露呈されたシードメタル層及びバリアメタル膜をエッチングする。

【図面の簡単な説明】

10

【０００８】

【図１】第１の実施形態に係る半導体装置を示す断面図である。

【図２】第１の実施形態に係る比較例の半導体装置を示す断面図である。

【図３】第１の実施形態に係る比較例の半導体装置を示す断面図である。

【図４】第１の実施形態に係る半導体装置の製造工程を示す断面図である。

【図５】第１の実施形態に係る半導体装置の製造工程を示す断面図である。

【図６】第１の実施形態に係る半導体装置の製造工程を示す断面図である。

【図７】第１の実施形態に係る半導体装置の製造工程を示す断面図である。

【図８】第１の実施形態に係る半導体装置の製造工程を示す断面図である。

【図９】第１の実施形態に係る半導体装置の製造工程を示す断面図である。

20

【図１０】第１の実施形態に係る半導体装置の製造工程を示す断面図である。

【図１１】第１の実施形態に係る半導体装置の製造工程を示す断面図である。

【図１２】変形例の半導体装置を示す断面図である。

【図１３】第２の実施形態に係る半導体装置の製造工程を示す断面図である。

【図１４】第２の実施形態に係る半導体装置の製造工程を示す断面図である。

【図１５】第２の実施形態に係る半導体装置の製造工程を示す断面図である。

【図１６】第２の実施形態に係る半導体装置の製造工程を示す断面図である。

【図１７】第２の実施形態に係る半導体装置の製造工程を示す断面図である。

【発明を実施するための形態】

【０００９】

30

以下本発明の実施形態について図面を参照しながら説明する。

【００１０】

（第１の実施形態）

まず、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照して説明する。図１は半導体装置を示す断面図である。図２及び図３は比較例の半導体装置を示す断面図である。本実施形態では、最上層のＣｕ（銅）からなる金属配線層の上部及び側面をＡｕ（金）からなる被覆メタル膜で覆っている。

【００１１】

図１に示すように、半導体装置９０には、配線層として用いられる配線材３、配線材３に接続される電極端子部５０、及び配線部６０が設けられる。配線部材３及び配線部６０は、図示しない半導体装置９０に設けられる回路に接続する配線や電源配線として用いられる。半導体装置９０は、例えば電極端子（パッド）部５０がＣｕ（銅）やＡｕ（金）を用いたボンディングワイヤを介して外部端子に接続され、樹脂封止される。

40

【００１２】

シリコン基板である半導体基板１上（第１主面）には、層間絶縁膜２が設けられる。層間絶縁膜２上（第１主面）には、配線層として用いられる配線材３が設けられる。配線材３上（第１主面）には、層間絶縁膜４が設けられる。

【００１３】

層間絶縁膜４がエッチング開口された開口部５と開口部５の周囲の層間絶縁膜４上（第１主面）には、配線材３と接するバリアメタル膜６、シードメタル膜７、及び配線材８が

50

積層形成される。電極端子部 50 の配線材 8 の上部及び側面には、被覆メタル膜 9 が設けられる。

【0014】

層間絶縁膜 4 上（第 1 主面）の配線部 60 には、電極端子部 50 と離間してバリアメタル膜 6、シードメタル膜 7、及び配線材 8 が積層形成される。配線部 60 の配線材 8 の上部及び側面には、被覆メタル膜 9 が設けられる。

【0015】

このため、電極端子部 50 及び配線部 60 の厚膜金属膜である配線材 8 は、下部がバリアメタル膜 6 及びシードメタル膜 7 で覆われ、上部及び側面が被覆メタル膜 9 で覆われ、露呈される領域がない。

10

【0016】

ここで、層間絶縁膜 2 及び層間絶縁膜 4 には、P-SiOC 膜を用いている。配線材 3、シードメタル膜 7、及び配線材 8 には、Cu（銅）膜を用いている。バリアメタル膜 6 には、Ta₂N（窒化タンタル）膜を用いている。被覆メタル膜 9 には、Au（金）膜を用いている。電極端子部 50 は、Cu（銅）や Au（金）を用いたボンディングワイヤを介して外部端子に接続されるので、配線材 8 を構成する Cu（銅）膜は、配線材 3 よりも厚く形成され、例えば 5 乃至 12 μm の範囲の厚さに設けられる。配線材 3 には Cu（銅）膜を用いているが、代わりに Al（アルミニウム）を用いてもよい。

【0017】

Cu（銅）は酸化されやすく、汚染等により劣化及び変質しやすい。これに対して Au（金）は酸化されにくく、汚染等による劣化及び変質が少ない。本実施形態では、電極端子部 50 及び配線部 60 の Cu（銅）からなる配線材 8 の上部及び側面を Au（金）からなる被覆メタル膜 9 で覆っている（下部はシードメタル膜 7 及びバリアメタル膜 6 で覆っている）。このため、Cu（銅）からなる配線材 8 の酸化や汚染等による劣化及び変質を大幅に抑制することができ、電極端子部 50 及び配線部 60 を高信頼性化することができる。

20

【0018】

図 2 に示すように、比較例の半導体装置 100a には、配線層として用いられる配線材 3、配線材 3 に接続される電極端子部 50a、及び配線部 60a が設けられる。比較例の半導体装置 100a は、電極端子部 50a 及び配線部 60a が本実施形態の半導体装置 90 と異なるので、異なる点のみ説明する。

30

【0019】

電極端子部 50a は、開口部 5 と開口部 5 の周囲の層間絶縁膜 4 上にバリアメタル膜 6、シードメタル膜 7、及び配線材 8 が積層形成され、配線材 8 上には被覆メタル膜 9 が設けられる。被覆メタル膜 9 は、配線材 8 及びシードメタル膜 7 よりも端部がせりだしている。配線材 8 及びシードメタル膜 7 は、バリアメタル膜 6 よりも端部がせりだしている。電極端子部 50a は、配線材 8 の側面の領域 A には被覆メタル膜 9 が設けられず、配線材 8 が露呈されている。

【0020】

配線部 60a は、電極端子部 50a と離間し、層間絶縁膜 4 上にバリアメタル膜 6、シードメタル膜 7、及び配線材 8 が積層形成され、配線材 8 上には被覆メタル膜 9 が設けられる。被覆メタル膜 9 は、配線材 8 及びシードメタル膜 7 よりも端部がせりだしている。配線材 8 及びシードメタル膜 7 は、バリアメタル膜 6 よりも端部がせりだしている。配線部 60a は、配線材 8 の側面の領域 A には被覆メタル膜 9 が設けられず、配線材 8 が露呈されている。

40

【0021】

このため、Cu（銅）からなる配線材 8 は、側面部が腐食や酸化されやすく、膜質が劣化及び変質しやすい。また、封止された半導体装置 100a の場合、配線材 8 の側面部に汚染物が侵入すると配線材 8 が変質して半導体装置 100a の信頼性が低下する。また、側面部のエッチング量を考慮すると配線層のデザインルールが大きくなる。

50

【0022】

図3に示すように、比較例の半導体装置100bは、半導体装置100aに表面保護膜10を形成し、電極端子部50a上の表面保護膜10をエッチングして開口部11を形成したものである。

【0023】

この場合でも、開口部11を介して表面保護膜10と被覆メタル膜9の界面から配線材8の側面の領域Aに汚染物が侵入し、Cu（銅）からなる配線材8は、側面部が腐食や酸化されやすく、膜質が劣化及び変質しやすい。

【0024】

次に、半導体装置の製造方法について図4乃至11を参照して説明する。図4乃至11は半導体装置の製造工程を示す断面図である。

10

【0025】

図4に示すように、シリコン基板である半導体基板1上に、半導体装置90を構成する図示しないアクティブ素子やパッシブ素子を形成後、半導体基板1上に層間絶縁膜2、配線材3、及び層間絶縁膜4を順次、積層形成する。

【0026】

次に、図5に示すように、周知のリソグラフィー法を用いてレジスト膜21を形成し、レジスト膜21をマスクにして、例えばRIE（Reactive Ion Etching）法により層間絶縁膜4をエッチングし開口部5を形成する。レジスト膜21を除去し、RIE後処理で層間絶縁膜4のエッチング残渣などを除去する。

20

【0027】

続いて、図6に示すように、開口部5及び層間絶縁膜4上にバリアメタル膜6及びシードメタル膜7を積層形成する。バリアメタル膜6及びシードメタル膜7は、例えばスパッタ法を用いて形成する。

【0028】

そして、図7に示すように、周知のリソグラフィー法を用いてレジスト膜22を形成し、開口部5及び開口部5の周囲のシードメタル膜7上に開口部23と、シードメタル膜7上に開口部23と離間する開口部24とを設ける。

【0029】

次に、図8に示すように、第1の電界メッキ法を用いてCu（銅）からなる配線材8を開口部23及び開口部24に埋設する。第1の電界メッキ法は、例えば硫酸銅を主成分とするメッキ液を用い、温度60℃、電流密度3乃至50mA/cm²の条件で行う。

30

【0030】

続いて、図9に示すように、レジスト膜22を熱処理してレジスト膜22を縮退させ、縮退したレジスト膜22aを形成する。レジスト膜22の熱処理により、レジスト膜22aと配線材8の間は、レジスト縮退幅Wshrだけ離間され隙間41が形成される。

【0031】

そして、図10に示すように、第2の電界メッキ法を用いて隙間41を覆うように、配線材8の上部及び側面にAu（金）からなる被覆メタル膜9を形成する。第2の電界メッキ法は、例えば亜硫酸金ナトリウム系のメッキ液、或いは亜硫酸・チオ硫酸金ナトリウム系の混合メッキ液を用い、温度60℃、電流密度1乃至20mA/cm²の条件で行う。

40

【0032】

次に、図11に示すように、レジスト膜22aを除去後、Au（金）からなる被覆メタル膜9をマスクにしてシードメタル膜7及びバリアメタル膜6をエッチングする。シードメタル膜7及びバリアメタル膜6のエッチングには、ドライエッチング法を用いているがウェットエッチング法を用いてもよい。

【0033】

ここで、層間絶縁膜2及び4には、例えば誘電率kが2.9のP-SiOC膜を用いているが、代わりにTEOS膜、ポリアリーレンエーテル（PAE）などの有機膜やポーラスシリカ膜等を用いてもよい。バリアメタル膜6には、窒化タンタル（Ta₂N₅）膜を用い

50

ているが、代わりに窒化チタン（TiN）、チタン（Ti）、タンタル（Ta）、ニオブ（Nb）などを用いてもよい。

【0034】

上述したように、本実施形態の半導体装置及びその製造方法では、配線層として用いられる配線材3、配線材3に接続される電極端子部50、及び配線部60が半導体装置90に設けられる。電極端子部50及び配線部60のCu（銅）からなる配線材8の上部及び側面をAu（金）からなる被服メタル膜9で覆っている。配線材8は、電界メッキ法を用いて周囲をレジスト膜22で形成された開口部23及び24に埋設される。被服メタル膜9は、電界メッキ法を用いてレジスト膜22が縮退した隙間41を覆うように配線材8上に形成される。

10

【0035】

このため、最上層に設けられたCu（銅）配線層（配線材8）の側面部の酸化や汚染による側面部の劣化及び変質を大幅に抑制することができ、高信頼性化されたCu（銅）配線を有する半導体装置90を提供することができる。また、最上層に設けられたCu（銅）配線層の側面部のエッチング量を考慮する必要がないので、配線層のデザインルール（配線のハーフピッチ幅）を縮小化することができ、高集積度化された半導体装置90を提供することができる。

【0036】

なお、本実施形態では、層間絶縁膜2上に配線材3を設け、配線材3上に層間絶縁膜4を設けているが、必ずしもこれに限定されるものではない。例えば、図11に示す半導体装置90aのように、層間絶縁膜2と配線材3の間にキャップ膜31を設けてもよい。また、配線材3と層間絶縁膜4の間にキャップ膜32を設けてもよい。例えば、層間絶縁膜2及び層間絶縁膜4がLow-k材の場合、キャップ膜31及びキャップ膜32にはSiCN膜やPECVD膜などが好適である。ここでは、電極端子部50及び配線部60上には、表面保護膜10を設けている。

20

【0037】

（第2の実施形態）

次に、本発明の第2の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図13乃至17は半導体装置の製造工程を示す断面図である。本実施形態では、被覆メタル膜の形成方法を変更している。

30

【0038】

以下、第1の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

【0039】

図13に示すように、第1の実施形態と同様にシードメタル膜7まで形成後、シードメタル膜7上に絶縁膜12を形成する。周知のリソグラフィー法を用いて図示しないレジスト膜を形成し、このレジスト膜をマスクにして、例えばRIE法により絶縁膜12をエッチングする。このレジスト膜を除去する。

【0040】

次に、図14に示すように、シードメタル膜7及び絶縁膜12上に、絶縁膜12とは膜質の異なる絶縁膜13を形成する。例えば、絶縁膜12にはシリコン酸化膜（SiO₂膜）を用い、絶縁膜13にはシリコン窒素化膜（SiN膜）を用いる。

40

【0041】

続いて、図15に示すように、例えばRIE法により絶縁膜13を絶縁膜12の側壁部のみ残置し、他の部分をエッチングする。この結果、絶縁膜12の側壁部には絶縁膜13からなる側壁絶縁膜14が形成される。

【0042】

そして、図16に示すように、第1の電界メッキ法を用いてCu（銅）からなる配線材8を第1の実施形態と同様に開口部に埋設する。

【0043】

50

次に、図 17 に示すように、絶縁膜 12 よりも側壁絶縁膜 14 のエッチング速度の大きなドライエッチング（例えば、窒素添加のフロンガスを用いたプラズマエッチング）を用いて、選択的に側壁絶縁膜 14 をエッチングして第 1 の実施形態と同様に隙間 41 を形成する。

【0044】

隙間 41 を形成後、第 2 の電界メッキ法を用いて隙間 41 を覆うように、配線材 8 の上部及び側面に Au（金）からなる被覆メタル膜 9 を形成する。例えば、ドライエッチング法を用いて絶縁膜 12 をエッチング後、被覆メタル膜 9 をマスクにして、シードメタル膜 7 及びバリアメタル膜 6 をエッチングする。これ以降は周知の技術を用いて製造されるので説明を省略する。

10

【0045】

上述したように、本実施形態の半導体装置の製造方法では、配線層として用いられる配線材 3、配線材 3 に接続される電極端子部 50、及び配線部 60 が半導体装置 90 に設けられる。電極端子部 50 及び配線部 60 の Cu（銅）からなる配線材 8 の上部及び側面を Au（金）からなる被覆メタル膜 9 で覆っている。配線材 8 及び被覆メタル膜 9 は、電界メッキ法を用いて形成している。配線材 8 は、電界メッキ法を用いて、絶縁膜 12 がエッチングされて形成された開口部に埋設される。被覆メタル膜 9 は、電界メッキ法を用いて、側壁絶縁膜 14 がエッチングされて形成された隙間 41 を覆うように配線材 8 上に形成される。

20

【0046】

このため、最上層に設けられた Cu（銅）配線層（配線材 8）の側面部の酸化や汚染による側面部の劣化及び変質を大幅に抑制することができ、高信頼性化された Cu（銅）配線を有する半導体装置 90 を提供することができる。また、最上層に設けられた Cu（銅）配線層の側面部のエッチング量を考慮する必要がないので、配線層のデザインルール（配線のハーフピッチ幅）を縮小化することができ、高集積度化された半導体装置 90 を提供することができる。

【0047】

なお、実施形態では、配線材 3 と配線材 8 の間にバリアメタル膜 6 及びシードメタル膜 7 を設けているが必ずしもこれに限定されるものではない。例えば、配線層である Cu（銅）に Cu（銅）よりも拡散速度の速い異種の金属を添加してバリアメタル膜 6 を省略してもよい。

30

【0048】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【0049】

本発明は、以下の付記に記載されているような構成が考えられる。

40

（付記 1） 半導体基板上の第 1 の層間絶縁膜上に設けられる第 1 のキャップ膜と、前記第 1 のキャップ膜上に設けられ、配線層として用いられる第 1 の配線材と、前記第 1 の配線材上に設けられた第 2 のキャップ膜及び第 2 の層間絶縁膜をエッチングして形成された開口部と、前記開口部及び前記開口部周囲の前記第 2 の層間絶縁膜上に設けられ、前記第 1 の配線材に接するバリアメタル膜、シードメタル膜、及び第 2 の配線材が前記開口部を覆うように積層形成され、前記第 2 の配線材の上部及び側面に被覆メタル膜が形成される電極端子部と具備する半導体装置。

【0050】

（付記 2） 前記電極端子部と離間して前記第 2 の層間絶縁膜上に設けられ、前記バリアメタル膜、前記シードメタル膜、及び前記第 2 の配線材が積層形成され、前記第 2 の配線

50

材の上部及び側面に被覆メタル膜が形成される配線部を更に具備する付記 1 に記載の半導体装置。

【0051】

(付記 3) 前記バリアメタル膜は、窒化タンタル (Ta_N)、窒化チタン (Ti_N)、チタン (Ti)、タンタル (Ta)、或いはニオブ (Nb) から構成される付記 2 或いは 3 に記載の半導体装置。

【0052】

(付記 4) 前記第 1 及び第 2 の層間絶縁膜は、P-SiOC 膜、TEOS 膜、ポリアリーレンエーテル (PAE)、或いはポーラスシリカ膜である付記 1 乃至 3 のいずれかに記載の半導体装置。

10


【符号の説明】

【0053】

1 半導体基板
2、4 層間絶縁膜
3、8 配線材
5、11、23、24 開口部
6 バリアメタル膜
7 シードメタル膜
9 被覆メタル膜
10 表面保護膜
12、13 絶縁膜
14 側壁絶縁膜
21、22、22a レジスト膜
31、32 キャップ膜
41 隙間
50、50a 電極端子部
60、60a 配線部
90、90a、100 半導体装置
Wsh r レジスト縮退幅


20

【図 1】




1…半導体基板
2、4…層間絶縁膜
3…配線材
5…開口部
6…バリア金属膜
7…シード金属膜
8…被覆金属膜
9…電極端子部
50…電極端子部
60…配線部
90…半導体装置

【図 2】




50a…電極端子部
60a…配線部
100a…半導体装置

【図 3】




10…表面保護膜
11…開口部
100b…半導体装置


【図 4】




【図 5】




【図 6】



【図 8】




【図 7】




22...レジスト膜
23、24...開口部

【図 9】




22a...レジスト膜
41...隙間
Wshr...レジスト縮退幅


【図 10】



【図 11】




【図 1 2】




31、32…キャップ膜
90a…半導体装置

【図 1 3】




12…絶縁膜

【図 1 4】




13…絶縁膜

【図 1 5】




14…側壁絶縁膜

【図 16】



【図 17】



フロントページの続き

Fターム(参考) 5F033 HH07 HH08 HH11 HH13 HH18 HH21 HH31 HH33 JJ07 JJ08
JJ11 JJ18 JJ21 JJ31 JJ33 MM11 MM13 NN06 NN07 PP15
PP27 QQ08 QQ09 QQ12 QQ13 QQ19 RR01 RR04 RR21 RR29
SS04 SS15 VV07 XX18 XX20
5F044 EE04 EE06 EE08 EE21