



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I785064 B

(45)公告日：中華民國 111 (2022) 年 12 月 01 日

(21)申請案號：107122047

(22)申請日：中華民國 107 (2018) 年 06 月 27 日

(51)Int. Cl. : G01R31/3181(2006.01)

G06F9/22 (2006.01)

(30)優先權：2017/07/10 歐洲專利局

17386023.0

(71)申請人：英商 A R M 股份有限公司 (英國) ARM LIMITED (GB)

英國

(72)發明人：馬科里斯 葛利格瑞斯 MAGKLIS, GRIGORIOS (GR)；史蒂芬斯 奈吉爾約翰

STEPHENS, NIGEL JOHN (GB)

(74)代理人：李世章；彭國洋

(56)參考文獻：

TW 201723811A

EP 2584460A1

EP 2889756A1

GB 2382673A

網路文獻 Matthias Kretz SIMD Types: The Vector Type & Operations 10 October, 2014

網路文獻 Richard M. Stallman and the GCC Developer Community Vector Extensions-Using the GNU Compiler Collection(GCC) 2010

審查人員：朱啓信

申請專利範圍項數：19 項 圖式數：6 共 38 頁

(54)名稱

用於測試向量元素內部的位元值的設備、方法、電腦程式及電腦可讀儲存媒體

(57)摘要

本發明提供一種設備及操作設備之方法。該設備回應於指定源向量暫存器及索引之位元測試指令，對儲存於該源向量暫存器中之複數個元素執行位元測試程序以產生複數個結果位元。該位元測試程序包含，針對該複數個元素中的每一經處理元素，取決於經測試位元之值設定該複數個結果位元中的各別結果位元，該經測試位元係在藉由該索引所指示之該源向量暫存器之經處理元素中的位元位置處。此位元測試指令因此使被需要執行多個位元測試之程式碼的效能增加，且可合適地公式化為向量化形式。

An apparatus and method of operating an apparatus are provided. The apparatus is responsive to a bit-testing instruction which specifies a source vector register and an index to perform a bit-testing procedure on plural elements stored in the source vector register to generate plural result bits. The bit-testing procedure comprises, for each processed element of the plural elements, setting a respective result bit of the plural result bits in dependence on a value of a tested bit at a bit position in the processed element of the source vector register indicated by the index. This bit-testing instruction thus enables increased performance of program code which is required to perform multiple bit tests and can be suitably formulated into a vectorised form.

指定代表圖：


符號簡單說明：

40 . . . 比較器

42 . . . 比較器

44 . . . 比較器

46 . . . 比較器



第2圖

**公告本****【發明摘要】**

I785064

【中文發明名稱】用於測試向量元素內部的位元值的設備、方法、電腦程式及電腦可讀儲存媒體

【英文發明名稱】 APPARATUS, METHOD, COMPUTER PROGRAM, AND COMPUTER-READABLE STORAGE MEDIUM FOR TESTING BIT VALUES INSIDE VECTOR ELEMENTS

【中文】

本發明提供一種設備及操作設備之方法。該設備回應於指定源向量暫存器及索引之位元測試指令，對儲存於該源向量暫存器中之複數個元素執行位元測試程序以產生複數個結果位元。該位元測試程序包含，針對該複數個元素中的每一經處理元素，取決於經測試位元之值設定該複數個結果位元中的各別結果位元，該經測試位元係在藉由該索引所指示之該源向量暫存器之經處理元素中的位元位置處。此位元測試指令因此使被需要執行多個位元測試之程式碼的效能增加，且可合適地公式化為向量化形式。

【英文】

An apparatus and method of operating an apparatus are provided. The apparatus is responsive to a bit-testing instruction which specifies a source vector register and an index to perform a bit-testing procedure on plural elements stored in the source vector register to generate plural result bits. The bit-testing procedure comprises, for each processed element of the plural elements, setting a respective result bit of the plural result bits in dependence on a value of a tested bit at a bit position in the processed element of the source vector register indicated by the index. This bit-testing instruction thus enables increased performance of program code which is required to perform multiple bit tests and can be suitably formulated into a vectorised form.

【指定代表圖】 第(2)圖。

【代表圖之符號簡單說明】

4 0 比較器

4 2 比較器

4 4 比較器

4 6 比較器

【特徵化學式】

無

【發明說明書】

【中文發明名稱】用於測試向量元素內部的位元值的設備、方法、電腦程式及電腦可讀儲存媒體

【英文發明名稱】 APPARATUS, METHOD, COMPUTER PROGRAM, AND COMPUTER-READABLE STORAGE MEDIUM FOR TESTING BIT VALUES INSIDE VECTOR ELEMENTS

【技術領域】

【0001】 本揭示案係關於一種資料處理設備。更特定言之，本揭示案係關於藉由該資料處理設備處理之向量元素內部之位元值的測試。

【先前技術】

【0002】 當資料處理設備正執行資料處理時，資料處理設備測試輸入值之所指定位元是否被設定可為有用的。以此方式，輸入值之該位元可藉由程式設計師使用以控制資料處理設備的操作，例如接通或斷開某些功能性、修改某些資料處理行為，包括或排除某些所指定輸入資料以供處理，等等。

【發明內容】

【0003】 在一個實例實施例中，存在一種設備，該設備包含：指令解碼電路系統，該指令解碼電路系統用以對指令進行解碼且取決於該等指令而產生控制信號；及資料處理電路系統，該資料處理電路系統用以回應於藉由該指令解碼電路系統所產生之該等控制信號而執行資料處理操作，其中該指令解碼電路系統回應於指定源向量暫存器及索引之位元測試指令以使該資料處理電路系統對儲存於該源向量暫存器中之複數個元素執行位元測試程序以產生複數個結果位元，該位元測試程序包含針對該複數個元

素中的每一經處理元素：取決於經測試位元之值設定該複數個結果位元中的各別結果位元，該經測試位元係在藉由該索引所指示之該源向量暫存器之經處理元素中的位元位置處。

【0004】 在另一實例實施例中，存在一種操作資料處理設備之方法，該方法包含：對指令進行解碼且取決於該等指令而產生控制信號；回應於所產生之該等控制信號而執行資料處理操作；及回應於指定源向量暫存器及索引之位元測試指令，引起位元測試程序對儲存於該源向量暫存器中之複數個元素的執行以產生複數個結果位元，其中該位元測試程序包含針對該複數個元素中的每一經處理元素：取決於經測試位元之值設定該複數個結果位元中的各別結果位元，該經測試位元係在藉由該索引所指示之該源向量暫存器之經處理元素中的位元位置處。

【0005】 在另一實例實施例中，存在一種設備，該設備包含：用於對指令進行解碼且取決於該等指令而產生控制信號之構件；用於回應於所產生之該等控制信號而執行資料處理操作的構件；及用於進行以下操作之構件：回應於指定源向量暫存器及索引之位元測試指令，引起位元測試程序對儲存於該源向量暫存器中之複數個元素的執行以產生複數個結果位元，其中該位元測試程序包含針對該複數個元素中的每一經處理元素：取決於經測試位元之值設定該複數個結果位元中的各別結果位元，該經測試位元係

在藉由該索引所指示之該源向量暫存器之經處理元素中的位元位置處。

【0006】 在另一實例實施例中，存在一種用於控制主機資料處理設備提供指令執行環境之電腦程式，該電腦程式包含：指令解碼程式邏輯，該指令解碼程式邏輯用以對指令進行解碼且取決於該等指令而產生控制信號；及資料處理程式邏輯，該資料處理程式邏輯用以回應於藉由該指令解碼程式邏輯所產生之該等控制信號而執行資料處理操作，其中該指令解碼程式邏輯回應於指定源向量資料結構及索引之位元測試指令以使該資料處理程式邏輯：對儲存於該源向量資料結構中之複數個元素執行位元測試程序以產生複數個結果位元，該位元測試程序包含針對該複數個元素中的每一經處理元素：取決於經測試位元之值設定該複數個結果位元中的各別結果位元，該經測試位元係在藉由該索引所指示之該源向量資料結構之經處理元素中的位元位置處。

【圖式簡單說明】

【0007】 僅藉由實例，將參考如在隨附圖式中說明之當前技術的實施例來進一步描述當前技術，其中：

【0008】 第1圖示意性地說明在一個實施例中之資料處理設備；

【0009】 第2圖示意性地說明在一個實施例中的對源向量之元素執行位元測試程序的資料處理電路系統；

【0010】 第3A圖示意性地說明在一個實施例中的參考主導述詞(predicate)值對源向量之元素執行位元測試程序的資料處理電路系統；

【0011】 第3B圖展示對應於第3A圖中所示之實施例的兩個實例位元測試指令；

【0012】 第4A圖展示在一個實施例中的實例位元測試指令及參考純量索引值實行位元測試程序之相應的資料處理電路系統；

【0013】 第4B圖展示在一個實施例中的實例位元測試指令及參考用於藉由索引向量所給出之每一元素的特定索引值對源向量之元素實行位元測試程序的相應之資料處理電路系統；

【0014】 第5圖展示在實行一個實施例之方法時所採取之步驟的序列；及

【0015】 第6圖示意性地說明在一個實施例中的提供模擬器實施方式之系統的組件。

【實施方式】

【0016】 至少一些實施例提供一種設備，該設備包含：指令解碼電路系統，該指令解碼電路系統用以對指令進行解碼且取決於該等指令而產生控制信號；及資料處理電路系統，該資料處理電路系統用以回應於藉由該指令解碼電路系統所產生之該等控制信號而執行資料處理操作，其中該指令解碼電路系統回應於指定源向量暫存器及索引之位元測試指令以使該資料處理電路系統：對儲存於該源向

量暫存器中之複數個元素執行位元測試程序以產生複數個結果位元，該位元測試程序包含針對該複數個元素中的每一經處理元素：取決於經測試位元之值設定該複數個結果位元中的各別結果位元，該經測試位元係在藉由該索引所指示之該源向量暫存器之經處理元素中的位元位置處。

【0017】 位元測試指令，及執行該位元測試指令之相應支援電路系統，因此向程式設計師提供並行地對多個位元執行位元測試之能力，並行地對多個位元執行位元測試係藉由將要測試之各別位元將在源向量的各別元素中找到之方法來執行。藉由參考保留源向量之向量暫存器所指定的該源向量因此形成對位元測試程序之一個輸入，且在位元測試指令中所指定的索引使程式設計師能夠定義源向量中之元素的哪個位元將經受位元測試。回應於位元測試指令所執行之位元測試程序的結果為一組結果位元（對應於源向量之複數個元素之每一經處理元素的一個結果位元經受位元測試程序），且複數個結果位元中之每一結果位元係取決於相應經測試位元的值而設定。將理解，因此在位元測試之情形中，結果位元可設定為匹配經測試位元，或相反地，結果位元可設定為經測試位元之補數（倒數），此情形本質上為實施方式選擇。此位元測試指令之提供因此使被需要執行多個位元測試之任何程式碼的效能增加，且可合適地公式化為一向量化形式。本質上，並行化方法得以提供而替代線性方法。

【0018】 取決於資料處理電路系統之性能及組態，並非源向量暫存器之所有元素皆可經受位元測試程序。換言之，源向量暫存器之元素的僅嚴格子集可經受位元測試程序。然而，在一些實施例中，經受位元測試程序之複數個元素包含源向量暫存器的所有元素。

【0019】 程式設計師可具備指定源向量暫存器之哪些元素經受位元測試程序的能力。因此，在一些實施例中，在位元測試程序中，當一組主導述詞位元值中之各別述詞位元具有第一預定值時，複數個元素中之一元素經受位元測試程序作為經處理元素。換言之，程式設計師將相應的述詞位元設定為第一預定值（例如，1），以便使位元測試程序對源向量之相應元素實行。

【0020】 取決於資料處理電路系統之組態及性能，該組主導述詞位元值可關於源向量暫存器中之元素的數目在長度上變化，例如僅對應於源向量暫存器之元素的嚴格子集，但在一些實施例中，該組主導述詞位元值中之值的數目匹配源向量暫存器中之元素的數目。

【0021】 該組主導述詞位元值可以多種方式提供，但在一些實施例中，位元測試指令指定一組主導述詞位元值，且此外，在一些實施例中，位元測試指令指定保留一組主導述詞位元值的暫存器。因此，例如藉由設定經指定暫存器中之主導述詞位元值，程式設計師可判定源向量之元素中的哪些元素經受位元測試程序。

【0022】位元測試程序可在此一組主導述詞位元值經提供時以各種方式組配，但在一些實施例中，在位元測試程序中，當該組主導述詞位元值之各別述詞位元不具有第一預定值時，複數個結果位元中的各別結果位元設定為第二預定值。將清楚地理解，第一預定值及第二預定值之選擇為任意實施方式選擇，但在一些實施例中，當主導述詞位元值為0時，相應的各別結果位元亦設定為0。因此，相反地，當述詞位元設定為1時，源向量暫存器之相應元素經處理而作為位元測試程序的部分，且藉由索引所指示之位元位置處的經處理元素之經測試位元判定相應的結果位元。

【0023】資料處理電路系統可以多種方式利用複數個結果位元，但在一些實施例中，資料處理電路系統經配置來將複數個結果位元儲存至結果暫存器中。此結果暫存器可為預設知曉的，或在一些實施例中，結果暫存器係在位元測試指令中指定。因此，程式設計師被給予能力，該能力為指定複數個結果位元應儲存至之暫存器。

【0024】大體而言，複數個結果位元之數目可關於源向量的複數個元素變化，例如，取決於資料處理電路系統之性能及組態，複數個結果位元之數目可小於源向量暫存器中之元素的數目，但在一些實施例中，複數個結果位元之計數匹配儲存於源向量暫存器中之複數個元素的計數。

【0025】複數個結果位元中之各別結果位元係取決於經測試位元的值來設定，該經測試位元係在藉由索引所指

示之源向量暫存器之經處理元素中的位元位置處，且將瞭解，設備可經設立來以互補方式進行此設定。換言之，在一些實施例中，在位元測試程序中，複數個結果位元中之各別結果位元設定為匹配經測試位元的值。相反地，在其他實施例中，在位元測試程序中，複數個結果位元中之各別結果位元設定為不匹配經測試位元的值。確實，此等兩個變體可提供為兩個相異的位元測試指令，且此等指令在本文中被稱為 **TSTZ** (「測試零」) 及 **TSTNZ** (「測試非零」)。

【0026】 此外，將對應於兩種類型之位元測試指令的根據當前技術之設備可得以提供，因此向程式設計師給出針對零集合位元測試及針對非零集合位元測試的選擇，且因此在一些實施例中，指令解碼電路系統回應於一另外位元測試指令，該另外位元測試指令使資料處理電路系統執行一另外位元測試程序，該另外位元測試程序包含將另外的複數個結果位元中之一另外的各別結果位元設定為不匹配一另外經測試位元之值。換言之，程式設計師可使用位元測試指令，其中結果位元設定為匹配經測試位元之值，且隨後使用另外位元測試指令，其中結果位元設定為不匹配經測試位元。

【0027】 相反地，在一些實施例中，指令解碼電路系統回應於一另外位元測試指令，該另外位元測試指令使資料處理電路系統執行一另外位元測試程序，該另外位元測試程序包含將另外的複數個結果位元中之一另外的各別結

果位元設定為匹配一另外經測試位元之值。因此，程式設計師可使用位元測試指令，該位元測試指令使結果位元設定為不匹配經測試位元之值，且隨後使用另外位元測試指令，該另外位元測試指令使結果位元匹配經測試位元。在本文所論述之特定實施例的語言中，程式設計師可使用 `TSTZ` 指令及 `TSTNZ` 指令兩者，然而以任一次序定義。

【0028】 索引可以各種方式定義，但在一些實施例中，索引為在位元測試指令中所指定之即時運算值。或者，位元測試指令可指定純量索引暫存器，且在此等實施例中，索引為在位元測試指令中所指定之純量索引暫存器中所儲存的純量值。在又其他實施例中，位元測試指令可指定保留複數個索引值之向量索引暫存器，且在位元測試程序中，針對複數個元素中之每一經處理元素，索引係藉由複數個索引值中的各別索引值給出。此情形意謂著，不同於在純量實例中，程式設計師可針對源向量之複數個元素中的每一經處理元素使用一不同索引值，且因此對給定元素之任何位元進行位元測試。

【0029】 至少一些實施例提供一種方法，該方法：對指令進行解碼且取決於該等指令而產生控制信號；回應於所產生之該等控制信號而執行資料處理操作；及回應於指定源向量暫存器及索引之位元測試指令，引起位元測試程序對儲存於該源向量暫存器中之複數個元素的執行以產生複數個結果位元，其中該位元測試程序包含針對該複數個元素中的每一經處理元素：取決於經測試位元之值設定該

複數個結果位元中的各別結果位元，該經測試位元係在藉由該索引所指示之該源向量暫存器之經處理元素中的位元位置處。

【0030】 至少一些實施例提供一種設備，該設備包含：用於對指令進行解碼且取決於該等指令而產生控制信號之構件；用於回應於所產生之該等控制信號而執行資料處理操作的構件；及用於進行以下操作之構件：回應於指定源向量暫存器及索引之位元測試指令，引起位元測試程序對儲存於該源向量暫存器中之複數個元素的執行以產生複數個結果位元，其中該位元測試程序包含針對該複數個元素中的每一經處理元素：取決於經測試位元之值設定該複數個結果位元中的各別結果位元，該經測試位元係在藉由該索引所指示之該源向量暫存器之經處理元素中的位元位置處。

【0031】 在另一實例實施例中，存在一種用於控制主機資料處理設備提供指令執行環境之電腦程式，該電腦程式包含：指令解碼程式邏輯，該指令解碼程式邏輯用以對指令進行解碼且取決於該等指令而產生控制信號；及資料處理程式邏輯，該資料處理程式邏輯用以回應於藉由該指令解碼程式邏輯所產生之該等控制信號而執行資料處理操作，其中該指令解碼程式邏輯回應於指定源向量資料結構及索引之位元測試指令以使該資料處理程式邏輯：對儲存於該源向量資料結構中之複數個元素執行位元測試程序以產生複數個結果位元，該位元測試程序包含針對該複數

個元素中的每一經處理元素：取決於經測試位元之值設定該複數個結果位元中的各別結果位元，該經測試位元係在藉由該索引所指示之該源向量資料結構之經處理元素中的位元位置處。

【0032】 至少一些實施例提供一種電腦可讀儲存媒體，該電腦可讀儲存媒體儲存根據上文所提及之實施例的電腦程式。該程式可以非暫時性型式儲存。

【0033】 現參看諸圖描述一些特定實施例。

【0034】 第1圖示意性地說明在一個實施例中之資料處理設備。資料處理設備10之一般組態對於一般熟習此項技術者而言將為熟悉的，且並非與當前技術特定相關的組件之詳細描述在本文中為簡要起見被省掉。示意性地，如第1圖中所示，資料處理設備10包含具有相關聯之系統暫存器14、通用暫存器16及向量暫存器18的執行電路系統12。執行電路系統12在實行其資料處理操作時利用此等暫存器。執行電路系統12所實行之資料處理操作係藉由指令之序列來定義，該等指令係藉由擷取電路系統22的操作自記憶體20取得。在自記憶體20取得指令時，指令可在層級1指令快取記憶體24及統一層級2快取記憶體26中之任一者或兩者中暫時地快取。藉由擷取電路系統22以此方式擷取之指令傳遞至解碼電路系統28，解碼電路系統28以所取得之指令及該等指令所攜載的特定指令參數為基礎針對執行電路系統12產生控制信號。執行電路系統12如上文所提及關於暫存器14、16及18執行資料

處理操作，且在需要時亦藉由自記憶體 20 取得資料項目及將經處理資料項目寫回至記憶體 20 而執行資料處理操作。如在指令之狀況下，藉由執行電路系統 12 在記憶體 20 中存取之資料項目經由快取記憶體階層的構件類似地存取，即層級 1 資料快取記憶體 30 及統一層級 2 快取記憶體 26。參看以下諸圖，現關於各種實施例給出執行電路系統 12 之進一步細節。

【0035】第 2 圖示意性地說明執行電路系統 12 之部分的組態，在一個實施例中，執行電路系統 12 經提供以執行藉由位元測試指令起始之位元測試程序。位元測試指令係以兩個變體展示於第 2 圖之上部部分中，即 T S T Z 及 T S T N Z。如所示，此等指令指定源向量(暫存器)及索引值。在此實例中，索引值為即時運算值。在所說明實例中具有即時運算值 2 之索引值使資料處理電路系統存取在源向量之每一元素中的位元位置 2 處之各別位元。因此，在源向量包含各自包含 8 個位元之四個元素的所示實例中，此情形使資料處理電路系統存取每一元素之第三位元(在位元位置 2 處)。此等位元傳遞至比較器 40、42、44 及 46。此等比較器中之每一者具有為二進位輸入之第二輸入，該二進位輸入指示位元測試指令為 T S T Z 抑或 T S T N Z。此二進位輸入顛倒藉由每一比較器所執行之位元測試，使得針對 T S T Z 指令，比較器產生源向量之相應元素中的經編索引位元位置處之經測試位元的互補，而當指令為 T S T N Z 時，各別比較器使結果位元匹配源向量之

相應元素中之經編索引位元位置處的經測試位元。第2圖中所示之實例值經受TSTZ指令，且因此，比較器顛倒來自源向量之該組四個經測試位元以產生該組結果位元。

【0036】第3A圖示意性地說明在一另外實例實施例中之資料處理電路系統的相關組件，其中此處，位元測試程序進一步依賴於一組主導述詞位元值的內容而實行。一對相應之位元測試指令，亦稱為TSTZ及TSTNZ展示於第3B圖中。該組主導述詞位元值之各別位元，展示為第3A圖中之項目60，判定源向量的特定元素是否經受位元測試程序之位元測試。在所示實例中，該組主導述詞位元值之相應位元設定為1的僅有源向量元素經受此位元測試。為了實施此位元測試，控制電路系統62接收該組主導述詞60的位元值且產生一組擅越信號(override signal)，該等擅越信號控制位元測試比較器64、66、68及70之操作。如在第2圖之實例中，此等比較器自源向量之各別元素接收將要藉由索引值測試識別的相應位元，且亦藉由二進位TSTZ / TSTNZ輸入控制。一組結果位元72因此藉由比較器產生。因此，在主導述詞60之僅兩個最低有效位元經設定的第3A圖之實例中，該組結果位元之兩個最高有效位元自動地設定為0，而該組結果位元72的兩個最低有效位元藉由比較器68及70依賴於比較器68及70測試之各別位元來設定。此為在第3A圖之實例中正執行的TSTZ指令，且經測試位元因此經顛倒以將該組結果位元72之兩個最低有效位元產生為「0」及

「1」。如在第3B圖中所示之實例中可見，在此實例中的TSTZ及TSTNZ指令如在第2圖之實例中指定源向量暫存器及即時運算索引值，但此處進一步指定主導述詞暫存器及目的地暫存器。因此，該組主導述詞60的位元值係自所指定之主導述詞暫存器取得，而該組結果位元72寫入至所指定的目的地暫存器中。將瞭解，如下事實為無意義的：第3B圖之指令關於第2圖之實例另外指定目的地暫存器及主導述詞暫存器兩者，且在其他實例實施例中，位元測試指令除了源暫存器及索引之外亦可指定目的地暫存器及主導述詞暫存器中的僅一者。

【0037】第4A圖展示一實例，其中TSTZ指令指定目的地暫存器、主導述詞暫存器、源向量暫存器、索引(純量)暫存器。因此，實行相應位元測試程序之資料處理電路系統自所指定暫存器Pg取得該組主導述詞80的位元值且自所指定索引暫存器取得索引值82(在此實例中，索引值為7)。因此，在源向量Zs之各別元素中，每一元素之第8個位元($i=7$)在主導述詞80的相應位元經設定時得以存取及測試。為說明之簡單性起見，縮寫組態展示於第4A圖中，其中箭頭自源向量Zs之經測試位元直接地導向目的地述詞84的各別結果位元。實務上，此等箭頭係經由諸如第3A圖之實例中所示之比較器的一組比較器來實施，其中此等比較器係藉由主導述詞80之各別位元且亦藉由二進位值來控制，該二進位值指示指令為TSTZ抑或TSTNZ。在指令為TSTZ的第4A圖之實例中，經測試位

元經顛倒以提供目的地述詞 84 的相應位元 (此情形在第 4 A 圖中藉由標記法說明：源位元 (0/1) 轉到結果位元 (1/0))。

【0038】 轉至第 4 B 圖，T S T N Z 指令之實例被給出，該 T S T N Z 指令亦指定目的地結果暫存器、主導述詞暫存器及源向量暫存器，且在此實例中指定索引向量暫存器。因此，在主導述詞 86 再次選擇源向量 Z s 的將要經受位元測試程序之元素的同時，哪一位元在每一經測試元素中測試係藉由在索引向量 88 之相應元素中給出的索引個別地指定。因此，在第 4 B 圖中給出之實例中，可見位元位置 4 在元素 0 中測試，位元位置 2 在元素 2 中測試，位元位置 7 在元素 4 中測試，且位元位置 0 在元素 6 中測試。無位元在元素 1、3、5 及 7 中測試，此係因為主導述詞 86 中之相應位元設定為 0，且因此，目的地述詞 90 中的相應位元設定為 0。

【0039】 第 4 B 圖中給出之實例為 T S T N Z 指令的實例，且因此，源向量之經測試位元有效地複寫至目的地述詞 90 的相應位元中 (此情形在第 4 B 圖中藉由標記法說明：源位元 (0/1) 轉到結果位元 (0/1))。如在第 4 A 圖之狀況中，第 4 B 圖之說明為清楚起見以縮寫形式展示，其中箭頭僅僅自源向量 Z s 之各別元素的經測試位元導向目的地述詞 90 之相應位元位置。如之前，實務上，此等箭頭係經由接收將要測試之輸入位元的一組比較器實施，且

藉由指示指令為 T S T Z 抑或 T S T N Z 之二進位輸入來控制。

【0040】 一另外變化適用於上文所述之實例實施例中的任一者，即位元測試指令可藉由大小說明符進一步修改其指定暫存器中之任一者的變化，該大小說明符指示針對該暫存器之內容的大小解譯。此情形可如下寫為例如 T S T Z < P d > . < T > , < P g > . < T > , < Z s > . < T > , 索引。此大小說明符可例如在諸如以下指令之指令中以緊湊方式編碼，其中：00 = 位元組長度 (B)；01 = 半字長度 (H)；10 = 單字長度 (S)；且 11 = 雙字長度 (D)。

【0041】 此大小說明符 < T > 之使用使程式設計師能夠指定元素之各別向量的每一元素中之資料值的大小。因此，在無此大小說明符之同時，或確實，若大小說明符具有匹配預設值的值，則暫存器之元素的預設解譯可得以使用，例如「S」，單字長度。然而，若 < T > 之值在指令中指定，則每一向量元素之所指定大小得以使用。對此功能性之另外的變化針對上文所述之實例實施例中的任一者而言亦為可能的，其中大小說明符自身藉由暫存器給出且資料處理電路系統存取指定暫存器的該所指定大小以便提取所需大小值。

【0042】 第5圖展示根據一個實施例之方法所實行之步驟的序列。流程可被認為在步驟100處開始，在步驟100處，指令解碼電路系統對提供至設備之指令序列中的下一指令進行解碼。為簡單性起見，在此圖中，假設始終

存在將要解碼之另一指令。在步驟 102 處，判定此指令是否為位元測試指令，且若該指令並非位元測試指令則此指令僅僅以針對此指令之通常型式在步驟 104 處執行，且流程返回至步驟 100 (因為僅新穎的位元測試指令在此處為所關注的)。針對位元測試指令，流程自步驟 102 進行至步驟 104，在步驟 104 處判定主導述詞之任何位元是否設定為 0。在此狀況下，流程經由步驟 106 進行，在步驟 106 處所得述詞之相應位元亦設定為 0。接著，在步驟 108 處，判定位元測試指令是否已指定向量 (與所定義之即時運算值或純量暫存器相對) 索引。若位元測試指令已指定向量索引，則流程經由步驟 110 進行，在步驟 110 處使用針對源向量之每一經處理元素的唯一索引，該索引係自向量索引之相應元素取得。否則，在步驟 112 處，針對源向量之所有經處理元素使用索引的純量值 (在純量暫存器中提供抑或作為指令中之即時運算值)。接下來，在步驟 114 處，判定此為 TSTZ 抑或 TSTNZ 指令。針對 TSTNZ 指令，流程進行至步驟 116，在步驟 116 處將針對源向量之每一經處理元素的索引位元複寫至所得述詞之各別位元。或者，在此為 TSTZ 指令之狀況下，流程經由步驟 118 進行，在步驟 118 處將針對源向量之每一經處理元素的顛倒索引位元複寫至所得述詞之各別位元。此位元測試指令之執行接著完成，且流程返回至步驟 100。

【0043】 第 6 圖說明可使用之模擬器實施方式。在較早描述之實施例依據用於操作支援相關技術之特定處理硬

體的設備及方法實施本發明的同時，提供經由電腦程式之使用所實施的根據本文所述之實施例的指令執行環境亦為可能的。此等電腦程式常常稱為模擬器，正如該等電腦程式提供硬體架構之基於軟體的實施方式。多種多樣之模擬器電腦程式包括仿真器、虛擬機、模型，及包括動態二進位轉譯器之二進位轉譯器。通常，模擬器實施方式可在支援模擬器程式710之主機處理器730上運行，主機處理器730可選地運行主機作業系統720。在一些配置中，在硬體與所提供之指令執行環境，及/或同一主機處理器上所提供的多個相異之指令執行環境之間可存在多個模擬層。歷史上，已需要強大的處理器來提供在合理速度下執行之模擬器實施方式，但此方法可在某些情況下被證明正當，諸如當需要為了相容性或再用原因而運行對於另一處理器為原生的代碼時。舉例而言，模擬器實施方式可向指令執行環境提供並不藉由主機處理器硬體支援之額外功能性，或提供通常與不同硬體架構相關聯的指令執行環境。模擬之概述係在「Some Efficient Architecture Simulation Techniques」，Robert Bedichek, Winter 1990 USENIX Conference，第53至63頁中給出。

【0044】就實施例先前已參考特定硬體構造或特徵描述而言，在經模擬實施例中，等效功能性可藉由合適的軟體構造或特徵來提供。舉例而言，特定電路系統可在經模擬實施例中實施為電腦程式邏輯。類似地，諸如暫存器或

快取記憶體之記憶體硬體可在經模擬實施例中實施為軟體資料結構。在先前描述之實施例中所參考的硬體元件中之一或多者存在於主機硬體(例如,主機處理器730)上的配置中,一些經模擬實施例可在合適之情況下利用主機硬體。

【0045】 模擬器程式710可儲存於電腦可讀儲存媒體(該電腦可讀儲存媒體可為非暫時性媒體)上,且提供對目標程式碼700之程式介面(指令執行環境),該程式介面與正藉由模擬器程式710模型化之硬體架構的應用程式介面相同。因此,目標程式碼700之程式指令,包括上文所述之位元測試指令,可使用模擬器程式710自指令執行環境內執行,使得並非實際上具有上文所論述之設備之硬體特徵的主機電腦730可模仿此等特徵。

【0046】 簡要概括,一種設備及操作設備之方法得以提供。該設備回應於指定源向量暫存器及索引之位元測試指令,對儲存於該源向量暫存器中之複數個元素執行位元測試程序以產生複數個結果位元。該位元測試程序包含,針對該複數個元素中的每一經處理元素,取決於經測試位元之值設定該複數個結果位元中的各別結果位元,該經測試位元係在藉由該索引所指示之該源向量暫存器之經處理元素中的位元位置處。此位元測試指令因此使被需要執行多個位元測試之程式碼的效能增加,且可合適地公式化為向量化形式。

【0047】 在本申請案中，詞「經組配來」用以意謂設備之元件具有能夠實行所定義操作的組態。在此情形下，「組態」意謂硬體或軟體之互連的配置或方式。舉例而言，設備可具有提供所定義操作之專用硬體，或處理器或其他處理裝置可經程式化來執行功能。「經組配來」並不暗示：設備元件需要以任何方式改變以便提供所定義操作。

【0048】 儘管已在本文中參看隨附圖式詳細地描述了說明性實施例，但應理解，本發明不限於彼等精確實施例，且在不脫離如藉由所附申請專利範圍界定的本發明之範疇及精神之情況下，各種改變、添加及修改可在本發明中藉由熟習此項技術者實現。舉例而言，在不脫離本發明之範疇的情況下，附屬請求項之特徵的各種組合可與獨立請求項之特徵一起進行。

【符號說明】

【0049】

- 10 資料處理設備
- 12 執行電路系統
- 14 系統暫存器
- 16 通用暫存器
- 18 向量暫存器
- 20 記憶體
- 22 擷取電路系統
- 24 層級 1 指令快取記憶體
- 26 統一層級 2 快取記憶體

- 2 8 解碼電路系統
- 3 0 層級 1 資料快取記憶體
- 4 0 比較器
- 4 2 比較器
- 4 4 比較器
- 4 6 比較器
- 6 0 項目 / 主導述詞
- 6 2 控制電路系統
- 6 4 位元測試比較器
- 6 6 位元測試比較器
- 6 8 位元測試比較器
- 7 0 位元測試比較器
- 7 2 結果位元
- 8 0 主導述詞
- 8 2 索引值
- 8 4 目的地述詞
- 8 6 主導述詞
- 8 8 索引向量
- 9 0 目的地述詞
- 1 0 0 步驟
- 1 0 2 步驟
- 1 0 4 步驟
- 1 0 6 步驟
- 1 0 8 步驟

1 1 0 步 驟

1 1 2 步 驟

1 1 4 步 驟

1 1 6 步 驟

1 1 8 步 驟

7 0 0 目 標 程 式 碼

7 1 0 模 擬 器 程 式

7 2 0 主 機 作 業 系 統

7 3 0 主 機 處 理 器 / 主 機 電 腦

P g 所 指 定 暫 存 器

Z s 源 向 量

【生物材料寄存】

【 0 0 5 0 】 國 內 寄 存 資 訊 (請 依 寄 存 機 構 、 日 期 、 號 碼 順 序 註 記)

無

【 0 0 5 1 】 國 外 寄 存 資 訊 (請 依 寄 存 國 家 、 機 構 、 日 期 、 號 碼 順 序 註 記)

無

【發明申請專利範圍】

【第1項】 一種資料處理設備，該設備包含：

指令解碼電路系統，該指令解碼電路系統用以對指令進行解碼且取決於該等指令而產生控制信號；及

資料處理電路系統，該資料處理電路系統用以回應於藉由該指令解碼電路系統所產生之該等控制信號而執行資料處理操作，

其中該指令解碼電路系統回應於指定一源向量暫存器及一索引之一位元測試指令以使該資料處理電路系統：

對儲存於該源向量暫存器中之複數個元素執行一位元測試程序以產生複數個結果位元，該位元測試程序包含針對該複數個元素中的每一經處理元素：

取決於一經測試位元之一值設定該複數個結果位元中的一各別結果位元，該經測試位元係在藉由該索引所指示之該源向量暫存器之經處理元素中的一位元位置處，

其中在該位元測試程序中，當一組主導述詞位元值中之一各別述詞位元具有一第一預定值時，該複數個元素中之一元素經受該位元測試程序作為該經處理元素，

其中在該位元測試程序中，當該組主導述詞位元值

中之該各別述詞位元不具有該第一預定值時，該複數個結果位元中之該各別結果位元設定為一第二預定值。

【第2項】如請求項 1 所述之設備，其中經受該位元測試程序之該複數個元素包含該源向量暫存器的所有元素。

【第3項】如請求項 1 所述之設備，其中該組主導述詞位元值中之值的一數目匹配該源向量暫存器中之元素的一數目。

【第4項】如請求項 1 所述之設備，其中該位元測試指令指定該組主導述詞位元值。

【第5項】如請求項 4 所述之設備，其中該位元測試指令指定保留該組主導述詞位元值之一暫存器。

【第6項】如請求項 1 所述之設備，其中該資料處理電路系統經配置來將該複數個結果位元儲存至一結果暫存器中。

【第7項】如請求項 6 所述之設備，其中該結果暫存器係在該位元測試指令中指定。

【第8項】如請求項 1 所述之設備，其中該複數個結果位元之一計數匹配儲存於該源向量暫存器中之該複數個元素的一計數。

【第9項】如請求項 1 所述之設備，其中在該位元測試

程序中，該複數個結果位元中之該各別結果位元設定為匹配該經測試位元的該值。

【第10項】 如請求項 1 所述之設備，其中在該位元測試程序中，該複數個結果位元中之該各別結果位元設定為不匹配該經測試位元的該值。

【第11項】 如請求項 9 所述之設備，其中該指令解碼電路系統回應於一另外位元測試指令，該另外位元測試指令使該資料處理電路系統執行一另外位元測試程序，該另外位元測試程序包含將另外的複數個結果位元中之一另外的各別結果位元設定為不匹配一另外經測試位元之一值。

【第12項】 如請求項 10 所述之設備，其中該指令解碼電路系統回應於一另外位元測試指令，該另外位元測試指令使該資料處理電路系統執行一另外位元測試程序，該另外位元測試程序包含將另外的複數個結果位元中之一另外的各別結果位元設定為匹配一另外經測試位元之一值。

【第13項】 如請求項 1 所述之設備，其中該索引為該位元測試指令中之一即時運算值。

【第14項】 如請求項 1 所述之設備，其中該索引為儲存於在該位元測試指令中所指定之一純量索引暫存器中的一純量值。

【第15項】 如請求項1所述之設備，其中該位元測試指令指定保留複數個索引值之一向量索引暫存器，且在該位元測試程序中，針對該複數個元素中之每一經處理元素，該索引係藉由該複數個索引值中的一各別索引值給出。

【第16項】 一種操作一資料處理設備之方法，該方法包含以下步驟：

對指令進行解碼且取決於該等指令而產生控制信號；

回應於所產生之該等控制信號而執行資料處理操作；
及

回應於指定一源向量暫存器及一索引之一位元測試指令，引起一位元測試程序對儲存於該源向量暫存器中之複數個元素的執行以產生複數個結果位元，

其中該位元測試程序包含針對該複數個元素中的每一經處理元素：

取決於一經測試位元之一值設定該複數個結果位元中的一各別結果位元，該經測試位元係在藉由該索引所指示之該源向量暫存器之經處理元素中的一位元位置處，

其中在該位元測試程序中，當一組主導述詞位元值中之一各別述詞位元具有一第一預定值時，該複數個

元素中之一元素經受該位元測試程序作為該經處理元素，

其中在該位元測試程序中，當該組主導述詞位元值中之該各別述詞位元不具有該第一預定值時，該複數個結果位元中之該各別結果位元設定為一第二預定值。

【第17項】 一種資料處理設備，該設備包含：

用於對指令進行解碼且取決於該等指令而產生控制信號之構件；

用於回應於所產生之該等控制信號而執行資料處理操作的構件；及

用於進行以下操作之構件：回應於指定一源向量暫存器及一索引之一位元測試指令，引起一位元測試程序對儲存於該源向量暫存器中之複數個元素的執行以產生複數個結果位元，

其中該位元測試程序包含針對該複數個元素中的每一經處理元素：

取決於一經測試位元之一值設定該複數個結果位元中的一各別結果位元，該經測試位元係在藉由該索引所指示之該源向量暫存器之經處理元素中的一位元位置處，

其中在該位元測試程序中，當一組主導述詞位元值

中之一各別述詞位元具有一第一預定值時，該複數個元素中之一元素經受該位元測試程序作為該經處理元素，

其中在該位元測試程序中，當該組主導述詞位元值中之該各別述詞位元不具有該第一預定值時，該複數個結果位元中之該各別結果位元設定為一第二預定值。

【第18項】 一種用於控制一主機資料處理設備提供一指令執行環境之電腦程式，該電腦程式包含：

指令解碼程式邏輯，該指令解碼程式邏輯用以對指令進行解碼且取決於該等指令而產生控制信號；及

資料處理程式邏輯，該資料處理程式邏輯用以回應於藉由該指令解碼程式邏輯所產生之該等控制信號而執行資料處理操作，

其中該指令解碼程式邏輯回應於指定一源向量資料結構及一索引之一位元測試指令以使該資料處理程式邏輯：

對儲存於該源向量資料結構中之複數個元素執行一位元測試程序以產生複數個結果位元，該位元測試程序包含針對該複數個元素中的每一經處理元素：

取決於一經測試位元之一值設定該複數個結果位元中的一各別結果位元，該經測試位元係在藉由該索引


所指示之該源向量資料結構之經處理元素中的一位元位置處，

其中在該位元測試程序中，當一組主導述詞位元值中之一各別述詞位元具有一第一預定值時，該複數個元素中之一元素經受該位元測試程序作為該經處理元素，


其中在該位元測試程序中，當該組主導述詞位元值中之該各別述詞位元不具有該第一預定值時，該複數個結果位元中之該各別結果位元設定為一第二預定值。


【第19項】 一種電腦可讀儲存媒體，該電腦可讀儲存媒體以一非暫時性型式儲存如請求項 18 所述之電腦程式。

【發明圖式】




第1圖





第3A圖




第3B圖

TSTZ < Pd > , < Pg > , < Zs > , <

索引
(純量)


>




第4A圖

TSTNZ < Pd > , < Pg > , < Zs > , <

索引
(純量)




第4B圖



第5圖

模擬器實施方式



第6圖