



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I535025 B

(45)公告日：中華民國 105 (2016) 年 05 月 21 日

(21)申請案號：104107019

(22)申請日：中華民國 98 (2009) 年 11 月 11 日

(51)Int. Cl. : H01L29/78 (2006.01)

H01L21/336 (2006.01)

H01L21/203 (2006.01)

H01L21/324 (2006.01)

(30)優先權：2008/11/20 日本

2008-296901

(71)申請人：半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY
LABORATORY CO., LTD. (JP)

日本

(72)發明人：秋元健吾 AKIMOTO, KENGO (JP)；坂田淳一郎 SAKATA, JUNICHIRO (JP)；廣
橋拓也 HIROHASHI, TAKUYA (JP)；高橋正弘 TAKAHASHI, MASAHIRO (JP)；
岸田英幸 KISHIDA, HIDEYUKI (JP)；宮永昭治 MIYANAGA, AKIHARU (JP)

(74)代理人：林志剛

(56)參考文獻：

TW 200822372A

WO 2008/133220A1

審查人員：閻濟民

申請專利範圍項數：9 項 圖式數：17 共 48 頁

(54)名稱

半導體裝置及其製造方法

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME


(57)摘要

本發明係有關半導體裝置及其製造方法，其目的在於提供一種適用於半導體裝置的氧化物半導體。或者，本發明的另一個目的在於提供一種使用該氧化物半導體的半導體裝置。揭示的半導體裝置在電晶體的通道形成區域中包括以 In-Ga-Zn-O 為基的氧化物半導體層。在所述半導體裝置中，以 In-Ga-Zn-O 為基的氧化物半導體層具有如下結構：在由 $\text{InGaO}_3(\text{ZnO})_m (m > 0)$ 所表示的非晶形結構中包含由 $\text{InGaO}_3(\text{ZnO})_m (m = 1)$ 所表示的晶粒。

It is an object to provide an oxide semiconductor which is suitable for use in a semiconductor device. Alternatively, it is another object to provide a semiconductor device using the oxide semiconductor. Provided is a semiconductor device including an In-Ga-Zn-O based oxide semiconductor layer in a channel formation region of a transistor. In the semiconductor device, the In-Ga-Zn-O based oxide semiconductor layer has a structure in which crystal grains represented by $\text{InGaO}_3(\text{ZnO})_m (m = 1)$ are included in an amorphous structure represented by $\text{InGaO}_3(\text{ZnO})_m (m > 0)$.

指定代表圖：

圖 1B



發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

半導體裝置及其製造方法

Semiconductor device and method for manufacturing the same

【技術領域】

本發明係有關使用氧化物半導體的半導體裝置以及製造半導體裝置的方法。

【先前技術】

場效電晶體（也稱為 FET）是目前使用最為廣泛的半導體元件。根據場效電晶體的用途，使用多種材料進行其製造。特別是經常使用包括矽的半導體材料。

使用矽的場效電晶體具有滿足多種用途需要的特性。例如，使用單晶矽製造需要在以高速運行的積體電路等，由此滿足積體電路的需要。此外，使用非晶矽用於需要大面積的目的，例如顯示裝置，由此可以滿足該目的的需要。

如上所述，矽是高度多功能化的並且可用於多種目的。然而，近年來，半導體材料趨向於希望具有更高的性能以及多功能性。例如，在提高大面積顯示裝置的性能方面，為了實現切換元件的高速操作，需要有助於增加顯示裝置面積和具有高於非晶矽的性能的半導體材料。

在這樣的條件下，關於使用氧化物半導體的場效電晶體的技術引起了人們的注意。例如，在專利文獻 1 中，揭示了一種使用同系化合物 $\text{InMO}_3(\text{ZnO})_m$ （M 為 In、Fe、Ga 或 Al，且 m 為大於或等於 1 並小於 50 的整數）的透明薄膜場效電晶體。

此外，在專利文獻 2 中揭示了一種場效電晶體，其中，使用電子載體濃度小於 $10^{18}/\text{cm}^3$ 並且含有 In、Ga 和 Zn 的非晶氧化物半導體。需要注意的是，在專利文獻 2 中，非晶氧化物半導體中 In:Ga:Zn 等於 1:1:m(m<6)。

進一步地，在專利文獻 3 中揭示了一種場效電晶體，其中使用含有微晶的非晶氧化物半導體作為活性層。

[參考文獻]

[專利文獻 1] 日本揭示專利申請 JP2004-103957

[專利文獻 2] PCT 國際揭示文獻 WO05/088726

[專利文獻 3] 日本揭示專利申請 JP2006-165529

【發明內容】

在專利文獻 3 揭示的內容中，其中，一種結晶態的組成為 $\text{InGaO}_3(\text{ZnO})_m$ （m 為小於 6 的整數）。此外，在專利文獻 3 的實例 1 中，揭示了 $\text{InGaO}_3(\text{ZnO})_4$ 的例子。然而，實際上，即使使用這些氧化物半導體也沒有獲得滿足要求的特性。

鑒於前述問題，本發明之目的在於提供一種適用於半導體裝置的氧化物半導體。或者，本發明之另一個目的在

於提供一種使用氧化物半導體的半導體裝置。

在即將被揭示的發明中，所製造的半導體裝置中由 $\text{InGaO}_3(\text{ZnO})_m$ ($m > 0$) 表示的非晶形結構中包含由 $\text{InGaO}_3(\text{ZnO})_m$ ($m = 1$) 表示的晶粒。具體描述如下。

即將被揭示的本發明的一個實施例是一種半導體裝置，其包括用於電晶體通道形成區域之以 In-Ga-Zn-O 為基的氧化物半導體層。在所述半導體裝置中，以 In-Ga-Zn-O 為基的氧化物半導體層具有這樣的結構，其中，由 $\text{InGaO}_3(\text{ZnO})_m$ ($m > 0$) 表示的非晶形結構中包含有由 $\text{InGaO}_3(\text{ZnO})_m$ ($m = 1$) 所表示的晶粒。

在上述實施例中，以 In-Ga-Zn-O 為基之氧化物半導體層中的 Zn 含量（原子％）較佳小於 In 的含量（原子％）並且小於 Ga 的含量（原子％）。此外，氧化物半導體層較佳使用 Zn 含量（原子％）小於或等於 In 的含量（原子％）並且小於或等於 Ga 的含量（原子％）的靶材，藉由濺射法而被形成。此外，在上文中，較佳使用具有由 $\text{InGaO}_3(\text{ZnO})_m$ ($m = 1$) 所表示的結構的晶粒。然而，在晶粒中由 $\text{InGaO}_3(\text{ZnO})_m$ ($m = 1$) 所表示的結構的比例為 80 體積％或更高的條件下，可以獲得給定的特性。

在即將被揭示的本發明的另一個實施例是一種半導體裝置的製造方法，其包括以下步驟：藉由濺射法在基板上形成具有非晶形結構的以 In-Ga-Zn-O 為基之氧化物半導體層；對氧化物半導體層進行熱處理形成在由

$\text{InGaO}_3(\text{ZnO})_m$ ($m > 0$) 所表示的非晶形結構中包含由 $\text{InGaO}_3(\text{ZnO})_m$ ($m = 1$) 所表示的晶粒的氧化物半導體層。在半導體裝置的製造方法中，含有晶粒的氧化物半導體層係使用於電晶體通道形成區域。

在上述實施例中，較佳形成具有非晶形結構的以 In-Ga-Zn-O 為基之氧化物半導體層，從而 Zn 的含量（原子%）小於 In 的含量（原子%）並且小於 Ga 的含量（原子%）。此外，所述具有非晶形結構的以 In-Ga-Zn-O 為基之氧化物半導體層較佳使用 Zn 含量（原子%）小於或等於 In 的含量（原子%）並且小於或等於 Ga 的含量（原子%）的靶材，藉由濺射法而被形成。此外，熱處理較佳在 350°C 或更高的溫度下進行。

需要注意，在本說明書中，半導體裝置意指任意可藉由利用半導體特性而作用的裝置；顯示裝置，半導體電路和電子裝置都包括在半導體裝置中。

由 $\text{InGaO}_3(\text{ZnO})_m$ ($m > 0$) 所表示的非晶形結構中包含由 $\text{InGaO}_3(\text{ZnO})_m$ ($m = 1$) 所表示的晶粒，從而可以改善氧化物半導體的電特性。此外，藉由使用氧化物半導體可以提供優異的半導體裝置。

【圖式簡單說明】

圖 1A 和 1B 是關於實施例 1 的氧化物半導體層的製造方法的說明性視圖。

圖 2 中的表顯示非單晶半導體層的組成分析結果。

圖 3 中的表顯示非單晶半導體層的組成分析結果。

圖 4A 和 4B 是氧化物半導體層的明視場 STEM 影像。

圖 5A 和 5B 分別為明視場 STEM 影像和 HAADF-STEM 影像。

圖 6A 和 6B 分別為晶體結構的放大影像和晶體結構的模型圖。

圖 7A 和 7B 是氧化物半導體層（靶材 B）的 HAADF-STEM 影像。

圖 8 圖示氧化物半導體（ InGaZnO_4 ）的晶體結構。

圖 9A 和 9B 圖示了 $(\text{Ga}, \text{Zn})\text{O}_2$ 層中 Ga 原子和 Zn 原子的分佈。

圖 10 中的表顯示元素分佈模式的能量比較結果。

圖 11 圖示電子的 DOS 和 PDOS 的計算結果。

圖 12A 和 12B 是在導帶之底部處的電子分佈圖。

圖 13 中的表顯示 E_v 的幾何最佳值的計算結果。

圖 14A-14D 圖示與計算相關的特定組合（原子的分佈）。

圖 15 中的表顯示每一種組合的能量。

圖 16 是最有可能的分佈的模型圖。

圖 17A-17E 是關於實施例 2 的半導體裝置的製造方法的說明性視圖。

【實施方式】

參考附圖對實施例來加以具體描述。然而，本發明不局限於下文對於實施例的描述，並且很明顯對於本領域技術人員來說，在不違離本發明之目的的情況下可以對其方式和細節進行各種改變和調整。此外，可以將涉及不同實施例的結構適宜地組合使用。需要注意在下述本發明的結構中，相同部分或具有相同功能的部分使用相同的標記數字表示，並且省略對其重複性的解釋。

（實施例 1）

在此實施例中，參考附圖描述了一種氧化物半導體層（氧化物半導體層指以 In-Ga-Zn-O 為基的氧化物半導體層）的製造方法，其中由 $\text{InGaO}_3(\text{ZnO})_m$ ($m>0$) 所表示的非晶形結構中包含由 $\text{InGaO}_3(\text{ZnO})_m$ ($m=1$) 所表示的晶粒。

首先，在形成表面（這裏為基板 100）上形成以 In-Ga-Zn-O 為基的非單晶半導體層 102（參見圖 1A）。例如，可以使用包含銦（In）、鎵（Ga）和鋅（Zn）的氧化物半導體靶材利用濺射法形成非單晶半導體層 102。例如，可以採用下述濺射條件：基板 100 和氧化物半導體靶材之間的距離為 30 mm-500 mm；壓力為 0.1 Pa-2.0 Pa；DC 電源為 0.2 kW-5.0 kW（使用直徑為 8 英寸的靶材時）；氛圍為氬氣氛圍、氧氣氛圍或氬和氧的混合氛圍。

此處，在下述條件下形成非單晶半導體層 102：氧化物半導體靶材的組成設為 $\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}$ 等於 1:1:1；基

板 100 和氧化物半導體靶材的距離為 170 mm；壓力為 0.4 Pa；DC 電源為 0.5 kW；氬氣流量為 10 sccm；氧氣流量為 5 sccm。

然後，藉由電感耦合電漿質譜法（ICP-MS）來分析由上述方法所製造的樣品的組成。在氬氣流量為 10 sccm、氧氣流量為 5 sccm 的條件下形成的非單晶半導體層 102 的組成為 $\text{InGa}_{0.94}\text{Zn}_{0.40}\text{O}_{3.31}$ 。圖 2 顯示了上述分析結果以及在氬氣流量為 40 sccm、氧氣流量為 0 sccm 時的條件下形成的非單晶半導體層的分析結果。

進一步地，圖 3 顯示使用盧瑟福反向散射能譜法（RBS）作為分析方法的分析結果。

圖 2 和圖 3 顯示了非單晶半導體層中的 Ga 和 Zn 的含量趨向於低於其在靶材組成中的含量。此外，非單晶半導體層的分析結果取決於製造條件和分析方法等因素是不同的。

其次，在 350°C - 800°C（較佳為 500°C - 750°C）的溫度下對非單晶半導體層進行熱處理約 10 分鐘 - 200 分鐘，藉此，獲得在非晶形結構中含有晶粒 104 的氧化物半導體層 106（參見圖 1B）。使用氧化物半導體層 106 所製造的薄膜電晶體具有優良的電特性：在閘極壓為 $\pm 20\text{V}$ 時，開關比（on/off ratio）為 10^9 或更高，遷移率為 $10\text{ cm}^2/\text{Vs}$ 或更高。需要注意這裏的熱處理在 700°C 的溫度下進行一小時。

進行熱處理後，分析氧化物半導體層 106 的結構。具

體上，利用掃描透射式電子顯微鏡（STEM）影像來觀察樣品的剖面。

圖 4A 和 4B 是樣品的明視場 STEM 影像。圖 4A 為使用 $\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}$ 等於 1:1:1（ $\text{In}:\text{Ga}:\text{Zn}=1:1:0.5$ ）的靶材（下文中稱為靶材 A）所製造的樣品的 STEM 影像。圖 4B 為使用 $\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}$ 等於 1:1:2（ $\text{In}:\text{Ga}:\text{Zn}=1:1:1$ ）的靶材（下文中稱為靶材 B）代替靶材 A 所製造的樣品的 STEM 影像，用以與上述樣品進行比較。

圖 4A 顯示藉由上述方法所製造的氧化物半導體層 106 具有在非晶形結構中包含晶粒 104 的結構。

需要注意藉由比較圖 4A 和圖 4B 可見，在靶材中鋅含量低的情況下，晶體生長速度低於靶材中鋅含量高的情況。基於該事實，可以改善晶體生長的可控性。例如，使非單晶半導體層 102 中的 Zn 含量（原子%）低於 In 含量（原子%）並低於 Ga 含量（原子%），從而可以以優良的可控性形成具有優良性能的氧化物半導體層 106。當晶體生長速度比較重要時，可以使非單晶半導體層 102 中的鋅含量較高。

接下來，藉由 STEM 來觀察樣品的更微細區域。圖 5A 和 5B 為使用靶材 A 所製造的樣品的 STEM 影像。圖 5A 為明視場 STEM 影像，圖 5B 為高角度環形暗視場（HAADF）STEM 影像。圖 5A 中，可以看見規律的結構；然而難以定位每一個原子，此外，無法偵測晶體配向。另一方面，在圖 5B 中，可以精確偵測到相應於每個

原子的白點的位置。進一步地，如從圖 5B 中可以看出非晶形結構係留在於圖 5B 的下右側區域。

在 HAADF-STEM 影像中，獲得與原子數的平方成比例的對比；因此，較亮的點表示較重的原子。在圖 5B 中，較亮的點表示 In，較暗的點表示 Ga 或 Zn。

接下來，參考圖 6A 和圖 6B 來研究上述晶體結構。這裏，圖 6A 為圖 5B 的放大視圖（放大影像）。圖 6B 是從 [100] 方向看到的 InGaZnO_4 （相應於 $\text{InGaO}_3(\text{ZnO})_m$ ， m 等於 1）的晶體結構模型圖。圖 6A 和圖 6B 的比較顯示使用靶材 A 所製造的樣品中的晶粒具有 $\text{InGaO}_3(\text{ZnO})_1$ 的晶體結構。需要注意 In 和 Ga 可能有助於以 In-Ga-Zn-O 為基之氧化物半導體的導電性。因此，爲了保持良好的電特性，具有高比例 In 和 Ga 的晶體結構的比例越高，換句話說， $\text{InGaO}_3(\text{ZnO})_m$ （ $m = 1$ ）晶體結構的比例越高，越爲較佳。

圖 7A 和 7B 是使用靶材 B 所製造的樣品的 HAADF-STEM 影像。在圖 7A 和圖 7B 中，亮點係規律地出現以便形成線。亮點的線之間的距離分別爲約 0.9 nm，約 1.15 nm，及約 1.4 nm，其對應於 m 分別爲 1、2 以及 3 時，晶體結構 $\text{InGaO}_3(\text{ZnO})_m$ 中的 In 原子之間的距離。也可以說，使用靶材 B 所製造的樣品含有具有多個組成的晶體，亦即，晶體 $\text{InGaO}_3(\text{ZnO})_m$ ， m 爲至少 1-3。

如上所述，在以 In-Ga-Zn-O 爲基的氧化物半導體中，In 和 Ga 有助於導電性。因此，在 In 和 Ga 的比例低

的條件下（即在 m 大的條件下），電特性惡化。因此，藉由使 $\text{InGaO}_3(\text{ZnO})_m$ ($m=1$) 結構的比例變高，電特性可以保持優良狀態。特別是，整個晶體結構中晶體結構 $\text{InGaO}_3(\text{ZnO})_m$ ($m=1$) 的比例較佳為 80 體積%或更高，更較佳 90 體積%或更高。

作為一種使晶體結構 $\text{InGaO}_3(\text{ZnO})_m$ ($m=1$) 比例變高的方法，使用具有低 Zn 含量的靶材形成具有低 Zn 含量的非單晶半導體層 102。例如，非單晶半導體層 102 中的 Zn 含量（原子%）可低於非單晶半導體層 102 中的 In 含量（原子%）並低於 Ga 含量（原子%）。使非單晶半導體層 102 中的 Zn 含量變低可以獲得具有良好電特性的晶體結構。

以 In-Ga-Zn-O 為基之氧化物半導體的電子結構沒有被充分地闡明，對電子結構的闡明可以理解氧化物半導體的電特性。因此，下文描述了藉由基本原理計算的以 In-Ga-Zn-O 為基之氧化物半導體的計算結果以及研究。需要注意儘管下面給出的結果是藉由計算晶體結構所獲得的，但是結果同樣適用於含有晶粒的非晶形結構。

圖 8 描述了藉由計算獲得的以 In-Ga-Zn-O 為基之氧化物半導體 (InGaZnO_4) 的晶體結構。晶體結構 InGaZnO_4 的單位晶格包括 21 個原子。然而，此處為了檢驗 Ga 原子的分佈，利用包括 84 個原子 ($2 \times 2 \times 1$) 的放大單元進行計算。

使用 CASTEP 來進行計算。CASTEP 是基於密度泛函

數理論（DFT）和平面波假電位法的基本原理計算程式。爲了交換相關函數，此處選擇使用廣義梯度近似（GGA）和 Perdew-Burke-Ernzerhof（PBE）。截止能量被設定爲 500 eV，並使用 $3 \times 3 \times 1$ 的 K-點柵格。

圖 8 顯示了包括兩個 $(\text{Ga,Zn})\text{O}_2$ 層和一個 InO_2 層的單位晶格。需要注意此處爲簡化起見，假定晶體結構具有含有特定原子分佈的重複單位晶格。

圖 9A 和 9B 顯示了在單位晶格中兩個 $(\text{Ga,Zn})\text{O}_2$ 層中 Ga 原子和 Zn 原子的分佈。圖 9A 和 9B 顯示了 2×2 倍單位晶格的結構，亦即每一個結構包括 4 個單位晶格。此外，圖 9A 和 9B 中的粗線表示單位晶格。圖 9A 顯示了在每一個上層和下層都存在兩個 Ga 原子的情況，圖 9B 顯示了在上層存在一個 Ga 原子、在下層存在三個 Ga 原子的情況。

在圖 9A 所示情況中，每一層中的 Ga 原子以條狀分佈。也就是說，每一層中的 Ga 原子以平行線的形式分佈。

考慮到上層和下層的結合，Ga 原子的分佈歸類爲兩種模式：平行分佈和交叉分佈。平行分佈是指在分佈中上層中的 Ga 線平行於下層中的 Ga 線，交叉分佈是指分佈中上層中的 Ga 線於下層中的 Ga 線交叉。對於平行分佈，有兩種可能的組合，例如 $\text{U1} + \text{L1}$ 和 $\text{U1} + \text{L4}$ 。對於交叉分佈，分佈具有旋轉對稱關係；因此，只考慮如 $\text{U1} + \text{L2}$ 的一種組合。即在圖 9A 所述情況中總共有三種組

合。

在圖 9B 所示情況中，由於上層和下層的結合，由兩種可能的組合，例如 $U7 + L7$ 和 $U7 + L10$ 。需要注意對於所有 Ga 原子進入上層或下層的情況，有一種上層和下層的組合方式（ $U11 + L11$ ，未圖示出）。因此，對於 Ga 分佈，總共可考慮六種組合。

圖 10 顯示了六種分佈方式的能量比較結果。當在每一個上層和下層中存在兩個 Ga 原子時，更具體地，對於 $U1 + L1$ 結構， InGaZnO_4 具有最低的能量。

更詳細地計算該結構（具有最低能量的結構）的電子結構。圖 11 顯示了在上述結構中電子的態密度（DOS）和投影態密度（PDOS）的計算結果。根據圖 11，Ga 原子是最佔優勢的，其次是 In 原子。

然後，由導帶底部的軌道函數 ϕ 計算導帶底部的電子的存在概率 $|\phi|^2$ 。圖 12A 和 12B 顯示了其分佈圖。這裏，圖 12A 顯示了在 In 平面（在 InO_2 層）的電子的存在概率，圖 12B 顯示了在 $(\text{Ga,Zn})\text{O}_2$ 層的電子的存在概率。令人感興趣的是 In 軌道是分離的。

圖 12B 顯示了 Ga 原子周圍的電子存在概率高並且 Zn 原子周圍的電子存在概率低。此外，導電通路不僅存在於 In 平面，還存在於 $(\text{Ga,Zn})\text{O}_2$ 層。由此，很可能 Ga 在很大程度上影響 InGaZnO_4 的導電性。似乎 Ga 軌道影響 In 軌道並且影響 $(\text{Ga,Zn})\text{O}_2$ 層的導電性。

InGaZnO_4 的一個特性是電導率的寬範圍。由於電導

率取決於在方法中添加氧氣的量而在很大範圍內變化，這可能是歸因於氧空位（缺陷）的形成概率。因此，爲了弄清該機制，計算氧空位的形成能量。

基於密度泛函數理論（DFT）所計算的氧空位缺陷能階仍處於爭論之中。例如，使用例如局部密度近似法（LDA）或 GGA 的函數獲得的帶隙趨向於小於實際測定值。由於比例法仍處於討論之中，這裏使用不包括比例法的簡單 GGA 函數。使用該方法可以消除人爲現象並掌握現象的本質。

氧空位的形成能量（ E_{vo} ）定義如下： $E_{vo} = E(A_mO_{n-1}) + E(O) - E(A_mO_n)$ 。這裏， E_{vo} 爲氧分子能量的一半， $E(A_mO_{n-1})$ 表示具有氧空位的 A_mO_{n-1} 的能量，其中 A 表示可選元素。

圖 13 顯示在具有氧空位的結構中 E_{vo} 的幾何最佳值的計算結果。這裏，作爲晶格常數，使用理想晶體的晶格常數。高能階的 E_{vo} 指熱平衡中的氧空位的密度低。需要注意在圖 13 中也給出了 In_2O_3 、 ZnO 和 Ga_2O_3 的 E_{vo} 。 In_2O_3 、 ZnO 和 Ga_2O_3 的晶體結構分別爲方鐵錳礦、纖鋅礦， β -Ga（gallia）。

$InGaZnO_4$ 的 E_{vo} 取決於氧空位周圍的元素而變化。具體地，有如下三種可能的結構模型。在模型 1 中，氧空位被一個 Zn 原子和三個 In 原子環繞。在模型 2 中，氧空位被一個 Ga 原子和三個 In 原子環繞。在模型 3 中，氧空位被兩個 Zn 原子和兩個 Ga 原子環繞。圖 13 顯示隨著氧空

位周圍 Ga 原子數的增加， InGaZnO_4 的 E_{v_0} 的能階變高。並且，在圖 13 中， Ga_2O_3 具有最高的 E_{v_0} 能階；因此，可以說 Ga 原子與 O 原子緊密鍵合。

當 InGaZnO_4 為非晶形狀態時，除了上述三種模型還具有多種可能的結構，這些結構的 E_{v_0} 能階彼此稍有不同。隨著 InGaZnO_4 中 Ga 原子的比例增加，氧空位的密度減小。隨著 InGaZnO_4 中 Ga 原子的比例減小，氧空位的密度增加。

因此，使非單晶半導體層 102 中 Ga 原子比例變高能使氧空位密度減小。即可以獲得具有優良電子性能的以 In-Ga-Zn-O 為基之氧化物半導體。考慮到 In 的存在影響導電性，不較佳降低 In 的比例。因此，較佳使非單晶半導體層 102 中的 Zn 的比例降低。例如，非單晶半導體層 102 中的 Zn 含量（原子%）可低於 In 含量（原子%）並低於 Ga 含量（原子%）。藉由以該方式降低非單晶半導體層 102 中的 Zn 含量，可以獲得具有優良電子性能的氧化物半導體層。

根據該實施例，提供一種高性能氧化物半導體層。如果合適可以結合任意其他實施例來實施本實施例。

（實施例 2）

在此實施例中，參考附圖描述了提升實施例 1 中以 In-Ga-Zn-O 為基之氧化物半導體層的研究的結果。

實施例 1 中解釋了在晶體結構 InGaZnO_4 的單位晶格

中包括兩個(Ga,Zn)O₂層和一個InO₂層。與此相應，在本實施例中更詳細地研究了Ga原子和Zn原子的分佈。具體地，圖9A和9B中顯示了上層和下層的一些結合，計算並研究了在兩個(Ga,Zn)O₂層中Ga原子和Zn原子分佈的關係以及能量。

圖14A-14D圖示了進行計算的具體組合（原子的分佈）。在該實施例中，關注最鄰近的相同種類的原子數量來選擇這些組合。例如，在圖14A所示的組合中，Ga原子和Zn原子分別分佈於上層和下層，從而使Ga原子和Zn原子彼此分離，由此最鄰近的相同種類的原子的數量為零。在圖14B所示的組合中，在最鄰近的位置存在兩個相同種類的原子。在圖14C所示的組合中，在最鄰近的位置存在一個半相同種類的原子。在圖14D所示的組合中，在最鄰近的位置存在一個相同種類的原子。在與實施例1相同的條件下進行計算。

圖15顯示計算結果。在圖15中，具有最低能量的結構被認為是顯示每個結構能量的原點（能量為0 eV）。

儘管在該實施例中觀察到的分佈僅僅是許多分佈中的一部分，從圖15中可以看出Ga原子和Zn原子的分佈趨勢。圖15中所示結果顯示隨著相同種類原子的聚集程度變低，從能量的角度來說，結構變得穩定。因此，可以得出，在InGaZnO₄的晶體結構中，Ga原子和Zn原子並不作為GaO或ZnO以聚集狀態存在，而是以原子狀態彼此混合分佈。圖116顯示最可能分佈的模型圖（相應於圖

15 中的分佈(d))。

如果合適可以結合任意其他實施例來實施本實施例。

(實施例 3)

在此實施方案中，參考附圖 17A-17E 來描述使用藉由實施例 1 或類似方法所製造的氧化物半導體層來製造半導體裝置的方法的實例。需要注意在該實施例中，省略了與實施例 1 相同或基本相同的內容的詳細描述。

首先，在具有絕緣表面的基板 200 上形成閘極電極 202，在閘極電極 202 上形成閘極絕緣層 204；然後，堆疊氧化物半導體層 206 和氧化物半導體層 207（參見圖 17A）。

作為具有絕緣表面的基板 200，例如，可以使用用於液晶顯示裝置或類似物的具有可見光透射性能的玻璃基板。玻璃基板較佳為無鹼玻璃基板。作為無鹼玻璃基板，例如，使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃的玻璃材料。此外，作為具有絕緣表面的基板 200，還可以使用利用絕緣體形成的絕緣基板，例如樹脂基板、陶瓷基板、石英基板或藍寶石基板；利用例如矽的且其表面被覆絕緣材料的半導體材料形成的半導體基板；利用例如金屬或不銹鋼的導體形成的且其表面被覆絕緣材料的導體基板；或類似物。從增加半導體裝置的面積角度出發，特別較佳使用玻璃基板。進一步地，具有絕緣表面的基板 200 較佳具有規定的耐熱性。

導電層在基板 200 的整個表面上形成，然後使用藉由微影法形成的抗蝕劑掩罩選擇性地蝕刻導電層，從而能形成閘極電極 202。此時，爲了促進用隨後形成的閘極絕緣層 204 覆蓋閘極電極 202 並防止斷路，較佳蝕刻閘極電極，從而其末端部分具有錐形。需要注意閘極電極 202 包括電極和配線，例如閘極配線，係使用導電層來予以形成。

希望使用低電阻導電材料形成閘極電極 202，例如鋁（Al）或銅（Cu）。需要注意當使用鋁作爲配線和電極時，鋁具有以下缺點，例如低耐熱性並且單獨使用鋁時其易於被腐蝕；因此較佳結合耐熱導電材料使用鋁。

作爲耐熱導電材料，可以使用選自鈦（Ti）、鉭（Ta）、鎢（W）、鉬（Mo）、鉻（Cr）、釹（Nd）和釷（Sc）的元素，包含任意上述元素作爲其組分的合金，包括這些元素任意組合的合金，包含任意上述元素作爲其組分的氮化物，或其類似物。堆疊使用該耐熱導電材料和鋁（或銅）形成的薄膜，從而能形成配線和電極。

可以使用氧化矽薄膜、氧氮化矽薄膜、氮化矽薄膜、氮氧化矽薄膜、氧化鋁薄膜、氧化鉭薄膜或類似物形成閘極絕緣層 204。或者，可以使用這些薄膜的疊層形成閘極絕緣層 204。可以藉由濺射法或類似方法形成厚度爲 20 nm-250 nm 的薄膜。例如，藉由濺射法形成厚度爲 100 nm 的氧化矽薄膜作爲閘極絕緣層 204。需要注意閘極絕緣層 204 可解釋爲限制於體管的閘極絕緣層，閘極絕緣層 204

的製造方法、厚度和類似因素不作爲對上述數值範圍。

需要注意在閘極絕緣層 204 之上形成氧化物半導體層 206 之前，可對閘極絕緣層 204 表面進行電漿處理。藉由電漿處理能除去附著於閘極絕緣層 204 之上的灰塵。

將例如氬氣 (Ar) 的惰性氣體引入到真空室中，對處理物體 (這裏指其上形成有閘極絕緣層 204 的基板 200) 施加偏壓，從而產生電漿狀態，由此進行上述電漿處理。在該情況下，Ar 的電子和陽離子存在於電漿中，並且 Ar 的陽離子在陰極方向 (向著基板 200 側) 被加速。加速的 Ar 陽離子與閘極絕緣層 204 的表面相撞，藉此，藉由濺射蝕刻閘極絕緣層 204 的表面，從而進行重組。可以使用氮氣替換使用氬氣。或者可以在添加有氧氣、氬氣、氮氣和/或類似物的氬氣氛圍中進行電漿處理。進一步可選擇地，可以在添加有氯氣 (Cl₂)、四氟化碳 (CF₄) 和/或類似物的氬氣氛圍中進行電漿處理。上述電漿處理還稱爲“反向濺射”。

可以使用以 In-Ga-Zn-O 爲基的非單晶半導體層來形成氧化物半導體層 206。例如，使用包括銦 (In)、鎵 (Ga) 和鋅 (Zn) 的氧化物半導體靶材 (In₂O₃:Ga₂O₃:ZnO =1:1:1) 利用濺射法形成氧化物半導體層 206，使得可以防止灰塵或水分附著到閘極絕緣層 204 和氧化物半導體層 206 之間的介面上。對於濺射條件，可以參考實施例 1 或類似方法。

需要注意，在濺射中較佳使用脈衝 DC 電源，因爲可

以減少灰塵並使厚度均勻。此外，進行上述電漿處理，然後在不暴露於空氣的情況下形成氧化物半導體層 206，使得能夠防止灰塵或水分附著於閘極絕緣層 204 與氧化物半導體層 206 之間的介面。氧化物半導體層 206 的厚度可為約 5 nm 至 500 nm。

可以使用以 In-Ga-Zn-O 為基之非單晶半導體層以類似於氧化物半導體層 206 的方式來形成氧化物半導體層 207。例如，可使用包括 In、Ga 和 Zn 的氧化物半導體靶材（ $\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}=1:1:1$ ）利用濺射法在氧化物半導體層 206 上形成氧化物半導體層 207。此時，較佳在氧化物半導體層 206 不暴露於空氣的情況下連續地形成氧化物半導體層 207。例如，可以採用下述濺射條件：溫度為 20-100℃；壓力為 0.1-2.0 Pa；DC 電源為 250 W-3kW（使用直徑為 8 英寸的靶材時）。此外，可以向氛圍中引入氬氣。

較佳在不同的膜形成條件下形成氧化物半導體層 206 和氧化物半導體層 207。例如，在氧化物半導體層 206 的膜形成條件下，氧氣與氬氣的流量比要高於氧化物半導體層 207 的膜形成條件下的該值。具體上，氧化物半導體層 207 在惰性氣體（例如氬氣或氮氣）氛圍（或含有 10% 或更少的氧氣和 90% 或更多的惰性氣體的氛圍）中形成，氧化物半導體層 206 在氧氣氛圍或氧氣流量等於或高於惰性氣體流量的氛圍中形成。因此，可形成導電性高於氧化物半導體層 206 的氧化物半導體層 207。

作為形成氧化物半導體層 206 和氧化物半導體層 207 的上述濺射法，可以採用使用高頻電源作為濺射電源的 RF 濺射法，DC 濺射法，以脈衝施加直流偏壓的脈衝 DC 濺射法，或類似方法。

或者，可以使用具有多個使用不同材料形成的靶材的多靶材濺射裝置。在多靶材濺射裝置中，在一個腔室中可形成不同薄膜的疊層，或者可在一個腔室中同時使用多種材料藉由濺射形成一種薄膜。或者，可以採用使用在室內部裝有磁場發生系統的磁控管濺射裝置的方法（磁控管濺射法），使用微波產生電漿的 ECR 濺射法，或類似方法。進一步可選擇地，可以採用反應濺射法，其中靶材基板和濺射氣體組分彼此化學反應從而在膜形成時形成化合物，偏壓濺射法，其中在膜形成時也向基板施加電壓，或類似方法。

需要注意在該實施例中，描述了氧化物半導體層 206 和氧化物半導體層 207 堆疊的實例的情況；然而，所揭示的發明不局限於此。例如，可以使用不含有氧化物半導體層 207 的結構（僅形成氧化物半導體層 206 的結構）。

接下來，在氧化物半導體層 207 上形成抗蝕劑掩罩 208。然後，使用抗蝕劑掩罩 208 選擇性地蝕刻氧化物半導體層 206 和氧化物半導體層 207，從而形成島狀氧化物半導體層 210 和島狀氧化物半導體層 211（參見圖 17B）。

作為上述蝕刻，較佳使用濕式蝕刻。此處，使用

ITO07N (Kanto Chemical Co., Inc.製造) 或乙酸、硝酸和磷酸的混合溶液利用濕式蝕刻藉由去除氧化物半導體層 206 和氧化物半導體層 207 的不必要部分形成島狀氧化物半導體層 210 和島狀氧化物半導體層 211。需要注意在上述蝕刻之後，移除抗蝕劑掩罩 208。此外，濕式蝕刻的蝕刻劑不局限於上述溶液，只要使用該蝕刻劑可以蝕刻氧化物半導體層 206 和氧化物半導體層 207 即可。當然對於上述蝕刻也可以使用乾式蝕刻。

接下來，在島狀氧化物半導體層 211 上形成導電層 212 (參見圖 17C)。

可以使用包括選自鋁 (Al)、銅 (Cu)、鈦 (Ti)、鉭 (Ta)、鎢 (W)、鉬 (Mo)、鉻 (Cr)、釹 (Nd) 和釷 (Sc) 的元素的金屬，包含任意上述元素作為其組分的合金，包括這些元素任意組合的合金，或包含任意上述元素作為其組分的氮化物，藉由濺射法、真空蒸鍍法或類似方法形成導電層 212。需要注意在該實施例中，在形成導電層 212 之後進行熱處理 (例如，在 350°C - 800°C (較佳 500°C - 750°C) 下進行熱處理)；因此，導電層 212 較佳具有規定的耐熱性。

例如，可以以單層結構鈦薄膜的形式來形成導電層 212。或者以疊層結構的形式來形成導電層 212。例如，可以以鋁薄膜和鈦薄膜的疊層結構的形式來形成導電層 212。進一步可選地，可以採用鈦薄膜、包含釹的鋁薄膜 (Al-Nd) 和鈦薄膜的三層結構。進一步可選地，可以以

單層結構的包含矽的鋁薄膜的形式來形成導電層 212。

接下來，在導電層 212 上形成抗蝕劑掩罩 214a、抗蝕劑掩罩 214b 和抗蝕劑掩罩 214c，並且選擇性地蝕刻導電層 212，從而形成導電層 216a、導電層 216b 和導電層 218。此外，蝕刻島狀氧化物半導體層 211，從而形成具有高導電率地半導體區域 215a 和具有高導電率的半導體區域 215b。進一步地，移除（通道蝕刻）部分島狀氧化物半導體 210（靠近其表面的部分）（參見圖 17D）。

藉由移除部分島狀氧化物半導體層 210 和部分島狀氧化物半導體層 211 形成的凹部 220 對應於導電層 216a 和導電層 216b 之間的區域，也對應於具有高導電率的半導體區域 215a 和具有高導電率的半導體區域 215b 之間的區域。因此，導電層 216a 用作為電晶體的源極電極和汲極電極的其中之一，而導電層 216b 用作為另一個源極電極和汲極電極。如圖 17D 所示，藉由移除部分島狀氧化物半導體層 210 和部分島狀氧化物半導體層 211 形成凹部 220，從而導電層 216a 和導電層 216b 之間彼此無誤地電絕緣。此外，導電層 218 用作為電連接電晶體和類似物的配線。

作為上述蝕刻，較佳使用乾式蝕刻。使用乾式蝕刻與使用濕式蝕刻相比，配線結構或類似物可以小型化。此外，藉由使用乾式蝕刻，可以在高可控性下進行蝕刻；因此，可以在高可控性下移除部分島狀氧化物半導體層 210（形成凹部 220）。對於可用於乾式蝕刻的氣體，可以使

用以氯為基的氣體，例如氯氣（ Cl_2 ）、三氯化硼（ BCl_3 ）、四氯化矽（ SiCl_4 ）或四氯化碳（ CCl_4 ）；氟基氣體，例如四氟化碳（ CF_4 ）、六氟化硫（ SF_6 ）、三氟化氮（ NF_3 ）或三氟甲烷（ CHF_3 ）；溴化氫（ HBr ）；氧氣（ O_2 ）；其中加入例如氦氣（ He ）或氬氣（ Ar ）的惰性氣體的任意這些氣體；或類似物。當然，上述蝕刻也可使用濕式蝕刻。

此外，作為導電層 212 的材料，較佳使用蝕刻率高於島狀氧化物半導體層 210 或島狀氧化物半導體層 211 的材料。這是因為當同時蝕刻導電層 212、島狀氧化物半導體層 210 和島狀氧化物半導體層 211 時，島狀氧化物半導體層 210 和島狀氧化物半導體層 211 的蝕刻速率小於導電層 212 的蝕刻速率，從而可以避免島狀氧化物半導體層 210 的過度蝕刻。

需要注意在上述蝕刻後移除抗蝕劑掩罩 214a、抗蝕劑掩罩 214b 和抗蝕劑掩罩 214c。

之後，在設定溫度下（例如， 350°C - 800°C （較佳 500°C - 750°C ））進行熱處理。需要注意對於使用玻璃基板作為具有絕緣表面的基板 200 的情況，需要在低於或等於玻璃基板應變點的溫度下進行熱處理。可以在空氣氛圍或氮氣氛圍中進行熱處理。藉由熱處理，氧化物半導體的晶粒在島狀氧化物半導體層 210 中生長。因此，可以獲得在由 $\text{InGaO}_3(\text{ZnO})_m$ （ $m > 0$ ）表示的非晶形結構中包含由 $\text{InGaO}_3(\text{ZnO})_m$ （ $m = 1$ ）所表示的晶粒的氧化物半導體層

（以 In-Ga-Zn-O 為基的半導體層）。

在熱量等因素作用下，具有非晶形結構的氧化物半導體易於變為具有晶體結構的氧化物半導體。因此，當非晶形結構比例高時，電晶體的可靠性降低。從增加可靠性的角度出發，應進行熱處理，從而非晶形結構的比例為 90 體積%或更低（較佳 80 體積%或更低，更較佳 60 體積%或更低）。

可以根據熱處理溫度適宜地改變熱處理的時間，例如在 700°C 的溫度下，熱處理時間可為約 0.5 小時-2 小時。進一步地，由於適於熱處理的溫度取決於目標氧化物半導體的組成，只要可以獲得所需氧化物半導體層，對於熱處理溫度沒有特別限制。

需要注意，對於上述熱處理，可以使用擴散爐，加熱爐、例如電阻加熱爐，快速退火（RTA）裝置，微波加熱裝置或類似裝置。可以用波長可被氧化物半導體吸收的光（電磁波）來進行照射，以替代熱處理。亦即，可以藉由光（電磁波）照射實現在非晶形結構中包含晶粒的結構。在這種情況下，能夠振盪具有短波長的光的雷射，紫外線燈或類似物可用作光源。

如上所述，在由 $\text{InGaO}_3(\text{ZnO})_m$ ($m>0$) 所表示的非晶形結構中包含由 $\text{InGaO}_3(\text{ZnO})_m$ ($m=1$) 所表示的晶粒的氧化物半導體層係使用於電晶體的通道形成區域，由此可以提供高性能半導體裝置。

此處，為了獲得具有優良電特性的氧化物半導體層，

氧化物半導體中的 Zn 含量（原子％）較佳設定低於 In 含量（原子％）並低於 Ga 含量（原子％）。以這樣的組成，可以獲得具有優良電特性的氧化物半導體層。

需要注意，可使用組成接近於目標組成的靶材利用濺射法形成如上所述的 Zn 含量（原子％）低於 In 含量（原子％）並低於 Ga 含量（原子％）的氧化物半導體層。在該情況下，考慮圖 2 和 3，在形成的氧化物半導體層中的 Zn 的比例與靶材組成中 Zn 的比例相比，其降低程度要大於 In 和 Ga。因此，可使用 Zn 含量（原子％）等於 In 或 Ga 含量（原子％）的靶材，以形成 Zn 含量（原子％）低於 In 或 Ga 含量（原子％）的氧化物半導體層。亦即，可以使用 Zn 含量（原子％）低於或等於 In 或 Ga 含量（原子％）的靶材。

這裏，在該實施例中，給出了在島狀半導體層 210 形成之後進行熱處理的實例的情況。然而，只要熱處理在島狀半導體層 206 形成之後進行，則對於實施熱處理的時間無特別限制。此外，如果在膜形成階段獲得在非晶性結構中包含多個晶粒的結構（多個晶粒分散於非晶形結構），則無需進行熱處理。

需要注意對島狀氧化物半導體層 210 的暴露部分的凹部 220 進行氧自由基處理。藉由實施氧自由基處理，其中，島狀氧化物半導體層 210 為通道形成區域的薄膜電晶體可以容易地正常關閉。此外，藉由氧自由基處理，可以修補由於蝕刻產生的對於島狀氧化物半導體層 210 的損

壞。自由基處理較佳在氧氣氛圍； N_2O 氛圍、含氧的 N_2 、He 或 Ar 氛圍；下進行；或在類似條件下進行。此外，可以在向上述氛圍中添加 Cl_2 和/或 CF_4 的氛圍下進行自由基處理。需要注意自由基處理較佳在不向基板 200 側施加偏壓的情況下進行。

接下來，形成保護性絕緣層 222 以覆蓋包括閘極電極 202、島狀氧化物半導體層 210、具有高導電性的半導體區域 215a、具有高導電性的半導體區域 215b、導電層 216a、導電層 216b 和類似部件的薄膜電晶體 250（參見圖 17E）。可以使用包括氮化矽、氧化矽、氮氧化矽、氧氮化矽、氧化鋁、氧化鉭或類似物的材料藉由濺射法或類似方法形成保護性絕緣層 222。

之後，形成各種電極和配線。從而完成半導體裝置。

根據本實施例，可以提供高性能半導體裝置。需要注意本實施例可以與任意其他實施例適宜地組合實施。

本申請案係基於 2008 年 11 月 20 日向日本專利局提交的日本專利申請案 JP2008-296901，其整體藉由參考而被併入本文。

【符號說明】

100：基板

102：非單晶半導體層

104：晶粒

106：氧化物半導體層

- 200：基板
- 202：閘極電極
- 204：閘極絕緣層
- 206：氧化物半導體層
- 207：氧化物半導體層
- 208：抗蝕劑掩罩
- 210：島狀氧化物半導體層
- 211：島狀氧化物半導體層
- 212：導電層
- 214a, 214b, 214c：抗蝕劑掩罩
- 215a, 215b, 215c：半導體區域
- 216a, 216b, 216c：導電層
- 218：導電層
- 220：凹部
- 222：保護性絕緣層
- 250：薄膜電晶體

發明摘要

※申請案號：104107019(由98138245分割)

※申請日：098年11月11日

※IPC分類：H01L 29/78 (2006.01)

H01L 21/336 (2006.01)

【發明名稱】(中文/英文)

H01L 21/203 (2006.01)

半導體裝置及其製造方法

H01L 21/324 (2006.01)

Semiconductor device and method for manufacturing the same

【中文】

本發明係有關半導體裝置及其製造方法，其目的在於提供一種適用於半導體裝置的氧化物半導體。或者，本發明的另一個目的在於提供一種使用該氧化物半導體的半導體裝置。揭示的半導體裝置在電晶體的通道形成區域中包括以 In-Ga-Zn-O 為基的氧化物半導體層。在所述半導體裝置中，以 In-Ga-Zn-O 為基的氧化物半導體層具有如下結構：在由 $\text{InGaO}_3(\text{ZnO})_m$ ($m > 0$) 所表示的非晶形結構中包含由 $\text{InGaO}_3(\text{ZnO})_m$ ($m = 1$) 所表示的晶粒。

【英文】

It is an object to provide an oxide semiconductor which is suitable for use in a semiconductor device. Alternatively, it is another object to provide a semiconductor device using the oxide semiconductor. Provided is a semiconductor device including an In-Ga-Zn-O based oxide semiconductor layer in a channel formation region of a transistor. In the semiconductor device, the In-Ga-Zn-O based oxide semiconductor layer has a structure in which crystal grains represented by $\text{InGaO}_3(\text{ZnO})_m$ ($m = 1$) are included in an amorphous structure represented by $\text{InGaO}_3(\text{ZnO})_m$ ($m > 0$).

申請專利範圍

1. 一種半導體裝置，其包括：

包含氧化物半導體層的電晶體，

其中該氧化物半導體層包含 In、Ga、和 Zn，

其中該氧化物半導體層包含以 InGaZnO_4 表示的晶粒，

其中該氧化物半導體層中之由原子百分比所表示的 Zn 含量係低於該氧化物半導體層中之由原子百分比所表示的 In 含量，及

其中該氧化物半導體層中之由原子百分比所表示的該 Zn 含量係低於該氧化物半導體層中之由原子百分比所表示的 Ga 含量。

2. 一種半導體裝置，其包括：

包含氧化物半導體層的電晶體，

其中該氧化物半導體層包含通道形成區域，

其中該通道形成區域包含 In、Ga、和 Zn，

其中該通道形成區域包含以 InGaZnO_4 表示的晶粒，

其中該氧化物半導體層中之由原子百分比所表示的 Zn 含量係低於該氧化物半導體層中之由原子百分比所表示的 In 含量，及

其中該氧化物半導體層中之由原子百分比所表示的該 Zn 含量係低於該氧化物半導體層中之由原子百分比所表示的 Ga 含量。

3. 如申請專利範圍第 1 或 2 項的半導體裝置，其中

該氧化物半導體層係位於絕緣層上並與該絕緣層接觸。

4. 如申請專利範圍第 3 項的半導體裝置，其中該絕緣層包括選自氧化矽薄膜、氧氮化矽薄膜、氮化矽薄膜、氮氧化矽薄膜之一個薄膜。

5. 一種半導體裝置，其包括：

基板；

在該基板上的閘極；

在該閘極上的閘極絕緣層；

氧化物半導體層；及

與該氧化物半導體層電連接的源極和汲極，

其中該氧化物半導體層包含 In、Ga、和 Zn，

其中該氧化物半導體層包含以 InGaZnO_4 表示的晶粒，

其中該氧化物半導體層中之由原子百分比所表示的 Zn 含量係低於該氧化物半導體層中之由原子百分比所表示的 In 含量，及

其中該氧化物半導體層中之由原子百分比所表示的該 Zn 含量係低於該氧化物半導體層中之由原子百分比所表示的 Ga 含量。

6. 如申請專利範圍第 1、2 和 5 項中任一項的半導體裝置，其中以 InGaZnO_4 表示之該晶粒與全部晶粒的比例為 80 體積%或更多。

7. 如申請專利範圍第 5 項的半導體裝置，其中該閘極絕緣層包括選自氧化矽薄膜、氧氮化矽薄膜、氮化矽薄

膜、氮氧化矽薄膜之一個薄膜或這些薄膜的疊層。

8. 如申請專利範圍第 5 項的半導體裝置，其另外包括保護性絕緣層，而其係位於該氧化物半導體層、該源極和該汲極上方並與之接觸。

9. 如申請專利範圍第 5 項的半導體裝置，其中該氧化物半導體層具有凹部。

圖式

圖 1A




圖 1B




圖 2

流量 (sccm)	組成(原子%)				組成式
Ar/O ₂	In	Ga	Zn	O	
10/5	17.7	16.7	7	58.6	InGa _{0.94} Zn _{0.40} O _{3.31}
40/0	17.6	16.7	7.2	58.6	InGa _{0.95} Zn _{0.41} O _{3.33}

圖 3

流量 (sccm)	組成(原子%)					組成式
Ar/O ₂	In	Ga	Zn	O	Ar	
10/5	16	14.7	7.2	61.7	0.4	InGa _{0.92} Zn _{0.45} O _{3.86}
40/0	17	15.8	7.5	59.4	0.3	InGa _{0.93} Zn _{0.44} O _{3.49}

【代表圖】

【本案指定代表圖】：第(1B)圖。

【本代表圖之符號簡單說明】：無

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：無