

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2020年3月19日(19.03.2020)



(10) 国際公開番号

WO 2020/054039 A1

(51) 国際特許分類:

G09F 9/00 (2006.01) *G02F 1/1345* (2006.01)
G02F 1/13 (2006.01) *G02F 1/1368* (2006.01)
G02F 1/1333 (2006.01) *G09F 9/30* (2006.01)
G02F 1/1343 (2006.01)

(72) 発明者: 山植 隆裕(YAMAUE, Takahiro).

(74) 代理人: 特許業務法人あーく特許事務所 (ARC PATENT ATTORNEYS' OFFICE);
〒5300057 大阪府大阪市北区曽根崎1丁目1番2号 Osaka (JP).

(21) 国際出願番号: PCT/JP2018/034047

(22) 国際出願日: 2018年9月13日(13.09.2018)

(25) 国際出願の言語: 日本語


(26) 国際公開の言語: 日本語

(71) 出願人: シャープ株式会社(SHARP KABUSHIKI KAISHA) [JP/JP]; 〒5908522 大阪府堺市堺区匠町1番地 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,

(54) Title: DISPLAY DEVICE AND METHOD FOR PRODUCING SAME

(54) 発明の名称: 表示装置及びその製造方法



(57) Abstract: This display device is provided with: a display substrate which has an active area A that is larger than a display area C and comprises a plurality of pixels 11, and a frame area that is formed so as to surround the active area A; and a cover glass CG which is fitted to the display surface of the display substrate. The cover glass CG is provided with a frame 3 on the periphery; and the frame 3 covers the outer periphery of the active area A. The display area C is the area where the active area A and the area surrounded by the frame 3 of the cover glass CG overlap each other.

QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告(条約第21条(3))

(57) 要約: 表示装置は、複数の画素 1 1 を有し、表示領域 C よりも大きいアクティブ領域 A と、前記アクティブ領域 A を囲むように形成された額縁領域とを有する表示基板と、前記表示基板の表示面側に取付けられるカバーガラス C G と、を備える。前記カバーガラス C G は、周囲に枠 3 が設けられ、前記枠 3 が前記アクティブ領域 A の外周を覆っている。前記表示領域 C は、前記アクティブ領域 A と前記カバーガラス C G の枠 3 で囲む領域とが重畳する領域である。

明 細 書

発明の名称：表示装置及びその製造方法

技術分野

[0001] 本発明は、文字や画像等の映像を表示面に表示する表示装置及びその製造方法に関する。

背景技術

[0002] 従来、表示装置では、例えば、周囲を黒色に印刷した枠を有するカバーガラスを用意し、このカバーガラスを表示装置の表示面に取付けることが知られている（例えば、下記特許文献1参照）。

先行技術文献

特許文献

[0003] 特許文献1：特開2015-018062号公報

発明の概要

発明が解決しようとする課題

[0004] しかしながら、上記のような従来表示装置では、表示面へのカバーガラスの取付けにズレが生じた場合、表示に寄与しないダミー領域が枠の内側に存在したり、表示領域の外周縁が枠に覆われたりすることがあった。この結果、従来表示装置では、表示品位が低下するという問題点を生じた。

[0005] 本発明は、表示面へのカバーガラスの取付けにズレが生じた場合でも、表示品位が低下するのを防止することができる表示装置、及びその製造方法を提供することを目的とする。

課題を解決するための手段

[0006] 前記目的を達成するため、本発明にかかる表示装置は、複数の画素を有し、表示領域よりも大きいアクティブ領域と、前記アクティブ領域を囲むように形成された額縁領域とを有する表示基板と、前記表示基板の表示面側に取付けられるカバーガラスと、を備えた表示装置であって、前記カバーガラスには、その周囲に枠が設けられ、前記表示領域は、前記アクティブ領域と、

前記カバーガラスの枠で囲む領域とが重畳する領域である、ことを特徴とする。

発明の効果

[0007] 本発明の表示装置によれば、表示面へのカバーガラスの取付けにズレが生じた場合でも、表示品位が低下するのを防止することができる。

図面の簡単な説明

[0008] [図1]図1は本発明の実施形態1の表示装置の外観を示す斜視図である。

[図2]図2は前記表示装置の回路構成の具体例を示す平面図である。

[図3]図3は同表示領域のサブ画素の構成を示す回路図である。

[図4]図4は同表示装置の表示面にカバーガラスを取り付けた状態での表示領域を説明する図である。

[図5]図5は同表示装置の製造方法を示すフローチャート図である。

[図6]図6は本発明の実施形態2の表示装置の表示面にカバーガラスを取り付けた状態での表示領域を説明する図である。

[図7]図7は同表示装置の製造方法を示すフローチャート図である。

[図8]図8はアクティブ領域をペンタイル配列のサブ画素で構成した一例を示す図である。

発明を実施するための形態

[0009] 以下、本発明の実施形態を図面に基づいて説明する。

[0010] (実施形態1)

図1は、実施形態1に係る表示装置の斜視図を示す。

[0011] 同図において、表示装置1は、タブレット端末、ノート型パーソナルコンピュータ、スマートフォンなどの携帯電話機などの表示部を構成している。同図では、タブレット端末を図示している。

[0012] 表示装置1は、有機EL (Organic Electro Luminescence) ディスプレイ等である。また、表示装置1では、その表示部の上面中央部に文字や画像等の映像を表示する表示面1aを有する。

[0013] 前記表示面1aには、カバーガラスCGが取付けられている。カバーガラ

スCGは、表示面1aを保護する。このカバーガラスCGは、例えば強化ガラスなどの耐衝撃性能に優れた材料からなる。カバーガラスCGは、その下面（裏面）に透明な接着剤（図示せず）を配置して、当該接着剤によって前記表示面1aに貼り付けられている。

[0014] 前記表示面1a及びカバーガラスCGの周囲はベゼル1bにより取り囲まれており、ベゼル1bにより表示面1a及びカバーガラスCGを一括して保持している。

[0015] 図2は、前記表示装置1の回路構成の具体例を示す平面図である。表示装置1では、表示面1aにおいて、RGB3原色によるカラー表示を行えるようになっている。表示面1aは、複数の画素を有するアクティブ領域Aと、このアクティブ領域Aの周囲に位置する額縁領域Bとを有する。また、表示装置1のアクティブ領域Aでは、後に詳述するように、映像を実質的に表示する表示領域がカバーガラスの枠によって規定されている。更に、本実施形態の表示装置1には、ダミー画素は形成されておらず、カバーガラスの枠に応じて、表示領域が調整されるようになっている。すなわち、アクティブ領域Aは、発光素子及び画素回路が形成された発光可能な領域であって、カバーガラスが貼り付けられたときに規定される表示領域を含む領域である。また、後述するように、アクティブ領域Aと、カバーガラスCGの枠で囲む領域とが重畳する領域は、映像の表示に実際に寄与する表示領域を含む。

[0016] 前記額縁領域Bには、図中上部の領域に第1端子部40Aと第2端子部40Bが設けられている。更に、額縁領域Bには、前記アクティブ領域Aの前記第1及び第2端子部40A、40Bと対向する上辺（第1辺）側に、第1端子部40Aと第2端子部40Bの間に設置されたソースドライバ30が設けられている。制御回路20は、第1制御回路20Aと第2制御回路20Bとを備えており、額縁領域Bの外側（つまり、表示基板5の外側）に設けられている。一方、前記第1辺と垂直な左辺（第2辺）側には、その図中左側部に、左側のエミッションドライバ60L（エミッションドライバ）と、左側のゲートドライバ50L（ゲートドライバ）とが設けられている。また、

左辺と対向する右辺（第3辺）側には、その図中右側部に、右側のゲートドライバ50R（第2ゲートドライバ）と、及び右側のエミッションドライバ60R（第2エミッションドライバ）が設けられている。

[0017] つまり、本実施形態の表示装置1では、複数の各ゲート線 $G_1 \sim G_{n+3}$ と、複数の各エミッション線 $E_1 \sim E_{n+3}$ とは、各々対応するゲートドライバ50L及び50Rと、対応するエミッションドライバ60L及び60Rとにより駆動（両側駆動）されている。すなわち、各ゲート線 $G_1 \sim G_{n+3}$ の一端及び他端は、それぞれゲートドライバ50L及びゲートドライバ50Rに電氣的に接続されている。また、各エミッション線 $E_1 \sim E_{n+3}$ の一端及び他端は、各々エミッションドライバ60L及びエミッションドライバ60Rに電氣的に接続されている。このように、表示装置1では、各ゲート線 $G_1 \sim G_{n+3}$ 及び各エミッション線 $E_1 \sim E_{n+3}$ が両側駆動されるので、表示装置1の表示面のサイズを大きくしたときでも、ゲート信号及びエミッション信号を各ゲート線 $G_1 \sim G_{n+3}$ 及び各エミッション線 $E_1 \sim E_{n+3}$ にそれぞれ安定して供給することができ、当該表示装置1の信頼性を容易に向上することができる。

[0018] 尚、本実施形態の表示装置1はこれに限定されるものではなく。例えば、第2辺に沿った1つのゲートドライバ及び1つのエミッションドライバを設けて、これらのゲートドライバ及びエミッションドライバに対して、それぞれ一端のみを電氣的に接続したゲート線及びエミッション線を設け、いわゆる片側駆動する構成でもよい。

[0019] アクティブ領域Aには、 $z+3$ 本のデータ線 $D_{r1} \sim D_{bz+3}$ と、これらに直交する $n+3$ 本のゲート線 $G_1 \sim G_{n+3}$ とが配置されている。また、ゲート線 $G_1 \sim G_{n+3}$ と平行に $n+3$ 本のエミッション線 $E_1 \sim E_{n+3}$ が配置されている。

[0020] 更に、前記アクティブ領域Aは、前記データ線とゲート線との交差点に対応して、これらのデータ線と、ゲート線及びエミッション線と電氣的に接続された $(z+3) \times (n+3)$ 個のサブ画素11が設けられている。各サブ

画素 1 1 は、図 3 に示す回路構成を有する。

[0021] 前記各データ線 $D_{r1} \sim D_{bz+3}$ は第 2 端子部 4 0 B に接続されている。

[0022] 第 1 制御回路 2 0 A は、第 1 端子部 4 0 A を介して、ゲートドライバ 5 0 R 及び 5 0 L と、エミッションドライバ 6 0 R 及び 6 0 L に各種制御信号を入力する。より詳細には、第 1 制御回路 2 0 A は、第 1 端子部 4 0 A を介して、ゲートドライバ 5 0 R 及び 5 0 L にゲートスタートパルス GSP 及びゲートクロック GCK を入力する。更に、第 1 制御回路 2 0 A は、エミッションドライバ 6 0 R 及び 6 0 L にエミッションスタートパルス ESP 及びエミッションクロック ECK を入力する。

[0023] 第 1 端子部 4 0 A は、前記第 1 制御回路 2 0 A からのゲートスタートパルス GSP 及びゲートクロック GCK をゲートドライバ 5 0 R 及び 5 0 L に順次配信すると共に、前記第 1 制御回路 2 0 A からのエミッションスタートパルス ESP 及びエミッションクロック ECK をエミッションドライバ 6 0 R 及び 6 0 L に入力する。

[0024] 第 2 制御回路 2 0 B は、前記ソースドライバ 3 0 に各種制御信号を入力する。より詳細には、第 2 制御回路 2 0 B は、ソースドライバ 3 0 にデータスタートパルス DSP 、データクロック DCK 、表示データ DA 、及びラッチパルス LS を入力する。表示データ DA には、R データ、G データ、及び B データが含まれる。

[0025] ソースドライバ 3 0 は、受け取った 1 行分の表示データ DA をデータ信号にアナログ変換し、変換後の 1 行分のデータ信号（R データ信号、G データ信号、及び B データ信号）を順次、第 2 端子部 4 0 B を経て、各データ線 $D_{r1} \sim D_{bz+3}$ に供給する。

[0026] 第 2 端子部 4 0 B は、前記ソースドライバ 3 0 からの 1 行分のデータ信号を順次各データ線 $D_{r1} \sim D_{bz+3}$ に供給する。

[0027] 前記サブ画素 1 1 の構成を図 3 に基づいて説明する。図 3 に例示したサブ画素 1 1 は、 m ($m = 1 \sim z + 3$) 番目のデータ線 $D(m)$ と、 p ($p = 1$

～ $n+3$) 番目のゲート線 $G(p)$ との交差点に対応するように設けられている。サブ画素11には、有機EL素子OLEDを駆動するためのハイレベル電源電圧 $ELVDD$ と、有機EL素子OLEDを駆動するためのローレベル電源電圧 $ELVSS$ と、初期化電圧 $Vini$ とが供給されている。サブ画素11は、1個の有機EL素子OLEDと、6個のトランジスタ $T1\sim T6$ （具体的には、駆動トランジスタ $T1$ 、書き込み制御トランジスタ $T2$ 、電源供給制御トランジスタ $T3$ 、発光制御トランジスタ $T4$ 、閾値電圧補償トランジスタ $T5$ 、初期化トランジスタ $T6$ ）と1個のコンデンサ $C1$ とを含んでいる。トランジスタ $T1\sim T6$ は、 p チャネル型のトランジスタである。コンデンサ $C1$ は、2つの電極からなる容量素子である。前記トランジスタ $T1\sim T6$ は、 n チャネル型のトランジスタで構成しても良い。尚、図示したサブ画素11の構成は、例示であって、他の公知の構成を採用できる。

<カバーガラスと表示領域>

続いて、カバーガラスCGの貼り付けと、このカバーガラスCGの位置に応じた表示領域について図4を例示して説明する。

[0028] 図4において、アクティブ領域Aは、RGBの各サブ画素11を、横方向に $Z+3$ 個（ Z は3の倍数の自然数）、縦方向に $n+3$ 個（ n は3の倍数の自然数）マトリックス状に並べられてなる。各サブ画素11は、図中左からR、G、Bの色配列の順序で縦ストライプ状に繰り返し並べられる。この色配列の順序は例示であり、その他、例えばBRGの色配列や、RGBに黄色「Y」や白色「W」を加えた4色の色配列などを採用しても良い。本実施形態では、RGBの3個のサブ画素を1組として一つの画素が構成される。前記黄色「Y」や白色「W」を加えた4色の色配列などでは、その4色以上のサブ画素を1組として一つの画素を構成する。

[0029] また、カバーガラスCGは、アクティブ領域Aの上面に重ねて配置される。カバーガラスCGには、外周囲に黒色に印刷された枠3が形成される。同図では、カバーガラスCGの枠（以下、黒枠という）3の内縁を破線で示している。また、黒枠3のうち、アクティブ領域Aの上部に位置する領域を図

中でハッチングを付して示す。前記カバーガラスCGの黒枠3で囲まれる内方の領域は、前記アクティブ領域Aよりも狭く、RGBのサブ画素11が横方向に z 個、縦方向に n 個、各々配置される大きさの領域である。

[0030] すなわち、アクティブ領域Aは、カバーガラスCGの黒枠3で囲まれる領域よりも、サブ画素11を横方向に3個、縦方向に1個、各々多くした大きさの領域に設定されている。このカバーガラスCGの黒枠3で囲まれる領域よりも大きいアクティブ領域Aの外周領域では、この外周領域に位置するサブ画素は、カバーガラスCGの貼り付け位置に応じて、黒枠3の下方に位置するときには文字等の表示に使用しないサブ画素となり、黒枠3で囲む領域内に位置するときには表示に使用する正規のサブ画素となるものである。尚、黒枠3で囲む領域とは、黒枠3の下部に位置する（すなわち、黒枠3と重畳する）領域を含まず、黒枠3の内部の領域を意味する。

[0031] 図4では、アクティブ領域Aの上面にカバーガラスCGを重ねて配置した状態において、アクティブ領域Aと、カバーガラスCGの黒枠3で囲む領域とが重畳する領域が、映像の表示に実際に寄与する表示領域Cになっている（詳細は後述）。具体的に、図4の例示では、カバーガラスCGの黒枠3の内縁は、その図中左端の内縁が、アクティブ領域Aの左端の第1列目のRのサブ画素11よりも右側にズレており、上端の内縁は、アクティブ領域Aの上端の第1行目のRGBのサブ画素11よりも下側にズレている。従って、カバーガラスCGの黒枠3の図中右端の内縁は、アクティブ領域Aの右端の第 $z+2$ 列目及び第 $z+3$ 列目のG及びBのサブ画素11よりも左側に位置し、また、黒枠3の図中下端の内縁は、アクティブ領域Aの下端の第 $n+3$ 行目及び第 $n+2$ 行目のRGBのサブ画素11の上側に位置している。

[0032] 従って、図4において、実際に表示に寄与する表示領域Cは、各サブ画素11の位置をサブ画素の色と行位置 i 、列位置 j により表現すると、左上角部のサブ画素11がG22（緑色のサブ画素で $i=j=22$ ）、右上角部のサブ画素11がR2, $z+1$ 、左下角部のサブ画素11がG $n+1$, 2、右下角部のサブ画素11がR $n+1$, $z+1$ であって、これらの4個のサブ画

素とそれらの間に位置する合計 $z \times n$ 個のサブ画素 11 で構成される。アクティブ領域 A 内のこれらのサブ画素以外のサブ画素 11 は、カバーガラス CG の黒枠 3 の下方に位置するため、実際に表示に寄与させないこととして、点灯（表示）制御しない。

[0033] 制御回路 20（図 2 参照）は、図 4 に示したカバーガラス CG の貼り付けに応じた表示領域 C について、その表示領域 C 内の各サブ画素 11 を対象として制御するように、データ線 $D_{r1} \sim D_{bz+3}$ 、又はゲート線 $G_1 \sim G_{n+3}$ とエミッション線 $E_1 \sim E_{n+3}$ を駆動して、実際の映像の表示に使用する。

[0034] 具体的に、第 1 制御回路 20A は、第 2 行目から第 $n+1$ 行目までの n 行の各サブ画素 11 に繋がるゲート線 $G_2 \sim G_{n+1}$ 、及びエミッション線 $E_2 \sim E_{n+1}$ のみを駆動するように、ゲートドライバ 50R 及び 50L 及びエミッションドライバ 60R 及び 60L に、各々、ゲート信号及びエミッション信号を入力する。

[0035] 一方、第 2 制御回路 20B は、表示領域 C 内の $n \times z$ 個のサブ画素 11 について、前記アクティブ領域 A のサブ画素の色配列（左から RGB の順の色配列）と一致する色配列、すなわち、左から順に（第 1 辺に沿って）RGB の色配列で並ぶ 3 個のサブ画素の組合せで一つの画素を繰り返し構成するように、ソースドライバ 30 を駆動する。具体的には、例えば第 2 行目のサブ画素では、図中左から色「R」に最初に一致するサブ画素 R_{24} と、その右側に位置する色 G 及び色 B の 2 個のサブ画素 G_{25} 、 B_{26} により第 1 番目の一つの画素を構成し、その一つの画素の右方に位置する RGB の 3 個のサブ画素により一つの画素を構成することを繰り返し、最後に位置する RGB の 3 個のサブ画素 $R_{2,z-2}$ 、 $G_{2,z-1}$ 、 $B_{2,z}$ により一つの画素を構成し、それらの各画素に対して各々 1 組のデータ線 D_{rj} 、 D_{gj+1} 、 D_{bj+2} （ $j = 4 \sim z-2$ ）を駆動するように、ソースドライバ 30 にソース信号を入力する。

[0036] 図 4 の一点鎖線にて囲むように、前記第 1 及び第 2 制御回路 20A、20

Bにより駆動制御される実質的な表示領域C'内のサブ画素11を、網掛けを付して表示している。同図から判るように、本実施形態では、左からRGBの色配置の順の3個のサブ画素の組合せで一つの画素を構成するので、アクティブ領域Aの第2及び第3列目（すなわち、表示領域Cの第1及び第2列目）のサブ画素については、駆動制御されない。同様に、アクティブ領域Aの第 $z+1$ 列目（すなわち、表示領域Cの第 z 列目）のサブ画素についても、駆動制御されない。

[0037] すなわち、第1制御回路20Aは、表示領域Cの上辺に最初に位置するサブ画素（第1サブ画素）、すなわち、第2行目のサブ画素 $R_{24} \sim R_{2,z+1}$ に対応するゲート線G2及びエミッション線E2を駆動するように、ゲートドライバ50L、50Rにゲート信号を入力し、エミッションドライバ60L、60Rにエミッション信号を入力する。

[0038] また、第2制御回路20Bは、アクティブ領域Aの左辺側に最初に位置する基端サブ画素 $R_{11} \sim R_{n+3,1}$ の色Rと、表示領域Cの左辺側に最初に位置するサブ画素（第2サブ画素）、すなわち、第2列目のサブ画素 $G_{22} \sim G_{n+1,2}$ の色Gとが異なるときには、前記表示領域Cの左辺側において前記基端サブ画素 $R_{11} \sim R_{n+3,1}$ の色Rと最初に一致したサブ画素 $R_{24} \sim R_{n+1,4}$ と、その右方側に位置する他の2色GBのサブ画素、 $(G_{25} \sim G_{n+1,5})$ 、 $(B_{26} \sim G_{n+1,6})$ とによって、行方向に1つの画素、列方向に n 個の画素を構成し、前記最初に一致したサブ画素 $R_{24} \sim R_{n+1,4}$ に対応するデータ線 D_{r4} にデータ信号が入力されるように、ソースドライバ30に制御信号を入力する。

[0039] <表示装置1の製造方法>

次に、前記カバーガラスCGの貼り付け位置に応じた表示領域Cに文字等を表示するための表示装置1の製造方法を図5に基づいて説明する。

[0040] 図5の以下の説明では、図4のようにアクティブ領域Aの上面にカバーガラスCGを重ねて貼り付けた状態を例に挙げて説明する。

[0041] 図5において、ステップS1では、図4のようにアクティブ領域Aの上面

にカバーガラスCGを重ねて貼り付けた状態において、カバーガラスCGの黒枠3の内縁側の内部側、すなわち表示領域Cの外周縁部を目視により観察する（第1工程）。尚、このステップS1では目視により観察したが、目視に代えて、例えば、自動光学検査装置（AOI Automated Optical Inspection）により検出しても良い。

[0042] そして、ステップS2において、黒枠3の内周縁のうち上辺側に最も近いサブ画素、すなわち表示領域Cの上端に位置するサブ画素（第2行目のサブ画素 $G_{22} \sim R_{2, z+1}$ ）（以下、このサブ画素を第1サブ画素という）の行番号「2」を検出する（第2工程）。

[0043] 更に、ステップS3では、黒枠3の内周縁のうち図中左辺側に最も近いサブ画素、すなわち表示領域Cの左端に位置するサブ画素（第2列目のサブ画素 $G_{22} \sim G_{n+1, 2}$ ）（以下、このサブ画素を第2サブ画素という）の色「G」を検出する（第3工程）。

[0044] 次に、ステップS4では、前記検出した第1サブ画素 $G_{22} \sim R_{2, z+1}$ の行番号「2」と、第2サブ画素 $G_{22} \sim G_{n+1, 2}$ の色「G」を記憶する（第4工程）。

[0045] 続いて、ステップS5において、第1サブ画素 $G_{22} \sim R_{2, z+1}$ の行番号「2」を第1行目として第n行目までのサブ画素を、行方向の表示用サブ画素に特定する。具体的には、第2行目のサブ画素 $G_{22} \sim R_{2, z+1}$ から第n+1行目のサブ画素 $G_{n+1, 2} \sim R_{n+1, z+1}$ を、行方向の表示用サブ画素に特定する。

[0046] 更に、ステップS6において、前記特定した第2行目～第n+1行目の行方向の表示用サブ画素（ $G_{22} \sim R_{2, z+1}$ ）～（ $G_{n+1, 2} \sim R_{n+1, z+1}$ ）を駆動する、すなわち、ゲート線 $G_2 \sim G_{n+1}$ 及びエミッション線 $E_2 \sim E_{n+1}$ のみを選定し、駆動するように、ゲートドライバ50R及び50L及びエミッションドライバ60R及び60Lに各々ゲート信号及びエミッション信号を入力する第1制御回路20Aを構成する（第5工程）。

- [0047] その後、ステップS 7において、第2サブ画素 $G_{22} \sim G_{n+1, 2}$ の色「G」が、アクティブ領域Aの図4左端に位置するサブ画素（以下、このサブ画素を基端サブ画素という）の赤色「R」か否かを判定し、色「R」である場合には直ちに終了する。一方、色「R」でない場合には、ステップS 8において、アクティブ領域Aのサブ画素の色配列（左から順にRGBの色配列）に一致するように、先ず、第2サブ画素 $G_{22} \sim G_{n+1, 2}$ の図4右側に位置するサブ画素のうち、色「R」に最初に一致する色「R」のサブ画素 $R_{24} \sim R_{n+3, 4}$ の列番号 k （ $k = 4$ ）を記憶する。そして、ステップS 9において、前記記憶した色「R」のサブ画素 $R_{24} \sim R_{n+3, 4}$ の列番号 k （ $k = 4$ ）を第1列目として第 $z + k - 1$ 列目までのサブ画素（ $R_{14} \sim R_{n+3, 4} \sim (B_{1z} \sim R_{n+3, z})$ ）を列方向の表示用サブ画素に特定する。前記特定した列方向の表示用サブ画素は、行方向に左から順にRGBの色配列で並んでいるので、このRGBの色配列で並んだ3個のサブ画素を1組として一つの画素PXを構成するように特定する。
- [0048] そして、ステップS 10において、前記特定した列方向の表示用サブ画素（ $R_{14} \sim R_{n+3, 4} \sim (B_{1z} \sim R_{n+3, z})$ ）のみを駆動するようにデータ線 $D_{r4} \sim D_{bz}$ にソース信号を入力する第2制御回路20Bを構成する（第6工程）。
- [0049] 従って、本実施形態では、カバーガラスCGの黒枠3で囲む領域よりも広い領域を持つアクティブ領域Aを形成し、このアクティブ領域Aの上面にカバーガラスCGを貼り付けて、この状態でのアクティブ領域AとカバーガラスCGの黒枠3で囲む領域とが重畳した領域を表示領域Cとしたので、アクティブ領域Aの上面へのカバーガラスCGの貼り付けに際して、たとえカバーガラスCGが左右又は上下にズレた場合であっても、そのカバーガラスCGの位置ズレに応じて表示領域Cの位置が左右又は上下に変化する。よって、表示領域Cは必ずアクティブ領域Aの一部領域で構成されるので、表示領域Cには映像が所期通り確実に表示されることになる。
- [0050] ここに、カバーガラスCGの黒枠3が図4に示すように下方向に1行分ズ

れた場合には、第1制御回路20Aが表示領域Cに含まれる第2行目～第 $n+1$ 行目までの n 行のサブ画素に電氣的に接続されるゲート線 $G_2 \sim G_{n+1}$ 及びエミッション線 $E_2 \sim E_{n+1}$ のみを駆動するように、ゲートドライバ50Rおよび50L及びエミッションドライバ60R及び60Lに各々ゲート信号及びエミッション信号を入力するので、表示領域Cに含まれる第2行目～第 $n+1$ 行目までのサブ画素を確実に表示制御することが可能である。

[0051] また、カバーガラスCGの黒枠3が図4に示すように右方向に1行分ズレた場合には、第2制御回路20Bが、表示領域C内で左から順にRGBの色配列で並ぶ第4列目～第 z 列目までのサブ画素($R_{14} \sim R_{n+3, 4}$)～($B_{1z} \sim R_{n+3, z}$)のみを駆動するようにデータ線 $D_{r4} \sim D_{bz}$ にソース信号を入力する。従って、表示領域Cの図4左端に位置する第2列目及び第3列目の色GBのサブ画素($G_{22} \sim G_{n+1, 2}$)～($B_{23} \sim G_{n+1, 3}$)は駆動制御されず、発光しない。また、表示領域Cの図4右端に位置する第 $z+1$ 列目の色Rのサブ画素($R_{2, z+1} \sim R_{n+1, z+1}$)は駆動制御されず、発光しない。その結果、表示領域Cの左端及び右端部分に各々最も近接するRGBの順の色配列のサブ画素が一つの画素として白色発光するので、カバーガラスCGの黒枠3の内縁に近い表示領域Cの左端及び右端部分での色表示を良好にすることが可能である。

[0052] 以上のように、本実施形態の表示装置1では、表示面1aへのカバーガラスCGの取付けにズレが生じた場合でも、表示品位が低下するのを防止することができる。更に、表示面1aへのカバーガラスCGの取付けのズレに起因する表示装置1の製造歩留まりの低下を防止することができ、生産性に優れた表示装置1を構成することができる。

[0053] (実施形態2)

次に、本発明の実施形態2の表示装置を図6に基づいて説明する。

[0054] 図6は、カバーガラスCGをアクティブ領域Aの上面に重ねて配置した状態を示している。本実施形態でも、前記実施形態と同様に、カバーガラスC

Gの黒枠3は、その上側内縁がアクティブ領域Aの第1行目のサブ画素 $R_{11} \sim B_{1,z+3}$ の下側にズレて位置し、その左側内縁がアクティブ領域Aの第1列目のサブ画素 $R_{11} \sim R_{n+3,1}$ の右側にズレて位置した状態を例示している。

[0055] 本実施形態では、表示領域Cにおいて、図中左端に位置するサブ画素 $G_{22} \sim G_{n+1,2}$ の色が色「G」であるので、左から順にGBRの色配列で位置する3個のサブ画素を一つの画素として白色発光させる構成を採用している。この構成では、アクティブ領域Aのサブ画素の色配列（左からRGBの順の色配列）とは異なる色配列となる。

[0056] すなわち、第2制御回路20Bは、表示領域C内の $n \times z$ 個のサブ画素1について、表示領域Cの図中左端に位置する色「G」のサブ画素から順番に、右方向にGBRの色配列の順、すなわち、アクティブ領域Aのサブ画素の色配列（左から順にRGBの色配列）とは異なる色配列で並ぶ3個のサブ画素の組合せで一つの画素PXを繰り返し構成するように、データ線 D_m ($m = 2 \sim z + 1$) を駆動する。具体的には、例えば第2行目のサブ画素では、表示領域Cの左端に位置する色「G」のサブ画素 G_{22} と、その右側に位置する色「B」及び色「R」の2個のサブ画素 B_{23} 、 R_{24} により第1番目の一つの画素を構成し、この一つの画素に対して1組のデータ線 D_{g2} 、 D_{b3} 、 D_{r4} を駆動するように、ソースドライバ30にソース信号を入力する。

[0057] すなわち、第2制御回路20Bは、アクティブ領域Aの左辺側に最初に位置する基端サブ画素 $R_{11} \sim R_{n+3,1}$ の色Rと、表示領域Cの左辺側に最初に位置するサブ画素（第2サブ画素）、すなわち、第2列目のサブ画素 $G_{22} \sim G_{n+1,2}$ の色Gとが異なるときには、前記第2サブ画素 $G_{22} \sim G_{n+1,2}$ と、その右方側に位置する他の2色BRのサブ画素、($B_{23} \sim B_{n+1,3}$)、($R_{24} \sim R_{n+1,4}$)とによって、行方向に1つの画素、列方向に n 個の画素を構成し、当該第2サブ画素 $G_{22} \sim G_{n+1,2}$ に対応するデータ線 D_{g2} にデータ信号が入力されるように、ソースドラ

イバ30に制御信号を入力する。

[0058] 第1制御回路20Aの構成については前記実施形態と同様である。

[0059] 図6では、前記第1及び第2制御回路20A、20Bにより駆動制御される表示領域C内のサブ画素を、網掛けを付して表示している。同図から判るように、本実施形態では、表示領域Cに属する全てのサブ画素に対して表示制御を行っている。

[0060] 図7は、本実施形態の表示装置1の製造方法を示すフローチャート図である。同図において、ステップS1～S6までは、前記実施形態の図5に示したフローチャートのステップS1～S6と同一である。

[0061] 図7において、ステップS7では、第2サブ画素（表示領域Cの左端に位置するサブ画素（ $G_{22} \sim G_{n+1, 2}$ ））の列番号 k （ $K=2$ ）を記憶する。そして、ステップS8において、前記記憶した列番号 k を第1列目として第 z 列目までの z 行のサブ画素（ $G_{22} \sim G_{n+1, 2} \sim (R_{2, z+1} \sim R_{n+1, z+1})$ ）を、列方向の表示用サブ画素に特定する。ここでは、表示領域Cの左端に位置するサブ画素（ $G_{22} \sim G_{n+1, 2}$ ）から右方向にGBRの色配列の順で位置する3個のサブ画素を一つの画素として白色発光させる構成となる。

[0062] そして、ステップS9において、前記特定した列方向の表示用サブ画素（ $G_{22} \sim G_{n+1, 2} \sim (R_{2, z+1} \sim R_{n+1, z+1})$ ）について、アクティブ領域Aのサブ画素の色配列（RGBの色配列）とは異なるGBRの色配列のサブ画素の組合せで一つの画素を構成するように、1組のデータ線 D_{gp} 、 D_{bp+1} 、 D_{rp+2} （ $p=2 \sim z-1$ ）としながら、各データ線 $D_{g2} \sim D_{rz+1}$ にソース信号を入力する第2制御回路20Bを構成する（第6工程）。

[0063] 従って、本実施形態では、表示領域C内に属する全てのサブ画素を使用しながら、カバーガラスCGの黒枠3の内縁に最も近い表示領域Cの左端に位置する3個のサブ画素と、右端に位置する3個のサブ画素とを、各々、一つの画素として白色発光させることができるので、前記実施形態に比して、よ

り一層に良好な色表示を行うことが可能である。

[0064] 尚、以上の説明では、アクティブ領域AをカバーガラスCGの黒枠3で囲む領域よりも3個のサブ画素分、すなわち一つの画素分だけ大きく設定した場合を例示したが、本発明はこれに限定されず、カバーガラスCGの表示基板5への貼り付け精度に応じて1個、2個のサブ画素分、又は4個以上のサブ画素分大きく設定しても良い。

[0065] また、以上の説明では、RGBのサブ画素を縦ストライプ状に配列したストライプ配列とし、そのストライプ配列のRGBの3個のサブ画素で一つの画素を構成したが、本発明はこれに限定されず、ペンタイル配列の例えばRGBの3個のサブ画素により一つの画素で構成しても良い。ペンタイル配列は、例えば図8に示すように、BRのサブ画素を格子状に配置し、その格子状の4個（Bサブ画素2個、Rサブ画素2個）のサブ画素の中心にGのサブ画素を配置した配列である。すなわち、アクティブ領域Aの複数の各画素は、第1及び第2端子部20A、20Bと対向する上辺（第1辺）に平行な方向で同一の順序に配置された少なくとも3色のサブ画素で一つの画素を構成すれば良い。

[0066] 更に、以上の説明では、第1制御回路20Aと第2制御回路20Bとを別体で構成したが、第1制御回路20Aの機能と第2制御回路20Bの機能とを1つの制御回路で構成しても良い。

[0067] 本発明は、その精神又は主要な特徴から逸脱することなく、他の種々な形で実施することができる。そのため、上述の実施形態は例示に過ぎず、限定的に解釈してはならない。本発明の特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。

[0068] 本実施形態にかかるディスプレイは、表示素子を備えた表示パネルであれば、特に限定されるものではない。上記表示素子は、電流によって輝度や透過率が制御される表示素子と、電圧によって輝度や透過率が制御される表示素子とがある。電流制御の表示素子としては、OLED（Organic Light Emitting Diode：有機発光ダイオード）を備えた有機EL（Electro Luminescence）

ce : エレクトロルミネッセンス) ディスプレイ、又は無機発光ダイオードを備えた無機ELディスプレイ等のELディスプレイQLED (Quantum dot Light Emitting Diode : 量子ドット発光ダイオード) を備えたQLEDディスプレイ等がある。また、電圧制御の表示素子としては、液晶表示素子等がある。

産業上の利用可能性

[0069] 本発明は、表示面へのカバーガラスの取付けにズレが生じた場合でも、表示品位が低下するのを防止することができる表示装置に有用である。

符号の説明

[0070]	1	表示装置
	1 a	表示部
	A	アクティブ領域
	B	額縁領域
	C	表示領域
	C G	カバーガラス
	3	黒枠 (枠)
	5	表示基板
	1 1	サブ画素
	2 0	制御回路
	2 0 A	第 1 制御回路
	2 0 B	第 2 制御回路
	3 0	ソースドライバ
	4 0 A	第 1 端子部
	4 0 B	第 2 端子部
	5 0 L	ゲートドライバ
	5 0 R	(第 2) ゲートドライバ
	6 0 L	エミッションドライバ
	6 0 R	(第 2) エミッションドライバ

$D_{r1} \sim D_{bn+3}$

データ線

 $G_1 \sim G_{n+3}$

ゲート線

 $E_1 \sim E_{n+3}$

エミッション線

請求の範囲

[請求項1] 複数の画素を有し、表示領域よりも大きいアクティブ領域と、前記アクティブ領域を囲むように形成された額縁領域とを有する表示基板と、

前記表示基板の表示面側に取付けられるカバーガラスと、を備えた表示装置であって、

前記カバーガラスには、その周囲に枠が設けられ、

前記表示領域は、前記アクティブ領域と、前記カバーガラスの枠で囲む領域とが重畳する領域である、

ことを特徴とする表示装置。

[請求項2] 前記額縁領域には、

端子部と、前記アクティブ領域の前記端子部と対向する辺を第1辺とし、前記第1辺と垂直な辺を第2辺として、前記第1辺に沿って配置されたソースドライバと、前記第2辺に沿って配置されたゲートドライバ及びエミッションドライバとが設けられ、

前記アクティブ領域には、

前記複数の各画素を構成するとともに、前記複数の各画素において、前記第1辺に平行な方向で同一の順序に配置された少なくとも3色のサブ画素と、

前記ソースドライバと電氣的に接続されるとともに、前記第2辺と平行に設けられて前記サブ画素に接続された複数のデータ線と、

前記ゲートドライバと電氣的に接続されるとともに、前記第1辺と平行に設けられて前記サブ画素に接続された複数のゲート線と、

前記エミッションドライバと電氣的に接続されるとともに、前記第1辺と平行に設けられて前記サブ画素に接続された複数のエミッション線とが設けられ、

前記表示領域に合わせて前記複数の画素を駆動するように、前記ソースドライバ、前記ゲートドライバ及び前記エミッションドライバの

少なくとも何れかを制御する制御回路を備えた、
ことを特徴とする請求項 1 記載の表示装置。

[請求項3]

前記制御回路には、

前記表示領域の前記第 1 辺側に最初に位置する第 1 サブ画素に対応するゲート線及び前記第 1 サブ画素に対応するエミッション線を駆動するように、前記ゲートドライバにゲート信号を入力し、前記エミッションドライバにエミッション信号を入力する第 1 制御回路が含まれる、

ことを特徴とする請求項 2 記載の表示装置。

[請求項4]

前記制御回路には、

前記アクティブ領域の前記第 2 辺側に最初に位置する基端サブ画素の色と、前記表示領域の前記第 2 辺側に最初に位置する第 2 サブ画素の色とが異なるとき、

前記表示領域の前記第 2 辺側において前記基端サブ画素の色と最初に一致したサブ画素と他の少なくとも 2 色のサブ画素とによって一つの画素を構成し、当該一致したサブ画素に対応するデータ線にデータ信号が入力されるように、前記ソースドライバに制御信号を入力する第 2 制御回路が含まれる、

ことを特徴とする請求項 2 又は請求項 3 記載の表示装置。

[請求項5]

前記制御回路には、

前記アクティブ領域の前記第 2 辺側に最初に位置する基端サブ画素の色と、前記表示領域の前記第 2 辺側に最初に位置する第 2 サブ画素の色とが異なるとき、

前記第 2 サブ画素と他の少なくとも 2 色のサブ画素とによって一つの画素を構成し、当該第 2 サブ画素に対応するデータ線にデータ信号が入力されるように、前記ソースドライバに制御信号を入力する第 2 制御回路が含まれる、

ことを特徴とする請求項 2 又は請求項 3 記載の表示装置。

- [請求項6] 前記額縁領域には、
前記第2辺に対向する第3辺に沿って配置された第2ゲートドライバ及び第2エミッションドライバが設けられ、
前記第2ゲートドライバには、一端が前記ゲートドライバに電氣的に接続された前記ゲート線他端が電氣的に接続され、
前記第2エミッションドライバには、一端が前記エミッションドライバに電氣的に接続された前記エミッション線他端が電氣的に接続されている、
請求項2～請求項5の何れか1項記載の表示装置。
- [請求項7] 前記複数の各画素は、ストライプ配列された少なくとも3色のサブ画素から成る
ことを特徴とする請求項2～請求項6の何れか1項記載の表示装置。
- [請求項8] 前記複数の各画素は、ペンタイル配列された少なくとも3色のサブ画素から成る
ことを特徴とする請求項2～請求項6の何れか1項記載の表示装置。
- [請求項9] 請求項4記載の表示装置の製造方法であって、
前記枠の内部側を観察する第1工程と、
前記枠の前記第1辺側に最も近い第1サブ画素を検出する第2工程と、
前記枠の前記第2辺側に最も近い第2サブ画素を検出する第3工程と、
前記第1サブ画素及び第2サブ画素を記憶する第4工程と、
前記第1サブ画素に対応するゲート線及び前記第1サブ画素に対応するエミッション線を駆動するように、前記ゲートドライバにゲート信号を入力し、前記エミッションドライバにエミッション信号を入力する第1制御回路を設ける第5工程と、

前記表示領域の前記第2辺側において前記基端サブ画素の色と最初に一致したサブ画素と他の少なくとも2色のサブ画素とによって一つの画素を構成し、当該一致したサブ画素に対応するデータ線にデータ信号が入力されるように、前記ソースドライバに制御信号を入力する第2制御回路を設ける第6工程と、を備えた

ことを特徴とする表示装置の製造方法。

[請求項10]

請求項5記載の表示装置の製造方法であって、

前記枠の内部側を観察する第1工程と、

前記枠の前記第1辺側に最も近い第1サブ画素を検出する第2工程と、

前記枠の前記第2辺側に最も近い第2サブ画素を検出する第3工程と、


前記第1サブ画素及び第2サブ画素を記憶する第4工程と、

前記第1サブ画素に対応するゲート線及び前記第1サブ画素に対応するエミッション線を駆動するように、前記ゲートドライバにゲート信号を入力し、前記エミッションドライバにエミッション信号を入力する第1制御回路を設ける第5工程と、


前記アクティブ領域の前記第2辺側に最初に位置する基端サブ画素の色と、前記第2サブ画素の色とが異なるとき、前記第2サブ画素と他の少なくとも2色のサブ画素とによって一つの画素を構成し、当該第2サブ画素に対応するデータ線にデータ信号が入力されるように、前記ソースドライバに制御信号を入力する第2制御回路を設ける第6工程と、を備えた

ことを特徴とする表示装置の製造方法。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]



[図7]



[図8]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2018/034047

A. CLASSIFICATION OF SUBJECT MATTER

Int. Cl. G09F9/00 (2006.01) i, G02F1/13 (2006.01) i, G02F1/1333 (2006.01) i, G02F1/1343 (2006.01) i, G02F1/1345 (2006.01) i, G02F1/1368 (2006.01) i, G09F9/30 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int. Cl. G09F9/00, G02F1/13, G02F1/1333, G02F1/1343, G02F1/1345, G02F1/1368, G09F9/30

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2018

Registered utility model specifications of Japan 1996-2018

Published registered utility model applications of Japan 1994-2018

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 11-109404 A (TOSHIBA CORP.) 23 April 1999, paragraphs [0014]-[0024], fig. 1-6 (Family: none)	1
X Y	JP 2015-138217 A (SEIKO EPSON CORP.) 30 July 2015, paragraphs [0017]-[0060], [0073], fig. 1-3 (Family: none)	1 2-3, 6-8
X Y	JP 2011-39311 A (SONY CORP.) 24 February 2011, paragraphs [0016]-[0046], [0114]-[0116], fig. 1-4, 18 & US 2011/0037786 A1, paragraphs [0048]-[0079], [0148]-[0150], fig. 1-4, 18 & CN 101996575 A	1 2-3, 6-8



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
15.11.2018

Date of mailing of the international search report
27.11.2018

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2018/034047

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	US 2017/0337877 A1 (SAMSUNG DISPLAY CO., LTD.) 23 November 2017, paragraphs [0044]-[0085], fig. 1, 2 & EP 3246914 A2 & KR 10-2017-0131758 A & CN 107403605 A	2-3, 6-8
Y	JP 2013-190526 A (SHARP CORP.) 26 September 2013, paragraphs [0043]-[0102], fig. 1-11 (Family: none)	2-3, 6-8
Y	JP 2004-341213 A (SEIKO EPSON CORP.) 02 December 2004, page 7, column 12, line 9 to page 8, column 14, line 4, page 8, column 14, line 29 to page 9, column 15, line 2, fig. 4, 5, 7 & US 2005/0007539 A1, paragraphs [0080]-[0094], [0099]-[0102], fig. 4, 5, 7 & KR 10-0659904 B1 & CN 1550845 A & TW 200508750 A & KR 10-2004-0098590 A	2-3, 6-8
A	JP 2008-197228 A (HITACHI DISPLAYS, LTD.) 28 August 2008, entire text, all drawings & US 2008/0198185 A1, entire text, all drawings & KR 10-2008-0074743 A & CN 101241666 A & TW 200901124 A	1-10

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. G09F9/00(2006.01)i, G02F1/13(2006.01)i, G02F1/1333(2006.01)i, G02F1/1343(2006.01)i, G02F1/1345(2006.01)i, G02F1/1368(2006.01)i, G09F9/30(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. G09F9/00, G02F1/13, G02F1/1333, G02F1/1343, G02F1/1345, G02F1/1368, G09F9/30

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2018年
日本国実用新案登録公報	1996-2018年
日本国登録実用新案公報	1994-2018年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 11-109404 A（株式会社東芝）1999.04.23, 段落[0014]-[0024], 図1-6（ファミリーなし）	1
X Y	JP 2015-138217 A（セイコーエプソン株式会社）2015.07.30, 段落[0017]-[0060], [0073], 図1-3（ファミリーなし）	1 2-3, 6-8
X Y	JP 2011-39311 A（ソニー株式会社）2011.02.24, 段落[0016]-[0046], [0114]-[0116], 図1-4, 18 & US 2011/0037786 A1, 段落[0048]-[0079], [0148]-[0150],	1 2-3, 6-8

☑ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー	の日の後に公表された文献
「A」特に関連のある文献ではなく、一般的技術水準を示すもの	「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）	「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「O」口頭による開示、使用、展示等に言及する文献	「&」同一パテントファミリー文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願	

国際調査を完了した日

15.11.2018

国際調査報告の発送日

27.11.2018

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

村川 雄一

21

1167

電話番号 03-3581-1101 内線 3273

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
	図 1-4, 18 & CN 101996575 A	
Y	US 2017/0337877 A1 (SAMSUNG DISPLAY CO., LTD.) 2017. 11. 23, 段落[0044]-[0085], 図 1-2 & EP 3246914 A2 & KR 10-2017-0131758 A & CN 107403605 A	2-3, 6-8
Y	JP 2013-190526 A (シャープ株式会社) 2013. 09. 26, 段落[0043]-[0102], 図 1-11 (ファミリーなし)	2-3, 6-8
Y	JP 2004-341213 A (セイコーエプソン株式会社) 2004. 12. 02, 第 7 頁第 12 欄第 9 行-第 8 頁第 14 欄第 4 行, 第 8 頁第 14 欄第 29 行-第 9 頁第 15 欄第 2 行, 図 4-5, 7 & US 2005/0007539 A1, 段落[0080]-[0094], [0099]-[0102], 図 4-5, 7 & KR 10-0659904 B1 & CN 1550845 A & TW 200508750 A & KR 10-2004-0098590 A	2-3, 6-8
A	JP 2008-197228 A (株式会社 日立ディスプレイズ) 2008. 08. 28, 全文, 全図 & US 2008/0198185 A1, 全文, 全図 & KR 10-2008-0074743 A & CN 101241666 A & TW 200901124 A	1-10