



(12) 发明专利申请

(10) 申请公布号 CN 116157918 A

(43) 申请公布日 2023.05.23

(21) 申请号 202180055333.2

(74) 专利代理机构 北京市金杜律师事务所

(22) 申请日 2021.06.23

11256

(30) 优先权数据

专利代理人 鄭迅

16/917,686 2020.06.30 US

(51) Int.CI.

(85) PCT国际申请进入国家阶段日

H01L 23/495 (2006.01)

2023.02.10

(86) PCT国际申请的申请数据

PCT/US2021/038696 2021.06.23

(87) PCT国际申请的公布数据

W02022/005846 EN 2022.01.06

(71) 申请人 隔热半导体粘合技术公司

地址 美国加利福尼亚州

(72) 发明人 B·哈巴


权利要求书3页 说明书14页 附图40页

(54) 发明名称

集成器件封装件

(57) 摘要

在一个实施例中，公开了一种集成器件封装件。该集成器件封装件可以包括载体和在该载体的上表面上的一部分之上的模制化合物。该集成器件封装件可以包括集成器件裸片，该集成器件裸片安装到该载体并且至少部分地嵌入该模制化合物中，该集成器件裸片包括有源电路系统。该集成器件封装件可以包括应力补偿元件，该应力补偿元件安装到该载体并且至少部分地嵌入到该模制化合物中，该应力补偿元件与该集成器件裸片间隔开，该应力补偿元件包括没有有源电路系统的虚设应力补偿元件。该应力补偿元件和该集成器件裸片中的至少一者可以在没有粘合剂的情况下直接键合到该载体。



1. 一种集成器件封装件：

载体；

模制化合物，在所述载体的上表面的一部分之上；

集成器件裸片，安装到所述载体并且至少部分地嵌入所述模制化合物中，所述集成器件裸片包括有源电路系统；以及

应力补偿元件，安装到所述载体并且至少部分地嵌入所述模制化合物中，所述应力补偿元件与所述集成器件裸片间隔开，所述应力补偿元件包括没有有源电路系统的虚设应力补偿元件，

其中所述应力补偿元件和所述集成器件裸片中的至少一者在没有粘合剂的情况下直接键合到所述载体。

2. 根据权利要求1所述的集成器件封装件，其中所述载体包括第二集成器件裸片。

3. 根据权利要求1所述的集成器件封装件，其中所述载体包括衬底。

4. 根据权利要求1所述的集成器件封装件，其中所述应力补偿元件的热膨胀系数(CTE)小于约7ppm。

5. 根据权利要求1所述的集成器件封装件，其中所述模制化合物和所述应力补偿元件在所述集成器件封装件的外侧边缘处暴露。

6. 根据权利要求5所述的集成器件封装件，还包括沿着所述模制化合物和所述应力补偿元件的暴露侧边缘的单片化标记，所述单片化标记指示单片化过程。

7. 根据权利要求6所述的集成器件封装件，其中所述单片化标记包括锯切标记。

8. 根据权利要求5所述的集成器件封装件，其中所述模制化合物的第一暴露侧边缘与所述应力补偿元件的第二暴露侧边缘齐平。

9. 根据权利要求1所述的集成器件封装件，还包括至少部分地嵌入在所述模制化合物中的多个虚设应力补偿元件，所述多个虚设应力补偿元件没有有源电路系统。

10. 根据权利要求9所述的集成器件封装件，其中所述多个虚设应力补偿元件中的至少一个虚设应力补偿元件相对于所述集成器件封装件的所述外侧边缘横向插入。

11. 根据权利要求1所述的集成器件封装件，其中从俯视平面图观察，所述应力补偿元件设置在所述封装件的外侧边缘与所述集成器件裸片之间，使得所述集成器件裸片的至少一个横向侧边缘位于与所述应力补偿元件相交的平面中。

12. 根据权利要求1所述的集成器件封装件，其中所述集成器件裸片完全地嵌入在所述模制化合物中。

13. 一种集成器件封装件：

模制化合物；

集成器件裸片，至少部分地嵌入所述模制化合物中，所述集成器件裸片包括有源电路系统；以及

多个虚设应力补偿元件，至少部分地嵌入所述模制化合物中，所述多个虚设应力补偿元件没有有源电路系统，所述多个虚设应力补偿元件通过所述模制化合物彼此间隔开。

14. 根据权利要求13所述的集成器件封装件，其中所述模制化合物和所述多个应力补偿元件中的至少一个虚设应力补偿元件在所述集成器件封装件的外侧边缘处暴露。

15. 根据权利要求14所述的集成器件封装件，还包括沿着所述模制化合物和所述至少

一个虚设应力补偿元件的暴露侧边缘的单片化标记,所述单片化标记指示单片化过程。

16. 根据权利要求13所述的集成器件封装件,其中所述多个虚设应力补偿元件中的至少一个虚设应力补偿元件相对于所述集成器件封装件的外侧边缘横向插入。

17. 根据权利要求13所述的集成器件封装件,其中所述多个虚设应力补偿元件围绕所述集成器件裸片设置。

18. 根据权利要求13所述的集成器件封装件,还包括载体、安装到所述载体的所述应力补偿元件和所述集成器件裸片。

19. 一种形成集成器件封装件的方法,所述方法包括:在集成器件裸片和多个虚设应力补偿元件之上提供模制化合物,所述多个虚设应力补偿元件通过所述模制化合物彼此间隔开,

其中所述集成器件裸片包括有源电路系统,并且其中所述多个虚设应力补偿元件没有有源电路系统。

20. 根据权利要求19所述的方法,还包括将所述集成器件裸片和所述多个虚设应力补偿元件安装到载体。

21. 根据权利要求19所述的方法,其中所述模制化合物和所述多个虚设应力补偿元件中的至少一个虚设应力补偿元件在所述集成器件封装件的外侧边缘处暴露。

22. 一种集成器件封装件:

模制化合物;

集成器件裸片,至少部分地嵌入所述模制化合物中,所述集成器件裸片包括有源电路系统;以及

应力补偿元件,至少部分地嵌入所述模制化合物中并且与所述集成器件裸片间隔开,其中所述模制化合物和所述应力补偿元件在所述集成器件封装件的外侧边缘处暴露。

23. 根据权利要求22所述的集成器件封装件,还包括载体、安装到所述载体的所述集成器件裸片和所述应力补偿元件。

24. 根据权利要求23所述的集成器件封装件,其中所述应力补偿元件和所述集成器件裸片中的至少一者在没有粘合剂的情况下直接键合到所述载体。

25. 根据权利要求22所述的集成器件封装件,其中所述应力补偿元件包括没有有源电路系统的虚设应力补偿元件。

26. 一种电子元件,包括:

载体,具有第一非导电场区域和第一导电接触件;

第一元件,在没有粘合剂的情况下直接混合键合到所述载体,所述第一元件的第二非导电场区域在没有粘合剂的情况下直接键合到所述载体的所述第一非导电场区域,并且所述第一元件的第二导电接触件直接键合到所述载体的所述第一导电接触件;以及

第二元件,在没有粘合剂的情况下直接键合到所述载体,使得仅所述第二元件的第三非导电场区域直接键合到所述载体的所述第一非导电场区域。

27. 根据权利要求26所述的电子元件,其中所述第一元件包括集成器件裸片并且所述第二元件包括没有有源电路系统的虚设应力补偿元件。

28. 根据权利要求27所述的电子元件,还包括在所述载体之上的模制化合物,所述第一元件和所述第二元件至少部分地嵌入所述模制化合物中。

29. 根据权利要求28所述的电子元件,其中所述模制化合物和所述虚设应力补偿元件在所述集成器件封装件的外侧边缘处暴露。

30. 根据权利要求26所述的电子元件,其中所述第一非导电区域、所述第二非导电区域和所述第三非导电区域包括相应的未被图案化的一个或多个绝缘层。

31. 一种电子元件,包括:

载体,具有第一非导电场区域和第一导电接触件;

第一元件,在没有粘合剂的情况下直接混合键合到所述载体,

所述第一元件的第二非导电场区域,在没有粘合剂的情况下直接键合到所述载体的所述第一非导电场区域,并且所述第一元件的第二导电接触件直接键合到所述载体的所述第一导电接触件;以及

第二元件,在没有粘合剂的情况下直接键合到所述载体,其中所述第二元件不包括直接键合到所述载体的任何导电接触件。

32. 根据权利要求31所述的电子元件,其中所述第一元件包括集成器件裸片并且所述第二元件包括没有有源电路系统的虚设应力补偿元件。

33. 根据权利要求31所述的电子元件,还包括在所述载体之上的模制化合物,所述第一元件和所述第二元件至少部分地嵌入所述模制化合物中。

集成器件封装件

[0001] 相关申请的交叉引用和优先权要求

[0002] 本申请要求2020年6月30日提交的美国非临时专利申请号16/917,686的优先权，该申请的全部内容通过引用整体并入本文并且用于所有目的。

技术领域

[0003] 本领域涉及集成器件封装件及其形成方法。

背景技术

[0004] 在各种封装件布置中，在例如系统级封装件(SIP)的封装件内布置多个集成器件裸片可能是有利的。例如，一些封装件包括沿着封装件衬底彼此间隔开的不同类型的有源芯片或集成器件裸片。此外，三维(3D)集成技术通常利用封装件，其中两个或更多个集成器件裸片堆叠在彼此的顶部上并且彼此电气地连接。可以在集成器件裸片之上提供模制化合物或包封物，这会在封装件中生成应力。因此，仍然存在对改善的集成器件封装件的持续需求。

附图说明

[0005] 从下面对优选实施例和附图的描述中，这些方面和其他方面将变得显而易见，附图意在说明而不是限制本发明，在附图中：

[0006] 图1A至图1C示意图示了在各种直接键合工艺中牺牲载体的使用。

[0007] 图2图示了直接键合到载体上的多个元件。

[0008] 图3A至图3C示出了其中元件在没有粘合剂的情况下直接键合到载体的各种示例。

[0009] 图4A是直接键合到载体的多个元件的示意性侧视图并且其中保护材料被施加在元件之上和元件之间的间隙内。

[0010] 图4B是包括直接键合到载体的一个或多个虚设元件的多个元件的示意性侧视图。

[0011] 图5A至图5C图示了用于形成重构晶片的一系列处理步骤。

[0012] 图6是具有被配置为直接键合到另一个重构晶片或衬底的键合层的重构晶片的示意性侧视横截面视图。

[0013] 图7A图示了在直接键合之前的两个相对的重构晶片。

[0014] 图7B图示了直接彼此键合后的两个相对的重构晶片。

[0015] 图8A至图8B图示了根据各种实施例的用于堆叠两个以上重构晶片的方法和结构。

[0016] 图9A至图9F图示了根据各种实施例的各种面朝上的键合结构。

[0017] 图10A至图10E图示了根据各种实施例的各种面朝下的键合结构。

[0018] 图11图示了其中另外的填充材料可以用作第二保护材料并且可以提供在相邻元件之间的间隙中的保形保护材料之上的另一个实施例。

[0019] 图12A至图12C图示了根据各种实施例的用于形成重构晶片的方法。

[0020] 图13A至图13B图示了根据各种实施例的用于形成重构晶片的方法。

[0021] 图14A至图14C图示了其中可以在直接键合到载体的相邻元件之间提供模制化合物并且可以在模制化合物上提供金属的另一个实施例。

[0022] 图15A至图15C图示了其中可以在直接键合到载体的相邻元件之间提供模制化合物并且可以在模制化合物的两侧提供金属的另一个实施例。

[0023] 图16A至图16C图示了其中可以在模制化合物和载体之间提供保护涂层或层的另一个实施例。

[0024] 图17A至图17D图示了可以用本文公开的方法提供的另外的键合结构。

[0025] 图18A是根据另一个实施例的集成器件封装件的示意性侧视横截面视图。

[0026] 图18B是图18A的集成器件封装件的示意性俯视平面图,为了便于说明隐藏了模制化合物。

[0027] 图18C是包括应力补偿元件之间增加的横向重叠的集成器件封装件的示意性俯视平面图。

[0028] 图19是根据各种实施例的包含一个或多个键合结构的系统的示意图。

具体实施方式

[0029] 本文公开的各种实施例涉及包括第一元件(例如,第一集成器件裸片)的键合结构,该第一元件具有第一侧和与第一侧相对的第二侧。键合结构可以包括具有第一侧和与第一侧相对的第二侧的第二元件(例如,第二集成器件裸片)。第二集成器件裸片的第一侧可以在没有沿着键合界面的中间粘合剂的情况下直接键合到第一集成器件裸片的第一侧。保护材料可以设置在第一集成器件裸片和第二集成器件裸片的外围(例如,相应的侧壁)周围。保护材料可以从第一集成器件裸片的第二侧延伸到第二集成器件裸片的第二侧。在各种实施例中,保护材料的部分可以设置在相邻的第一集成器件裸片或元件之间的间隙内。在一些实施例中,保护材料可以包括无机电介质,诸如二氧化硅、氮化硅、多晶硅、非晶硅等。

[0030] 本文公开的实施例可以包括晶片级工艺,其中用作载体的晶片或衬底被提供有多个集成器件裸片和集成器件裸片之上的保护材料(其可以包括一个或多个保护层)。(一个或多个)裸片和保护材料可以形成重构晶片的至少一部分,该重构晶片可以键合(例如,在不使用粘合剂的情况下直接键合)到由类似工艺形成的另一个重构晶片。例如在移除载体之后,键合的重构晶片可以被单片化以形成多个键合结构。在一些实施例中,键合结构可以包括封装件结构。如本文所使用的,直接键合互连件或DBI[®]可以包括键合结构,其中密集分散的导电接触件在没有中间粘合剂的情况下彼此键合。在各种实施例中,周围的电介质或非导电材料也可以在没有中间粘合剂的情况下直接键合。ZiBond[®]工艺可以包括在没有中间粘合剂的情况下非导电材料之间的直接键合。DBI和ZiBond工艺和结构的示例至少可以在美国专利号9,391,143;10,141,218;10,147,641;9,431,368;以及7,126,212中找到,其中每一个专利申请的全部内容都通过引用整体并入本文并且用于所有目的。可以在安装之前测试安装在载体上的中的每个单片化裸片,使得重构晶片中的所有裸片都可以是已知的好裸片(KGD)。

[0031] 图1A至图1C示意性地图示了在各种直接键合工艺中牺牲载体3的使用。如图中示

出的,在一些实施例中,元件2可以在没有粘合剂的情况下直接键合到载体3。贯穿本申请,元件2(或本文描述的任何其他元件)可以包括任何合适类型的元件,诸如半导体元件(例如,集成器件裸片)、光学元件等。载体3可以包括任何合适类型的载体,诸如具有一个或多个逻辑或处理设备的载体,和/或在处理期间的某一点将被移除的牺牲载体(例如,没有有源处理电路系统的载体)。

[0032] 元件2可以包括前面9和与前面9相对的后面10。在各种实施例中,前面9可以包括最靠近元件2中形成的有源电路系统或器件的表面。第一前键合层4可以设置在元件2的前面9。尽管键合层4被示出在元件2的前面9,但是键合层也可以或替代地被提供在后面10上用于键合。键合层4可以包括设置在非导电场区域5内或被非导电场区域5包围的一个或多个接触焊盘6。在一些实施例中,接触焊盘可以包括铜,尽管其他导电材料也是合适的。在一些实施例中,非导电场区域可以包括电介质,诸如氧化硅、氮化硅等。后面10可以包括或可以不包括有源电路系统或器件。在各种实施例中,元件2可以包括具有侧表面8的单片化元件(诸如单片化器件裸片)。侧表面8可以包括指示单片化工艺的标记,例如,锯切标记、蚀刻图案等。

[0033] 如上所述,并且如图1A中所示,元件2(例如,裸片)可以在没有沿着键合界面12的中间粘合剂的情况下直接键合到载体3。如上所述,前键合层4可以为键合做准备。例如,前键合层4可以被抛光到非常低的表面粗糙度并且被处理以便增强电介质到电介质的直接键合。在一些实施例中,待键合的表面可以用合适的物质封端(terminate)并且在键合之前活化。例如,在一些实施例中,待键合的表面可以被非常轻微地蚀刻以用于活化并且暴露于含氮溶液并且以含氮物质封端。作为一个示例,待键合的表面可以在非常轻微的蚀刻后暴露于氨浸和/或含氮等离子体(具有或没有单独的蚀刻)。

[0034] 一旦准备好表面,元件2的非导电场区域5就可以与载体3的对应非导电区域接触。活化表面的相互作用可以在没有中间粘合剂、没有施加外部压力、没有施加电压、并且在室温下的情况下导致元件2的非导电区域5与载体3的对应非导电区域直接键合。在各种实施例中,非导电区域的键合力可以是大于范德华键的共价键。在一些实施例中,仅元件2的非导电场区域直接键合到载体3的对应非导电区域。然而,在其他实施例中,元件2的接触焊盘6可以直接键合到载体3的对应导电接触件,并且非导电区域5也可以直接键合到载体3的非导电区域。在此类实施例中,接触件的直接键合可以改善元件2相对于载体3的对准。在本文公开的实施例中,与利用中间粘合剂的实现方式相比,使用直接键合可以减少组装期间的移动。

[0035] 如图1B中所示,保护材料7可以施加在元件2的至少一部分上方,包括元件2的至少周边或侧表面8。在一些实施例中,保护材料7可以沿着侧表面8沉积并且沉积在载体3的上表面之上。保护材料7可以包括一个或多个保护层,包括一个或多个无机层,诸如氧化硅、氮化硅、多晶硅、非晶硅、金属等。

[0036] 如图1C中所示,载体3可以以任何合适的方式从元件2和保护材料7移除。在所示实施例中,载体3可以包括具有纳米氧化物层11的硅衬底或元件,如本文所使用的,该纳米氧化物层可以包括天然氧化硅层和热氧化硅层中的至少一者。本文公开的实施例中的每个可以利用此类具有纳米氧化物层11的载体。在一些实施例中,在载体移除工艺中,可以使用硅纳米氧化物层11作为蚀刻停止层来选择性地蚀刻载体3。在一些实施例中,在移除载体3的

硅基材料之后,可以保留纳米氧化物11层的至少一部分。在其他实施例中,可以移除整个载体3(例如,硅基材料和纳米氧化物层11)。在利用纳米氧化物层11的实施例中,元件2可以被平坦化以用于键合,但是载体3可以在直接键合之前不被平坦化。在其他实施例中,元件2和载体3两者都可以被平坦化以用于直接键合。如本文所描述的载体3的直接键合和随后的移除可以有利地为重构晶片留下平坦表面,用于进一步的期望处理,包括用于另外的直接键合工艺。相比之下,在牺牲或临时粘合剂层(例如,胶带或薄膜)上形成的重构晶片不能可靠地提供平坦表面,因此会导致随后的对准问题,例如,对于随后用于堆叠的裸片的直接键合。此类具有直接键合的堆叠可以是通过在第一重构晶片上直接键合各个第二裸片,或在第二重构晶片中同时键合多个第二裸片。

[0037] 有利地,图1A至图1C的实施例可以使能以改善的对准精度重构用于直接键合的晶片。例如,尽管在图1A至图1C中仅示出了一个元件2或裸片,但是应当理解,可以提供多个裸片的阵列,如下中示出的。在使用粘合剂将元件2(例如,裸片)键合到载体3的其他应用中,由于粘合剂的移动或迁移,元件2或裸片可能变得相对于载体3不对准,例如,在加热期间或之后,或在放置用于键合期间。此类未对准会导致后续键合结构的未对准并且对键合结构的性能产生负面影响。本文公开的实施例可以通过提供与载体3的直接键合互连来有利地减少未对准,这可以用于相对于载体3有效地固定元件2或裸片以用于后续处理,诸如在元件2之上提供保护材料7(无机或有机的),或任何其他合适的处理。

[0038] 图2图示了直接键合到载体3(诸如晶片)的多个元件2。除非另有说明,否则图2中的附图标记可以表示与图1A至图1C中相同编号的部件相同或大体上类似的部件。在图2中,每个元件2可以包括一个或多个连接到对应接触焊盘6的(一个或多个)后面的导电过孔13。如图2中所示,导电过孔最初可以从接触焊盘向上延伸并且在元件2的主体内封端。在直接键合之后,可以将裸片或元件2切割或单片化成多个经切割或经单片化的元件2。如本文所解释的,移除使用纳米氧化物层11的硅衬底可以为后续的直接键合留下基本上平滑的表面。

[0039] 图3A至图3C示出了各种示例,其中元件2(例如,集成器件裸片)在没有中间粘合剂的情况下直接键合到载体3(例如,具有纳米氧化物层11的硅衬底)。图3A图示了元件2之间相对较宽的间隔或间隙G,而图3B图示了元件2之间相对较窄的间隔或间隙G。图3C图示了设置在有源元件2或裸片之间的另外的虚设元件2'或裸片,其间具有相对较窄的间隙G。提供如图3B和图3C所示的窄间隙G可以有利地减少在后续步骤中用于填充间隙G的保护材料7的量并且可以使能间隙G的保形填充。此外,如图3A和图3B中所示,可以在载体3的表面上提供一个或多个对准特征14。对准特征14可以选择性地定位在载体3上以辅助元件2的精确放置。

[0040] 图4A是直接键合到载体3的多个元件2的示意性侧视图并且保护材料7施加在元件2之上和元件2之间的间隙G内。在图4A中,元件2被示为全部是有源集成器件裸片。在图4B中,一些元件包括虚设元件2',诸如半导体材料(例如,硅)的无源块。在图4A和图4B中,保护层7(诸如无机保护层)可以设置在元件2的部分之上,包括围绕间隙G内的外围的一部分(诸如侧表面8)和元件2的上表面(在图4A至图4B中是后面10)之上。保护材料7中可能存在接缝15,诸如空隙或间断。

[0041] 保护层7可以包括一个或多个保护层,包括例如无机或有机保护层。在所示实施例

中，例如，保护层7可以包括(一个或多个)无机层，诸如氧化硅、氮化硅、多晶硅、非晶硅或金属。在其他实施例中，保护材料7的至少一部分可以包括有机材料，诸如模制化合物或环氧树脂。在一些实施例中，保护材料7包括保形层和间隙填充层两者。有利地，保护材料7可以辅助将元件2固定到载体3，使得元件2在随后的直接键合期间不会移位。保护材料7还可以辅助在抛光和其他处理技术期间保护元件2，以防止对裸片的损坏(例如，碎裂)。在美国专利号10,204,893中公开了用于在载体之上的相邻直接键合的裸片之上和之间提供保护材料7的结构和工艺的示例，用于结合键合后减薄和/或单片化工艺，该专利的全部内容通过引用整体并入本文。

[0042] 图5A至图5C图示了用于形成重构晶片20的一系列处理步骤。在后续步骤中，重构晶片20可以被键合(例如，直接键合)到另一个重构晶片20或其他衬底。在图5A中，可以例如通过蚀刻、研磨、磨削、抛光等来移除保形保护材料7的上表面。在一些实施例中，移除保护材料7也可以移除元件2的后面10的一部分。在其他实施例中，移除步骤可以在元件2的后面10处封端。

[0043] 转到图5B，可以通过蚀刻、研磨、化学机械抛光(CMP)或任何其他合适的方法从后面10移除元件2的一部分，以形成元件2的减薄后面10'。如图5A中所示，此移除步骤可以暴露导电衬底过孔(TSV)13或元件内形成的其他电互连件。移除步骤还可以形成至少部分由元件2的减薄后面10'和保护材料7的侧壁限定的空腔16。在图5C中，非导电层18(例如，第二氧化物层)可以围绕元件2的减薄后面10'之上和暴露的过孔13设置(例如，沉积)。在一些实施例中，所提供的非导电层18(例如，氧化硅)可以被研磨或抛光以生成平坦表面并且确保非导电层18相对于过孔13和保护材料的暴露端大体上平坦。

[0044] 在图5C中，重构晶片20可以包括前表面22，该前表面22被配置为键合(例如，直接键合)到另一个重构晶片或其他类型的衬底。重构晶片20还可以包括后表面23。在图5C的重构晶片20中，保护材料7可以设置在相邻元件2之间并且可以从重构晶片20的前表面22延伸到载体3的上表面。可以在元件2之上的非导电层18和保护材料7之间限定竖直界面19。类似地，可以在键合层4和保护材料7之间限定竖直界面21。

[0045] 图6是重构晶片的示意性侧视横截面视图，该重构晶片具有被配置为直接键合到另一个重构晶片或衬底的第二键合层4b。在图6中，图1A至图5的第一键合层4、接触件6和非导电场区域5已经相应地重新编号为附图标记4a、6a和5a。如图6中所示，在一些实施例中，可以在非导电层18(例如，第二氧化物层)之上提供第二键合层4b，例如具有交替的导电接触件6b和非导电键合部分(例如，场区域5b)的DBI层，以便于另外的键合连接，如果需要的话，提供便于DBI对准的键合焊盘。因此，在图6中，第二键合层4b可以延伸跨过重构晶片20的多个(例如，全部)元件2。可以在第二键合层4b和非导电层18之间以及第二键合层4b和下面的保护材料7之间形成水平界面19。

[0046] 在图7A至图7B中，两个相对的重构晶片20a、20b可以被提供并且可以被直接键合以形成一对键合的重构晶片1'。附图标记已经附加有“a”或“b”，以表示它们相应与重构晶片20a或20b的关联。图7A图示了在直接键合之前的两个相对的重构晶片20a、20b。图7B图示了两个相对的重构晶片20a、20b在直接彼此键合之后的情况。在载体3a、3b上使用直接键合为导电和非导电表面的裸片对裸片直接键合提供了裸片键合表面处期望的平面度。然而，在其他实施例中，可以不使用载体，并且替代地重构晶片可以包括在不使用载体的情况下

至少部分地嵌入在模塑化合物或包封物中的元件(例如,裸片)。在图7B中,非导电保护层可以在没有粘合剂的情况下沿着键合界面12彼此直接键合。重构晶片20a、20b的其他非导电场区域(诸如键合层4a、4b的非导电场区域5a、5b、(一个或多个)非导电层8等)也可以通过粘合剂彼此键合。此外,导电接触件6a、6b可以在没有粘合剂的情况下直接键合。在一些实施例中,导电接触件6a、6b中的一些或全部最初可以相对于键合表面凹陷。键合的晶片20a、20b可以被加热以导致接触件6a、6b膨胀并且形成电接触。加热后,接触件6a和6b之间的界面可能不在与键合界面12同一平面中。

[0047] 如图8A至图8B中所示,可以提供另外的重构晶片20a、20b,以提供任意数量的堆叠的重构晶片1'。堆叠的重构晶片1'可以沿着单片化道S被单片化以提供多个键合结构1。可以提供任何合适数量的重构晶片20a、20b以形成堆叠的重构晶片1',也可以将该堆叠的重构晶片单片化以形成任何合适数量的键合结构1。单片化可以在如图中示出的移除载体3之前(如果牺牲的话),或在单片化之后。在一些实施例中,如图8A中所示,在单片化之前,载体3a、3b两者可以不被移除。在一些实施例中,如图8B中所示,可以在单片化之前移除一个载体3a。在其他实施例中,两个载体3a、3b都可以在单片化之前被移除。如本文所解释的,使用例如蚀刻工艺移除载体3a和/或3b可以留下纳米氧化物层11以便于另外的直接键合。

[0048] 图9A至图9F和图10A至图10E图示了可以由本文描述的方法得到的各种面朝上或面朝下的键合结构1。图9A至图9F和图10A至图10E中示出的键合结构1可以包括单片化的重构元件24,诸如单片化的重构集成器件裸片。根据各种实施例,出于说明的目的,在图9A、图9E和图9F中图示了单片化的重构元件24以示出单片化的重构晶片20可以产生什么结构。如图9A至图9F和10A至图10E中所示,最靠近有源电路系统或器件的表面可以是键合结构1的前表面22,而与前表面22相对的表面可以是后表面23。不同于单独拾取和放置的裸片或元件,所示实施例的直接键合的重构元件24可以具有共面的侧表面以及重构元件24的导电(例如,金属)和非导电(例如,无机电介质如氧化物,包括氮和/或氟含量以帮助直接键合)表面之间在没有中间粘合剂的情况下直接键合界面12。

[0049] 图9A至图9F图示了面朝下的键合结构的示例。转到图9A,单片化的重构元件24可以包括元件2、设置在元件2的减薄后面10'上的非导电层18、以及相应地在前表面22和后表面23处的键合层4a、4b。如图9A中所示,保护材料7可以从重构元件24的后面23延伸到前面22。因此,在图9A的实施例中,单片化的重构元件24可以具有由保护材料的外部暴露表面限定的侧壁25。可以在保护材料7和元件2、非导电层8以及第一键合层4a和第二键合层4b之间限定竖直界面26。在图9A的布置中,保护材料7相应地邻接键合层4a、4b,该键合层可以在提供保护材料7之前施加。在其他实施例中,如键合图6所解释的,键合层4a、4b中的一个或多个可以在保护材料7之上延伸,使得侧壁25包括保护材料7和键合层4a和/或4b的侧边缘。

[0050] 图9B图示了其中重构元件24a的前表面22a在没有中间粘合剂的情况下直接键合到重构元件24b的后表面23b以形成键合结构1的前面对后面键合布置。在图9B中,保护材料的第一部分7a可以从重构元件24a的后表面23a延伸到键合界面12。保护材料的第二部分7b可以从键合界面12延伸到重构元件24b的前表面22b。

[0051] 图9C图示了其中重构元件24a的前表面22a在没有中间粘合剂的情况下直接键合到重构元件24b的后表面23a以形成键合结构1的前面对前面键合布置。在图9C中,保护材料的第一部分7a可以从重构元件24a的后表面23a延伸到键合界面12。保护材料的第二部分7b

可以从键合界面12延伸到重构元件24b的后表面23b。

[0052] 图9D图示了其中重构元件24a的后表面23a在没有中间粘合剂的情况下直接键合到重构元件24b的后表面23b以形成键合结构1的后面对后面键合布置。在图9D中,保护材料的第一部分7a可以从重构元件24a的前表面22a延伸到键合界面12。保护材料的第二部分7b可以从键合界面12延伸到重构元件24b的前表面22b。

[0053] 图9E和图9F图示了利用第二保护层40的单片化的重构元件24的另外的示例。可以在例如图11至图12C中找到关于形成图9E和图9F的重构元件24的方法的另外的细节。例如,在图9E的实施例中,第二保护材料40可以施加在保护材料7之上。在图9E中,第二保护材料40可以在重构元件24的后表面23处在邻近键合层4b处暴露。此外,保护材料7可以在前表面22处在邻近键合层4a并且在第二保护层40下面的地方暴露。因此,在图9E中,侧壁25可以包括第一保护材料7和第二保护材料25之间的水平界面42。此外,在后表面23处,可以在第一保护材料7和第二保护材料25之间提供竖直界面

[0054] 在图9F的实施例中,第二保护材料40也可以施加在保护材料7之上。然而,与图9E的实施例不同,在图9F中,可以在第二保护材料40之上提供第三保护层43。第三保护层43可以在重构元件24的后表面23处暴露。因此,在图9F中,可以在保护材料7和第三保护材料43之间提供竖直界面45。可以在第二保护材料40和第三保护材料43之间提供水平界面46。

[0055] 图10a至图10E图示了面朝上的键合结构1的示例。除非另有说明,否则图10a至图10E中的附图标记可以指代与图9A至图9F中的附图标记相同或大体上类似的部件。转到图10a,示出了面朝上取向的单片化的重构元件24。在图10b至图10D中,相应的重构元件24a、24b彼此直接键合以形成键合结构。

[0056] 与图9B一样,图示了其中重构元件24a的前表面22a在没有中间粘合剂的情况下直接键合到重构元件24b的后表面23b以形成键合结构1的前面对后面键合布置。在图10B中,保护材料的第一部分7a可以从重构元件24a的后表面23a延伸到键合界面12。保护材料的第二部分7b可以从键合界面12延伸到重构元件24b的前表面22b。

[0057] 图10C图示了其中重构元件24a的后表面23a在没有中间粘合剂的情况下直接键合到重构元件24b的后表面23b以形成键合结构1的后面对后面键合布置。在图10C中,保护材料的第一部分7a可以从重构元件24a的前表面22a延伸到键合界面12。保护材料的第二部分7b可以从键合界面12延伸到重构元件24b的前表面22b。

[0058] 图10D图示了其中重构元件24a的前表面22a在没有中间粘合剂的情况下直接键合到重构元件24b的后表面23b以形成键合结构1的前面对前面键合布置。在图10D中,保护材料的第一部分7a可以从重构元件24a的后表面23a延伸到键合界面12。保护材料的第二部分7b可以从键合界面12延伸到重构元件24b的后表面23b。在图10D中,键合层4a可以在保护材料7a、7b之上延伸并且可以在侧壁25之上暴露。如上文结合图6所解释的,在一些实施例中,可以在保护材料7之上跨晶片提供键合层4a,使得当重构晶片被单片化时,键合层4a在侧壁处暴露并且在侧壁25处与保护材料7齐平。

[0059] 图10E图示了单片化的重构元件24,该单片化的重构元件具有设置在保护材料7的侧表面和上表面之上的第二保护材料40。与图9E和图9F的实施例不同,在图10E中,第一前键合层4a可以与第二保护材料40共面或齐平。第二后键合层4b可以与保护材料7共面或齐平。

[0060] 图11图示了类似于上面所描述的实施例的另一个实施例,除了另外的填充材料可以用作第二保护材料40并且可以提供在相邻元件2之间的间隙G中的保形保护材料7之上。保护材料7可以保形地沉积在元件2的后面10和侧表面8之上以及载体3的上表面之上。保形保护材料7可以在设置在元件2的侧表面8上的保护材料7的部分之间具有间隙G。第二保护材料40可以用来填充间隙G。第二填料保护材料40可以包括任何合适的材料,包括有机或无机材料。

[0061] 图12A至图12C图示了根据各种实施例的用于形成重构晶片20的方法。图12A大体上类似于图11,除了第二保护材料40的另外的部分设置在外部元件2的端部上。在图12B中,保护材料7的一部分和第二填充保护材料40的一部分可以被移除以提供大体上平坦的表面。在各种实施例中,例如,可以通过蚀刻、研磨、磨削、化学机械抛光(CMP)等来移除填充物和保形保护材料40、7的相应部分。在图12C中,元件2或裸片的体半导体材料(例如硅)的一部分可以经由例如蚀刻、研磨、CMP等被移除以形成空腔16以暴露导电过孔13。保形和/或间隙填充保护材料的(一个或多个)热膨胀系数可以在元件2(例如,集成器件裸片)的热膨胀系数的5ppm/°C之内。

[0062] 在图13A中,可以从图12C中示出的结构中移除第二填充保护材料40,并且可以在元件2和暴露的过孔13之上提供另外的保护材料48。在图13B中,可以移除或平坦化所提供的另外的保护材料48和保护材料7的一部分,以形成在上表面上暴露有过孔的键合表面49。

[0063] 图14A至图14C图示了另一个实施例,其中模制化合物50可以在没有粘合剂的情况下设置在直接键合到载体3的相邻元件2之间。在图14A中,过孔13被示为在后面暴露,但是在其他实施例中,过孔13可以如上所图示被掩埋。如图14B中所示,可以在如图14B中所示的模制化合物51之上提供金属51(诸如铜)。例如,在各种实施例中,可以使用化学镀工艺、溅射工艺或任何其他合适的方法来提供金属51。如图14C中所示,可以通过例如化学机械抛光(CMP)或任何其他合适的方法来平坦化金属51。在一些实施例中,将有机材料用于模制化合物的结构可能难以使用CMP来平坦化至足够的平滑度(例如,小于5nm等)。通过在模制化合物之上提供金属51(诸如铜),可以使用CMP或其他平坦化工艺来平坦化到足够的光滑度以用于直接键合。

[0064] 图15A至图15C大体上类似于图14A至图14C,除了在图15A至图15C中,可以在载体3和模制化合物50之间的载体3之上提供第二金属52。图16A至图16C图示了其中可以在模制化合物50和载体3之间提供保护涂层53或层(例如,氧化硅)的另一个实施例。在各种实施例中,也可以在裸片放置之后和金属沉积之前提供保护涂层。在图16A中,保护涂层53可以保形地涂覆载体3的上表面以及元件3的上表面和侧表面。模制化合物50可以设置在保护涂层53之上和元件2之间。在图16B中,如上所述,可以在模制化合物50之上提供金属51。在图16C中,可以使用抛光、研磨或抛光工艺移除覆盖在元件2之上的保护涂层53的部分以暴露过孔13。金属51和元件2可以被平坦化以形成用于键合的光滑表面。

[0065] 图17A至图17D图示了可以用本文公开的方法提供的另外的键合结构1。在图17A中,键合结构1可以包括多个元件2,该多个元件2可以包括集成器件裸片和中介层的组合。因此,本文公开的方法可以用于有源和/或无源设备。此外,如图17A中所示,可以提供绝缘柱55来分隔上重构元件中的相邻元件2。在图17B中,键合结构1可以包括一个或多个再分布层(RDL)57,该一个或多个再分布层可以包括横向导电路由迹线以横向向内或向外传送信

号。RDL 57可以使能用于连接到外部封装件衬底的扇入布置或扇出布置。在图17C中,可以在绝缘柱56中提供导电过孔56以将信号从下部元件2传送到键合结构1的上表面。在图17D中,键合结构1可以包括绝缘柱56中的过孔56和(一个或多个)RDL 57两者。本领域技术人员应理解,另外的组合可能是合适的。

[0066] 集成器件封装件的其他示例

[0067] 集成器件封装件可以包括一个或多个具有有源电路系统的集成器件裸片(例如,芯片),诸如晶体管和其他类型的有源设备。集成器件裸片可以安装到载体,诸如半导体中介层、半导体或电介质(例如,玻璃)衬底、另一个集成器件裸片、重构晶片或元件等。在各种布置中,可以在集成器件裸片和封装件衬底的暴露表面上提供模制化合物或包封物。模制化合物可以包括聚合物材料,诸如环氧树脂或灌封化合物。模塑化合物的材料可以具有不同于载体和/或集成器件裸片的CTE的热膨胀系数(CTE)。在高温下的工艺步骤期间,模制化合物和载体(和/或集成器件裸片)之间的CTE失配可能在载体和/或集成器件裸片中引起应力。例如,由CTE失配导致的应力会导致载体和/或集成器件裸片的破裂和/或翘曲,这会降低封装件成品率和/或影响系统性能。因此,仍然存在对减小了由于模制化合物和载体(和/或集成器件裸片)之间的CTE失配而产生的应力的改善封装件的持续需求。

[0068] 图18A是根据各种实施例的集成器件封装件82的示意性侧横截面视图。图18B是图18A的集成器件封装件82的示意性俯视平面图。如图18A至图18B中所示,封装件82可以包括载体103和安装到载体103的上表面的多个集成器件裸片102。集成器件裸片102可以包括有源电路系统。例如,集成器件裸片102可以包括处理器裸片、存储器裸片、传感器裸片、微机电系统(MEMS)裸片或包括有源电路系统的任何其他合适的设备(诸如晶体管或其他有源设备)。在图18B的俯视图中示出了三个集成器件裸片102,但是应理解,可以提供任何合适数量的设备裸片102。例如,一个或两个集成器件裸片102可以安装到载体103,或三个以上集成器件裸片102可以安装到载体。此外,在图18A至图18B中,集成器件裸片102沿着载体103横向间隔开。替代地或另外地,集成器件裸片102可以竖直堆叠,以便减小封装件覆盖区。

[0069] 载体103可以包括用于集成器件裸片102的任何合适的支撑结构。例如,在一些实施例中,载体103可以包括中介层(诸如半导体中介层)、半导体或电介质(诸如玻璃)衬底、另一个集成器件裸片(诸如具有有源电子电路系统的有源芯片)、重构晶片或元件等。载体103可以包括具有第一CTE的材料(例如,半导体材料、电介质材料等)。在各种实施例中,集成器件裸片102可以具有基本上类似于载体103的第一CTE的CTE。在一些实施例中,一个或多个裸片102的块体材料可以是与载体103的对应块体材料相同的材料。在各种实施例中,载体103可以包括硅、玻璃或任何其他合适的材料。在一些实施例中,载体103可以包括集成器件裸片(诸如处理器裸片),该集成器件裸片具有比裸片102更大的横向覆盖区。集成器件裸片102可以以任何合适的方式安装到载体103。例如,裸片102可以在没有粘合剂的情况下直接混合键合到载体103,如本文所解释的。在此类实施例中,裸片102的非导电场区域可以在没有粘合剂的情况下直接键合到载体103的对应非导电场区域。此外,裸片102的导电接触件可以在没有粘合剂的情况下直接键合到载体103的对应导电接触件。然而,在其他实施例中,裸片102可以用粘合剂安装到载体103。在一些实施例中,载体103可以保持耦合到裸片102,使得载体103保持存在于较大的电子系统中。在其他实施例中,载体103可以包括被移除(例如,剥离或蚀刻掉)并且不存在于最终电子封装件或系统中的临时结构(诸如安装

带或牺牲衬底)。

[0070] 如图18A中所示,可以在集成器件裸片102之上和载体103的暴露上表面之上提供模制化合物108。为了便于说明,模制化合物108隐藏在图18B的俯视图中。集成器件裸片102可以至少部分地嵌入(例如,完全地嵌入或掩埋)在模制化合物108内。如上所述,模制化合物108可以包括具有不同于载体103(和/或裸片102)的第一CTE的第二CTE的聚合物材料(诸如环氧树脂或灌封化合物)。例如,模制化合物108的第二CTE可以与载体103(和/或裸片102)的第一CTE相差足够大的量,从而在载体103和/或裸片102上导致CTE诱发的应力(例如,CTE失配在一些情况下可以高达约12ppm)。如上所述,在高温下的工艺步骤期间,模制化合物108和载体103(和/或裸片102)之间的CTE失配会导致应力,该应力导致封装件82的部件的翘曲、裂纹或其他类型的损坏。

[0071] 为了减少模制化合物108和载体103(和/或裸片102)之间的CTE失配的影响,封装件82可以包括安装到载体103的上表面的一个或多个应力补偿元件104a-104d。如图中示出的,应力补偿元件104a-104d可以围绕集成器件裸片102设置,使得集成器件裸片102设置在由应力补偿元件104a-104d围绕的封装件82的内部区域内。模制化合物108也可以被提供或施加在应力补偿元件104a-104d之上,使得应力补偿元件104a-104d至少部分地嵌入模制化合物108中。应力补偿元件104a-104d可以通过模制化合物108的中间部分彼此间隔开并且与裸片102间隔开。应力补偿元件104a-104d可以包括半导体材料(例如,硅)、绝缘材料(例如,玻璃)、或具有与载体103和/或裸片102的第二CTE基本上匹配(或靠近)的CTE的任何其他合适的材料类型。在一些实施例中,应力补偿元件104a-104d可以包括与载体103和/或裸片102相同的材料。在其他实施例中,应力补偿元件104a-104d可以包括不同于载体103和/或裸片102的材料。每个应力补偿元件104a-104d可以包括相同的材料,或一些(或全部)可以包括不同的材料。在各种实施例中,应力补偿元件104a-104d的CTE可以在载体103和/或集成器件裸片102的第二CTE的10%以内,在第二CTE的5%以内,或在第二CTE的1%以内。在各种实施例中,应力补偿元件104a-104d的CTE可以小于10ppm、小于8ppm或小于7ppm。例如,应力补偿元件104a-104d的CTE可以在3ppm至7ppm的范围内。

[0072] 有利地,应力补偿元件104a-104d可以减小施加到载体103和/或裸片102的应力,因为应力补偿元件104a-104d的材料成分被选择为具有与载体103和/或裸片102基本上匹配的CTE。CTE匹配的应力补偿元件104a-104d可以设置在载体103的大区域之上,以便用作应力匹配的填充物,该应力匹配的填充物补偿或减小由模制化合物108和载体103和/或裸片102之间的CTE失配引起的任何应力。例如,在一些实施例中,应力补偿元件104a-104d可以被安装成覆盖载体103的大部分未被占据的区域(例如,载体103的不支撑裸片102或其他电子部件或设备的区域),例如,载体103的未被占据的区域的至少20%、至少50%、至少75%、至少85%或至少90%。在一些实施例中,应力补偿元件104a-104d可以被安装成覆盖载体103的未占据区域的20%至90%的范围,载体103的未占据区域的35%至90%的范围,或载体103的未占据区域的50%至90%的范围。在一些实施例中,如图18B的俯视图中所示,应力补偿元件104a-104d可以横向重叠,使得垂直于相对侧边缘105a、105b的所有线可以穿过至少一个应力补偿元件104a-104d或与其相交。在此类布置中,应力补偿元件104a-104d可以用来防止或阻止裂纹通过载体103传播。

[0073] 此外,如图18B的俯视平面图中所示,应力补偿元件104a-104d可以设置在封装件

82的外侧边缘105a-105d和集成器件裸片102之间,使得每个集成器件裸片102的至少一个横向侧边缘109位于与至少一个应力补偿元件104a-104d相交的对应平面中。在一些实施例中,裸片102的侧边缘109的大部分(或全部)可以位于与至少一个应力补偿元件104a-104d相交的相应平面中。

[0074] 图18C是包括应力补偿元件104a-104d之间增加的横向重叠的集成器件封装件82的示意性俯视平面图。除非另有说明,否则图18C的部件可以与图18A至图18B的相同编号的部件相同或大体上类似。在图18C中,与图18B相比,应力补偿元件104b竖直地缩短(如俯视图中所示),并且应力补偿元件104d水平地延长(如俯视图中所示)。因此,在图18C中,应力补偿元件104d可以延伸到侧边缘105b并且沿着侧边缘105b暴露。在图18C中,垂直于每个侧边缘105a-105d的所有线可以穿过至少一个应力补偿元件104a-104d或与之相交,这可以防止或阻止裂纹扩展。

[0075] 在一些实施例中,应力补偿元件104a-104d可以包括没有有源电路系统的虚设应力补偿元件,例如,在虚设应力补偿元件中没有有源设备。在此类实施例中,虚设应力补偿元件可以包括半导体材料(诸如硅)或电介质材料(诸如玻璃)的虚设片或块而没有任何有源电路系统。虚设元件的使用可以提供进一步的好处,因为不需要在元件104a-104d中图案化或形成电路系统或设备,这可以降低处理成本和复杂性。然而,在其他实施例中,应力补偿元件104a-104d中的一个或多个可以包括具有有源电路系统或设备的有源集成器件裸片。多个应力补偿元件104a-104d的使用可以有利地使封装件装配工能够在期望的位置拾取和放置元件104a-104d,例如,在对破裂高度敏感的位置和/或在载体103之上的目标空间中。

[0076] 与集成器件裸片102一样,应力补偿元件104a-104d可以以任何合适的方式安装到载体103。例如,应力补偿元件104a-104d可以在没有粘合剂的情况下直接键合到载体103。如上所述,应力补偿元件104a-104d可以包括没有有源电路系统的虚设应力补偿元件。在此类实施例中,应力补偿元件104a-104d可以包括非导电场区域,该非导电场区域在没有粘合剂的情况下沿着键合界面直接键合到载体103的对应非导电场区域。此外,在一些实施例中,应力补偿元件104a-104d可以被直接键合,使得元件104a-104d和载体103之间的键合界面仅包括非导电对非导电的直接键合(例如,键合界面没有导体对导体或金属对金属的直接键合)。例如,在利用没有有源电路系统和/或接触焊盘的虚设应力补偿元件的实施例中,应力补偿元件104a-104d可以仅利用非导电-非导电直接键合来直接键合到载体103,例如,元件104a-104d的非导电或电介质键合层可以在没有粘合剂的情况下直接键合到载体103的对应非导电或电介质键合层。在此类实施例中,非导电对非导电的直接键合可以包括沿着键合界面的一种类型或多种不同类型的非导电材料。因此,在本文公开的各种实施例中,一个或多个元件(诸如裸片102)可以在没有粘合剂的情况下沿着键合界面混合直接键合到载体103,使得一个或多个元件(例如,裸片102)的非导电场区域和导电接触焊盘直接键合到载体103的对应非导电场区域和导电接触。一个或多个其他元件(诸如应力补偿元件104a-104d)可以在没有粘合剂的情况下沿着键合界面直接键合到载体103,使得应力补偿元件104a-104d和载体103之间的键合界面仅包括非导电-非导电直接键合(例如,元件104a-104d和载体103的直接键合的电介质键合层)。例如,一些元件104a-104d可以不包括直接键合到载体103的任何导电接触件。裸片102、应力补偿元件104a-104d和/或载体103的

非导电场区域可以包括无机电介质材料(例如,氧化硅)。非导电场区域可以包括裸片102、应力补偿元件104a-104d和/或载体103的未图案化部分。键合界面可以包括指示直接非导电键合的特征,诸如氮封端表面、键合界面处和元件的电介质键合层的上和/或下界面处的一个或多个氟峰。

[0077] 在其他实施例中,诸如其中应力补偿元件104a-104d包括电路系统和接触焊盘的那些实施例中,应力补偿元件104a-104d的非导电场区域和接触焊盘两者都可以直接键合到载体103的对应非导电场区域和接触焊盘。在其他实施例中,应力补偿元件104a-104d可以用粘合剂键合到载体103。在一些实施例中,载体103可以安装到外部设备,诸如系统主板,或安装到另一个结构。在其他实施例中,载体103可以包括临时支撑结构,该临时支撑结构可以在施加模制化合物108之后被移除。图18B中示出了四个应力补偿元件104a-104d,但是应理解,可以提供四个以下或四个以上的应力补偿元件104a-104d。

[0078] 如图18A至图18B中所示,封装件82可以包括外侧边缘105a-105d。封装件82可以由单片化工艺形成,通过该单片化工艺较大的晶片或重构晶片沿着单片化道S被单片化,以产生多个单片化的封装件82。在一些实施例中,单片化可以包括锯切工艺、蚀刻工艺或任何其他合适的工艺,通过这些工艺可以从较大的晶片或重构晶片形成封装件82。在单片化之后,外侧边缘105a-105d(包括例如应力补偿元件104a、104c、载体103和/或模制化合物108的外边缘,如图18B中所示)可以包括指示单片化工艺的单片化标记。例如,对于锯切单片化工艺,单片化标记可以包括锯切标记,诸如单片化表面中的条纹。对于蚀刻单片化工艺,单片化标记可以包括指示蚀刻路径的标记或微结构。在图18C的实施例中,外侧边缘105b可以包括应力补偿元件104d的外边缘、载体103的边缘和模制化合物,它们中的每一个都可以包括指示单片化工艺的标记。应当理解,应力补偿元件104a-104d可以定位在沿着载体103的任何位置。例如,在其他实施例中,应力补偿元件104a-104d中的一些或全部可以相对于封装件82的外侧边缘105a-105d横向插入(insert)定位,使得应力补偿元件104a-104d嵌入模制化合物108中。

[0079] 在各种实施例中,单片化道S可以穿过一个或多个应力补偿元件104a-104d,使得在单片化时,模制化合物108和一个或多个应力补偿元件104a-104d可以沿着封装件82的一个或多个外侧边缘105a-105d暴露。例如,如图18A至图18B中所示,应力补偿元件104a、104c可以包括在封装件82的对应外侧边缘105a、105c处暴露的侧边缘106a、106c。此外,模制化合物108的侧边缘107可以沿着封装件82的外侧边缘105a-105d暴露。如图中示出的,应力补偿元件104a、104c的暴露侧边缘106a、106c可以与模制化合物108的侧边缘107(包括模制化合物108在应力补偿元件104a、104c之上的部分和模制化合物108横向邻近应力补偿元件104a、104c的部分)齐平。在各种实施例中,一些应力补偿元件104b、104d可以相对于封装件82的外侧边缘105b、105d横向插入,使得元件104b、104d可以完全地嵌入模制化合物108中。在一些实施例中,所有应力补偿元件104a-104d可以相对于外侧边缘105a-105d横向插入。

[0080] 图19是根据各种实施例的包含一个或多个集成器件封装件82的系统80的示意图。系统80可以包括任何合适类型的电子设备,诸如移动电子设备(例如,智能手机、平板计算设备、膝上型计算机等)、台式计算机、汽车或其部件、立体声系统、医疗设备、相机或任何其他合适类型的系统。在一些实施例中,电子设备可以包括微处理器、图形处理器、电子记录设备或数字存储器。系统80可以包括一个或多个设备封装件82,其例如通过一个或多个主

板机械地和电气地连接到系统80。每个封装件82可以包括一个或多个集成器件裸片和/或键合结构1。集成器件裸片和/或键合结构可以包括上面键合图1A至图18B示出和描述的任何集成器件封装件和/或键合结构。

[0081] 在一个实施例中,公开了一种集成器件封装件。集成器件封装件可以包括载体和在载体的上表面的一部分之上的模制化合物。集成器件封装件可以包括集成器件裸片,其安装到载体并且至少部分地嵌入模制化合物中,该集成器件裸片包括有源电路系统。集成器件封装件可以包括应力补偿元件,该应力补偿元件安装到载体并且至少部分地嵌入到模制化合物中,应力补偿元件与集成器件裸片间隔开,应力补偿元件包括没有有源电路系统的虚设应力补偿元件。应力补偿元件和集成器件裸片中的至少一者可以在没有粘合剂的情况下直接键合到载体。

[0082] 在另一个实施例中,公开了一种集成器件封装件。集成器件封装件可以包括模制化合物和集成器件裸片,该集成器件裸片至少部分地嵌入模制化合物中,集成器件裸片包括有源电路系统。集成器件封装件可以包括多个虚设应力补偿元件,该多个虚设应力补偿元件至少部分地嵌入模制化合物中,多个虚设应力补偿元件没有有源电路系统,多个虚设应力补偿元件通过模制化合物彼此间隔开。

[0083] 在另一个实施例中,公开了一种形成集成器件封装件的方法。该方法可以包括在集成器件裸片和多个虚设应力补偿元件之上提供模制化合物,多个虚设应力补偿元件通过模制化合物彼此间隔开。集成器件裸片可以包括有源电路系统。多个虚设应力补偿元件可以没有有源电路系统。

[0084] 在另一个实施例中,公开了一种集成器件封装件。集成器件封装件可以包括模制化合物和集成器件裸片,该集成器件裸片至少部分地嵌入模制化合物中,集成器件裸片包括有源电路系统。集成器件封装件可以包括应力补偿元件,该应力补偿元件至少部分地嵌入模制化合物中并且与集成器件裸片间隔开。模制化合物和应力补偿元件可以在集成器件封装件的外侧边缘处暴露。

[0085] 在另一个实施例中,公开了一种电子元件。电子元件可以包括具有第一非导电场区域和第一导电接触件的载体。电子元件可以包括第一元件,该第一元件在没有粘合剂的情况下直接混合键合到载体,第一元件的第二非导电场区域在没有粘合剂的情况下直接键合到载体的第一非导电场区域并且第一元件的第二导电接触件直接键合到载体的第一导电接触件。电子元件可以包括第二元件,该第二元件在没有粘合剂的情况下直接键合到载体,使得仅第二元件的第三非导电场区域直接键合到载体的第一非导电场区域。

[0086] 在另一个实施例中,公开了一种电子元件。电子元件可以包括具有第一非导电场区域和第一导电接触件的载体。电子元件可以包括第一元件,该第一元件在没有粘合剂的情况下直接混合键合到载体,第一元件的第二非导电场区域在没有粘合剂的情况下直接键合到载体的第一非导电场区域并且第一元件的第二导电接触件直接键合到载体的第一导电接触件。电子元件可以包括在没有粘合剂的情况下直接键合到载体的第二元件,其中第二元件不包括直接键合到载体的任何导电接触件。

[0087] 在一个实施例中,公开了一种键合结构。键合结构可以包括第一重构元件,该第一重构元件包括第一元件并且具有包括第一键合表面的第一侧和与第一侧相对的第二侧。第一重构元件可以包括设置在第一元件的第一侧壁表面周围的第一保护材料。键合结构可以

包括第二重构元件，该第二重构元件包括第二元件并且具有包括第二键合表面的第一侧和与第一侧相对的第二侧。第一重构元件可以包括设置在第二元件的第二侧壁表面周围的第二保护材料。第二重构元件的第一侧的第二键合表面可以在没有沿着键合界面的中间粘合剂的情况下直接键合到第一重构元件的第一侧的第一键合表面。第一保护材料可以与第一键合表面齐平并且第二保护材料可以与第二键合表面齐平。

[0088] 在另一个实施例中，公开了一种键合结构。键合结构可以包括第一重构元件，该第一重构元件包括第一元件并且具有第一侧和与第一侧相对的第二侧。键合结构可以包括第二重构元件，该第二重构元件包括第二元件并且具有第一侧和与第一侧相对的第二侧，第二重构元件的第一侧在没有沿着键合界面的中间粘合剂的情况下直接键合到第一重构元件的第一侧。键合结构可以包括设置在第一元件和第二元件的相应第一侧表面和第二侧表面周围的保护材料。键合结构可以包括设置在第一元件和第二元件之间的非导电层，非导电层与第一元件和第二元件的第一侧表面和第二侧表面中的至少一者齐平，使得在保护材料和非导电层之间提供界面。

[0089] 在另一个实施例中，公开了一种键合结构。键合结构可以包括包含多个第一元件的第一重构晶片。键合结构可以包括包含多个第二元件的第二重构晶片。第一重构晶片和第二重构晶片可以在没有粘合剂的情况下直接彼此键合。

[0090] 在另一个实施例中，公开了一种键合方法。该键合方法可以包括在多个第一元件之上施加第一保护材料，以形成第一重构晶片。该键合方法可以包括在多个第二元件之上施加第二保护材料以形成第二重构晶片。该键合方法可以包括在没有粘合剂的情况下将第一重构晶片直接键合到第二重构晶片。

[0091] 在另一个实施例中，公开了一种键合方法。该键合方法可以包括在没有粘合剂的情况下将第一元件直接键合到载体。载体可以包括硅载体，氧化硅层直接设置在硅载体的表面上。氧化硅层可以直接键合到第一元件。氧化硅层可以包括天然氧化物层或热氧化物层。

[0092] 所有这些实施例旨在落入本公开的范围内。从下面参考附图对实施例的详细描述中，这些和其他实施例对于本领域技术人员来说将变得显而易见，权利要求不限于所公开的（一个或多个）任何特定实施例。尽管本文已经公开了某些实施例和示例，但是本领域技术人员将会理解，所公开的实现方式超出了具体公开的实施例，延伸到了其他替代实施例和/或使用以及其明显的修改和等效物。此外，尽管已经详细示出和描述了几个变型，但是基于本公开，其他修改对于本领域技术人员来说将是显而易见的。还可以考虑，可以对实施例的具体特征和方面进行各种组合或子组合并且仍然落入本发明的范围内。应理解，所公开的实施例的各种特征和方面可以用于彼此组合或替换，以便形成所公开的实现方式的不同模式。因此，意图是本文公开的主题的范围不应受上面所描述的具体公开的实施例的限制，而应仅由对所附权利要求的公平阅读来确定。




图 1A

图 1B

图 1C




图2




图3A




图3B




图3C




图4A




图4B




图5A




图5B




图5C




图6




图7A





图7B






图9A




图9B




图9C




图9D




图9E




图9F




图10A




图10B




图10C




图10D




图10E




图11




图12A




图12B




图12C




图13A




图13B




图14A




图14B




图14C




图15A




图15B




图15C




图16A




图16B




图16C




图17A




图17B




图17C




图17D




图 18A

图 18B




图18C




图19