




СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 833076 A

3(51) G 06 F 3/04


ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



(61) 762591°
(21) 2815778/18-24
(22) 17.07.79
(46) 23.04.83. Бюл. № 15
(72) В.В.Герасимов, А.Г.Пьянков
и Г.В.Мишнякова
(53) 681.325(088.8)
(56) 1. Авторское свидетельство СССР
№ 762591, кл. G 08 F 3/04, 1977
(прототип).
(54)(57) БЛОК-МУЛЬТИПЛЕКСНЫЙ КАНАЛ.
по авт.св. № 762591, отличаю-
щийся тем, что, с целью повыше-
ния интегральной производительности
в режиме блокового мультиплексиро-

вания, он содержит память очереди
и регистр прерываний, первый и вто-
рой входы которого соединены соот-
ветственно с первым выходом регист-
ра адреса внешних устройств и чет-
вертым выходом узла управления мест-
ной памятью, первый и второй выходы
регистра прерываний соединены соот-
ветственно с выходной шиной связи с
центральной процессором и с пятым
выходом узла управления местной
памятью, соединенного двухсторон-
ней связью с памятью очереди, выход
которой соединен с девятым входом
узла управления каналом.



(19) SU (11) 833076 A

Изобретение относится к области вычислительной техники, предназначено для организации обмена информацией между оперативной памятью и высокоскоростными внешними устройствами.

По основному авт.св. № 762591 известен блок-мультиплексный канал, содержащий регистр информации, регистр маркеров, регистр ключа защиты, регистр признака результата, регистр адреса внешних устройств, регистр байта состояния канала, регистр кода команд, регистр адреса оперативной памяти, регистр флажков, регистр счета, схему сравнения, узел управления каналом, узел местной памяти, узел модификации адресов и счета данных, блок буферизации данных, узел управления местной памятью, регистр состояния подканала, блок сопряжения с внешними устройствами, блок динамического назначения, причем первые входы регистров адреса внешних устройств, признака результата, ключа защиты, маркеров, информации, байта состояния канала, кода команд, адреса оперативной памяти, флажков, счета, узла модификации адресов и счета данных и четвертые входы блока буферизации данных, блока сопряжения с внешними устройствами соединены с третьим выходом узла управления каналом, второй вход и выход регистра адреса внешних устройств соединены соответственно со вторыми выходом и входом блока сопряжения с внешними устройствами, третий вход регистра адреса внешнего устройства, первый вход схемы сравнения и первый вход узла управления каналом соединены с входной шиной сопряжения с центральным процессором, первый выход регистра признака результата, четвертый выход регистра адреса внешних устройств и второй выход узла управления каналом соединены с выходной шиной связи с центральным процессором, второй выход регистра признака результата соединен с восьмым входом узла местной памяти, первые выходы регистров информации, адреса оперативной памяти, маркеров, ключа защиты и узла управления каналом соединены с выходной шиной связи с управлением оперативной памятью, второй вход регистра ключа защиты соединен с третьим выходом узла местной памяти, третий вход регистра ключа защиты и второй вход узла местной памяти соединены с первым выходом регистра кода команд, вторые входы регистра маркеров и регистра информации соединены с первым выходом блока буферизации данных, третьи входы регистра информации и регистра адреса оперативной памяти соединены с вторым выходом узла местной памяти,

четвертый вход регистра информации, вторые входы регистра кода команд, адреса оперативной памяти, флажков, счета данных и шестой вход узла управления каналом соединены с входной шиной связи с управлением оперативной памятью, пятый вход и второй выход регистра информации соединены соответственно с вторыми выходом и входом блока буферизации данных, первый выход регистра байта состояния канала соединен с первым входом узла местной памяти, второй выход регистра байта состояния канала соединен с пятым входом узла управления каналом, второй выход регистра кода команд соединен с третьим входом блока сопряжения с внешними устройствами и с четвертым входом узла управления каналом, третий выход регистра адреса оперативной памяти соединен с третьим входом узла местной памяти, второй выход регистра адреса оперативной памяти соединен с первым входом блока буферизации данных, первый выход регистра флажков соединен с третьим входом узла управления каналом, первый выход регистра счета соединен с четвертым входом узла местной памяти, первый выход схемы сравнения соединен с вторым входом узла управления каналом, четвертый выход узла управления каналом соединен с вторым входом узла управления местной памятью, седьмой вход узла управления каналом соединен с первым выходом регистра состояния подканала, восьмой вход узла управления каналом соединен с третьим выходом блока сопряжения с внешними устройствами, первый выход и седьмой вход узла местной памяти соединены соответственно с вторым входом и выходом регистра состояния подканала, шестой вход узла местной памяти соединен с первым выходом узла управления местной памятью, девятый вход узла местной памяти и третий вход блока буферизации данных соединены с пятым выходом блока сопряжения с внешними устройствами, четвертый вход и пятый вход узла местной памяти соединены соответственно с третьим входом и вторым выходом узла модификации адресов и счета данных, первый выход и второй вход узла модификации адресов и счета данных соединены соответственно с четвертым выходом и пятым входом блока буферизации данных, третий выход блока буферизации данных соединен с пятым входом блока сопряжения с внешним устройством, второй выход узла управления местной памятью соединен с первым входом регистра состояния подканала, первые вход и выход блока сопряжения с внешними устройствами соединены соответственно с выходной и входной шинами связи с внешними устройствами, третий

вход и третий выход узла управления местной памятью соединены соответственно с выходом и входом блока динамического назначения [1].

В указанном канале возникающее во внешнем устройстве (ВУ) по окончании канальной программы условие прерывания не принимается на хранение в подканал, а сохраняется в ВУ. Это не позволяет, во-первых, освобождать ВУ сразу по окончании канальной программы и тем самым снижает интегральную производительность системы в тех случаях, когда ВУ используется в многоканальном режиме работы (нормальный режим работы быстросействующих ВУ), особенно для мультипроцессорных систем, имеющих общее поле внешней памяти, во-вторых, совмещать во времени выполнение текущей канальной программы и учета прерывания завершенных канальных программ для освобождения подканалов и тем самым снижает интегральную производительность канала.

Целью изобретения является повышение интегральной производительности в режиме блокового мультиплексирования за счет освобождения ВУ в многоканальном режиме и повышение интегральной производительности канала за счет освобождения подканалов завершающихся канальных программ во время выполнения текущей канальной программы.

Это достигается тем, что в блокомultipлексный канал введены память очереди и регистр прерываний, первый и второй входы которого соединены соответственно с первым выходом регистра адреса внешних устройств и четвертым выходом узла управления местной памятью, первый и второй выходы регистра прерываний соединены соответственно с выходной шиной связи с центральным процессором и пятым входом узла управления местной памятью, соединенного двухсторонней связью с памятью очереди, выход которой соединен с девятым входом узла управления каналом.

За счет введения памяти очереди и регистра прерываний появляется возможность освобождать ВУ сразу по окончании канальных программ, формировать внутри канала очередь устройств, подканалы которых хранят прерывания, и совмещать во времени учет прерывания для закончившихся канальных программ с выполнением текущих канальных программ.

На фиг.1 приведена структурная схема блок-мультиплексного канала; на фиг.2 - структурная схема узла управления местной памятью.

Устройство содержит регистр 1 адреса внешних устройств, регистр 2 признака результата, регистр 3 клю-

ча защиты, регистр 4 маркеров, регистр 5 информации, регистр 6 байта состояния канала, регистр 7 кода команд, регистр 8 адреса оперативной памяти, регистр 9 флажков, регистр 10 счета, схему 11 сравнения, узел 12 управления каналом, узел 13 местной памяти, узел 14 модификации адресов и счета данных, блок 15 буферизации данных, узел 16 управления местной памятью, регистр 17 состояния подканала, блок 18 сопряжения с внешними устройствами, регистр 19 прерываний, память 20 очереди (устройств, подканалы которых хранят прерывания), блок 21 динамического назначения, входная шина 22 сопряжения с центральным процессором, выходная шина 23 связи с центральным процессором, входная шина 24 связи с управлением оперативной памятью, выходная шина 25 связи с управлением оперативной памятью, выходная шина 26 связи с внешними устройствами, входная шина 27 связи с внешними устройствами.

Узел 16 управления местной памятью (см. фиг.2) содержит: элементы ИЛИ 28 для формирования постоянных адресов местной памяти, элементы ИЛИ 29 для управления определением адреса памяти назначения, элементы ИЛИ 30 для управления определением адреса памяти очереди подканалов, элементы ИЛИ 31 для управления приемом состояния подканала в регистр состояния подканала, триггер 32 занятости регистра прерываний, формирователь 33 адреса обращения местной памяти, формирователь 34 адреса обращения в память назначения, формирователь 35 адреса памяти очереди устройств, подканалы которых хранят прерывания, шина 36 управляющих сигналов из узла управления каналом, шина 37 из памяти очереди подканалов, хранящих прерывания, шина 38 номера подканала из блока динамического назначения, шина 39 адреса из регистра адреса внешних устройств, шина 40 адреса из регистра прерываний, шина 41 адреса обращения и управления в узел местной памяти, шина 42 адреса и управления в память очереди устройств, подканалы которых хранят прерывание, шина 43 адреса и управления в блок динамического назначения, шина 44 управления регистром состояния подканала, шина 45 управления регистром прерываний.

Память 20 очереди/ПОЧ/предназначена для фиксации соответствий между адресами ВУ и соответствующими им двоичными признаками состояния. Для каждого возможного значения адреса ВУ в памяти имеется одна однобитная ячейка, физический адрес которой совпадает с адресом ВУ, и в ней хранится признак состояния для соответствующего ВУ.

Единичное значение признака состояния означает, что для соответствующего ВУ есть назначенный подканал, который находится в состоянии хранения прерывания. Нулевое значение признака состояния означает, что для соответствующего ВУ либо нет назначенного подканала, либо он не находится в состоянии хранения прерывания.

Регистр прерываний (РП) представляет собой счетчик, который может работать в режиме счета и в режиме хранения адреса.

Для определения режима работы регистра служит триггер занятости регистра прерываний в узле 16 управления местной памятью. Единичное состояние триггера означает, что регистр находится в режиме хранения, т.е. занят.

Адрес ВУ, для которого требуется прерывание, может либо приниматься с регистра 1 адреса внешних устройств, либо образовываться на регистре 19 прерываний в результате просмотра в счетном режиме очереди подканалов, хранящих прерывание. Просмотр очереди подканалов, хранящих прерывания, осуществляется всегда, когда регистр прерывания освобожден, так как триггер занятости находится в нулевом состоянии. Единичное состояние триггера занятости регистра прерываний указывает, что на регистре установлен адрес ВУ для прерывания либо в результате приема адреса ВУ из регистра 1, либо по сигналу из памяти очереди 20 (подканалов, хранящих прерывания), означающему, что в результате просмотра очереди найден подканал, хранящий прерывание.

Триггер занятости сохраняет единичное состояние до окончания учета прерывания, а затем сбрасывается по сигналу из узла управления каналом.

Перед началом работы блок-мультиплексного канала производится начальная установка по сигналам НАЧАЛЬНАЯ УСТАНОВКА КАНАЛА (НУК) и НАЧАЛЬНАЯ УСТАНОВКА КАНАЛА (КОРОТКИЙ) (НУКК).

НУК.

НУКК.

По короткому сигналу регистр 19 прерываний и триггер 32 устанавливаются в "0". На регистре 19 начинается перебор адресов, начиная с нулевого. При этом в память назначения записываются нули во все разряды признаков назначения, в память 20 на один вход подается "0", на другие входы - "1" и по всем перебираемым адресам памяти записываются нули.

Во время работы канала на регистр 19 продолжается перебор адресов.

После завершения канальной программы соответствующие условия прерывания, возникающие в ВУ, принимаются в подканал, подканал переводится в состояние ХРАНИТ ПЕРЕРЫВАНИЕ по сигналу УСТАНОВИТЬ ПОДКАНАЛ В ХРАНИТ ПЕРЕРЫВАНИЕ (УСПКВХП) и при этом в память 20 записывается "1" по адресу, находящемуся на регистре 1. Внешнее устройство, работающее с каналом, освобождается для работы.

Поскольку канал работает в мультиплексном режиме, после завершения одной канальной программы и до учета прерывания от процессора по результатам завершения в канале могут начаться и завершиться еще несколько канальных программ. Поскольку сигнал ПОДКАНАЛ ДЛЯ УЧЕТА ПЕРЕРЫВАНИЯ УСТАНОВЛЕН (ПУПРУ), запрос на прерывание в процессор остается во время рабочего состояния канала, а адрес устройства, вызывающего прерывание, сохраняется на регистр 18.

После приема сигнала УЧЕТ ПЕРЕРЫВАНИЯ из процессора узел управления каналом 12 настраивается на запись в оперативную память слова состояния канала. Если в момент учета прерывания канал выполняет передачу данных по другой канальной программе, в блок динамического назначения по сигналу ВЫБРАТЬ НА БЛОК назначения /ВБН/ выбирается информация из памяти назначения по адресу, формируемому из адреса регистра 19. В оперативную память записывается слово состояния канала. При завершении процедуры учета прерывания из узла управления каналом 12 поступает сигнал ОТМЕНИТЬ НАЗНАЧЕНИЕ ПОДКАНАЛА /ОНПК/, по которому в память назначения по адресу на регистре 19 записывается "0" в разряд признака назначения. В память 20 по адресу на регистре 19 записывается "0".

Вслед за сигналом ОНПК подается сигнал ОСВОБОДИТЬ РП ОСРП, по которому сбрасывается триггер 32 и регистр 19. Как только триггер 32 сбросится, регистр 19 начинает работать в режиме счета. Один из триггеров регистра 19 устанавливается в "1", разрешается выборка из памяти очереди. Каждый такт к содержимому регистра 19 прибавляется "1", при этом из памяти 20 выбирается содержимое по адресу на регистре 19. Если из памяти 20 выбирается "0", триггер 32 остается в нулевом состоянии и режим счета продолжается. Если из ПОЧ 20 выбирается "1", на регистре 19 остается адрес устройства, для которого в ПОЧ 20 записана "1".

Сигнал ПУПРУ поступает в узел управления каналом 12. Если канал в момент установки ПУПРУ находится в рабочем состоянии, устанавливает

Сигнал ПУПРУ поступает в узел управления каналом 12. Если канал в момент установки ПУПРУ находится в рабочем состоянии, устанавливает

ся запрос на прерывание в процессор и ожидается учет прерывания. Если в момент установки ПУПРУ канал не находится в рабочем состоянии, устанавливается состояние канала и запрос на прерывание в процессор.

До введения в канал памяти 20 регистра 19 в момент завершения канальной программы канал не имел возможности помнить, какой из подканалов закончил работу, и поэтому в подканал не принимались условия окончания канальной программы, а оставались в устройстве. Подканал же оставался в рабочем состоянии до учета прерывания от процессора. Учет прерывания по условиям завершения канальной программы мог производиться только при наличии нерабочего состояния канала. В момент работы канала в канале имеется возможность освободить от условий окончания подканал и устройство, т.е. принять в подканал условие окончания и выполнить учет прерывания. Однако сделать это без дополнительной памяти устройств, которые закончили работу, не представляется возможным, так как подканалы пассивны и работают только при обращении к ним. Чтобы сделать подканалы, хранящие прерывание, активными по отношению к каналу, необходимы память очереди и счетчик, который постоянно просматривал бы ее.

Если в канал вводится память очереди устройств, подканалы которых


хранят прерывание), сразу после окончания канальной программы условия окончания принимаются в канал, подканал переводится в состояние ХРАНИТ ПЕРЫВАНИЕ и ставится в очередь на учет прерывания, а устройство освобождается для работы по другому направлению.

Таким образом, время ожидания устройства практически сведено к минимуму.

Снижая непроизводительное время ожидания устройства, мы тем самым увеличиваем интегральную производительность системы, так как средняя длина очереди супервизора ввода-вывода 10 программ и необходимость более быстрого освобождения устройства всегда существует.

Освобождение подканалов параллельно с выполнением канальной программы приобретает особое значение в режиме насыщения канала, когда заняты все подканалы.

Таким образом, введенное оборудование увеличивает интегральную производительность в режиме блокового мультиплексирования в случае использования внешних устройств в многоканальном режиме, увеличивает интегральную производительность канала за счет совмещения во времени выполнения текущей канальной программы и прерывания ввода-вывода для ранее завершившихся канальных программ.



Составитель И.Хазова

Редактор Е.Зубиетова Техред М.Тепер

Корректор С. Шекмар

Заказ 6742/5

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4