



(12) 发明专利

(10) 授权公告号 CN 101483180 B

(45) 授权公告日 2011.11.16

(21) 申请号 200910009685.5

(56) 对比文件

(22) 申请日 2004.07.14

CN 1386301 A, 2002.12.18, 全文.

(30) 优先权数据

CN 1197997 A, 1998.11.04, 全文.

273869/2003 2003.07.14 JP

JP 特开平9-139504 A, 1997.05.27, 全文.

(62) 分案原申请数据

审查员 黄道许

200410071214.4 2004.07.14

(73) 专利权人 株式会社半导体能源研究所

地址 日本神奈川县厚木市

(72) 发明人 山崎舜平

(74) 专利代理机构 中国专利代理(香港)有限公司 72001

代理人 王庆海 蒋骏

(51) Int. Cl.

H01L 27/12(2006.01)

H01L 21/84(2006.01)

H01L 21/768(2006.01)

G02F 1/1362(2006.01)


权利要求书 3 页 说明书 13 页 附图 14 页

(54) 发明名称

液晶显示器件

(57) 摘要

本发明涉及液晶显示器件，其目的是提供一种在不使TFT的工艺复杂化的情况下可以实现面板上载系统，并且抑制成本的液晶显示器件。本发明的液晶显示器件的特征是：在像素部分中提供液晶元件和包括控制施加给该液晶元件的电压的TFT的像素，驱动电路包括的TFT和控制施加给该液晶元件的电压的TFT包括：栅电极和形成在该栅电极上的栅绝缘膜；中间夹所述栅绝缘膜和所述栅电极重叠的第一半导体膜；在该第一半导体膜上形成的一对第二半导体膜，其中，所述一对的第二半导体膜中掺杂有赋予一个导电型的杂质，且所述第一半导体膜由半晶半导体形成。



1. 一种液晶显示器件，包括：

在衬底上形成的栅电极；

在所述栅电极上形成的栅绝缘膜；

包括半晶半导体硅的第一半导体层，所述半晶半导体硅包含介于非晶结构和结晶结构的中间结构，所述第一半导体层形成在所述栅电极上，所述栅绝缘膜插入在所述栅电极和所述第一半导体层之间；

形成在所述第一半导体层上的一对第二半导体层，其中所述一对第二半导体层用作缓冲层；

形成在所述第一半导体层上的形成源与漏的一对第三半导体层，所述一对第二半导体层分别插入在所述第一半导体层和所述一对第三半导体层之间；

形成在所述一对第三半导体层中之一上的第一导电层；和

形成在所述一对第三半导体层中另一个上的第二导电层。

2. 一种液晶显示器件，包括：

在衬底上形成的栅电极；

在所述栅电极上形成的栅绝缘膜；

在所述栅电极上形成的包括微晶硅的第一半导体层，所述栅绝缘膜插入在所述栅电极和所述第一半导体层之间；

形成在所述第一半导体层上的一对第二半导体层，其中所述一对第二半导体层用作缓冲层；

形成在所述第一半导体层上的形成源与漏的一对第三半导体层，所述一对第二半导体层分别插入在所述第一半导体层和所述一对第三半导体层之间；

形成在所述一对第三半导体层中之一上的第一导电层；和

形成在所述一对第三半导体层中另一个上的第二导电层。

3. 根据权利要求 1 或 2 的液晶显示器件，其中所述第一半导体层掺杂有 P 型导电性的杂质。

4. 根据权利要求 1 或 2 的液晶显示器件，其中所述一对第二半导体层包括杂质元素。

5. 根据权利要求 4 的液晶显示器件，其中所述杂质元素给予 P 型导电性。

6. 根据权利要求 1 或 2 的液晶显示器件，其中所述一对第二半导体层包括半晶半导体硅或者非晶硅，所述半晶半导体硅包含介于非晶结构和结晶结构的中间结构。

7. 根据权利要求 1 或 2 的液晶显示器件，其中所述一对第三半导体层包括半晶半导体硅或者非晶硅，所述半晶半导体硅包含介于非晶结构和结晶结构的中间结构。

8. 根据权利要求 1 或 2 的液晶显示器件，其中所述第一半导体层包括从 0.5 到 20nm 的晶粒。

9. 一种液晶显示器件，包括：

在衬底上形成的栅电极；

在所述栅电极上形成的栅绝缘膜；

包括半晶半导体硅的第一半导体层，所述半晶半导体硅包含介于非晶结构和结晶结构的中间结构，所述第一半导体层形成在所述栅电极上，所述栅绝缘膜插入在所述栅电极和所述第一半导体层之间；

形成在所述第一半导体层上的一对第二半导体层，其中所述一对第二半导体层用作缓冲层；

形成在所述第一半导体层上的形成源与漏的一对第三半导体层，所述一对第二半导体层分别插入在所述第一半导体层和所述一对第三半导体层之间，其中所述一对第二半导体层具有的导电率低于所述一对第三半导体层的导电率；

形成在所述一对第三半导体层中之一上的第一导电层；

形成在所述一对第三半导体层中另一个上的第二导电层；和

像素电极，电连接到所述第一导电层和所述第二导电层中之一。

10. 一种液晶显示器件，包括：

在衬底上的像素部分，所述像素部分包括第一薄膜晶体管和与所述第一薄膜晶体管电连接的像素电极；和

形成在所述衬底上的包括第二薄膜晶体管的驱动电路，其中所述驱动电路可操作地连接到所述像素部分，

所述第一薄膜晶体管和所述第二薄膜晶体管中的每一个包括：

在所述衬底上形成的栅电极；

在所述栅电极上形成的栅绝缘膜；

包括半晶半导体硅的第一半导体层，所述半晶半导体硅包含介于非晶结构和结晶结构的中间结构，所述第一半导体层形成在所述栅电极上，所述栅绝缘膜插入在所述栅电极和所述第一半导体层之间；

形成在所述第一半导体层上的一对第二半导体层，其中所述一对第二半导体层用作缓冲层；

形成在所述第一半导体层上的形成源与漏的一对第三半导体层，所述一对第二半导体层分别插入在所述第一半导体层和所述一对第三半导体层之间，其中所述一对第二半导体层具有的导电率低于所述一对第三半导体层的导电率；

形成在所述一对第三半导体层中之一上的第一导电层；

形成在所述一对第三半导体层中另一个上的第二导电层。

11. 一种液晶显示器件，包括：

在衬底上形成的栅电极；

在所述栅电极上形成的栅绝缘膜；

在所述栅电极上形成的包括微晶硅的第一半导体层，所述栅绝缘膜插入在所述栅电极和所述第一半导体层之间；

形成在所述第一半导体层上的一对第二半导体层，其中所述一对第二半导体层用作缓冲层；

形成在所述第一半导体层上的形成源与漏的一对第三半导体层，所述一对第二半导体层分别插入在所述第一半导体层和所述一对第三半导体层之间，其中所述一对第二半导体层具有的导电率低于所述一对第三半导体层的导电率；

形成在所述一对第三半导体层中之一上的第一导电层；

形成在所述一对第三半导体层中另一个上的第二导电层；和

像素电极，电连接到所述第一导电层和所述第二导电层中之一。

12. 一种液晶显示器件，包括：

在衬底上的像素部分，所述像素部分包括第一薄膜晶体管和与所述第一薄膜晶体管电连接的像素电极；和

形成在所述衬底上的包括第二薄膜晶体管的驱动电路，其中所述驱动电路可操作地电连接到所述像素部分，

所述第一薄膜晶体管和所述第二薄膜晶体管中的每一个包括：

在所述衬底上形成的栅电极；

在所述栅电极上形成的栅绝缘膜；

在所述栅电极上形成的包括微晶硅的第一半导体层，所述栅绝缘膜插入在所述栅电极和所述第一半导体层之间，所述第一半导体层包括沟道形成区；

形成在所述第一半导体层上的一对第二半导体层，其中所述一对第二半导体层用作缓冲层；

形成在所述第一半导体层上的形成源与漏的一对第三半导体层，所述一对第二半导体层分别插入在所述第一半导体层和所述一对第三半导体层之间，其中所述一对第二半导体层具有的导电率低于所述一对第三半导体层的导电率；

形成在所述一对第三半导体层中之一上的第一导电层；

形成在所述一对第三半导体层中另一个上的第二导电层。

13. 根据权利要求 9-12 中任一项的液晶显示器件，其中所述第一半导体层掺杂有 P 型导电性的杂质。

14. 根据权利要求 9-12 中任一项的液晶显示器件，其中所述一对第二半导体层包括杂质元素。

15. 根据权利要求 14 的液晶显示器件，其中所述杂质元素给予 P 型导电性。

16. 根据权利要求 9-12 中任一项的液晶显示器件，其中所述一对第二半导体层包括半晶半导体硅或者非晶硅，所述半晶半导体硅包含介于非晶结构和结晶结构的中间结构。

17. 根据权利要求 9-12 中任一项的液晶显示器件，其中所述一对第三半导体层包括半晶半导体硅或者非晶硅，所述半晶半导体硅包含介于非晶结构和结晶结构的中间结构。

18. 根据权利要求 9-12 中任一项的液晶显示器件，其中所述第一半导体层包括从 0.5 到 20nm 的晶粒。

## 液晶显示器件

### 技术领域

[0001] 本发明涉及一种液晶显示器件，该液晶显示器件使用薄膜晶体管作为其驱动电路和像素部分。

### 背景技术

[0002] 用廉价的玻璃衬底而形成的液晶显示器件随着分辨率的增加，用于安装的像素部分周围的区域（框缘区域）在衬底中所占比例增大，有妨碍液晶显示器件的精巧化的倾向。所以，可以认为将用单晶硅片形成的 IC（集成电路）安装到玻璃衬底的方式有其界限。包含驱动电路的集成电路和像素部分浑然一体地形成在同一块玻璃衬底上的技术，也就是所谓的面板上载系统（system on panel）化受到关注。

[0003] 使用多晶半导体膜的薄膜晶体管（多晶 TFT）的迁移率比使用非晶半导体膜的 TFT 的迁移率高 2 位数，具有能够将液晶显示器件的像素部分和其周围的驱动电路浑然一体地形成在同一块衬底上的优势。但是，跟使用非晶半导体膜的 TFT 相比，由于晶化半导体膜的工艺复杂，所以相应地又有成品与原料之比减低，成本增高的劣势。

[0004] 例如，在多晶半导体膜的形成中通常使用的激光退火法的情形中，为了提高结晶性有必要确保所需能源的密度。因此，激光束的长轴的长度就有了界限，这样就会使晶化工艺的处理能量减少，激光束的边缘附近产生不均匀，其结果是对衬底的尺寸有了限制。另外，激光能源由于自身不均匀导致半导体膜的结晶性产生不均匀，所以有很难均匀处理被处理物的缺点。

[0005] 但是，用非晶半导体膜形成沟道形成区的 TFT 的电场效应迁移率至多为 0.4 至  $0.8 \text{cm}^2/\text{V} \cdot \text{sec}$  左右。因此，可以给像素部分作为开关元件使用，但是不适合作为选择像素的扫描线驱动电路、或给该被选择的像素提供视频信号的信号线驱动电路等要求高速运转的驱动电路。

### 发明内容

[0006] 鉴于上述问题，本发明的目的是提供一种液晶显示器件，该液晶显示器件在不使 TFT 的工艺复杂化的情况下可以实现面板上载系统，并且抑制成本。

[0007] 本发明使用在非晶半导体膜中结晶粒分散存在的半晶半导体膜制作薄膜晶体管（TFT），并将该 TFT 用于像素部分或驱动电路从而制作液晶显示器件。使用半晶半导体膜的 TFT 的迁移率为 2 至  $10 \text{cm}^2/\text{V} \cdot \text{sec}$ ，是使用非晶半导体膜的 TFT 的迁移率的 2 至 20 倍，所以可以将驱动电路的一部分或整个驱动电路和像素部分浑然一体地形成在同一块衬底上。

[0008] 而且半晶半导体膜和多晶半导体膜不同，可以作为半晶半导体膜直接形成在衬底上。具体来说，可以用  $\text{H}_2$  将  $\text{SiH}_4$  的流量比稀释到 2 至 1000 倍，优选稀释到 10 至 100 倍，并通过等离子体 CVD 法形成膜。根据上述方法制作的半晶半导体膜包含微晶半导体膜，该微晶半导体膜在非晶半导体膜中包含 0.5nm 至 20nm 的晶粒。所以，和使用多晶半导体膜的情况不同，不需要在形成半导体膜之后执行对其进行晶化的工艺。并且，不会象使用激光束来

晶化半导体膜那样,发生因在激光束的长轴的长度上有限度,所以衬底的尺寸也受到限制的情况。另外,可以减少制作 TFT 的工序,所以相应地可以提高液晶显示器件成品与原料之比,并降低成本。

[0009] 另外,本发明只要至少用半晶半导体膜来形成沟道形成区就可以。沟道形成区没有必要在其膜厚方向上全部是半晶半导体,只要其一部分包含半晶半导体即可。

[0010] 液晶显示器件包括提供有液晶元件的面板以及安装有包含控制器的 IC 等状态的面板的模块。液晶元件包括像素电极、对面电极以及提供在像素电极和对面电极之间的液晶。而且,本发明涉及在制作该液晶显示器件的过程中,相当于液晶显示器件完成之前的一种模式的元件衬底,该元件衬底在多个的各个像素中提供控制将视频信号的电位供给液晶元件的像素电极的手段。元件衬底具体可以是任何状态,可以是只形成有液晶元件的像素电极的状态,也可以是在形成将成为像素电极的导电膜的膜后,对其进行图案化以形成像素电极之前的状态。

## 附图说明

- [0011] 图 1 是表示本发明的液晶显示器件的剖面图;
- [0012] 图 2A、2B 是表示本发明的液晶显示器件中的像素的电路图和剖面图;
- [0013] 图 3 是表示本发明的液晶显示器件的剖面图;
- [0014] 图 4 是表示本发明的液晶显示器件中的元件衬底的一个模式的图;
- [0015] 图 5A、5B 是表示本发明的液晶显示器件中的元件衬底的一个模式的图;
- [0016] 图 6A、6B 是表示本发明的液晶显示器件的结构的框图;
- [0017] 图 7A ~ 7C 是表示本发明的液晶显示器件的制作工艺的图;
- [0018] 图 8A ~ 8C 是表示本发明的液晶显示器件的制作工艺的图;
- [0019] 图 9A ~ 9C 是表示本发明的液晶显示器件的制作工艺的图;
- [0020] 图 10A、10B 是表示本发明的液晶显示器件的制作工艺的图;
- [0021] 图 11A、11B 是表示本发明的液晶显示器件中的半晶 TFT 的一个模式的图;
- [0022] 图 12A、12B 是表示用于本发明的液晶显示器件的移位寄存器的一个模式;
- [0023] 图 13A、13B 是表示本发明的液晶显示器件的俯视图和剖面图;
- [0024] 图 14A ~ 14C 是表示使用本发明的液晶显示器件的电子器件的图。
- [0025] 本发明的选择图为图 1

## 具体实施方式

[0026] 下面,关于本发明的实施方式将参照附图给予说明。但是,本发明可能通过多种不同的方式来实施,本领域人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式,而不脱离本发明的宗旨及其范围。因此,本发明不应该被解释为仅限定在本实施方式所记载的内容中。

[0027] 接着,将说明使用于本发明的液晶显示器件的 TFT 的结构。图 1 示出了用于驱动电路的 TFT 和用于像素部分的 TFT 的剖面图。101 相当于用于驱动电路的 TFT 的剖面图,而 102 相当于用于像素部分的 TFT 的剖面图,103 相当于经所述 TFT 102 获取供应电流的液晶元件的剖面图。TFT 101、102 是反错向类型(底栅型)。注意,虽然半晶 TFT 为 n 型时比为

p 型时的迁移率更高,所以 n 型半晶 TFT 更适合用于驱动电路,但是,本发明的 TFT 可以是 n 型也可以是 p 型。无论使用哪一个极性的 TFT,形成在同一个衬底上的 TFT 最好是相同极性,这样可以减少工序。

[0028] 驱动电路的 TFT 101 包括在第一衬底 100 上形成的栅电极 110;覆盖栅电极 110 的栅绝缘膜 111;以及中间夹栅绝缘膜 111 和栅电极 110 重叠的由半晶半导体膜构成的第一半导体膜 112。而且,TFT 101 还包括作为源区或漏区发挥作用的一对第二半导体膜 113;以及提供在第一半导体膜 112 和第二半导体膜 113 之间的第三半导体膜 114。

[0029] 图 1 中,栅绝缘膜 111 由 2 层绝缘膜形成,但是本发明并不局限于该结构。栅绝缘膜 111 也可以由单层或 3 层或 3 层以上的绝缘膜构成。

[0030] 另外,第二半导体膜 113 由非晶半导体膜或半晶半导体膜形成,该半导体膜中掺杂有赋予一个导电型的杂质。而且,一对第二半导体膜 113 中间夹第一半导体膜 112 的沟道形成区域互相面对。

[0031] 另外,第三半导体膜 114 由非晶质半导体膜或半晶半导体膜形成,有和第二半导体膜 113 相同的导电型,且有比第二半导体膜 113 更低的导电性的特性。因为第三半导体膜 114 作为 LDD 区域发挥作用,所以可以缓和集中在作为漏区发挥作用的第二半导体膜 113 的边缘的电场,从而可以防止热载流子效应。第三半导体膜 114 不一定必须提供,但是若提供,则可以提高 TFT 的耐压性,并提高可靠性。另外,如果 TFT 101 是 n 型,那么,即使在形成第三半导体膜 114 时不特意掺杂赋予 n 型的杂质,也可以获取 n 型导电型的半导体。所以,当 TFT 101 是 n 型时,不一定必须给第三半导体膜 114 掺杂赋予 n 型的杂质,但要给形成沟道的第一半导体膜掺杂赋予 p 型导电性的杂质,并控制该导电型使其尽量接近极性 I 型。

[0032] 另外,形成布线 115 并使其和一对第二半导体膜 113 连接。

[0033] 驱动电路的 TFT 102 包括在第一衬底 100 上形成的栅电极 120;覆盖栅电极 120 的栅绝缘膜 111;以及中间夹栅绝缘膜 111 和栅电极 120 重叠的由半晶半导体膜构成的第一半导体膜 122。而且,TFT 102 还包括作为源区或漏区发挥作用的一对第二半导体膜 123;以及提供在第一半导体膜 122 和第二半导体膜 123 之间的第三半导体膜 124。

[0034] 另外,第二半导体膜 123 由非晶半导体膜或半晶半导体膜形成,该半导体膜中掺杂有赋予一个导电型的杂质。而且,一对第二半导体膜 123 中间夹第一半导体膜 122 的沟道形成区域而互相面对。

[0035] 另外,第三半导体膜 124 由非晶质半导体膜或半晶半导体膜形成,有和第二半导体膜 123 相同的导电型,且有比第二半导体膜 123 更低的导电性的特性。因为第三半导体膜 124 作为 LDD 区域发挥作用,所以可以缓和集中在作为漏区发挥作用的第二半导体膜 123 的边缘的电场,从而可以防止热载流子效应。第三半导体膜 124 不一定必须提供,但是若提供第三半导体膜,则可以提高 TFT 的耐压性,并提高可靠性。另外,如果 TFT 102 是 n 型,那么,即使在形成第三半导体膜 124 时不特意掺杂赋予 n 型的杂质,也可以获取 n 型导电型的半导体。所以,当 TFT 102 是 n 型时,不一定必须给第三半导体膜 124 掺杂赋予 n 型的杂质,但要给形成沟道的第一半导体膜掺杂赋予 p 型导电性的杂质,并控制该导电型使其尽量接近极性 I 型。

[0036] 另外,形成布线 125 并使其和一对第二半导体膜 123 连接。

[0037] 形成由绝缘膜形成的第一钝化膜 140、第二钝化膜 141 并使其覆盖 TFT 101、102 以及布线 115、125。覆盖 TFT 101、102 的钝化膜不限于 2 层结构，可以是单层也可以是 3 层或 3 层以上的结构。例如，可以用氮化硅形成第一钝化膜 140，用氧化硅形成第二钝化膜 141。用氮化硅或氮化氧化硅来形成钝化膜可以防止 TFT 101、102 因湿气或氧的影响而引起的退化。

[0038] 布线 215 的一方中间夹布线 160 和液晶元件 103 的像素电极 130 连接，并且在像素电极 130 上形成与其连接的定向膜 131。另一方面，在中间夹像素电极 130 和第一衬底 100 相对的第二衬底 170 上形成按对面电极 171 和定向膜 142 的顺序层叠的叠层。然后，在像素电极 130 及定向膜 131 和对面电极 171 及定向膜 142 之间提供液晶 143，像素电极 130 和液晶 143 和对面电极 171 重叠的部分相当于液晶元件 103。另外，像素电极 130 和对面电极 171 之间的距离 (cell gap) 由间隙物 161 控制。图 1 中，对绝缘膜进行图案化从而形成间隙物 161，但是也可以将另外准备的球状的间隙物分散在定向膜 131 上，从而控制间隙。参考数字 162 相当于密封材料，用该密封材料 162 可以将液晶 143 密封在第一衬底 100 和第二衬底 170 之间。

[0039] 在第一衬底 100 的形成有 TFT 101 和 TFT 102 的反面提供偏振光板 150。并在第二衬底 170 的形成有对面电极 171 的反面提供偏振光板 151。注意，本发明的液晶显示器件的关于定向膜和偏振光板的数量和提供的位置不限于图 1 所示的结构。

[0040] 在本发明中，因为包含沟道形成区的第一半导体膜由半晶半导体形成，所以，跟用非晶半导体膜的 TFT 相比可以获取高迁移率的 TFT，因此，驱动电路和像素部分可以形成在同一个衬底上。

[0041] 接着，将说明本发明的液晶显示器件包括的像素的其他结构。图 2A 表示像素的电路图的一个模式，图 2B 表示和图 2A 对应的像素的剖面结构的一个模式。

[0042] 在图 2A、2B 中，201 相当于控制给像素输入视频信号的开关用 TFT，202 相当于液晶元件。具体地说，经由开关用 TFT 201 输入给像素的视频信号的电位供应给液晶元件 202 的像素电极。参考数字 203 相当于当开关用 TFT 201 是截止 (OFF) 时保持液晶元件 202 的像素电极和对面电极之间的电压的电容元件。

[0043] 具体来说，在开关用 TFT 201 中，栅电极和扫描线 G 连接，源区和漏区的一方和信号线 S 连接，另一方和液晶元件 202 的像素电极 204 连接。电容元件 203 包括的两个电极中，一个电极和液晶元件 202 的像素电极 204 连接，另一个电极被供给一定的电位，且该电位最好和对面电极相同。

[0044] 另外，在图 2A、2B 中，开关用 TFT 201 是串接且栅电极被连接的多个 TFT 公用第一半导体膜的多栅 (multi gate) 结构，多栅结构可以减低开关用 TFT 201 的 (截止) OFF 电流。具体图 2A、图 2B 所示的开关用 TFT 201 是两个 TFT 直列连接的结构，但是也可以是 3 个 TFT 直列连接，且栅电极被连接的多栅结构。另外，开关用 TFT 不一定必须是多栅结构，也可以是栅电极和沟道形成区域为单数的通常的单栅结构的 TFT。

[0045] 接着说明不同于图 1、图 2 所示模式的本发明的液晶显示器件包括的 TFT。图 3 表示用于驱动电路的 TFT 的剖面图和用于像素部分的 TFT 的剖面图。301 相当于用于驱动电路的 TFT 的剖面图，302 相当于用于像素部分的开关用 TFT 的剖面图，303 相当于液晶元件的剖面图。

[0046] 驱动电路的 TFT 301 和像素部分的 TFT 302 分别包括在第一衬底 300 上形成的栅电极 310、320；覆盖栅电极 310、320 的栅绝缘膜 311；以及中间夹栅绝缘膜 311 和栅电极 310、320 重叠的由半晶半导体膜构成的第一半导体膜 312、322。而且，形成由绝缘膜形成的沟道保护膜 330、331 并使其覆盖第一半导体膜 312、322 的沟道形成区域。沟道保护膜 330、331 是为在制作 TFT 301、302 的工艺中防止第一半导体膜 312、322 的沟道形成区被腐蚀而提供。而且，TFT 301、302 还分别包括作为源区或漏区发挥作用的一对第二半导体膜 313、323；以及提供在第一半导体膜 312、322 和第二半导体膜 313、323 之间的第三半导体膜 314、324。

[0047] 图 3 中，栅绝缘膜 311 由 2 层绝缘膜形成，但是本发明并不局限于该结构。栅绝缘膜 311 也可以由单层或 3 层或 3 层以上的绝缘膜构成。

[0048] 另外，第二半导体膜 313、323 由非晶半导体膜或半晶半导体膜形成，该半导体膜中掺杂有赋予一个导电型的杂质。而且，一对第二半导体膜 313、323 中间夹第一半导体膜 312 的沟道形成区域而互相面对。

[0049] 另外，第三半导体膜 314、324 由非晶质半导体膜或半晶半导体膜形成，有和第二半导体膜 313、323 相同的导电型，且有比第二半导体膜 313、323 更低的导电性的特性。因为第三半导体膜 314、324 作为 LDD 区域发挥作用，所以可以缓和集中在作为漏区发挥作用的第二半导体膜 313、323 的边缘的电场，从而可以防止热载流子效应。第三半导体膜 314、324 不一定必须提供，但是若提供，则可以提高 TFT 的耐压性，并提高可靠性。另外，如果 TFT 301、302 是 n 型，那么，即使在形成第三半导体膜 314、324 时不特意掺杂赋予 n 型的杂质，也可以获取 n 型的半导体。所以，当 TFT 301、302 是 n 型导电型时，不一定必须给第三半导体膜 314、324 掺杂赋予 n 型的杂质，但给形成沟道的第一半导体膜中掺杂赋予 p 型导电性的杂质，并控制该导电型使其尽量接近极性 I 型。

[0050] 另外，形成布线 315、325 并使其和一对第二半导体膜 313、323 连接。

[0051] 形成由绝缘膜形成的第一钝化膜 340、第二钝化膜 341 并使其覆盖 TFT 301、302 以及布线 315、325。覆盖 TFT 301、302 的钝化膜不限于 2 层结构，可以是单层也可以是 3 层或 3 层以上的结构。例如，可以用氮化硅膜形成第一钝化膜 340，用氧化硅形成第二钝化膜 341。通过用氮化硅或氮化氧化硅形成钝化膜可以防止 TFT 301、302 因湿气或氧的影响而引起的退化。

[0052] 然后，布线 325 的一方中间夹布线 360 和液晶元件 303 的像素电极 370 连接，并且在像素电极 370 上连接形成定向膜 371。另一方面，在中间夹像素电极 370 和第一衬底 300 相对的第二衬底 372 上形成按对面电极 373 和定向膜 342 的顺序层叠的叠层。然后，在像素电极 370 及定向膜 371 和对面电极 373 及定向膜 342 之间提供液晶 343，像素电极 370 和液晶 343 和对面电极 373 重叠的部分相当于液晶元件 303。另外，像素电极 370 和对面电极 373 之间的距离 (cell gap) 由间隙物 361 控制。图 3 中，对绝缘膜进行图案化从而形成间隙物 361，但是也可以将另外准备的球状的间隙物分散在定向膜 371 上，从而控制间隙。参考数字 362 相当于密封材料，用该密封材料 362 可以将液晶 343 密封在第一衬底 300 和第二衬底 372 之间。

[0053] 可以在第一衬底 300 的形成有 TFT 301 和 TFT 302 的反面提供偏振光板。另外也可以在第二衬底 372 的形成有对面电极 372 的反面提供偏振光板。注意，本发明的液晶显

示器件的关于定向膜和偏振光板的数量和提供的位置不限于图 3 所示的结构。

[0054] 接着说明用于本发明的液晶显示器件的元件衬底。

[0055] 图 4 示出了一种元件衬底的模式, 其中仅将信号线驱动电路 6013 另外形成, 且使该信号线驱动电路 6013 和形成在第一衬底 6011 上的像素部分 6012 连接。像素部分 6012 和扫描线驱动电路 6014 由半晶 TFT 形成。用能够获取比半晶 TFT 更高迁移率的晶体管形成信号线驱动电路, 可以使对驱动频率要求比扫描驱动电路更高的信号线驱动电路的运转安定。另外, 信号线驱动电路 6013 可以是使用单晶半导体的晶体管、多晶半导体的 TFT、或使用 SOI 的晶体管。经由 FPC 6015 给像素部分 6012、信号线驱动电路 6013 和扫描线驱动电路 6014 分别供给各自的电源电位和各种信号。

[0056] 另外, 信号线驱动电路和扫描线驱动电路可以和像素部分一同形成在同一个衬底上。

[0057] 当另外形成驱动电路时, 不一定必须将形成有驱动电路的衬底粘合在形成有像素部分的衬底上, 例如可以粘贴在 FPC 上。图 5A 示出了另一种元件衬底的模式, 其中仅将信号线驱动电路 6023 另外形成, 且使该信号线驱动电路 6023 和形成在第一衬底 6021 上的像素部分 6022 及扫描线驱动电路 6024 连接。像素部分 6022 和扫描线驱动电路 6024 由半晶 TFT 形成。信号线驱动电路 6023 经由 FPC 6025 和像素部分 6022 连接。经由 FPC 6025 给像素部分 6022、信号线驱动电路 6023 和扫描线驱动电路 6024 分别供给电源电位和各种信号。

[0058] 另外, 仅将信号线驱动电路的一部分或扫描线驱动电路的一部分用半晶 TFT 和像素部分一起形成在同一个衬底上, 可以将信号线驱动电路或扫描线驱动电路的剩下的那部分另外形成, 并使该部分和像素部分电连接。图 5B 示出了一种元件衬底的模式, 其中将信号线驱动电路具有的模拟开关 6033a 和像素部分 6032、扫描线驱动电路 6034 形成在同一个衬底 6031 上, 另外在不同的衬底上形成信号线驱动电路具有的移位寄存器 6033b, 并和上述衬底粘合。像素部分 6032 及扫描线驱动电路 6034 由半晶 TFT 形成。信号线驱动电路具有的移动寄存器 6033b 经由 FPC 6035 和像素部分 6032 连接。经由 FPC 6035 给像素部分 6032、信号线驱动电路和扫描线驱动电路 6034 分别供给电源电位和各种信号。

[0059] 如图 4、图 5 所示, 本发明的液晶显示器件可以用半晶 TFT 将驱动电路的一部分或全部和像素部分一起形成在同一个衬底上。

[0060] 此外, 另外形成的衬底的连接方法没有特别的限制, 可以使用众所周知的 COG (Chip On Glass) 方法或线路结合法、或 TAB (Tape Automated Bonding) 方法等。至于连接位置, 只要能够电连接就不限于图 5 所示的位置。还有, 也可以连接另外形成的控制器、CPU、存储器等。

[0061] 本发明使用的信号线驱动电路不限于只包括移位寄存器和模拟开关的模式。除了移位寄存器和模拟开关, 还可以包括缓存器、电平转移器、源输出器等其他电路。另外, 移位寄存器和模拟开关不是必须要提供的, 比如可以使用如解码器电路那样可以选择信号线的其他的电路来代替移位存储器, 或使用锁存器等来代替模拟开关。

[0062] 图 6A 示出了本发明的液晶显示器件的框图。图 6A 所示的液晶显示器件包括: 具备多个包含液晶元件的像素的像素部分 701、选择各个像素的扫描线驱动电路 702、控制被选择的像素输入视频信号的信号线驱动电路 703。

[0063] 图 6A 中的信号线驱动电路 703 包括移位寄存器 704、模拟开关 705。输入时钟信号 (CLK)、启始脉冲信号 (SP) 到移位寄存器 704。时钟信号 (CLK)、启始脉冲信号 (SP) 一被输入到移位寄存器 704，就在移位寄存器 704 中产生时序信号，然后该信号被输入到模拟开关 705。

[0064] 另外，给模拟开关 705 供给视频信号。模拟开关 705 根据输入进来的时序信号进行取样 (sampling) 后供给下一阶段的信号线。

[0065] 接着说明扫描线驱动电路 702 的结构。扫描线驱动电路 702 包括移位寄存器 706、缓存器 707。另外，根据情况也可以配备电位移动器。在扫描线驱动电路 702 中，通过给移位寄存器 706 输入时钟信号 (CLK)、启始脉冲信号 (SP) 从而生成选择信号。生成的选择信号在缓存器 707 中被缓存放大，并供给到对应的扫描线。扫描线连接到一条线的像素的晶体管的栅。由于必须使一条线的像素的晶体管一齐变为导通 (ON)，所以缓存器 707 使用能够流过大电流的缓存器。

[0066] 当全色的液晶显示器按顺序将对应 R(红)、G(绿)、B(蓝) 的视频信号取样并供给到相应的信号线时，连接移位寄存器 704 和模拟开关 705 的终端数量相当于连接模拟开关 705 和像素部分 701 的信号线的终端数量的三分之一左右。因此，将模拟开关 705 和像素部分 701 形成在同一个衬底上的情况跟将模拟开关 705 和像素部分 701 形成在不同衬底上的情况相比，可以抑制用于连接另外形成的衬底的终端数量，并可以抑制不良连接发生的可能性，从而提高成品与原料之比率。

[0067] 图 6B 示出了和图 6A 不同的本发明的液晶显示器件的框图。图 6B 所示的信号线驱动电路 713 包括移位寄存器 714、锁存器 A 715、锁存器 B 716、D/A 转换电路 (DAC) 717。扫描线驱动电路 712 包括的成分和图 6A 相同。

[0068] 输入时钟信号 (CLK)、启始脉冲信号 (SP) 到移位寄存器 714。时钟信号 (CLK)、启始脉冲信号 (SP) 一被输入到移位寄存器 714，就在移位寄存器 714 中产生时序信号，然后该信号被输入到第一段的锁存器 A 715。时序信号一被输入到锁存器 A 715，则和该时序信号同步，视频信号按顺序被写入到锁存器 A 715，并被保存。另外，图 6B 虽然假设给锁存器 A 715 按顺序写入视频信号，但是本发明不局限于该结构。也可以将多级的锁存器 A 715 分成几个小组，按组并行输入视频信号，也就是执行分割驱动。这种情况下组的数目被称为分割数。例如按四个等级将锁存器分开时，被称为 4 分割的分割驱动。

[0069] 将锁存器 A 715 的向全级的锁存器写入视频信号到全部结束为止的时间称为线期间。实际上，存在着在线期间里含有在上述线期间内加入水平回描期间的期间的情况。

[0070] 一旦 1 线期间结束，锁存信号 (Latch Signal) 被提供给第 2 级锁存器 B 716，与该锁存信号同步被锁存器 A 715 保持的视频信号被一齐写入锁存器 B 716 并被保持。在向锁存器 B 716 送完视频信号的锁存器 A 715，再次与来自移位寄存器 714 的时序信号同步，下一次的视频信号的写入被顺序进行。在该第二回的 1 线期间中，被写入锁存器 B 716 并被保持的视频信号被输入到 DAC 717。

[0071] 在 DAC 717 被输入的视频信号从数字转换为模拟，并被供给对应的信号线。

[0072] 另外，图 6A、图 6B 所示的结构只是本发明的液晶显示器件的一个模式而已，信号线驱动电路和扫描线驱动电路的结构并不局限于此。

[0073] 接着将说明本发明的液晶显示器件的具体制作方法。

[0074] 除了玻璃和石英，塑料材料也可以作为第一衬底 10 的材料。另外，还可以使用在不锈钢或铝等金属材料上形成绝缘膜的衬底。在该第一衬底 10 上形成导电膜 11 以备形成栅电极和栅布线（扫描线）。第一导电膜 11 使用铬、钼、钛、钽、钨、铝等金属材料或其他合金材料。该导电膜 11 可以用溅射法或真空蒸发淀积法来形成（图 7A）。

[0075] 将导电膜 11 蚀刻加工从而形成栅电极 12、13。因为要在栅电极上形成第一半导体膜或布线层，所以最好将其边缘部分加工成锥形状。另外，当用以铝为主要成分的材料来形成导电膜 11 时，在蚀刻加工后执行阳极氧化处理等从而使表面绝缘化。另外，虽然没有图示出，还可以在该工艺中同步形成和栅电极连接的布线（图 7B）。

[0076] 接着，如图 7C 所示，通过将第一绝缘膜 14 和第二绝缘膜 15 形成在栅电极 12、13 的上层，可以使其作为栅绝缘膜发挥作用。在这种情况下，理想的是，形成氧化硅膜作为第一绝缘膜 14，形成氮化硅膜作为第二绝缘膜 15。这些绝缘膜可以用辉光放电分解法或溅射法来形成。尤其是，要在低成膜温度下形成栅漏电少的细密的绝缘膜，则可以在反应气体中包含氩等稀有气体元件并掺杂到形成的绝缘膜中。

[0077] 然后，在这样的第一绝缘膜 14、第二绝缘膜 15 上形成第一半导体膜 16。第一半导体膜 16 用包含介于非晶和结晶结构（含有单晶和多晶结构）的中间结构的半导体膜形成。该半导体是具有自由能源稳定的第三状态的半导体，并包含近程有序的晶格歪斜的晶质区域。可以在非单晶半导体中分散直径为 0.5~20nm 的颗粒而存在。作为悬空键（dangling bond）的中和剂至少含有 1 原子% 或更多的氢或卤素。在此为了方便将此半导体称为半晶半导体（SAS）。而且，在其中包含氦、氩、氪、氖等稀有气体元素还可以更加促进晶格歪斜，增加稳定性最终获得良好的 SAS。关于该 SAS 半导体的叙述，公开在例如美国专利 4,409,134 号。

[0078] 用硅化物气体通过辉光放电分解法可以形成 SAS。典型的硅化物气体为 SiH<sub>4</sub>，其他还可以使用 Si<sub>2</sub>H<sub>6</sub>、SiH<sub>2</sub>Cl<sub>2</sub>、SiHCl<sub>3</sub>、SiCl<sub>4</sub>、SiF<sub>4</sub> 等。另外，还可以将该硅化物气体用氢、或氢和选自氦、氩、氪、氖中的一种或多种稀有气体元素来稀释，从而可以容易地获取该 SAS。稀释硅化物气体的稀释率最好设定为 10~1000 倍。当然，根据辉光放电分解的膜的反应生成是在减压下进行的，但是压力大约设定为 0.1Pa~133Pa 的范围左右，为形成辉光放电的电力设定为 1MHz~120MHz，优选供应 13MHz~60MHz 的高频电力。衬底的加热温度优选为 300 度或更低，推荐 100~200 度的衬底加热温度。

[0079] 另外，在硅化物气体中，混入 CH<sub>4</sub>、C<sub>2</sub>H<sub>6</sub> 等碳化物气体；GeH<sub>4</sub>、GeF<sub>4</sub> 等锗化气体，并将能带幅宽调节为 1.5 至 2.4eV，或 0.9 至 1.1eV。

[0080] SAS 在故意不掺杂以控制价电子为目的的杂质元素时，显示弱 n 型电导性，给提供 TFT 的沟道形成区域的第一半导体膜和该成膜的同时或在成膜后掺杂赋予 p 型的杂质元素从而能够控制阈值。作为赋予 p 型的杂质元素，典型的为硼，在 B<sub>2</sub>H<sub>6</sub>、BF<sub>3</sub> 等杂质气体以 1ppm 至 1000ppm 的比例混入硅化物气体。硼的浓度例如可以为 1×10<sup>14</sup>atoms/cm<sup>3</sup> 至 6×10<sup>16</sup>atoms/cm<sup>3</sup>。

[0081] 接着，如图 8A 所示，形成第二半导体膜 17。第二半导体膜 17 是在故意不掺杂以控制价电子为目的的杂质元素时而形成的膜，和第一半导体膜 16 同样，优选用 SAS 来形成。该第二半导体膜 17 由于是在形成源及漏的具有一个导电型的第三半导体膜 18 和第一半导体膜 16 之间形成，所以有缓冲层的作用。因此，相对于有弱 n 型导电性的第一半导体膜 16，当

形成有相同导电型的一个导电型的第三半导体膜 18 时,不一定必须形成第二半导体膜 17。在以控制阈值为目的,且当掺杂赋予 p 型的杂质元素时,第二半导体膜 17 具有阶段性地使杂质浓度变化的效果,是为了良好地形成接合的优选的模式。也就是说,形成的 TFT 中可以有形成在沟道形成区域和源或漏区之间的低浓度杂质区 (LDD 区域) 的功能。

[0082] 当用有一个导电型的第三半导体膜 18 形成 n 沟道型的 TFT 时,可以掺杂作为典型的杂质元素的磷,并给硅化物气体添加 PH<sub>3</sub> 等杂质气体。有一个导电型的第三半导体膜 18 可以由如 SAS 那样的半导体、非晶半导体或微晶半导体形成。

[0083] 根据上述步骤,可以在不接触大气的情况下,连续形成了从第一绝缘膜 14 至有一个导电型的第三半导体膜 18。换言之,在不受大气成分或大气中浮游的污染杂质元素的污染的情况下,可以形成各个层叠界面,所以可以减低 TFT 特性的不均匀。

[0084] 然后,用光致抗蚀剂形成掩膜 19,并对第一半导体膜 16、第二半导体膜 17、有一个导电型的第三半导体膜 18 执行蚀刻以形成如岛形状的分离状态 (图 8B)。

[0085] 之后,形成第二导电膜 20,并用该导电膜形成和源及漏连接的布线。第二导电膜 20 用铝、或以铝为主要成分的导电性材料来形成,但是和半导体膜连接的层也可以用钛、钽、钼或这些元素的氮化物形成的叠层结构。为了提高耐热性,可以给铝以 0.5~5 原子%掺杂钛、硅、钪、钕、铜等的元素 (图 8C)。

[0086] 接着形成掩膜 21。掩膜 21 是为了形成和源及漏连接的布线的图案的掩膜,同时也可兼用作清除第二半导体膜 17 及有一个导电型的第三半导体膜 18 以形成源区及漏区及 LDD 区的蚀刻掩膜。铝或以铝为主要成分的导电膜的蚀刻可以使用 BC<sub>1</sub><sub>3</sub>、Cl<sub>2</sub> 等氯化物气体来执行。通过该蚀刻加工来形成布线 23~26。另外,虽然为形成沟道形成区的蚀刻使用 SF<sub>6</sub>、NF<sub>3</sub>、CF<sub>4</sub> 等氟化物气体来执行蚀刻,但在这种情况下不能获取和作为基底膜的第一半导体膜 16 的选择比,所以需要适当地调节处理时间。根据上述步骤,可以形成沟道腐蚀型的 TFT 的结构 (图 9A)。

[0087] 然后,用氮化硅膜形成以保护沟道形成区为目的的第三绝缘膜 27。该氮化硅膜虽然可以用溅射法或辉光放电分解法来形成,但是该膜要求是细密的膜以阻挡浮游在大气中的有机物或金属物、水蒸气等污染杂质的侵入。用氮化硅膜作为第三绝缘膜 27,可以使第一半导体膜 16 中的氧浓度在  $5 \times 10^{19}$  atoms/cm<sup>3</sup> 或更低,优选  $1 \times 10^{19}$  atoms/cm<sup>3</sup> 或更低的范围。为了达到该目,以硅为靶,用混合氮和氩等稀有气体的溅射气体,形成被高频溅射的氮化硅膜,从而使膜中含有稀有气体元素,其结果是促进了膜的细密化。另外,在辉光放电分解法中,将硅化物气体用氩等惰性气体 (稀有气体) 稀释 100 倍至 500 倍而形成的氮化硅膜即使在 100 度以下的低温也可以形成细密的膜,所以该氮化硅膜是理想的。而且,如果有必要,可以用氧化硅膜层叠形成第四绝缘膜 28。第三绝缘膜 27 和第四绝缘膜 28 相当于钝化膜。

[0088] 接着,在第三绝缘膜 27 和 / 或第四绝缘膜 28 上形成平整化膜 29。平整化膜 29 优先选用以丙烯酸、聚酰亚胺、聚酰胺等有机树脂或硅氧烷基材料为出发材料而形成的包含 Si-O 结合和 Si-CH<sub>x</sub> 结合的绝缘膜来形成。然后,在第三绝缘膜 27、第四绝缘膜 28、平整化膜 29 中形成接触孔,并在平整化膜 29 上形成和各个布线 23~26 连接的布线 30~33 (图 9B)。

[0089] 布线 30~33 由选自 Ta、W、Ti、Mo、Al、Cu 中的元素或以上述元素为主要成分的合金或化合物形成。或者使用这些的导电膜的叠层。例如可以是第一层为 Ta、第二层为 W;第一

层为 TaN、第二层为 Al；第一层为 TaN、第二层为 Cu；第一层为 Ti、第二层为 Al、第三层为 Ti 的组合。另外，第一层和第二层中的任何一方可以使用 AgPdCu 合金。也可以是按 W、Al 和 Si 的合金 (Al-Si)、TiN 的顺序层叠而形成的 3 层结构。还可以用氮化钨来代替钨 (W)，用 Al 和 Ti 的合金膜 (Al-Ti) 来代替 Al 和 Si 的合金 (Al-Si)，用 Ti 来代替 TiN。

[0090] 接着，如图 10A 所示，在平整化膜 29 上形成像素电极 35 并使其和布线 33 连接。在图 10 中虽然示出了用透明导电膜形成像素电极 35，从而制作透过型液晶显示器件的例子，但是本发明的液晶显示器件并不局限于该结构。也可以用容易反射光的导电膜来形成像素电极从而形成反射型液晶显示器件。在这种情况下，布线 33 的一部分可以作为像素电极来使用。

[0091] 根据以上步骤形成的沟道腐蚀型 TFT 借助用 SAS 构成沟道形成区域，可以获得  $2-10\text{cm}^2/\text{V}\cdot\text{sec}$  的电场效应迁移率。所以，该 TFT 可以作为像素的开关用元件，而且也可以作为形成扫描线（栅线）侧的驱动电路的元件来利用。

[0092] 像这样，像素的开关元件和扫描线侧的驱动电路使用相同的 TFT，并可以用合计 5 张掩膜，即：用于栅电极形成的掩膜、用于半导体区域形成的掩膜、用于布线形成的掩膜、用于接触孔形成的掩膜、用于像素电极形成的掩膜，来形成元件衬底。

[0093] 接着，在布线 32 或布线 33 上用绝缘膜形成间隙物 36。注意在图 10A 中示出了在布线 32 上用氧化硅形成间隙物 36 的例子。但像素电极 35 和间隙物 36 都可以事先形成。

[0094] 然后，形成覆盖布线 30-33、间隙物 36、像素电极 35 的定向膜 37，并进行摩擦 (rubbing) 处理。

[0095] 接着，如图 10B 所示，形成密封液晶的密封材料 40。另一方面，准备第二衬底 42，该第二衬底形成有使用透明导电膜的对面电极 43 和实施了摩擦处理的定向膜 44。然后，给被密封材料 40 围住的区域滴注液晶 41，在使对面电极 43 和像素电极 35 面对面的状态下，用密封材料 40 将另外准备的第二衬底 42 粘贴于其上。注意，可以给密封材料掺入填充剂。

[0096] 另外，可以提供颜色过滤器或防止向错 (disclination) 的遮蔽膜 (黑色矩阵) 等。另外，将偏振光板 51 粘贴到第一衬底 10 的形成有 TFT 的面的背面，并且，将偏振光板 52 粘贴到第二衬底 42 的形成有对面电极 43 的面的背面。

[0097] 用于像素电极 35 或对面电极 43 的透明导电膜除了 ITO、IZO、ITS0 外，还可以使用给氧化铟混合了 2% -20% 的氧化锌 (ZnO) 的材料。像素电极 35 和液晶 41 和对面电极 43 重叠后就形成了液晶元件 55。

[0098] 上述液晶的注入采用撒播 (dispenser) 方式 (即滴注方式)，但是本发明并不受该方式的限制。也可以采用在粘合第二衬底后利用毛细管现象来注入液晶的浸渍方式。

[0099] 另外，图 7- 图 10 虽然示出了有图 1 所示结构的 TFT 的制作方法，但是也可以同样制作有图 3 所示结构的 TFT。当制作如图 3 所示结构的 TFT 时，在栅电极 310、320 上重叠形成用 SAS 形成的第一半导体膜 312、322 之上的沟道保护膜 330、331 的步骤和图 7- 图 10 不同。

[0100] 实施例 1

[0101] 本实施例将说明本发明的液晶显示器件具有的半晶 TFT 的一个模式。

[0102] 图 11A 是本实施例的半晶 TFT 的俯视图，图 11B 是沿图 11A 中的 A-A' 切割的剖面图。1301 表示其一部分作为栅电极发挥功能的栅布线，中间夹栅绝缘膜 1302 和由半晶半导

体形成的第一半导体膜 1303 重叠。另外,形成和第一半导体膜 1303 连接的作为 LDD 区域发挥作用的第二半导体膜 1304a、1304b,并且形成和第二半导体膜 1304a、1304b 连接的有一个导电型的第三半导体膜 1305a、1305b。另外,1306、1307 相当于和第三半导体膜 1305a、1305b 连接的布线。

[0103] 在图 11 所示的半晶 TFT 中,通过保持一定的第三半导体膜 1305a 和第三半导体膜 1305b 的间隔,可以保持一定的沟道长。另外,通过布置第三半导体膜 1305a 包围第三半导体膜 1305b 的边缘,在沟道形成区的漏区侧可以缓和电场集中。而且,可以提高相对沟道长的沟道幅宽的比率,其结果是可以提高导通 (ON) 电流。

#### [0104] 实施例 2

[0105] 本实施例将说明使用极性全部统一的半晶 TFT 的移位寄存器的模式。图 12A 说明本实施例的移位寄存器的结构。图 12A 所示的移位寄存器使用第一时钟信号 CLK、第二时钟信号 CLKb、启始脉冲信号 SP 来运作。1401 表示脉冲输出电路,其具体结构表示在图 12B 中。

[0106] 脉冲输出电路 1401 包括 TFT 801–806、电容元件 807。TFT 801 的栅连接到结点 (node) 2,源连接到 TFT 805 的栅,电位 Vdd 供应到漏。TFT 802 的栅连接到 TFT 806 的栅,漏连接到 TFT 805 的栅,电位 Vss 供应到源。TFT 803 的栅连接到结点 3,源连接到 TFT 806 的栅,电位 Vdd 供应到漏。TFT 804 的栅连接到结点 2,漏连接到 TFT 805 的栅,电位 Vss 供应到源。TFT 805 的栅连接到电容元件 807 的一方的电极,漏连接到结点 1,源连接到电容元件 807 的另一个电极和结点 4。另外, TFT 806 的栅连接到电容元件 807 的一方的电极,漏连接到结点 4,电位 Vss 供应到源。

[0107] 接着说明图 12B 所示的脉冲输出电路 1401 的运作。注意,CLK、CLKb、SP 为 H 的水平时是 Vdd,为 L 水平时是 Vss,并且为了使说明简单化,假设 Vss = 0。

[0108] 当 SP 变为 H 水平时,TFT 801 变为导通 (ON) 状态,所以 TFT 805 的栅的电位上升。最终当 TFT 805 的栅电位变为 Vdd-Vth(Vth 是 TFT801–806 的阀值) 时,TFT 801 变为截止 (OFF),成为浮游状态。另一方面,由于当 SP 变为 H 水平时,TFT 804 变为导通 (ON) 状态,TFT802、806 的栅的电位下降,最终变成 Vss,这样,TFT 802、806 变为 OFF 状态。TFT 803 的栅,在此时变为 L 水平,是截止 (OFF) 状态。

[0109] 然后,SP 变为 L 水平,TFT 801、804 变为 OFF 状态,TFT 805 的栅电位保持在 Vdd-Vth。在此,TFT 805 的栅、源之间的电压如果在其阀值 Vth 之上,则 TFT 805 变为导通 (ON) 状态。

[0110] 接着,如供给到结点 (node) 1 的 CLK 从 L 水平变为 H 水平,则 TFT 805 是导通 (ON) 状态,所以,结点 4,也就是 TFT 805 的源的电位开始上升。并且由于 TFT 805 的栅 - 源之间存在着根据电容元件 807 的电容结合,伴随着结点 4 的电位的上升,成为浮游状态的 TFT 805 的栅的电位再次上升。最终,TFT 805 的栅的电位比 Vdd+Vth 还要高,结点 4 的电位和 Vdd 相同。并且,上述运作在第二阶段以后的脉冲输出电路 1401 中同样被执行,脉冲被依序输出。

#### [0111] 实施例 3

[0112] 本实施例中,用图 13 说明相当于本发明的液晶显示器件的一个模式的面板 (panel) 的外观。图 13A 是面板的俯视图,其中,将在第一衬底 4001 上形成的半晶 TFT 4010

和液晶元件 4011 用密封材料 4005 密封在和第二衬底 4006 之间。图 13B 相当于沿图 13A 中的 A-A' 切割的剖面图。

[0113] 提供包围形成在第一衬底 4001 上的像素部分 4002、扫描线驱动电路 4004 的密封材料 4005。在像素部分 4002、扫描线驱动电路 4004 之上提供第二衬底 4006。因此，像素部分 4002 和扫描线驱动电路 4004 和液晶 4007 一起被第一衬底 4001、密封材料 4005、第二衬底 4006 密封。另外，在第一衬底 4001 上被密封材料 4005 包围的区域以外的区域安装在另外准备的衬底上用多晶半导体膜形成的信号线驱动电路 4003。注意，虽然在本实施例中说明了在第一衬底 4001 上粘贴包含使用多晶半导体膜的 TFT 的信号线驱动电路的例子，但是用使用单晶半导体的晶体管形成信号线驱动电路，然后再粘贴也可以。图 13A、13B 示出了包含在信号线驱动电路 4003 中的用多晶半导体膜形成的 TFT 4009 的例子。

[0114] 提供在第一衬底 4001 上的像素部分 4002 和扫描线驱动电路 4004 包括多个 TFT，图 13B 例示出包含在像素部分 4002 的 TFT 4010。TFT 4010 相当于使用半晶半导体的 TFT。

[0115] 另外，4011 相当于液晶元件，液晶元件 4011 包括的像素电极 4030 和 TFT 4010 介由布线 4040、布线 4041 电连接在一起。液晶元件 4011 的对面电极 4031 形成在第二衬底 4006 上。像素电极 4030 和对面电极 4031 和液晶 4007 重叠的部分相当于液晶元件 4011。

[0116] 此外，4035 表示球状的间隙物，是为了控制像素电极 4030 和对面电极 4031 之间的距离 (cell gap) 而提供的。注意，也可以使用对绝缘膜执行图案化后获取的间隙物。

[0117] 虽然供应到另外形成的信号线驱动电路 4003 和扫描线驱动电路 4004 或像素部分 4002 的各种信号和电位没有在图 13B 所示的剖面图中图示出来，但是介由环绕布线 4014 和 4015 从连接终端 4016 供给。

[0118] 本实施例中，连接终端 4016 用和液晶元件 4011 具有的像素电极 4030 相同的导电膜形成。另外，环绕布线 4014 用和布线 4041 相同的导电膜形成。环绕布线 4015 用和布线 4040 相同的导电膜形成。

[0119] 连接终端 4016 和 FPC 4018 具有的终端介由各向异性导电膜 4019 电连接在一起。

[0120] 另外，第一衬底 4001 和第二衬底 4006 可以使用玻璃衬底、陶瓷衬底、塑料衬底。作为塑料衬底，可以使用 FRP ( 玻璃纤维增强塑料 ) 板、PVF ( 聚氟乙烯 ) 膜、迈拉 (Mylar) 膜、聚酯膜、或丙烯酸膜。另外，还可以使用在 PVF 膜或迈拉膜之间夹铝箔的结构的薄板。

[0121] 注意，位于从液晶元件 4011 取出光的方向上的衬底必须是透明的。在这种情况下，使用玻璃板、塑料、聚酯膜或丙烯酸膜等有透光性的材料。

[0122] 另外，虽然没有图示出，本实施例所示的液晶显示器件包括定向膜和偏振光板，而且，还可以包括颜色过滤器和遮蔽膜。

[0123] 虽然图 13 示出了另外形成信号线驱动电路 4003，然后安装到第一衬底 4001 的例子，但是本实施例并不限于该结构，也可以另外形成扫描线驱动电路后再来安装，也可以另外仅仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分后再来安装。

[0124] 本实施例可以和其他实施例描述的结构组合而实施。

[0125] 实施例 4

[0126] 使用本发明的液晶显示器件的电子器件包括摄像机、数字照相机、护目镜型显示器 ( 头戴显示器 )、导航系统、声音重放设备 ( 汽车音响设备、音响设备等 )、笔记本型个人计算机、游戏机、便携式信息终端 ( 移动计算机、手提电话、便携式游戏机、电子书等 )、包括

记录介质的图像再现装置等（更具体地说，可再现记录介质如数字通用盘（DVD）等的装置，并包括用于显示再现图像的显示器）。本发明因为在形成半导体膜后不必执行晶化工艺，相对来说面板的大尺寸化变得容易，所以对使用10-50英寸的大型面板的电子器件来说是相当有用的。以下将用图14A-14C来说明这些电子器件的具体例子。

[0127] 图14A表示显示器件，其包括框架2001、支撑台2002、显示部分2003、扬声器部分2004、视频输入终端2005等。通过将本发明制造的液晶显示器件用于显示部分2003，可以完成本发明的显示器件。液晶元件显示器件包括用于显示信息的所有显示器件，如个人计算机、TV广播的接收机、广告显示器。

[0128] 图14B表示笔记本型个人计算机，其包括主体2201、外壳2202、显示部分2203、键盘2204、外部连接口2205、点击鼠标2206等。通过将本发明制造的液晶显示器件用于显示部分2203，可以完成本发明的个人计算机。

[0129] 图14C表示包括记录介质的便携型图像再现装置（具体为DVD再现装置），其包括主体2401、外壳2402、显示部分A2403、另一显示部分B2404、记录介质（DVD等）读取部分2405、操作键2406、扬声器部分2407等。显示部分A2403主要用于显示图像信息，而显示部分B2404主要用于显示文本信息。注意包括记录介质的图像再现装置还包括家用游戏机等。通过将本发明制造的液晶显示器件用于显示部分A2403和显示部分B2404，可以完成本发明的图像再现装置。

[0130] 如上所述，本发明的适用范围极为广泛，可以使用在所有领域的电子器件上。并且，本实施例的电子器件也可以使用实施例1～3所示的任一结构的液晶显示器件。

[0131] 本发明可以省掉在形成膜后进行的半导体膜的晶化工艺，在不使TFT的工艺变得复杂化的情况下实现液晶显示器件的面板上载系统化。




图 1





图 2







图 4

(A)



(B)




图 5




图 6




图 7




图 8




图 9





图 10

(A)



(B)





图 11

(A)



(B)




图 12






图 13

(A)



(B)



(C)




图 14