

【公報種別】特許法第17条の2の規定による補正の掲載
【部門区分】第7部門第3区分
【発行日】令和6年12月9日(2024.12.9)

【公開番号】特開2022-119180(P2022-119180A)
【公開日】令和4年8月16日(2022.8.16)
【年通号数】公開公報(特許)2022-149
【出願番号】特願2021-199839(P2021-199839)
【国際特許分類】

H 0 1 Q 21/06(2006.01)

10

H 0 1 Q 23/00(2006.01)

H 0 1 P 1/00(2006.01)

H 0 1 Q 13/08(2006.01)

H 0 3 B 7/08(2006.01)

H 0 1 L 21/822(2006.01)

【F I】

H 0 1 Q 21/06

H 0 1 Q 23/00

H 0 1 P 1/00 Z

H 0 1 Q 13/08

20

H 0 3 B 7/08

H 0 1 L 27/04 C

H 0 1 L 27/04 P

H 0 1 L 27/04 F

【手続補正書】

【提出日】令和6年11月26日(2024.11.26)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0018

30

【補正方法】変更

【補正の内容】

【0018】

容量素子132としては絶縁層を金属層で挟んだMIM(Metal-Insulator-Metal)容

量を用いることができる。金属層としてはチップ11内の配線層を使用でき、絶縁層としてアンテナを形成する絶縁層や誘電体層を使用できる。本実施形態によれば、図2に示されるように、MIM容量の一方の電極として、接地金属層124が用いられ、接地金属層124はグランド電圧を印加するパッド142と接続される。MIM容量のもう一方の電極として、絶縁層を介して金属層139が形成されている。金属層139はビア134を介して配線133と接続される。このようにMIM容量を構成することで、簡便な製造プロセスでチップ内に容量を形成することができる。

40

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0036

【補正方法】変更

【補正の内容】

【0036】

アンテナアレイ12では、アンテナの一部をなす第1の導体である金属層123、誘電体層128、アンテナの一部をなす第2の導体である接地金属層124からなるマイクロ

50

ストリップ共振器によって発振周波数を制御する共振回路1200が構成されている。アンテナ121、122は、この共振回路1200と負性微分抵抗素子127からなる。金属層123にはビア134を介してバイアス電圧線130が接続され、負性微分抵抗素子127にバイアス電圧が印加される。負性微分抵抗素子127は、発振を維持するための電磁波利得を生成する。個別のアンテナ121、122は同位相で同期して発振するため、発振周波数 ω_0 に近くなるように設計される。そこで、半波長共振器を含む個別のアンテナの形状は、互いに同様の形状であることが好ましい。負性微分抵抗素子127の形状や特性も同等なものを用いると好ましい。マイクロストリップライン125は、上記のような個別のアンテナを互いに同位相で同期させて発振させるための素子間構造である。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0083

【補正方法】変更

【補正の内容】

【0083】

また、基板30に、チップ31のパッド341と接続するためのパッド361、チップ31のパッド342と接続するためのパッド362、チップ31のパッド343と接続するためのパッド363を備える。また、パッド341とパッド361は、ボンディングワイヤー391によって接続され、パッド342とパッド362は、ボンディングワイヤー392によって接続され、パッド343とパッド363は、ボンディングワイヤー393によって接続される。さらに、基板30には、電圧バイアス回路37からバイアス電圧が供給される接続端子381、383、グランド電圧を与える接続端子382を備える。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0098

【補正方法】変更

【補正の内容】

【0098】

また、チップ41において、パッド441、442が、アンテナアレイ42から見てチップ41の第1の辺411がある側に配置されている。また、チップ41において、パッド443とパッド444が、アンテナアレイ42から見てチップ41の第1の辺411に対向する第2の辺412がある側に配置されている。これにより、パッド441、442と、パッド443、444との間にアンテナアレイ42が配置された構成となっている。このように、第1シャント素子と第2シャント素子の2つの組によってアンテナアレイが挟まれるように、第1シャント素子と第2シャント素子のそれぞれの組が配置されている。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0102

【補正方法】変更

【補正の内容】

【0102】

チップ41において、パッド441、442とパッド443、444との間に、抵抗素子431と抵抗素子433が配置される。そして、抵抗素子431と抵抗素子433との間に、容量素子432が周囲に配置されているアンテナアレイ42が配置される。このように、パッドおよび第1シャント素子が、アンテナアレイ42の中心を通る軸（図では基板40の表面に垂直な方向に伸びる軸BX）に対して対称に配置されている。したがって、基板40では、互いに接続される第1シャントと第2シャント素子の組が複数組配置され、第1シャント素子と第2シャント素子の少なくとも2つの組が、アンテナアレイの中心を通る軸に対して対称となる位置に配置されている。これにより、アンテナアレイ42

から発生するテラヘルツ波の指向性が向上し、テラヘルツ波の正面強度が高まる。

【手続補正 6】

【補正対象書類名】明細書

【補正対象項目名】0106

【補正方法】変更

【補正の内容】

【0106】

このように、基板40では、第1の領域413と第2の領域414の間にチップ41が配置される構成となる。この構成によれば、パッド441、442とパッド443、444との間にアンテナレイ42が配置される。別の言い方をすると、辺411と辺412を結ぶ線分に沿った方向において、第1の領域413、チップ41、第2の領域414がこの順に配置されている。このような構成によって、バイアス電圧を供給する配線のインピーダンスを小さくすることができる。また、抵抗素子451または容量素子452と抵抗素子453または容量素子454との間にチップ41が配置される。したがって、第1シャント素子の場合と同様に、パッドや第2シャント素子が、アンテナレイ42の中心を通る軸に対して対称に配置されている。アンテナレイ42の中心を通る軸は、例えば、基板40の表面に垂直な方向に延伸する軸BXと、基板40の表面に平行な方向に延伸する軸がある。ここでは、基板の表面に平行な方向に延伸する軸を基準に対称かを判断している。したがって、基板40では、互いに接続される第1シャントと第2シャント素子の組が複数組配置され、第1シャント素子と第2シャント素子の少なくとも2つの組が、アンテナレイの中心を通る軸に対して対称となる位置に配置されている。これにより、アンテナレイ42から発生するテラヘルツ波の指向性が向上し、テラヘルツ波の正面強度が高まる。

【手続補正 7】

【補正対象書類名】明細書

【補正対象項目名】0130

【補正方法】変更

【補正の内容】

【0130】

また、チップ71には第1シャント素子を構成する抵抗素子731、733および容量素子732が配置されている。抵抗素子731の一端子および抵抗素子733の一端子は容量素子732の一端子と配線とビア（不図示）を介して接続される。抵抗素子731および抵抗素子733は、容量素子732に隣接して配置することが好ましい。あるいは、抵抗素子731は、容量素子732の上にオーバーラップして配置してもよい。抵抗素子731の他端子はパッド741とバイアス電圧線730を介して接続され、抵抗素子733の他端子はパッド743とバイアス電圧線730を介して接続される。また、バイアス電圧線730はアンテナレイ72の各アンテナ721の間にも配置されて、各アンテナ721に共通に接続され、バイアス電圧が印加される。容量素子732の他端子は、配線およびビア（不図示）を介してパッド742およびパッド744に接続される。

【手続補正 8】

【補正対象書類名】明細書

【補正対象項目名】0131

【補正方法】変更

【補正の内容】

【0131】

基板70において、チップ71の第1の辺711の側にある第1の領域715には、第2シャント素子を構成する抵抗素子751および容量素子758、チップ71のパッド741とボンディングワイヤー791で接続されるパッド761が配置されている。また、第1の領域715には、電圧バイアス回路771からバイアス電圧が供給される接続端子781が配置される。また、抵抗素子751の一端子と容量素子758の一端子はパッド

7 6 1 と接続され、パッド 7 6 1 は接続端子 7 8 1 と接続される。

【手続補正 9】

【補正対象書類名】明細書

【補正対象項目名】0 1 3 2

【補正方法】変更

【補正の内容】

【0 1 3 2】

同様に、チップ 7 1 の第 2 の辺 7 1 2 の側にある第 2 の領域 7 1 6 には、第 2 シェント素子を構成する容量素子 7 5 2 および抵抗素子 7 5 3、チップ 7 1 のパッド 7 4 2 とボンディングワイヤー 7 9 2 で接続されるパッド 7 6 2 が配置される。また、第 2 の領域 7 1 6 には、電圧バイアス回路 7 7 2 からグランド電圧が供給される接続端子 7 8 2 が配置される。また、容量素子 7 5 2 の一端子と抵抗素子 7 5 3 の一端子はパッド 7 6 2 と接続され、パッド 7 6 2 は接続端子 7 8 2 と接続される。

10

【手続補正 10】

【補正対象書類名】明細書

【補正対象項目名】0 1 3 3

【補正方法】変更

【補正の内容】

【0 1 3 3】

同様に、チップ 7 1 の第 3 の辺 7 1 3 の側にある第 3 の領域 7 1 7 には、第 2 シェント素子を構成する容量素子 7 5 4 および抵抗素子 7 5 5、チップ 7 1 のパッド 7 4 3 とボンディングワイヤー 7 9 3 によって接続されるパッド 7 6 3 が配置される。また、第 3 の領域 7 1 7 には、電圧バイアス回路 7 7 3 からバイアス電圧が供給される接続端子 7 8 3 が配置される。容量素子 7 5 4 の一端子と抵抗素子 7 5 5 の一端子はパッド 7 6 3 と接続され、パッド 7 6 3 は接続端子 7 8 3 と接続される。

20

【手続補正 11】

【補正対象書類名】明細書

【補正対象項目名】0 1 3 4

【補正方法】変更

【補正の内容】

【0 1 3 4】

同様に、チップ 7 1 の第 4 の辺 7 1 4 の側にある第 4 の領域 7 1 8 には、第 2 シェント素子を構成する容量素子 7 5 6 および抵抗素子 7 5 7、チップ 7 1 のパッド 7 4 4 とボンディングワイヤー 7 9 4 によって接続されるパッド 7 6 4 が配置される。また、第 4 の領域 7 1 8 には、電圧バイアス回路 7 7 4 からグランド電圧が供給される接続端子 7 8 4 が配置される。容量素子 7 5 6 の一端子と抵抗素子 7 5 7 の一端子はパッド 7 6 4 と接続され、パッド 7 6 4 は接続端子 7 8 4 と接続される。

30

【手続補正 12】

【補正対象書類名】明細書

【補正対象項目名】0 1 3 9

【補正方法】変更

【補正の内容】

【0 1 3 9】

また、基板 7 0 に配置する配線も抵抗値を有するため、抵抗素子 7 5 1、7 5 3、7 5 5、7 5 7 として配線の抵抗を使用してもよく、これにより基板 7 0 上に配置する部品数を減らすことができ、小型化に有利である。

40

【手続補正 13】

【補正対象書類名】明細書

【補正対象項目名】0 1 5 7

【補正方法】変更

50

【補正の内容】

【0157】

図20に示すように、アンテナアレイ1012では、アンテナ1112とアンテナ1113の間に抵抗体138aと抵抗体138bが配置される。この2つの抵抗体138a、138bは第3シャント素子の抵抗素子に相当し、並列に接続されており、容量素子と直列に接続される。抵抗素子138a、138bはアンテナ1112、1113とバイアス電圧線130の接続部の近傍に配置され、バイアス電圧線130を構成する配線層をパターンニングして除去したスペースに配置される。

【手続補正14】

【補正対象書類名】明細書

10

【補正対象項目名】0164

【補正方法】変更

【補正の内容】

【0164】

第3シャント素子は抵抗素子（不図示）と容量素子541からなり、第1シャント素子と同様にチップ51内に配置され、アンテナアレイ52内に配置される。容量素子541としてはMIM容量が好適である。

【手続補正15】

【補正対象書類名】明細書

20

【補正対象項目名】0165

【補正方法】変更

【補正の内容】

【0165】

3つのシャント素子を構成する容量素子の面積あるいは容量値の大きさとしては、第3シャント素子、第1シャント素子、第2シャント素子の順で大きくすることが好ましい（容量素子541<容量素子532<容量素子552）。容量素子541は1pF以上100pF未満、容量素子532は100pF以上から10nF未満、容量素子552は10nF以上100μF未満であれば好適に配置できる。また、第1シャント素子、第2シャント素子、第3シャント素子の抵抗素子は0.01Ω以上10Ω未満であれば好適に配置できる。

30

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】0171

【補正方法】変更

【補正の内容】

【0171】

チップ内で用いられる配線や導電層の材料としては、抵抗率が $1 \times 10^{-6} \Omega \cdot m$ 以下の材料が好ましい。具体的には、材料として、Ag、Au、Cu、W、Ni、Cr、Ti、Al、AuIn合金、TiNなどの金属および金属化合物が好適に用いられる。

40

【手続補正17】


【補正対象書類名】図面

【補正対象項目名】図2

【補正方法】変更

【補正の内容】

【図 2】



【手続補正 18】


【補正対象書類名】 図面

【補正対象項目名】図 1 1

【補正方法】變更

【補正の内容】

【図 1 1】



【手続補正 1 9】

【補正対象書類名】図面

【補正対象項目名】図 2 2

【補正方法】変更

【補正の内容】

【図 22】

