

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(10) 国際公開番号

WO 2012/043454 A1

(43) 国際公開日

2012年4月5日(05.04.2012)

PCT


- (51) 国際特許分類:
G09G 3/36 (2006.01) G09G 3/20 (2006.01)
G02F 1/133 (2006.01)
- (21) 国際出願番号: PCT/JP2011/071844
- (22) 国際出願日: 2011年9月26日(26.09.2011)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2010-215027 2010年9月27日(27.09.2010) JP
特願 2010-239377 2010年10月26日(26.10.2010) JP
特願 2011-150727 2011年7月7日(07.07.2011) JP
- (71) 出願人 (米国を除く全ての指定国について): 株式会社 JVCケンウッド (JVC KENWOOD Corporation) [JP/JP]; 〒2210022 神奈川県横浜市神奈川区守屋町3丁目12番地 Kanagawa (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 佐藤 昭浩 (Sato, Akihiro) [JP/JP]; 〒2210022 神奈川県横浜市神奈川区守屋町3丁目12番地 Kanagawa (JP).
- (74) 代理人: 三好 秀和, 外 (MIYOSHI, Hidekazu et al.); 〒1050001 東京都港区虎ノ門1丁目2番8号 虎ノ門琴平タワー Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) Title: LIQUID CRYSTAL DISPLAY DEVICE, AND DEVICE AND METHOD FOR DRIVING LIQUID CRYSTAL DISPLAY ELEMENTS

(54) 発明の名称: 液晶表示装置、液晶表示素子の駆動装置及び駆動方法

[図4]



- 7, BB Pixel circuit
- 21 Look-up table section
- 23 Error diffusion section
- 24 Frame-rate control section
- 25 Limiter section
- 26 Subframe data converting section
- 27 Drive gray-level table
- 28 Memory control section
- 29 Frame buffer 0/1
- 30 Data transfer section
- 31 Drive control section
- 32 Voltage control section
- 33 Source driver
- 34 Gate driver
- AA Video signal data

(57) Abstract: A look-up table section (21) converts input video signal data with N bits into data with M+F+D bits by performing inverse gamma correction and linear interpolation. An error diffusion section (23) converts the data with M+F+D bits into data with M+F bits by performing error diffusion. A frame-rate control section (24) converts the data with M+F bits into data with M bits by performing frame-rate control. On the basis of the data with M bits and a gray-level drive table (27), a subframe data converting section (26) generates subframe data in which all subframes are step-bit pulses and in which the number of subframes that assume the drive state is incremented by one as the drive gray-level is incremented by one.

(57) 要約: ルックアップテーブル部 21 は、ビット数 N の入力映像信号データを逆ガンマ補正および直線補間を行って (M+F+D) ビットのデータに変換する。誤差拡散部 23 は、(M+F+D) ビットのデータを誤差拡散処理により (M+F) ビットのデータに変換する。フ

レームレートコントロール部 24 は (M+F) ビットのデータをフレームレートコントロールにより M ビットのデータに変換する。サブフレームデータ変換部 26 は、階調駆動テーブル 27 および M ビットのデータにより、全サブフレームがステップビットパルスであって、駆動階調が 1 増加する毎に駆動状態となるサブフレームが 1 個ずつ増加していくサブフレームデータを作成する。

WO 2012/043454 A1

添付公開書類:

- 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称：

液晶表示装置、液晶表示素子の駆動装置及び駆動方法

技術分野

[0001] 本発明は、液晶表示装置、液晶表示素子の駆動装置及びその駆動方法に係り、特に、デジタル化した映像信号を入力信号として、1フレームを複数のサブフレームに分割して画像表示する液晶表示装置、液晶表示素子の駆動方法及びその駆動方法に関する。

背景技術

[0002] 液晶表示装置に用いられる液晶表示素子の駆動方式には、画素に印加される電圧値が連続的なアナログ値であるアナログ方式と、画素に印加する電圧の大きさを2値とし、画像の輝度（階調）に対応して、印加電圧の時間幅を変えることにより、液晶の画素に印加する実効電圧値を制御するデジタル方式がある。デジタル方式の場合、画素に印加されるのは0か1の情報のみであるため、ノイズ等の外部要因により影響を受け難いという特徴がある。

[0003] デジタル方式においては、中間階調を得るために、サブフィールド法を用いるのが一般的である。サブフィールド法は、映像信号の1フィールド期間に駆動（発光）期間の相対比を異ならせた所定数のサブフィールドを用意し、表示する映像信号の階調に対応してサブフィールドを適宜選択して表示し、視聴者の視覚積分効果を利用して中間階調の表示を行うものである。

[0004] サブフィールド法は、静止画表示の場合には、良好な表示画像を得られるものの、動画像表示時に擬似輪郭が発生することが知られている。擬似輪郭を解決する方法として、画像のデータが変化しても、発光の重心の変化をできるだけ生じさせないサブフィールドの配置の方法が検討されている。

[0005] 特許文献1には、上位のビットに相当する部分は等しい重み付けの複数サブフィールド、下位ビットに相当する部分はバイナリ重み付けの複数のサブフィールドとして、1フィールド中の中央部にバイナリ重み付けの複数のサ

ブフィールドを配置し、上位ビットに相当する部分の複数のサブフィールドをそれぞれ2分割し、バイナリ重み付けの複数のサブフィールドの両側に配置したサブフィールド法が記載されている。

先行技術文献

特許文献

[0006] 特許文献1：特開2006-171651号公報

発明の概要

発明が解決しようとする課題

[0007] ところで、最近の画像表示装置における高解像度化、高コントラスト化等にとともない、動画像表示時の擬似輪郭を一層低減させることが求められている。

[0008] そこで、本発明は、画質劣化の原因である動画擬似輪郭をほとんど発生させず、動画像でも高画質な液晶表示装置を提供することを目的とする。

課題を解決するための手段

[0009] 上述した従来の技術の課題を解決するため、本発明に係る一実施形態において、 N 、 M 、 F 、 D を整数としたときに、ビット数 N の入力映像信号データを逆ガンマ補正および直線補間を行って N より大きい $(M+F+D)$ ビットのデータに変換するルックアップテーブル部(21)と、前記ルックアップテーブル部で処理された $(M+F+D)$ ビットのデータを誤差拡散処理により $(M+F)$ ビットのデータに変換する誤差拡散部(23)と、前記誤差拡散部で処理された $(M+F)$ ビットのデータをフレームレートコントロールにより M ビットのデータに変換するフレームレートコントロール部(24)と、前記フレームレートコントロール部で処理された M ビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が1のとき任意のサブフレームが駆動状態となり、駆動階調が1増加する毎に駆動状態となるサブフレームが1個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していく駆動階調テーブル(27

)によりサブフレームデータを作成するサブフレームデータ変換部(26)と、を備えることを特徴とする液晶表示素子の駆動装置を提供する。

[0010] また、 N 、 M 、 F 、 D を整数としたときに、ビット数 N の入力映像信号データを直線補間して N より大きい($M+F+D$)ビットのデータに変換する信号変換部(22)と、前記信号変換部で処理された($M+F+D$)ビットのデータを誤差拡散処理により($M+F$)ビットのデータに変換する誤差拡散部(23)と、前記誤差拡散部で処理された($M+F$)ビットのデータをフレームレートコントロールにより M ビットのデータに変換するフレームレートコントロール部(24)と、前記誤差拡散部で処理された M ビットのデータを用い、駆動階調が1のとき任意のサブフレームが駆動状態となり、駆動階調が1増加する毎に駆動状態となるサブフレームが1個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していくとともに、入力映像信号データに対する液晶の光出力が逆ガンマ特性となるようにサブフレーム毎の駆動期間を異ならせた駆動階調テーブルによりサブフレームデータを作成するサブフレームデータ変換部(22)と、を備えることを特徴とする液晶表示素子の駆動装置を提供する。

[0011] また、上記のうちいずれかの液晶表示素子の駆動装置と、前記駆動装置で駆動される液晶表示素子(6)と、前記液晶表示素子に照明光を入射させる照明光学系(1)と、前記液晶表示素子から射出された変調光を投射する投射レンズ(11)と、を備えることを特徴とする液晶表示装置を提供する。

[0012] さらに、 N 、 M 、 F 、 D を整数としたときに、ビット数 N の入力映像信号データを逆ガンマ補正および直線補間を行って N より大きい($M+F+D$)ビットのデータに変換する第1のステップと、前記第1のステップで処理された($M+F+D$)ビットのデータを誤差拡散処理により($M+F$)ビットのデータに変換する第2のステップと、前記第2のステップで処理された($M+F$)ビットのデータをフレームレートコントロールにより M ビットのデータに変換する第3のステップと、上記第3のステップで処理された M ビットのデータを用いるとともに、ステップビットパルスにより全サブフレーム

を構成し、駆動階調が1のとき任意のサブフレームが駆動状態となり、駆動階調が1増加する毎に駆動状態となるサブフレームが1個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していく駆動階調テーブル(27)によりサブフレームデータを作成する第4のステップと、を含むことを特徴とする液晶表示素子の駆動方法を提供する。

[0013] また、N、M、F、Dを整数としたときに、ビット数Nの入力映像信号データを直線補間してNより大きい(M+F+D)ビットのデータに変換する第1のステップと、前記第1のステップで処理された(M+F+D)ビットのデータを誤差拡散処理により(M+F)ビットのデータに変換する第2のステップと、前記第2のステップで処理された(M+F)ビットのデータをフレームレートコントロールによりMビットのデータに変換する第3のステップと、上記第3のステップで処理されたMビットのデータを用い、駆動階調が1のとき任意のサブフレームが駆動状態となり、駆動階調が1増加する毎に駆動状態となるサブフレームが1個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していくとともに、入力映像信号データに対する液晶の光出力が逆ガンマ特性となるようにサブフレーム毎の駆動期間を異ならせた駆動階調テーブル(27)によりサブフレームデータを作成する第4のステップと、を含むことを特徴とする液晶表示素子の駆動方法を提供する。

[0014] また、上記のうちいずれかの液晶表示素子の駆動装置と、前記駆動装置で駆動される液晶表示素子(6)と、前記液晶表示素子に照明光を入射させる照明光学系(1)と、前記液晶表示素子から射出された変調光を投射する投射レンズ(11)とを備え、前記液晶表示素子は個々に第1のサンプルホールド部(16)と第2のサンプルホールド部(19)を備え、前記第1のサンプルホールド部は所定のサブフレームに対するデータ転送期間に前記所定のサブフレームに対するデータを受け取って保持し、前記所定のサブフレームに対するデータ転送期間終了後、前記所定のサブフレームに対するデータを前記第2のサンプルホールド部に転送し、前記液晶表示素子は前記所定の

サブフレームの次のサブフレームに対するデータ転送期間に前記第2のサンプルホールド部が保持するデータを元に前記所定のサブフレームの駆動を行うことを特徴とする液晶表示装置を提供する。

発明の効果

[0015] 本発明によれば、画質劣化の原因である動画擬似輪郭をほとんど発生させず、動画像でも高画質な液晶表示装置を提供することができる。

図面の簡単な説明

[0016] [図1]図1は、反射型液晶表示素子を用いた液晶表示装置を示す概略構成図である。

[図2]図2は、デジタル駆動の反射型液晶表示素子における各画素の駆動回路構成を示す図である。

[図3]図3は、第1の実施形態における反射型液晶表示素子の入力電圧と出力光の強度との関係を示す図である。

[図4]図4は、第1の実施形態に係る駆動回路（駆動装置）を示すブロック図である。

[図5]図5は、第1の実施形態における階調表現を説明するための図である。

[図6]図6は、第1の実施形態における駆動パターンを示す図である。

[図7]図7は、第1の実施形態における駆動階調テーブルを示す図である。

[図8]図8は、第1の実施形態における誤差拡散図を示す図である。

[図9]図9は、第1の実施形態における誤差拡散フローを示す図である。

[図10]図10は、第1の実施形態におけるフレームレートコントロールフローを示す図である。

[図11]図11は、第1の実施形態におけるフレームレートコントロールテーブルを示す図である。

[図12]図12は、従来のデジタル駆動での動画擬似輪郭の発生を説明するための図である。

[図13]図13は、第1の実施形態の液晶表示装置における動画擬似輪郭を説明するための図である。

[図14]図14は、第1の実施形態における信号処理を示す図である。

[図15]図15は、第1の実施形態における反射型液晶表示素子の極性反転駆動を示す図である。

[図16]図16は、反射型液晶素子における横方向電界の発生メカニズムを説明する図である。

[図17]図17は、フレームレートコントロールにより、横方向電界が均等に分散されることを説明する図である。

[図18]図18は、第2の実施形態における駆動階調テーブルを示す図である。

[図19]図19は、第1の実施形態と第2の実施形態において、映像信号において高い階調と低い階調が交互に続くような場合を示す。

[図20]図20は、第3の実施形態における駆動階調テーブルを示す図である。

[図21]図21は、第3の実施形態における駆動階調テーブルを示す他の図の例である。

[図22]図22は、第4の実施形態に係る駆動回路（駆動装置）を示すブロック図である。

[図23]図23は、第4の実施の形態における駆動パターンの1例を示す図である。

[図24]図24は、第4の実施の形態における各サブフレーム毎の期間が変更されていることを説明した図である。

[図25]図25は、第4の実施の形態において、各サブフレーム期間を調節して、駆動階調毎の輝度がガンマ2.2の線上にあることを表している図である。

[図26]図26は、第5の実施形態に係るデジタル駆動の反射型液晶表示素子における各画素の駆動回路構成を示す図である。

[図27]図27は、第5の実施形態に係る駆動回路（駆動装置）を示すブロック図である。

[図28]図 2 8 は、第 5 の実施形態における駆動パターンを示す図である。

[図29]図 2 9 は、第 5 の実施形態における信号処理を示す図である。

[図30]図 3 0 は、第 6 の実施形態に係る駆動回路（駆動装置）を示すブロック図である。

[図31]図 3 1 は、第 6 の実施の形態における駆動パターンを示す図である。

[図32]図 3 2 は、第 6 の実施形態における駆動階調テーブルを示す図である。

。

[図33]図 3 3 は、第 6 の実施形態における信号処理を示す図である。

[図34]図 3 4 は、第 6 の実施形態における反射型液晶表示素子の極性反転駆動を示す図である。

発明を実施するための形態

[0017] 以下、本発明に係る画像表示装置及びその駆動方法について、添付図面を参照して説明する。本発明は、複数の画素がマトリクス状に配列された表示パネルを備える LCD, PDP, DLP の如くのパネル型画像表示装置に適用できるものであるが、以下では表示パネルとしてアクティブマトリクス型の反射型液晶表示素子を備えた投射型表示装置を例にして説明する。まず、投射型表示装置および反射型液晶表示素子の概略構成について説明する。

[0018] 図 1 は、反射型液晶表示素子を用いた液晶表示装置を示す概略構成図である。液晶表示装置は、反射型液晶表示素子 6、偏光ビームスプリッタ 5（以下、PBS という）、投射レンズ 11 を備える。反射型液晶表示素子 6 は、対向電極（透明電極ともいう）10 と、画素電極 8 との間に液晶 9 が封止された構造を有する。

[0019] 照明光学系 1 から射出した S 偏光 3 と P 偏光 4 を含む光 2 は PBS 5 に入射して偏光分離される。S 偏光 3 は PBS 5 の偏光分離面で反射され、反射型液晶表示素子 6 側に進行する。P 偏光は PBS の偏光分離面を透過する。反射型液晶表示素子 6 の液晶 9 は、画素回路 7 によって画素電極 8 と対向電極 10 の間に印加される電圧に応じて入射した S 偏光を変調する。対向電極 10 に入射した S 偏光は、画素電極 8 で反射して対向電極 10 から射出する

までの過程で変調を受け、P偏光とS偏光からなる光として対向電極10から射出される。対向電極10から射出された光は変調された光であるP偏光成分のみがPBS5を通過し、S偏光成分はPBS5で反射される。PBS5を通過したP偏光は投射レンズ11によって射出され、射出光12はスクリーン13上に投射されて画像が表示される。なお、後述する出力光の強度とは、スクリーン13上で測定した出力光の照度をいう。

[0020] 図2は、デジタル駆動の反射型液晶表示素子6における各画素の駆動回路構成を示す図である。反射型液晶表示素子6の個々の画素は画素電極8と対向電極10の間に液晶9がはさまれた構造になっている。破線で示した画素回路7は、サンプルホールド部16と電圧選択回路17からなる。サンプルホールド部16はSRAM構造のフリップフロップよりなる。サンプルホールド部16は列データ線Dと行選択線Wとに接続されている。サンプルホールド部16の出力は電圧選択回路17へと接続されている。電圧選択回路17はブランキング電圧線V0、駆動電圧線V1に接続されている。電圧選択回路17は画素電極8へと接続され、画素電極8に所定の電圧を与える。対向電極10の電圧の値は共通電圧Vcomと呼ばれている。

[0021] 図3は、以下の各実施形態における反射型液晶表示素子6の入力電圧と出力光の強度との関係を示す図である。図3において、横軸は入力電圧であり、画素電極8と対向電極10との間の電位差、すなわち液晶9の駆動電圧を示す。縦軸は、液晶9から射出される出力光の強度を示す。液晶9から射出される出力光の強度が大きくなり始める電圧が閾値電圧Vthである。電圧が0（たとえば、画素電極8と対向電極がともにGND）のときは、出力光の強度が少なく、黒状態（ブランキング電圧）であり、出力光が飽和し始める電圧が飽和電圧Vw（白レベル）である。

[0022] <第1の実施形態>

図4は、第1の実施形態に係る駆動回路（駆動装置）を示すブロック図である。図5は、第1の実施形態における階調表現を説明するための図である。図5は入力された映像信号データのビット数を8ビットとした場合にお

る各プロセス部における階調表現の例を示している。図6は、第1の実施形態における駆動パターンを示す図である。図7は、第1の実施形態における駆動階調テーブルを示す図である。図8は、第1の実施形態における誤差拡散フローを示す図である。図9は、第1の実施形態における誤差拡散図を示す図である。図10は、第1の実施形態におけるフレームレートコントロールフローを示す図である。図11は、第1の実施形態におけるフレームレートコントロールテーブルを示す図である。

[0023] 図4において、Nビットの入力された映像信号データは、ルックアップテーブル部21にて、Nより大きい(M+F+D)ビットのデータに変換される。ここで、Mはサブフレーム数を2進数で表したときのビット数、Dは誤差拡散処理部23により補間されるビット数、Fはフレームレートコントロール部24により補間されるビット数を表している。なおN、M、F、Dは整数である。

[0024] 図5の例では、入力された映像信号データのビット数は8ビット(N=8)、誤差拡散処理部23にて補間されるビット数は4ビット(D=4)、フレームレートコントロール部24にて補間されるビット数は2ビット(F=2)としている。サブフレーム数を2進数で表した場合のビット数は4ビット(M=4)、駆動階調は12個(黒を含まない)としている。

[0025] ここでルックアップテーブル部21の動作を説明する。一般的に映像信号はガンマ補正がかけられている。画像表示装置側ではガンマ補正がかけられた映像信号に対し逆ガンマ補正処理を施してリニアな階調に戻すことが必要である。逆ガンマ補正とは入力Xに対して出力がXの2.2乗となるような補正である。この場合、出力特性は「ガンマ2.2」であると以下表現する。ルックアップテーブル部21は、反射型液晶表示素子6の入出力特性を変換してガンマ2.2の出力特性を有する液晶表示装置を実現する機能を担っている。ルックアップテーブルは、10ビットの出力が任意の出力特性(例えばガンマ2.2)となるようにあらかじめ調整されている。例えば、第1の実施形態では図7に示す12個の駆動階調(黒を含まない)のそれぞれの

駆動による画像を図1に示す液晶表示装置で投影し、スクリーン13上の照度を照度計等でそれぞれ測定しておく。それぞれの駆動階調間の照度を6ビット ($M+D=6$) (64階調) で直線補間することによって、0~768の階調毎の照度データが予測される。それらの照度データから任意の出力特性 (例えばガンマ2.2) となるような256個のデータを選び、あらかじめルックアップテーブルとして保持されているものとする。

[0026] ルックアップテーブル部21は、 256×10 ビット (すなわち、「2の8乗」階調 \times (4+2+4)ビット) のルックアップテーブルを有している。ここで、「2の8乗」階調 \times (4+2+4)ビットとは、「2のN乗」階調 \times ($M+F+D$)ビットに対して $N=8$ 、 $M=4$ 、 $F=2$ 、 $D=4$ の値を代入したものに相当する。ルックアップテーブル部21は、入力された8ビットの画像データを、10ビットのデータに変換して出力する。

[0027] 図4に戻り、ルックアップテーブル部21にて ($M+F+D$)ビットに変換された映像信号データは、誤差拡散部23により下位Dビットの情報を周辺画素に拡散することによって、($M+F$)ビットのデータに変換される。図5の例では、変換された10ビットのデータは、誤差拡散部23にて、下位4ビットの情報を周辺画素に拡散し上位6ビットのデータに量子化して出力される。

[0028] 誤差拡散法とは、表示すべき映像信号と実表示値との誤差 (表示誤差) を周辺の画素に拡散することで階調不足を補う方法である。第1の実施形態においては、表示すべき映像信号の下位4ビットを表示誤差とし、図8のように右隣の画素に表示誤差の $7/16$ を、左下の画素に表示誤差の $3/16$ を、直下の画素に表示誤差の $5/16$ を、右下の画素に表示誤差の $1/16$ を加える。

[0029] 誤差拡散部23の動作を図9でより詳しく説明する。ある座標の映像信号は上述のように誤差を拡散するとともに、以前の映像が拡散した誤差が加算される。入力された10ビットのデータは、まず、以前の映像が拡散した誤差が誤差バッファにより加算される。入力映像信号データは誤差バッファの

値が加算された後、上位6ビットと下位4ビットに分割される。

[0030] 分割された下位4ビットの値を以下に示す。右側の値は表示誤差である。

下位4ビット	表示誤差
0000	0
0001	+1
0010	+2
0011	+3
0100	+4
0101	+5
0110	+6
0111	+7
1000	-7
1001	-6
1010	-5
1011	-4
1100	-3
1101	-2
1110	-1
1111	0

[0031] 分割された下位4ビットの値に対応する表示誤差は、図9のように誤差バッファへと加算され保持される。また、分割された下位4ビットの値に対してスレッシュホールド比較を行ない、値が1000以上の場合（上記の表における左列の値が1000である行以降の行）、上位6ビットの値に1が加算される。そして、上位6ビットのデータが誤差拡散部から出力される。

[0032] 図4に戻り、誤差拡散部23にて(M+F)ビットに変換された映像信号データは、フレームレートコントロール部24に入力される。フレームレートコントロール部24はフレームレートコントロールテーブルを備えている。フレームレートコントロール部24では、下位Fビットの値と、画素の位

置情報及びフレームのカウント情報から、フレームレートコントロールテーブル内の位置を特定し、その値（1または0の値、以下0/1と記載する。）が上位Mビットに加えられ、Mビットのデータに変換される。ここで、フレームレートコントロール方式とは、表示素子の1画素の表示に対してm（ $m \geq 2$ 、自然数）フレームを1周期として、その周期のn（ $n > 0$ 、 $m > n$ 、自然数）フレームではオン表示を行ない、残りの（ $m - n$ ）フレームではオフ表示を行うことにより疑似的に階調を表示させる方式である。

[0033] 図5の例では、誤差拡散部23により出力された6ビットのデータは、フレームレートコントロール部24に入力される。フレームレートコントロール部24は、下位2ビットの情報と、表示エリアでの位置情報およびフレームカウンタ情報より、フレームレートコントロールテーブルから0/1の値を導き、入力された6ビットから分離された上位4ビットの値に加算する。

[0034] フレームレートコントロール部24の動作を図10で具体的に説明する。入力された6ビットのデータは、上位4ビットと下位2ビットに分割される。入力された6ビットデータの下位2ビットと、画素の表示エリアでの位置情報（すなわち、座標データであるX座標の下位ビットおよびY座標の下位2ビット）と、フレームカウンタの下位2ビットとの合計8ビットの値を用いて、図11のフレームレートコントロールテーブルで示される“0”か“1”の値を特定する。特定された“0”か“1”の値は上位4ビットのデータに加算して、4ビットデータとして出力される。

[0035] 図5に戻り、フレームレートコントロール部24から出力された4ビットデータは図4で示されているリミッタ部25にて駆動階調の最大値である12に制限された後、サブフレームデータ変換部26にて、反射型液晶表示素子6へ転送されるべき12ビットのデータに変換される。12ビットのデータへの変換は駆動階調テーブル27を使用する。

[0036] 図4に戻り、サブフレームデータ変換部26から出力された12ビットのデータは、メモリ制御部28にて、サブフレーム毎に分割されたフレームバッファ29に格納される。フレームバッファ29はダブルバッファの構造に

なっており、フレームバッファ0にデータを格納中は、フレームバッファ1のデータがデータ転送部を経由して反射型液晶表示素子6に転送されることになり、次のフレームでは、前フレーム期間中に格納されたフレームバッファ0のデータがデータ転送部30を経由して液晶表示素子6に転送され、フレームバッファ1には入力された映像信号データのサブフレームデータ変換部26からの出力データが格納される。

[0037] 駆動制御部31は、サブフレーム毎の処理のタイミング等を制御しており、データ転送部30への転送指示およびゲートドライバ34の制御を行う。データ転送部30は、駆動制御部31からの指示に従い、メモリ制御部28に指示を行ない、指定したサブフレームのデータをメモリ制御部28から受け取りソースドライバ33へと転送する。ソースドライバ33は、1ライン分のデータをデータ転送部30より受け取る毎に、反射型液晶表示素子6の対応する画素回路7へ列データ線D0-Dnを用いて同時に転送する。この時、ゲートドライバ34では、駆動制御部31からの垂直スタート信号(VST)／垂直シフトクロック信号(VCK)により指定された行の行選択線Wyをアクティブにし、指定された行yの全ての列の画素へとデータが転送される。

[0038] 図6を用いて第1の実施形態における駆動パターンについて説明する。図6は、映像信号が1秒あたり60フレーム、サブフレーム数が12個の場合について示している。WCは、液晶表示素子内の全ての画素にサブフレーム毎のデータを転送するデータ転送期間(WC期間)を表している。DCは、液晶を駆動する際の駆動期間(DC期間)を表している。WC期間は694[μ s]、DC期間を694[μ s]としている。1フレームにおいて、WC期間とDC期間が交互に12回連続する。時間的に先頭からSF1、SF2、…、SF11、SF12の順番でそれぞれのサブフレームに割り当てられた0または1のデータがWC期間にて転送され、DC期間に全ての画素の液晶が駆動される。画素内にサンプルホールドされたデータが0の場合は、その画素はブランキング状態となり、1の場合は駆動状態となる。

[0039] 次に、図7に示す第1の実施形態における駆動階調テーブルについて説明する。図6と同様、映像信号は1秒あたり60フレーム、サブフレーム数が12個、データ転送期間(WC期間)は694[μ s]、駆動期間(DC期間)を694[μ s]としている。図7は、駆動階調に対するサブフレーム毎のDC期間の状態を示している。図7の縦の欄の階調とは、フレームレートコントロール部24で得た4ビットのデータであってリミッタ部25にて駆動階調の最大値である12で制限されたものである。SF1-SF12は1フレーム内のサブフレームの順番を表している。DC期間の欄が1の場合は駆動状態であることを示す。DC期間の欄が0の場合は空白状態であることを示す。図7の縦の欄に示す階調が1の場合、第1のサブフィールドであるSF1のみが駆動状態となる。階調が2の場合、SF1とSF2だけが駆動状態となる。以下、階調の数が増える高くなる毎に駆動状態となるサブフレームが増えていき、最も高い階調である12の場合、全てのサブフレームが駆動状態となる。言い換えると、階調の数が増えるにしたがい、駆動状態となるサブフレームが時間的に後方に増えていく。

[0040] 図6、図7での特徴は、動画擬似輪郭の原因となるバイナリビットパルスを用いず、すべて同じ幅のステップビットパルスを用いている点である。バイナリビットパルスとは各サブフィールドに対して重みが 2^n ($n=0, 1, 2, 3, \dots$)で表されるいわゆる“バイナリの重み付け”を行うものである。パルス幅の比が1、2、4、8、16のパルスがあるような場合、パルス幅の比が[2、16]のパルスを駆動状態とし、[1、4、8]のパルスをブランキング状態とすることにより、輝度“18”を表現することができる。この例では、5個のパルスで、31レベルの輝度を表現でき、少ないパルス数でも、多くの階調を表現することが可能である。一方、ステップビットパルスとは、1、2、4、8、16のバイナリビットパルスがある場合、32、32、32、32、32、32のような同じ重み付けのパルスのことをいう。すべてバイナリビットパルスにする場合と比較して、ステップビットパルスを併用することで動画擬似輪郭を軽減する効果がある。

[0041] ところで第1の実施形態においては、表示素子としてアクティブマトリクス型の反射型液晶表示素子6を備えた投射型表示装置を例にして説明している。ここで、図7の階調駆動テーブルで液晶を駆動する場合の特徴を説明する。図7において階調がKであるとする。すると、SF1からSFKまでが1（駆動状態）となる。SF1からSFKまでの1は、ほぼ連続したオン状態とみなされる結果、K（階調数）と出力光の関係は、ほぼ図3に示す反射型液晶表示素子6の入力電圧と出力光の強度との関係に近いカーブを描く。これは、ルックアップテーブル部21の動作に有利に作用する。すなわち、反射型液晶表示素子6の入力電圧と出力光の強度との関係は、ルックアップテーブル部21が目標としているガンマ2.2のカーブに比較的近いため、ルックアップテーブル部21にてガンマ2.2のカーブに変換する負担が少なくなる。以上の特徴は、透過型液晶素子においても同様である。

[0042] 図12は、従来のデジタル駆動での動画擬似輪郭の発生を説明するための図である。1フレームあたりのサブフレーム数は12である。従来のデジタル駆動の場合、階調を多く表現するために、バイナリビットパルスを用いる必要がある。動画擬似輪郭とは、隣り合った画素の似たような階調において、片方の画素でのバイナリビットパルスの多くが駆動状態であり、もう片方の画素でのバイナリビットパルスの多くがブランキング状態である場合、視線を動かした時や、顔のアップ等が動いたときに、意図しない輝度が眼で知覚されることをいう。

[0043] 図12にあるように、例えば隣り合った輝度が近い階調の画素が隣り合っているような場合、視線を動かした時に、意図しない輝度が知覚されてしまうことがある。図12の例では、輝度“127”の画素と輝度“128”の画素とが隣り合っている場合、視線がAやBの場合（視線移動がない場合）は意図した輝度が知覚される。しかしながら、CやFのように視線が動いた場合、Cでは輝度“159”とし知覚され、Fでは輝度“96”として知覚されてしまう。この現象を動画擬似輪郭と呼ぶ。この現象は、特に、人物の顔が動いたときのような場合に、顔の輪郭に沿って等高線のような線が浮か

び上がってしまい、画質劣化の原因であった。

[0044] 図13は、第1の実施形態の液晶表示装置における動画擬似輪郭を説明するための図である。視線の方向は、図11の従来例での視線方向と同じにしてある。視線方向を動かした場合でも、輝度が著しく変化しないため、動画擬似輪郭はほとんど知覚されない。

[0045] 図14は、第1の実施形態における信号処理を示す図である。図15は、第1の実施形態における反射型液晶表示素子6の極性反転駆動を示す図である。

[0046] 以下図2、図4、図6を参照しつつ、図14において信号処理を説明する。図14において、時刻 T_0 にて垂直同期信号 V_{sync} がアクティブになり、最初に、時刻 $T_0 - T_1$ の期間にてサブフレーム1(SF1)のデータを反射型液晶表示素子6に転送する。この期間($T_0 - T_1$)が転送期間WCとなる。転送期間WCの間、反射型液晶表示素子6は画素内のサンプルホールドされた値に関わらず、ブランキング状態とする必要があり、 $V_0 / V_1 / V_{com}$ は同じ電圧(ここではGND)を設定する。ここで、 V_0 はブランキング電圧、 V_1 は駆動電圧、 V_{com} (共通電圧)は液晶の対向電極10の電圧である。時刻 T_1 にて転送が終わり、次の期間($T_1 - T_3$)は駆動期間DCとなる。時刻 T_2 は期間($T_1 - T_3$)のちょうど中間となり、期間($T_1 - T_2$)と期間($T_2 - T_3$)は同じ時間となる。期間($T_1 - T_2$)では V_1 が V_w 、 V_0 / V_{com} がGNDとなるように、また、期間($T_2 - T_3$)では期間($T_1 - T_2$)とは反対に、 V_1 がGND、 V_0 / V_{com} が V_w となるように電圧制御部32にて制御される。

[0047] 画素回路7内のサンプルホールドの値が“0”の場合、画素回路7内の電圧選択回路17にて V_0 が画素電極8に印加される。期間($T_1 - T_2$)では、画素電極電圧 V_{pe} と対向電極電圧 V_{com} はともにGNDとなる。液晶9にかかる電圧は0[V]となり、液晶の駆動状態はブランキング状態となる。

[0048] 画素内のサンプルホールドの値が“1”の場合、画素回路7内の電圧選択

回路 17 にて V_1 が画素電極 8 に印加される。期間 ($T_1 - T_2$) では、画素電極電圧 V_{pe} は V_w 、対向電極電圧 V_{com} は GND となる。液晶 9 にかかる電圧は $+V_w$ (対向電極基準) となり、液晶は駆動状態となる。期間 ($T_2 - T_3$) では、画素電極電圧 V_{pe} は GND、対向電極電圧 V_{com} は V_w となり、液晶 9 にかかる電圧は $-V_w$ (対向電極基準) となり、駆動状態となる。

[0049] 液晶に同じ電圧で方向の異なる電圧 ($+V_w / -V_w$) を同じ期間印加することにより、長時間平均して液晶に印加する電圧を $+V_w + (-V_w) = 0$ [V] とすることにより、焼き付きを防止している。SF2-SF12もSF1の期間 ($T_0 - T_3$) と同様な電圧制御を行う。図15において、期間 ($T_1 - T_2$) に相当する状態、すなわち、 V_1 が V_w 、 V_0 / V_{com} が GND となるような状態を DC バランス+ と表している。また、期間 ($T_2 - T_3$) に相当する状態、すなわち、 V_1 が GND、 V_0 / V_{com} が V_w となるような状態を DC バランス- と表している。

[0050] 次に、反射型液晶表示素子を用いた液晶表示装置の駆動回路にフレームレートコントロール部をもうけたことによる効果を説明する。図16は、反射型液晶素子における横方向電界の発生メカニズムを説明する図である。図16に示されるように、反射型液晶素子の画素電極 8A、8B はシリコン基板 43 の上に形成されている。

[0051] デジタル駆動の場合、隣り合った画素間で駆動状態 (駆動/ブランキング) が異なることが頻繁に起こる。例えば、あるフレームにおいて隣り合った画素の階調がそれぞれ "5" (画素 PA) と "6" (画素 PB) の場合を仮定する。また、DC バランス+ で、対向電極 10 が V_0 の場合を考える。すなわち、図15において DC バランス+ であるから、 $V_0 = V_{com} = 0$ (V)、 $V_1 = V_w$ である。サブフレーム 6 の時刻では、隣り合った画素の駆動状態が異なる。図7からわかるように、画素 PA はブランキング状態なので、画素電極 8A には V_0 の電圧がかかり、画素 PB は駆動状態なので、画素電極 8B には V_1 の電圧がかかっている。

[0052] 図16は、画素電極8AにはV0の電圧がかかり、画素電極8BにはV1の電圧がかかっているときの液晶層の電界41の状態を示している。画素PBの画素電極8B（電位：Vw）と対向電極10（電位：0（V））間には電位差が生じ、液晶は所定量の回転をさせられる。このとき、画素PAの画素電極8A（電位：0（V））と画素PBの画素電極8B（電位：Vw）間にも電位差が生じ、横方向に電界が生じてしまう。このような、横方向電界42は、画素間の液晶の動きに意図しない混乱を発生させる。上記の現象は、画質劣化の一因であった。

[0053] フレームレートコントロールを用いることで上記の不具合を解消することができる。図17は、フレームレートコントロールにより横方向電界が均等に分散されることを説明する図である。

[0054] 図17では、フレームレートコントロール部への入力データ（（M+F）ビット）の下位Fビットの値が“01”である場合が例示されている。フレーム毎に4個のテーブル（フレーム0～3）が用いられる。それぞれのフレームにおいて、隣り合った画素間で駆動状態（駆動またはブランキング）が異なる場合、駆動状態が「1」（駆動状態）である画素から駆動状態が「0」（ブランキング状態）である画素の方向に横方向の電界が生じる。画素間の横方向電界の方向は、図17において矢印で表されている。4個のフレームでの横方向電界の状態を重ね合わせたのが、一番右の状態である。すなわち、4フレームの平均では、すべての画素間での横方向電界は打ち消しあっている。以上のように、フレームレートコントロールを用いることにより、画質劣化の一因である横方向電界を打ち消すことが可能となった。

[0055] <第2の実施形態>

図18は、第2の実施形態における駆動階調テーブルを示す図である。第2の実施形態においては、階調駆動テーブルが異なる以外は、第1の実施形態と同じである。

[0056] 図18は、図7同様に、駆動階調に対するサブフレーム毎のDC期間の状態を示している。図7と同様、1秒あたり60フレームの映像信号で、サブ

フレーム数が12個の場合について説明する。データ転送期間（WC期間）は694[μ s]、駆動期間（DC期間）を694[μ s]とする。すなわち、図18の縦の欄の階調とは、フレームレートコントロール部24で得た4ビットのデータであってリミッタ部25にて駆動階調の最大値である12で制限されたものである。SF1-SF12は1フレーム内のサブフレームの順番を表している。DC期間の欄が1の場合は駆動状態であることを示す。DC期間の欄が0の場合はブランク状態であることを示す。図18の縦の欄に示す階調が1の場合、最後のサブフレームであるSF12のみが駆動状態となる。階調が2の場合、SF11とSF12だけが駆動状態となる。以下、階調の数が増える高くなる毎に駆動状態となるサブフレームが増えていき、最も高い階調である12の場合、全てのサブフレームが駆動状態となる。言い換えると、階調の数が増えるにしたがい、駆動状態となるサブフレームが時間的に前方に増えていく。

[0057] 第2の実施形態において、動画疑似輪郭が抑制される効果、ルックアップテーブル部21にてガンマ2.2のカーブに変換する負担が少なくなるという効果、フレームレートコントロールを用いることにより画質劣化の一因である横方向電界を打ち消すことが可能となったという効果は、第1の実施形態と同等である。

[0058] 第2の実施形態においては、新たな効果が得られる。図19は、第1の実施形態と第2の実施形態において、映像信号において高い階調と低い階調が交互に続くような場合を示す。図19において、F1はある時点の映像のフレームを示し、F2はF1の次のフレームを示す。H、Fはそれぞれ高い階調の映像信号、低い階調の映像信号が図7の階調駆動テーブルにしたがって表示されている様子を模式的に示している。第1の実施形態の場合（図19のAの場合）、高い階調の長い駆動期間（H）の後のブランキング期間（PA）が短いため、液晶表示素子の液晶応答の関係で表示される輝度が黒レベルまで落ちきらず、次フレームの低い階調の駆動期間（L）で表示される輝度を表示されるべき輝度よりも押し上げてしまう。これは、画質劣化の原因

となった。第2の実施形態の場合（図19のBの場合）、高い階調の長い駆動期間（H）の後のブランキング期間（PB）が長いため、第1の実施形態のような画質劣化の原因となるような状態が起こり難いという効果が得られる。

[0059] <第3の実施形態>

図20は、第3の実施形態における駆動階調テーブルを示す図である。図21は、第3の実施形態における駆動階調テーブルを示す他の図の例である。第3の実施形態においては、階調駆動テーブルが異なる以外は、第1の実施形態と同じである。

[0060] 図20、図21は、図7同様に、駆動階調に対するサブフレーム毎のDC期間の状態を示している。図7と同様、1秒あたり60フレームの映像信号で、サブフレーム数が12個の場合について説明する。データ転送期間（WC期間）は694[μ s]、駆動期間（DC期間）を694[μ s]である。すなわち、図20、図21の縦の欄の階調とは、フレームレートコントロール部24で得た4ビットのデータであってリミッタ部25にて駆動階調の最大値である12で制限されたものである。SF1-SF12は1フレーム内のサブフレームの順番を表している。DC期間の欄が1の場合は駆動状態であることを示す。DC期間の欄が0の場合はブランク状態であることを示す。図20において、SF6が「1/0」、SF7が「0/1」と記載されているのは、SF6が駆動状態でありSF7がブランキング状態であるかまたはSF6がブランキング状態でありSF7がブランキング状態であることを示している。

[0061] 図20の縦の欄に示す階調が1の場合、中央のSF6（あるいはSF7）のみが駆動状態となる。階調が2の場合、SF6とSF7だけが駆動状態となる。階調が3の場合、SF5とSF6とSF7（あるいはSF6とSF7とSF8）だけが駆動状態となる。以下、階調の数が増える毎に駆動状態となるサブフレームが前後方向に増えていき、最も高い階調である12の場合、全てのサブフレームが駆動状態となる。言い換えると、階調の数が増える

にしたがい、駆動状態となるサブフレームが中央部の階調から順次、時間的に前方または後方に増えていく。

[0062] 図21の縦の欄に示す階調が1の場合、SF3のみが駆動状態となる。階調が2の場合、SF2とSF3、またはSF3とSF4だけが駆動状態となる。階調が3の場合、SF2とSF3とSF4だけが駆動状態となる。以下、階調の数が増える毎に駆動状態となるサブフレームが前後方向に増えていく。階調が5の場合、SF1が駆動状態になっているので、駆動状態となるサブフレームを前に増やすことはできない。そこで階調が6以上のときは、階調が5で駆動状態であったSF5の後のフレームであるSF6が駆動状態となる。以下、階調の数が増える毎に駆動状態となるサブフレームが後方向に増えていき、最も高い階調である12の場合、全てのサブフレームが駆動状態となる。

[0063] 図21では縦の欄に示す階調が1の場合、SF3のみが駆動状態となったが、SF3以外の他のサブフレームが最初に駆動状態になってもよい。ある階調でSF1またはSF12が駆動状態になった場合、駆動状態となるサブフレームを前または後に増やすことはできない。そのときは、ある階調で駆動状態になっているサブフレームの後または前のサブフレームが次の上の階調において駆動状態となる。言い換えると、階調が1のときに任意のサブフレームが駆動状態となり、階調の数が増えるにしたがい、駆動状態となるサブフレームが順次、時間的に前方または後方に増えていく。

[0064] 第3の実施形態の場合、図19で説明した効果に関しては、第1の実施形態と第2の実施形態との間の程度の効果を有する。それ以外の効果については第1の実施形態と同等の効果を有する。

[0065] <第4の実施形態>

図22は、第4の実施形態に係る駆動回路を示すブロック図である。本実施形態に係る駆動回路では、図4に示す第1の実施形態の駆動回路と比較すると、ルックアップテーブル部21が、信号変換部22に変更されている点が変わっている。誤差拡散部23以降の構成は第1の実施形態の駆動回路と

同じである。

- [0066] 図23は、第4の実施の形態における駆動パターンの1例を示す図である。本実施形態の駆動パターンは、第1の実施形態の駆動パターンと同様、映像信号が1秒あたり60フレーム、サブフレーム数が12個、データ転送期間（WC期間）が694[μ s]である。一方、第1の実施形態の場合、全サブフレームの駆動期間が同じ時間であったのに対し、図23での各サブフレーム毎の駆動期間（DC期間）の時間は異なっている。
- [0067] 図24は、第4の実施の形態における各サブフレーム毎の駆動期間（DC期間）が第1の実施の形態に対して変更されていることを説明した図である。図23、図24では、駆動階調の設定は第1の実施形態に従っている。すなわち、第1の実施形態における図7の縦の欄に示す階調が1の場合、第1のサブフレームであるSF1のみが駆動状態となる。階調が2の場合、SF1とSF2だけが駆動状態となる。以下、階調の数が増える高くなる毎に駆動状態となるサブフレームが増えていき、最も高い階調である12の場合、全てのサブフレームが駆動状態となる。言い換えると、階調の数が増えるにしたがい、駆動状態となるサブフレームが時間的に後方に増えていく。
- [0068] 図24において各サブフレーム毎の期間が第1の実施の形態に対して変更されている点について以下に説明する。図4のルックアップテーブル部21は、反射型液晶表示素子6の入出力特性を変換してガンマ2.2の入出力特性を有する液晶表示装置を実現する機能を担っている。第4の実施形態においては、入出力特性の変換機能を「各サブフレーム毎の駆動期間（DC期間）の時間を異ならせる」ことで果たしている。以下、具体的に説明する。図25は、第4の実施の形態において、各サブフレーム期間を調節して、駆動階調毎の輝度がガンマ2.2の線上にあることを表している図である。第4の実施形態では、例えば駆動階調毎の輝度特性が図25のようなガンマ2.2の線上になるように、あらかじめ、各サブフレーム毎のDC期間を図24のように設定してある。
- [0069] 上記の結果、ルックアップテーブル部に対して逆ガンマ補正の機能を省く

ことができる。その結果、ルックアップテーブルを用いるルックアップテーブル部 21 からルックアップテーブルを使用しない信号変換部 22 に変更することができる。ルックアップテーブル部 21 を信号変換部 22 に変更することは、コスト削減の効果を有する。

[0070] 以下、信号変換部 22 を説明する。第 4 の実施形態においては、補間駆動階調自体にガンマ 2.2 の輝度特性があるため、関係式：

入力階調 X : 補間駆動階調 Y = 255 (最大入力階調) : 768 (最大補間駆動階調)

から、演算式：

出力データ Y : (M + F + D) ビット = 入力データ X × 768 / 255

を用いることが可能となっている。ここで、値 768 は、最大補間駆動階調 (すなわち、1100000000)、値 255 は最大駆動階調を表す。また、駆動階調とは、図 6、7、18、20、21 に表される、素子単体での階調を表している。また、補間駆動階調とは、誤差拡散部およびフレームレートコントロール部にて補間される擬似階調を含む階調を表している。そして、信号変換部 22 は上記演算式を用いて入力される映像信号データを演算する。

[0071] なお、第 4 の実施形態において、駆動階調の設定は第 2、第 3 の実施形態のような設定も可能である。すなわち、第 2 の実施形態 (図 18) のように、階調の数が増えるにしたがい、駆動状態となるサブフレームが時間的に前方に増えていく設定、および第 3 の実施形態 (図 20、図 21) のように、階調の数が増えるにしたがい、駆動状態となるサブフレームが中央部または任意のサブフレームから順次、時間的に前方および後方に増えていく設定である。その場合、各サブフレームの DC 期間は以下のように変更する。

[0072] たとえば、第 2 の実施形態 (図 18) に相当する設定の場合、各サブフレーム毎の DC 期間は、図 20 の右の図において数値の並びを上下逆にした順番とする。すなわち、SF12 が 833 [μ s]、SF11 が 763 [μ s]、…

…SF 2が798[μ s]、SF 1が868[μ s]となるようにしておく。

[0073] また、たとえば第3の実施形態における図20に相当する設定の場合、中央のサブフレームから順に図24の上の方の数値を配分する。具体的には、図20において、中央のSF 6（あるいはSF 7）の駆動時間を833[μ s]とし、SF 7（あるいはSF 6）の駆動時間を763[μ s]、SF 5（またはSF 8）の駆動時間を694[μ s]とする。最後に、SF 1（あるいはSF 12）の駆動期間を798[μ s]、SF 12（あるいはSF 1）の駆動期間を868[μ s]とする。

[0074] また、第4の実施形態においても、第1の実施形態での効果は同等に有している。第4の実施形態において、駆動階調の設定を第2の実施形態のように設定した場合、図19で説明した効果が得られる。駆動階調の設定を第3の実施形態のように設定した場合、図19で説明した効果に関しては、第1の実施形態と第2の実施形態との中間程度の効果を有する。

[0075] <第5の実施形態>

図26は第5の実施形態の、デジタル駆動の反射型液晶表示素子6における各画素の駆動回路構成を示す図である。図2で説明した回路構成に対し、サンプルホールド部が2つになっており、転送用スイッチ部と転送用線が追加されている。反射型液晶表示素子6の個々の画素は、画素電極8と対向電極10の間に液晶9がはさまれた構造になっている。破線で示した画素回路7は、サブサンプルホールド部16、電圧選択回路17、転送用スイッチ部18、メインサンプルホールド部19とからなる。サブサンプルホールド部16とメインサンプルホールド部19はSRAM構造のフリップフロップよりなる。サブサンプルホールド部16は列データ線Dと行選択線Wとに接続されている。サブサンプルホールド部16の出力は転送用スイッチ部18へと接続されている。

[0076] 転送用スイッチ部18はトランジスタからなり、サブサンプルホールド部16の出力は転送用スイッチ部18のソース側に接続され、転送用スイッチ部18のドレイン側はメインサンプルホールド部19へと接続される。転送

用スイッチ部18のゲート側は転送用線Tに接続されており、転送用線Tがハイになることにより、サブサンプルホールド部16に保持されている情報がメインサンプルホールド部19に転送される。メインサンプルホールド部19の出力は電圧選択回路17へと接続されている。電圧選択回路17は、ブランキング電圧線V0、駆動電圧線V1に接続されている。電圧選択回路17は、画素電極8へと接続され、画素電極8に所定の電圧を与える。メインサンプルホールド部に保持されている2値の情報により、例えば、メインサンプルホールド部に保持されている情報が“0”である場合は、ブランキング電圧線V0が選択され、“1”の場合は、駆動電圧線V1が選択され、画素電極へと接続される。対向電極10の電圧の値は共通電圧Vcomと呼ばれている。

[0077] 図27は、第5の実施形態に係る駆動回路（駆動装置）を示すブロック図である。図4で説明した駆動回路の構成に対し、転送用線Tが追加された以外は同じ構成となっている。

[0078] 図28を用いて、第5の実施形態における駆動パターンについて説明する。図28は、映像信号が1秒あたり60フレーム、サブフレーム数が12個の場合について示している。WCは、液晶表示素子内の全ての画素にサブフレーム毎のデータを転送するデータ転送期間（WC期間）を表している。DCは、液晶を駆動する際の駆動期間（DC期間）を表している。WC期間を1282[μ s]、DC期間を1282[μ s]としている。1フレームにおいて、最初にSF1のデータ転送（WC期間）が行われ、画素回路内のサブサンプルホールド部に保持される。すべての画素へのデータ転送が終了した後、転送用信号Tがハイとなり、すべての画素のサブサンプルホールド部に保持されているデータがメインサンプルホールド部に転送される。その後、SF2のデータ転送（WC期間）行われ、同時にSF1の駆動（DC期間）がWC期間と同じ期間行われる。

[0079] このように、WC期間とDC期間が並列にWC期間（DC期間）分だけシフトして12回連続する。時間的に先頭からSF1、SF2、…、SF11

、SF12の順番でそれぞれのサブフレームに割り当てられた0または1のデータがWC期間にて転送され、DC期間に全ての画素の液晶が駆動される。画素内にサンプルホールドされたデータが0の場合は、その画素はブランキング状態となり、データが1の場合は駆動状態となる。

[0080] 図29は、第5の実施形態における信号処理を示す図である。反射型液晶表示素子6は第1の実施形態と同様に、図15に示す極性反転駆動を行なう。

[0081] 以下、図26、図27、図28を参照しつつ、図29において信号処理を説明する。図29において、時刻T0にて垂直同期信号Vsyncがアクティブになり、最初に、期間(T0-T2)にてサブフレーム1(SF1)のデータを反射型液晶表示素子6に転送する。この期間(T0-T2)が転送期間WCとなる。時刻T1にて、ある画素(x, y)にデータが転送され、サブサンプルホールド部に保持される。時刻T2にて、転送用信号Tがハイとなり、すべての画素内において、サブサンプルホールド部に保持されているデータがメインサンプルホールド部に転送される。期間(T2-T4)では、次のサブフレーム2(SF2)のデータが転送される。同時に、期間(T2-T4)はサブフレーム1(SF1)の駆動期間DCとなり、期間(T2-T3)ではDCバランス+駆動が、期間(T3-T4)ではDCバランス-駆動が行われ、期間(T2-T3)ではV0/VcomがGNDに、V1がVwとなるように、また、期間(T3-T4)ではV1がGNDに、V0/VcomがVwとなるように電圧制御部にて制御される。

[0082] 上記の結果、データ転送期間をブランキング期間とする必要がなくなるので、高輝度な液晶表示装置を提供することができる。

[0083] なお、第5の実施形態において、駆動階調の設定は第1の実施形態の設定に限定されず、第2、第3の実施形態のような設定が可能であることは言うまでもない。また、第4の実施形態のようにルックアップテーブル部の代わりに信号変換部を備え、各サブフィールドの駆動期間の時間を異ならせることにより逆ガンマ補正を行う構成にも対応することができる。この場合、実

施形態4で示した各サブフィールド同士の駆動期間の長さの比率は変更せず、各サブフィールドの駆動期間を一定の割合で長く設定する、例えば2倍とすることで、逆ガンマ補正の効果を保った状態で更に高輝度化を行うことができる。従って、本実施形態によれば実施形態1~4のいずれかの効果を有し、更に高輝度な液晶表示装置を提供することができる。

[0084] <第6の実施形態>

図30は、第6の実施形態に係る駆動回路（駆動装置）を示すブロック図である。本実施形態は、図4で説明した第1の実施形態の駆動回路の構成に対し、駆動制御部31から電圧制御部32への制御線が削除されている部分のみ異なり、データ転送部30までの動作は第1の実施形態と同様である。

[0085] 駆動制御部31は、サブフレーム毎の処理のタイミング等を制御しており、データ転送部30への転送指示およびゲートドライバ34の制御を行う。データ転送部30は、駆動制御部31からの指示に従い、メモリ制御部28に指示を行ない、指定したサブフレームのデータをメモリ制御部28から受け取りソースドライバ33へと転送する。データ転送部30は一定間隔で、サブフレームデータを転送する。

[0086] ソースドライバ33は、1ライン分のデータをデータ転送部30より受け取る毎に、反射型液晶表示素子6の対応する画素回路7へ列データ線D0~Dnを用いて同時に転送する。この時、ゲートドライバ34では、駆動制御部31からの垂直スタート信号（VST）／垂直シフトクロック信号（VCK）により指定された行の行選択線Wyをアクティブにし、指定された行yの全ての列の画素へとデータが転送される。

[0087] 電圧制御部32は、液晶に加える電圧であるV0/V1/Vcomの極性反転処理を行う。V0はブランキング電圧、V1は駆動電圧、Vcom（共通電圧）は液晶の対向電極10の電圧である。極性反転処理とは、V0/V1/Vcomの電圧値を等間隔で交互にGNDとVwとする処理を行うことをいう。V0とVcomは同一の位相で、V1はV0/Vcomとは1/2周期ずれた位相で印加される。また、この極性反転の周期は、データ転送部30で

の処理とは独立しており、非同期で極性反転処理される。

[0088] 図31を用いて第6の実施形態における駆動パターンについて説明する。図31は、映像信号が1秒あたり60フレーム、サブフレーム数が12個の場合について示している。WC期間は液晶表示素子内のすべての画素にサブフレーム毎のデータを転送するデータ転送期間（WC期間）を表している。フレーム期間の先頭であるT0からT1のWC期間の間にサブフレーム1のデータが転送される。T1にてサブフレーム1の全データが転送し終わると、すぐにT1からT2のWC期間の間にサブフレーム2のデータが転送される。このように、図31のT0から始まる上側の横の線が表示領域のTOP（0行）に対応し、図31の下側の横の線が表示領域のボトム（m行）に対応している。

[0089] このように12個のサブフレーム毎のデータを逐次液晶表示素子に転送するため、各画素のすべてのサブフレーム期間は、データ転送期間であるWC期間と同じとなる。1フレーム期間内において、WC期間とDC期間が交互に12回連続してあり、それぞれ先頭からSF1、SF2、…、SF11、SF12の順番でそれぞれに割り当てられたサブフレーム毎の0または1のデータがWC期間に転送され、画素内にサンプルホールドされたデータが0の場合は、その画素はブランキング状態となり、1の場合は駆動状態となる。

[0090] 次に、図32に示す第6の実施形態における駆動階調テーブルについて説明する。図31と同様、映像信号は1秒あたり60フレーム、サブフレーム数が12個、データ転送期間（WC期間）は1388[μ s]、駆動期間（DC期間）を1388[μ s]としている。図7は、駆動階調に対するサブフレーム毎のDC期間の状態を示している。図7の縦の欄の階調とは、フレームレートコントロール部24で得た4ビットのデータであって、リミッタ部25にて駆動階調の最大値である12で制限されたものである。SF1-SF12は、1フレーム内のサブフレームの順番を表している。DC期間の欄が1の場合は駆動状態であることを示す。DC期間の欄が0の場合はblank状態

であることを示す。

[0091] 図32の縦の欄に示す階調が1の場合、第1のサブフィールドであるSF1のみが駆動状態となる。階調が2の場合、SF1とSF2だけが駆動状態となる。以下、階調の数が増える高くなる毎に駆動状態となるサブフレームが増えていき、最も高い階調である12の場合、全てのサブフレームが駆動状態となる。言い換えると、階調の数が増えるにしたがい、駆動状態となるサブフレームが時間的に後方に増えていく。

[0092] 図33は、第6の実施形態における信号処理を示す図である。図34は、第6の実施形態における反射型液晶表示素子6の極性反転駆動を示す図である。

[0093] 図33を使って第6の実施形態における信号処理を説明する。図33は、第6の実施形態での信号処理を表している。時刻T0にて垂直同期信号Vsyncがアクティブとなり、フレーム期間が始まり、サブフレーム1のデータがWC期間(T0-T2)転送される。T1にて、あるy行の行選択線W(y)が選択され、あるx列のデータD(x, y)“1”が列データ線に印加される。その結果、あるx列y行の画素内のサンプルホールド部の値(サンプルホールドデータ(x, y))が“1”となる。サンプルホールド部の値が“1”の場合、電圧線V1の値が画素電極に印加される。電圧線V1が選択されると、液晶には駆動電圧Vwの電界が印加され、液晶は白として表示される。T7では、サンプルホールド部の値が“0”となるため、電圧線V0の値が画素電極に印加される。電圧線V0が選択されると、液晶にはブランキング電圧すなわち電界がかかっていないブランキング状態となり、黒が表示される。

[0094] 図33において、V0はブランキング電圧、V1は駆動電圧、Vcom(共通電圧)は液晶の対向電極10の電圧である。V0/V1/Vcomは上記の信号処理とは非同期にて極性反転駆動される。V0/V1/Vcomの電圧値は等間隔で交互にGNDとVwとされる。極性反転駆動では、GND期間とVw期間は同じであり、V0/Vcomは同じ動作をし、V1はV0/Vc

omとは反対の動作を行う。すなわち、 V_0/V_{com} がGNDのときは、 V_w となり、 V_0/V_{com} が V_w のときは、GNDとなるように制御される。また、これら極性反転の周期は、データ転送期間（WC期間）の整数分の1となる必要がある。こうすることにより、すべての画素の積算電圧は0[v]となり、焼き付き防止となる。すなわち、液晶に同じ電圧で方向の異なる電圧（ $+V_w/-V_w$ ）を同じ期間印加することにより、長時間平均して液晶に印加する電圧を $+V_w+(-V_w)=0[v]$ とすることにより、焼き付きを防止している。図34において、 V_1 が V_w 、 V_0/V_{com} がGNDとなるような状態をDCバランス+と表している。また、 V_1 がGND、 V_0/V_{com} が V_w となるような状態をDCバランスと表している。

[0095] 以上の説明のように、駆動制御部31からの指示に従い、データ転送部30は、図30に示すように複数の画素が複数の行および列に配列されている反射型液晶表示素子6の最初の行である0行から最後の行であるm行に亘って行順次に、所定番号のサブフレームデータを一定のデータ転送期間（WC期間）にて転送し、引き続いて前記サブフレームの次の番号のサブフレームデータを行順次に転送する。一方、電圧制御部32は、データ転送期間（WC期間）の開始時刻とは非同期で極性反転動作を繰り返す。すなわち、データ転送期間（WC期間）の開始時刻は、図31に示す様に、反射型液晶表示素子6の最初の行である0行から最後の行であるm行にかけて順次異なる値となるが、電圧制御部32は図31に示す様な上記の信号処理とは別に、 $V_0/V_1/V_{com}$ の極性反転処理を画素の行の如何を問わず同じ時刻に行う。そして、サブフレームデータを転送する期間が、極性反転の周期の整数倍であることが特徴である。図33で明らかなように、本実施形態では、サブフレームデータを転送する期間が、極性反転の周期の3倍となっている。

[0096] 本実施形態によれば、実施形態1の効果を有し、更に液晶表示画素内のサンプルホールド部を増やすことなく、データ転送期間の間をブランキング状態とする必要がない液晶表示装置を影響することができる。画素内のサンプルホールド部が1個で済むので、高輝度を実現可能であり、画素が小さいた

め、液晶表示素子の小型化が達成される。画素の小型化により、同じ大きさの素子により多くの画素回路を形成することが可能となり、同じ光学系を用いた場合でも、より高解像度化が可能となり、コスト的にも非常に有利になる。また、表示素子を小型化できるため、同じ解像度でより小型な表示装置を提供できる。

[0097] 第1～第6の実施形態において、入力された映像信号データのビット数をN、表示素子の駆動可能な階調数を2進数で表したときのビット数をM、誤差拡散処理により誤差として拡散されるビット数をD、フレームレートコントロールにより擬似的な階調として表現されるビット数をFとしたとき、 $N = 8$ 、 $M = 4$ 、 $D = 4$ 、 $F = 2$ である場合について説明した。しかし、N、M、D、Fの値は上記の値に限定されず、種々の値を用いて実施することができる。そのなかでも、 $N = 8 \sim 12$ 、 $M = 4 \sim 6$ 、 $D = 4 \sim 8$ 、 $F = 2 \sim 3$ であることがより好ましい。

産業上の利用可能性

[0098] 以上の説明から明らかなように、本発明は、画質劣化の原因である動画擬似輪郭をほとんど発生させず、動画像でも高画質な液晶表示装置を提供することができる。

符号の説明

[0099] 1 照明光学系、2 光、3 S偏光、4 P偏光、
 5 偏光ビームスプリッタ (PBS)、6 反射型液晶表示素子
 7 画素回路、8 画素電極、9 液晶、10 対向電極 (透明電極)、
 11 投射レンズ、12 射出光、13 スクリーン、
 16 サンプルホールド部、17 電圧選択回路、
 18 転送スイッチ部、19 サンプルホールド部
 21 ルックアップテーブル部、22 信号変換部、
 23 誤差拡散部、24 フレームレートコントロール部、
 25 リミッタ部、26 サブフレームデータ変換部、
 27 駆動階調テーブル、28 メモリ制御部、29 フレームバッファ

、

30 データ転送部、31 駆動制御部、32 電圧制御部、
33 ソースドライバ、34 ゲートドライバ
41 電界、42 横方向電界、43 シリコン基板

請求の範囲

- [請求項1] N、M、F、Dを整数としたときに、ビット数Nの入力映像信号データを逆ガンマ補正および直線補間を行ってNより大きい(M+F+D)ビットのデータに変換するルックアップテーブル部と、
- 前記ルックアップテーブル部で処理された(M+F+D)ビットのデータを誤差拡散処理により(M+F)ビットのデータに変換する誤差拡散部と、
- 前記誤差拡散部で処理された(M+F)ビットのデータをフレームレートコントロールによりMビットのデータに変換するフレームレートコントロール部と、
- 前記フレームレートコントロール部で処理されたMビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が1のとき任意のサブフレームが駆動状態となり、駆動階調が1増加する毎に駆動状態となるサブフレームが1個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していく駆動階調テーブルによりサブフレームデータを作成するサブフレームデータ変換部と、
- を備えることを特徴とする液晶表示素子の駆動装置。
- [請求項2] 前記駆動階調が1のとき駆動状態となるサブフィールドが第1のサブフィールドであることを特徴とする請求項1記載の液晶表示素子の駆動装置。
- [請求項3] 前記駆動階調が1のとき駆動状態となるサブフィールドが最後のサブフィールドであることを特徴とする請求項1記載の液晶表示素子の駆動装置。
- [請求項4] N、M、F、Dを整数としたときに、ビット数Nの入力映像信号データを直線補間してNより大きい(M+F+D)ビットのデータに変換する信号変換部と、
- 前記信号変換部で処理された(M+F+D)ビットのデータを誤差

拡散処理により (M+F) ビットのデータに変換する誤差拡散部と、

前記誤差拡散部で処理された (M+F) ビットのデータをフレームレートコントロールにより M ビットのデータに変換するフレームレートコントロール部と、

前記誤差拡散部で処理された M ビットのデータを用い、駆動階調が 1 のとき任意のサブフレームが駆動状態となり、駆動階調が 1 増加する毎に駆動状態となるサブフレームが 1 個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していくとともに、入力映像信号データに対する液晶の光出力が逆ガンマ特性となるようにサブフレーム毎の駆動期間を異ならせた駆動階調テーブルによりサブフレームデータを作成するサブフレームデータ変換部と、

を備えることを特徴とする液晶表示素子の駆動装置。

[請求項5] 前記駆動階調が 1 のとき駆動状態となるサブフィールドが第 1 のサブフィールドであることを特徴とする請求項 4 記載の液晶表示素子の駆動装置。

[請求項6] 前記駆動階調が 1 のとき駆動状態となるサブフィールドが最後のサブフィールドであることを特徴とする請求項 4 記載の液晶表示素子の駆動装置。

[請求項7] 請求項 1 から請求項 6 のうちいずれか一項記載の液晶表示素子の駆動装置と、

前記駆動装置で駆動される液晶表示素子と、

前記液晶表示素子に照明光を入射させる照明光学系と、

前記液晶表示素子から射出された変調光を投射する投射レンズと、

を備えることを特徴とする液晶表示装置。

[請求項8] N、M、F、D を整数としたときに、ビット数 N の入力映像信号データを逆ガンマ補正および直線補間を行って N より大きい (M+F+D) ビットのデータに変換する第 1 のステップと、

前記第 1 のステップで処理された (M+F+D) ビットのデータを

誤差拡散処理により (M+F) ビットのデータに変換する第2のステップと、

前記第2のステップで処理された (M+F) ビットのデータをフレームレートコントロールによりMビットのデータに変換する第3のステップと、

上記第3のステップで処理されたMビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が1のとき任意のサブフレームが駆動状態となり、駆動階調が1増加する毎に駆動状態となるサブフレームが1個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していく駆動階調テーブルによりサブフレームデータを作成する第4のステップと、

を含むことを特徴とする液晶表示素子の駆動方法。

[請求項9] 前記駆動階調が1のとき駆動状態となるサブフィールドが第1のサブフィールドであることを特徴とする請求項8記載の液晶表示素子の駆動方法。

[請求項10] 前記駆動階調が1のとき駆動状態となるサブフィールドが最後のサブフィールドであることを特徴とする請求項8記載の液晶表示素子の駆動方法。

[請求項11] N、M、F、Dを整数としたときに、ビット数Nの入力映像信号データを直線補間してNより大きい (M+F+D) ビットのデータに変換する第1のステップと、

前記第1のステップで処理された (M+F+D) ビットのデータを誤差拡散処理により (M+F) ビットのデータに変換する第2のステップと、

前記第2のステップで処理された (M+F) ビットのデータをフレームレートコントロールによりMビットのデータに変換する第3のステップと、

上記第3のステップで処理されたMビットのデータを用い、駆動階

調が1のとき任意のサブフレームが駆動状態となり、駆動階調が1増加する毎に駆動状態となるサブフレームが1個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していくとともに、入力映像信号データに対する液晶の光出力が逆ガンマ特性となるようにサブフレーム毎の駆動期間を異ならせた駆動階調テーブルによりサブフレームデータを作成する第4のステップと、

を含むことを特徴とする液晶表示素子の駆動方法。

[請求項12] 前記駆動階調が1のとき駆動状態となるサブフィールドが第1のサブフィールドであることを特徴とする請求項11記載の液晶表示素子の駆動方法。

[請求項13] 前記駆動階調が1のとき駆動状態となるサブフィールドが最後のサブフィールドであることを特徴とする請求項11記載の液晶表示素子の駆動方法。

[請求項14] 請求項1から請求項6のうちいずれか一項記載の液晶表示素子の駆動装置と、

前記駆動装置で駆動される液晶表示素子と、

前記液晶表示素子に照明光を入射させる照明光学系と、

前記液晶表示素子から射出された変調光を投射する投射レンズとを備え、

前記液晶表示素子は個々に第1のサンプルホールド部と第2のサンプルホールド部を備え、

前記第1のサンプルホールド部は所定のサブフレームに対するデータ転送期間に前記所定のサブフレームに対するデータを受け取って保持し、前記所定のサブフレームに対するデータ転送期間終了後、前記所定のサブフレームに対するデータを前記第2のサンプルホールド部に転送し、前記液晶表示素子は前記所定のサブフレームの次のサブフレームに対するデータ転送期間に前記第2のサンプルホールド部が保持するデータを元に前記所定のサブフレームの駆動を行う

ことを特徴とする液晶表示装置。

[請求項15]

入力される画像データに基づいて、1フレームの全サブフレームがステップビットパルスにより構成されるサブフレームデータを作成するサブフレームデータ作成部と、

複数の画素が複数の行および列に配列されている液晶表示素子に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを行順次に転送するデータ転送部と、

入力された0または1の前記サブフレームデータを保持するサンプルホールド部と、前記サンプルホールド部に保持された0または1の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極に供給する電圧選択部とを有する画素回路部と、

前記データ転送部の前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す電圧制御部と、

を備えることを特徴とする液晶表示素子の駆動装置。

[請求項16]

N、M、F、Dを整数としたときに、ビット数Nの入力映像信号データを逆ガンマ補正および直線補間を行ってNより大きい(M+F+D)ビットのデータに変換するルックアップテーブル部と、

前記ルックアップテーブル部で処理された(M+F+D)ビットのデータを誤差拡散処理により(M+F)ビットのデータに変換する誤差拡散部と、

前記誤差拡散部で処理された(M+F)ビットのデータをフレームレートコントロールによりMビットのデータに変換するフレームレートコントロール部と、

前記フレームレートコントロール部で処理されたMビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が1のとき第1のサブフレームが駆動状態となり、駆

動階調が1増加する毎に駆動状態となるサブフレームが1個ずつ既に駆動状態となっているサブフレームの後に向かって増加していく駆動階調テーブルによりサブフレームデータを作成するサブフレームデータ作成部と、

複数の画素が複数の行および列に配列されている液晶表示素子に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを行順次に転送するデータ転送部と、

入力された0または1の前記サブフレームデータを保持するサンプルホールド部と、前記サンプルホールド部に保持された0または1の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極に供給する電圧選択部とを持つ画素回路部と、

前記データ転送部の前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す電圧制御部と、

を備えることを特徴とする液晶表示素子の駆動装置。

[請求項17] 液晶表示装置において、

前記サブフレームデータを転送する期間が、前記極性反転の周期の整数倍であることを特徴とする請求項B1またはB2記載の液晶表示素子の駆動装置。

[請求項18] 請求項15ないし17のいずれか一項記載の液晶表示素子の駆動装置と、

前記駆動装置で駆動される液晶表示素子と、

前記液晶表示素子に照明光を入射させる照明光学系と、

前記液晶表示素子から射出された変調光を投射する投射レンズと、

を備えることを特徴とする液晶表示装置。

[請求項19] 入力される画像データに基づいて、1フレームの全サブフレームがステップビットパルスにより構成されるサブフレームデータを作成し

、
複数の画素が複数の行および列に配列されている液晶表示素子に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを行順次に転送し、

入力された0または1の前記サブフレームデータを保持し、

前記保持された0または1の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極に供給し、

前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す、

ことを含むことを特徴とする液晶表示素子の駆動方法。

[請求項20]

N、M、F、Dを整数としたときに、ビット数Nの入力映像信号データを逆ガンマ補正および直線補間を行ってNより大きい(M+F+D)ビットのデータに変換し、

前記(M+F+D)ビットのデータを誤差拡散処理により(M+F)ビットのデータに変換し、

前記(M+F)ビットのデータをフレームレートコントロールによりMビットのデータに変換し、

前記Mビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が1のとき第1のサブフレームが駆動状態となり、駆動階調が1増加する毎に駆動状態となるサブフレームが1個ずつ既に駆動状態となっているサブフレームの後に向かって増加していく駆動階調テーブルによりサブフレームデータを作成し、

複数の画素が複数の行および列に配列されている液晶表示素子に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを

行順次に転送し、

入力された0または1の前記サブフレームデータを保持し、

前記保持された0または1の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極に供給し、


前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す、

ことを含むことを特徴とする液晶表示素子の駆動方法。


[請求項21]

前記サブフレームデータを転送する期間が、極性反転の周期の整数倍であることを特徴とする請求項19または20に記載の液晶表示素子の駆動方法。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]




[図15]




[図16]




[図17]




[図19]



[図22]




[図23]




[図24]

[μ s]			[μ s]	
SF1	694	➔		833
SF2	694			763
SF3	694			694
SF4	694			624
SF5	694			555
SF6	694			555
SF7	694			589
SF8	694			625
SF9	694			695
SF10	694			729
SF11	694			798
SF12	694			868
8328			8328	


[図25]




[図26]




[図27]




[図29]




[図30]




[図31]



[図33]



[図34]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/071844

A. CLASSIFICATION OF SUBJECT MATTER G09G3/36(2006.01) i, G02F1/133(2006.01) i, G09G3/20(2006.01) i		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) G09G3/36, G02F1/133, G09G3/20		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2011 Kokai Jitsuyo Shinan Koho 1971-2011 Toroku Jitsuyo Shinan Koho 1994-2011		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2002-251173 A (Matsushita Electric Industrial Co., Ltd.), 06 September 2002 (06.09.2002), paragraphs [0192] to [0195] (Family: none)	1-21
Y	JP 2008-225105 A (Victor Company of Japan, Ltd.), 25 September 2008 (25.09.2008), paragraphs [0028], [0054] to [0057]; fig. 5 to 6 (Family: none)	1-21
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 24 November, 2011 (24.11.11)		Date of mailing of the international search report 06 December, 2011 (06.12.11)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer
Facsimile No.		Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/071844

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 4-195188 A (Fujitsu Ltd.), 15 July 1992 (15.07.1992), page 7, upper right column, lines 6 to 10 & US 5541618 A & US 5724054 A & US 6097357 A & US 6630916 B1 & EP 674303 A2 & EP 488891 A2 & DE 69122722 C & DE 69125508 C & DE 69122722 T & DE 69125508 D & KR 10-1995-0003979 B	4-6, 11-21
Y	JP 2000-200063 A (Canon Inc.), 18 July 2000 (18.07.2000), paragraphs [0056], [0064]; fig. 9, 14 & US 2002/0093480 A1 & US 6392620 B1	14
Y	JP 2005-352457 A (Victor Company of Japan, Ltd.), 22 December 2005 (22.12.2005), paragraphs [0043] to [0050]; fig. 11 to 14 (Family: none)	15-21

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. G09G3/36(2006.01)i, G02F1/133(2006.01)i, G09G3/20(2006.01)i										
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int.Cl. G09G3/36, G02F1/133, G09G3/20										
最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2011年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2011年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2011年</td> </tr> </table>			日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2011年	日本国実用新案登録公報	1996-2011年	日本国登録実用新案公報	1994-2011年
日本国実用新案公報	1922-1996年									
日本国公開実用新案公報	1971-2011年									
日本国実用新案登録公報	1996-2011年									
日本国登録実用新案公報	1994-2011年									
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)										
C. 関連すると認められる文献										
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号								
Y	JP 2002-251173 A (松下電器産業株式会社) 2002.09.06, 段落【0192】 - 【0195】 (ファミリーなし)	1-21								
Y	JP 2008-225105 A (日本ビクター株式会社) 2008.09.25, 段落【0028】, 【0054】 - 【0057】, 図5-6 (ファミリーなし)	1-21								
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。										
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献										
国際調査を完了した日 24.11.2011	国際調査報告の発送日 06.12.2011									
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 森口 忠紀 電話番号 03-3581-1101 内線 3226	2G 4402								

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 4-195188 A (富士通株式会社) 1992. 07. 15, 第7頁右上欄第6-10行 & US 5541618 A & US 5724054 A & US 6097357 A & US 6630916 B1 & EP 674303 A2 & EP 488891 A2 & DE 69122722 C & DE 69125508 C & DE 69122722 T & DE 69125508 D & KR 10-1995-0003979 B	4-6, 11-21
Y	JP 2000-200063 A (キヤノン株式会社) 2000. 07. 18, 段落【0056】, 【0064】, 図9, 14 & US 2002/0093480 A1 & US 6392620 B1	14
Y	JP 2005-352457 A (日本ビクター株式会社) 2005. 12. 22, 段落【0043】 - 【0050】, 図11-14 (ファミリーなし)	15-21