



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2007년11월07일  
(11) 등록번호 10-0773537  
(24) 등록일자 2007년10월30일

(51) Int. Cl.

G11C 11/15(2006.01)

(21) 출원번호 10-2003-0035562

(22) 출원일자 2003년06월03일

심사청구일자 2007년04월27일

(65) 공개번호 10-2004-0104967

공개일자 2004년12월14일

(56) 선행기술조사문헌

KR1019950021133 A

KR1020030034500 A

(73) 특허권자

삼성전자주식회사

경기도 수원시 영통구 매탄동 416

(72) 발명자

서순애

서울특별시관악구봉천동산4-1번지서울대학교가족  
생활동932-301

유인경

경기도수원시팔달구영통동두산아파트805동505호

(뒷면에 계속)

(74) 대리인

리앤목특허법인 이해영

전체 청구항 수 : 총 16 항


심사관 : 이선택

(54) 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법

(57) 요약

한 개의 트랜지스터와 한 개의 저항체를 포함하는 비휘발성 메모리 장치 및 그 제조 방법에 관해 개시되어 있다. 개시된 본 발명은 기관에 형성된 트랜지스터와 상기 트랜지스터의 드레인에 연결된 데이터 저장부를 구비하되, 상기 데이터 저장부가 소정의 전압 범위에서 나타나는 저항 특성이 다른 전압 범위에서 나타나는 저항 특성과 전혀 다른 데이터 저장 물질층을 포함하는 것을 특징으로 하는 1T-1R 또는 1D-1R로 구성된 비휘발성 메모리 장치를 제공한다.

대표도 - 도2



(72) 발명자

**이명재**

경기도수원시팔달구영통동벽적골한신아파트813  
동1703호

**박완준**

서울특별시강남구대치동청실아파트19동408호

---

## 특허청구의 범위

### 청구항 1

기관;

상기 기관에 형성된 트랜지스터; 및

상기 트랜지스터의 드레인에 연결된 데이터 저장부를 구비하되,

상기 데이터 저장부는 소정의 전압 범위에서 나타나는 저항 특성이 다른 전압 범위에서 나타나는 저항 특성과 전혀 다른 데이터 저장 물질층을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.

### 청구항 2

제 1 항에 있어서, 상기 데이터 저장부는 상기 데이터 저장 물질층의 상부 및 하부에 각각 상부 및 하부전극을 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.

### 청구항 3

제 2 항에 있어서, 상기 하부전극과 상기 기관 사이에 층간 절연층이 형성되어 있고, 상기 층간 절연층에 상기 드레인이 노출되는 콘택홀이 형성되어 있으며, 상기 콘택홀은 도전성 플러그로 채워진 것을 특징으로 하는 비휘발성 메모리 장치.

### 청구항 4

제 1 항에 있어서, 상기 데이터 저장 물질층은 상기 소정의 전압 범위에서 저항이 급격히 높아지는 전이금속 산화막인 것을 특징으로 하는 비휘발성 메모리 장치.

### 청구항 5

제 4 항에 있어서, 상기 전이금속 산화막은 NiO, V<sub>2</sub>O<sub>5</sub>, ZnO, Nb<sub>2</sub>O<sub>5</sub>, TiO<sub>2</sub>, WO<sub>3</sub> 또는 CoO인 것을 특징으로 하는 비휘발성 메모리 장치.

### 청구항 6

반도체 기관;

상기 반도체 기관에 형성된 스위칭 기능을 갖는 다이오드; 및

상기 다이오드에 연결된 데이터 저장부를 구비하고,

상기 데이터 저장부는 소정의 전압 범위에서 나타나는 저항 특성이 다른 전압 범위에서 나타나는 저항 특성과 전혀 다른 데이터 저장 물질층을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.

### 청구항 7

삭제

### 청구항 8

제 6 항에 있어서, 상기 데이터 저장부는 상기 데이터 저장 물질층의 상부 및 하부에 각각 상부 및 하부전극을 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.

### 청구항 9

제 8 항에 있어서, 상기 하부전극과 상기 기관 사이에 층간 절연층이 형성되어 있고, 상기 층간 절연층에 상기 드레인이 노출되는 콘택홀이 형성되어 있으며, 상기 콘택홀은 도전성 플러그로 채워진 것을 특징으로 하는 비휘발성 메모리 장치.

### 청구항 10

제 6 항에 있어서, 상기 데이터 저장 물질층은 상기 소정의 전압 범위에서 저항이 급격히 높아지는 전이금속 산화막인 것을 특징으로 하는 비휘발성 메모리 장치.

**청구항 11**

제 10 항에 있어서, 상기 전이금속 산화막은 NiO, V<sub>2</sub>O<sub>5</sub>, ZnO, Nb<sub>2</sub>O<sub>5</sub>, TiO<sub>2</sub>, WO<sub>3</sub> 또는 CoO인 것을 특징으로 하는 비휘발성 메모리 장치.

**청구항 12**

기판, 상기 기판에 형성된 트랜지스터 및 상기 트랜지스터의 드레인에 연결된 데이터 저장부를 구비하는 비휘발성 메모리 장치의 제조 방법에 있어서,

상기 데이터 저장부는 하부전극, 데이터 저장 물질층 및 상부전극을 순차적으로 적층하여 형성하되,

상기 데이터 저장 물질층은 소정의 전압 범위에서 나타나는 저항 특성이 다른 전압 범위에서 나타나는 저항 특성과 전혀 다른 물질막으로 형성하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.

**청구항 13**

제 12 항에 있어서, 상기 물질막은 상기 소정의 전압 범위에서 저항이 급격히 높아지는 전이금속 산화막으로 형성하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.

**청구항 14**

제 12 항에 있어서, 상기 전이금속 산화막은 NiO, V<sub>2</sub>O<sub>5</sub>, ZnO, Nb<sub>2</sub>O<sub>5</sub>, TiO<sub>2</sub>, WO<sub>3</sub>, 또는 CoO으로 형성하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.

**청구항 15**

반도체 기판에 다이오드를 형성하는 단계; 및

상기 반도체 기판에 상기 다이오드와 연결되도록 데이터 저장부를 형성하되,

상기 데이터 저장부는 상기 다이오드와 연결되는 하부전극, 데이터 저장 물질층 및 상부전극을 순차적으로 적층하여 형성하되,

상기 데이터 저장 물질층은 소정의 전압 범위에서 나타나는 저항 특성이 다른 전압 범위에서 나타나는 저항 특성과 전혀 다른 물질막으로 형성하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.

**청구항 16**

삭제

**청구항 17**

제 15 항에 있어서, 상기 물질막은 상기 소정의 전압 범위에서 저항이 급격히 높아지는 전이금속 산화막으로 형성하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.

**청구항 18**

제 17 항에 있어서, 상기 전이금속 산화막은 NiO, V<sub>2</sub>O<sub>5</sub>, ZnO, Nb<sub>2</sub>O<sub>5</sub>, TiO<sub>2</sub>, WO<sub>3</sub> 또는 CoO으로 형성하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.

**명세서**

**발명의 상세한 설명**

**발명의 목적**

**발명이 속하는 기술 및 그 분야의 종래기술**

- <17> 본 발명은 비휘발성 메모리 장치에 관한 것으로서, 보다 자세하게는 한 개의 트랜지스터와 데이터가 기록되는 한 개의 저항체를 포함하는 비휘발성 메모리 장치 및 그 제조 방법에 관한 것이다.
- <18> 한 개의 트랜지스터와 한 개의 저항체(이하, 1T-1R이라 함)로 구성되는 종래의 비휘발성 메모리 장치의 대표적인 것이 PRAM이다. PRAM에 사용되는 저항체는 칼코게나이드(calco-genide) 저항체인데, 칼코게나이드 저항체의 물질 상태는 형성 온도에 따라 비정질(Amorphous)이 되거나 결정질(Crystalline)이 된다. 칼코게나이드 저항체의 저항은 물질 상태가 비정질일 때 높고, 결정질일 때 낮다. PRAM은 이와 같이 칼코게나이드 저항체의 물질 상태가 변화할 때, 그 저항이 달라지는 현상을 이용하여 데이터를 기록하고 읽는 비휘발성 메모리 장치이다.
- <19> 그런데, 이러한 종래의 비휘발성 메모리 장치의 경우, 저항체가 내식각성이 우수한 물질, 곧 기존의 DRAM공정을 이용해서는 식각이 어렵거나 식각이 가능하더라도 시간이 오래 걸리는 물질이다. 이러한 원인으로 종래의 1T-1R을 포함하는 비휘발성 메모리 장치의 경우, 생산성이 낮아져서 제품 단가가 높아지게 되는데, 이러한 결과는 시장에서의 경쟁력을 상실하게 만든다.

**발명이 이루고자 하는 기술적 과제**

- <20> 따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 기존의 DRAM 공정을 그대로 사용할 수 있어 대량 생산이 가능하고, 따라서 제품의 단가를 낮출 수 있으며, 집적도에 저항체의 메모리 특성이 직접적으로 영향을 받지 않는, 한 개의 스위칭 소자(Tr 또는 다이오드)와 한 개의 저항체를 포함하는 비휘발성 메모리 장치를 제공함에 있다.
- <21> 본 발명이 이루고자 하는 다른 기술적 과제는 상기 비휘발성 메모리 장치의 제조 방법을 제공함에 있다.

**발명의 구성 및 작용**

- <22> 상기 기술적 과제를 달성하기 위하여, 본 발명은 트랜지스터와 트랜지스터의 드레인에 연결되는 데이터 저장부로 구비된 비휘발성 메모리 장치를 제공한다.
- <23> 상기 데이터 저장부는 소정의 전압 범위에서 나타나는 저항 특성이 다른 전압 범위에서 나타나는 저항 특성과 전혀 다른 데이터 저장 물질층을 포함한다.
- <24> 상기 데이터 저장 물질층의 상부 및 하부에 각각 상부 및 하부전극이 구비되어 있다.
- <25> 본 발명의 다른 실시예에 의하면, 상기 하부전극과 상기 기판 사이에 층간 절연층이 형성되어 있고, 상기 층간 절연층에 상기 드레인이 노출되는 콘택홀이 형성되어 있으며, 상기 콘택홀은 도전성 플러그로 채워져 있다.
- <26> 상기 데이터 저장 물질층은 상기 소정의 전압 범위에서 저항이 급격히 높아지는 전이금속 산화막이다.
- <27> 본 발명은 또한 상기 기술적 과제를 달성하기 위하여, 스위칭 기능을 갖는 한 개의 다이오드(Diode, 이하, 1D라 함)와 이에 연결된 한 개의 데이터 저장부를 구비하는 비휘발성 메모리 장치를 제공한다.
- <28> 여기서 상기 데이터 저장부는 상기 데이터 저장 물질층을 포함하는 것으로 자세한 구성은 상술한 바와 같다.
- <29> 상기 다른 기술적 과제를 달성하기 위하여 본 발명은 기판, 상기 기판에 형성된 트랜지스터 및 상기 트랜지스터의 드레인에 연결된 데이터 저장부를 구비하는 1T-1R로 구성된 비휘발성 메모리 장치의 제조 방법에 있어서, 상기 데이터 저장부는 하부전극, 데이터 저장 물질층 및 상부전극을 순차적으로 형성하여 형성하되, 상기 데이터 저장 물질층은 소정의 전압 범위에서 나타나는 저항 특성이 다른 전압 범위에서 나타나는 저항 특성과 전혀 다른 물질막으로 형성하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법을 제공한다.
- <30> 상기 물질막은 상기 소정의 전압 범위에서 저항이 급격히 높아지는 전이금속 산화막으로 형성한다.
- <31> 본 발명은 또한 상기 다른 기술적 과제를 달성하기 위하여, 반도체 기판에 스위칭 다이오드를 형성하는 단계와, 상기 반도체 기판에 상기 스위칭 다이오드와 연결되도록 데이터 저장부를 형성하되, 상기 데이터 저장부는 상기 스위칭 다이오드와 연결되는 하부전극, 데이터 저장 물질층 및 상부전극을 순차적으로 형성하여 형성하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법을 제공한다.
- <32> 이때, 상기 데이터 저장 물질층은 소정의 전압 범위에서 나타나는 저항 특성이 다른 전압 범위에서 나타나는 저항 특성과 전혀 다른 물질막으로 형성하는 것이 바람직하다. 상기 물질막은 상기한 바와 같다.

- <33> 이러한 본 발명을 이용하면, 전이금속 산화막을 저항체로 이용하기 때문에, 기존의 DRAM 공정을 그대로 사용할 수 있다. 따라서 제품의 생산성을 높일 수 있어 제품의 단가를 낮출 수 있다. 또한, 저항체의 저항 변화를 이용하여 데이터를 기록하거나 읽기 때문에, 집적도가 높아져서 저항체의 사이즈가 작아져도 저항체의 메모리 특성은 영향을 받지 않는다. 또한 동작 특성상 저항체에 기록된 데이터는 비과과적으로 읽혀지기 때문에, 데이터가 읽혀진 후에도 상기 저항체는 상기 데이터가 읽혀지기 전 상태가 되고, 동작 전압도 낮아지게 된다. 이것은 데이터를 읽은 후 일반적으로 실시되는 재 저장(restoration) 과정이 필요하지 않음을 의미한다.
- <34> 이하, 본 발명의 실시예에 의한 한 개의 트랜지스터와 한 개의 저항체로 구성된 비휘발성 메모리 장치 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
- <35> 도 1을 참조하면, 본 발명의 실시예에 의한 한 개의 트랜지스터와 한 개의 저항체로 구성된 비휘발성 메모리 장치는 기판(40), 기판(40)에 형성된 트랜지스터 및 상기 트랜지스터의 일 영역에 연결되도록 구비된 데이터 저장부(S)를 포함한다. 상기 트랜지스터는 기판(40)의 표층에 형성되어 있고, 도전성 불순물이 도핑된 소오스(42) 및 드레인(44)과, 소오스(42) 및 드레인(44)사이의 기판(40) 상에, 곧 채널 영역(46) 상에 형성된 게이트 적층물(48, 50)로 구성된다. 게이트 적층물(48, 50)은 순차적으로 적층된 게이트 절연막(48)과 게이트 전극(50)으로 구성된다. 데이터 저장부(S)는 드레인(44) 상에 형성되어 있다. 데이터 저장부(S)는 드레인(44)과 직접 접촉되는 하부전극(52), 하부전극(52) 상에 적층된 데이터 저장 물질층(54) 및 데이터 저장 물질층(54) 상에 적층된 상부전극(56)으로 구성된다. 데이터 저장 물질층(54)은 전압이나 전류 펄스의 크기와 방향에 따라 저항이 변화하는 물질층, 곧 가변 저항 물질층이다. 데이터 저장 물질층(54)으로 사용할 수 있는 가변 저항 물질층으로는 니켈 산화막(NiO), 바나듐 산화막(V<sub>2</sub>O<sub>5</sub>), 아연 산화막(ZnO), 니오븀 산화막(Nb<sub>2</sub>O<sub>5</sub>), 티타늄 산화막(TiO<sub>2</sub>), 텅스텐 산화막(WO<sub>3</sub>), 코발트 산화막(CoO) 등과 같은 전이금속 산화막이 바람직하다.
- <36> 후술되지만, 이러한 전이금속 산화막은 다음과 같은 특성을 갖고 있다.
- <37> 곧, 상기 전이금속 산화막에 특정값의 전압이나 전류가 인가되어 상기 전이금속 산화막의 저항이 특정값이 된 경우, 상기 전이금속 산화막에 외부에서 새로운 특정값의 전압이나 전류인가 될 때까지 상기 전이금속 산화막의 특정 저항값은 그대로 유지된다.
- <38> 계속해서, 기판(40) 상에 상기 트랜지스터를 덮고, 데이터 저장부(S)를 둘러싸는 층간 절연층(60)이 형성되어 있다. 그리고 층간 절연층(60)의 상부전극(56) 상에 형성된 부분은 제거되어 상부전극(56)의 상부면은 노출된다. 층간 절연층(60) 상으로 플레이트 전극(58)이 적층되어 있다. 플레이트 전극(58)은 상부전극(56)의 노출된 부분의 전면과 연결되어 있다. 플레이트 전극(58)과 상부전극(56)은 동일 물질일 수 있다.
- <39> 도 1에서 참조번호 61은 드레인(44)에 연결되어 드레인 전류(Id)를 센싱하여 증폭하는 전류 증폭기를 나타낸다.
- <40> 도 2는 도 1에 도시한 비휘발성 메모리 장치의 등가회로를 준다. 도 2에서 참조 부호 Tr은 상기한 트랜지스터를 나타내고, Rv는 데이터 저장 물질층(54)에 해당되는 가변 저항체를 나타낸다.
- <41> 도 3은 도 1에 도시한 메모리 장치의 변형예를 보여준다.
- <42> 구체적으로, 도 3을 참조하면, 기판(40) 상에 소오스(42), 게이트 적층물(48, 50) 및 드레인(44)을 덮는 제1 층간 절연층(62)이 적층되어 있다. 제1 층간 절연층(62)의 표면은 편평하다. 제1 층간 절연층(62)에 드레인(44)이 노출되는 콘택홀(h1)이 형성되어 있다. 콘택홀(h1)은 도전성 플러그(64)로 채워져 있다. 제1 층간 절연층(62) 상에 도전성 플러그(64) 전면과 접촉되는 데이터 저장부(S)가 적층되어 있다. 제1 층간 절연층(62) 상으로 데이터 저장부(S)를 덮는 제2 층간 절연층(66)이 적층되어 있다. 제2 층간 절연층(66)에 데이터 저장부(S)의 상부전극(56)이 노출되는 비어홀(h2)이 형성되어 있다. 제2 층간 절연층(66) 상으로 비어홀(h2)을 채우는 플레이트 전극(58)이 형성되어 있다.
- <43> 한편, 도시하지는 않았지만, 데이터 저장부(S)의 구성요소들은 비 스택형으로 구비될 수 있다.
- <44> 예를 들면, 데이터 저장부(S)의 하부전극(52)이 실린더 형태이고, 데이터 저장 물질층(54)이 실린더 형태의 하부전극(52) 표면에 형성될 수 있다. 또는 하부전극(52)이 원기둥 형태이고, 이러한 하부전극(52)의 표면에 데이터 저장 물질층(54)이 형성될 수 있다.
- <45> 다음에는 도 4 및 도 5를 참조하여 상기한 비휘발성 메모리 장치의 데이터 저장부(S)가 갖는 특성에 대해 설명한다.

- <46> 도 4는 데이터 저장부(S)의 데이터 저장 물질층(54)이 니켈 산화막일 때이고, 도 5는 데이터 저장 물질층(54)이 티타늄 산화막일 때이다.
- <47> 도 4 및 도 5에서 가로축은 데이터 저장부(S)에 인가되는 전압을 나타내고, 세로축은 상기 전압에 따른 소오스(42)와 드레인(44)간에 흐르는 드레인 전류(Id)를 나타낸다.
- <48> 도 4에서 참조부호 G1은 데이터 저장부(S)의 저항, 보다 정확하게는 데이터 저장 물질층(54)의 저항값이 낮아졌을 때 적용되는 전류-전압 곡선을 보여주는 제1 그래프를 나타낸다. 그리고 참조부호 G2는 데이터 저장 물질층(54)의 저항값이 높아졌을 때(드레인 전류값이 낮을 때) 적용되는 전류-전압 곡선을 보여주는 제2 그래프를 나타낸다.
- <49> 제1 그래프(G1)를 참조하면, 데이터 저장 물질층(54)에 인가되는 전압에 비례해서 드레인 전류(Id)가 변화하는 것을 알 수 있다. 그러나 데이터 저장 물질층(54)에 인가되는 전압이 제1 전압(V1)(V1>0)이 되면서 데이터 저장 물질층(54)의 저항이 갑자기 커지고 데이터 저장 물질층(54)의 드레인 전류(Id)는 급격히 작아짐을 알 수 있다. 데이터 저장 물질층(54)의 이러한 상태는 데이터 저장 물질층(54)에 제2 전압(V2)(V2>V1)이 인가 될 때까지 유지된다. 곧, 데이터 저장 물질층(54)에 전압이 인가되는 중에  $\Delta V(V1 \sim V2)$  동안은 데이터 저장 물질층(54)의 저항이 급격히 높아지게 된다. 계속해서 데이터 저장 물질층(54)에 인가되는 전압이 제2 전압(V2)보다 커지면서 데이터 저장 물질층(54)의 저항은 다시 급격히 낮아져 데이터 저장 물질층(54)의 드레인 전류(Id) 변화는 데이터 저장 물질층(54)에 제1 전압(V1)보다 작은 전압이 인가될 때와 동일하게, 인가되는 전압에 비례함을 알 수 있다.
- <50> 한편, 본 발명자는 실험을 통해서 제1 전압(V1)보다 큰 전압 범위에서 데이터 저장 물질층(54)에 어떤 값의 전압이 인가되었느냐에 따라 제1 전압(V1)보다 작은 전압에서 측정된 전류값은 상기 측정 전압이 동일하더라도 다른 것을 알 수 있었다.
- <51> 구체적으로, 데이터 저장 물질층(54)에 제3 전압(V3>V2)을 인가하여 데이터 저장 물질층(54)이 제1 저항값을 갖게 한 후, 데이터 저장 물질층(54)에 제1 전압(V1)보다 작은 전압을 인가하였을 때는 데이터 저장 물질층(54)으로부터 제1 그래프(G1)에 따른 전류값(저항값)이 측정되었다(이하, 제1 경우라 함).
- <52> 반면, 데이터 저장 물질층(54)에 제1 전압(V1)보다 크거나 같되, 제2 전압(V2)보다 작거나 같은 소정의 전압(V1 ≤ V ≤ V2)을 인가하여 도 4에 도시한 바와 같이 데이터 저장 물질층(54)이 제2 저항값(>제1 저항값)을 갖게 한 후, 데이터 저장 물질층(54)에 제1 전압(V1)보다 작은 전압을 인가하였을 때는 데이터 저장 물질층(54)으로부터 제2 그래프(G2)에 따른 전류값(저항값)이 측정되었다(이하, 제2 경우라 함).
- <53> 제1 전압(V1)보다 작은 소정의 전압에서, 제2 그래프(G2)를 따라 측정된 전류값은 제1 그래프(G1)를 따라 측정된 전류값보다 훨씬 작다. 저항값의 경우는 반대로 된다. 이것은 제1 전압(v1)보다 작은 소정의 전압에서 데이터 저장 물질층(54)으로부터 서로 다른 두 전류값이 측정될 수 있음을 의미한다. 측정되는 두 전류값은 각각 데이터 저장 물질층(54)에 기록된 데이터 "0" 및 "1"에 해당된다.
- <54> 이렇게 볼 때, 상기 제1 경우는 데이터 저장 물질층(54)에 데이터 "1"을 기록하고 읽는 경우이고, 상기 제2 경우는 데이터 저장 물질층(54)에 데이터 "0"을 기록하고 읽는 경우인 것을 알 수 있다.
- <55> 상기 제1 및 제2 경우에 대한 데이터 값의 지정은 임의적인 것이다. 따라서, 상기 제1 경우는 데이터 "0"을 기록하고 읽는 경우가 될 수 있고, 상기 제2 경우는 데이터 "1"을 기록하고 읽는 경우가 될 수 있다.
- <56> 한편, 데이터 저장 물질층(54)이 티타늄 산화막일 때, 데이터 저장 물질층(54)의 전압-전류 특성은 도 5에 도시한 바와 같이 도 4에 도시한 그것과 다른 것을 알 수 있다.
- <57> 도 5에서, 참조부호 G3 및 G5는 데이터 저장부(S)에 음의 전압, 예컨대 제5 전압(V5)보다 작은 음 전압(V)(|V| ≥ |V5|>0)이 인가된 후, 데이터 저장 물질층(54)의 저항값은 급격히 낮아지는데, 이때 적용되는 전류-전압 곡선을 보여주는 제3 및 제5 그래프를 나타낸다. 그리고 참조부호 G4 및 G6은 데이터 저장부(S)에 양의 전압, 예컨대 제4 전압(V4)보다 큰 전압(V)(V ≥ V4>0)이 인가된 후, 데이터 저장 물질층(54)의 저항이 급격히 커졌을 때(드레인 전류값이 낮을 때), 적용되는 전류-전압 곡선을 보여주는 제4 및 제6 그래프들을 나타낸다.
- <58> 제4 및 제6 그래프들(G4, G6)을 참조하면, 제4 전압(V4)보다 큰 전압이 데이터 저장부(S)에 인가된 후, 데이터 저장 물질층(54)의 전압-전류 특성은 양 전압 영역에서는 제4 그래프(G4)를 따라, 음 전압 영역에서는 제6 그래프(G6)를 따라 변화하므로, 데이터 저장부(S)에 제4 전압(V4)보다 큰 전압이 인가된 후에 데이터 저장 물질층(54)의 높은 저항 특성은 데이터 저장부(S)에 음의 제5 전압(V5)이 인가될 때까지 유지됨을 알 수 있다(이하,

제3 경우).

- <59> 또한, 제3 및 제5 그래프들(G3, G5)을 참조하면, 데이터 저장부(S)에 음의 제5 전압(V5)보다 작은 전압이 인가된 후, 데이터 저장 물질층(54)의 전압-전류 특성은 음 전압 영역에서는 제5 그래프(G5)를 따라, 양 전압 영역에서는 제3 그래프(G3)를 따라 변화하므로, 데이터 저장부(S)에 음의 제5 전압(V5)보다 작은 전압이 인가된 후에 데이터 저장 물질층(54)의 낮은 저항 특성은 데이터 저장부(S)에 양의 제4 전압(V4)이 인가될 때까지 유지됨을 알 수 있다(이하, 제4 경우).
- <60> 상기 제3 및 제4 경우를 통해서, 데이터 저장 물질층(54)은 음의 제5 전압(V5)에서 양의 제4 전압(V4)사이의 유효한 소정 전압에서 두 개의 전류값(또는 두개의 저항값)을 갖는다는 것을 알 수 있다. 이것은 곧 데이터 저장 물질층(54)이 상기 두 전압사이에서 두 가지 상태를 갖는다는 것을 의미하고, 두 상태 중 하나는 데이터 "1"에 대응되고, 나머지는 데이터 "0"에 대응될 수 있음을 의미한다.
- <61> 데이터 저장 물질층(54)의 이러한 상태는 데이터 저장부(S)에 제4 전압(V4) 이상 또는 제5 전압(V5) 이하의 전압을 데이터 저장부(S)에 인가함으로써 결정되는 반면, 데이터 저장 물질층(54)의 상기 상태를 측정하기 위해 인가되는 전압은 제4 전압(V4)보다 작거나 제5 전압(V5)보다 크므로, 데이터 저장 물질층(54)의 상태를 측정할 후(읽은 후)에도 데이터 저장 물질층(54)의 상태는 측정전 상태 그대로 유지된다.
- <62> 이것은 데이터 저장 물질층(54)에 저장된 데이터를 읽은 후에도 데이터 저장 물질층(54)에 저장된 데이터는 읽기 전 상태로 온전하게 유지됨을 의미한다.
- <63> 도 6 및 도 7은 상기한 데이터 저장 물질층(54)의 전압-전류 특성을 이용하여 데이터 저장 물질층(54)에 데이터를 기록하고, 기록된 데이터를 읽기 위해 또는 소거하기 위해 데이터 저장부(S)에 인가되는 전압 펄스의 예를 보여준다.
- <64> 도 6은 데이터 저장 물질층(54)이 니켈 산화막일 때, 데이터 저장 물질층(54)에 인가되는 전압 펄스를, 도 7은 데이터 저장 물질층(54)이 티타늄 산화막일 때, 데이터 저장 물질층(54)에 인가되는 전압 펄스를 각각 보여준다.
- <65> 먼저, 도 6을 참조하면, 참조부호  $V_{w2}$ 는 데이터 저장 물질층(54)에 데이터, 예컨대 "1"을 기록하기 위해 데이터 저장 물질층(54)에 인가하는 제2 쓰기 전압 펄스를 나타낸다. 제2 쓰기 전압 펄스( $V_{w2}$ )는 도 4의 제3 전압(V3)에 해당하는 값이다. 참조부호  $V_{r3}$ 는 데이터 저장 물질층(54)에 기록된 데이터 "1"을 읽기 위해 데이터 저장 물질층(54)에 인가하는 제3 읽기 전압 펄스를 나타낸다. 제3 읽기 전압 펄스( $V_{r3}$ )는 도 4의 제1 전압(V1)보다 작은 값에 해당된다.
- <66> 도 4의 제1 그래프(G1)로부터 데이터 저장 물질층(54)에 제3 전압(V3)이 인가되는 경우, 데이터 저장 물질층(54)은 저항이 낮은 상태가 되고, 이러한 상태는 데이터 저장 물질층(54)에 제1 전압(V1)보다 작은 전압이 인가될 때에도 그대로 유지된다. 따라서 제1 전압(V1)보다 작은 전압에 해당되는 도 6의 제3 읽기 전압 펄스( $V_{r3}$ )를 데이터 저장 물질층(54)에 인가하였을 때, 데이터 저장 물질층(54)으로부터 측정되는 전류값은 데이터 저장 물질층(54)에 제1 전압(V1)과 제2 전압(V2)사이의 전압을 인가하였을 때, 측정되는 전류값보다 훨씬 크게 된다. 이러한 결과를 통해서 데이터 저장 물질층(54)에 데이터 "1"이 기록된 것을 알 수 있다.
- <67> 계속해서, 도 6의 참조부호  $V_{e2}$ 는 데이터 저장 물질층(54)에 데이터 "0"을 기록하기 위해 데이터 저장 물질층(54)에 인가하는 제3 쓰기 전압 펄스( $V_{e2}$ )를 나타낸다. 제3 쓰기 전압 펄스( $V_{e2}$ )는 도 4의 제1 전압(V1)과 제2 전압(V2)사이의 전압에 해당된다. 따라서 제3 쓰기 전압 펄스( $V_{e2}$ )는 제2 쓰기 전압 펄스( $V_{w2}$ )보다 작고, 데이터 저장 물질층(54)에 제3 쓰기 전압 펄스( $V_{e2}$ )가 인가되는 경우, 데이터 저장 물질층(54)의 저항은 급격히 높아진다(도 4 참조). 데이터 저장 물질층(54)의 이러한 상태는 데이터 저장 물질층(54)에 인가되는 전압펄스가 제1 전압(V1)보다 작을 때도 그대로 유지된다(도 4의 제2 그래프(G2) 참조).
- <68> 도 6에서 참조부호  $V_{r4}$ 는 데이터 저장 물질층(54)으로부터 데이터 "0"을 읽기 위해 데이터 저장 물질층(54)에 인가하는 제4 읽기 전압 펄스를 나타낸다. 제4 읽기 전압 펄스( $V_{r4}$ )는 도 4의 제1 전압(V1) 보다 작은 전압에 해당된다. 그리고 데이터 "0"을 읽는 것이기 때문에, 데이터 저장 물질층(54)에 제4 읽기 전압 펄스( $V_{r4}$ )를 인가하였을 때, 데이터 저장 물질층(54)으로부터 측정되는 전류값은 데이터 "1"을 읽을 때보다 훨씬 작게 된다.
- <69> 한편, 데이터 저장 물질층(54)에 기록된 데이터는 단순히 데이터 저장부(S)에 상기 데이터를 기록할 때 인가한 전압펄스와 극성이 반대인 전압펄스를 인가함으로써 소거할 수 있다.

- <70> 도 7을 참조하면, 참조부호  $V_{w1}$ 은 데이터 저장 물질층(54)에 소정의 데이터, 예컨대 "1"을 기록하기 위해 데이터 저장 물질층(54)에 인가하는 제1 쓰기 전압 펄스를 나타낸다. 그리고  $V_{r1}$ 은 제1 쓰기 전압 펄스( $V_{w1}$ )가 인가되어 데이터 저장 물질층(54)에 기록된 데이터 "1"을 읽기 위해 데이터 저장부(S)에 인가되는 제1 읽기 전압 펄스를 나타낸다. 제1 읽기 전압 펄스( $V_{r1}$ )는 제1 쓰기 전압 펄스( $V_{w1}$ )보다 작은 것으로( $V_{r1} < V_{w1}$ ), 0보다 크고 제4 전압( $V_4$ )보다 작다( $0 < V_{r1} < V_4$ ).
- <71> 상기한 바와 같이, 제1 읽기 전압 펄스( $V_{r1}$ )가 제1 쓰기 전압 펄스( $V_{w1}$ )보다 작을 뿐만 아니라 극성도 같기 때문에, 데이터 저장 물질층(54)에 제1 읽기 전압 펄스( $V_{r1}$ )가 인가되더라도 데이터 저장 물질층(54)의 저항값은 변하지 않는다.
- <72> 이것은 데이터 저장 물질층(54)에 제1 읽기 전압 펄스( $V_{r1}$ )가 인가되더라도 데이터 저장 물질층(54)에 기록된 데이터는 파괴되거나 손상되지 않는다는 것을 의미한다.
- <73> 상기한 바와 같이, 데이터 저장 물질층(54)이 티타늄 산화막인 경우, 데이터 저장 물질층(54)의 저항은 음의 제5 전압( $V_5$ )에서 급격히 낮아지므로, 상기 음의 제5 전압( $V_5$ )은 제1 쓰기 전압 펄스( $V_{w1}$ )가 인가되어 데이터 저장 물질층(54)에 기록된 데이터를 소거하는 전압이 될 수 있다.
- <74> 도 7에서 참조부호  $V_{E1}$ 은 제5 전압( $V_5$ )에 해당되는 제1 소거 전압 펄스를 나타낸다. 데이터 저장 물질층(54)에 제1 소거 전압 펄스( $|V_{E1}| > V_{r1}$ )가 인가되면서 데이터 저장 물질층(54)의 저항이 급격히 낮아져서 그에 기록된 데이터는 소거된다. 데이터 저장 물질층(54)의 저항이 낮아진 상태는 데이터 저장 물질층(54)에 다른 데이터가 기록된 것으로 간주할 수 있고, 제1 소거 전압 펄스( $V_{E1}$ )는 데이터 저장 물질층(54)에 상기 다른 데이터, 예컨대 "0"을 기록하기 위한 쓰기 전압이기도 하다.
- <75> 계속해서 도 7의 참조부호  $V_{r2}$ 는 제2 읽기 전압 펄스으로써, 제1 소거 전압 펄스( $V_{E1}$ )가 인가된, 곧 데이터 "0"이 기록된 데이터 저장 물질층(54)으로부터 데이터 "0"을 읽기 위해 인가된다. 제2 읽기 전압 펄스( $V_{r2}$ )는 제1 소거 전압 펄스( $V_{E1}$ )의 절대치보다 작다( $V_{r2} < |V_{E1}|$ ). 따라서 데이터 저장 물질층(54)에 제1 소거 전압 펄스( $V_{E1}$ )가 인가된 후, 제2 읽기 전압 펄스( $V_{r2}$ )가 인가되더라도 데이터 저장 물질층(54)은 제1 소거 전압 펄스( $V_{E1}$ )가 인가된 후의 저항을 그대로 유지한다.
- <76> 이와 같이 데이터 저장 물질층(54)은 데이터를 기록할 때 인가된 전압에 따라 데이터를 읽을 때 측정되는 전류값의 차이가 분명하다. 때문에 데이터를 정확하게 읽을 수 있다. 아울러 데이터를 읽기 위해 인가되는 전압이 데이터 기록시의 데이터 저장 물질층(54)의 특성이 그대로 유지되는, 데이터 기록시보다 낮은 전압이므로, 데이터를 읽은 후에도 데이터 저장 물질층(54)의 데이터 기록 상태는 온전하게 유지될 수 있다. 따라서 데이터를 읽은 후 종래의 메모리 장치에서 통상적으로 실시되는 재 저장 과정이 필요하지 않다.
- <77> 한편, 도 2에 등가회로로 도시한 본 발명의 실시예에 의한 비휘발성 메모리 장치에서 스위칭 소자로 사용된 트랜지스터( $Tr$ )는 다른 스위칭 소자, 예컨대 스위칭용 다이오드로 대체될 수 있다. 도 8은 이에 대한 것으로 한 개의 다이오드(D)와 한 개의 가변 저항체( $R_v$ )로 구성된, 곧 1D-1R로 구성된 비휘발성 메모리 장치의 등가회로를 보여준다.
- <78> 다음에는 도 9를 참조하여 도 1에 도시한 비휘발성 메모리 장치의 제조 방법을 설명한다.
- <79> 도 9와 함께 도 1을 참조하면, 상기 제조 방법의 제1 단계(S1)는 기판(40)에 트랜지스터를 형성하는 단계이다. 제2 단계(S2)는 기판(40) 상에 상기 트랜지스터의 드레인(44)에 연결되는 데이터 저장부(S)를 형성하는 단계이다. 제2 단계(S2)에서 기판(40)의 드레인(44) 상에 하부전극(52), 데이터 저장 물질층(54) 및 상부전극(56)을 순차적으로 형성한다. 데이터 저장 물질층(54)은 인가되는 전압에 따라 저항이 변하는 전이금속 산화막으로 형성하는 것이 바람직하다. 예를 들면, 니켈 산화막(NiO), 바나듐 산화막( $V_2O_5$ ), 아연 산화막(ZnO), 니오븀 산화막( $Nb_2O_5$ ), 티타늄 산화막( $TiO_2$ ), 텅스텐 산화막( $WO_3$ ), 코발트 산화막(CoO) 등으로 형성한다. 제3 단계(S3)는 기판(40) 상에 상기 트랜지스터 및 데이터 저장부(S)를 덮는 층간 절연층(60)을 형성하는 단계이다. 제4 단계(S4)는 데이터 저장부(S)의 상부 전극(56)을 노출시키고, 층간 절연층(60) 상에 상부 전극(56)의 노출된 부분과 접촉되는 플레이트 전극(58)을 형성하는 단계이다. 데이터 저장 물질층(54)이 니켈 산화막으로 형성된 경우, 플레이트 전극(58)은 기판(40) 상에 형성된 모든 셀들(미도시)의 데이터 저장부들에 포함된 상부전극들 모두와 접촉되는 플레이트 패드로 대신할 수 있다.




<16>

D: 다이오드


S: 데이터 저장부

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7



도면8



도면9

