

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5664892号
(P5664892)

(45) 発行日 平成27年2月4日(2015.2.4)

(24) 登録日 平成26年12月19日(2014.12.19)

(51) Int.Cl.	F I
HO4J 11/00 (2006.01)	HO4J 11/00 Z

請求項の数 29 (全 31 頁)

(21) 出願番号	特願2009-530737 (P2009-530737)	(73) 特許権者	509098043
(86) (22) 出願日	平成19年10月5日(2007.10.5)		コーダ ワイヤレス ピーティーワイ リ
(65) 公表番号	特表2010-506463 (P2010-506463A)		ミテッド
(43) 公表日	平成22年2月25日(2010.2.25)		COHDA WIRELESS PTY
(86) 国際出願番号	PCT/AU2007/001506		LTD
(87) 国際公開番号	W02008/040088		オーストラリア、5067 サウス オー
(87) 国際公開日	平成20年4月10日(2008.4.10)		ストラリア、ケント タウン、フラートン
審査請求日	平成22年10月5日(2010.10.5)		ロード 85、スイート 5
(31) 優先権主張番号	2006905545		Suite 5, 85 Fullart
(32) 優先日	平成18年10月5日(2006.10.5)		on Road, Kent Town, S
(33) 優先権主張国	オーストラリア(AU)		outh Australia 5067
(31) 優先権主張番号	2006905618		(AU)
(32) 優先日	平成18年10月10日(2006.10.10)	(74) 代理人	100098604
(33) 優先権主張国	オーストラリア(AU)		弁理士 安島 清
前置審査			最終頁に続く

(54) 【発明の名称】 通信ネットワークにおける受信機性能の改善

(57) 【特許請求の範囲】

【請求項 1】

通信受信機と共に動作するプリプロセッサであり、
通信路を介して送信される入力信号を受け取るように動作する入力と、
前記入力信号とフィードバック信号に基づき前記通信路の少なくとも1つの特徴を推定するとともに、前記入力信号に関連する周波数オフセット推定値を形成するように動作する通信路推定器と、

前記少なくとも1つの推定された特徴および前記周波数オフセット推定値に従って前記入力信号を調整するように動作する信号調整器と、該信号調整器は前記通信路推定器に供給される前記フィードバック信号を生成する前方誤り訂正ユニットを含むものであり、

前記調整された信号を前記通信受信機に提供する出力と
を備えるプリプロセッサ。

【請求項 2】

前記信号調整器が時間領域フィルタを備える請求項 1 に記載のプリプロセッサ。

【請求項 3】

前記通信路推定器の出力に基づき前記時間領域フィルタの1つまたは複数の係数を決定するように動作する係数計算器
をさらに備える請求項 2 に記載のプリプロセッサ。

【請求項 4】

前記信号調整器が周波数領域の前記入力信号を調整する請求項 1 に記載のプリプロセッサ

10

20

サ。

【請求項 5】

前記信号調整器が、
前記入力信号と前記通信路推定器の出力を合成するように動作する合成器
を備える請求項 4 に記載のプリプロセッサ。

【請求項 6】

前記合成器が、
最大比合成器 (M R C)、
ゼロフォーシング合成器、および
最小平均二乗誤差合成器
からなるグループの中から選択される請求項 5 に記載のプリプロセッサ。 10

【請求項 7】

前記通信路推定器が前記合成器の出力に従って前記少なくとも 1 つの特徴を推定する請求項 5 または 6 に記載のプリプロセッサ。

【請求項 8】

前記信号調整器がさらに変調ユニットを備え、前記通信路推定器が、
復調され、再変調された前記合成器の出力、および
復調され、F E C 復号され、F E C 再符号化され、再変調された前記合成器の出力
からなるグループの中から選択される出力で駆動される請求項 5 から 7 のいずれか 1 項に
記載のプリプロセッサ。 20

【請求項 9】

前記通信受信機が R F / P H Y / M A C 受信機であり、使用に際して 1 つまたは複数の
アンテナと前記通信受信機の間で動作するプリプロセッサである請求項 1 ~ 8 のいずれか
1 項に記載のプリプロセッサ。

【請求項 10】

前記プリプロセッサが 1 つまたは複数の R F 回路から前記入力信号を受け取り、前記通信
受信機に出力信号を再送信するブリッジとして動作する請求項 1 ~ 9 のいずれか 1 項に
記載のプリプロセッサ。

【請求項 11】

前記通信受信機の取得回路を迂回するように動作する請求項 1 ~ 10 のいずれか 1 項に
記載のプリプロセッサ。 30

【請求項 12】

前記プリプロセッサが P H Y モジュールとして動作する請求項 1 ~ 8 のいずれか 1 項に
記載のプリプロセッサ。

【請求項 13】

前記通信受信機の P H Y モジュールを迂回するように動作する請求項 12 に記載のプリ
プロセッサ。

【請求項 14】

前記プリプロセッサが I E E E 8 0 2 . 1 1 準拠の受信機と共に動作する請求項 1 ~ 1
3 のいずれか 1 項に記載のプリプロセッサ。 40

【請求項 15】

前記入力信号が実質的に調整なしで前記入力から前記出力に渡されるバイパスモードを
有する請求項 1 ~ 14 のいずれか 1 項に記載のプリプロセッサ。

【請求項 16】

異なる長さの 2 つの自己相関を利用する取得回路
をさらに備える請求項 1 ~ 15 のいずれか 1 項に記載のプリプロセッサ。

【請求項 17】

前記通信受信機に提供される前記調整された信号に含めるための少なくとも 1 つのプリ
アンブルを格納するデータ記憶装置、
少なくとも 1 つのプリアンブルと任意選択でいくつかのデータシンボルが前記入力から 50

前記出力に渡される手段、

前記通信受信機に提供される前記調整された信号に含めるためのプリアンブルをフィルタリングするフィルタ、および

前記プリアンブルの一部が、前記調整された信号に含める前に調整され、または削除される手段

のうちの少なくとも1つをさらに備える請求項1～16のいずれか1項に記載のプリプロセッサ。

【請求項18】

前記出力が、

・前記入力信号が前記入力によって検出される場合、短いプリアンブル、
・前記入力信号のタイミングが取得されるとすぐに、長いプリアンブル、
・繰り返し出力される前記短いプリアンブル、次いで、前記入力信号の前記タイミングが取得されるとすぐに、前記長いプリアンブル、および

・繰り返し出力される前記短いプリアンブルの一部、次いで、前記入力信号の前記タイミングが取得されるとすぐに、前記長いプリアンブル

のうちの少なくとも1つを出力する請求項1～17のいずれか1項に記載のプリプロセッサ。

【請求項19】

前記プリプロセッサがIEEE802.11RF回路からのステータス信号および制御信号を処理し、前記出力が前記処理されたステータス信号および制御信号を出力する請求項1～18のいずれか1項に記載のプリプロセッサ。

【請求項20】

前記入力複数の入力信号を受け取るように動作する請求項1～19のいずれか1項に記載のプリプロセッサ。

【請求項21】

前記複数の入力信号の中から入力信号を選択するように動作する選択器を備える請求項20に記載のプリプロセッサ。

【請求項22】

1つまたは複数のRF回路を備えるプリプロセッサ、

使用に際して1つまたは複数のアンテナと前記通信受信機の間で動作するプリプロセッサ、および

使用に際して1つまたは複数のRF回路と前記通信受信機の間で動作するプリプロセッサ

からなるグループの中から選択される請求項20または21に記載のプリプロセッサ。

【請求項23】

前記信号調整器が前記通信受信機の所定の機能に従って前記入力信号を調整するように構成されている請求項1～22のいずれか1項に記載のプリプロセッサ。

【請求項24】

前記通信受信機が動作する通信路の範囲を広げるように構成されている請求項1～23のいずれか1項に記載のプリプロセッサ。

【請求項25】

少なくとも1つのプリプロセッサ対応ノードを備える通信システムであって、

請求項1～24のいずれか1項に記載のプリプロセッサと、

前記プリプロセッサから調整された信号を受け取る通信受信機とを備える通信システム。

【請求項26】

前記通信システムがIEEE802.11ネットワークであり、

カバレージクラスを増大させることによりプリプロセッサ対応ノードにおける遅延を補償する遅延補償器、

IEEE802.11MAC/PHYのSIFS時間を低減することによりプリプロセ

10

20

30

40

50

ッサ対応ノードにおける遅延を補償する遅延補償器、

SIFS時間をPIFS時間まで増大させることによりプリプロセッサ対応ノードにおける遅延を補償する遅延補償器、

前記通信路から受け取られる前記入力信号のデータ転送速度より高いデータ転送速度で前記プリプロセッサから信号を出力することによりプリプロセッサ対応ノードにおける遅延を補償する遅延補償器、および

IEEE 802.11 MAC / PHYのCCA信号を早くアサートすることによりプリプロセッサ対応ノードにおける遅延を補償する遅延補償器
からなるグループの中から選択される遅延補償器を備える請求項25に記載の通信システム。

10

【請求項27】

通信受信機に提供するための信号を前処理する方法であって、

通信路を介して送信される入力信号を受け取ること、

前記入力信号と前方誤り訂正ユニットから生成されるフィードバック信号とに基づき前記通信路の少なくとも1つの特徴を推定すること、

前記入力信号に関連する周波数オフセット推定値を形成すること、

前記少なくとも1つの推定された特徴、前記周波数オフセット推定値、および前記通信受信機の所定の機能に従って前記入力信号を調整すること、および

前記調整された信号を前記通信受信機に提供すること

を含む方法。

20

【請求項28】

機械可読プログラムコードが実行されるデータ処理装置の動作を、

通信路を介して送信される入力信号を受け取ること、

前記入力信号と前方誤り訂正ユニットから生成されるフィードバック信号とに基づき前記通信路の少なくとも1つの特徴を推定すること、

前記入力信号に関連する周波数オフセット推定値を形成すること、

前記少なくとも1つの推定された特徴、前記周波数オフセット推定値、および通信受信機の所定の機能に従って前記入力信号を調整すること、および

前記調整された信号を前記通信受信機に提供すること

を含む、通信受信機に提供するための信号を前処理する方法を実行するように制御する前記プログラムコードが記録された機械可読記憶媒体。

30

【請求項29】

機械可読プログラムコードが実行されるデータ処理装置の動作を、

通信路を介して送信される入力信号を受け取ること、

前記入力信号と前方誤り訂正ユニットから生成されるフィードバック信号とに基づき前記通信路の少なくとも1つの特徴を推定すること、

前記入力信号に関連する周波数オフセット推定値を形成すること、

前記少なくとも1つの推定された特徴、前記周波数オフセット推定値、および通信受信機の所定の機能に従って前記入力信号を調整すること、および

前記通信受信機の前記調整された信号を提供すること

を含む、通信受信機に提供するための信号を前処理する方法を実行するように制御する前記プログラムコードを含むコンピュータプログラム。

40

【発明の詳細な説明】

【技術分野】

【0001】

本発明は通信システムに関し、詳細には、通信ネットワークにおける受信機の性能を高めることに関する。

【背景技術】

【0002】

通信システムは、図1に示すように、通信路20で隔てられた送信機10と受信機30

50

としてモデル化され得る。送信機 10 はデータを、通信路 20 を介した送信に適する信号に変換する。通信路は送信信号を何らかの形でひずませることがある。受信機が目標とするのは、信号から通信路ひずみの影響を除去し、信号を元のデータの推定値に変換することである。

【0003】

受信機は通信路推定器を含み得る。通信路推定器は、通信路を介した伝送によりひずんでいる受信信号を観測し、この観測値に基づいて通信路推定値を生成する。通信路ひずみには、振幅ひずみ、周波数オフセット、位相オフセット、ドップラー効果、またはレイリーフェージングやライスフェージングやマルチパス通信路といったメモリを備える通信路から生じるひずみ、または相加性雑音や干渉が含まれ得る。受信機は、通信路推定値を使用して通信路の影響を除去し、送信されたデータの推定値を生成する。

10

【0004】

理想的な受信機（別称 Genie 援用 (Genie-aided) 受信機）では、通信路推定値は完全になり、送信データの推定値は最適になるはずである。しかし、実際には、通信路推定値が完全でなく、そのため送信データの推定値が準最適なものとなることもある。さらに、多くの受信機は用途の狭い種類の通信路を介して動作するように設計されている。このような受信機が、その目的と異なる種類の通信路を介して送信されたデータを受信するのに使用された場合、その通信路推定値は誤った通信路推定値を生成する可能性がより高くなり、従って性能が低下し得る。

20

【0005】

欧州電気通信標準化機構 (ETSI) によって公開された DVB-H (Digital Video Broadcast Handheld) 規格は、地上波規格 (DVB-T) を拡張したものである。DVB-H は、電池式ハンドヘルド端末にマルチメディアサービスを放送する効率のよい手段を規定するためのものである。DVB-H は、その地上波先行規格との下位互換性を有する。

【0006】

これらの規格は、

「Digital video broadcasting (DVB); transmission system for handheld terminals (DVB-H), ETSI EN 302 304 V1.1.1 (2004-11)」、欧州電気通信標準化機構、および

30

「Digital video broadcasting (DVB); framing structure, channel coding and modulation for digital terrestrial television, ETSI EN 300 744 V1.5.1 (2004-11)」、欧州電気通信標準化機構

として公開されている。

【0007】

DVB-H 規格の目的には以下が含まれる。

- ロバストなモバイル接続性、
- サービスエリアの最大化、
- 低電力消費、
- インパルス干渉の緩和、および
- セル間のユーザローミング

40

これらの目的に留意して、規格は表 1 に記載される構成要素を含む。

【表 1】

表 1 DVB-H特有の構成要素

構成要素	層	必須/任意選択	規定される目的
タイムスライシング	リンク	必須	平均電力消費を低減し、シームレスなハンドオーバを可能にする
DVB-Hシグナリング	物理	必須	高速サービス探索およびハンドオーバ
MPE-FEC	リンク	任意選択	モバイル通信路におけるC/Nおよびドップラー性能を向上させ、インパルス干渉の許容度を改善する
4Kモード	物理	任意選択	移動度とSFNサイズとをトレードオフする
深さ方向シンボルインターリーブ	物理	任意選択	2K、4Kモードでのロバスト性の改善

10

20

【0008】

移動性が存在するとき、DVB波形は、移動性によって誘発されるドップラーにより副搬送波が相互に干渉し合う搬送波間干渉(ICI)の影響を受けることがある。

この問題に対処するために、DVB-H規格は2Kモードおよび8Kモードに「4K」モードを追加することによりDVB-Tを拡張している。この場合の数は、送信されるDVB波形を生成するのに使用されるFFTにおける副搬送波の数を指す。所与の帯域幅の信号について、副搬送波がより多いことは、副搬送波同士がより近く、ドップラーに対する脆弱性がより高いことを意味する。8Kモードは特にドップラーの影響を受けやすい。4Kモードは、2Kモードによって提供されるような、より幅の広い副搬送波と、8Kモードによって提供されるより長いサイクリックプレフィックス(cyclic prefix)の間の折衷とみなされる。

30

【0009】

またDVBは、波形が2つのやり方で復調され得る階層モードも有する。一方の方法はより低いデータ転送速度におけるより信頼性の高い復調をもたらし、他方の方法は、復調するのがより難しいが、より高いデータ転送速度をもたらす。より高いデータ転送速度のモードで復調することができれば、エンドユーザへのサービスが向上する。

送信される波形には、受信機におけるコヒーレントな復調および復号のための通信路推定を可能にするようにパイロットシンボルが挿入される。DVBにおいては、任意の所与の直交周波数分割多重化(OFDM)シンボルにおいて、副搬送波のおおよそ9分の1がこのために使用される。サービスエリアと移動度の境界では、受信機がこのようなパイロットだけを使用して正確な通信路推定値を導出する能力が弱まる。

40

【0010】

本明細書における従来技術への言及はいずれも、この従来技術がオーストラリアまたは他の管轄区域における周知の一般的知識の一部を形成するものであること、またはこの従来技術が当分野の技術者によって関連性を有するものであると確認され、理解され、評価されることが合理的に期待され得ることを肯定し、またはいずれかの形でそれを示唆するものではなく、そのようにみなすべきではない。

【先行技術文献】

【特許文献】

【0011】

50

- 【特許文献1】米国公開特許第2004/0264561号明細書
 【特許文献2】オーストラリア仮特許出願第2005904528号明細書
 【特許文献3】PCT出願PCT/AU2006/001201明細書
 【特許文献4】PCT出願PCT/AU2007/000231明細書
 【特許文献5】PCT出願PCT/AU2007/000722明細書
 【特許文献6】オーストラリア仮特許出願第2006902812号明細書

【非特許文献】

【0012】

【非特許文献1】Digital video broadcasting (DVB) ; transmission system for handheld terminals (DVB-H), ETSI EN 302 304 V1.1.1 (2004-11), European Telecommunications Standards Institute 10

【非特許文献2】Digital video broadcasting (DVB) ; framing structure, channel coding and modulation for digital terrestrial television, ETSI EN 300 744 V1.5.1 (2004-11), European Telecommunications Standards Institute

【非特許文献3】IEEE 802.11 WG, IEEE 802.11 Wireless Local Area Networks (WLAN), <http://grouper.ieee.org/groups/802/11/> 20

【発明の概要】

【発明が解決しようとする課題】

【0013】

本発明の目的は、既存の構成の1つまたは複数の不都合点を実質的に克服し、または少なくとも改善することである。

【課題を解決するための手段】

【0014】

本発明の第1の態様によれば、通信受信機と共に動作するプリプロセッサであって、通信路を介して送信される入力信号を受け取るように動作する入力と、入力信号に基づき通信路の少なくとも1つの特徴を推定するように動作する通信路推定器と、 30

少なくとも1つの推定された特徴に従って入力信号を調整するように動作する信号調整器と、

調整された信号を通信受信機に提供する出力とを備えるプリプロセッサが提供される。

【0015】

本発明の第2の態様によれば、通信受信機に提供するための信号を前処理する方法であって、 40

通信路を介して送信される入力信号を受け取ること、

入力信号に基づき通信路の少なくとも1つの特徴を推定すること、

少なくとも1つの推定された特徴に従って入力信号を調整すること、および

調整された信号を通信受信機に提供すること

を含む方法が提供される。

【0016】

本発明の別の態様によれば、機械可読記録媒体に記録された機械可読プログラムコードであり、プログラムコードが実行されるデータ処理装置の動作を、

通信路を介して送信される入力信号を受け取ること、

入力信号に基づき通信路の少なくとも1つの特徴を推定すること、 50

少なくとも1つの推定された特徴に従って入力信号を調整すること、および調整された信号を通信受信機に提供することを含む、通信受信機に提供するための信号を前処理する方法を実行するように制御するプログラムコードを含むコンピュータプログラム製品が提供される。

また、プリプロセッサを組み込んだ通信システムも説明される。

【0017】

本発明の別の態様によれば、マルチキャリア通信システムにおいてシンボルを復号する方法であって、

a) 通信システムにおいて伝送路を介して送信される符号化シンボルを受け取ること、
b) マルチキャリアシステムにおける少なくとも1つの搬送波に対する搬送波間干渉の影響を特徴付ける伝送路のモデルを推定すること、および

c) 予測される搬送波間干渉の影響を除去するために推定モデルを使用して受信シンボルを復号すること、を含む方法が提供される。

【0018】

本発明の別の態様によれば、マルチキャリア無線通信システム用の受信機における搬送波間干渉の予測および除去の方法であって、

パイロットシンボルに基づき第1の平滑化直接通信路を推定すること、
軟送信シンボル推定値と硬送信シンボル推定値を生成するために第1の平滑化直接通信路推定値を使用して受信シンボルを復号すること、

パイロットと第1の硬送信シンボル推定値を使用して第2の平滑化直接通信路を推定すること、

第1の軟送信シンボル推定値と第2の硬送信シンボル推定値を生成するために第2の平滑化直接通信路推定値を使用して受信シンボルを復号すること、

パイロットシンボルと第2の硬送信シンボル推定値を使用して第3の平滑化直接通信路を推定すること、および

まず、第1の軟送信シンボル推定値を使用して観測値から直接通信路干渉の現在の推定値を除去しておいて、少なくとも隣接する副搬送波の平滑化搬送波間干渉通信路を推定すること

を含む方法が提供される。

【0019】

好ましくはこの方法は、
通信路推定値に従った少なくとも1つの副搬送波からの干渉の消去、
情報ビット推定値を返すために干渉消去された副搬送波を復号することを含む。

加えてこの方法は、平滑通信路推定値に従って、復号の前に干渉消去されたシンボルを合成することを含んでもよい。

この方法は、

パイロットシンボルと現在の硬復号結果を使用して新しい平滑化直接通信路を推定すること、

まず、現在の軟送信シンボル推定値を使用して観測値から直接通信路干渉の現在の推定値を除去しておいて、少なくとも隣接する副搬送波の平滑化搬送波間干渉通信路を推定すること、

通信路推定値に従った少なくとも1つの副搬送波からの干渉の消去、

新しい軟送信シンボル推定値と硬送信シンボル推定値を生成するために平滑化直接通信路推定値を使用して受信シンボルを復号すること

の1または複数回の追加反復を含んでもよい。

【0020】

通信路推定値の平滑化は、
低域フィルタによる畳込み、

FFT、窓掛けおよびIFFTによる変換のどちらかを使用して達成されてもよい。

複数受信機アンテナへの一般化は、各アンテナごとに1組の通信路を定義し、復号プロセスの復調段をベクトル化することにより達成され得る。

また、FFTの出力に存在するICIは、測定された周波数オフセットの時間領域系列を訂正するFFT前モジュールに局部周波数オフセット推定値をフィードバックすることによっても低減され得る。この訂正は、前方のみで行われてもよく、遡及的に、すなわち、周波数オフセット推定値が受信機の適用時に変化する場合、所与のOFDMシンボルがFFTにより複数回変換されるものとして行われてもよい。

後続のリードソロモン復号の前の消去予測の使用を可能にし、それによってシステムの誤り訂正機能を向上させるために、(事後確率復号などによる)畳込み符号の軟出力復号が使用されてもよい。

【0021】

本発明の別の態様によれば、マルチキャリア無線通信システム用の受信機における搬送波間干渉の予測および除去の方法であって、

パイロットシンボルに基づき第1の平滑化直接通信路を推定すること、

軟送信シンボル推定値と硬送信シンボル推定値を生成するために第1の平滑化直接通信路推定値を使用して受信シンボルを復号すること、

パイロットシンボルと硬送信シンボル推定値を使用して次の平滑化直接通信路を推定すること、および

好ましくは、まず、軟送信シンボル推定値を使用して観測値から直接通信路干渉の現在の推定値を除去しておいて、少なくとも隣接する副搬送波の平滑化搬送波間干渉通信路を推定すること

を含む方法が提供される。

【0022】

好ましくはこの方法は、

通信路推定値に従った少なくとも1つの副搬送波からの干渉の消去、

情報ビット推定値を返すために干渉消去された副搬送波を復号すること

を含む。

【図面の簡単な説明】

【0023】

次に図面を参照して本発明の実施形態を説明する。

【図1】通信システムを示す概略図である。

【図2】プリプロセッサを組み込んだ通信システムを示す概略図である。

【図3】時間領域プリプロセッサ構造を示す概略図である。

【図4】周波数領域プリプロセッサ構造を示す概略図である。

【図5】最大比合成器(MRC)を備える周波数領域プリプロセッサ構造を示す図である。

【図6】復調を備える周波数領域プリプロセッサ構造を示す図である。

【図7】前方誤り訂正(FEC)復号を備える周波数領域プリプロセッサ構造を示す図である。

【図8】衛星通信路モデルを示す概略図である。

【図9a】従来のIEEE 802.11a通信の流れ図である。

【図9b】従来のIEEE 802.11a受信機実装を示す概略図である。

【図10】プリプロセッサ対応IEEE 802.11a受信機実装を示す概略図である。

【図11】プリプロセッサ対応IEEE 802.11a受信機とプリプロセッサなしの受信機を含む通信ネットワークの一部を示す概略図である。

【図12】第1のIEEE 802.11aプリプロセッサ周波数領域実施形態を示す概略的ブロック図である。

【図13】図13のプリプロセッサで使用するためのLLR計算器とビタビ復号器からな

10

20

30

40

50

る F E C ブロックを示す概略図である。

【図 1 4】図 1 3 のプリプロセッサで使用するための L L R 計算器と A P P 復号器からなる F E C ブロックを示す概略図である。

【図 1 5】I E E E 8 0 2 . 1 1 a プリプロセッサ取得処理を示す図である。

【図 1 6】I E E E 8 0 2 . 1 1 a プリアンブル構造を示す図である。

【図 1 7】待ち時間のより低い第 2 の I E E E 8 0 2 . 1 1 a プリプロセッサ周波数領域実施形態を示す概略図である。

【図 1 8】時間領域処理を使用する第 3 の I E E E 8 0 2 . 1 1 a プリプロセッサを示す概略図である。

【図 1 9】硬または軟判定再変調を備える周波数領域処理を使用した別の I E E E 8 0 2 . 1 1 a プリプロセッサを示す概略図である。

【図 2 0】搬送波間干渉 (I C I) の影響の予測および除去に使用され得る F E C 制約モジュールを示す概略図である。

【図 2 1】通信路推定値の直接成分を推定するのに使用され得るモジュールを示す概略図である。

【図 2 2】図 2 2 の直接通信路推定器の I C I 消去および訓練の態様のさらなる詳細を示す図である。

【図 2 3】通信路推定値の I C I 成分を推定するモジュールを示す概略図である。

【図 2 4】図 2 4 の I C I 通信路推定器の I C I 消去および訓練の態様の詳細を示す図である。

【図 2 5】図 2 1 の F E C モジュールで使用される I C I 消去および合成ブロックを示す概略図である。

【図 2 6】図 2 1 ~ 図 2 6 の各モジュールを使用した、軟再変調に基づく I C I の予測および除去のスケジュールを示す図である。

【図 2 7】図 2 1 ~ 図 2 6 の各モジュールを使用した、硬再変調に基づく I C I の予測および除去のスケジュールを示す図である。

【図 2 8】図 2 1 ~ 図 2 6 の各モジュールを使用した I C I の予測および除去の代替のスケジュールを示す図である。

【図 2 9】図 2 1 ~ 図 2 6 の各モジュールを使用した I C I の予測および除去の代替のスケジュールを示す図である。

【発明を実施するための形態】

【 0 0 2 4 】

プリプロセッサ

通信ネットワークにおいて通信受信機の性能を向上させるために受信機の前に配置され得るプリプロセッサの実施形態を説明する。プリプロセッサは、受信機によって観測される通信路を受信機の機能により良く適合するように調整する。

説明するプリプロセッサは、

D V B - T、D V B - H、I E E E 8 0 2 . 1 1、I E E E 8 0 2 . 1 6、3 G P P 2 などの無線通信システム、

衛星通信システム、および

A D S L、H o m e P l u g などの有線通信システム

に適用される可能性を有する。説明するプリプロセッサは、受信性能を向上させるために一連の既存の通信受信機と組み合わせられてもよい。一構成では、プリプロセッサは、非モバイル用の屋内通信路で動作するように設計された既存の I E E E 8 0 2 . 1 1 受信機がモバイル用の屋外通信路で動作するように受信機と組み合わせられる。

【 0 0 2 5 】

プリプロセッサは、システム性能を向上させるために受信機への信号入力を調整するのに使用されてもよい。これを図 2 に示す。プリプロセッサ 4 0 は、通信路 2 0 の影響を受けている信号を取得し、受信機 3 0 への信号出力が、受信機 3 0 の機能に適合する別の通信路の影響を受けているように見えるようその信号を処理する。プリプロセッサ 4 0 の使

10

20

30

40

50

用により、既存の受信機が動作し得る通信路の範囲が広がる。既存の受信機を容易に調整することができない場合（既存の受信機が特定用途向け集積回路（ASIC）であるときなど）には、受信機は、その機能を超える通信路の性能要件を満たし得ないこともある。このような場合、既存の受信機の前にプリプロセッサ40を追加して、受信機30が動作し得る通信路の範囲を広げることができる。

【0026】

プリプロセッサ40は受信信号に基づいて通信路20の推定を行う。次いでこの通信路推定値を使用して、通信路の影響を除去し、または調整する。プリプロセッサ40が目標とするのは、受信機への入力を、受信機の観測する実効通信路が、受信機が動作することのできる範囲内になるような形にすることである。

10

【0027】

図3に、時間領域で実施されたプリプロセッサ40のブロック図を示す。プリプロセッサ40への入力が、通信路推定器42とフィルタ41に提供される。この場合通信路推定器42は時間領域の入力を取得し、推定器出力はモジュール39により、受信信号を、受信信号が通信システムにおける実際の通信路とは異なる通信路の影響を受けているかのように見えるよう調整する時間領域フィルタ41のフィルタ係数を計算するのに使用される。フィルタ41の出力は受信機30に提供される。

【0028】

図4に、周波数領域で実施された別のプリプロセッサ40の一般的なブロック図を示す。この場合受信信号はまず時間領域から周波数領域に変換される。マップブロック43が周波数領域信号を、通信システムにおける実際の通信路20とは異なる通信路の影響を受けているかのように見えるよう調整し、次いでこの信号が時間領域に戻され、出力される。通信路推定器42は、入力として、時間領域の受信信号44、または周波数領域の受信信号45、または時間領域と周波数領域両方の受信信号44、45を使用する。また通信路推定器42は任意選択で、周波数領域のマッピング信号46、または時間領域のマッピング信号47、または周波数領域と時間領域両方のマッピング信号46、47を使用してもよい。マップブロック43によって行われるマッピングは通信路推定器42によって生成される通信路推定値に基づくものである。

20

【0029】

図5に、周波数領域プリプロセッサ構造40の一変形のブロック図を示す。この場合時間領域から周波数領域への変換が高速フーリエ変換（FFT）48を使用して行われ、周波数領域から時間領域への変換が逆高速フーリエ変換（IFFT）49を使用して行われる。周波数領域受信信号は、最大比合成器（MRC）50を使用して通信路推定器ブロック42の出力と合成される。通信路推定器42は入力として、時間領域の受信信号、または周波数領域の受信信号、または時間領域と周波数領域両方の受信信号を使用する。また通信路推定器は任意選択で、周波数領域のMRC出力信号、または時間領域のMRC出力信号、または周波数領域と時間領域両方のMRC出力信号を使用してもよい。

30

【0030】

図6に、周波数領域プリプロセッサ構造の別の変形のブロック図を示す。この場合周波数領域でMRC50により出力される調整された入力信号は、通信路推定器42に指示するのに使用される前に、まず復調され、次いで再変調される。通信路推定器42は入力として、時間領域の受信信号、または周波数領域の受信信号、または時間領域と周波数領域両方の受信信号を使用する。また通信路推定器は任意選択で、周波数領域の再変調信号、または時間領域の再変調信号、または周波数領域と時間領域両方の再変調信号を使用してもよい。

40

【0031】

図7に、周波数領域プリプロセッサ構造の別の変形のブロック図を示す。この場合周波数領域でMRC50により出力される調整された入力信号は、通信路推定器42に指示するのに使用される前に、まず復調され、次いで前方誤り訂正（FEC）ブロック51で復号、再符号化され、次いで再変調される。通信路推定器42は入力として、時間領域の受

50

信信号、または周波数領域の受信信号、または時間領域と周波数領域両方の受信信号を使用する。また通信路推定器 4 2 は任意選択で、周波数領域の再変調信号、または時間領域の再変調信号、または周波数領域と時間領域両方の再変調信号を使用してもよい。

図 5、図 6、図 7 において、FFT 4 8 と IFFT 4 9 とはそれぞれ、任意の形の時間 / 周波数領域変換、または周波数 / 時間領域変換で置き換えられてもよい。また MRC 5 0 も、最小平均二乗誤差 (MMSE) 合成器やゼロフォーシング合成器といった任意の形の信号合成器で置き換えられてもよい。

【0032】

プリプロセッサ 4 0 が適用され得る通信路 2 0 の一例が、周波数オフセット通信路である。周波数オフセット通信路は、送信される信号に周波数オフセットを導入する。受信機が周波数オフセットを正確に推定することができる場合には、通信路の影響を除去することができる。最大 10 kHz までの周波数オフセットで動作するように設計されている受信機 3 0 の場合を考える。周波数オフセットが、例えば、100 kHz である場合、性能は非常に低くなる可能性が高い。そうではなく、通信路推定器 4 2 が 100 kHz の周波数オフセットに対処し得るプリプロセッサ 4 0 において使用される場合、プリプロセッサは通信路の影響を除去することができるはずである。これは、10 kHz の周波数オフセットにしか対処することのできない既存の受信機を、最大 100 kHz までの周波数オフセットを有する通信路上で使用させ、それによって既存の受信機が動作し得る通信路の範囲を広げることになる。

【0033】

プリプロセッサ 4 0 が適用され得る通信路 2 2 の別の例は衛星通信路である。衛星通信路は、図 8 に示すように、パス遅延を伴うライスフェージングを特徴とする。典型的な海事 (すなわち海上の船舶が静止衛星を介してやりとりする) 衛星通信路は、K 係数 10 dB、フェージング帯域幅 0.7 Hz、パス遅延 0 マイクロ秒を有する。典型的な航空用 (すなわち空中の飛行機が静止衛星を介してやりとりする) 衛星通信路は、K 係数 20 dB、フェージング帯域幅 100 Hz、パス遅延 15 マイクロ秒を有し得る。海事衛星通信路で動作するように設計された受信機は、より粗い航空用衛星には対処し得ない。この場合、海事衛星通信路用に設計された受信機 3 0 の前にプリプロセッサ 4 0 を追加して、受信機 3 0 を航空用衛星通信路上でうまく機能させることができる。

プリプロセッサ 4 0 が適用され得る別の通信路 2 4 の例は、例えば、IEEE 802.11 WG, 「IEEE 802.11 Wireless Local Area Networks (WLAN)」, <http://grouper.ieee.org/groups/802/11/> に記載されている、IEEE 802.11a 無線機によって使用される通信路である。

【0034】

従来の IEEE 802.11a 通信の流れ図を図 9 a に示す。送信機は入力データに対する一連の操作、すなわち、スクランブル、FEC 符号化、インターリーブ、変調、IFFT、サイクリックプレフィックス追加、アップサンプリング、およびフィルタリングを実施する。生じる信号は伝送路を介して送信され、相補的受信機が受信信号をフィルタにかけ、ダウンサンプリングし、受信信号は、同期され、サイクリックプレフィックスが除去され、FFT によって周波数領域に変換される。FFT の出力は通信路推定器と、通信路推定器の出力を使用する復調器に提供される。復調信号はデインターリーブされ、FEC 復号され、スクランブル解除される。これらの受信機はマルチパス通信路用に設計されている。従来の IEEE 802.11a 受信機は、低い RMS 遅延広がり (200 ナノ秒未満など) および低いドップラー周波数 (300 Hz 未満など) を特徴とする、屋内の移動度の低い通信路用に設計されている。これらの受信機は、屋外の移動度の高い通信路に使用されると、障害を生じ得る。しかし、屋外のモバイル通信路の高い RMS 遅延広がり高いドップラー周波数に対処することのできる通信路推定器および信号プロセッサを実施することができる。

【0035】

そのような通信路推定器および信号プロセッサがプリプロセッサに組み込まれている場合、プリプロセッサは、既存のIEEE 802.11a受信機が対処することのできる程度まで通信路の影響を低減し得る。そのようなプリプロセッサは、屋内の移動度の低い通信路用に設計されている従来のIEEE 802.11a ASIC受信機を、屋外の移動度の高い通信路上で使用することを可能にする。

【0036】

以下で説明する例示の実施形態はすべてIEEE 802.11aプリプロセッサである。しかし、これらの技法は他の通信システムに適用されてもよい。説明するプリプロセッサは無線周波数(RF)回路、媒体アクセス制御(MAC)回路および物理層(PHY)回路を含む通信受信機に関連するものである。RF/PHY/MACを含むプロトコルにはIEEE 802.16およびIEEE 802.11が含まれる。また、説明するプリプロセッサは、DVB-HおよびDVB-Tの状況で使用されてもよく、これらはRF/PHYを含む。ADSLやHomePlugといったプリプロセッサを使用し得る他の関連用途はPHY/MACだけを含む。

10

【0037】

本明細書で説明するプリプロセッサは、例えば、特定用途向け集積回路(ASIC)など、ハードウェアとして実施されてもよい。他のハードウェア実装形態には、それだけに限らないが、フィールドプログラマブルゲートアレイ(FPGA)、構造化ASIC、デジタル信号プロセッサおよびディスクリート論理が含まれる。あるいは、プリプロセッサは、コンピュータシステム内で実行可能な1つまたは複数のアプリケーションプログラムのようなソフトウェアとして実施されてもよい。ソフトウェアはコンピュータ可読媒体に格納され、コンピュータシステムが実行するためにコンピュータ可読媒体からコンピュータシステムにロードされてもよい。コンピュータプログラムを記録しているコンピュータ可読媒体がコンピュータプログラム製品である。そのような媒体の例には、それだけに限らないが、CD-ROM、ハードディスクドライブ、ROM、集積回路が含まれる。またプログラムコードは、例えば、無線伝送路や、別のコンピュータもしくはネットワーク接続装置へのネットワーク接続などのコンピュータ可読伝送媒体を介して伝送されてもよい。

20

【0038】

一実施形態では、プリプロセッサ40は、IEEE 802.11a通信路からマルチパスおよび移動性の影響を除去し、後続の復調および処理のためにIEEE 802.11a受信機に調整された信号を提示するように設計される。図9bに、IEEE 802.11ノードの典型的な実装形態53を示す。この場合、市販のIEEE 802.11RF ASIC 55がアンテナ54上で受け取られる信号をベースバンドにダウンコンバートし、この信号を市販のIEEE 802.11PHY/MAC ASIC 56に渡し、そこで信号が処理され、いくつかの可能なインターフェースを介してデータがユーザに出力される。図10に、プリプロセッサ40のASIC実装形態を組み込んだIEEE 802.11ノード60のモデルを示す(他の実装形態も可能である)。この場合、2つの市販のIEEE 802.11RF ASIC 63、64が2つの別個のアンテナ61、62上で受け取られる信号をベースバンドにダウンコンバートし、これらの信号をプリプロセッサ40に渡す。プリプロセッサ40はこれら2つの信号を合成し、生じる信号から通信路の影響の一部または全部を除去してから、処理された信号を市販のIEEE 802.11PHY/MAC ASIC 56に渡し、そこで前と同様に信号が処理され、出力される。図示のプリプロセッサ40の実施形態は、2つのアンテナ61、62からの信号を使用するが、1つのアンテナまたは3つ以上のアンテナを使用することもできる。他の実施形態では、信号合成の代替としてアンテナ選択を行ってもよい。

30

40

【0039】

図11に、プリプロセッサを組み込んだIEEE 802.11ノードのシステムの可能な実施形態を示す。この図には、IEEE 802.11ネットワークにおいて、プリプロセッサ対応ノード70が標準(すなわち非プリプロセッサ対応)ノード72と共存し得る

50

ことが示されている。

一構成では、プリプロセッサはアナログベースバンド入力および出力を使用する。しかし、他にもいくつか以下のような可能なインターフェースがある。

デジタルベースバンド信号。これは、RF ASICおよび/またはPHY/MAC ASICがデジタルベースバンドインターフェースを有することを必要とし、または外部のアナログ/デジタルおよびデジタル/アナログ変換器が使用される。

取得後ベースバンド信号。これは、PHY/MAC ASICがPHY取得機能を迂回させることができることを必要とするはずである。

PHY後復調信号。これは、PHY/MAC ASICがそのPHYを迂回させることができることを必要とするはずである。またこの構成では、MACのみのASICを使用することも可能なはずである。

10

PHYブリッジ。この構成では、プリプロセッサがMACおよび送信機を組み込んでおり、データをPHY/MAC ASICに再送信するはずである。

RF入力。この構成では、RF ASICの機能がプリプロセッサASICに組み込まれているはずである。

RF出力。この構成では、プリプロセッサASICが独立のRF ASICからベースバンド信号を受け取り、統合RF/MAC/PHY ASICにRF信号を出力する。

RF入力およびRF出力。この構成は、RF ASICとMAC/PHY ASICが統合されている市販のIEEE 802.11無線機と共に機能するはずである。プリプロセッサASICはアンテナから直接RFの信号を受け取り、それらの信号を処理し、RFでRF/MAC/PHY ASICに出力するはずである。この場合に行うべき重要なことは、プリプロセッサASICのRF入力とRF出力が干渉し合わないようにすることである。これは、RF出力の電力レベルを極めて低く保つことにより、かつ/または信号を入力で使用される通信路と異なる通信路上で出力することによって達成され得る。

20

IEEE 802.11プリプロセッサのインターフェースは、複数の製造者によるRF ASICおよびPHY/MAC ASICがサポートされるように設計され得る。

【0040】

プリプロセッサ40は、(おそらくは若干の遅延を除いて)調整なしで既存の受信機30に信号を通過させる。またこのバイパスモードは、プリプロセッサ対応ノード70の動作を、標準ノード(すなわち非プリプロセッサ対応ノード)72と見分けがつかないもの

30

にすることもできる。

図12に、IEEE 802.11aプリプロセッサの好ましい実施形態80を示す。この実施形態は、その内容が相互参照により本明細書に組み込まれる、2004年12月30日に公開された米国公開特許第2004/0264561号「Filter structure for iterative signal processing」明細書、2005年8月22日に出願されたオーストラリア仮特許出願第2005904528号明細書および関連するPCT出願第PCT/AU2006/001201号明細書、2007年2月27日に出願されたPCT出願第PCT/AU2007/000231号「Method and system for communication in a wireless network」明細書、ならびに2007年5月24日に出願された第PCT/AU2007/000722号明細書「Method and apparatus for multicarrier communications」において定義されているアルゴリズムから導出されるアルゴリズムを使用する。

40

【0041】

プリプロセッサ80は、2つのRF ASIC(63、64など)からベースバンド信号を取得し、ブロック81において自動利得制御(AGC)、DCオフセット除去、およびフィルタリングを行う。フィルタリングされた信号は取得ブロック82に出力され、そこで有効な送信フレームの先頭が識別される。フレームが有効である場合、フレームは高速フーリエ変換(FFT)48を使用して時間領域から周波数領域に変換される。FFTブロック48からの出力は、通信路推定器ブロック42と、図示の構成では最大比合成器

50

(MRC)ブロックである線形合成器ブロック83の両方に進む。最大比合成器ブロック83は、FFTブロック48と通信路推定器ブロック42の出力を合成する。MRCブロック83の出力は前方誤り訂正(FEC)ブロック84に供給される。次いでFECブロック84の出力が通信路推定器42に指示するのに使用される。またFECブロック84の出力は逆高速フーリエ変換(IFFT)ブロック85にも渡され、そこで時間領域に逆変換され、サイクリックプレフィックス(CP)が挿入される。ブロック85の出力はブロック86でフィルタリングされ、プリプロセッサ80から出力される。

【0042】

線形合成器ブロック83は、最大比アルゴリズムの代替として、最小平均二乗誤差(MSE)アルゴリズムまたはゼロフォーシングアルゴリズムを使用してもよい。

10

FECブロック84は、ビタビ復号器ブロック、再符号化器/マップブロック、および任意選択のLLR計算器ブロック(図13)を使用してもよく、事後確率(APP)復号器ブロック、再符号化器/マップブロックおよび任意選択のLLR計算器(図14)を使用してもよい。

プリプロセッサ80の別の実施形態では、オーストラリア仮特許出願第2006902812号の優先権を主張するPCT特許出願PCT/AU2007/000722に示すように、第2のFEC復号器が再符号化の前に使用される。これはより多くの待ち時間を導入するが復号利得を増大させる。

【0043】

IEEE802.11aプリプロセッサ80の好ましい実施形態は、短いプリアンプルの語長(すなわち20MHzで16サンプル=0.8マイクロ秒)に等しい長さの遅延の自己相関を伴う初期取得の方法を使用する。次いで、8サンプルに等しい長さの遅延の別の自己相関がこの第1の自己相関から減算されて、CWおよびDCオフセット拒絶が提供される。この初期取得は、ピーク値からの降下(descender)の数を数えることによって検出される(図15参照)。ピーク値は、降下数が増分される前には事前定義される閾値を上回っていないなければならない。降下の数が閾値を超えた後で、取得が生じたとみなされる。実装において最小限の待ち時間が生じ、待ち時間はサンプルだけを受信する制約条件によるものであると仮定した場合、短いプリアンプルの初期取得判定の待ち時間は、長いプリアンプルへの20MHzにおける32サンプルである。この遅延は、短いプリアンプルの開始後1.6マイクロ秒またはパケットの開始後9.6マイクロ秒である。

20

30

【0044】

IEEE802.11aプリプロセッサ80の好ましい実施形態では、待ち時間を低減するのに格納されたプリアンプルが使用される。この場合、短いプリアンプルと長いプリアンプルがデータストア87に格納され、プリプロセッサ80が着信パケットを取得すると出力される。これは、プリプロセッサ80がより低い遅延でプリアンプルを出力し始めることができることを意味する。

プリプロセッサ80の別の実施形態では、通信路から受け取られるプリアンプルが、プリプロセッサの出力に受け渡される。

IEEE802.11aプリプロセッサの別の実施形態では、格納され、または受け渡されたプリアンプルが、MAC/PHYASICに見える通信路の連続性を保証するように処理される。MAC/PHYASIC56は信号に関してさらに独自の通信路推定および除去を行うため、ASIC56には、性能損失なしで復調することのできる信号が提示され得る。

40

【0045】

IEEE802.11aプリプロセッサ80の好ましい実施形態では、短いプリアンプルの一部分を出力するだけで待ち時間が低減される。この構成では、プリプロセッサ80は、より少ない数の短いプリアンプルのサブワードを出力し、その場合短いプリアンプルは10反復のサブワードで構築されている。図16にIEEE802.11aの構造を示す。

IEEE802.11aプリプロセッサ80の別の実施形態では、MAC/PHY A

50

S I C 5 6 にパケットが検出されたという短いプリアンプルを即座に出力し始めることによって取得遅延が低減される。その場合、タイミングが長いプリアンプルから決定された後で、プリプロセッサ 8 0 は短いプリアンプルの送信を停止し、格納された長いプリアンプルを送信し始めることができる。送信は 2 つのやり方のうちの 1 つで開始することができる。第 1 には送信は、短いプリアンプルのサブワードの境界で開始することができる。第 2 には、サブワード境界が無視され、短いプリアンプルのサブワードとは無関係に、長いプリアンプルに受信パケットのタイミングによって指示される正しい位置で送信を始めさせる。

【 0 0 4 6 】

I E E E 8 0 2 . 1 1 プリプロセッサ 8 0 の別の実施形態では、パケットが存在しないときでさえも格納された短いプリアンプルを M A C / P H Y A S I C 5 6 に絶えず送信することにより取得遅延が低減される。その場合、実際のパケットが検出されると、短いプリアンプルは適切な位置で停止され、長いプリアンプルとパケットの残りの部分が M A C / P H Y に送信される。

【 0 0 4 7 】

図 1 7 に、待ち時間の低い I E E E 8 0 2 . 1 1 a プリプロセッサの代替の実施形態 9 0 を示す。この実施形態 9 0 では、最大比合成器 8 3 の出力 9 1 が I F F T ブロック 8 5 に直接（またはバッファを経由して）渡され、それによって処理遅延が低減される。

【 0 0 4 8 】

図 1 8 に、待ち時間の低い I E E E 8 0 2 . 1 1 a プリプロセッサの代替の実施形態 1 0 0 を示す。この実施形態では、時間領域フィルタ 1 0 2 を使用して通信路の影響が低減され、または消去される。時間領域フィルタ 1 0 2 の係数は、通信路推定器 4 2 から出力を受け取るフィルタ係数生成器 1 0 4 によって生成される。時間領域フィルタ 1 0 2 の出力はプリプロセッサ 1 0 0 の出力に渡される。

【 0 0 4 9 】

図 1 9 に、データを再送信する前に軟または硬再変調および周波数領域での処理を行う I E E E 8 0 2 . 1 1 a プリプロセッサ構造の代替の実施形態 2 0 0 を示す。この構造は、M R C ブロック 8 3 から出力を受け取る軟入力軟出力（S I S O）F E C ブロック 2 1 2 を使用する。S I S O F E C ブロックにおける復号器は、軟出力ビタビアルゴリズム（S O V A）や A P P 復号器といった任意の S I S O 復号器とすることができる。S I S O F E C 2 1 2 の出力は軟 / 硬判定再変調器 2 1 4 によって処理され、さらに通信路推定器 4 2 に指示する。また、再変調器 2 1 4 の出力は I F F T ブロック 8 5 にも渡される。プリアンプルはフィルタ 2 1 0 によって処理され、その係数は通信路推定器 4 2 によって提供される。

【 0 0 5 0 】

I E E E 8 0 2 . 1 1 a 規格は、肯定応答（A C K）フレームが、受け取られる対応するデータフレームの末尾から 1 S I F S（短いフレーム間隔）以内に送信を開始するものと規定している。S I F S 時間は 1 6 マイクロ秒であると定義されている。I E E E 8 0 2 . 1 1 a 規格の I E E E 8 0 2 . 1 1 j 修正は、カバレッジクラス（C o v e r a g e C l a s s）を導入したものであり、カバレッジクラスは信号の空気伝搬時間を補償する機構である。I E E E 8 0 2 . 1 1 a プリプロセッサの前述の実施形態では、S I F S 時間を超える遅延が存在する場合、そのような遅延は、少なくともその遅延と等しい量だけカバレッジクラスを増大させることによって補償される。

【 0 0 5 1 】

いくつかの I E E E 8 0 2 . 1 1 M A C / P H Y A S I C 5 6 はプログラム可能な S I F S 時間を有し、その S I F S 時間を、1 6 マイクロ秒未満の値まで低減させることができる。I E E E 8 0 2 . 1 1 a プリプロセッサの前述の実施形態では、プリプロセッサ A S I C と M A C / P H Y A S I C の組み合わせの S I F S 時間を超える遅延が存在する場合、そのような遅延または遅延の一部が、M A C / P H Y A S I C 5 6 のプログラム可能な S I F S 時間を低減することによって補償される。

10

20

30

40

50

【 0 0 5 2 】

IEEE 802.11a規格は、ACKフレームが、前のフレームの末尾からSIFS（16マイクロ秒）以内に送信されるものと規定している。しかし、DCF（分散制御機能）の制御下の他のどんな送信機も、前のフレーム後DIFS（DCFフレーム間隔、34マイクロ秒）までその通信路上で送信を行わない。これはPCF（集中制御機能）の制御下の送信機に、前のフレーム後PIFS（PCFフレーム間隔、25マイクロ秒）で送信を行わせるためである。しかし、ネットワークでPCFが使用されない場合、IEEE 802.11aプリプロセッサでは、SIFS時間を超える遅延が存在すると、そのような遅延または遅延の一部を、ACKフレームをPIFS時間にわたって待つことによって許容することができる。

10

【 0 0 5 3 】

IEEE 802.11a規格は、いくつかのPHYデータ転送速度（6、9、12、18、24、36、48、および54Mbps）をサポートする。図12に示すIEEE 802.11aプリプロセッサの実施形態では、出力信号の再符号化および再マッピングが入力信号と同じデータ転送速度である必要があるとは限らない。SIFS時間を超える遅延の一部は、プリプロセッサの出力におけるフレームの末尾がプリプロセッサへの入力におけるフレームの末尾に可能な限り近くなるように、遅延した出力信号をより高いデータ転送速度で出力することによって補償され得る。

【 0 0 5 4 】

IEEE 802.11a規格のスロットタイミング機構が正しく働くように、受信機はCCA（clear channel assessment）時間（CCA_time）内に別の802.11a信号の有無を検出することができなければならない。IEEE 802.11aでは検出時間は4マイクロ秒である。IEEE 802.11 MAC/PHY ASICは典型的には、CCAを行うのに、IEEE 802.11 RF ASICからの受信信号強度表示（RSSI）を使用する。IEEE 802.11aプリプロセッサの一実施形態は、このRSSI入力を、CCA_power_thresholdを上回るレベルに設定することによって、MAC/PHY ASIC 56におけるCCA_busy状態を強制する（規格は、-62dBmより大きいあらゆる信号がCCA_busy状態を生成するものと定めている）。これは、MAC/PHY ASIC 56のCCA回路がプリプロセッサの遅延の影響を受けないことを意味する。

20

30

【 0 0 5 5 】

IEEE 802.11aプリプロセッサの好ましい実施形態では、IEEE 802.11 RF ASIC（63、64など）からの（RSSI信号などの）ステータス信号および制御信号はプリプロセッサASIC 40に入力され、プリプロセッサ40の出力信号に揃うように遅延され、IEEE 802.11a MAC/PHY ASIC 56に出力される。

【 0 0 5 6 】

本明細書で説明するプリプロセッサ構成は以下を提供する。

通信受信機の性能を向上させるために受信機の前に配置されたプリプロセッサを使用する方法。

40

通信受信機が観測する通信路を変更することにより受信機の性能を向上させるために受信機の前に配置されたプリプロセッサを使用する方法。

通信受信機が動作することのできる通信路の範囲を広げるために受信機の前に配置されたプリプロセッサを使用する方法。

既存の通信受信機の性能を向上させ、受信機が動作することのできる通信路の範囲を広げるために受信機と共にプリプロセッサを使用する方法。

IEEE 802.11通信受信機の性能を向上させ、受信機が動作することのできる通信路の範囲を広げるために受信機と共にプリプロセッサを使用する方法。

【 0 0 5 7 】

時間領域で動作するプリプロセッサ。

50

時間領域で動作し、時間領域フィルタを使用して通信路推定値と受信信号を合成するプリプロセッサ。

周波数領域で動作するプリプロセッサ。

周波数領域で動作し、FFTとIFFTを使用して、それぞれ、時間領域から周波数領域への変換と、周波数領域から時間領域への変換を行うプリプロセッサ。

周波数領域で動作し、MRCを使用して通信路推定値と受信信号を合成するプリプロセッサ。

周波数領域で動作し、MRCの出力を用いて通信路推定器を駆動するプリプロセッサ。

周波数領域で動作し、復調され、再変調されたMRCの出力を用いて通信路推定器を駆動するプリプロセッサ。

10

【0058】

周波数領域で動作し、復調され、FEC復号され、FEC再符号化され、再変調されたMRCの出力を用いて通信路推定器を駆動するプリプロセッサ。

1つまたは複数のアンテナからの入力を有するプリプロセッサ。

ネットワークにおいてプリプロセッサ対応受信機が非プリプロセッサ対応受信機と共存することを可能にするプリプロセッサ。

アンテナと既存のIEEE802.11RF/PHY/MAC受信回路の間に配置することのできるプリプロセッサ。

IEEE802.11RF回路を組み込んでおり、アンテナと既存のIEEE802.11PHY/MAC受信回路の間に配置することのできるプリプロセッサ。

20

1つまたは複数の既存のIEEE802.11RF回路と既存のIEEE802.11RF/PHY/MAC受信回路の間に配置することのできるプリプロセッサ。

【0059】

既存のIEEE802.11RF回路と既存のIEEE802.11PHY/MAC受信回路の間に配置することのできるプリプロセッサ。

既存のIEEE802.11RF回路と既存のIEEE802.11PHY/MAC受信回路の間に配置することができ、既存のPHY回路の迂回回路を迂回するプリプロセッサ。

既存のIEEE802.11RF回路と既存のIEEE802.11PHY/MAC受信回路の間に配置することができ、既存のPHY回路を迂回するプリプロセッサ。

30

既存のIEEE802.11RF回路と既存のIEEE802.11PHY/MAC受信回路の間に配置することができ、ブリッジとして働くプリプロセッサ。

IEEE802.11無線機構成部品の複数の製造者のインターフェースをサポートするプリプロセッサ。

ほとんど、またはまったく調整なしで入力信号を出力に受け渡すバイパスモードを有するプリプロセッサ。

【0060】

FEC復号回路の硬判定出力から導出される信号を出力するプリプロセッサ。

MRC回路の軟判定出力から導出される信号を出力するプリプロセッサ。

40

時間領域フィルタ回路から導出される信号を出力するプリプロセッサ。

ビタビ復号器を使用するプリプロセッサ。

SOVA復号器を使用するプリプロセッサ。

APP復号器を使用するプリプロセッサ。

複数のFECブロックを組み込んだプリプロセッサ。

異なる長さの2つの自己相関を利用する取得回路を使用するプリプロセッサ。

出力される格納されたプリアンブルを使用するプリプロセッサ。

プリアンブルを出力に受け渡すプリプロセッサ。

格納された、または受け渡されたプリアンブルを処理するプリプロセッサ。

プリアンブルの一部を削除するプリプロセッサ。

50

入力において信号が検出されたという短いプリアンプルを即座に出力し、次いでタイミングが取得された後で長いプリアンプルを出力するプリプロセッサ。

短いプリアンプルを絶えず出力し、タイミングが取得された後で長いプリアンプルを出力するプリプロセッサ。

【 0 0 6 1 】

IEEE 802.11 ネットワークにおいてカバレッジクラスを増大させることによりプリプロセッサ対応ノードにおける遅延を補償する方法。

IEEE 802.11 ネットワークにおいて IEEE 802.11 MAC / PHY ASIC の SIFS 時間を減少させることによりプリプロセッサ対応ノードにおける遅延を補償する方法。

IEEE 802.11 ネットワークにおいて SIFS 時間を PIFS 時間まで増大させることによりプリプロセッサ対応ノードにおける遅延を補償する方法。

IEEE 802.11 ネットワークにおいて通信路から受け取られるデータ転送速度より高いデータ転送速度でプリプロセッサから信号を出力することにより、プリプロセッサ対応ノードにおける遅延を補償する方法。

【 0 0 6 2 】

IEEE 802.11 ネットワークにおいて IEEE 802.11 MAC / PHY 回路の CCA 信号を早くアサートすることによりプリプロセッサ対応ノードにおける遅延を補償する方法。

IEEE 802.11 RF 回路から入力されるステータス信号および制御信号を、それらを IEEE 802.11 MAC / PHY 回路に出力する前に処理するプリプロセッサ。

【 0 0 6 3 】

ICI の予測および除去

受信機性能は、以下で説明するように、搬送波間干渉 (ICI) を予測し、除去することによって改善され得る。

周波数領域において ICI の影響を受ける直交周波数分割多重化 (OFDM) の通信路は、干渉行列で送信シンボルの等価の受信シンボルの集合への変換をモデル化する行列モデルを使用してモデル化され得る。行列が非ゼロの非対角項を有するとき、ICI が生じる。ほとんどの場合、優勢な干渉項は、隣接する副搬送波からの干渉を記述する主非対角項である。隣接する副搬送波からの干渉だけを考えると、結果として生じる受信 OFDM シンボルのベクトルモデル $r [i]$ は、

$$r [i] = h_{-1} [i] \cdot d_{-1} [i] + h_0 [i] \cdot d [i] + h_{+1} [i] \cdot d_{+1} [i]$$

であり、式中、

$h_0 [i]$ は、所望のシンボルを含む受信シンボルの成分に対する通信路の直接の影響を特徴付ける通信路干渉行列からのベクトルであり、

$h_{-1} [i]$ は、当該の副搬送波より 1 小さい指数を有する副搬送波によって生じる干渉を特徴付ける通信路干渉行列からのベクトルであり (副搬送波には帯域の端から端まで昇順に指数が付される)、

$h_{+1} [i]$ は、当該の副搬送波より 1 大きい指数を有する副搬送波によって生じる干渉を特徴付ける通信路干渉行列からのベクトルであり、

$d [i]$ は、OFDM シンボル i の送信周波数領域シンボルのベクトルであり、

$d_{-1} [i]$ は、各値をその値の元の位置より 1 小さい指数を有する新しい場所に移動させることによって $d [i]$ から導出され (最低の指数を有する副搬送波の扱いは任意である)、

$d_{+1} [i]$ は、各値をその値の元の位置より 1 大きい指数を有する新しい場所に移動させる $d [i]$ の巡回回転であり (最高の指数を有する副搬送波の扱いは任意である)、

演算子 \cdot は、同サイズのベクトルの要素ごとの乗算を表す。

【 0 0 6 4 】

10

20

30

40

50

$d_{-1}[i]$ 、 $d_{+1}[i]$ および $d[i]$ はすべて相互のシフトされたバージョンであるが、これはベクトル $h_{-1}[i]$ 、 $h_{+1}[i]$ および $h_0[i]$ には当てはまらないことに留意されたい。受信機におけるこれらのパラメータの推定値はカレット (^) を使用して識別され、または推定値として明示的に表される。

$h_0[i]$ の推定値を、本明細書では、直接通信路推定値と呼ぶ。 $h_{-1}[i]$ と $h_{+1}[i]$ の推定値を搬送波間干渉通信路推定値と呼ぶ。

【0065】

ICI 除去のシステムおよび方法を、それぞれ、モジュール A、モジュール B およびモジュール C と呼ぶ 3 つのモジュラブルディングブロックを参照して説明する。各モジュールは、例えば、特定用途向け集積回路 (ASIC) などのハードウェアとして実施されてもよい。他のハードウェア実装形態には、それだけに限らないが、フィールドプログラマブルゲートアレイ (FPGA)、構造化 ASIC、デジタル信号プロセッサおよびディスプレイ論理が含まれる。あるいは、各モジュールは、受信機システム内で実行可能な 1 つまたは複数のアプリケーションプログラムといったソフトウェアとして実施されてもよい。ソフトウェアは、コンピュータ可読媒体に格納され、受信機システムが実行するためにコンピュータ可読媒体から受信機システムにロードされてもよい。コンピュータプログラムが記録されているコンピュータ可読媒体がコンピュータプログラム製品である。そのような媒体の例には、それだけに限らないが、CD-ROM、ハードディスクドライブ、ROM または集積回路が含まれる。またプログラムコードは、例えば無線伝送路や、別のコンピュータまたはネットワーク接続装置へのネットワーク接続など、コンピュータ可読伝送媒体を介して伝送されてもよい。

10

20

ICI 除去は、受信機ユニットで実行されても、受信機ユニットと関連付けられたプリプロセッサで実行されてもよい。

【0066】

図 20 に、FEC 制約条件を適用するように動作する (モジュール A と呼ぶ) モジュール 300 の機能ブロック図を示す。FEC モジュール 300 への入力は送信シンボル推定値

【数 1】

$$\hat{d}[i] \quad 270$$

30

、通信路推定値

【数 2】

$$\hat{h}_0[i], \hat{h}_{-1}[i] \text{ および } \hat{h}_{+1}[i] \quad 260$$

の集合、および受信信号 $r[i]$ である。FEC モジュール 300 の出力は情報ビットシーケンスおよび (任意選択で) 送信シンボル推定値である。FEC モジュール 300 は機能ブロック 310 (ICI 除去および合成ブロック) を含む。ブロック 310 では、復調に使用されるシンボル推定値が、まず隣接する副搬送波からの干渉を消去し、次いで当該のシンボルに付随する ICI なしのエネルギーを以下のように合成することによって導出される。

40

【0067】

【数 3】

$$r_c[i] = \text{shift} \left(\hat{h}_{-1}^*[i] \cdot \left(r[i] - \hat{h}_0[i] \hat{d}_0[i] - \hat{h}_{+1}[i] \hat{d}_{+1}[i] \right) + 1 \right) + \hat{h}_0^*[i] \cdot \left(r[i] - \hat{h}_{-1}[i] \hat{d}_{-1}[i] - \hat{h}_{+1}[i] \hat{d}_{+1}[i] \right) + \text{shift} \left(\hat{h}_{+1}^*[i] \cdot \left(r[i] - \hat{h}_0[i] \hat{d}_0[i] - \hat{h}_{-1}[i] \hat{d}_{-1}[i] \right) - 1 \right) \quad (式 1)$$

shift (x, m) 関数は前述の m ステップだけのベクトルの巡回回転を実行する。* は共役転置を示す。巡回回転は位置 i のエントリを、 $j = i - m$ とする位置 j にマップす

50

る。j が負、または入力ベクトルの最大指数より大きい場合にはどんな処置も行われ
ない。書き込まれていない値はゼロに設定される。

ここでは式 1 の

【数 4】

$$\hat{h}^*[i]$$

の使用により最大比合成器の手法を使用している。M M S E 基準に従って導出されるよ
うな他の重み付けが使用されてもよい。

新しい複合シンボルがそれに対して復調される通信路は以下のように計算される。

10

【数 5】

$$h_c[i] = h_{-1}^*[i] \cdot h_{-1}[i] + h_0^*[i] \cdot h_0[i] + h_{+1}^*[i] \cdot h_{+1}[i]$$

任意選択で、複雑さを省くために、式 1 の第 1 と第 3 行を飛ばし、観測値

【数 6】

$$r_c[i] = h_0^*[i] \cdot \left(r[i] - \hat{h}_{-1}[i] \hat{d}_{-1}[i] - \hat{h}_{+1}[i] \hat{d}_{+1}[i] \right)$$

と複合通信路

20

【数 7】

$$h_0[i] = h_{-1}^*[i-1] \cdot h_{-1}[i]$$

を残してもよい。

【0068】

図 25 に所与の OFDM シンボル i の ICI 消去および合成処理要素 310 を示す。

ICI 消去および合成ブロック 310 の出力は復調モジュール 320 に提供される。FEC 復号 330 は復調器 320 の出力を使用して情報ビット推定値を生成する。FEC 復号 330 が軟出力法（前向き後向きアルゴリズムを使用した事後確率（APP）復号など）を用いる場合、硬送信シンボル推定値および軟送信シンボル推定値が硬再変調器および軟再変調器 340 を使用して生成される。FEC 復号器 330 で硬判定復号（ビタビ復号など）が使用された場合、ブロック 340 で硬再変調が適用されて送信シンボルの硬推定値が生成される。いずれの場合も、パイロットシンボル（事前に知られている）が推定値に挿入される必要がある。

30

【0069】

また、FEC 制約条件を無視し、受信シンボル $r[i]$ に「スライサ」を適用して送信シンボル $d[i]$ の推定値を生成することも可能である。スライサは硬判定または軟判定を生成する。「スライサ」からの硬判定は、通信路モデルを仮定して受信ポイントまで最小の距離を有するコンステレーションポイントを計算することにより生成することができる。「スライサ」からの軟判定は、通信路モデルを仮定して各コンステレーションポイントごとの尤度を計算し、次いで平均シンボルを計算することによって生成することができる。

40

【0070】

図 21 に直接通信路推定器 400（モジュール B と呼ぶ）の機能ブロック図を示す。受信シンボル $r[i]$ 、送信シンボル推定値

【数 8】

$$\hat{d}[i]$$

50

およびICI通信路推定値

【数9】

$$\hat{h}_{-1}[i] \text{ および } \hat{h}_{+1}[i] \quad 260$$

260が与えられた場合、直接通信路推定値

【数10】

$$\hat{h}_0[i]$$

は以下のように導出される。

【数11】

$$\hat{h}_0[i] = \text{smooth} \left(\text{inv}(\hat{d}[i]) \cdot (r[i] - \hat{h}_{-1}[i]\hat{d}_{-1}[i] - \hat{h}_{+1}[i]\hat{d}_{+1}[i]) \right) \quad (\text{式2})$$

図22に示すように、ICI消去ブロック410が受信信号 $r[i]$ からICI推定値を減算する。訓練ブロック420は硬推定値の逆、 $\text{inv}(d[i])$ との要素ごとの乗算を生成し、訓練ブロック420の出力は、平滑化ブロック430により平滑化されて、直接成分通信路の推定値280、 $h_0[i]$ が生成される。低域フィルタによる畳込みを含めて様々な平滑化技法が使用され得る。別の平滑化法の選択肢は、FFTを使用して推定値を変換し、変換に窓掛けし、次いでIFFTを適用するものである。

式2はブロック410、ブロック420およびブロック430の操作の組み合わせを表すものである。図22には、平滑化機能430を除く所与のOFDMシンボル i の直接通信路推定器処理要素400がより詳細に示されている。

【0071】

図23に、ICI通信路推定器500（モジュールCと呼ぶ）の機能ブロック図を示す。ICI通信路推定器500への入力を受信シンボル $r[i]$ 250、送信シンボル推定値

【数12】

$$\hat{d}[i] \quad 270$$

および直接通信路推定値

【数13】

$$\hat{h}_0[i] \quad 260$$

である。ICI通信路推定器500は

【数14】

$$\hat{h}_{-1}[i] \text{ および } \hat{h}_{+1}[i]$$

の推定値290を以下のように生成する。

【数15】

$$\hat{h}_{-1}[i] = \text{smooth} \left(\text{inv}(\hat{d}_{-1}[i]) \cdot (r[i] - \hat{h}_0[i]\hat{d}_0[i] - \hat{h}_{+1}[i]\hat{d}_{+1}[i]) \right) \quad (\text{式3a})$$

【数16】

$$\hat{h}_{+1}[i] = \text{smooth} \left(\text{inv}(\hat{d}_{+1}[i]) \cdot (r[i] - \hat{h}_0[i]\hat{d}_0[i] - \hat{h}_{-1}[i]\hat{d}_{-1}[i]) \right) \quad (\text{式3b})$$

式3aおよび式3bは、ICI通信路推定器500の機能ブロック510、520および530の操作全体を表すものである。「直接消去」ブロック510は、受信シンボル $r[i]$ から、直接通信路とICI項の1つの寄与を減算する丸括弧内の式を実施する。訓練ブロック520は、ブロック510の個々の出力とシンボル推定値 $d_{-1}[i]$ または $d_{+1}[i]$

10

20

30

40

50

$h_{-1}[i]$ の逆との要素ごとの乗算を実施する。ブロック520の未処理の出力(すなわち $h_{-1}[i]$ と $h_{+1}[i]$ の推定値)は平滑化ブロック520で平滑化される。平滑化関数は、時間領域または周波数領域で実施される。平滑化の帯域幅は、無線通信路のコヒーレンス周波数に従って設定され得る。

【0072】

inv 関数はシンボルの逆を計算する(またはルックアップ表によって獲得する)。例えば、副搬送波上の送信シンボルが $(1+j)/\text{sqrt}(10)$ であった場合、(積を1にする)その逆は $\text{sqrt}(5/2)(1-j)$ である。

図24に、平滑化機能530を除く所与のOFDMシンボル i のICI通信路推定器処理要素500を示す。図示の構成では、送信シンボルの軟推定値がブロック510への入力として使用され、硬推定値が訓練ブロック520に使用される。

【0073】

図26は、受信OFDMシンボル250を復号するスケジュール702を表す概略図である。OFDMシンボル250には、送信機において畳込み符号化、インターリーブおよび変調が行われるものと仮定する。スケジュール702は受信機において、前述のモジュールA、BおよびCを使用して実施され得る。

直接通信路推定値、送信シンボル推定値およびICI通信路推定値を含むすべての推定値メモリがゼロに初期設定される。スケジュール702への入力には、受信OFDMシンボル250およびパイロットシンボル704が含まれる。

【0074】

スケジュール702の第1段710で、受信機は受信出力 $r[i]$ 250とパイロットシンボル704を使用して第1の直接通信路推定値を獲得する。出力 $r[i]$ はFFT(不図示)からの周波数領域バージョン出力とすることができる。直接通信路の初期推定値は、段710において、まず、受信OFDMシンボル250における対応する副搬送波に対する送信パイロット704の影響を除去することによって獲得される。これは典型的には、位相偏移変調(PSK)のために送信パイロットの共役との乗算により行われる。これは、訓練ブロック420を使用して実施されてもよい。次いで生じる直接通信路の未処理の推定値が、例えば、ブロック430を使用して平滑化されて、データを搬送する副搬送波の通信路推定値が獲得される。通信路推定値を獲得する方法の選択肢には以下が含まれる。

a) 次のパイロット副搬送波が近づくまで周囲の副搬送波上でパイロット副搬送波の通信路推定値を反復すること。

b) パイロットベースの通信路推定値を副搬送波の数に等しい長さのベクトルにコピーし、データ位置をゼロに設定することにより、通信路の周波数領域推定値を構築すること。生じるベクトルはIFFTを使用して変換される。次いで転置された領域の低周波数項が窓の適用により選択される。次いで窓掛けされたベクトルが周波数領域に逆変換される。

c) 別の選択肢は、プロセスa)を実行し、次いでプロセスb)を実行するものである。

d) 別の選択肢は、プロセスa)を実行し、次いで双方向自己回帰を実行するものである(例えば、相互参照によりその内容が本明細書に組み込まれる、オーストラリア特許出願第AU2005904528号の優先権を主張する同時係属のPCT出願PCT/AU2006/001201(国際公開WO2007/022564)などに記載されている)。

【0075】

次いでスケジュール702の段712で、段710から出力される第1の直接通信路推定値を使用してOFDMシンボル250を復調し、復号する。段712の出力は(パイロット挿入を含む)第1の送信シンボル推定値である。段712はモジュールA300を使用して実施され得る。

スケジュール702の次の段714で、段710から出力される第1の直接通信路推定

10

20

30

40

50

値 260 出力と、段 712 から出力される第 1 の送信シンボル推定値 270 出力を使用し、直接通信路の第 2 の推定値 280 を生成する。段 714 はモジュール B400 を使用して実施され得る。

【0076】

段 714 から出力される直接通信路推定値は、次の段 716 への入力としても、後続の段 718 への入力としても使用される。段 716 ではモジュール A300 を使用し、第 2 の直接通信路推定値 280 を使用して OFDM シンボル 250 を復調、復号して、(パイロット挿入を含む) 第 2 の送信シンボル推定値を獲得する。段 716 は、送信シンボルの硬周波数領域推定値と軟周波数領域推定値の両方を出力し得る。

スケジュール 702 の次の段 718 では、モジュール B400 とモジュール C500 を使用して実施され得る。段 718 への入力には、段 714 からの第 2 の直接通信路推定値と段 716 からの第 2 の送信シンボル推定値が含まれる。

【0077】

段 718 では、第 2 の直接通信路推定値 280 と第 2 の送信シンボル推定値 270 がモジュール B400 に提供されて、直接通信路 280 の第 3 の推定値が生成される。段 718 では、第 3 の直接通信路推定値 280 と第 2 の送信シンボル推定値 270 がモジュール C500 に提供されて、第 1 の ICI 通信路推定値 290 が生成される。

段 720 では、再送信段 340 なしのモジュール A300 を使用し、第 3 の直接通信路推定値 280 と第 1 の ICI 通信路推定値 290 を使用して OFDM シンボル 250 を復調、復号して、最終的な情報ビット推定値を獲得する。段 720 では段 716 で出力される軟周波数領域シンボル推定値を使用する。

【0078】

図 26 には、軟判定を使用するスケジュール 702 が示されている。図 28 は、スケジュール 702 と同様の、軟判定を使用しないスケジュール 750 の概略図である。入力はパイロットシンボル 704 と受信 OFDM シンボル 250 を含む。段 752 でパイロットシンボルに基づく直接通信路の初期推定値を提供する。次いで段 754 で送信 OFDM シンボルの第 1 の推定値を提供する。次いで段 756 で直接通信路の更新された推定値を提供し、段 758 で周波数領域 OFDM シンボルの第 2 の推定値を提供する。段 760 で直接通信路の別の推定値を提供し、ICI 通信路特性の推定値を提供し、ICI 通信路特性は段 762 で ICI の影響を消去し、送信シンボルの最終的な推定値を出力するのに使用される。

【0079】

段 754、段 756、段 758、段 760、および段 762 はそれぞれ、各段で必要とされる操作を実行するのにモジュール A、モジュール B およびモジュール C (300、400、500) のうちのどれが利用され得るかを示す表示を含む。段 754 はモジュール A300 を使用し、段 756 はモジュール B400 を使用し、段 758 はモジュール A300 を使用し、段 760 はモジュール B400 とモジュール C500 を使用し、段 762 はモジュール A300 のブロックを使用する。スケジュール 702 とスケジュール 750 は、シーケンス A B A B C A で要約され得る。

代替のスケジュール、図 28 および図 29

モジュール A、モジュール B、モジュール C におけるインターフェースが同一であるため、すなわち、これらが 1 組の通信路推定値と送信シンボル推定値を更新するため、他のスケジュールが予想される(モジュール定義は処理の初期段階において生じるゼロ入力も可能とする)。

【0080】

(スケジュール 702 とスケジュール 705 を A B A B C A とする) コマンドシーケンスの表記を使用して別のスケジュールも定義され、これには以下が含まれる。

A
A B A
A B C A

10

20

30

40

50

A B A C A
A B C A B C A

【0081】

図28と図29にこれらの変形のいくつかの例を示す。

図28には、シーケンスA B A C Aを使用するスケジュール770が示されている。これは、直接通信路推定値の更新が1少ないという点でシーケンス702およびシーケンス750と異なる。

段772で、段710を参照して論じたように、パイロットシンボルに基づき直接通信路の初期推定値を提供する。次いで段774でOFDMシンボルの第1の推定値を提供し、これを使用して段776で直接通信路の推定値を更新する。次いで段778でシンボル推定値を更新し、段780でICIの影響の推定値を生成する。最後に段782で、段780からのICI推定値と段776からの直接通信路推定値を使用して、推定されるICIの影響を消去し、送信シンボルの最終的な推定値を提供する。

10

【0082】

図29に、シーケンスA B C Aを使用するスケジュール790を示す。段792で、段710を参照して論じたように、パイロットシンボルに基づき直接通信路の初期推定値を提供する。次いで段794でOFDMシンボルの第1の推定値を提供し、これを使用して段796で直接通信路の推定値を更新すると共に、ICI推定値を生成する。段796ではモジュールBとモジュールCを使用する。段798で、段796からのICI推定値と直接通信路推定値を使用して、推定されるICIの影響を消去し、送信シンボルの最終的な推定値を提供する。

20

【0083】

3：FEC復号器からの軟シンボル推定値および硬シンボル推定値

モジュールA300のFEC復号器330は符号器出力ビットの軟推定値を出力し得る。これらの軟出力ビットは、送信OFDMシンボルの推定値を生成するのに使用され得る。軟ビットは、シンボルに対応するビットのビットPDFに及ぶコンステレーションマップ上の平均位置を計算することによって軟変調される340。またパイロットシンボル(事前に知られている)も挿入される。FEC復号器330は同時に硬判定も出力し得る。

送信OFDMシンボル推定値は、受信機において、

訓練ブロック420および520における通信路推定のための訓練シンボルとして、および

30

例えばICI消去および合成ブロック310などにおける干渉消去に際してという2つのやり方で使用され得る。

一構成では、軟シンボルが干渉消去に使用され、硬シンボルが訓練に使用される。干渉消去に軟シンボルを使用することの1つの利点は、復号器が不確実である場合、軟シンボルが小さく、これにより干渉消去ステップの正確さが改善され得ることである。訓練に硬シンボルが使用される場合、シンボルの反転を受信機内のルックアップ表に格納することができる。

【0084】

4：干渉消去された状態の差分更新

40

複数のモジュールが、受信シンボルから、モデル化されるすべての信号成分を差し引いた量である

【数17】

$$\hat{r}[i] = r[i] - \hat{h}_{-1}[i]\hat{d}_{-1}[i] - \hat{h}_0[i]\hat{d}_0[i] - \hat{h}_{+1}[i]\hat{d}_{+1}[i]$$

を利用し得る。直接成分推定値

【数18】

$$\hat{h}_0[i]\hat{d}_0[i]$$

を雑音推定値

50

【数 19】

$$\hat{n}[i]$$

に加えることにより、直接成分の推定値を獲得することができる。同様のやり方でICI項のいずれかを生成することができる。

【0085】

モジュールが行うどんな更新も、そのモジュールが変更しているパラメータの部分集合によって生じる差分項に関するものとして行うことができる。

ICI消去ステップで別のICI項を使用する必要があった場合、この雑音推定値は一般に、

【数 20】

$$\hat{n}[i] = r[i] - \sum_{j \in c} \hat{h}_j[i] \hat{d}_j[i]$$

として計算することができる。

【0086】

5：事前FEC(FEC prior)のためのSYNCバイトの使用

FECモジュール(A)300の性能は、いずれかの知られている符号器入力ビットの使用により改善され得る。DVBの場合にはSYNCバイトが符号化される。これらのバイトは畳み込み符号を知られている状態にさせる。例えばこの情報は、畳み込み符号のビタビ復号器とAPP復号器の両方で用いることができる。APP復号の場合には、SYNCバイト値に従って事前情報ビットが設定される。ビタビ復号の場合には、知られているビットを使用して終端されたトレースバックを実行することができる。

【0087】

6：周波数オフセット追跡

例えばFFT48など、受信機システムにおけるFFTの出力に存在するICIは、測定された周波数オフセットの時間領域シーケンスを訂正するFFT前モジュールに局部周波数オフセット推定値をフィードバックすることによっても低減される。この訂正は前方のみで行われてもよく遡及的に、すなわち、周波数オフセット推定値が受信器の適用時に変化する場合、所与のOFDMシンボルがFFTによって複数回変換されるものとして行われてもよい。

【0088】

通信路推定モジュール400、500(モジュールBおよび/またはモジュールC)のどちらかの一部として導出される量は、周波数オフセット推定値を形成するのに使用され得る。一構成では、2つの連続するOFDMシンボル間で、量

【数 21】

$$h_{raw}[i] = \text{inv}(\hat{d}[i]) \cdot (r[i] - \hat{h}_{-1}[i] \hat{d}_{-1}[i] - \hat{h}_{+1}[i] \hat{d}_{+1}[i]) \text{ または } h_{raw}[i] = \text{inv}(\hat{d}[i]) \cdot r[i]$$

が比較されて、周波数オフセット推定値が形成される。OFDMシンボル期間あたりの位相変化は以下のとおりである。

【数 22】

$$\theta[i] = \angle \sum h_{row}^*[i-1] h_{raw}[i]$$

位相変化は一般にOFDMシンボルごとに変化する。この場合周波数オフセットの時間領域訂正は、隣接するOFDMシンボル間の1組のサンプル点の [i] の補間に基づくものとして行うことができる。このようにして、その時間領域信号が正しい周波数は、OFDMシンボル期間より高いレートで変化し得る。

【0089】

7：リードソロモン消去マーキング

軟出力FEC復号器330は、外部リードソロモン(RS)消去復号器の消去をマークするのに使用され、リードソロモン外部符号の誤り訂正機能を改善し得る。軟出力を使用してRS符号語シンボルに信頼性が付与され、次いで、いくつかの最小信頼度シンボルの

10

20

30

40

50

、RS復号器への入力における消去がマークされる。RS消去復号器は1または複数の反復にわたって実行されてもよく、その場合、連続する各反復においてマークされる消去の数が低減されてある最小値に至る。最小値がゼロである場合、操作は、誤り訂正RS復号器の操作と同等である。反復ループは、復号器が復号の成功を報告した場合には、早く打ち切られ得る。用いられる反復の回数、および各反復ステップで消去とマークされるべきシンボルの数は、決められていても、何らかのシステム状態メトリックに従って動的に更新されてもよい。


【0090】

本明細書で開示し、定義する発明は、前述の個々の特徴の2つ以上のすべての代替の組み合わせにも適用されることが理解され、または図面を吟味すれば明らかになる。これらの異なる組み合わせはすべて、本発明の様々な代替の態様を構成するものである。


また、「備える」という語およびこれの文法的変形は、本明細書で使用する場合、「含む」という語と同等であり、他の要素または特徴の存在を除外するものとみなすべきではないことも理解される。

10


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図 8】




【図 9 a】




【図 9 b】




【図 10】




【図 11】




【図 12】




【図 13】



【図 14】



【図15】



フロントページの続き

- (74)代理人 100085198
弁理士 小林 久夫
- (74)代理人 100087620
弁理士 高梨 範夫
- (72)発明者 アレクサンダー, ポール, ディーン
オーストラリア、5067 サウス オーストラリア、ケント タウン、フラートン ロード 8
5、コーダ ワイヤレス ピーティーワイ リミテッド、スート 5
- (72)発明者 グレイ, ポール, キングスリー
オーストラリア、5067 サウス オーストラリア、ケント タウン、フラートン ロード 8
5、コーダ ワイヤレス ピーティーワイ リミテッド、スート 5
- (72)発明者 ハリー, デイビッド, ヴィクター, ラウリー
オーストラリア、5067 サウス オーストラリア、ケント タウン、フラートン ロード 8
5、コーダ ワイヤレス ピーティーワイ リミテッド、スート 5
- (72)発明者 ビュッテファー, ジョン, ローレンス
オーストラリア、5067 サウス オーストラリア、ケント タウン、フラートン ロード 8
5、コーダ ワイヤレス ピーティーワイ リミテッド、スート 5
- (72)発明者 グラント, アレクサンダー, ジェームス
オーストラリア、5067 サウス オーストラリア、ケント タウン、フラートン ロード 8
5、コーダ ワイヤレス ピーティーワイ リミテッド、スート 5
- (72)発明者 ファム, ブック, ゴク
オーストラリア、5067 サウス オーストラリア、ケント タウン、フラートン ロード 8
5、コーダ ワイヤレス ピーティーワイ リミテッド、スート 5
- (72)発明者 サットン, ジョシュア, チャールス
オーストラリア、5067 サウス オーストラリア、ケント タウン、フラートン ロード 8
5、コーダ ワイヤレス ピーティーワイ リミテッド、スート 5
- (72)発明者 スター, マーティン
オーストラリア、5067 サウス オーストラリア、ケント タウン、フラートン ロード 8
5、コーダ ワイヤレス ピーティーワイ リミテッド、スート 5

審査官 佐々木 洋

- (56)参考文献 欧州特許出願公開第00838928 (EP, A1)
国際公開第2006/092877 (WO, A1)
特表2004-530365 (JP, A)
特開2004-343546 (JP, A)
特開2003-051802 (JP, A)
特開2004-328797 (JP, A)

- (58)調査した分野(Int.Cl., DB名)
H04J 11/00