

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5716292号  
(P5716292)

(45) 発行日 平成27年5月13日(2015.5.13)

(24) 登録日 平成27年3月27日(2015.3.27)

(51) Int.Cl.	F I
<b>G09G 3/30 (2006.01)</b>	G09G 3/30 J
<b>G09G 3/20 (2006.01)</b>	G09G 3/20 641C
	G09G 3/20 623C
	G09G 3/20 641P
	G09G 3/20 623D
	請求項の数 4 (全 24 頁) 最終頁に続く

(21) 出願番号	特願2010-106922 (P2010-106922)	(73) 特許権者	000002185
(22) 出願日	平成22年5月7日(2010.5.7)		ソニー株式会社
(65) 公開番号	特開2011-237496 (P2011-237496A)		東京都港区港南1丁目7番1号
(43) 公開日	平成23年11月24日(2011.11.24)	(74) 代理人	100118290
審査請求日	平成25年3月21日(2013.3.21)		弁理士 吉井 正明
		(74) 代理人	100094363
			弁理士 山本 孝久
		(72) 発明者	三浦 究
			東京都港区港南1丁目7番1号 ソニー株式会社社内
		審査官	山崎 仁之
			最終頁に続く

(54) 【発明の名称】 表示装置、電子機器、表示装置の駆動方法

(57) 【特許請求の範囲】

【請求項1】

表示光を出射する電気光学素子が行列状に配置された表示パネル部と、  
前記電気光学素子を順次選択しつつ、選択された電気光学素子に対して映像信号に基づく第1の信号電圧と第2の信号電圧で順に駆動することで、表示の階調制御を行なう制御部と、

を備え、

前記制御部は、

前記第2の信号電圧で表現可能な階調範囲を複数の領域に分割し、分割した前記第2の信号電圧の領域ごとに前記第1の信号電圧として設定された複数の補間階調電圧を共通に使用し、

前記第2の信号電圧を、前記映像信号により設定可能な複数の階調のうちの前記映像信号に応じた一の階調に対応する一の基本階調電圧に設定し、

表示すべき階調と前記一の階調との差に応じて、前記第1の信号電圧を、設定した一の基本階調電圧が含まれる第2の信号電圧の領域に応じて設定された前記複数の補間階調電圧の何れかに設定することにより、前記電気光学素子による表示階調を補間する階調補間動作を行なう、

表示装置。

【請求項2】

前記表示パネル部は、駆動信号を生成する駆動トランジスタ、前記駆動トランジスタの

出力端に接続された前記電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置されている、請求項 1 に記載の表示装置。

【請求項 3】

表示光を出射する電気光学素子が行列状に配置された表示パネル部と、前記電気光学素子を順次選択しつつ、選択された電気光学素子に対して映像信号に基づく第 1 の信号電圧と第 2 の信号電圧で順に駆動することで、表示の階調制御を行なう制御部とを有する表示装置を備え、

前記制御部は、

前記第 2 の信号電圧で表現可能な階調範囲を複数の領域に分割し、分割した前記第 2 の信号電圧の領域ごとに前記第 1 の信号電圧として設定された複数の補間階調電圧を共通に使用し、

前記第 2 の信号電圧を、前記映像信号により設定可能な複数の階調のうちの前記映像信号に応じた一の階調に対応する一の基本階調電圧に設定し、

表示すべき階調と前記一の階調との差に応じて、前記第 1 の信号電圧を、設定した一の基本階調電圧が含まれる第 2 の信号電圧の領域に応じて設定された前記複数の補間階調電圧の何れかに設定することにより、前記電気光学素子による表示階調を補間する階調補間動作を行なう、

電子機器。

【請求項 4】

表示光を出射する電気光学素子が行列状に配置された表示パネル部の前記電気光学素子を順次選択しつつ、選択された電気光学素子に対して映像信号に基づく第 1 の信号電圧と第 2 の信号電圧で順に駆動することで、表示の階調制御を行なうに当たり、

前記第 2 の信号電圧を、前記映像信号により設定可能な複数の階調のうちの前記映像信号に応じた一の階調に対応する一の基本階調電圧に設定し、

表示すべき階調と前記一の階調との差に応じて、前記第 1 の信号電圧を、設定した一の基本階調電圧が含まれる第 2 の信号電圧の領域に応じて設定された前記複数の補間階調電圧の何れかに設定することにより、前記電気光学素子による表示階調を補間する階調補間動作を行なう、

表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示素子（電気光学素子とも称される）を具備する表示装置、表示装置を具備する電子機器、表示装置の駆動方法に関する。より詳細には、表示階調の制御技術（階調制御の仕組み）に関する。

【背景技術】

【0002】

画素の表示素子として、印加される電圧や流れる電流によって輝度に変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度に変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度に変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機 EL, Organic Light Emitting Diode, OLED; 以下、有機 EL と記す）素子が代表例である。後者の有機 EL 素子を用いた有機 EL 表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。

【0003】

ところで、電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の

10

20

30

40

50

実現が難しいなどの問題がある。

【0004】

このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ; TFT)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。

【0005】

電気光学素子で表示を行なう際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。

10

【0006】

電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機EL素子などの電流駆動型の素子を用いる表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機EL素子などに供給する。

【0007】

ここで、電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がプロセス変動や環境によってばらついてしまうことが知られている。このため、表示装置の画面全体に亘って表示輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子の特性変動に起因する輝度変動を補正するための仕組み（駆動信号を一定に維持する駆動信号一定化処理技術）が種々検討されている。

20

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開2008-033193号公報

【発明の概要】

【発明が解決しようとする課題】

30

【0009】

ところで、有機EL表示装置に限らず、一般的な表示装置においては、その表示階調を制御するには、単純には、電気光学素子を駆動する映像信号のレベルを制御する。しかしながら、この方法は、電気光学素子による表示階調と映像信号の階調数が一対一であり、表示階調数を増やすには映像信号の階調数を増やすことが必要になる、換言すると、映像信号の出力ドライバが対応する階調数を増やす必要があり、コストアップに繋がる。逆に、出力ドライバのコストダウンのために映像信号の階調数を減らすと電気光学素子による表示階調数も減るので、単純に表現可能な階調数を削減した場合、それに伴って表示画質が低下してしまう。

【0010】

40

このように、従来階調制御の手法では、コストと画質の両立を図りながら表示階調数を拡大するということが満たされていない。

【0011】

本発明は、上記事情に鑑みてなされたものであり、コストと画質の両立を図りながら表示階調数を拡大することができる仕組みを提供することを目的とする。

【課題を解決するための手段】

【0012】

本発明の一態様は、表示光を出射する電気光学素子が行列状に配置された表示パネル部の電気光学素子を順次選択しつつ、選択された電気光学素子に対して映像信号に基づく第1の信号電圧と第2の信号電圧で順に駆動することで表示の階調制御を行なう。

50

## 【 0 0 1 3 】

この表示階調制御に当たっては、第 2 の信号電圧で表現可能な階調範囲を複数の領域に分割し、分割した第 2 の信号電圧の領域ごとに第 1 の信号電圧の各設定情報を共通に使用しつつ、映像信号の階調に応じて第 1 の信号電圧と第 2 の信号電圧の電圧値を設定することにより、電気光学素子による表示階調を補間する階調補間動作を行なう。

## 【 0 0 1 4 】

このような本発明の一態様では、電気光学素子に対する表示駆動の際に、映像信号の階調に応じて第 1 の信号電圧と第 2 の信号電圧の電圧値をそれぞれ映像信号に応じて設定することにより、各電気光学素子における表示階調を補間する階調補間動作が行なわれる。これにより、映像信号によって元々設定することが可能な階調数よりも多くの階調の表現が実現される。よって、駆動回路の構成を簡素化しつつ（複雑化することなく）より高精細な階調表現を行なうことができる。

10

## 【 0 0 1 5 】

加えて、本発明の一態様では、第 2 の信号電圧で表現可能な階調範囲を複数の領域に分割し、分割した第 2 の信号電圧の領域ごとに階調補間用を使用される第 1 の信号電圧の設定情報を共通に使用する。第 1 の信号電圧の設定情報は、全ての第 2 の信号電圧の値に対して用意する必要はなく、領域ごとに共通の設定情報を使用できる。よって、第 1 の信号電圧の設定情報の記憶量を、全ての第 2 の信号電圧の値に対して第 1 の信号電圧の設定情報を用意する場合よりも低減できる。

## 【 発明の効果 】

20

## 【 0 0 1 6 】

本発明の一態様によれば、コストと画質の両立を図りながら、映像信号によって元々設定することが可能な階調数よりも多くの階調の表現を実現することができる。

## 【 図面の簡単な説明 】

## 【 0 0 1 7 】

【 図 1 】 表示装置の一実施形態の概略を示すブロック図である。

【 図 2 】 本実施形態の画素回路を説明する図である。

【 図 3 】 画素回路の駆動タイミングを説明するタイミングチャートである。

【 図 4 】 第 1 比較例の階調制御を説明する図である。

【 図 4 A 】 第 2 比較例の階調制御を説明する図である。

30

【 図 5 】 本実施形態の階調制御の基本を説明する図である。

【 図 5 A 】 本実施形態の階調制御の変形例を説明する図である。

【 図 6 】 本実施形態が適用される電子機器の一例を示す図（その 1 ）である。

【 図 6 A 】 本実施形態が適用される電子機器の一例を示す図（その 2 ）である。

【 図 6 B 】 本実施形態が適用される電子機器の一例を示す図（その 3 ）である。

## 【 発明を実施するための形態 】

## 【 0 0 1 8 】

以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、A, B, ... などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。

40

## 【 0 0 1 9 】

説明は以下の順序で行なう。

1. 基本概念（表示装置の概要、画素駆動の基本、階調制御）
2. 表示装置の全体概要
3. 画素回路
4. 画素回路の動作（全体動作）
5. 階調制御（第 1 比較例、第 2 比較例、本実施形態（基本）、本実施形態（変形例）
6. 電子機器

## 【 0 0 2 0 】

50

## &lt; 基本概念 &gt;

## [ 表示装置の概要 ]

先ず、電気光学素子を備えたアクティブマトリクス型の表示装置の概要について説明する。表示装置は、複数の画素を備えている。各画素は、発光部を具備した発光素子（電気光学素子の一例）とその駆動回路を備える。

## 【 0 0 2 1 】

発光部として、たとえば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部などを用いることができる。有機EL素子の発光部は、たとえば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極などの周知の構成、構造を有する。なお、以下においては、画素の表示素子として有機EL素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機EL素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する実施形態が同様に適用できる。

10

## 【 0 0 2 2 】

表示装置は、少なくとも、信号電位を画素回路に供給する水平駆動部（信号出力回路）、水平駆動部から供給された信号電位を駆動トランジスタのゲートに供給する走査を行なう書込走査部と、画素回路が配列される画素アレイ部を備える。

## 【 0 0 2 3 】

画素アレイ部は、第1の方向（たとえば水平方向）にH個、第1の方向とは異なる第2の方向（具体的には、第1の方向に直交する方向、たとえばは垂直方向）にV個、合計H×V個の2次元マトリクス状に配列された発光素子、書込走査部に接続され第1の方向に延びるV本の書込走査線、水平駆動部に接続され第2の方向に延びるH本の映像信号線（データ線）を備える。水平駆動部、書込走査部、画素アレイ部の構成、構造は、周知の構成、構造とすることができる。

20

## 【 0 0 2 4 】

発光部（発光素子）を駆動するための駆動回路として各種の回路がある。たとえば、公知のものとしては、5トランジスタ/1容量部から基本的に構成された駆動回路（5Tr/1C駆動回路）、4トランジスタ/1容量部から基本的に構成された駆動回路（4Tr/1C駆動回路）、3トランジスタ/1容量部から基本的に構成された駆動回路（3Tr/1C駆動回路）、2トランジスタ/1容量部から基本的に構成された駆動回路（2Tr/1C駆動回路）がある。

30

## 【 0 0 2 5 】

トランジスタとしては、最低限の構成として、発光素子を駆動する駆動トランジスタと書込走査部によりスイッチング駆動されるサンプリングトランジスタ（書き込みトランジスタ）を備える。本実施形態では、ブートストラップ機能を実現するべく、容量部は駆動トランジスタのゲートとソースの間に接続する。

## 【 0 0 2 6 】

駆動トランジスタのゲート、サンプリングトランジスタのソース/ドレイン領域、容量部の一方の端子の接続点を第1ノードとし、駆動トランジスタのソース、発光素子の一方の端子、容量部の他方の端子の接続点を第2ノードとする。

40

## 【 0 0 2 7 】

カラー表示対応とする場合、典型的には、1つの画素回路は、3つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）で構成する。

## 【 0 0 2 8 】

## [ 画素駆動の基本 ]

以下の説明において、各画素を構成する発光素子は、線順次駆動されるとし、表示フレームレートをFR（回/秒）とする。すなわち、第v行目（ただし、 $v = 1, 2, 3, \dots, V$ ）に配列された（ $V/3$ ）個の画素、より具体的には、V個の副画素のそれぞれを構成する発光素子が同時に駆動される。換言すれば、1つの行を構成する各発光素子にあっ

50

ては、その発光 / 非発光のタイミングは、それらが属する行単位で制御される。なお、1つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書き込み処理と記す場合がある）であってもよいし、画素ごとに順次映像信号を書き込む処理（以下、単に、順次書き込み処理と記す場合がある）であってもよい。何れの書き込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。

【0029】

原則として、第 $v$ 行目、第 $h$ 列（ $h = 1, 2, 3, \dots, H$ ）に位置する発光素子に関する駆動、動作を説明するが、以下では第（ $h, v$ ）番目の発光素子あるいは第（ $h, v$ ）番目の副画素と記す。そして、第 $v$ 行目に配列された各発光素子の水平走査期間（第 $v$ 番目の水平走査期間）が終了するまでに、各種の処理（閾値電圧キャンセル処理、書き込み処理、移動度補正処理）が行なわれる。書き込み処理や移動度補正処理は、第 $v$ 番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第 $v$ 番目の水平走査期間より先行して行なうことができる。

10

【0030】

そして、各種の処理が全て終了した後、第 $v$ 行目に配列された各発光素子を構成する発光部を発光させる。各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（たとえば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成などに応じて、適宜設定することができる。以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第 $v$ 行目に配列された各発光素子を構成する発光部の発光は、第（ $v + v'$ ）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。

20

【0031】

「 $v$ 」は、表示装置の設計仕様によって決定される。すなわち、ある表示フレームの第 $v$ 行目に配列された各発光素子を構成する発光部の発光は、第（ $v + v' - 1$ ）番目の水平走査期間まで継続される。一方、第（ $v + v'$ ）番目の水平走査期間の始期から、次の表示フレームにおける第 $v$ 番目の水平走査期間内において書き込み処理や移動度補正処理が完了するまで、第 $v$ 行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間（非発光期間）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。

30

【0032】

ただし、各副画素（発光素子）の発光状態 / 非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、 $(1 / FR) \times (1 / V)$  秒未満の時間長である。（ $v + v'$ ）の値が $V$ を越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。

【0033】

駆動回路の構成に拘わらず、発光部の駆動方法は、たとえば、以下の通りとする。

【0034】

a) 第1ノードと第2ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、かつ、第2ノードと発光部に備えられたカソード電極との間の電位差が、発光部の閾値電圧を越えないように、第1ノードに第1ノード初期化電圧を印加し、第2ノードに第2ノード初期化電圧を印加する前処理を行なう。この工程を前処理工程という。この前処理工程は、放電工程と初期化工程に区別することもある。

40

【0035】

b) 第1ノードの電位を保った状態で、第1ノードの電位から駆動トランジスタ閾値電圧を減じた電位に向かって、第2ノードの電位を変化させる閾値電圧キャンセル処理を行なう。この工程を閾値電圧補正工程という。

【0036】

c) 書込走査線からの信号によりオン状態とされたサンプリングトランジスタを介して

50

、映像信号線から映像信号を第1ノードに印加する書込み処理を行なう。この工程を信号書込み工程という。

【0037】

d) 書込走査線からの信号によりサンプリングトランジスタをオフ状態とすることにより第1ノードを浮遊状態とし、第1ノードと第2ノードとの間の電位差の値に応じた電流を駆動トランジスタにより発光部に流すことにより発光部を駆動する。この工程を発光工程という。

【0038】

閾値電圧補正工程と信号書込み工程との間には、さらに移動度補正工程を追加する態様もあり、また、移動度補正工程を信号書込み工程と同時にこなう態様もある。

10

【0039】

ここで、閾値電圧補正工程において、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第2ノードの電位を変化させる閾値電圧キャンセル処理を行なう。より具体的には、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第2ノードの電位を変化させるために、前処理工程における第2ノードの電位に駆動トランジスタの閾値電圧を加えた電圧を超える電圧を、駆動トランジスタの一方のソース/ドレイン領域に印加する。

【0040】

定性的には、閾値電圧キャンセル処理において、第1ノードと第2ノードとの間の電位差（換言すれば、駆動トランジスタのゲートとソースとの間の電位差）が駆動トランジスタの閾値電圧に近づく程度は、閾値電圧キャンセル処理の時間により左右される。したがって、たとえば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第2ノードの電位は第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達する。そして、第1ノードと第2ノードとの間の電位差は駆動トランジスタの閾値電圧に達し、駆動トランジスタはオフ状態となる。一方、たとえば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第1ノードと第2ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない場合がある。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。

20

【0041】

[ 階調制御 ]

本実施形態の画素駆動手法にあっては、信号書込みを複数回（典型的には2回）に分けて行なうことで映像階調を増大させる。たとえば、選択された画素に対して映像信号に基づく第1の信号電圧と第2の信号電圧を順に書き込むが、この際に、映像信号の階調に応じて第1の信号電圧と第2の電圧値を設定することで、各発光素子における発光輝度の階調を補間する階調補間動作を行なう。具体的には、第1の信号電圧を複数の補間階調電圧の何れかに設定し、第2の信号電圧を映像信号により設定可能な複数の階調のうちの一の階調に対応する一の基本階調電圧に設定することで、一の階調と当該一の階調と1段階異なる階調との間で階調補間動作を行なう。

30

【0042】

このような階調補間動作を適用することで、映像信号によって元々設定することが可能な階調数よりも多くの階調を表現でき、駆動回路の構成を簡素化しつつ（逆に複雑化することなく）より高精細な階調表現を行なうことができる。各回の階調数を $K_1$ 、 $K_2$ 、...としたとき、表現される全階調数は $K_1 \cdot K_2 \cdot \dots$ となる。画質を維持しつつ低コスト化を実現できるし、逆に、コストを維持しつつ高画質化を実現することができる。

40

【0043】

表示装置において、コスト削減を図る上では、駆動回路を構成するドライバIC（Integrated Circuit）のコスト削減を図ることは有効な手法である。各画素に映像信号を供給するデータドライバ（データ線駆動部）の階調制御数（たとえば10ビット階調/1024階調）を変更せずに、表現可能な階調数を増大でき、コスト増大を招かずに、高画質化

50

を実現できる。逆に、表現可能な階調数を維持しつつ、水平駆動部 106 の階調制御数を削減できるので、画質を維持しつつ、低コスト化を図ることができる。

【0044】

また、このような複数回書き込みにおいて、映像信号の階調に応じて各回の信号電圧を如何様に設定するかという点においては、種々の方法が考えられる。最も設定数が多くなるのは各回の信号電圧をそれぞれ映像信号の階調に応じて個別に設定する方法である。この方法は、それぞれの階調に応じて各回の信号電圧を最適化できるので最も精度よく階調制御を行なえる手法である。しかしながらこの手法は、たとえば2回書き込み(2ステップ駆動)を行なう場合、2段階目の階調(映像信号電圧)ごとに1段階目に書き込む電圧(階調調整用電圧)を選択するため、2段階目の階調に対応する1段階目に書き込む電圧を記憶しておかなくてはならず、メモリ量が大幅に増えて、コストの増加を招く難点がある。

10

【0045】

そこで、本実施形態では、メモリ量を抑えつつ、複数回書き込みによる階調補間動作を適用することで、映像信号によって元々設定することが可能な階調数よりも多くの階調の表現を実現することができる仕組みにする。具体的には、表現する全階調数を複数の領域に分け、階調補間用電圧を映像信号電圧の領域ごとに設定し、共通化する手法を採る。こうすることで、メモリ量の増大を抑えつつ、ドライバ本来が表現可能な階調数よりも多くの階調数を制御できるようになる。

【0046】

典型的には、2回書き込みを行なう場合、全階調数(つまり、2段階目の映像信号電圧を複数の領域に分割し、分割した領域ごとに、1段階目に書き込む階調補間用の電圧設定を共通に使用する。3回書き込みを行なう場合には、2回書き込みを行なう場合の1段階目の処理にさらに同様の手法を適用すればよい。書き込み回数を増やすと処理時間が掛かるので、実態としては2回書き込みを適用することが最適である。

20

【0047】

ただし、このような本実施形態の複数回書き込みによる階調補間処理を適用した場合、1段階目の階調補間電圧が切り替わる境界部分(切替直前の最後の段階の階調と切替直後の1段階目の階調)で、階調を表す保持容量に保持される電圧の変化具合が大きく異なってしまう。このことは、ガンマの直線性が崩れることを意味し、たとえば本来は1段階しか階調が変化していないにも拘わらず数段回分の変化があったかのように視認されることで、階調飛びのように感じられてしまう可能性がある。

30

【0048】

そこで、本実施形態では、階調の切替時に、切替えの前後の補間で使用する第1の信号電圧の電圧値を、階調の切替前の第1の信号電圧の設定情報と階調の切替後の第1の信号電圧の設定情報との範囲内で調整する手法を採る。具体的には、切替時に駆動トランジスタのゲート(保持容量)に書き込まれる電位の変化がより小さくなるようにする。たとえば、切替前と切替直後の1段階目の書き込み電圧設定を組み合わせ使用し、あるいは、切替前と切替直後の1段階目の書き込み電圧設定の設定値を補間した値を使用する。

【0049】

以下では、最も簡易な構成である2Tr/1C駆動回路を例に、2回書き込みを適用する場合について具体的に説明する。

40

【0050】

<表示装置の全体概要>

図1は、画素の表示素子(電気光学素子)として有機EL素子を使用したアクティブマトリクス型有機ELディスプレイ(有機EL表示装置)の一実施形態の全体構成を説明する図である。

【0051】

有機EL表示装置1は、表示パネル部100と、駆動信号生成部200と、映像信号処理部300を備えている。表示パネル部100には、画素アレイ部102と制御部109が設けられている。駆動信号生成部200や映像信号処理部300は、表示パネル部10

50



0を駆動制御する種々のパルス信号を発生するパネル制御部の一例である。駆動信号生成部200と映像信号処理部300とは、1チップのIC(Integrated Circuit; 半導体集積回路)に内蔵されている。図示した製品形態例は一例であり、たとえば、画素アレイ部102のみを搭載した表示パネル部100で有機EL表示装置1として提供してもよい。

#### 【0052】

表示パネル部100には、外部接続用の端子部108(パッド部)が形成され、駆動信号生成部200および映像信号処理部300と接続される。端子部108には、有機EL表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給されるようになっている。同様に、映像信号処理部300から映像信号Vsigが供給されるようになっている。カラー表示対応の場合には、色別(本例ではR(赤), G(緑), B(青)の3原色)の映像信号Vsig\_R, Vsig\_G, Vsig\_Bが供給される。

10

#### 【0053】

画素アレイ部102は、図示を割愛した表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路Pが行列状に2次元配置され、画素配列に対して行ごとに垂直走査線が配線され、列ごとに信号線(水平走査線の一例)が配線された構成である。画素回路Pは、表示アスペクト比である縦横比がX:Y(たとえば9:16)の有効映像領域を構成するよう、n行×m列のマトリクス状に配線され、画素回路Pを駆動するための走査線が水平方向および垂直方向に配線される。

#### 【0054】

制御部109は、垂直走査部と水平走査部を有し、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する。たとえば、制御部109は、画素回路Pを垂直方向に走査する垂直走査部の一例である垂直駆動部103と、画素回路Pを水平方向に走査する水平走査部の一例である水平駆動部106(水平セクタあるいはデータ線駆動部とも称される)を有する。垂直駆動部103はたとえば、書込走査部104(ライトスキャナWS; Write Scan)や電源供給能力を有する電源スキャナとして機能する駆動走査部105(ドライブスキャナDS; Drive Scan)を有する。

20

#### 【0055】

画素アレイ部102には、垂直走査側の各走査線(垂直走査線:書込走査線104WSおよび電源供給線105DSL)と水平走査側の走査線(水平走査線)である映像信号線106HS(データ線)が形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機EL素子とこれを駆動する薄膜トランジスタ(TFT)が形成される。

30

#### 【0056】

マトリクス状に配線された各画素回路Pに対しては、書込走査部104によって書込駆動パルスWSで駆動されるn行分の書込走査線104WS<sub>1</sub>~104WS<sub>n</sub>および駆動走査部105によって電源駆動パルスDSLで駆動されるn行分の電源供給線105DSL<sub>1</sub>~105DSL<sub>n</sub>が画素行ごとに配線される。書込走査部104および駆動走査部105は、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、書込走査線104WSおよび電源供給線105DSLを介して各画素回路Pを順次選択する。水平駆動部106は、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路Pに対し映像信号線106HSを介して映像信号Vsigの内の所定電位をサンプリングして保持容量に書き込ませる。

40

#### 【0057】

画素アレイ部102を挟んで左右両側に垂直駆動部103を配置する構成や画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ってもよい。図示した垂直駆動部103と走査線の構成は、画素回路Pが後述する2TR構成の場合に適合させて示しているが、画素回路Pの構成によってはその他の走査部が設けられることもある。

#### 【0058】

<画素回路>

図2は、本実施形態の画素回路Pを説明する図である。画素回路Pは、n型の駆動トランジスタ121を使用する。加えて、有機EL素子の経時変化による当該有機EL素子へ

50

の駆動電流  $I_{ds}$  の変動を抑制するための回路、すなわち電気光学素子の一例である有機 EL 素子の電流 - 電圧特性の変化を補正して駆動電流  $I_{ds}$  を一定に維持する駆動信号一定化回路を備えた点に特徴を有する。さらに、有機 EL 素子の電流 - 電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。

【 0 0 5 9 】

すなわち、駆動トランジスタ 1 2 1 の他に走査用に 1 つのスイッチングトランジスタ ( サンプリグトランジスタ 1 2 5 ) を使用する 2 T R 駆動の構成を採る。各スイッチングトランジスタを制御する電源駆動パルス DSL および書込駆動パルス WS のオン / オフタイミング ( スwitching タイミング ) を後述する動作タイミングのように設定する。これにより、有機 EL 素子 1 2 7 の経時変化や駆動トランジスタ 1 2 1 の特性変動 ( たとえば閾値電圧や移動度などのばらつきや変動 ) による駆動電流  $I_{ds}$  に与える影響を防ぐ。2 T R 駆動の構成であり、素子数や配線数が少ないため、高精細化が可能である。

10

【 0 0 6 0 】

具体的には、画素回路 P は、保持容量 1 2 0、n 型の駆動トランジスタ 1 2 1、アクティブ H ( ハイ ) の書込駆動パルス WS が供給される n 型トランジスタ 1 2 5、電流が流れることで発光する電気光学素子 ( 発光素子 ) の一例である有機 EL 素子 1 2 7 を有する。

【 0 0 6 1 】

駆動トランジスタ 1 2 1 のゲート ( ノード ND 1 2 2 ) とソースとの間に保持容量 1 2 0 が接続され、駆動トランジスタ 1 2 1 のソースが直接に有機 EL 素子 1 2 7 のアノード端に接続されている。有機 EL 素子 1 2 7 のカソード端は、全画素共通のカソード共通配線 1 2 7 K に接続され、カソード電位  $V_{cath}$  ( たとえば接地電位 GND ) が与えられる。

20

【 0 0 6 2 】

保持容量 1 2 0 は、ブートストラップ容量としても機能するようになっている。すなわち、画素回路 P はまず、保持容量 1 2 0 の接続態様に特徴があり、有機 EL 素子 1 2 7 の経時変化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ 1 2 1 の特性変動 ( たとえば閾値電圧や移動度などのばらつきや変動 ) による駆動電流  $I_{ds}$  に与える影響を抑制する方法としては、各トランジスタ 1 2 1、1 2 5 の駆動タイミングを工夫することで対処する。

【 0 0 6 3 】

駆動トランジスタ 1 2 1 のドレインは、電源スキャナとして機能する駆動走査部 1 0 5 からの電源供給線 1 0 5 DSL に接続されている。電源供給線 1 0 5 DSL は、この電源供給線 1 0 5 DSL そのものが、駆動トランジスタ 1 2 1 に対しての電源供給能力を備える点に特徴を有する。具体的には、駆動走査部 1 0 5 は、駆動トランジスタ 1 2 1 のドレインに対して、それぞれ電源電圧に相当する高電圧側の第 1 電位  $V_{cc\_H}$  と低電圧側の第 2 電位  $V_{cc\_L}$  とを切り替えて供給する電源電圧切替回路を具備している。

30

【 0 0 6 4 】

第 2 電位  $V_{cc\_L}$  としては、映像信号線 1 0 6 HS における映像信号  $V_{sig}$  のオフセット電位  $V_{ofs}$  ( 基準電位とも称する ) より十分低い電位とする。具体的には、駆動トランジスタ 1 2 1 のゲート・ソース間電圧  $V_{gs}$  ( ゲート電位  $V_g$  とソース電位  $V_s$  の差 ) が駆動トランジスタ 1 2 1 の閾値電圧  $V_{th}$  より大きくなるように、電源供給線 1 0 5 DSL の低電位側の第 2 電位  $V_{cc\_L}$  を設定する。オフセット電位  $V_{ofs}$  は、閾値補正動作に先立つ初期化動作の他に、映像信号線 1 0 6 HS を予めプリチャージしておくためにも利用する。

40

【 0 0 6 5 】

サンプリグトランジスタ 1 2 5 は、ゲートが書込走査部 1 0 4 からの書込走査線 1 0 4 WS に接続され、ドレインが映像信号線 1 0 6 HS に接続され、ソースが駆動トランジスタ 1 2 1 のゲート ( ノード ND 1 2 2 ) に接続されている。そのゲートには、書込走査部 1 0 4 からアクティブ H の書込駆動パルス WS が供給される。サンプリグトランジスタ 1 2 5 は、ソースとドレインとを逆転させた接続態様とすることもできる。また、サンプリグトランジスタ 1 2 5 は、ディプレッション型およびエンハンスメント型の何れでもよい。

【 0 0 6 6 】

50

< 画素回路の動作 >

図3は、図2に示した画素回路Pに関する駆動タイミングを説明するタイミングチャートであり線順次駆動の場合で示している。タイミングチャートにおいて、各期間を示す横軸の長さ(時間長)は模式的なものであり、各期間の時間長の割合を示すものではない。

【0067】

図3においては、時間軸を共通にして、書込走査線104WSの電位変化、電源供給線105DSLの電位変化、および映像信号線106HSの電位変化を表してある。また、これらの電位変化と並行に、1行分(図では1行目)について駆動トランジスタ121のゲート電位 $V_g$ およびソース電位 $V_s$ の変化も表してある。

【0068】

なお、図3では、画素回路Pにおいて、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための基本例を示すもので、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための駆動タイミングは、図3に示す態様に限らず、様々な変形が可能である。これら様々な変形の駆動タイミングであっても、後述する各実施形態の仕組みを適用できる。

【0069】

図3に示す駆動タイミングは、線順次駆動の場合であり、書込駆動パルスWS、電源駆動パルスDSL、映像信号 $V_{sig}$ は、1行分を1組とし、各信号のタイミング(特に位相関係)が行単位で独立に制御され、行が変わると1H(Hは水平走査期間)分シフトされる。

【0070】

以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが1(理想値)であると仮定し、保持容量120に信号振幅 $V_{in}$ の情報を、書き込む、保持する、サンプリングするなど簡潔に記して説明する。信号振幅 $V_{in}$ に対応する保持容量120に書き込まれる情報の大きさの割合を書込みゲインと称する。書込みゲインが1未満の場合、保持容量120には信号振幅 $V_{in}$ の大きさそのものではなく、信号振幅 $V_{in}$ の大きさに対応するゲイン倍された情報が保持される。同様に、ブートストラップゲインが1(理想値)であると仮定して簡潔に記して説明する。駆動トランジスタ121のゲート・ソース間に保持容量120が設けられている場合に、ソース電位 $V_s$ の上昇に対するゲート電位 $V_g$ の上昇率をブートストラップゲインと称する。

【0071】

ここで示す駆動タイミングでは、映像信号 $V_{sig}$ が非有効期間であるオフセット電位 $V_{ofs}$ にある期間を1水平期間の前半部とし、有効期間である信号電位 $V_{in}$ ( $=V_{ofs} + V_{in}$ )にある期間を1水平期間の後半部とする。映像信号 $V_{sig}$ の有効期間である信号電位 $V_{in}$ ( $=V_{ofs} + V_{in}$ )にある期間については、階調補間動作を適用するべく、2段階の電位 $V_{in1}$ 、 $V_{in2}$ を設定する(詳細は後述する)。1段階目の信号電位 $V_{in1}$ は、オフセット電位 $V_{ofs}$ に1段階目の信号振幅 $V_{in1}$ を加えた値であり、2段階目の信号電位 $V_{in2}$ は、1段階目の信号電位 $V_{in1}$ に2段階目の信号振幅 $V_{in2}$ を加えた値である。映像信号 $V_{sig}$ の有効期間と非有効期間を合わせた1水平期間ごとに閾値補正動作を複数回(図は4回)に亘って繰り返す。

【0072】

有機EL素子127の発光期間B(表示期間)では、電源供給線105DSLが第1電位 $V_{cc\_H}$ であり、サンプリングトランジスタ125がオフした状態である。このとき、駆動トランジスタ121は飽和領域で動作するように設定されているため、有機EL素子127に流れる駆動電流 $I_{ds}$ は駆動トランジスタ121のゲート・ソース間電圧 $V_{gs}$ に応じ応じて、式(1)に示される値をとる。

【0073】

駆動トランジスタ121はドレイン・ソース間電圧に関わらず駆動電流 $I_{ds}$ が一定となる飽和領域で駆動される。飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流を $I_{ds}$ 、移動度を $\mu$ 、チャンネル幅(ゲート幅)を $W$ 、チャンネル長(ゲート長)を $L$ 、ゲート容量(単位面積当たりのゲート酸化膜容量)を $C_{ox}$ 、トランジスタの閾値電圧を

10

20

30

40

50

$V_{th}$ とすると、駆動トランジスタ121は式(1) (“^”はべき乗を示す)に示した値を持つ定電流源となる。式(1)から明らかなように、飽和領域ではトランジスタのドレイン電流 $I_{ds}$ はゲート・ソース間電圧 $V_{gs}$ によって制御され定電流源として動作する。

【0074】

【数1】

$$I_{ds} = \frac{1}{2} \mu \frac{W}{L} C_{ox} (V_{gs} - V_{th})^2 \dots (1)$$

【0075】

非発光期間(消光期間)に入ると、先ず放電期間Cでは、電源供給線105DSLを第2電位 $V_{cc\_L}$ に切り替える。このとき、第2電位 $V_{cc\_L}$ が有機EL素子127の閾値電圧 $V_{thEL}$ とカソード電位 $V_{cath}$ の和よりも小さいとき、つまり“ $V_{cc\_L} < V_{thEL} + V_{cath}$ ”であれば、有機EL素子127は消光し、電源供給線105DSLが駆動トランジスタ121のソース側となる。このとき、有機EL素子127のアノードは第2電位 $V_{cc\_L}$ に充電される。つまり、駆動トランジスタ121のドレイン(電源供給端)とソース(出力端)との電位を等しくすることで、有機EL素子127を発光状態から消光状態に遷移させる。

10

【0076】

さらに、初期化期間Dでは、映像信号線106HSがオフセット電位 $V_{ofs}$ となったときにサンプリングトランジスタ125をオンして駆動トランジスタ121のゲート電位をオフセット電位 $V_{ofs}$ とする。このとき、駆動トランジスタ121のゲート・ソース間電圧 $V_{gs}$ は“ $V_{ofs} - V_{cc\_L}$ ”という値をとる。この“ $V_{ofs} - V_{cc\_L}$ ”が駆動トランジスタ121の閾値電圧 $V_{th}$ よりも大きくないと閾値補正動作を行なうことができないために、“ $V_{ofs} - V_{cc\_L} > V_{th}$ ”とする必要がある。

20

【0077】

この後、第1閾値補正期間E1に入ると、電源供給線105DSLを再び第1電位 $V_{cc\_H}$ に切り替える。電源供給線105DSL(つまり駆動トランジスタ121への電源電圧)を第1電位 $V_{cc\_H}$ とすることで、有機EL素子127のアノードが駆動トランジスタ121のソースとなり駆動トランジスタ121から駆動電流 $I_{ds}$ が流れる。有機EL素子127の等価回路はダイオードと容量で表されるため、有機EL素子127のカソード電位 $V_{cath}$ に対するアノード電位を $V_{el}$ としたとき、“ $V_{el} = V_{cath} + V_{thEL}$ ”である限り、換言すれば、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さい限り、駆動トランジスタ121の駆動電流 $I_{ds}$ は保持容量120と有機EL素子127の寄生容量 $C_{el}$ を充電するために使われる。このとき、有機EL素子127のアノード電位 $V_{el}$ は時間とともに上昇してゆく。

30

【0078】

一定時間経過後、サンプリングトランジスタ125をオフする。このとき、駆動トランジスタ121のゲート・ソース間電圧 $V_{gs}$ が閾値電圧 $V_{th}$ よりも大きいと(つまり閾値補正が完了していないと)、駆動トランジスタ121の駆動電流 $I_{ds}$ は保持容量120を受電するように流れ続け、駆動トランジスタ121のゲート・ソース間電圧 $V_{gs}$ は上昇してゆく。このとき、有機EL素子127には逆バイアスががかかっているため、有機EL素子127が発光することはない。

40

【0079】

第2閾値補正期間E2に入ると、再び映像信号線106HSがオフセット電位 $V_{ofs}$ となったときにサンプリングトランジスタ125をオンして駆動トランジスタ121のゲート電位をオフセット電位 $V_{ofs}$ として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に、駆動トランジスタ121のゲート・ソース間電圧 $V_{gs}$ は閾値電圧 $V_{th}$ という値をとる。このとき“ $V_{el} = V_{ofs} - V_{th} - V_{cath} + V_{thEL}$ ”となっている。

【0080】

なお、この動作例では、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ121の閾値電圧 $V_{th}$ に相当する電圧を保持容量120に保持させるために、1水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしているが、こ

50

の繰返し動作は必須ではなく、1水平期間を処理サイクルとして、1回のみの閾値補正動作を実行するようにしてもよい。

【0081】

閾値補正動作終了後（本例では第4閾値補正期間E4の後）は、サンプリングトランジスタ125をオフして書込み&移動度補正準備期間Jに入る。映像信号線106HSが信号電位 $V_{in} (= V_{ofs} + V_{in})$ となったときに、サンプリングトランジスタ125を再度オンしてサンプリング期間&移動度補正期間Kに入る。なお、本実施形態では、サンプリング期間&移動度補正期間Kを複数回（図は2回）設けることで、1回の信号書込みで表現可能な階調数よりも、全階調数を拡大する。1段階目を特に階調補間期間&移動度補正期間K1と称し、2段階目を特に階調確定期間&移動度補正期間K2と称する。ここでは、

10

【0082】

信号振幅  $V_{in}$  は階調に応じた値である。サンプリングトランジスタ125のゲート電位はサンプリングトランジスタ125をオンしているために信号電位 $V_{in} (= V_{ofs} + V_{in} = V_{in1} + V_{in2})$ となるが、駆動トランジスタ121のドレインは第1電位 $V_{cc\_H}$ であり駆動電流 $I_{ds}$ が流れるためソース電位 $V_s$ は時間とともに上昇してゆく。図では、この上昇分を $V (= V_1 + V_2)$ で示している。

【0083】

ソース電圧 $V_s$ が有機EL素子127の閾値電圧 $V_{thEL}$ とカソード電位 $V_{cath}$ の和を越えなければ、換言すると、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さければ、駆動トランジスタ121の駆動電流 $I_{ds}$ は保持容量120と有機EL素子127の寄生容量と $C_{el}$ を充電するのに使用される。

20

【0084】

この時点では、駆動トランジスタ121の閾値補正動作は完了しているため、駆動トランジスタ121が流す電流は移動度 $\mu$ を反映したものとなる。具体的には、移動度 $\mu$ が大きいと、このときの電流量が大きく、ソースの上昇も早い。逆に移動度 $\mu$ が小さいと、電流量が小さく、ソースの上昇は遅くなる。これにより、駆動トランジスタ121のゲート・ソース間電圧 $V_{gs}$ は移動度 $\mu$ を反映して小さくなり、一定時間経過後に完全に移動度 $\mu$ を補正するゲート・ソース間電圧 $V_{gs}$ となる。

30

【0085】

この後には、発光期間Lに入り、サンプリングトランジスタ125をオフして書込みを終了し、有機EL素子127を発光させる。保持容量120によるブートストラップ効果により、駆動トランジスタ121のゲート・ソース間電圧 $V_{gs}$ は一定であるので、駆動トランジスタ121は一定電流（駆動電流 $I_{ds}$ ）を有機EL素子127に流し、有機EL素子127のアノード電位 $V_{el}$ は有機EL素子127に駆動電流 $I_{ds}$ という電流が流れる電圧 $V_x$ まで上昇し、有機EL素子127は発光する。

【0086】

画素回路Pにおいては、有機EL素子127は発光時間が長くなるとそのI-V特性は変化してしまう。そのため、ノードND121の電位（つまり駆動トランジスタ121のソース電位 $V_s$ ）も変化する。しかしながら、駆動トランジスタ121のゲート・ソース間電圧 $V_{gs}$ は保持容量120によるブートストラップ効果で一定値に保たれているので、有機EL素子127に流れる電流は変化しない。よって、有機EL素子127のI-V特性が劣化しても、有機EL素子127には一定電流（駆動電流 $I_{ds}$ ）が常に流れ続け、有機EL素子127の輝度が変化することはない。

40

【0087】

ここで、駆動電流 $I_{ds}$ 対ゲート電圧 $V_{gs}$ の関係は、トランジスタ特性を表した式(1)の $V_{gs}$ に " $V_{in} + V_{th} - V$ " を代入することで、式(2)のように表すことができる。式(2)において、 $k = (1/2)(W/L)C_{ox}$ である。

【0088】

50

## 【数 2】

$$I_{ds} = k \mu (V_{gs} - V_{th})^2 = k \mu (\Delta V_{in} - \Delta V)^2 \dots (2)$$

## 【0089】

式(2)から、閾値電圧 $V_{th}$ の項がキャンセルされており、有機EL素子127に供給される駆動電流 $I_{ds}$ は駆動トランジスタ121の閾値電圧 $V_{th}$ に依存しないことが分かる。基本的に駆動電流 $I_{ds}$ は信号振幅 $V_{in}$ (詳しくは信号振幅 $V_{in}$ に対応して保持容量120に保持されるサンプリング電圧 $= V_{gs}$ )によって決まる。換言すると、有機EL素子127は信号振幅 $V_{in}$ に応じた輝度で発光することになる。

## 【0090】

その際、保持容量120に保持される情報はソース電位 $V_s$ の上昇分 $V$ で補正されている。上昇分 $V$ はちょうど式(2)の係数部に位置する移動度 $\mu$ の効果を打ち消すように働く。駆動トランジスタ121の移動度 $\mu$ に対する補正分 $V$ を保持容量120に書き込まれる信号に加えるのであるが、その方向は実際には負の方向であり、こう言った意味で、上昇分 $V$ は、移動度補正パラメータ $V$ や負帰還量 $V$ とも称する。

## 【0091】

有機EL素子127に流れる駆動電流 $I_{ds}$ は、駆動トランジスタ121の閾値電圧 $V_{th}$ や移動度 $\mu$ の変動が相殺され、実質的に信号振幅 $V_{in}$ のみに依存することになる。駆動電流 $I_{ds}$ は閾値電圧 $V_{th}$ や移動度 $\mu$ に依存しないので、閾値電圧 $V_{th}$ や移動度 $\mu$ が製造プロセスによりばらついていたり経時変化があったりしても、ドレイン・ソース間の駆動電流 $I_{ds}$ は変動せず、有機EL素子127の発光輝度も変動しない。

## 【0092】

駆動トランジスタ121のゲート・ソース間に保持容量120を接続することで、 $n$ 型の駆動トランジスタ121を使用する場合にも、駆動トランジスタ121のソースの電位 $V_s$ の変動にゲートの電位 $V_g$ が連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとしており、有機EL素子127の特性の経時変動による有機EL素子127のアノード電位変動(つまり駆動トランジスタ121のソース電位変動)があっても、その変動を相殺するようにゲート電位 $V_g$ を変動させることができる。

## 【0093】

これにより、有機EL素子127の特性の経時変化の影響が緩和され、画面輝度の均一性を確保できる。駆動トランジスタ121のゲート・ソース間の保持容量120によるブートストラップ機能により、有機EL素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、ブートストラップ機能は、発光開始時点で、有機EL素子127に発光電流 $I_{el}$ が流れ始め、それによってアノード・カソード間電圧 $V_{el}$ が安定となるまで上昇していく過程で、そのアノード・カソード間電圧 $V_{el}$ の変動に伴って駆動トランジスタ121のソース電位 $V_s$ が変動する際にも機能する。

## 【0094】

このように、本例の画素回路Pおよびそれを駆動する制御部109による駆動タイミングによれば、駆動トランジスタ121や有機EL素子127の特性変動(ばらつきや経時変動)があった場合でも、それらの変動分を補正することで、表示画面上にはその影響が現われず、輝度変化のない高品質な画像表示が可能になる。

## 【0095】

< 階調制御 >

以下に、本実施形態の有機EL表示装置1における表示動作の際の特徴的部分の1つである階調補間動作(各有機EL素子127における発光輝度の階調を補間する動作)を適用した階調制御について、比較例の階調制御と比較しつつ詳細に説明する。

## 【0096】

[ 第1比較例 ]

図4は、第1比較例の階調制御(サンプリング期間&移動度補正期間Kの動作)を説明する図である。第1比較例は、サンプリング期間&移動度補正期間Kに、1回のみで、信

10

20

30

40

50

号書込みと移動度補正を行なう。具体的には、図4(1)に示すように、映像信号Vsigに対応する信号電圧Vin(信号振幅Vin)の書込み動作と移動度補正(ソース電位Vsを電位差Vだけ上昇させる)を1回で行なう。つまり、映像信号Vsigの1回の信号電位Vinだけで移動度補正を行ない所望(8ビットや10ビット)の階調を表現する。

【0097】

第1比較例の表示動作では、信号電圧Vinと、駆動トランジスタ121に流れる電流Ids(有機EL素子127の発光輝度Lに比例)との関係(ガンマカーブ)は、たとえば図4(2)に示すようになる。すなわち、映像信号Vsigで設定される信号電圧Vinの階調が、たとえば電圧x, x+1, x+2, ...と増加するのに応じて、電流Ids(発光輝度L)の階調も1対1の関係で増加している。具体的には、信号電圧Vinが電圧xに設定されているとき、電流Idsは電流値Ids(x)、発光輝度Lは輝度L(x)となっている。信号電圧Vinが電圧(x+1)に設定されているとき、電流Idsは電流値Ids(x+1)、発光輝度Lは輝度L(x+1)となり、信号電圧Vinが電圧(x+2)に設定されているとき、電流Idsは電流値Ids(x+2)、発光輝度Lは輝度L(x+2)となる。

10

【0098】

よって、第1比較例の場合、映像信号Vsigにより設定可能な階調数(映像信号Vsigのビット数)、換言すると、信号電圧Vinにおいて設定可能な電圧値の数によって、一義的に発光輝度Lの階調数が定まることになる。具体的には、たとえば映像信号Vsigが8ビットで信号電圧Vinを表す場合、表現可能な発光輝度Lの階調数は、 $2^8 = 256$ となる。また、たとえば映像信号Vsigが10ビットで信号電圧Vinを表す場合、表現可能な発光輝度Lの階調数は、 $2^{10} = 1024$ となる。

20

【0099】

したがって、表示装置全体としての低コスト化を実現するための手法の1つとして、たとえばデータドライバ(水平駆動部106に相当)のコスト削減を図る場合、第1比較例の表示動作を用いた表示装置では、以下の問題が生ずる。すなわち、たとえば、映像信号Vsigにより設定可能な階調数(信号電圧Vinのビット数)を削減して、このデータドライバのコスト削減を図ることが考えられるが、第1比較例の場合、それに伴い、表現可能な発光輝度Lの階調数も減少してしまう。具体的には、現在のところ一般的となっている10ビット階調(1024階調)に対し、低コスト化を実現するためには、たとえば8ビット階調(256階調)などに階調数を間引かなければならないことになる。このように、表現可能な発光輝度Lの階調数が減少すると、それに伴って表示画質も低下してしまう。逆に、12ビット階調(4096階調)を実現しようとする、コストがかかってしまう。第1比較例の場合、低コスト化を図りつつ高画質化を実現する(低コスト化と高画質化との両立)のが困難である。

30

【0100】

[第2比較例]

図4Aは、第2比較例の階調制御(サンプリング期間&移動度補正期間Kの動作)を説明する図である。第2比較例は、サンプリング期間&移動度補正期間Kに、2回の処理で、信号書込みと移動度補正を行なう点で本実施形態の動作と似通っている。相違は、映像信号の階調に応じて第1の信号電圧と第2の電圧値を変化させる点にある。たとえば、図4A(1)に示すように、階調補間期間&移動度補正期間K1と階調確定期間&移動度補正期間K2が設けられている。

40

【0101】

水平駆動部106は、階調補間期間&移動度補正期間K1には、階調補間動作の信号電圧Vinである階調補間電圧Vin1を映像信号線106HSに供給し、階調確定期間&移動度補正期間K2には、階調を確定させる信号電圧Vinである確定階調電圧Vin2を映像信号線106HSに供給する。特に、第2比較例の水平駆動部106は、これら2つの信号電圧を、図4A(1)に示すように、階調補間電圧Vin1および確定階調電圧Vin2の順に映像信号線106HSに供給するとともに、階調に応じて、階調補間電圧Vin1および確定階調電圧Vin2の電圧値を個別に変化させる。このとき、書込走査部104は、階調補間

50

電圧  $V_{in1}$  から確定階調電圧  $V_{in2}$  に遷移する過程でも書込駆動パルス  $WS$  を  $H$  レベルに維持してサンプリングトランジスタ 125 をオンさせ続ける。

【0102】

図示しないが、サンプリング期間 & 移動度補正期間  $K$  を  $2H$  期間に亘って設け、階調補間期間 & 移動度補正期間  $K_1$  と階調確定期間 & 移動度補正期間  $K_2$  の間に書込駆動パルス  $WS$  を一旦  $L$  レベルにしサンプリングトランジスタ 125 をオフさせることで、ブートストラップ期間を挟んでもよい。この点は後述する本実施形態の動作でも同様である。

【0103】

第2比較例の動作により、図4A(2)中に矢指Aで示す部分のように、各有機EL素子127における発光輝度  $L$  の階調を補間する階調補間動作が行なわれる。その結果、映像信号  $V_{sig}$  によって元々設定することが可能な階調数よりも多くの階調の表現が実現される。たとえば図4(1)に示した第1比較例の動作における信号電圧  $V_{in}$  において設定される電圧  $x$  などが10ビット階調である場合、図4A(2)では、10ビット階調に対して2ビット分の階調(4階調)が補間されるため、12ビット階調が実現される。すなわち、確定階調電圧  $V_{in2}$  において設定される電圧  $x$  など(基本階調電圧)に対し、階調補間電圧  $V_{in1}$  において設定される電圧  $y$  など(補間階調電圧)を用いることで2ビット分の階調(4階調)が補間され、合計12ビット階調となる。10ビットの映像信号  $V_{sig}$  (の確定階調電圧  $V_{in2}$ ) のガンマ特性に対して、「12ビット - 10ビット = 2ビット」分の階調を2回書込み駆動(2ステップ駆動)により補間することで12ビットの階調を実現できる。

【0104】

具体的には、水平駆動部106は、たとえば図4A(1-1)~図4A(1-4)に示したように、確定階調電圧  $V_{in2}$  を、映像信号  $V_{sig}$  により設定可能な複数の階調(ここでは10ビット階調 = 1024階調)のうちの一の階調に対応する電圧(ここでは電圧  $x$ )に固定して設定する。次いで、たとえば図4A(1-1)中の矢印P21で示すように、水平駆動部106は、階調補間電圧  $V_{in1}$  を複数の電圧(ここでは電圧( $y-3$ ), ( $y-2$ ), ( $y-1$ ),  $y$  の4つの電圧)間で変化させる。そして、水平駆動部106は、確定階調電圧  $V_{in2}$  を、複数の階調のうち他の階調に固定して設定するとともに、階調補間電圧  $V_{in1}$  を、再び複数の電圧間で変化させる、という動作を繰り返す。

【0105】

このとき、図4A(1-1)、図4A(1-4)中の矢印P21, P22で示すように、階調補間電圧  $V_{in1}$  の電圧値が電圧( $y-3$ )から電圧  $y$  へと上昇するのに応じて、階調補間電圧  $V_{in1}$  の書込み後における駆動トランジスタ121のソース電位  $V_s$  の上昇も大きくなる。たとえば、階調補間電圧  $V_{in1}$  が電圧( $y-3$ )に設定されているときのソース電位  $V_s$  の上昇分(1回目の移動度補正による電位差  $V_1(y-3)$ )よりも、階調補間電圧  $V_{in1}$  が電圧  $y$  に設定されているときのソース電位  $V_s$  の上昇分(電位差  $V_1(y)$ )の方が大きくなる。このとき、階調補間期間 & 移動度補正期間  $K_1$  では、図4A(1-3)中の矢印P23で示したように、駆動トランジスタ121のソース電位  $V_s$  の上昇に伴って、駆動トランジスタ121のゲート電位  $V_g$  も連動して上昇する。すなわち、階調補間電圧  $V_{in1}$  の電圧値が電圧( $y-3$ )から電圧  $y$  へと上昇するのに応じて、階調補間電圧  $V_{in1}$  の書込み後におけるゲート電位  $V_g$  の上昇も大きくなる。

【0106】

階調確定期間 & 移動度補正期間  $K_2$  では、駆動トランジスタ121のソース電位  $V_s$  の上昇分(2回目の移動度補正による電位差  $V_2$ )は、図4A(1-4)に示したように、階調補間電圧  $V_{in1}$  の電圧値によらず一定となっている。これは、階調確定期間 & 移動度補正期間  $K_2$  でのソース電位  $V_s$  の上昇分(電位差  $V_2$ )は、この際に書き込まれる確定階調電圧  $V_{in2}$  の電圧値(ここでは  $V_{in2\_x}$ )により定まるからである。この期間終了後には、駆動トランジスタ121のゲート電位  $V_g$  は、確定階調電圧  $V_{in2}$  (ここでは電圧  $x$ )となる(図4A(1-3))。このことから、図4A(1)から分かるように、階調補間電圧  $V_{in1}$  の電圧値が電圧( $y-3$ )から電圧  $y$  へと上昇するのに応じて、確定

10

20

30

40

50



階調電圧  $V_{in2}$  の書き込み後（発光動作時）における駆動トランジスタ 121 のゲート・ソース間電圧  $V_{gs}$  は小さくなる。たとえば、階調補間電圧  $V_{in1}$  が電圧  $(y - 3)$  に設定されているときのゲート・ソース間電圧  $V_{gs}(y - 3)$  よりも、階調補間電圧  $V_{in1}$  が電圧  $y$  に設定されているときのゲート・ソース間電圧  $V_{gs}(y)$  の方が小さくなる。

【0107】

これにより、階調補間電圧  $V_{in1}$  の電圧値が上昇するのに応じて、発光動作時における駆動トランジスタ 121 のゲート・ソース間電圧  $V_{gs}$  が小さくなる結果、駆動トランジスタ 121 を流れる電流  $I_{ds}$  が減少し、電流  $I_{ds}$  が減少するのに比例して、有機 EL 素子 127 の発光輝度  $L$  も低くなる。

【0108】

これを利用して、水平駆動部 106 は、たとえば図 4A(2) に示すように、確定階調電圧  $V_{in2}$  により設定可能な階調に対応する電圧  $x$  などのそれぞれに対し、階調補間電圧  $V_{in1}$  により設定される 4 つ階調に対応する電圧  $y$  などを選択して割り当てる。これにより、階調補間動作が実現され、映像信号  $V_{sig}$  によって元々設定することが可能な階調数よりも多くの階調の表現を実現できる。

【0109】

第 2 比較例の場合、階調に応じて、階調補間電圧  $V_{in1}$  および確定階調電圧  $V_{in2}$  の電圧値を個別に変化させるので、それぞれの階調に応じて各回の信号電圧を最適化できる。しかしながら、2 段階目の確定階調電圧  $V_{in2}$  ごとに 1 段階目に書き込む階調補間電圧  $V_{in1}$  の設定 ( $V_{in_y}$ ,  $V_{in_{(y-1)}}$ ,  $V_{in_{(y-2)}}$ ,  $V_{in_{(y-3)}}$  のセット) を用意しておき、対象となる 2 段階目の確定階調電圧  $V_{in2}$  に適合した階調補間電圧  $V_{in1}$  の設定を選択する。このため、それぞれの 2 段階目の確定階調電圧  $V_{in2}$  に対応する 1 段階目に書き込む階調補間電圧  $V_{in1}$  の設定情報を記憶しておかなくてはならず、メモリ量が大幅に増えて、コストの増加を招く。低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化との両立）上では、メモリ量に関して改善すべき事項がある。

【0110】

[ 本実施形態：基本 ]

図 5 は、本実施形態の階調制御（サンプリング期間 & 移動度補正期間  $K$  の動作）の基本を説明する図である。本実施形態は、サンプリング期間 & 移動度補正期間  $K$  に、2 回の処理で、信号書込みと移動度補正を行なう点では、第 2 比較例の動作と似通っている。相違は、階調範囲を領域分割し、階調補間電圧  $V_{in1}$  を確定階調電圧  $V_{in2}$ （つまり表示階調電圧）の領域ごとに設定し、共通化する点にある。領域分割した各分割領域内では、各分割領域で共通する 1 段階目に書き込む階調補間電圧  $V_{in1}$  の設定（たとえば  $V_{in_y}$ ,  $V_{in_{(y-1)}}$ ,  $V_{in_{(y-2)}}$ ,  $V_{in_{(y-3)}}$  のセット) を用意しておき、2 段階目の確定階調電圧  $V_{in2}$  で階調を決定する。ある階調間で 1 段階目に書込まれる電圧（階調補間電圧  $V_{in1}$ ）を共通にすることで、メモリ量を大幅に削減することができる。メモリを増大させることなく、安価に多階調化を実現できる。

【0111】

たとえば、図 5 では、全階調を 4 分割し、各々の分割領域で共通する 1 段階目の電圧設定（階調補間電圧  $V_{in1}$ ）を持ち、2 段階目の電圧（確定階調電圧  $V_{in2}$ ）で階調を決定する。分割する大きさは均等に限らず任意であり、たとえば、低階調側は広くとり、高階調側は狭くとることが考えられる。これにより、各々の分割領域だけで階調補間電圧  $V_{in1}$  の設定を持っておくことで十分になるので、メモリを大幅に削減することができる。

【0112】

ただし、このような本実施形態の複数回書込みによる階調補間処理を適用した場合、ある階調間で 1 段階目に書込む電圧設定を切り替える場合、切替え箇所でガンマー（ ）の直線性が崩れてしまい、階調飛びのように視認される可能性がある。

【0113】

この対策として、本実施形態の駆動手法を適用する場合には、階調補間電圧  $V_{in1}$  の設定（たとえば  $V_{in_y}$ ,  $V_{in_{(y-1)}}$ ,  $V_{in_{(y-2)}}$ ,  $V_{in_{(y-3)}}$  のセット）の切替前と切替後

10

20

30

40

50

でガンマ特性が大きく崩れることがないようにする手法も併用するのが好ましい。以下に、その手法を適用した変形例を説明する。

【 0 1 1 4 】

[ 本実施形態：変形例 ]

図 5 A は、本実施形態のサンプリング期間 & 移動度補正期間 K の変形例の動作を説明する図である。図は、ドライバ出力 + 2 b i t 表現する場合で示しており、図 5 A ( 1 ) は、基本動作の場合であり、図 5 A ( 2 ) は、第 1 変形例の動作の場合であり、図 5 A ( 3 ) は、第 2 変形例の動作の場合である。

【 0 1 1 5 】

図 5 A ( 1 ) に示すように、基本動作の場合、ある階調間（たとえば  $V_{in2} = n - 1$  と  $V_{in2} = n$  の間）で 1 段階目に書込む電圧設定  $V_1$  を切替える場合、階調補間電圧  $V_{in1}$  としてたとえば電圧設定  $V_1 (= m)$  と電圧設定  $V_1 (= m + 1)$  を使い分けるため、切替え箇所 で保持容量 1 2 0 に保持される階調電圧の変化具合が異なってしまう。

【 0 1 1 6 】

この対策として、第 1 変形例では、ある階調間で 1 段階目に書込む階調補間電圧  $V_{in1}$  の電圧設定  $V_1$  を切替える場合、切替直前の階調において、切替前と切替直後の 1 段階目の電圧設定  $V_1$  を組み合わせることでガンマの直線性を保つ。たとえば、図 5 A ( 2 ) 中に実線で示す遷移過程のように、ある階調間（たとえば  $V_{in2} = n - 1$  と  $V_{in2} = n$  の間）で補間する信号の 1 つ目 a では切替前の設定（電圧設定  $V_1 = m$ ）を用いているが、2 つ目 b と 3 つ目 c では、切替直後の設定（電圧設定  $V_1 = m + 1$ ）を用いている。図 5 A ( 2 ) 中に破線で示す遷移過程のように、1 つ目 a と 2 つ目 b とで切替前の設定（電圧設定  $V_1 = m$ ）を用い、3 つ目 c で切替直後の設定（電圧設定  $V_1 = m + 1$ ）を用いるようにしてもよい。ただし、実線で示す遷移過程の方が破線で示す遷移過程よりも切替時の階調電圧差は小さくなる。

【 0 1 1 7 】

また、第 2 変形例では、ある階調間で 1 段階目に書込む階調補間電圧  $V_{in1}$  の設定（電圧設定  $V_1$ ）を切替える場合、切替直前の階調において、切替直後の 1 段階目の電圧設定  $V_1$  との補間により求められる電圧値を用いることでガンマの直線性を保つ。たとえば、図 5 A ( 2 ) に示すように、ある階調間（たとえば  $V_{in2} = n - 1$  と  $V_{in2} = n$  の間）で補間する信号の 1 つ目 a は切替前の設定値（電圧設定  $V_1 = m$  に基づく）を、2 つ目 b は中間値（電圧設定  $V_1 = m + 1$  に基づく）を、3 つ目 c では切替後の設定値（電圧設定  $V_1 = m + 2$  に基づく）を用いて補間することでガンマの直線性を保つ。なお、この例では、中間値の設定用にもメモリを用意する例で示しているがこのことは必須でなく、たとえば、切替前の設定値（電圧設定  $V_1 = m$  に基づく）と切替直後の設定値（電圧設定  $V_1 = m + 1$  に基づく）から演算により中間値を求めることでメモリ量を低減してもよい。

【 0 1 1 8 】

[ 本実施形態の階調制御の纏め ]

このように、本実施形態の階調制御に関する駆動方法では、2 回書込みを用いた階調補間駆動において、階調補間電圧  $V_{in1}$  を確定階調電圧  $V_{in2}$  の領域ごとに設定し共通化することで、大幅にメモリを増やすことなく、既存のドライバ出力で実現可能な階調数よりも多くの階調数を表現できる。よって、水平駆動部 1 0 6 の構成を簡素化しつつ（複雑化することなく）、より高精細な階調表現が実現される。たとえば  $M$  ( $M$ : 整数) ビットの映像信号  $V_{sig}$  を出力可能なデータドライバ（水平駆動部 1 0 6）を用いた場合であっても、 $N$  ( $N$ : 整数,  $N > M$ ) ビットの階調表現ができ、制御部 1 0 9 のコスト削減を図ることができる。低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化とを両立させる）ことができる。

【 0 1 1 9 】

また、1 段階目の階調補間期間 & 移動度補正期間  $K_1$  で使用する確定階調電圧  $V_{in2}$  の設定を切り替えることで発生するガンマの直線性が崩れる現象に関しては、切替前後の補間で使用する 1 段階目の階調電位を、階調の切替前と切替後の各階調補間電圧  $V_{in1}$  の設

10

20

30

40

50

定値の範囲内で調整することで対処する。ガンマの直線性が大きく崩れることがないようにしつつ、低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化とを両立させる）ことができる。

#### 【 0 1 2 0 】

##### < 電子機器 >

以上説明した本実施形態の有機 E L 表示装置 1 を始めとする本実施形態の階調補間処理を適用した表示装置は、電子機器に入力された映像信号、もしくは、電子機器内で生成した映像信号を、画像もしくは映像として表示するあらゆる分野の電子機器の表示装置に適用できる。たとえば、半導体メモリやミニディスク（ M D ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話などの携帯端末装置、ビデオカメラなどの表示装置に適用できる。

10

#### 【 0 1 2 1 】

なお、表示装置は、封止された構成のモジュール形状のものをも含むものとする。たとえば、画素アレイ部 1 0 2 に透明なガラスなどの対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜など、さらには、遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号などを入出力するための回路部や F P C （フレキシブルプリントサーキット）などが設けられていてもよい。

#### 【 0 1 2 2 】

以下に、図 6 ~ 図 6 B にて、本実施形態の階調補間処理を適用した表示装置が搭載される電子機器の具体例について説明する。

20

#### 【 0 1 2 3 】

図 6 ( 1 ) は、本実施形態の階調補間処理を適用した表示装置が搭載されるテレビジョンセットの外観を示す斜視図である。本例のテレビジョンセットは、フロントパネル 9 0 2 やフィルターガラス 9 0 3 などから構成される映像表示画面部 9 0 1 を含み、その映像表示画面部 9 0 1 として本実施形態の表示装置を用いることにより作製される。

#### 【 0 1 2 4 】

図 6 ( 2 ) は、本実施形態の階調補間処理を適用した表示装置が搭載されるデジタルカメラの外観を示す斜視図であり、図 6 ( 2 - 1 ) は表側から見た斜視図、図 6 ( 2 - 2 ) は裏側から見た斜視図である。本例のデジタルカメラは、フラッシュ用の発光部 9 1 1、表示部 9 1 2、メニュースイッチ 9 1 3、シャッターボタン 9 1 4 などを含み、その表示部 9 1 2 として本実施形態の表示装置を用いることにより作製される。

30

#### 【 0 1 2 5 】

図 6 A ( 1 ) は、本実施形態の階調補間処理を適用した表示装置が搭載されるノート型パーソナルコンピュータの外観を示す斜視図である。本例のノート型パーソナルコンピュータは、本体 9 2 1 に、文字や図形などを入力するとき操作されるキーボード 9 2 2、画像を表示する表示部 9 2 3 などを含み、その表示部 9 2 3 として本実施形態の表示装置を用いることにより作製される。

#### 【 0 1 2 6 】

図 6 A ( 2 ) は、本実施形態の階調補間処理を適用した表示装置が搭載されるビデオカメラの外観を示す斜視図である。ビデオカメラは、本体部 9 3 1、前方を向いた側面に被写体撮影用のレンズ 9 3 2、撮影時のスタート/ストップスイッチ 9 3 3、表示部 9 3 4 などを含み、表示部 9 3 4 として本実施形態の表示装置を用いることにより作製される。

40

#### 【 0 1 2 7 】

図 6 B は、本実施形態の階調補間処理を適用した表示装置が搭載される携帯電話機（携帯端末装置の一例）を示す外観図である。図 6 B ( 1 ) は開いた状態での正面図、図 6 B ( 2 ) はその側面図、図 6 B ( 3 ) は閉じた状態での正面図、図 6 B ( 4 ) は左側面図、図 6 B ( 5 ) は右側面図、図 6 B ( 6 ) は上面図、図 6 B ( 7 ) は下面図である。本例の携帯電話機は、上側筐体 9 4 1、下側筐体 9 4 2、連結部 9 4 3（ここではヒンジ部）、

50

ディスプレイ 944、サブディスプレイ 945、ピクチャーライト 946、カメラ 947 などを含んでいる。そして、ディスプレイ 944 やサブディスプレイ 945 として本実施形態の表示装置を用いることにより本例の携帯電話機が作製される。

【0128】

以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

【0129】

また、前記の実施形態は、クレーム（請求項）に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

【0130】

<画素回路の変形例>

たとえば、画素回路 P の側面からの変更が可能である。たとえば、回路理論上は「双対の理」が成立するので、画素回路 P に対しては、この観点からの変形ができる。この場合、図示を割愛するが、まず、前述の実施形態に示した画回路 P が n 型の駆動トランジスタ 121 を用いて構成しているのに対し、p 型の駆動トランジスタ 121 を用いて画素回路 P を構成する。これに合わせて映像信号  $V_{sig}$  のオフセット電位  $V_{ofs}$  に対する信号振幅  $V_{in}$  の極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。

【0131】

このような双対の理を適用して駆動トランジスタ 121 を p 型にした変形例の有機 EL 表示装置においても、n 型の駆動トランジスタ 121 にした有機 EL 表示装置と同様に、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができるし、カソード配線低抵抗化対策を適用することができる。

【0132】

なお、ここで説明した画素回路 P の変形例は、前記実施形態に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部 104 での走査に合わせて各水平周期内でオフセット電位  $V_{ofs}$  と信号電位  $V_{in} (= V_{ofs} + V_{in})$  で切り替わる映像信号  $V_{sig}$  が映像信号線 106 HS に伝達されるように駆動を行ない、閾値補正の初期化動作のために駆動トランジスタ 121 のドレイン側（電源供給側）を第 1 電位と第 2 電位とでスイッチング駆動を行なうものである限り、画素回路 P を構成するトランジスタ数は問わない。さらに、画素回路 P を構成するトランジスタ数や保持容量数は不問であり、たとえばトランジスタ数が 3 個以上であってもよく、それらの全てに、前述の本実施形態の階調補間動作による階調制御を適用することができる。

【0133】

また、閾値補正動作を実行するに当たり、オフセット電位  $V_{ofs}$  と信号電位  $V_{in}$  を駆動トランジスタ 121 のゲートに供給する仕組みとしては、2TR 構成のように映像信号  $V_{sig}$  で対処することに限らず、たとえば、特開 2006 - 215213 号公報に記載のように、別のトランジスタを介して供給する仕組みを採ることもできる。

【0134】

これらの変形例においても、階調補間動作による階調制御を行なうに当たり単純な方法ではメモリ量が増えてしまう問題を、元々の表現可能な階調を領域分割して領域ごとに共通の設定情報を使用することで解消するという本実施形態の思想を適用できる。

【符号の説明】

【0135】

10

20

30


40

50








【図5A】




【図6】



【図6A】



【図6B】



---

フロントページの続き

(51)Int.Cl. F I  
G 0 9 G 3/20 6 2 4 B  
G 0 9 G 3/20 6 3 1 R  
G 0 9 G 3/20 6 3 1 V  
G 0 9 G 3/20 6 1 2 U

(56)参考文献 国際公開第2007/072904(WO, A1)  
特開2009-265584(JP, A)  
特開平06-161387(JP, A)  
特開2007-292900(JP, A)  
特開2009-069552(JP, A)  
特開2011-102928(JP, A)

(58)調査した分野(Int.Cl., DB名)  
G 0 9 G 3 / 3 0  
G 0 9 G 3 / 2 0