

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4353990号  
(P4353990)

(45) 発行日 平成21年10月28日(2009.10.28)

(24) 登録日 平成21年8月7日(2009.8.7)

(51) Int. Cl.		F I			
<b>G06F</b>	<b>9/48</b>	<b>(2006.01)</b>	<b>G06F</b>	<b>9/46</b>	<b>452F</b>
<b>G06F</b>	<b>1/32</b>	<b>(2006.01)</b>	<b>G06F</b>	<b>1/00</b>	<b>332Z</b>
<b>G06F</b>	<b>1/04</b>	<b>(2006.01)</b>	<b>G06F</b>	<b>1/04</b>	<b>301C</b>
<b>G06F</b>	<b>1/26</b>	<b>(2006.01)</b>	<b>G06F</b>	<b>1/00</b>	<b>330C</b>

請求項の数 3 (全 17 頁)

(21) 出願番号	特願2007-133131 (P2007-133131)	(73) 特許権者	396023993
(22) 出願日	平成19年5月18日(2007.5.18)		株式会社半導体理工学研究センター
(65) 公開番号	特開2008-287592 (P2008-287592A)		神奈川県横浜市港北区新横浜3丁目17番
(43) 公開日	平成20年11月27日(2008.11.27)		地2 友泉新横浜ビル6階
審査請求日	平成19年5月18日(2007.5.18)	(74) 代理人	100058479
			弁理士 鈴江 武彦
		(74) 代理人	100091351
			弁理士 河野 哲
		(74) 代理人	100088683
			弁理士 中村 誠
		(74) 代理人	100108855
			弁理士 蔵田 昌俊
		(74) 代理人	100075672
			弁理士 峰 隆司

最終頁に続く

(54) 【発明の名称】 マルチプロセッサ制御装置

(57) 【特許請求の範囲】

【請求項1】

複数のプロセッサで実行される各プログラムの性能制約を満たす範囲で、前記複数のプロセッサの合計消費電力と合計消費エネルギーとのうちの少なくとも一方を抑制する「前記複数のプロセッサから前記複数のプロセッサの共有リソースへ発行されるリクエストの優先度」を決定し、前記各プログラムの性能制約を満たす範囲で、前記合計消費電力と合計消費エネルギーとのうちの少なくとも一方を抑制する「前記複数のプロセッサの周波数と電源電圧とのうちの少なくとも一方」を決定する協調制御手段と、

前記協調制御手段によって決定された優先度に応じて、前記複数のプロセッサからのリクエストを前記共有リソースへ発行する第1制御手段と、

前記協調制御手段によって決定された周波数と電源電圧とのうちの少なくとも一方に応じて、前記複数のプロセッサの周波数と電源電圧とのうちの少なくとも一方を制御する第2制御手段と

を具備し、

前記協調制御手段は、緊急性の高いプログラムを実行するプロセッサからのリクエストの優先度を、緊急性の低いプログラムを実行するプロセッサからのリクエストの優先度よりも高くし、

さらに前記協調制御手段は、リクエストの優先度を高くしたプロセッサの周波数と電源電圧とのうちの少なくとも一方を、優先度制御を行わなかった場合と比べて低くすることを特徴とするマルチプロセッサ制御装置。

## 【請求項 2】

請求項 1 記載のマルチプロセッサ制御装置において、  
前記協調制御手段は、

前記複数のプロセッサから前記共有リソースへの実際の競合の状態を監視し、前記実際の競合の状態が、前記優先度となるようにフィードバック制御を実行し、

前記各プログラムの進行状態を監視し、前記各プログラムを実行するそれぞれのプロセッサについて、前記各プログラムの進行状態が性能予測モデルに基づいて予測された予測結果より早く終了しそうな場合に、周波数と電源電圧とのうちの少なくとも一方を低下させ、前記各プログラムの進行状態が前記予測結果に間に合わなくなりそうな場合に、周波数と電源電圧とのうちの少なくとも一方を増加させるフィードバック制御を行うことを特徴とするマルチプロセッサ制御装置。

10

## 【請求項 3】

請求項 1 記載のマルチプロセッサ制御装置において、  
前記協調制御手段は、

前記複数のプロセッサの周波数のいずれもが目標範囲に含まれるように前記複数のプロセッサからのリクエストの優先度を制御することを特徴とするマルチプロセッサ制御装置。

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

本発明は、複数のプロセッサを制御するマルチプロセッサ制御装置に関する。

20

## 【背景技術】

## 【0002】

従来から、制約を持つプログラムの消費電力削減手法として、制約を満たす範囲で、できる限り低い周波数・電源電圧を用いプログラムを実行するよう、周波数・電源電圧を制御する手法が提案されている。

## 【0003】

ある従来手法では、プログラムのプロファイル情報に基づき周波数・電源電圧を決定する（第 1 従来例）。他の従来手法では、プログラム実行時の情報を用いて、制約を満たしていない場合に、周波数・電源電圧を上げて制約を満たすよう制御し、逆に性能に余裕がある場合に、周波数・電源電圧を下げるなどのフィードバック制御により周波数・電源電圧を決定する（第 2 従来例）。

30

## 【0004】

なお、非特許文献 1 では、キャッシュを分割するのではなく、各プロセッサの動作周波数及び電源電圧を動的電源電圧 / 周波数制御 (Dynamic Voltage/Frequency Scaling : DVFS) 手法によって制御することにより、公平さ (フェアネス) を向上し、高性能化、及び低消費電力あるいは低消費エネルギーを実現する技術が提案されている。

【非特許文献 1】近藤正章、中村宏、「CMP 向け動的電源電圧・周波数制御手法の提案」、情報処理学会研究報告、IPSI SIG Technical Reports、情報研報 Vol.2005, No.56、2005 年 5 月 31 日発行、25 頁、社団法人 情報処理学会

40

## 【発明の開示】

## 【発明が解決しようとする課題】

## 【0005】

CMP においては、一般的に、例えばメモリバスなどのように複数のプロセッサコアに共有されるリソースが存在する。

## 【0006】

そのため、各プロセッサコア上で実行されるプログラムの性能は他のプロセッサコア上で同時に実行されるプログラムの性質に大きく依存し、リソース競合が生じると性能が大きく低下してしまう場合がある。

## 【0007】

50

この場合、上述した第1従来例及び第2従来例では、性能が低下したプログラムの周波数・電源電圧を上げるなどして対処するのみであり、他のプログラムとのリソース競合の影響を考慮した制御は行われないため、エネルギー効率がよくない場合がある。

【0008】

本発明は、上記実情に鑑みてなされたもので、各プロセッサで実行されるプログラムの共有リソース競合の影響を考慮しつつ、マルチプロセッサ全体の消費電力と消費エネルギーとのうちの少なくとも一方を抑制する制御装置を提供する。

【課題を解決するための手段】

【0009】

上記課題は、複数のプロセッサで実行される各プログラムの性能制約を満たす範囲で、複数のプロセッサの合計消費電力と合計消費エネルギーとのうちの少なくとも一方を抑制する「複数のプロセッサから複数のプロセッサの共有リソースへ発行されるリクエストの優先度」を決定し、各プログラムの性能制約を満たす範囲で、合計消費電力と合計消費エネルギーとのうちの少なくとも一方を抑制する「複数のプロセッサの周波数と電源電圧とのうちの少なくとも一方」を決定する協調制御手段と、協調制御手段によって決定された優先度に応じて、複数のプロセッサからのリクエストを共有リソースへ発行する第1制御手段と、協調制御手段によって決定された周波数と電源電圧とのうちの少なくとも一方に応じて、複数のプロセッサの周波数と電源電圧とのうちの少なくとも一方を制御する第2制御手段、とを具備するマルチプロセッサ制御装置により解決される。

協調制御手段は、緊急性の高いプログラムを実行するプロセッサからのリクエストの優先度を、緊急性の低いプログラムを実行するプロセッサからのリクエストの優先度よりも高くする。さらに協調制御手段は、リクエストの優先度を高くしたプロセッサの周波数と電源電圧とのうちの少なくとも一方を、優先度制御を行わなかった場合と比べて低くする。

【発明の効果】

【0011】

本発明によれば、各プロセッサで実行されるプログラムの共有リソース競合の影響を考慮しつつ、この競合による性能への影響をモデル化することにより、マルチプロセッサ全体の消費電力と消費エネルギーとのうちの少なくとも一方を抑制することができる。

【発明を実施するための最良の形態】

【0012】

以下、本発明の実施の形態について、図面を参照して説明する。

【0013】

(第1の実施の形態)

本実施の形態においては、例えば複数のプロセッサコアを1チップに搭載したチップマルチプロセッサ(Chip Multi Processor: CMP)を制御する装置について説明する。しかしながら、この制御装置の制御対象は必ずしもCMPである必要はなく、例えば複数のチップで構成されるマルチプロセッサシステムなどでもよい。

【0014】

本実施の形態においては、各プロセッサコアで実行されるプログラムの共有リソース競合の影響を考慮しつつ、この競合による性能への影響をモデル化することにより、消費電力と消費エネルギーとのうちの少なくとも一方を抑制するマルチプロセッサの制御装置について説明する。なお、以下においては、消費電力を抑制する場合を例として説明するが、消費エネルギーの抑制も同様の制御手法を用いることで可能である。

【0015】

本実施の形態においては、共有リソース競合による性能への影響を優先度制御により調整し、消費電力の抑制効果を高めることを可能とする。このために、本実施の形態に係るマルチプロセッサは、優先度制御と周波数・電源電圧制御を協調して行い、全体としての消費電力が最小となるように優先度/周波数・電源電圧を制御する。

【0016】

図1は、本実施の形態に係るマルチプロセッサ制御装置の構成の一例を示すブロック図である。

【0017】

マルチプロセッサ1は、複数のプロセッサコア $PU_0 \sim PU_n$ を1チップ上に搭載している。プロセッサコア $PU_0 \sim PU_n$ で実行されるプログラムは性能制約（例えば、何秒以内に終了しなければいけないなどのように実行時間の上限が決まっているなど：レイテンシ（リアルタイム）制約）を持つ。

【0018】

プロセッサコア $PU_0 \sim PU_n$ と主記憶装置2とは、転送管理部3及びメモリバス4により接続されている。転送管理部3は、例えばMMU（Memory Management Unit）3a、バスコントローラ3b、アクセスキュー3cを具備する。

10

【0019】

本実施の形態において、マルチプロセッサ1における消費電力の抑制を行うためのマルチプロセッサ制御装置は、アクセスキュー3c、FVP協調制御部5、優先度制御部6、周波数・電源電圧制御部7を具備する。

【0020】

マルチプロセッサ1の各プロセッサコア $PU_0 \sim PU_n$ に対しては、個別に周波数、電源電圧を制御可能である。各プロセッサコア $PU_0 \sim PU_n$ から発行された主記憶装置2へのアクセスリクエストは、どのプロセッサコアから発行されたか判別可能であり、発行元のプロセッサコアに応じた優先度にしたがって制御される。なお、本実施の形態において、優先度とは、各プロセッサコア $PU_0 \sim PU_n$ からのアクセスが競合したときの待ち時間を、各プロセッサコア $PU_0 \sim PU_n$ に分配する割合とする。

20

【0021】

マルチプロセッサ制御装置は、マルチプロセッサ1について、各プロセッサコア $PU_0 \sim PU_n$ の周波数・電源電圧とリクエストの優先度を協調して制御する。

【0022】

プロセッサコア $PU_0 \sim PU_n$ は、転送管理部3を介し、共有リソースであるメモリバス4、さらには主記憶装置2に接続されている。

【0023】

FVP協調制御部5は、メモリバス4の競合の状態や、各プロセッサコア $PU_0 \sim PU_n$ で動作しているプログラム（アプリケーション、プロセス）の情報に基づいて、性能制約を満たしつつ各プログラムが実行され、かつ全体の消費電力を抑制するために、各プロセッサコア $PU_0 \sim PU_n$ のリクエストの優先度と周波数・電源電圧とを協調して制御し、制御信号をそれぞれ優先度制御部6、周波数・電源電圧制御部7に与える。FVP協調制御部5は、リクエストの優先度を高くしたプロセッサコアの周波数と電源電圧とのうちの少なくとも一方を、優先度制御を行わなかった場合と比較して低下させる。優先度を高くすることにより、優先度制御を行わなかった場合と比べて周波数と電源電圧とを下げることができ、低電力化を実現することができる。

30

【0024】

優先度制御部6は、FVP協調制御部5から受けた制御信号に基づいて、主記憶装置2に対するアクセスリクエストの優先度を制御する。

40

【0025】

周波数・電源電圧制御部7は、FVP協調制御部5から受けた制御信号に基づいて、各プロセッサコア $PU_0 \sim PU_n$ の周波数と電源電圧とのうち少なくとも一方（周波数のみ、電源電圧のみ、あるいは周波数と電源電圧の双方）を制御する。

【0026】

以下に、本実施の形態に係るマルチプロセッサ制御装置によって行われる制御方法について説明する。

【0027】

図2は、プログラムの性能制約を満たす状況における、プロセッサコア $PU_0$ の消費電

50

力、プロセッサコア  $PU_1$  の消費電力、プロセッサコア  $PU_0$  及び  $PU_1$  の消費電力の合計のそれぞれと、リクエストの優先度との関係の一例を示すグラフである。

【0028】

この図2において、優先度は、プロセッサコア  $PU_0$  からのリクエストと、プロセッサコア  $PU_1$  からのリクエストとの間の待ち時間の配分の割合を表す。

【0029】

優先度0は、プロセッサコア  $PU_0$  からのリクエストが、プロセッサコア  $PU_1$  からのリクエストの全てを追い抜くレベルを表す。

【0030】

優先度0.5は、プロセッサコア  $PU_0$  からのリクエストと、プロセッサコア  $PU_1$  からのリクエストとの間で、待ち時間が同じレベルを表す。

10

【0031】

優先度1は、プロセッサコア  $PU_1$  からのリクエストが、プロセッサコア  $PU_0$  からのリクエストの全てを追い抜くレベルを表す。

【0032】

優先度が0に向うほど、プロセッサコア  $PU_0$  からのリクエストが、プロセッサコア  $PU_1$  からのリクエストより優先される。

【0033】

逆に、優先度が1に向うほど、プロセッサコア  $PU_1$  からのリクエストが、プロセッサコア  $PU_0$  からのリクエストより優先される。

20

【0034】

例えば、プロセッサコア  $PU_0$  の優先度が高く、プロセッサコア  $PU_1$  の優先度が低い場合、プロセッサコア  $PU_0$  から共有リソースへのリクエストは、プロセッサコア  $PU_1$  からのリクエストを追い抜く。このため、プロセッサコア  $PU_0$  のプログラムは、プロセッサコア  $PU_1$  のプログラムよりも効率的に実行可能であり、その分、性能制約を満たす範囲でプロセッサコア  $PU_0$  の周波数・電源電圧を低下させることができる。したがって、プロセッサコア  $PU_0$  の優先度が高い場合、プロセッサコア  $PU_0$  の消費電力を低下させることができる。

【0035】

また、プロセッサコア  $PU_1$  の優先度がプロセッサコア  $PU_0$  の優先度よりも低い場合、プロセッサコア  $PU_1$  から共有リソースへのリクエストは、プロセッサコア  $PU_0$  からのリクエストに追い抜かれる。このため、プロセッサコア  $PU_1$  のプログラムは、プロセッサコア  $PU_0$  のプログラムよりも効率的に実行することが困難となり、その分、性能制約を満たすために、プロセッサコア  $PU_1$  の周波数・電源電圧を上げることが必要になる。したがって、プロセッサコア  $PU_1$  の優先度が低い場合、プロセッサコア  $PU_1$  の消費電力が増加する。

30

【0036】

この図2においては、プロセッサコア  $PU_1$  で実行されるプログラムの方がプロセッサコア  $PU_0$  で実行されるプログラムよりも緊急性が高く、プロセッサコア  $PU_1$  の方がプロセッサコア  $PU_0$  よりも高い処理速度を必要とし、消費電力が大きい。そのため、プロセッサコア  $PU_1$  についての優先度と消費電力の関係の変化率の方が、プロセッサコア  $PU_0$  についての優先度と消費電力の関係の変化率よりも大きくなっている。

40

【0037】

この図2より、プロセッサコア  $PU_1$  の優先度をプロセッサコア  $PU_0$  の優先度よりも高くすることによって、合計の消費電力を抑制することができることがわかる。

【0038】

本実施の形態では、複数のプロセッサコア  $PU_0 \sim PU_n$  から共有リソースへのアクセスが競合した場合に、緊急性の高いプログラムからのアクセスを優先させる。これにより、優先度の高いプログラムを実行するプロセッサコアについては、共有リソースに対する待ち状態が短縮されるため、このプロセッサコアの速度（周波数・電源電圧）を低下させる

50

ことが可能となる。なお、周波数 (= 処理速度) は電源電圧にほぼ比例する。消費電力は電源電圧の 2 乗にほぼ比例する。

【 0 0 3 9 】

上記図 2 の状態においては、消費電力の小さい側のプロセッサコア  $PU_0$  の優先度を低くし、消費電力の大きい側のプロセッサコア  $PU_1$  の優先度を高くするとともに、各プロセッサコア  $PU_0$  ,  $PU_1$  についてプログラムの性能制約を満たす範囲で周波数・電源電圧を抑制することにより、プロセッサコア  $PU_0$  ,  $PU_1$  の消費電力の合計を抑制することが可能である。

【 0 0 4 0 】

消費電力の合計が最小になる優先度が、「最適な優先度」として制御に用いられる。優先度制御部 6 は、この最適な優先度となるように、実際のリクエストの発行を制御する。

【 0 0 4 1 】

以下に、優先度と周波数・電源電圧とを制御する制御アルゴリズムの具体例について説明する。なお、この制御アルゴリズムは一例であり、他の手法を用いることもできる。

【 0 0 4 2 】

共有リソースの優先度は、例えば図 3 に示すように、各プロセッサコア  $PU_0 \sim PU_n$  からのメモリリクエストを保持するリクエストキュー  $3c$  がある場合には、優先度の高いプロセッサコアからのリクエストは先に発行された優先度の低い他のプロセッサコアからのリクエストを何個分か追い越して発行することを許可するなどの手法により制御可能である。

【 0 0 4 3 】

共有リソースの競合が、各プロセッサコア  $PU_0 \sim PU_n$  の性能に与える影響は、各プログラムの性能制約 (例えばレイテンシ制約など)、各プログラムの共有リソースへのアクセス回数、各プログラムの命令実行数、共有リソースの性能 (例えば単独実行時の共有リソースアクセスによる待ち時間など) をパラメータとした性能予測モデルを構築し、定式化することができる。これにより、マルチプロセッサ 1 全体の消費電力が最小となる共有リソースの優先度を求めることができる。

【 0 0 4 4 】

優先度及び各プロセッサコア  $PU_0 \sim PU_n$  の周波数・電源電圧は、例えばタイムインターバルを用いた手法により制御可能である。

【 0 0 4 5 】

図 4 は、周波数・電源電圧調整インターバル (DVFS\_interval) ごとに周波数・電源電圧を調整し、優先度調整インターバル (優先度調整 interval) ごとに優先度を調整する制御手法の一例を示す図である。

【 0 0 4 6 】

FVP 協調制御部 5 は、周波数・電源電圧調整インターバル間隔で、各プロセッサコア  $PU_0 \sim PU_n$  のプログラムの性能をチェックし、性能制約を満たすために必要な性能が達成されているかを監視し、達成されていないと判断されたプログラムを実行するプロセッサコアについて、周波数と電源電圧とのうち少なくとも一方をアップするなどのフィードバック制御を実行する。

【 0 0 4 7 】

すなわち、FVP 協調制御部 5 は、プログラムの進行状態を周波数・電源電圧調整インターバル間隔でチェックし、性能制約の時刻より早く終了しそうな場合に周波数・電源電圧の少なくとも一方を低下 (例えば - 1) させ、進行状態が性能制約の時刻に間に合いない場合に周波数・電源電圧の少なくとも一方を増加 (例えば + 1) する。なお、一度、周波数・電源電圧を変更すると、Silent\_interval の間は周波数・電源電圧を変更しないとする。

【 0 0 4 8 】

さらに、FVP 協調制御部 5 は、優先度調整インターバル間隔で、各プロセッサコア  $PU_0 \sim PU_n$  から共有リソースへのリクエストの実際の競合の状態を監視し、最適と判断さ

10

20

30

40

50

れた優先度を満たすように、優先度についてフィードバック制御を実行する。

【0049】

すなわち、FVP協調制御部5は、上記図2から定まる最適な優先度（最適な待ち合わせの分配）と実際の待ち合わせの分配とを比較し、実際の待ち合わせの分配が、最適な優先度となるように制御する。

【0050】

一般的に、最低限満たすべき性能制約が存在するプログラムを実行する場合、この性能制約を満たす範囲であれば、低い周波数・電源電圧を用いてプログラムを実行することで消費電力を抑制することができる。

【0051】

従来のマルチプロセッサでは、メモリバスなどの共有リソースでアクセス競合が発生すると、プログラムの性能低下が生じ、この性能低下を補うために、プロセッサコアをより高い周波数・電源電圧で動作させることが必要になり、消費電力の増大を招く場合がある。

【0052】

これに対して、本実施の形態においては、FVP協調制御部5が、各プロセッサコア $PU_0 \sim PU_n$ で実行しているプログラムの状態に応じて、共有リソースの使用率を優先度制御により適切に制御し、また、この優先度制御に併せて、各プロセッサコア $PU_0 \sim PU_n$ の周波数・電源電圧を調整する。これにより、プログラムの性能制約を満たしつつマルチプロセッサ1全体での消費電力が抑制される。

【0053】

上記のようなマルチプロセッサ制御装置を用いた場合の効果について以下に説明する。

【0054】

本実施の形態においては、消費電力の大きいプロセッサコアによる共有リソースへのアクセスリクエストの優先度を、消費電力の小さいプロセッサコアによる共有リソースへのアクセスリクエストの優先度よりも高くすることにより、共有リソースへのアクセスが競合する場合であっても消費電力の大きいプロセッサコアの性能が低下することを緩和できる。これにより、マルチプロセッサ1全体での消費電力を抑制することができる。

【0055】

本実施の形態においては、周波数・電源電圧の制御と優先度制御を独立に行う場合と比べ、マルチプロセッサ1全体の消費電力をさらに削減することができる。

【0056】

マルチプロセッサ1は、低消費電力化と高性能化の双方を達成可能なアーキテクチャとして期待され、高性能プロセッサや組み込み向けプロセッサにおいても今後の主流になると考えられる。このようなマルチプロセッサ1に対してプログラムの性能制約を満たしつつ、低消費電力化を一層強化できる本実施の形態に係る制御の技術的意義は極めて大きく、ビジネス的にもインパクトは大きい。

【0057】

（第2の実施の形態）

本実施の形態においては、上記第1の実施の形態と異なる方式で優先度と周波数・電源電圧とを制御する制御アルゴリズムについて説明する。

【0058】

性能予測モデルによると、各プロセッサコア $PU_0 \sim PU_n$ の周波数が等しくなる場合が、最も低電力となる。

【0059】

そこで、本実施の形態では、FVP協調制御部5は、各プロセッサコア $PU_0 \sim PU_n$ の周波数のいずれもが目標範囲に含まれるように（より好ましくは等しくなるように）、優先度を制御する。

【0060】

例えば、2つのプロセッサコア $PU_0, PU_1$ について、プロセッサコア $PU_0$ の周波数

10

20

30

40

50

がプロセッサコア  $PU_1$  の周波数よりも高い場合、FVP 協調制御部 5 は、プロセッサコア  $PU_0$  の優先度を高くする。

【0061】

逆に、プロセッサコア  $PU_1$  の周波数がプロセッサコア  $PU_0$  の周波数よりも高い場合、FVP 協調制御部 5 は、プロセッサコア  $PU_1$  の優先度を高くする。

【0062】

このような制御アルゴリズムを用いた場合にも、上記第 1 の実施の形態の場合と同様に、マルチプロセッサ 1 全体での消費電力を抑制することができる。

【0063】

(第 3 の実施の形態)

本実施の形態においては、上記第 1 及び第 2 の実施の形態における性能予測モデルの一例について説明する。

【0064】

ここでは、説明を簡略化するために、図 5 に示すような 2 個のプロセッサコア  $PU_0$ 、 $PU_1$  を搭載するマルチプロセッサ (チップマルチプロセッサ) 1 の場合について説明する。

【0065】

各プロセッサコア  $PU_0$ 、 $PU_1$  は、それぞれが、キャッシュ L1、L2 を内蔵しており、メモリバス 4 と主記憶装置 2 とを共有している。各プロセッサコア  $PU_0$ 、 $PU_1$  は、それぞれ独立なプログラム  $T_0$ 、 $T_1$  を実行する。各プロセッサコア  $PU_0$ 、 $PU_1$  は、性能制約としてレイテンシ制約を持つ。

【0066】

以下においては、メモリバス 4 のアクセス競合について説明する。

【0067】

プログラム実行中のプロセッサコアは、図 6 に示すように、命令の実行を行っている状態 (稼働)、キャッシュ L2 へのアクセスがミスし、そのデータを待ってストールしている状態 (ストール) の 2 つの状態をとる。

【0068】

プロセッサコアの周波数・電源電圧を変化させると、図 7 に示すように、命令を実行完了するために必要な稼働時間が変化する。ここで、共有のメモリバス 4 の周波数・電源電圧は一定であるため、ストール時間は不変である。

【0069】

図 8 は、レイテンシ制約と、プログラムの実行開始から実行終了までの時間との関係を表すタイミングチャートである。レイテンシ制約を持つプログラムを実行する場合には、レイテンシ制約内に、プログラムの実行開始から実行終了までの時間が収まる必要がある。

【0070】

図 9 に示すように、プログラムの実行開始から実行完了までにおける稼働時間が (レイテンシ制約 - ストール時間) と等しくなるように選んだ周波数・電源電圧が、性能制約を満たす範囲で最も低い (消費電力を最小にする) 周波数・電源電圧である。

【0071】

稼働時のプロセッサコアの性能は、周波数に比例するので、周波数選択について (1) 式が成り立つ。

【数 1】

$$\text{周波数} \propto \frac{\text{プログラムの命令数}}{(\text{レイテンシ制約} - \text{ストール時間})} \quad \dots (1)$$

【0072】

以下において、 $L_i$  はプログラム  $T_i$  のレイテンシ制約、 $m_i$  はプログラム  $T_i$  の実行中に発生するキャッシュ L2 に対するキャッシュミスの回数 (= 共有リソースへのアクセス回

10

20

30

40

50



数)、 $s_i$ はプログラム $T_i$ の実行中のストール時間の長さ(=単独実行時の共有リソースアクセスによる待ち時間)、 $l_B$ はキャッシュL2のキャッシュミス1回分のデータを転送するのに共有リソースが必要とする時間(=キャッシュL2のキャッシュミス1回あたりの共有リソース占有時間)、 $I_i$ はプログラム $T_i$ の命令実行数、とする。

【0073】

まず、プロセッサコア $PU_i$ が単独で動作するとき、すなわちアクセス競合がない場合について説明する。この場合、プロセッサコア $PU_i$ の実効的な稼働時間 $T_i$ は(2)式で与えられる。

【数2】

$$t_i = L_i - s_i \quad \dots(2)$$

10

【0074】

すなわち、時間 $t_i$ の間にプログラム $T_i$ の命令をちょうど全て処理できるように、プロセッサコア $PU_i$ の周波数・電源電圧を設定すればよい。

【0075】

よって、プロセッサコア $PU_i$ に設定すべき周波数 $f_i$ は(3)式で表される。なお、 $c$ は定数である。

【数3】

$$f_i = c \frac{I_i}{t_i} \quad \dots(3)$$

20

【0076】

プロセッサコア $PU_i$ を周波数 $f_i$ で動かすのに必要な電源電圧を $V_i$ とすると、プロセッサコア $PU_i$ が1命令を実行する際に消費するエネルギー $e_i$ は(4)式で与えられる。なお、 $k$ は定数である。

【数4】

$$e_i = kV_i^2 \quad \dots(4)$$

【0077】

以上より、プロセッサコア $PU_i$ の平均消費電力 $P_i$ (エネルギー/時間)は(5)式より求められる。

【数5】

$$P_i = \frac{I_i}{L_i} e_i = \frac{kI_i V_i^2}{L_i} \quad \dots(5)$$

30

【0078】

続いて、各プロセッサコア $PU_0$ 、 $PU_1$ を同時に動作させた場合について説明する。

【0079】

プロセッサコア $PU_0$ 上でキャッシュL2のキャッシュミスが発生し、主記憶装置からデータを取得しようとする場合、プロセッサコア $PU_1$ が共有リソースを占有している確率(コンフリクトが発生する確率)は、(6)式で表される。

【数6】

$$P_0 = \frac{m_1 l_B}{L_1} \quad \dots(6)$$

40

【0080】

また、プロセッサコア $PU_1$ の共有リソース利用の時間分布が一様であると仮定すると、コンフリクトが発生したときにプロセッサコア $PU_0$ の転送が待たされる時間の期待値

50

は、(7)式で表される。

【数7】

$$E_w = \frac{1}{2} l_B \quad \dots (7)$$

【0081】

したがって、プロセッサコアPU<sub>1</sub>との競合によって増加するプロセッサコアPU<sub>0</sub>のストール時間の、プロセッサコアPU<sub>0</sub>のキャッシュL2のキャッシュミス1回あたりの期待値は(8)式で表される。

【数8】

$$P_0 E_w = \frac{m_1 l_B^2}{2L_1} \quad \dots (8)$$

10

【0082】

このとき、プロセッサコアPU<sub>0</sub>の実効稼動時間はt<sub>0</sub>から(9)式のt<sub>0</sub>'に変化する。

【数9】

$$t'_0 = t_0 - m_0 \frac{m_1 l_B^2}{2L_1} \quad \dots (9)$$

20

【0083】

このt<sub>0</sub>'より単独動作時と同様に周波数f<sub>0</sub>'と電源電圧V<sub>0</sub>'が決まる。

【0084】

プロセッサコアPU<sub>1</sub>についても同様に、t<sub>1</sub>'、f<sub>0</sub>'、V<sub>0</sub>'が求まるため、競合がある場合の各プロセッサコアの消費電力P<sub>i</sub>'は、(10)式で与えられる。

【数10】

$$P'_i = \frac{I_i}{L_i} e'_i = \frac{k I_i V_i'^2}{L_i} \quad \dots (10)$$

30

【0085】

次に、共有リソースの優先度制御を行うことによる電力の変化について説明する。

【0086】

プロセッサコアPU<sub>0</sub>、PU<sub>1</sub>を同時に動作させるとき、競合によって増加するストール時間の総和は、単位時間あたりの値として(11)式で表される。

【数11】

$$l_{total} = \frac{m_0}{L_0} \frac{m_1 l_B^2}{2L_1} + \frac{m_1}{L_1} \frac{m_0 l_B^2}{2L_0} = \frac{m_0 m_1 l_B^2}{L_0 L_1} \quad \dots (11)$$

40

【0087】

l<sub>total</sub>は、優先度制御を行っても変わることはない。

【0088】

しかし、以下に説明するように、各プロセッサコアが競合により被るストールの増分(性能ペナルティ)の比率を変えることはできる。

【0089】

優先度制御を行う場合において、2つのプロセッサコアPU<sub>0</sub>、PU<sub>1</sub>が同時に共有リソースを使おうとした場合、プロセッサコアPU<sub>0</sub>を優先すると、図10に示す状態となる。

50

【0090】

一方、プロセッサコア  $PU_1$  を優先すると、図 11 に示す状態となる。

【0091】

この図 10 及び図 11 に示したように、待ち時間の総和は不変だが、その配分を変えることは可能である。

【0092】

そこで、理想的な優先度制御部があると仮定し、この理想的な優先度制御部が、各プロセッサコア  $PU_0$ 、 $PU_1$  が受ける性能ペナルティの比率を (12) 式となるように制御するとする ( $r = 0$  ならプロセッサコア  $PU_0$  の転送を必ず先に行う。 $r = 1$  ならその逆)

10

【数 12】

$$PU_0 : PU_1 = r : (1-r) \text{ ただし } (0 \leq r \leq 1) \quad \cdots (12)$$

【0093】

この場合、各プロセッサコアの実効稼働時間  $t_i'$  は、 $r$  の関数として (13) 式及び (14) 式のように表される。

【数 13】

$$t'_0 = t_0 - L_0 r l_{total} \quad \cdots (13)$$

【0094】

20

【数 14】

$$t'_1 = t_1 - L_1 (1-r) l_{total} \quad \cdots (14)$$

【0095】

したがって、マルチプロセッサ 1 の合計消費電力  $P_{total}$  ( $= P_0' + P_1'$ ) も  $r$  の関数であり、優先度制御によって変化する。

【0096】

以下において、上記のような性能予測モデルにおいて、マルチプロセッサ 1 の合計消費電力  $P_{total}$  を最小にする  $r$  の値は一般的にただ一つに決まり、以下に示す  $dP_{total}/dr$  が 0 になるときに最小となる。

30

【数 15】

$$\begin{aligned} & \frac{d}{dr} P_{total} \\ &= \frac{I_0}{L_0} \frac{d}{dr} e'_0 + \frac{I_1}{L_1} \frac{d}{dr} e'_1 \\ &= l_{total} \left\{ n \left( \frac{I_0}{t'_0} \right)^{n+1} + (n-1) \left( \frac{I_0}{t'_0} \right)^n + \cdots + \left( \frac{I_0}{t'_0} \right)^2 \right. \\ & \quad \left. - n \left( \frac{I_1}{t'_1} \right)^{n+1} - (n-1) \left( \frac{I_1}{t'_1} \right)^n - \cdots - \left( \frac{I_1}{t'_1} \right)^2 \right\} \end{aligned}$$

40

⋯(15)

【0097】

これにより、電力最小の条件として  $I_0/t'_0 = I_1/t'_1$ 、すなわち  $f_0' = f_1'$  が導かれる。各プロセッサコアが制約を満たすために必要な周波数を等しくすると電力最小になる。この場合の  $r$  の値は (16) 式で与えられる。

50

【数 16】

$$r_{\min} = \frac{I_1 t_0 - I_0 t_1 + I_0 L_1 l_{\text{total}}}{(I_0 L_1 + I_1 L_0) l_{\text{total}}} \quad \dots (16)$$

【0098】

この  $r_{\min}$  より最適な優先度 = 最適な待ち合わせ時間の分配比が得られる。

【0099】

(第4の実施の形態)

本実施の形態においては、上記第1の実施の形態で説明した優先度と周波数・電源電圧の制御アルゴリズム(以下、第1制御アルゴリズム)を用いた場合と、上記第2の実施の形態で説明した優先度と周波数・電源電圧の制御アルゴリズム(以下、第2制御アルゴリズム)を用いた場合の評価について説明する。 10

【0100】

図13は、第1制御アルゴリズム及び第2制御アルゴリズムを使用しない場合、第1制御アルゴリズムを用いた場合、第2制御アルゴリズムを用いた場合の消費電力の状態の一例を示す図である。

【0101】

この図13では、2つのプロセッサコア  $PU_0$ 、 $PU_1$ のうち、プロセッサコア  $PU_0$  で H264 デコーダが実行され、プロセッサコア  $PU_1$  で他のプログラム「art」又はプログラム「bzip2」が実行された場合の例を示している。 20

【0102】

この図13からも分かるように、第1制御アルゴリズム及び第2制御アルゴリズムを使用しない場合よりも、第1制御アルゴリズムを用いた場合、第2制御アルゴリズムを用いた場合の方が、約10%程度消費電力を抑制できている。

【0103】

なお、この評価値は、プログラムの制約の厳しさ、各プロセッサコア  $PU_0$ 、 $PU_1$  の負荷のばらつきなどにより変化する。

【0104】

上記各実施の形態は、その要旨を変更しない範囲において、種々変形可能である。 30

【0105】

例えば、共有リソースは、各種メモリ、バンク、PCIバス、ディスプレイ、各種インタフェースなど、各プロセッサコア  $PU_0 \sim PU_n$  に共有される各種アクセス先であってもよい。

【0106】

FVP協調制御部5は、ソフトウェアにより実現されるとしてもよい。少なくとも一つのプロセッサコアにより、FVP協調制御部5の機能が実現されるとしてもよい。

【0107】

上記各実施の形態においては、アクセスキュー3c内のリクエストの追い抜きにより優先度を調整しているが、その他の手法により優先度を調整してもよい。例えば、プロセッサコアごとにリクエスト記憶部を設け、優先度制御部6の制御タイミングにそってリクエスト記憶部から共有リソースにリクエストが発行されるとしてもよい。 40

【0108】

優先度と周波数・電源電圧の制御アルゴリズムとしては、他のアルゴリズムを用いることもできる。

【0109】

上記各実施の形態において、各種の構成要素は自由に組み合わせ又は分離することができる。例えばFVP協調制御部5、優先度制御部6、周波数・電源電圧制御部7は、任意に組み合わせることができる。FVP協調制御部5、優先度制御部6、周波数・電源電圧制御部7のすべてを組み合わせるとしてもよい。 50

## 【図面の簡単な説明】

【0110】

【図1】本発明の第1の実施の形態に係るマルチプロセッサ制御装置の構成の一例を示すブロック図。

【図2】プログラムの性能制約を満たす状況における、プロセッサコア $PU_0$ の消費電力、プロセッサコア $PU_1$ の消費電力、プロセッサコア $PU_0$ 及び $PU_1$ の消費電力の合計のそれぞれと、リクエストの優先度との関係の一例を示すグラフ。

【図3】リクエストキューの一例を示すブロック図。

【図4】周波数・電源電圧調整インターバルごとに周波数・電源電圧を調整し、優先度調整インターバルごとに優先度を調整する制御手法の一例を示す図。

【図5】本発明の第3の実施の形態に係るマルチプロセッサと共有リソースとの関係の一例を示すブロック図。

【図6】プロセッサコアの稼働状態とストール状態との関係の一例を示すタイミングチャート。

【図7】周波数が異なる場合のプログラムの実行開始から実行完了までの時間の变化の一例を示すタイミングチャート。

【図8】レイテンシ制約と、プログラムの実行開始から実行終了までの時間との関係を表すタイミングチャート。

【図9】プロセッサコアの稼働時間の上限とストール時間の総和との関係の一例を示す図。

【図10】プロセッサコア $PU_1$ よりもプロセッサコア $PU_0$ を優先させる状態の一例を示す図。

【図11】プロセッサコア $PU_0$ よりもプロセッサコア $PU_1$ を優先させる状態の一例を示す図。

【図12】市販のプロセッサの電圧・周波数の関係を線形近似した結果の一例を示す図。

【図13】第1の実施の形態に係るマルチプロセッサ制御装置を適用した場合と第2の実施の形態に係るマルチプロセッサ制御装置を適用した場合の評価の一例を示す図。

## 【符号の説明】

【0111】

1...マルチプロセッサ、 $PU_0 \sim PU_n$ ...プロセッサコア、2...主記憶装置、3...転送管理部、3a...MMU、3b...バスコントローラ、3c...アクセスキュー、4...メモリバス、5...FVP協調制御部、6...優先度制御部、7...周波数・電源電圧制御部


10

20

30


【図1】

図1




【図2】

図2




【図3】

図3




【図4】

図4




【図5】

図5




【図6】

図6




【図 7】

図 7



【図 8】

図 8




【図 9】

図 9




【図 10】

図 10



【図 11】

図 11




【 12 】

12

Processor Clock	1600MHz	1400MHz	1200MHz	1000MHz	800MHz	600MHz	400MHz	200MHz
Bus Clock	200MHz	200MHz	200MHz	200MHz	200MHz	200MHz	200MHz	200MHz
Processor Core Vdd	1.502V	1.390V	1.278V	1.167V	1.055V	0.944V	0.832V	0.721V

【 13 】

13





## フロントページの続き

(74)代理人 100109830

弁理士 福原 淑弘

(74)代理人 100084618

弁理士 村松 貞男

(74)代理人 100092196

弁理士 橋本 良郎

(72)発明者 中村 宏

東京都世田谷区奥沢1 - 46 - 9

(72)発明者 近藤 正章

東京都杉並区方南1 - 22 - 10 VILLA HONANCHO101号室

(72)発明者 南谷 崇

神奈川県鎌倉市極楽寺4 - 9 - 1

(72)発明者 渡辺 亮

東京都文京区向丘2 - 34 - 5 ホワイトマンション201

審査官 大塚 良平

(56)参考文献 特開2007 - 114856 (JP, A)

特開2003 - 337713 (JP, A)

国際公開第2007/141849 (WO, A1)

(58)調査した分野(Int.Cl., DB名)

G06F 9/46 - 9/54

G06F 1/04 - 1/14

G06F 1/26 - 1/32