

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014 年 10 月 2 日(02.10.2014)



(10) 国際公開番号

WO 2014/156171 A1

- (51) 国際特許分類:
H01L 21/027 (2006.01) H01L 21/3205 (2006.01)
G03F 7/20 (2006.01) H01L 21/768 (2006.01)
H01J 37/073 (2006.01) H01L 23/522 (2006.01)
H01J 37/305 (2006.01)
- (21) 国際出願番号: PCT/JP2014/001797
- (22) 国際出願日: 2014 年 3 月 27 日(27.03.2014)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2013-073602 2013 年 3 月 29 日(29.03.2013) JP
特願 2013-073603 2013 年 3 月 29 日(29.03.2013) JP
- (71) 出願人: 国立大学法人東北大学(TOHOKE UNIVERSITY) [JP/JP]; 〒9808577 宮城県仙台市青葉区片平二丁目 1 番 1 号 Miyagi (JP).
- (72) 発明者: 宮口 裕 (MIYAGUCHI, Hiroshi); 〒9808577 宮城県仙台市青葉区片平二丁目 1 番 1 号 国立大学法人東北大学内 Miyagi (JP). 室山真徳(MUROYAMA, Masanori); 〒9808577 宮城県仙台市青葉区片平二丁目 1 番 1 号 国立大学法人東北大学内 Miyagi (JP). 吉田 慎哉(YOSHIDA, Shinya); 〒9808577 宮城県仙台市青葉区片平二丁目 1 番 1 号 国立大学法人東北大学内 Miyagi

(JP). 江刺 正喜(ESASHI, Masayoshi); 〒9808577 宮城県仙台市青葉区片平二丁目 1 番 1 号 国立大学法人東北大学内 Miyagi (JP).

(74) 代理人: 龍華国際特許業務法人(RYUKA IP LAW FIRM); 〒1631522 東京都新宿区西新宿 1-6-1 新宿エルタワー 2 2 階 Tokyo (JP).


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーロパ (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI

[続葉有]

(54) Title: CIRCUIT SUBSTRATE RELIABLY OPERATING WHEN CONTROLLING PLURALITY OF ELECTRON BEAMS

(54) 発明の名称: 複数の電子ビームを制御する際に確実に動作する回路基板



(57) Abstract: In order to produce an electron circuit that drives a plurality of electron beams and adjusts blurring and distortion, provided are: a circuit substrate comprising a first insulation section that electrically insulates between a plurality of electronic circuit areas (402, 404, 406, 408, 410, 422, 424) upon the same substrate (220) and is formed penetrating from the surface to the rear surface of the substrate, in the boundary between the plurality of electronic circuit areas, in the substrate having provided on the surface thereof the plurality of electronic circuit areas; an electron beam generation device; an electron beam irradiation device; and an electron beam exposure device. At least one of the electronic circuit areas among the plurality of electronic circuit areas can have a through via electrically connecting the surface side and the rear surface side of the substrate.

(57) 要約: 複数の電子ビームを駆動してボケおよびゆがみを調整する電子回路を製造する。表面に複数の電子回路領域(402, 404, 406, 408, 410, 422, 424)が設けられる基板(220)の、複数の電子回路領域の間の境界において、基板の表面から裏面

まで貫通して形成され、複数の電子回路領域の間を同一基板上で電氣的に絶縁する第1の絶縁部を備える回路基板、電子ビーム発生装置、電子ビーム照射装置、および電子ビーム露光装置を提供する。複数の電子回路領域のうちの少なくとも1つの電子回路領域は、前記基板の表面側および裏面側を電氣的に接続する貫通ビア部を有してよい。

WO 2014/156171 A1

(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, 添付公開書類:
MR, NE, SN, TD, TG).

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称：

複数の電子ビームを制御する際に確実に動作する回路基板

技術分野

[0001] 本発明は、回路基板、電子ビーム発生装置、電子ビーム照射装置、電子ビーム露光装置、および製造方法に関する。

背景技術

[0002] 従来、微細パターンが設けられる半導体集積回路は、電子ビーム露光装置を用い、パターンデータに応じて電子ビームを半導体基板に直接描画して当該微細パターンを形成していた（例えば、特許文献 1 および 2 参照）。

特許文献 1 特開 2007-329220 号公報

特許文献 2 特開平 9-245708 号公報

非特許文献 1 P.N.Minh, L.T.T.Tuyen, T.Ono, H.Mimura, K.Yokoo and M.Esashi : Carbon nanotube on a Si tip for electron field emitter, Jpn . J. Appl. Phys., 41 Part2, 12A (2002), L1409-L1411

非特許文献 2 P.N.Minh, L.T.T.Tuyen, T.Ono, H.Miyashita, Y.Suzuki, H.Mimura and M.Esashi : Selective growth of carbon nanotubes on Si microfabricated tips and application for electron field emitters, J. Vac. Sci. Technol. B 21, 4, (2003), 1705-1709

非特許文献 3 P.N.Minh, T.Ono, N.Sato, H.Mimura and M.Esashi : Microelectron field emitter array with focus lenses for multielectron beam lithography based on silicon on insulator wafer, J.Vac.Sci.Technol., B22, 3 (2004) 1273-1276

非特許文献 4 J.H.Bae, P.N.Minh, T.Ono and M.Esashi : Schottky emitter using boron-doped diamond, J.Vac.Sci.Technol., B22, 3 (2004) 1349-1352

非特許文献5 C.-H.Tsai, T.Ono and M.Esashi : Fabrication of diamond Schottky emitter array by using electrophoresis pre-treatment and hot-filament chemical vapor deposition, diamond and related materials, 16 (2007) 1398-1402

発明の概要

発明が解決しようとする課題

[0003] しかしながら、描画するパターンの微細化と、半導体ウェハの大口径化が進むことにより、電子ビーム露光装置のスループットが低下していた。例えば、描画すべき画素数が30年程度で2万倍程度に増加しているので、1枚の半導体ウェハを10時間以上かけて描画する場合も生じていた。このようなスループットを改善する目的で、複数の電子ビームを用いる動向にあるが、実際に作製して動作させると、複数の電子ビームを同一面上に結像させることは困難であり、ボケおよびゆがみ等を生じさせていた。また、ボケおよびゆがみ等を電子回路で調整する場合、複数の電子ビームに対応して高集積化し、かつ、高耐圧の回路基板の回路設計は複雑なものとなり、確実に動作する回路基板を製造することは困難であった。

課題を解決するための手段

[0004] 本発明の第1の態様においては、表面に複数の電子回路領域が設けられる基板と、複数の電子回路領域の間の境界において、基板の表面から裏面まで貫通して形成され、複数の電子回路領域の間を同一基板上で電氣的に絶縁する第1の絶縁部とを備える回路基板、電子ビーム発生装置、電子ビーム照射装置、および電子ビーム露光装置を提供する。

[0005] 本発明の第2の態様においては、回路基板の製造方法であって、基板の表面に形成された電子回路をそれぞれ有する複数の電子回路領域の間の境界をエッチングして、基板の表面から裏面まで貫通させるエッチング段階と、エッチングした複数の電子回路領域の間の境界に第1の絶縁部を形成する段階と、を備える製造方法を提供する。

[0006] 本発明の第3の態様においては、電子回路が設けられた回路領域と、回路

領域を除いた非回路領域とをセル領域内に有し、予め定められた形状の複数のセルと、複数のセルが配列されることによって、回路領域を含まずに複数の非回路領域が隣り合って形成される加工領域と、加工領域に設けられ、複数の回路領域の間を同一基板上で電氣的に絶縁する絶縁部とを備える回路基板、電子ビーム発生装置、電子ビーム照射装置、電子ビーム露光装置を提供する。

[0007] 本発明の第4の態様においては、回路基板の製造方法であって、電子回路を含む回路領域と、回路領域を除いた非回路領域とをセル領域内に有し、予め定められた形状の複数のセルを基板上に配列して形成する段階と、基板上の加工領域に、複数の前記回路領域の間を同一基板上で電氣的に絶縁する絶縁部を形成する段階と、を備え、複数のセルを基板上に配列して形成する段階は、複数のセルが配列することによって、回路領域を含まずに複数の非回路領域が隣り合って形成される加工領域を形成する段階を有する製造方法を提供する。

[0008] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

図面の簡単な説明

[0009] [図1]本実施形態に係る電子ビーム露光装置1000の構成例を半導体ウェハ10と共に示す。

[図2]本実施形態に係る電子ビーム照射装置100の構成例を半導体ウェハ10と共に示す。

[図3]本実施形態に係る電子ビーム発生装置200の構成例を示す。

[図4]本実施形態に係る回路基板220の構成例を示す。

[図5]本実施形態に係る回路基板220の複数のセル510の構成例を示す。

[図6]本実施形態に係る回路基板220の断面図の構成例を示す。

[図7]本実施形態に係る回路基板220を形成する製造フローの一例を示す。

[図8]本実施形態に係る回路基板220の表面に複数のブロックが形成された

段階の断面構成を示す。

[図9]本実施形態に係る回路基板 2 2 0 の第 1 の接続配線部 6 3 0 の一部を切断した段階の断面構成を示す。

[図10]本実施形態に係る回路基板 2 2 0 の表面から裏面までを貫通させてエッチングした段階の断面構成を示す。

[図11]本実施形態に係る回路基板 2 2 0 に貫通ビア部 5 3 0 および第 1 の絶縁部 5 4 0 を形成した段階の断面構成を示す。

[図12]本実施形態に係る回路基板 2 2 0 の裏面に第 2 の接続配線部 6 6 0 を形成した段階の断面構成を示す。

[図13]本実施形態に係る回路基板 2 2 0 の裏面に第 3 の絶縁部 5 5 0 を形成した段階の断面構成を示す。

[図14]本実施形態に係る回路基板 2 2 0 の第 1 の変形例を示す。

[図15]本実施形態に係る回路基板 2 2 0 の第 2 の変形例を示す。

[図16]本実施形態に係る回路基板 2 2 0 の第 2 の変形例における複数のセル 5 1 0 の構成例を示す。

[図17]本実施形態に係る回路基板 2 2 0 の第 2 の変形例における断面図の構成例を示す。

[図18]本実施形態に係る回路基板 2 2 0 の第 2 の変形例を形成する製造フローの一例を示す。

[図19]本実施形態に係る回路基板 2 2 0 の第 3 の変形例を示す。

[図20]本実施形態に係る電子ビーム露光装置 1 0 0 0 の変形例を半導体ウェハ 1 0 と共に示す。

発明を実施するための形態

[0010] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

[0011] 図 1 は、本実施形態に係る電子ビーム露光装置 1 0 0 0 の構成例を半導体

ウェハ１０と共に示す。電子ビーム露光装置１０００は、複数の電子ビームを照射する電子ビーム照射装置１００を備える。本実施形態に係る電子ビーム照射装置１００は、複数の電子ビームによって描画する像のボケおよびゆがみ等を、半導体電子回路による回路基板で補正して低減させる。また、当該回路基板は、製造過程において回路動作の試験を実行して形成される。電子ビーム露光装置１０００は、当該電子ビーム照射装置１００を用いて半導体ウェハ１０等に微細パターンを描画する。

[0012] ここで半導体ウェハ１０は、シリコン、シリコンカーバイド、ゲルマニウム、ガリウムヒ素、窒化ガリウム、ガリウム燐、またはインジウム燐等の半導体材料の結晶を加工して形成された板状の基板でよい。電子ビーム露光装置１０００は、電子ビーム照射装置１００と、ステージ部１１０と、記憶部１２０と、制御部１３０と、通信部１４０と、計算機部１５０とを備える。

[0013] 電子ビーム照射装置１００は、複数の電子ビームを照射する電子カラムである。電子ビーム照射装置１００は、半導体ウェハ１０の表面に複数の電子ビームを照射して予め定められた描画パターンを描画する。電子ビーム照射装置１００の詳細は後に説明する。

[0014] ステージ部１１０は、電子ビームを照射する対象物を載置する。図中において、当該対象物を半導体ウェハ１０とした例を示す。ステージ部１１０は、載置した半導体ウェハ１０を水平方向に移動させ、電子ビーム照射装置１００によって半導体ウェハ１０の一方の面に予め定められた微細パターンを予め定められた位置に描画させる。

[0015] ステージ部１１０は、例えば、ステージの水平平面を移動するＸＹステージを有する。また、ステージ部１１０は、予め定められた回転軸を中心として回転移動する θ ステージを有してよい。また、ステージ部１１０は、ステージの水平位置を調整するチルトステージを更に有してよい。また、ステージ部１１０は、半導体ウェハ１０を垂直方向に移動させ、半導体ウェハ１０および電子ビーム照射装置１００の間の距離を調節するＺステージを更に有してよい。

- [0016] 記憶部１２０は、電子ビーム照射装置１００が描画する描画パターン情報を記憶する。ここで、描画パターン情報は、半導体ウェハ１０の一方の面上の位置情報、および電子ビームを照射するか否かの情報等でよい。記憶部１２０は、予め定められた描画パターン情報を予め記憶してよい。
- [0017] 制御部１３０は、電子ビーム照射装置１００および記憶部１２０にそれぞれ接続され、記憶部１２０に記憶された描画パターン情報に応じて、電子ビーム照射装置１００に複数の電子ビームを出力させる制御信号を送信する。また、制御部１３０は、ステージ部１１０にそれぞれ接続され、記憶部１２０に記憶された描画パターン情報に応じて、ステージ部１１０を移動させる制御信号を送信してよい。また、制御部１３０は、通信部１４０を介して受け取った指示信号に応じて、電子ビーム照射装置１００および／またはステージ部１１０に制御信号を送信してよい。
- [0018] 通信部１４０は、制御部１３０と計算機部１５０とを接続する。通信部１４０は、汎用または専用のインターフェイスを有して、制御部１３０と計算機部１５０とを接続して通信させてよい。通信部１４０は、Ethernet（登録商標）、ＵＳＢ、Serial RapidIO等の汎用の高速シリアルインターフェースまたはパラレルインターフェースを用いてよい。また、通信部１４０は、無線で制御部１３０と計算機部１５０とを接続してよい。
- [0019] 計算機部１５０は、制御部１３０に電子ビーム照射装置１００および／またはステージ部１１０を動作させる指示信号を送信する。計算機部１５０は、電子ビーム露光装置１０００を動作させる動作プログラムを実行して、当該動作プログラムに応じて指示信号を送信してよい。また、計算機部１５０は、ユーザの指示を入力させる入力デバイスを有し、ユーザの指示に応じて指示信号を送信してよい。計算機部１５０は、パーソナルコンピュータまたはサーバマシンでよい。
- [0020] 図２は、本実施形態に係る電子ビーム照射装置１００の構成例を半導体ウェハ１０と共に示す。図２は、電子ビーム照射装置１００の縦断面の構成例を示す。電子ビーム照射装置１００は、電子ビーム発生装置２００と、加速

電極 230 と、電子レンズ 240 とを備える。

[0021] 電子ビーム発生装置 200 は、制御信号に応じて、複数の電子ビームを発生させる。電子ビーム発生装置 200 は、複数の電子ビーム発生源 212 が配列された面電子ビーム源である。電子ビーム発生装置 200 は、基板 210 と、回路基板 220 とを有する。

[0022] 基板 210 は、複数の電子ビーム発生源 212 が設けられる。当該複数の電子ビーム発生源 212 は、基板 210 の一方の面にマトリクス状に配列されてよく、これに代えて、複数の電子ビーム発生源 212 は、面電子ビーム源の中心に対して同心円状に配置されてもよい。電子ビーム発生源 212 の詳細は後に説明する。基板 210 は、一例として、シリコン等の半導体結晶である。

[0023] 回路基板 220 は、基板 210 の他方の面に形成され、複数の電子ビーム発生源 212 から電子ビームを出力させる。回路基板 220 は、複数の電子ビーム発生源 212 のそれぞれを駆動する駆動電圧を供給する回路が形成される。回路基板 220 は、制御部 130 から制御信号を受け取り、描画パターン情報に応じて、複数の電子ビーム発生源 212 から電子ビームを出力させる。

[0024] 回路基板 220 の一方の面は、基板 210 と張り合わされる。回路基板 220 は、一例として、シリコン等の半導体基板で形成される。回路基板 220 は、電子ビーム発生装置 200 が駆動して温度が上昇しても基板 210 または回路基板 220 に撓みまたは剥がれ等が生じない程度に、基板 210 の熱膨張係数とほぼ同じか、同程度の熱膨張係数を有する材料で形成されてよい。回路基板 220 の詳細は後に説明する。

[0025] 加速電極 230 は、電子ビーム発生装置 200 の電子ビームを出力する側に備わり、電子ビーム発生装置 200 の電子ビームを出力させる電極よりも高い電圧が印加され、当該電子ビームを加速する。加速電極 230 は、複数の電子ビーム発生源 212 にそれぞれ対応する複数の貫通孔が形成され、複数の電子ビームをそれぞれ通過させる。加速電極 230 は、複数の電子ビー

ム発生源 212 に対応して、複数の貫通孔がマトリクス状に配列されてよく、これに代えて、同心円状に配置されてもよい。加速電極 230 は、一定の電圧が印加され、一例として、略 0 V が印加される。

[0026] 電子レンズ 240 は、電子ビーム発生装置 200 から出力される複数の電子ビームによる描画パターンを予め定められた倍率に縮小して、対象物である半導体ウェハ 10 に照射する。例えば、電子レンズ 240 は、複数の電子ビームが描画する描画パターンを $1/100$ 以下に縮小する。電子レンズ 240 は、コイル部 242 と、レンズ部 244 と、収束部 246 とを有する。

[0027] コイル部 242 は、複数の電子ビームの X Y 方向の偏向を制御する。即ち、コイル部 242 は、半導体ウェハ 10 の電子ビームが照射される表面における当該電子ビームのビーム形状を制御する。コイル部 242 は、電子ビーム照射装置 100 の X 軸または Y 軸と、半導体ウェハ 10 の表面上の X 軸または Y 軸との対応を補正するローテーションコイルでよい。また、コイル部 242 は、半導体ウェハ 10 の表面上のビーム径の X および Y 方向の振幅を補正してもよい。

[0028] レンズ部 244 は、半導体ウェハ 10 の表面上に複数の電子ビームを結像させる。レンズ部 244 は、テレセントリックレンズ系を構成してよく、電子ビーム発生装置 200 の対物レンズとして機能する。

[0029] 収束部 246 は、加速電界および／または減速電界を複数の電子ビームに印加する。収束部 246 は、複数の電子ビームの太さおよび束を絞って収束させて、予め定められたエネルギーの電子ビームを対象物である半導体ウェハ 10 に照射する。

[0030] 以上の本実施形態に係る電子ビーム照射装置 100 は、面電子ビーム源等の複数の電子ビームを発生させる電子ビーム発生装置 200 を有し、1つの電子カラムから複数の電子ビームを試料に照射してスループットを向上させる。従来、このような複数の電子ビームを発生させる電子ビーム発生装置 200 を製造することは困難であったが、本実施形態に係る電子ビーム発生装置 200 は、半導体製造プロセス等の製造工程により、簡便に製造すること

ができる。

[0031] 図3は、本実施形態に係る電子ビーム発生装置200の構成例を示す。電子ビーム発生装置200は、複数の電子放出部を有し、複数の電子放出部のそれぞれから放出される電子を加速して集束させ、複数の電子ビームとして出力する。電子ビーム発生装置200は、図2で説明したように、基板210と、回路基板220とを有する。また、電子ビーム発生装置200は、各部に駆動電圧を供給する電圧供給部202を有してよい。また、電子ビーム発生装置200は、第1電極部310が障壁部330を介して接続される。

[0032] 電圧供給部202は、定電圧発生回路および／または定電流発生回路と、複数の電極部204とを含み、それぞれの電極部204に接続される接続先にそれぞれ駆動電圧を供給する。複数の電極部204は、ワイヤボンディング等で複数の接続先にそれぞれ接続されてよい。電圧供給部202は、一例として、回路基板220の基板210側とは反対側の面に設けられる。

[0033] ここで、本実施例で説明する電極部は、ニッケル、金、クロム、チタン、アルミニウム、タングステン、パラジウム、ロジウム、白金、銅、ルテニウム、インジウム、イリジウム、オスミウム、および／またはモリブデンを含んでよい。また、当該電極部は、これらの材料を含む2以上の材料の合金であってよい。

[0034] 基板210は、複数の凹部214と、アイソレーション部340と、第3電極部350とが設けられる。複数の凹部214は、それぞれが凹面を有する。また、複数の凹部214のそれぞれは、球面状または放物面状に形成されてよい。

[0035] 複数の凹部214のそれぞれは、一例として、等方性エッチングにより形成され、電子ビームを発生させる電子ビーム発生源212が形成される。例えば、複数の凹部214は、ウェットエッチングにより形成される。電子ビーム発生源212は、ポリシリコン層216と、第1絶縁膜215と、第2絶縁膜218と、電子放出部300と、第1電極部310と、第2電極部320と、障壁部330とを含む。

- [0036] ポリシリコン層 216 は、基板 210 の複数の凹部 214 が形成された面に形成される。ポリシリコン層 216 のうち、凹部 214 に形成された少なくとも一部は、陽極活性され、ナノ結晶化された電子放出部 300 となる。
- [0037] 第 1 絶縁膜 215 および第 2 絶縁膜 218 は、基板 210 のポリシリコン層 216 が形成された面に形成される。第 1 絶縁膜 215 および第 2 絶縁膜 218 は、隣り合う電子ビーム発生源 212 のポリシリコン層 216 を電氣的に絶縁して、当該ポリシリコン層 216 を介してリーク電流が発生することを防止する。第 1 絶縁膜 215 は、一例として、熱酸化によって形成される SiO_2 膜等であり、また、第 2 絶縁膜 218 は、CVD 法等によって成膜される SiN 膜である。
- [0038] 電子放出部 300 は、複数の凹部 214 のそれぞれに設けられ、電子を放出する。複数の凹部、即ち複数の電子放出部 300 は、基板 210 の一方の面にマトリクス状に配列され、駆動電圧に応じて電子をそれぞれ放出する。また、複数の電子放出部 300 のそれぞれは、ナノ結晶を有する。例えば、電子放出部 300 は、ナノ結晶シリコンで形成される。ナノ結晶シリコンは、電子トンネル障壁として機能する表面酸化膜を形成し、当該ナノ結晶シリコンが複数並ぶことにより、電子トンネル障壁を接続した列が形成される。
- [0039] このような電子トンネル障壁の列は、当該障壁に電圧を印加することで、当該障壁を通過させる電子を、例えば数個の単位といった極微量な単位で制御することができる。したがって、電子放出部 300 は、ナノ結晶を有することで、電子の放出量を精密に、かつ、再現性よく制御することができる。
- [0040] また、電子放出部 300 は、このようなナノ結晶シリコンが複数並ぶナノワイヤで形成される場合、電子を出力する面に対して当該ナノワイヤが垂直に形成されずに、結晶方位に依存して出力面の法線に対して傾くことがある。この場合、電子放出部 300 は、出力面の法線方向とは異なる方向に電子を出力させることがある。この場合、電子放出部 300 は、出力面の法線に対して異なる方向のトンネル確率の分布と、当該方向にナノワイヤが電子を放出する分布との掛け算で、電子放出量が定まる。

[0041] 電子放出部300は、凹面形状の凹部214を有することで、当該凹面形状を平坦な形状にした場合の電子放出量に比べてより多くの電子を有効な電子ビームとして外部に出力させることができる。例えば、電子放出部300は、電子を放出する分布がより高い方向および／またはトンネル確率の分布がより高い方向を、電子ビームを出力する方向に向けて形成することで、平坦な形状にした場合の電子放出量に比べてより多くの電子を電子ビームとして出力させることができる。一例として、凹部214の形状は、複数の電子放出部300の電子を放出する方向と、当該方向の電子のトンネル確率との乗算がより大きくなる方向を、対応する第1電極部310の開口部に向ける。

[0042] また、複数の電子放出部300のそれぞれは、ナノ結晶に代えて、放出する電子をトンネリングさせる絶縁膜を有してよい。このような絶縁膜は、放出する電子の量をトンネルする確率によって調整することができるので、当該絶縁膜の材質、膜厚および絶縁膜に印加する電圧によって、電子の放出量を制御することができる。

[0043] 第1電極部310は、複数の電子放出部300のそれぞれに対応して設けられ、対応する電子放出部300が放出した電子を加速して電子放出部300に設けられた凹部214から電子ビームとして出力する。複数の第1電極部310のそれぞれは、開口部312を有し、基板210の複数の凹部214が設けられる一方の面に板状に形成され、対応する凹部214との電位差によって開口部312から電子ビームを集束させて出力させる。開口部312は、第1電極部310および／または電子放出部300の中心近辺に形成される。開口部312は、円形の貫通孔でよい。

[0044] 図中において、第1電極部310aは、電子放出部300aに対応して設けられ、電子放出部300aが放出する電子を加速して開口部312aから電子ビームとして出力させる例を示す。同様に、第1電極部310bは、電子放出部300bに対応して設けられ、電子放出部300bが放出する電子を加速する。ここで、複数の第1電極部310（図中の例では第1電極部3

10aおよび第1電極部310b)は、電氣的に接続され、予め定められた定電圧が印加される。

[0045] 第1電極部310は、基板210の外部に備わる電極等と電氣的に接続され、駆動電圧が印加される接続部を有してよい。当該接続部は、第1電極部の一部にメッキ等で導電性物質が更に形成された電極部でよい。接続部は、ワイヤボンディング等によって外部の電極と接続されてよい。

[0046] 第2電極部320は、複数の凹部214のそれぞれに設けられ、当該凹部214を覆う導電性物質で形成される。第2電極部320は、電子放出部300から放出された電子を、第1電極部310との電位差によって開口部312から電子ビームとして出力させる。ここで、第2電極部320は、電子放出部300から放出される電子を通過させる程度に薄く形成される。複数の凹部214に設けられる複数の第2電極部320は、電氣的に接続され、予め定められた定電圧が印加される。

[0047] ここで、第1電極部310および第2電極部320は、これら電極間の電位差が数十から数百Vとなる駆動電圧がそれぞれ印加されてよい。好ましくは、第1電極部310および第2電極部320は、電位差が百数十Vとなる駆動電圧がそれぞれ印加される。一例として、第1電極部310および第2電極部320は、電位差が150Vとなる駆動電圧がそれぞれ印加される。第2電極部320は、接続部322を含む。

[0048] 接続部322は、第2電極部320のうち厚さがより厚く形成される電極部であって、基板210の外部に備わる電極等と電氣的に接続され、駆動電圧が印加される。接続部322は、第2電極部の一部にメッキ等で導電性物質が更に形成された電極部でよい。接続部322は、ワイヤボンディング等によって外部の電極と接続されてよい。

[0049] 障壁部330は、複数の第1電極部310および基板210の間において複数の凹部214に対応する位置に設けられ、絶縁材料で形成される。障壁部330は、基板210と第1電極部310との間を予め定められた距離を離間させ、第1電極部310を支持しつつ、第1電極部310と第2電極部

３２０とを電氣的に絶縁する。障壁部３３０は、樹脂等で形成されてよく、これに代えて、ＣＶＤ法等によって成膜される酸化シリコン膜でよい。

[0050] 以上の電子ビーム発生源２１２は、電子放出部３００が放出する電子に、第１電極部３１０と第２電極部３２０にそれぞれ印加される駆動電圧によって生じる電界を印加することによって開口部３１２から電子ビームを発生させる。ここで、電子ビーム発生源２１２は、凹部２１４が凹面状、球面状、または放物面状に形成されることで、電子放出部３００の電子を放出する面もまた凹面状、球面状、または放物面状に形成される。

[0051] これによって、電子ビーム発生源２１２は、電子放出部３００が電子を放出する方向を開口部３１２の方向に合わせて、当該開口部３１２に集束させやすくすることができる。即ち、電子ビーム発生源２１２は、開口部３１２に集束させる電子の数を増加させることができ、発生する電子ビームの密度を高めることができる。

[0052] 電子ビーム発生源２１２は、発生させた電子ビームを後段の電子レンズ２４０によって半導体ウェハ１０に照射させる。ここで、電子レンズ２４０は、光学レンズ等と同様に電子ビームの結像にボケおよび／またはゆがみ等を生じさせる収差を有する場合がある。例えば、電子レンズ２４０は、結像させる電子ビームに対して、ビームの中央近傍を走行する電子に比べてビームの外側近傍を走行する電子の焦点位置を短くさせる場合がある。

[0053] そこで、電子ビーム発生源２１２は、電子放出部３００の電子を放出する面を凹面状、球面状、または放物面状に形成させて電子ビームの密度を高めつつ、当該収差を補正してよい。ここで、電子ビーム発生源２１２が凹部２１４を平坦にした場合、電子放出部３００の電子の放出面の法線方向が開口部３１２近傍にある領域から出力される電子は、電子ビームの中央に集束されやすい。

[0054] そこで電子放出部３００は、電子の放出面を開口部３１２に向けつつ、当該領域である放出面の中央近傍の領域と開口部３１２との間の距離よりも、放出面の縁側近傍の領域と開口部３１２との間の距離を、より短くする面を

形成する。即ち、電子ビームの外側に集束されやすい電子がより速く開口部 312 に到達するように放出面を形成することで、当該電子の焦点距離を長くさせる。これは、凹部 214 が、電子放出部 300 の放出面の中心点により近い部分から放出される電子の層流を、当該中心点により近い位置に集中させて負の収差を発生させることに相当する。

[0055] これによって、電子ビーム発生源 212 は、発生させる電子ビームの中央近傍（例えば、図 3 における A-A'、B-B' で示した凹部 214 の略中央を通る垂線近傍）を走行する電子に比べて、電子ビームの外側近傍を走行する電子の焦点距離を長くすることができる。例えば、電子ビーム発生源 212 は、電子ビームの光軸の中心から離れるに応じて電子ビームの焦点距離を長くして、電子ビームの照射方向に対する垂直方向の断面において、同心円状に焦点距離の分布を持たせる。このように、電子ビーム発生源 212 は、電子レンズ 240 の収差に対応させた放出面を形成することで、電子レンズ 240 の収差を補正することができる。

[0056] また、電子放出部 300 の放出面の縁側近傍の領域は、中央近傍の領域に比べて電子ビーム発生源 212 の外部に近いので、外部電界の影響を受けやすい。即ち、放出面の縁側近傍の領域から出力される電子は、放出面の法線から傾いた方向に出力されやすく焦点距離が長くなりやすい。このように、電子ビーム発生源 212 は、外部電界に依存して出力させる電子ビームに焦点距離の分布を形成させるので、このような分布に応じて、電子放出部 300 の放出面の形状を調整して半導体ウェハ 10 に結像する電子ビームの収差を補正することが望ましい。

[0057] ここで、第 2 電極部 320 は、凹部 214 を覆う電極を形成し、当該凹部 214 を同電位に保つ。これによって、第 2 電極部 320 は、電子放出部 300 から安定な速度分布の電子を放出させて開口部 312 近傍に集束させつつ、上記の外部電界の影響を低減させることができる。

[0058] アイソレーション部 340 は、絶縁物質が充填されて形成される。アイソレーション部 340 は、複数の電子ビーム発生源 212 のそれぞれの周囲を

囲むように形成され、電子ビーム発生源 212 間を電氣的に分離する。これによって、複数の電子ビーム発生源 212 のそれぞれは、互いに電氣的に絶縁される。アイソレーション部 340 は、一例として、基板 210 の複数の凹部 214 が形成される面とは反対側の面において、複数の電子放出部 300 に対応する複数のリング状または格子状に形成された溝に樹脂等の絶縁材料を充填させて形成される。

[0059] 第 3 電極部 350 は、基板 210 の複数の凹部 214 が形成される上面とは反対側の下面に、複数の電子放出部 300 のそれぞれに対応して形成される。第 3 電極部 350 は、複数の電子放出部 300 から電子をそれぞれ放出させる駆動電圧がそれぞれ印加される。第 3 電極部 350 は、基板 210 の下面に形成される導電膜 352 を有してよい。第 3 電極部 350 は、回路基板 220 と電氣的に接続される。

[0060] 回路基板 220 は、基板 210 の他方の面に形成され、複数の電子放出部 300 から電子を放出させる駆動電圧を、複数の電子放出部 300 のそれぞれに対して個別に供給する。駆動電圧が印加される複数の第 3 電極部 350 のそれぞれは、アイソレーション部 340 が電氣的に絶縁しているので、回路基板 220 は、複数の第 3 電極部 350 のそれぞれに対して、対応する駆動電圧をそれぞれ供給することができる。回路基板 220 は、一例として、半導体基板に形成され、当該半導体基板の一方の面は、基板 210 と張り合わされる。

[0061] ここで回路基板 220 は、基板 210 に形成される第 3 電極部 350 に対応する複数の電極部 222 を有し、当該電極部 222 が対応する第 3 電極部 350 と電氣的に接続されつつ基板 210 と張り合わされ、当該電極部 222 を介して駆動電圧を供給する。電極部 222 は、例えば、 $100\mu\text{m}$ ピッチ程度で基板 210 に形成される第 3 電極部 350 に対応させるべく、当該第 3 電極部 350 と同程度のピッチで形成される。電極部 222 は、導電性の材料で形成され、例えば、金属で形成される。また、電極部 222 は、第 3 電極部 350 と略同一の材料を含んでよい。

- [0062] 回路基板 220 は、外部に備わる電極等と電氣的に接続され、駆動電圧および電源電圧等が印加される複数の接続部 224 を有してよい。当該接続部 224 は、ワイヤボンディング等によって外部の電極と接続されてよい。
- [0063] 回路基板 220 は、複数の電子放出部 300 のそれぞれの配置に応じて、異なるオフセットバイアスを駆動電圧に重畳してよい。複数の電子放出部 300 は、それぞれ個別に駆動電圧を印加されて電子をそれぞれ放出し、対応する複数の電子ビーム発生源 212 は、複数の電子ビームを発生させる。複数の電子ビーム発生源 212 は、発生させた複数の電子ビームを後段の電子レンズ 240 によって結像させて、半導体ウェハ 10 に描画パターンを照射させる。
- [0064] ここで、電子レンズ 240 等の光学系は、レンズの中央近傍を通る電子ビームと、レンズの外縁近傍を通る電子ビームとで僅かに焦点位置に差を与え、複数の電子ビームによる描画像にボケおよびゆがみ等を生じさせる場合がある。例えば、電子レンズ 240 は、レンズの外縁近傍を通る電子ビームに対して、レンズの中央近傍を通る電子ビームに比べて焦点位置を短くさせる場合がある。
- [0065] そこで、電圧供給部 202 および回路基板 220 は、一例として、電子レンズ 240 の中央近傍を通る電子ビームを発生させる電子ビーム発生源 212 に供給するオフセット電圧と比べて、より絶対値の大きい負のオフセット電圧を、電子レンズ 240 の外縁近傍を通る電子ビームを発生させる電子ビーム発生源 212 に供給する。これによって、電圧供給部 202 および回路基板 220 は、電子レンズ 240 の外縁近傍を通る電子ビームの出力速度を増加させて焦点距離を長くして発生させ、電子レンズ 240 によって短くなる焦点位置と相殺させて補正することができる。
- [0066] ここで、複数の電子放出部 300 は、それぞれの配置に応じて複数のブロックに分配され、電圧供給部 202 および回路基板 220 は、当該ブロック毎にオフセットバイアスを供給してよい。例えば、複数の電子放出部 300 のうち、基板 210 の中央近辺に配置され、電子レンズ 240 の中央近傍を

通る電子ビームとなる電子を放出する複数の電子放出部 300 は、同一のブロックに分配される。また、その他の電子放出部 300 は、中央のブロックを中心に、略同心円状に 2 以上のブロックに分配される。

[0067] このように、複数の電子放出部 300 は、電子レンズ 240 の中央近傍を通る電子ビームを出力させる電子放出部 300 を中心ブロックとして、電子レンズ 240 の外縁方向に同心円状に 2 以上に分割された環状領域に対応する電子放出部 300 を、他のブロックとして分配される。電圧供給部 202 および回路基板 220 は、当該ブロック毎に異なるオフセットバイアスを印加することで、電子レンズ 240 の中央近傍を通る電子ビームを中心に、同心円状に分割された領域毎に電子ビームの焦点位置を調節することができ、効率的に描画パターンの結像を補正することができる。

[0068] 電圧供給部 202 は、例えば、第 1 電極部 310 および第 2 電極部 320 に、数 kV ～数十 kV の負電圧を印加する。一例として、電圧供給部 202 は、同心円の中央に分配された電子放出部 300 に対応する第 2 電極部 320 に -5 kV を、対応する第 1 電極部 310 に $-5 \text{ kV} + 150 \text{ V}$ を印加する。

[0069] この場合、電子ビーム発生源 212 は、 150 V の電位差によって生じる電界を電子放出部 300 から放出する電子に印加して電子ビームを発生させ、発生した電子ビームを加速電極 230 との略 5 kV の電位差で加速させる。また、電圧供給部 202 は、中央のブロックから外縁に向けて n ブロック異なる毎に、対応する第 2 電極部 320 に $-5 \text{ kV} + X_n \text{ V}$ を、対応する第 1 電極部に $-5 \text{ kV} + 150 \text{ V} + X_n \text{ V}$ を印加する。ここで、 $X_n \text{ V}$ は、例えば、 $-1 \text{ V} \sim -100 \text{ V}$ 程度である。

[0070] また、回路基板 220 は、第 3 電極部 350 に駆動電圧を印加して、電子放出部 300 から電子を放出させる。回路基板 220 は、一例として、第 2 電極部 320 とは 15 V 程度低い電圧を印加して電子放出部 300 から電子を放出させる（電子放出オン）。また、回路基板 220 は、中央のブロックから外縁に向けて n ブロック異なる毎に、対応する第 3 電極部 350 に -5

$kV - 15V + X_n V$ を印加する。また、回路基板220は、電子放出部300の電子の放出を停止する場合（電子放出オフ）、第2電極部320と略同一の電圧を印加する。即ち、回路基板220は、一例として、第3電極部350に $-5kV + X_n V$ を印加して電子放出をオフにする。

[0071] 以上のように、電圧供給部202および回路基板220は、電子ビーム発生源212のブロックが n 異なる毎に異なるオフセット電圧を $X_n V$ 印加させつつ、第1電極部310と第2電極部320の間、および第2電極部320と第3電極部350の間に、それぞれ予め定められた電位差を与える。一例として、 X_n は、 $X_0 = 0$ 、 $X_1 = -20$ 、 $X_2 = -45$ 、 $X_3 = -80$ 、 $X_4 = -125$ 、 $\dots$ と、 n の値に比例して絶対値が増加する値である。これにより、電圧供給部202および回路基板220は、複数の電子ビーム発生源212から略同一の電子密度で電子ビームを出力させつつ、電子ビーム発生源212が位置するブロックに応じたオフセット電圧により電子ビームの速度を変えて当該電子ビームの焦点位置を微調整することができる。

[0072] 以上の本実施例に係る電子ビーム発生装置200は、複数の電子ビーム発生源212を有し、電子ビームを出力すべき電子ビーム発生源212の対応する第3電極部350に駆動電圧を印加することにより、当該複数の電子ビーム発生源212をそれぞれ個別に駆動して電子ビームを出力させることができる。これによって、電子ビーム発生装置200を備える電子ビーム照射装置100は、複数の電子ビームによって予め定められた描画パターンを対象物に照射することができる。

[0073] 以上の本実施例に係る電子ビーム発生装置200は、複数の電子ビーム発生源212を複数のブロックに分割し、当該ブロック毎に異なる電圧を第1電極部310、第2電極部320、および第3電極部350にそれぞれ印加する例を説明した。この場合、第1電極部310および第2電極部320は、少なくとも当該ブロック毎に電氣的に絶縁される。また、電圧供給部202は、一例として、ブロック毎に絶縁された第1電極部310および第2電極部320に、当該ブロック毎に対応する電圧を供給する。即ち、複数のブ

ロックは、互いに異なる予め定められた電源およびグランド電圧が各ブロック毎に印加される。

[0074] ここで、電子ビーム発生装置 200 に備わる電子ビーム発生源 212 は、複数の凹部 214 と、複数の凹部 214 に対応する位置に別プロセスで形成させた障壁部 330 とを有する。これによって、電子ビーム発生装置 200 は、凹面状、球面状、または放物面状といった予め定められた形状の底部を有する円柱状の穴等を精密に形成すること無しに、複数の電子ビーム発生源 212 を簡便に形成することができる。このように、電子ビーム発生装置 200 は、小面積、かつ、高密度に形成させた複数の電子ビーム発生源 212 を備えることができる。したがって、電子ビーム照射装置 100 は、装置の大きさを小型にしつつ、一例として、 100×100 のマトリクス状に並ぶ電子ビーム発生源 212 から 10000 本の電子ビームを照射することができる。

[0075] また、電子ビーム発生源 212 は、半導体基板に等方性エッチング等の簡便な方法で形成された複数の凹部 214 にそれぞれ形成される。したがって、複数の電子ビーム発生源 212 は、半導体製造プロセス等によって基板 210 に形成することができる。即ち例えば、電子ビーム発生源 212 は、基板 210 の $1\text{ cm} \times 1\text{ cm}$ の面積に、 100×100 個のマトリクス状に配列されて形成される。このように、電子ビーム発生源 212 は、 $100\text{ }\mu\text{m}$ 程度のピッチのマトリクス状に形成することで、電子レンズ 240 によって $1\text{ }\mu\text{m}$ 以下程度のピッチの描画パターンを対象物に照射することができる。

[0076] 回路基板 220 は、このような高密度に実装された複数の電子ビーム発生源 212 に対応して、電極部 222 および駆動回路がそれぞれ設けられなければならない。また、回路基板 220 は、電子ビーム発生源 212 からの電子放出のオンまたはオフの制御を数 V ～ 十数 V の範囲で制御しつつ、電子ビーム発生源 212 の位置に応じて数 V ～ 数百 V の範囲で数 k V ～ 数十 k V の加速電圧を調節しなければならない。

[0077] しかしながら、半導体基板等による回路を用いて、高密度実装および数 V

～十数Vの範囲の調整を実現させても、半導体基板は数十Vを超える耐圧がないので、実際に動作させることが困難であった。また、半導体基板の耐圧を向上させるべく、絶縁領域を形成する場合、高密度な回路と共存させて設計することは手間がかかり、製造は困難であった。

[0078] そこで、本実施例に係る回路基板220は、電子ビーム発生源212に対応する予め定められた形状の回路のセルを、回転または反転して配列することで、回路領域を含まない領域を設け、当該領域に絶縁部を形成することで回路設計を容易化する。図4は、本実施形態に係る回路基板220の構成例を示す。

[0079] 図4は、回路基板220の電子回路が設けられた表面の一例を示す。図4において、点線で示す四角には、複数の電子ビーム発生源212を有する基板210が接続される。回路基板220は、表面に複数の電子回路領域（本実施例ではブロックとする）が設けられる。回路基板220の電子回路は、一例として、基板210の中央に対応する位置から同心円状に複数のブロックに分割される。

[0080] 図4は、点線で示す四角形内の領域が、同心円状に5つのブロックに分割された例を示す。回路基板220は、第1ブロック402、第2ブロック404、第3ブロック406、第4ブロック408、第5ブロック410、第1ブロック422、および第2ブロック424を有する。

[0081] 回路基板220は、点線で示す四角形の領域内において、第1ブロック402、第2ブロック404、第3ブロック406、第4ブロック408、および第5ブロック410に分割された電子回路を有する。また、各ブロックは、点線で示す四角形の領域内において、複数の電子ビーム発生源212のうちの対応する電子ビーム発生源212に電氣的に接続されて、対応する電子ビーム発生源212を駆動する駆動回路を含む複数のセルをそれぞれ有する。当該セルについては、後述する。各ブロックは、他のブロックとの境界に回路基板220を貫通する絶縁部がそれぞれ設けられ、隣り合うブロックと電氣的に絶縁される。

- [0082] 各ブロックに設けられる回路は、例えば、点線で示す四角の外側において、外部と電気信号および電源等を授受する接続部 224 と電氣的にそれぞれ接続される。この場合、第 1 ブロック 402 および第 2 ブロック 404 に設けられる回路は、それぞれ隣のブロックに囲まれ、回路基板 220 の表面側の同一面上で接続部 224 と接続できない。そこで、第 1 ブロック 402 および第 2 ブロック 404 に設けられる回路は、ビア等によって回路基板 220 の裏面側の配線を介して、接続部 224 に接続される。
- [0083] 例えば、第 1 ブロック 402 の回路は、第 1 ブロック 422 内の対応する接続部 224 と接続される。また、第 2 ブロック 404 の回路は、第 2 ブロック 424 内の対応する接続部 224 と接続される。このように、複数のブロックのうちの少なくとも 1 つのブロックは、回路基板 220 の表面側および裏面側を電氣的に接続する貫通ビア部を有し、回路基板 220 の縁部近辺に形成される接続部 224 と接続される。
- [0084] また、第 3 ブロック 406、第 4 ブロック 408、および第 5 ブロック 410 に設けられる回路は、例えば、回路基板 220 の表面側で接続部 224 と電氣的にそれぞれ接続される。このように、回路基板 220 の表面で分割された電子回路のそれぞれは、分割された境界で絶縁されつつ、回路基板 220 の表面の縁部近辺に設けられた接続部 224 にそれぞれ電氣的に接続される。これによって、回路基板 220 は、基板表面において、基板 210 と接続され、かつ、外部から供給される電源および駆動信号等をワイヤボンディング等を介して接続部 224 から受け取ることができる。
- [0085] これに代えて、接続部 224 の一部または全部は、回路基板 220 の裏面側に設けられてよい。この場合、回路基板 220 の表面側の回路の一部または全部は、回路基板 220 の表面側および裏面側を電氣的に接続する貫通ビア等を介して、裏面側の接続部 224 に接続される。そして、回路基板 220 の表面側および／または裏面側に設けられた接続部 224 に、外部からの電源および駆動信号等がワイヤボンディング等を介して供給される。
- [0086] また、点線で示す四角の外側において、各ブロックは、入出力用の回路を

含む。例えば、第1ブロック422、第2ブロック424、第3ブロック406、第4ブロック408、および第5ブロック410は、それぞれ接続回路430を含む。接続回路430は、接続部224と点線で示す四角内に形成されるセルとの間に接続される。

[0087] 接続回路430は、例えば、接続部224から各ブロックのセルに制御信号等を送信する場合、当該信号をバッファまたは増幅するバッファ回路または増幅回路等を含む。また、接続回路430は、セルから接続部224に応答信号等を送信する場合、当該応答信号等を送信するバッファ回路または増幅回路等を含んでよい。

[0088] また、接続回路430は、例えば、接続部224からシリアルデータが入力される場合、シリアルーパラレル変換回路を含み、変換後のパラレルデータを複数のセルにそれぞれ送信する。また、接続回路430は、複数のセルからのパラレルデータを、シリアルデータに変換するパラレルーシリアル変換回路を含み、変換したシリアルデータを接続部224に送信してもよい。

[0089] また、接続回路430は、例えば、接続部224からコードデータが入力される場合、デコード回路を含み、デコード後のデータを複数のセルにそれぞれ送信する。また、接続回路430は、複数のセルからのデータを、エンコードするエンコーダ回路を含み、エンコードしたデータを接続部224に送信してもよい。

[0090] このように、接続回路430は、例えば、接続部224と授受する信号をバッファまたは増幅して、信号伝送の伝送品質を向上させる。また、接続回路430は、例えば、接続部224と授受する信号をパラレル／シリアル変換することにより、複数のセルに対応する接続部224の数を低減させることができる。また、接続回路430は、例えば、接続部224と授受する信号をエンコード／デコードすることにより、接続部224から外部と授受するデータ量を圧縮することができる。

[0091] 図5は、本実施形態に係る回路基板220の複数のセル510の構成例を示す。図5は、図4で示された回路基板220の表面の一部を拡大した例を

示す。図5において、複数の四角形状のセル510が、 5×9 のマトリクス状に配置された例を示す。回路基板220は、セル510と、加工領域520と、貫通ビア部530と、第1の絶縁部540とを有する。

[0092] セル510は、予め定められた形状を有し、図5においては、正方形の形状を有する例を示す。これに代えて、セル510は、多角形の形状を有してよい。セル510は、一例として、六角形の形状を有し、ハニカム状に複数配列されてよい。複数のセル510のそれぞれは、複数の電子ビーム発生源212のそれぞれと対応する。即ち、セル510は、セルの領域内において電子回路が形成され、1つのセル510が、対応する1つの電子ビーム発生源212を駆動する。セル510の形状と電子ビーム発生源212の水平（ $x-y$ ）断面形状は略同一であってよく、略同一に複数配列されてよい。

[0093] 例えば、電子ビーム発生源212が、基板210の $1\text{ cm} \times 1\text{ cm}$ の面積に 100×100 個のマトリクス状に配列されて形成される場合、セル510は、電子ビーム発生源212に対応して、回路基板220上の $1\text{ cm} \times 1\text{ cm}$ の面積に 100×100 個のマトリクス状に配列されて形成される。セル510は、一例として、 $100\text{ }\mu\text{m}$ 程度のピッチのマトリクス状に形成される。

[0094] セル510は、電子回路が設けられた回路領域512と、回路領域を除いた非回路領域514とをセル領域内に有する。回路領域512は、予め定められた形状を有する。例えば、回路領域512は、セル領域の隣接する二辺と接する形状を有する。また、例えば、回路領域512は、セル領域の一辺と、当該一辺を挟む二辺の一部ずつとに接する形状を有する。図5は、回路領域512が五角形の形状を有する例を示す。また、回路領域512は、一例として、予め定められた形状の鏡像となる形状を含んでもよい。

[0095] 回路領域512は、複数の電子ビーム発生源212のうちの対応する電子ビーム発生源212に電氣的に接続されて、対応する電子ビーム発生源212を駆動する駆動回路を含む。また、複数の回路領域512は、外部の回路等と電氣的に接続される電極部222をそれぞれ有する。回路領域512に

設けられる電子回路は、当該電極部 2 2 2 を介して、対応する電子ビーム発生源 2 1 2 に電氣的にそれぞれ接続される。

[0096] ここで、電極部 2 2 2 は、多角形状に形成されてよく、これに代えて、円形に形成されてもよい。また、電極部 2 2 2 の中心は、セル 5 1 0 の中心とずれて形成されてもよい。電極部 2 2 2 および第 3 電極部 3 5 0 は、基板 2 1 0 と回路基板 2 2 0 とが張り合わされた場合に、対応する電極部 2 2 2 および第 3 電極部 3 5 0 が電氣的に接続されるように、互いの形状および配置が定められてよい。

[0097] 非回路領域 5 1 4 は、セル領域内において、回路領域 5 1 2 を除いた領域である。図 5 の例において、セル領域内における、五角形の形状の回路領域 5 1 2 を除いてできる五角形の形状である。即ち、例えば、複数のセル領域は長方形の形状を有し、回路領域 5 1 2 は当該長方形の隣接する 2 辺に接し、非回路領域 5 1 4 は当該長方形の他の 2 辺に接する。非回路領域 5 1 4 は、複数連結されることによって加工可能な面積を有する加工領域 5 2 0 が形成される。

[0098] 即ち、加工領域 5 2 0 は、複数のセル 5 1 0 が配列されることによって、回路領域 5 1 2 を含まずに複数の非回路領域 5 1 4 が隣り合って形成される。そして、加工領域 5 2 0 は、貫通ビア部 5 3 0 および第 1 の絶縁部 5 4 0 が形成される。図 5 において、セル 5 1 0 a、セル 5 1 0 b、セル 5 1 0 c、およびセル 5 1 0 d が配列され、複数の回路領域 5 1 2 に囲まれた加工領域 5 2 0 が形成され、当該加工領域 5 2 0 に貫通ビア部 5 3 0 が形成される例を示す。

[0099] 加工領域 5 2 0 は、複数のセル 5 1 0 の少なくとも一部を、回路領域 5 1 2 を回転及び反転の少なくとも一方により変更して配列することにより、非回路領域 5 1 4 を 2 以上のセル領域にわたって連結させて形成される。図 5 の例において、セル 5 1 0 b はセル 5 1 0 a の横方向（x 方向）の反転（鏡像）であり、セル 5 1 0 c はセル 5 1 0 a の 180 度回転であり、セル 5 1 0 d はセル 5 1 0 a の縦方向（y 方向）の反転（鏡像）である。

- [0100] このように、複数のセル510は、当該回路基板220上の一の方向に対して、予め定められた形状を90度ずつ回転させて得られる3種類の形状の回路領域512を有する少なくとも3種類のセル510を含む。複数のセル510は、一例として、セル510aが有する回路領域512を、回路基板220上のy軸方向に対して90度ずつ反時計回りに回転させて得られる3種類の回路領域512を有するセル510e、セル510c、およびセル510fを含む。
- [0101] また、複数のセル510は、当該回路基板220上の一の方向に対して、予め定められた形状の鏡像を90度ずつ回転させて得られる3種類の形状の回路領域512を有する少なくとも3種類のセル510を含んでもよい。複数のセル510は、一例として、セル510aの横方向の鏡像であるセル510bが有する回路領域512を、回路基板220上のy軸方向に対して90度ずつ反時計回りに回転させて得られる3種類の回路領域512を有するセル510g、セル510d、およびセル510hを含む。
- [0102] 貫通ビア部530は、回路基板220の表面側および裏面側を電氣的に接続する。貫通ビア部530は、一例として、第1ブロック402および第1ブロック422にそれぞれ設けられる。この場合、第1ブロック402における回路基板220の表面側の回路領域512は、第1ブロック402の貫通ビア部530、回路基板220の裏面側の配線、および第1ブロック422の貫通ビア部530を介して、第1ブロック422の接続部224に電氣的に接続される。
- [0103] 貫通ビア部530は、当該回路基板220の回路領域512が設けられる面において、ボンディングパッド532が設けられる。ボンディングパッド532は、一例として、貫通ビア部530の導体に、金属材料等が積層されて形成される。ボンディングパッド532は、例えば、回路基板220の外周近辺に設けられ、接続部224として機能する。
- [0104] また、ボンディングパッド532は、第1ブロック402、第2ブロック404、第3ブロック406、第4ブロック408、および／または第5ブ

ロック 4 1 0 に設けられ、回路領域 5 1 2 のテストパッドとして機能する。即ち、当該ボンディングパッド 5 3 2 は、外部からプローブ等が物理的に接触されて、回路領域 5 1 2 の動作チェック等に用いることができる。

[0105] 第 1 の絶縁部 5 4 0 は、複数のブロックの間の境界において、回路基板 2 2 0 の表面から裏面まで貫通して形成され、複数のブロックの間を同一基板上で電氣的に絶縁する。即ち、第 1 の絶縁部 5 4 0 は、加工領域 5 2 0 に設けられ、複数の回路領域 5 1 2 の間を同一基板上で電氣的に絶縁する。第 1 の絶縁部 5 4 0 は、当該回路基板 2 2 0 がエッチングされた後に絶縁物が埋め込まれて形成される。ここで、絶縁材料は、例えば、ポリマー、ポリイミド、 SiO_2 膜、または SiN 膜等である。

[0106] このように、複数のセル 5 1 0 は、2 以上のブロックであるセル群に分割され、第 1 の絶縁部 5 4 0 は、少なくとも 1 つのセル群を、他のセル群から電氣的に絶縁する。また、第 1 の絶縁部 5 4 0 は、2 以上のセル群のそれぞれを、他のセル群から電氣的にそれぞれ絶縁してもよい。本実施形態の第 1 の絶縁部 5 4 0 は、第 1 ブロック 4 0 2、第 2 ブロック 4 0 4、第 3 ブロック 4 0 6、第 4 ブロック 4 0 8、第 5 ブロック 4 1 0、第 1 ブロック 4 2 2、および第 2 ブロック 4 2 4 のそれぞれを、他のブロックから電氣的に絶縁する。

[0107] 図 6 は、本実施形態に係る回路基板 2 2 0 の断面図の構成例を示す。図 6 は、図 5 の A - A' における断面図の一例である。図 6 において、図 5 に示された本実施形態に係る回路基板 2 2 0 の動作と略同一のものには同一の符号を付け、説明を省略する。回路基板 2 2 0 は、第 3 の絶縁部 5 5 0 と裏面側配線部 5 6 0 を更に有する。

[0108] 第 3 の絶縁部 5 5 0 は、回路基板 2 2 0 の裏面側の少なくとも一部を覆う。第 3 の絶縁部 5 5 0 は、回路基板 2 2 0 の裏面側を全て覆ってもよい。第 3 の絶縁部 5 5 0 は、例えば、 SiO_2 膜または SiN 膜等である。第 3 の絶縁部 5 5 0 は、回路基板 2 2 0 の裏面側の保護膜として機能してもよい。

[0109] 裏面側配線部 5 6 0 は、回路基板 2 2 0 の裏面側の第 3 の絶縁部 5 5 0 の

回路基板 220 とは反対側の面に設けられ、2 以上の貫通ビア部 530 の間を電氣的に接続する。裏面側配線部 560 は、一例として、第 3 の絶縁部 550 内部に形成される多層配線である。裏面側配線部 560 は、第 3 の絶縁部 550 によって基板から電氣的に絶縁される。

[0110] また、貫通ビア部 530 は、回路基板 220 の表面と裏面とを貫通する貫通孔 534 と、貫通孔の壁面を覆う第 2 の絶縁部 536 と、貫通孔内において第 2 の絶縁部の内側に形成される導体 538 とを含む。貫通ビア部 530 は、導体 538 が第 2 の絶縁部 536 によって回路基板 220 とは絶縁されて形成される。

[0111] 以上のように、本実施形態の回路基板 220 は、予め定められた形状の回路領域 512 を回転及び反転の少なくとも一方により変更したセル 510 を配列することにより、非回路領域 514 を連結して加工領域 520 を形成する。そして、当該加工領域 520 に貫通ビア部 530 および第 1 の絶縁部 540 が設けられる。これによって、複数のセル 510 内の複数の駆動回路は、第 1 の絶縁部 540 が電氣的に絶縁して分割した複数のセル群毎に異なる駆動電圧を、対応する電子ビーム発生源 212 に供給することができる。

[0112] 例えば、セル 510 の非回路領域 514 を連結してできる加工領域 520 の面積が、貫通ビア部 530 および第 1 の絶縁部 540 を形成するのに十分な面積を有するように、1 つの回路領域 512 の形状を定める。これにより、第 1 の絶縁部 540 が設けられる加工領域 520 の道が形成されるように、当該回路領域 512 を有する複数のセル 510 の配列を決めることで、複数のブロック間を互いに絶縁することができる。即ち、1 つのセル 510 の回路領域 512 の形状および当該形状内の回路設計と、複数のセル 510 の配列とを実行するだけで、回路基板 220 全体の回路を設計することができる。

[0113] 図 7 は、本実施形態に係る回路基板 220 を形成する製造フローの一例を示す。また、図 8 から図 13 は、本実施形態に係る回路基板 220 が形成される過程における回路基板 220 の断面を示す。ここで、本実施例は、回路

基板 220 をシリコン基板として説明する。

[0114] まず、回路基板 220 に複数のブロックを形成する (S700)。回路基板 220 は、複数の電子ビーム発生源 212 が分割されたブロックに対応して、複数のブロックに分割される。複数のブロックのそれぞれは、複数のセル 510 が配列された電子回路領域である。即ち、各ブロックには、電子回路を含む回路領域 512 と、回路領域 512 を除いた非回路領域 514 とをセル領域内に有し、予め定められた形状の複数のセル 510 が配列される。

[0115] ここで、複数のセル 510 が配列することによって、回路領域 512 を含まずに複数の非回路領域 514 が隣り合って形成される加工領域 520 を形成させる。そして、回路基板 220 は、当該加工領域 520 に第 1 の絶縁部 540 を設けることができるように、予め定められた形状の回路領域 512 を有するセル 510 が、複数配列されて形成される。

[0116] 複数のセル 510 は、一例として、シリコン基板等に形成される半導体回路である。この場合、回路基板 220 は、回路領域 512 に CMOS 回路が形成される。即ち、電子ビーム発生装置 200 は、半導体製造プロセス等の製造工程により、製造することができる。

[0117] 図 8 は、本実施形態に係る回路基板 220 の表面に複数のブロックが形成された段階の断面構成を示す。図 8 は、一例として、図 4 における B-B' の断面を示す。ステップ S700 の段階において、回路基板 220 は、複数のセル 510 を含む第 2 ブロック 424、第 4 ブロック 408、第 3 ブロック 406、および第 2 ブロック 404 がそれぞれ形成される。また、回路基板 220 は、表面に、接続部 224 と、接続回路 430b と、第 1 の接続配線部 630 と、ボンディングパッド 640 とが形成される。接続部 224、接続回路 430b、および複数のセル 510 については既に説明したので、ここでは説明を省略する。

[0118] 第 1 の接続配線部 630 は、接続回路 430 と複数のブロックのうちの一つのブロックとを電氣的に接続する。また、ボンディングパッド 640 は、各ブロックに形成されるセル 510 内の回路領域 512 に対応して形成され、

当該回路領域 5 1 2 と電氣的に接続される。ここで、1つの接続回路 4 3 0 は、1つのセル 5 1 0 に対応する1つのボンディングパッド 6 4 0 に接続されてよく、また、複数のボンディングパッド 6 4 0 に接続されてもよい。

[0119] このように、回路基板 2 2 0 において複数のブロックが同心円状に形成されると、回路基板 2 2 0 の中央近辺のブロックは、他のブロックによって回路基板 2 2 0 の外周部分と分断される。そして、当該外周部分と分断されたブロックに形成されたセル 5 1 0 は、当該外周部分に形成された対応するブロックの接続部 2 2 4 と、第 1 の接続配線部 6 3 0 およびボンディングパッド 6 4 0 を介して電氣的に接続される。また、第 1 の接続配線部 6 3 0 は、対応する接続回路 4 3 0 を介して、接続部 2 2 4 とボンディングパッド 6 4 0 とを接続する。

[0120] 図 8 は、回路基板 2 2 0 の外周部分に形成された第 2 ブロック 4 2 4 の接続部 2 2 4 と、対応する第 2 ブロック 4 0 4 に形成されたセル 5 1 0 とが、第 1 の接続配線部 6 3 0 およびボンディングパッド 6 4 0 によって電氣的に接続される例を示す。また、図 8 は、第 1 の接続配線部 6 3 0 が、対応する接続回路 4 3 0 b を介して、接続部 2 2 4 とボンディングパッド 6 4 0 とを接続する例を示す。

[0121] 以上のように、複数のブロックを形成する段階 S 7 0 0 において、回路基板 2 2 0 は、複数のブロックと、複数の接続部 2 2 4 と、複数の接続回路 4 3 0 と、複数のセル 5 1 0 と、複数の第 1 の接続配線部 6 3 0 と、複数のボンディングパッド 6 4 0 とがそれぞれ形成される。また、この段階において、貫通ビア部 5 3 0 に設けられるボンディングパッド 5 3 2 も形成されてよい。なお、第 3 ブロック 4 0 6、第 4 ブロック 4 0 8、および第 5 ブロック 4 1 0 は、図 4 に示すとおり、回路基板 2 2 0 の外周部分と分断されずに直接接続することができるので、第 1 の接続配線部 6 3 0 およびボンディングパッド 6 4 0 が形成されなくてもよい。

[0122] 次に、回路動作の試験を実行する (S 7 1 0)。接続回路 4 3 0 は、接続部 2 2 4 を介して、複数のブロックのうちの一のブロックの回路動作を試験

する外部の試験部 610 と接続される。試験部 610 は、回路基板 220 をエッチングする前に、第 1 の接続配線部 630 を介して複数のブロックの回路動作を試験する。試験部 610 は、例えば、1 または複数のセル 510 を駆動する駆動信号および駆動回路の電源電圧等を供給し、対応する駆動回路の電極部 222 から電子ビーム発生源 212 に駆動電圧が出力されるか否かを試験する。また、試験部 610 は、接続部 224 を介して、全てのブロックの回路動作を試験してよい。

[0123] この場合、試験部 610 は、プローブ 620 を介して接続部 224 に駆動信号および電源電圧等を供給してよい。また、電極部 222 からの出力は、直接電極部 222 をプロービングして測定してもよく、これに代えて、電極部 222 に接続されるボンディングパッド 532 が形成されている場、当該パッドをプロービングして測定してもよい。また、電極部 222 に接続される第 1 の接続配線部 630 等が、複数のブロックを形成する段階 S700 で更に形成される場合、対応する接続部 224 をプロービングして測定してもよい。このように、第 1 の接続配線部 630 を設けることにより、回路基板 220 の表面側が形成された段階で、当該表面側の回路動作を実行することができる。

[0124] 次に、第 1 の接続配線部 630 を切断する (S720)。即ち、試験部 610 の試験が終了した後に、第 1 の接続配線部 630 における複数のブロックの境界に位置する部分を切断する。図 9 は、本実施形態に係る回路基板 220 の第 1 の接続配線部 630 の一部を切断した段階の断面構成を示す。図 9 は、第 1 の接続配線部 630 の第 2 ブロック 424 と第 4 ブロック 408 の境界部 632、第 4 ブロック 408 と第 3 ブロック 406 の境界部 632、および第 3 ブロック 406 と第 2 ブロック 404 の境界部 632 が切断される例を示す。境界部 632 は、一例として、エッチング等により除去される。

[0125] ここで、回路基板 220 の表面において、多層の回路配線が形成される場合、第 1 の接続配線部 630 が形成された配線層までエッチングしなければ

ならない。したがって、回路基板 220 の表面において、多層の回路配線が形成される場合、第 1 の接続配線部 630 は、最も上層の配線層または最上層に準ずる配線層に形成されることが望ましい。

[0126] 次に、回路基板 220 をエッチングする (S730)。回路基板 220 のエッチングは、回路基板 220 の表面に形成された電子回路をそれぞれ有する複数のブロックの間の境界をエッチングして、回路基板 220 の表面から裏面まで貫通させる。ここで、エッチングする領域は、加工領域 520 の第 1 の絶縁部 540 が設けられる領域である。また、回路基板 220 のエッチングにおいて、貫通ビア部 530 の貫通孔のエッチングも同時に実行されてよい。これによって、エッチングプロセスを簡略化することができる。

[0127] ここで、回路基板 220 のエッチングは、当該回路基板 220 の裏面側から実行されることが望ましい。この場合、回路基板 220 の破壊防止およびハンドリングの向上の目的で、当該回路基板 220 の表面に支持基板を張り付ける。支持基板は、例えば、ガラス基板、セラミック基板、または半導体基板等である。また、回路基板 220 のエッチングは、一例として、反応性イオンエッチング等で実行される。図 10 は、本実施形態に係る回路基板 220 の表面から裏面までを貫通させてエッチングした段階の断面構成を示す。図 10 は、回路基板 220 に、第 1 の絶縁部 540 が設けられる領域 650 および貫通ビア部 530 の貫通孔 534 が形成された例を示す。

[0128] 次に、第 1 の絶縁部 540 を形成する (S740)。即ち、エッチングした複数のブロックの間の境界に第 1 の絶縁部 540 を形成する。第 1 の絶縁部 540 は、基板上の加工領域 520 に、複数の回路領域 512 の間を同一基板上で電氣的に絶縁する。第 1 の絶縁部 540 は、回路基板 220 を貫通するようにエッチングした領域 650 に、絶縁材料を埋め込んで第 1 の絶縁部 540 を形成する。

[0129] これによって、回路基板 220 の異なるブロック間は、基板材料で接続されること無しに、絶縁材料で電氣的に絶縁される。したがって、回路基板 220 は、数十 kV に至る電圧と、異なるブロック間において異なるオフセッ

ト電圧とが重畳された電圧がそれぞれ供給されても、絶縁破壊を生じさせることなく、複数の電子ビーム発生源 212 を駆動することができる。

[0130] 次に、一例として、貫通ビア部 530 を形成する。貫通ビア部 530 は、回路基板 220 の貫通孔 534 の壁面に第 2 の絶縁部 536 を形成し、貫通孔 534 の内部に導体 538 を埋め込んで形成される。第 2 の絶縁部 536 の絶縁材料は、第 1 の絶縁部 540 の絶縁材料と略同一であってよい。図 11 は、本実施形態に係る回路基板 220 に貫通ビア部 530 および第 1 の絶縁部 540 を形成した段階の断面構成を示す。図 11 は、第 1 の接続配線部 630 に接続する貫通ビア部 530 を形成した例を示すが、これに代えて、貫通ビア部 530 は、ボンディングパッド 532 またはボンディングパッド 640 等に接続されて形成されてもよい。

[0131] 次に、回路基板 220 の裏面の少なくとも一部を覆う第 3 の絶縁部 550 を形成する。第 3 の絶縁部 550 は、回路基板 220 の裏面側を全て覆って形成されてもよい。第 3 の絶縁部 550 は、第 1 の絶縁部 540 の絶縁材料と略同一の絶縁材料で形成されてよい。

[0132] 次に、第 3 の絶縁部 550 における回路基板 220 とは反対側の面に、少なくとも 2 つの貫通ビア部 530 を電氣的に接続する裏面側配線部 560 を形成する (S750)。また、裏面側配線部 560 を形成する段階 S750 において、複数のブロックと接続回路 430 とを、貫通ビア部 530 を介してそれぞれ電氣的に接続する第 2 の接続配線部 660 を形成する。第 2 の接続配線部 660 は、一例として、裏面側配線部 560 と略同一の手順で、同時に形成される。第 2 の接続配線部 660 は、裏面側配線部 560 の一部であってもよい。

[0133] 図 12 は、本実施形態に係る回路基板 220 の裏面に第 2 の接続配線部 660 を形成した段階の断面構成を示す。第 2 の接続配線部 660 は、2 つの貫通ビア部 530 の間を電氣的に接続し、第 2 ブロック 424 の接続部 224 と、対応する第 2 ブロック 404 に形成されたセル 510 とが、電氣的に接続される例を示す。

[0134] 次に、一例として、裏面側配線部 560 が形成された後に、保護膜として第 3 の絶縁部 550 が更に形成されてよい。また、保護膜を形成した後に、回路基板 220 を補強する補強板を更に張り付けてもよい。補強板は、例えば、ガラス基板、セラミック基板、または半導体基板等である。図 13 は、本実施形態に係る回路基板 220 の裏面に第 3 の絶縁部 550 を形成した段階の断面構成を示す。回路基板 220 の表面に支持基板を張り付けた場合、本段階で当該支持基板を取り外す。以上のフローによって、本実施形態の回路基板 220 を形成することができる。

[0135] このように形成された回路基板 220 は、複数の電子ビーム発生源 212 が形成された基板 210 に張り付けられる。また、回路基板 220 の接続部 224 の一部は、電圧供給部 202 と接続され、電源電圧が供給される。また、接続部 224 の残りの一部または全部は、制御部 130 に接続され、複数のセル 510 を制御する制御信号が供給される。

[0136] したがって、回路基板 220 は、第 1 の接続配線部 630 および第 2 の接続配線部 660 を形成することで、回路動作の試験に用いた接続部 224 および接続回路 430 を、実動作において再利用することができる。これによって、回路基板 220 は、動作試験をパスし、かつ、試験実行段階とほぼ同様の回路を用いることができるので、歩留まりを低減させて確実に動作する回路基板を製造することができる。

[0137] 以上の本実施形態に係る回路基板 220 は、1 つのボンディングパッド 640 から 1 つの貫通ビア部 530 を介して裏面側の第 2 の接続配線部 660 に接続させ、更に 1 つの貫通ビア部 530 を介して表面側の対応する接続部 224 に電氣的に接続させることを説明した。これに代えて、1 つのボンディングパッド 640 日から 2 つ以上の貫通ビア部 530 を介して裏面側の第 2 の接続配線部 660 に接続させてよい。これに代えて、またはこれに加えて、裏面側の第 2 の接続配線部 660 から 2 つ以上の貫通ビア部 530 を介して表面側の対応する接続部 224 に電氣的に接続させてもよい。このように、複数の貫通ビア部 530 を用いることで、例えば、1 つの貫通ビア部 5

30の導通不良によって生じてしまう回路不具合等を防止して、歩留まりを向上させることができる。

[0138] これに代えて、回路基板220は、裏面側に接続部224が形成され、1つのボンディングパッド640から1つの貫通ビア部530を介して裏面側の第2の接続配線部660に接続し、第2の接続配線部660が対応する接続部224に電氣的に接続してもよい。電圧供給部202および制御部130は、当該裏面側の接続部224に電氣的に接続される。

[0139] また、複数の貫通ビア部530は、回路基板220に略均等に形成することが望ましい。複数の貫通ビア部530を、回路基板220上において略均一に分布させることにより、回路基板220のストレスを軽減させ、外力が加わってもヒビ、割れ、欠け、または破壊等が発生することを防止することができる。

[0140] また、回路基板220は、貫通ビア部530および第2の接続配線部660が形成されなくてもよい。即ち、回路基板220は、複数の電子ビーム発生源212に対して、ブロック毎の制御を実行しない場合は、第1の接続配線部630を切断すること無しにそのまま実動作に用いてよい。

[0141] 図14は、本実施形態に係る回路基板220の第1の変形例を示す。図14の変形例において、図5に示された本実施形態に係る回路基板220の動作と略同一のものには同一の符号を付け、説明を省略する。図14の変形例において、セル510の回路領域512は、セル領域の隣り合う二辺の一部ずつに接する形状を有する。即ち、図14の変形例の回路領域512は、図5の回路領域512に比べて、狭い面積の形状を有する。これにより、回路領域512は、回路領域512の形状の鏡像となる形状を含まなくてもよい。

[0142] 即ち、複数のセル510は、当該回路基板220上の一の方向に対して、予め定められた形状を90度ずつ回転させて得られる3種類の形状の回路領域512を含む4種類のセル510でよい。複数のセル510は、一例として、セル510aが有する回路領域512を、回路基板220上のy軸方向

に対して90度ずつ反時計回りに回転させて得られる3種類の回路領域512を有するセル510b、セル510c、およびセル510dを含む。

[0143] 回路基板220は、当該セル510a、セル510b、セル510c、およびセル510dの4種類を配列することで、形成すべき貫通ビア部530および第1の絶縁部540に応じた加工領域520を形成することができる。このように、図14の変形例は、より少ない種類のセル510を用いて、回路基板220を形成することができる。

[0144] 図15は、本実施形態に係る回路基板220の第2の変形例を示す。図15は、回路基板220の電子回路が設けられた表面の一例を示す。図15において、点線で示す四角には、複数の電子ビーム発生源212を有する基板210が接続される。回路基板220は、表面に複数の電子回路領域（本実施例ではブロックとする）が設けられる。回路基板220の電子回路は、一例として、基板210の中央に対応する位置から同心円状に複数のブロックに分割される。

[0145] 図15は、点線で示す四角形内の領域が、同心円状に5つのブロックに分割された例を示す。回路基板220は、第1ブロック402、第2ブロック404、第3ブロック406、第4ブロック408、第5ブロック410、第1ブロック422、および第2ブロック424を有する。

[0146] 回路基板220は、点線で示す四角形の領域内において、第1ブロック402、第2ブロック404、第3ブロック406、第4ブロック408、および第5ブロック410に分割された電子回路を有する。また、各ブロックは、点線で示す四角形の領域内において、複数の電子ビーム発生源212のうちの対応する電子ビーム発生源212に電氣的に接続されて、対応する電子ビーム発生源212を駆動する駆動回路を含む複数のセルをそれぞれ有する。当該セルについては、後述する。各ブロックは、他のブロックとの境界に回路基板220を貫通する絶縁部がそれぞれ設けられ、隣り合うブロックと電氣的に絶縁される。

[0147] 各ブロックに設けられる回路は、例えば、点線で示す四角の外側において

、外部と電気信号および電源等を授受する接続部 224 と電氣的にそれぞれ接続される。この場合、第 1 ブロック 402 および第 2 ブロック 404 に設けられる回路は、それぞれ隣のブロックに囲まれ、回路基板 220 の表面側の同一面上で接続部 224 と接続できない。そこで、第 1 ブロック 402 および第 2 ブロック 404 に設けられる回路は、ビア等によって回路基板 220 の裏面側の配線を介して、接続部 224 に接続される。

[0148] 例えば、第 1 ブロック 402 の回路は、第 1 ブロック 422 内の対応する接続部 224 と接続される。また、第 2 ブロック 404 の回路は、第 2 ブロック 424 内の対応する接続部 224 と接続される。このように、複数のブロックのうちの少なくとも 1 つのブロックは、回路基板 220 の表面側および裏面側を電氣的に接続する貫通ビア部を有し、回路基板 220 の縁部近辺に形成される接続部 224 と接続される。

[0149] また、第 3 ブロック 406、第 4 ブロック 408、および第 5 ブロック 410 に設けられる回路は、例えば、回路基板 220 の表面側で接続部 224 と電氣的にそれぞれ接続される。このように、回路基板 220 の表面で分割された電子回路のそれぞれは、分割された境界で絶縁されつつ、回路基板 220 の表面の縁部近辺に設けられた接続部 224 にそれぞれ電氣的に接続される。これによって、回路基板 220 は、基板表面において、基板 210 と接続され、かつ、外部から供給される電源および駆動信号等をワイヤボンディング等を介して接続部 224 から受け取ることができる。

[0150] これに代えて、接続部 224 の一部または全部は、回路基板 220 の裏面側に設けられてよい。この場合、回路基板 220 の表面側の回路の一部または全部は、回路基板 220 の表面側および裏面側を電氣的に接続する貫通ビア等を介して、裏面側の接続部 224 に接続される。そして、回路基板 220 の表面側および／または裏面側に設けられた接続部 224 に、外部からの電源および駆動信号等がワイヤボンディング等を介して供給される。

[0151] 図 16 は、本実施形態に係る回路基板 220 の第 2 の変形例における複数のセル 510 の構成例を示す。図 16 は、図 15 で示された回路基板 220

の表面の一部を拡大した例を示す。図16において、複数の四角形状のセル510が、 5×9 のマトリクス状に配置された例を示す。回路基板220は、セル510と、加工領域520と、貫通ビア部530と、絶縁部580とを有する。

[0152] セル510は、予め定められた形状を有し、図16においては、正方形の形状を有する例を示す。これに代えて、セル510は、多角形の形状を有してよい。セル510は、一例として、六角形の形状を有し、ハニカム状に複数配列されてよい。複数のセル510のそれぞれは、複数の電子ビーム発生源212のそれぞれと対応する。即ち、セル510は、セルの領域内において電子回路が形成され、1つのセル510が、対応する1つの電子ビーム発生源212を駆動する。セル510の形状と電子ビーム発生源212の水平($x-y$)断面形状は略同一であってよく、略同一に複数配列されてよい。

[0153] 例えば、電子ビーム発生源212が、基板210の $1\text{ cm} \times 1\text{ cm}$ の面積に 100×100 個のマトリクス状に配列されて形成される場合、セル510は、電子ビーム発生源212に対応して、回路基板220上の $1\text{ cm} \times 1\text{ cm}$ の面積に 100×100 個のマトリクス状に配列されて形成される。セル510は、一例として、 $100\text{ }\mu\text{m}$ 程度のピッチのマトリクス状に形成される。

[0154] セル510は、電子回路が設けられた回路領域512と、回路領域を除いた非回路領域514とをセル領域内に有する。回路領域512は、予め定められた形状を有する。例えば、回路領域512は、セル領域の隣接する二辺と接する形状を有する。また、例えば、回路領域512は、セル領域の一辺と、当該一辺を挟む二辺の一部ずつとに接する形状を有する。図16は、回路領域512が五角形の形状を有する例を示す。また、回路領域512は、一例として、予め定められた形状の鏡像となる形状を含んでもよい。

[0155] 回路領域512は、複数の電子ビーム発生源212のうちの対応する電子ビーム発生源212に電氣的に接続されて、対応する電子ビーム発生源212を駆動する駆動回路を含む。また、複数の回路領域512は、外部の回路

等と電氣的に接続される電極部 2 2 2 をそれぞれ有する。回路領域 5 1 2 に設けられる電子回路は、当該電極部 2 2 2 を介して、対応する電子ビーム発生源 2 1 2 に電氣的にそれぞれ接続される。

[0156] ここで、電極部 2 2 2 は、多角形状に形成されてよく、これに代えて、円形に形成されてもよい。また、電極部 2 2 2 の中心は、セル 5 1 0 の中心とずれて形成されてもよい。電極部 2 2 2 および第 3 電極部 3 5 0 は、基板 2 1 0 と回路基板 2 2 0 とが張り合わされた場合に、対応する電極部 2 2 2 および第 3 電極部 3 5 0 が電氣的に接続されるように、互いの形状および配置が定められてよい。

[0157] 非回路領域 5 1 4 は、セル領域内において、回路領域 5 1 2 を除いた領域である。図 1 6 の例において、セル領域内における、五角形の形状の回路領域 5 1 2 を除いてできる五角形の形状である。即ち、例えば、複数のセル領域は長方形の形状を有し、回路領域 5 1 2 は当該長方形の隣接する 2 辺に接し、非回路領域 5 1 4 は当該長方形の他の 2 辺に接する。非回路領域 5 1 4 は、複数連結されることによって加工可能な面積を有する加工領域 5 2 0 が形成される。

[0158] 即ち、加工領域 5 2 0 は、複数のセル 5 1 0 が配列されることによって、回路領域 5 1 2 を含まずに複数の非回路領域 5 1 4 が隣り合って形成される。そして、加工領域 5 2 0 は、貫通ビア部 5 3 0 および絶縁部 5 8 0 が形成される。図 1 6 において、セル 5 1 0 a、セル 5 1 0 b、セル 5 1 0 c、およびセル 5 1 0 d が配列され、複数の回路領域 5 1 2 に囲まれた加工領域 5 2 0 が形成され、当該加工領域 5 2 0 に貫通ビア部 5 3 0 が形成される例を示す。

[0159] 加工領域 5 2 0 は、複数のセル 5 1 0 の少なくとも一部を、回路領域 5 1 2 を回転及び反転の少なくとも一方により変更して配列することにより、非回路領域 5 1 4 を 2 以上のセル領域にわたって連結させて形成される。図 1 6 の例において、セル 5 1 0 b はセル 5 1 0 a の横方向（x 方向）の反転（鏡像）であり、セル 5 1 0 c はセル 5 1 0 a の 1 8 0 度回転であり、セル 5

10dはセル510aの縦方向（y方向）の反転（鏡像）である。

[0160] このように、複数のセル510は、当該回路基板220上の一の方向に対して、予め定められた形状を90度ずつ回転させて得られる3種類の形状の回路領域512を有する少なくとも3種類のセル510を含む。複数のセル510は、一例として、セル510aが有する回路領域512を、回路基板220上のy軸方向に対して90度ずつ反時計回りに回転させて得られる3種類の回路領域512を有するセル510e、セル510c、およびセル510fを含む。

[0161] また、複数のセル510は、当該回路基板220上の一の方向に対して、予め定められた形状の鏡像を90度ずつ回転させて得られる3種類の形状の回路領域512を有する少なくとも3種類のセル510を含んでもよい。複数のセル510は、一例として、セル510aの横方向の鏡像であるセル510bが有する回路領域512を、回路基板220上のy軸方向に対して90度ずつ反時計回りに回転させて得られる3種類の回路領域512を有するセル510g、セル510d、およびセル510hを含む。

[0162] 貫通ビア部530は、加工領域520に設けられ、当該回路基板220の表面と裏面とを貫通する貫通孔と、導体とを有する。貫通ビア部530は、回路基板220の表面側および裏面側を電氣的に接続する。貫通ビア部530は、例えば、貫通孔の壁面に絶縁体が形成され、導体が貫通孔内に当該絶縁体によって基板とは絶縁されて形成される。これに代えて、貫通ビア部530は、貫通孔内に導体が直接形成されてもよい。

[0163] 貫通ビア部530は、一例として、第1ブロック402および第1ブロック422にそれぞれ設けられる。この場合、第1ブロック402における回路基板220の表面側の回路領域512は、第1ブロック402の貫通ビア部530、回路基板220の裏面側の配線、および第1ブロック422の貫通ビア部530を介して、第1ブロック422の接続部224に電氣的に接続される。

[0164] 貫通ビア部530は、当該回路基板220の回路領域512が設けられる

面において、ボンディングパッド532が設けられる。ボンディングパッド532は、一例として、貫通ビア部530の導体に、金属材料等が積層されて形成される。ボンディングパッド532は、例えば、回路基板220の外周近辺に設けられ、接続部224として機能する。

[0165] また、ボンディングパッド532は、第1ブロック402、第2ブロック404、第3ブロック406、第4ブロック408、および／または第5ブロック410に設けられ、回路領域512のテストパッドとして機能する。即ち、当該ボンディングパッド532は、外部からプローブ等が物理的に接触されて、回路領域512の動作チェック等に用いることができる。

[0166] 絶縁部580は、加工領域520に設けられ、複数の回路領域512の間を同一基板上で電氣的に絶縁する。絶縁部580は、当該回路基板220がエッチングされた後に絶縁物が埋め込まれて形成される。ここで、絶縁材料は、例えば、ポリマー、ポリイミド、 SiO_2 膜、または SiN 膜等である。

[0167] このように、複数のセル510は、2以上のブロックであるセル群に分割され、絶縁部580は、少なくとも1つのセル群を、他のセル群から電氣的に絶縁する。また、絶縁部580は、2以上のセル群のそれぞれを、他のセル群から電氣的にそれぞれ絶縁してもよい。本実施形態の絶縁部580は、第1ブロック402、第2ブロック404、第3ブロック406、第4ブロック408、第5ブロック410、第1ブロック422、および第2ブロック424のそれぞれを、他のブロックから電氣的に絶縁する。

[0168] 図17は、本実施形態に係る回路基板220の第2の変形例における断面図の構成例を示す。図17は、図16のA-A'における断面図の一例である。図17において、図16に示された本実施形態に係る回路基板220の動作と略同一のものには同一の符号を付け、説明を省略する。回路基板220は、絶縁層590と裏面側配線部560を更に有する。

[0169] 絶縁層590は、回路基板220の裏面側の少なくとも一部を覆う。絶縁層590は、回路基板220の裏面側を全て覆ってもよい。絶縁層590は、例えば、 SiO_2 膜または SiN 膜等である。絶縁層590は、回路基板2

20の裏面側の保護膜として機能してもよい。

[0170] 裏面側配線部560は、回路基板220の裏面側に設けられ、2以上の貫通ビア部530の間を電氣的に接続する。裏面側配線部560は、一例として、絶縁層590内部に形成される多層配線である。裏面側配線部560は、絶縁層590によって基板から電氣的に絶縁される。

[0171] 以上のように、本実施形態の回路基板220は、予め定められた形状の回路領域512を回転及び反転の少なくとも一方により変更したセル510を配列することにより、非回路領域514を連結して加工領域520を形成する。そして、当該加工領域520に貫通ビア部530および絶縁部580が設けられる。これによって、複数のセル510内の複数の駆動回路は、複数のセル510を絶縁部580が電氣的に絶縁して分割した複数のセル群毎に、異なる駆動電圧を対応する電子ビーム発生源212に供給することができる。したがって、例えば、電子回路に含まれるトランジスタ等の耐圧に関係なく、基板の電位をブロック毎に自由に設定することができる。また、このような回路基板220を、通常の半導体製造プロセス技術を利用して簡便に形成することができる。

[0172] 例えば、セル510の非回路領域514を連結してできる加工領域520の面積が、貫通ビア部530および絶縁部580を形成するのに十分な面積を有するように、1つの回路領域512の形状を定める。これにより、絶縁部580が設けられる加工領域520の道が形成されるように、当該回路領域512を有する複数のセル510の配列を決めることで、複数のブロック間を互いに絶縁することができる。即ち、1つのセル510の回路領域512の形状および当該形状内の回路設計と、複数のセル510の配列とを実行するだけで、回路基板220全体の回路を設計することができる。

[0173] 図18は、本実施形態に係る回路基板220の第2の変形例を形成する製造フローの一例を示す。まず、回路基板220に複数のセル510を形成する(S800)。即ち、電子回路を含む回路領域512と、回路領域512を除いた非回路領域514とをセル領域内に有し、予め定められた形状の複

数のセル 510 を基板上に配列する。

[0174] 回路基板 220 は、電子ビーム発生源 212 に印加するオフセット電圧に応じて分割されたブロックに対応して、複数のブロックに分割され、当該ブロック間を絶縁するように絶縁部 580 が設けられる。即ち、複数のセル 510 が配列することによって、回路領域 512 を含まずに複数の非回路領域 514 が隣り合って形成される加工領域 520 を形成させる。そして、回路基板 220 は、当該加工領域 520 に絶縁部 580 が設けられるように、予め定められた形状の回路領域 512 を有するセル 510 が、複数配列されて形成される。

[0175] 複数のセル 510 は、一例として、シリコン基板等に形成される半導体回路である。この場合、回路基板 220 は、回路領域 512 に CMOS 回路が形成される。即ち、電子ビーム発生装置 200 は、半導体製造プロセス等の製造工程により、製造することができる。

[0176] 次に、回路基板 220 をエッチングする (S810)。回路基板 220 のエッチングは、加工領域 520 の絶縁部 580 が設けられる領域を、回路基板 220 の表面側から裏面側まで貫通するように実行される。また、回路基板 220 のエッチングにおいて、貫通ビア部 530 の貫通孔のエッチングも同時に実行されてよい。これによって、エッチングプロセスを簡略化することができる。

[0177] ここで、回路基板 220 のエッチングは、当該回路基板 220 の裏面側から実行されることが望ましい。この場合、回路基板 220 の破壊防止およびハンドリングの向上の目的で、当該回路基板 220 の表面に支持基板を張り付ける。支持基板は、例えば、ガラス基板、セラミック基板、または半導体基板等である。また、回路基板 220 のエッチングは、一例として、反応性イオンエッチング等で実行される。

[0178] 次に、絶縁部 580 を形成する (S820)。絶縁部 580 は、基板上の加工領域 520 に、複数の回路領域 512 の間を同一基板上で電氣的に絶縁する。絶縁部 580 は、回路基板 220 を貫通するようにエッチングした領

域に、絶縁材料を埋め込んで絶縁部 580 を形成する。

[0179] これによって、回路基板 220 の異なるブロック間は、基板材料で接続されること無しに、絶縁材料で電氣的に絶縁される。したがって、回路基板 220 は、数十 kV に至る電圧と、異なるブロック間において異なるオフセット電圧とが重畳された電圧がそれぞれ供給されても、絶縁破壊を生じさせることなく、複数の電子ビーム発生源 212 を駆動することができる。

[0180] ここで、貫通ビア部 530 を形成してもよい。貫通ビア部 530 は、回路基板 220 の貫通孔の壁面に、絶縁材料を形成させてから導体 570 を埋め込んで形成される。貫通ビア部 530 の絶縁材料は、絶縁部 580 の絶縁材料と略同一であってよい。貫通ビア部 530 は、回路基板 220 の裏面側において裏面側配線部 560 と電氣的に接続される。この場合、回路基板 220 の裏面側に絶縁層 590 が設けられ、当該絶縁層 590 に裏面側配線部 560 が形成される。また、裏面側配線部 560 が形成された後に、保護膜として絶縁層 590 が更に形成されてよい。

[0181] 次に、回路基板 220 の表面側にボンディングパッド 532 を形成する（S830）。ボンディングパッド 532 は、一例として、回路基板 220 の貫通ビア部 530 に重ねて形成される。このように、回路基板 220 の表面側における貫通ビア部 530 の真上にボンディングパッド 532 を設け、当該ボンディングパッド 532 と回路領域 512 の回路とを接続すると、ボンディングパッド 532 をプロービングするだけで、当該回路領域 512 の検査を実行することができる。以上のフローによって、複数の電子ビームを出力する電子ビーム照射装置 100 の、当該複数の電子ビームによって描画される像の球面収差および色収差等を補正可能な本実施形態の回路基板 220 を形成することができる。

[0182] 図 19 は、本実施形態に係る回路基板 220 の第 3 の変形例を示す。図 19 の変形例において、図 16 に示された本実施形態に係る回路基板 220 の動作と略同一のものには同一の符号を付け、説明を省略する。図 19 の変形例において、セル 510 の回路領域 512 は、セル領域の隣り合う二辺の一

部ずつに接する形状を有する。即ち、図19の変形例の回路領域512は、図16の回路領域512に比べて、狭い面積の形状を有する。これにより、回路領域512は、回路領域512の形状の鏡像となる形状を含まなくてもよい。

[0183] 即ち、複数のセル510は、当該回路基板220上の一の方向に対して、予め定められた形状を90度ずつ回転させて得られる3種類の形状の回路領域512を含む4種類のセル510でよい。複数のセル510は、一例として、セル510aが有する回路領域512を、回路基板220上のy軸方向に対して90度ずつ反時計回りに回転させて得られる3種類の回路領域512を有するセル510b、セル510c、およびセル510dを含む。

[0184] 回路基板220は、当該セル510a、セル510b、セル510c、およびセル510dの4種類を配列することで、形成すべき貫通ビア部530および絶縁部580に応じた加工領域520を形成することができる。このように、図19の変形例は、より少ない種類のセル510を用いて、回路基板220を形成することができる。

[0185] 以上の実施例において、回路基板220は、複数の電子ビーム発生源212を駆動する回路が形成される例を説明した。これに代えて、回路基板220は、数十Vを超える高電圧に数V～十数Vのオフセット電圧が重畳される電圧を、駆動電圧または制御電圧とするデバイスに用いられてもよい。回路基板220は、例えば、複数のモータ、電源、電池等を駆動または制御する回路として用いることができる。

[0186] 図20は、本実施形態に係る電子ビーム露光装置1000の変形例を半導体ウェハ10と共に示す。本変形例の電子ビーム露光装置1000において、図1に示された本実施形態に係る電子ビーム露光装置1000の動作と略同一のものには同一の符号を付け、説明を省略する。電子ビーム露光装置1000は、複数の電子ビームを照射する電子ビーム照射装置100を複数有し、複数の電子ビームを照射して、描画パターン情報に応じた描画パターンを対象物である半導体ウェハ10に描画する。

[0187] 電子ビーム照射装置 100 は、電子ビーム露光装置 1000 に 2 以上備わる。図中において、電子ビーム照射装置 100 は、水平方向の断面積が半導体ウェハ 10 の表面積よりも小さく形成され、電子ビーム露光装置 1000 に複数備わる例を示す。複数の電子ビーム照射装置 100 は、半導体ウェハ 10 の表面にそれぞれ複数の電子ビームを照射して予め定められた描画パターンを描画する。複数の電子ビーム照射装置 100 は、それぞれの描画を並行して実行してよい。電子ビーム照射装置 100 の詳細は既に図 2 から図 6、図 15 から図 17 で説明した。

[0188] ステージ部 110 は、載置した半導体ウェハ 10 を水平方向に移動させ、複数の電子ビーム照射装置 100 によって半導体ウェハ 10 の一方の面に予め定められた微細パターンを予め定められた位置に描画させる。記憶部 120 は、複数の電子ビーム照射装置 100 が描画する描画パターン情報を記憶する。制御部 130 は、複数の電子ビーム照射装置 100 にそれぞれ接続され、記憶部 120 に記憶された描画パターン情報に応じて、複数の電子ビーム照射装置のそれぞれに複数の電子ビームを出力させる制御信号を送信する。

[0189] このように、複数の電子ビーム発生源 212 が基板 210 に一体となって形成される電子ビーム発生装置 200 を用いることで、電子ビーム照射装置 100 を小型化することができ、電子ビーム露光装置 1000 は、複数の電子ビーム照射装置 100 を搭載することができる。2 以上の電子ビーム照射装置 100 を備える電子ビーム露光装置 1000 は、半導体ウェハ 10 に、2 以上の描画パターンを並行して照射することができ、搭載する電子ビーム照射装置 100 の数に応じてスループットを向上させることができる。

[0190] 以上の本実施例において、電子ビーム発生装置 200 および電子ビーム照射装置 100 は、電子ビーム露光装置 1000 に用いられる例を説明した。これに代えて、電子ビーム発生装置 200 および電子ビーム照射装置 100 は、電子ビームを用いる装置に備わってよく、電子顕微鏡、電子線マイクロアナライザ、ブラウン管、送信管、撮像管、真空管、加工装置、加熱装置、

または滅菌装置等に用いられてもよい。

[0191] 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

[0192] 請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

符号の説明

[0193] 10 半導体ウェハ、100 電子ビーム照射装置、110 ステージ部、120 記憶部、130 制御部、140 通信部、150 計算機部、200 電子ビーム発生装置、202 電圧供給部、204 電極部、210 基板、212 電子ビーム発生源、214 凹部、216 ポリシリコン層、215 第1絶縁膜、218 第2絶縁膜、220 回路基板、222 電極部、224 接続部、230 加速電極、240 電子レンズ、242 コイル部、244 レンズ部、246 収束部、300 電子放出部、310 第1電極部、312 開口部、320 第2電極部、322 接続部、330 障壁部、340 アイソレーション部、350 第3電極部、352 導電膜、402 第1ブロック、404 第2ブロック、406 第3ブロック、408 第4ブロック、410 第5ブロック、422 第1ブロック、424 第2ブロック、430 接続回路、510 セル、512 回路領域、514 非回路領域、520 加工領域、530 貫通ビア部、532 ボンディングパッド、534 貫通孔、536 第2の絶縁

部、538 導体、540 第1の絶縁部、550 第3の絶縁部、560
裏面側配線部、570 導体、580 絶縁部、590 絶縁層、610
試験部、620 プローブ、630 第1の接続配線部、632 境界部
、640 ボンディングパッド、650 領域、660 第2の接続配線部
、1000 電子ビーム露光装置

請求の範囲

- [請求項1] 表面に複数の電子回路領域が設けられる基板と、
前記複数の電子回路領域の間の境界において、前記基板の表面から裏面まで貫通して形成され、前記複数の電子回路領域の間を同一基板上で電氣的に絶縁する第1の絶縁部と
を備える回路基板。
- [請求項2] 前記複数の電子回路領域のうちの少なくとも1つの電子回路領域は、前記基板の表面側および裏面側を電氣的に接続する貫通ビア部を有し、
前記貫通ビア部は、前記基板の表面と裏面とを貫通する貫通孔と、前記貫通孔の壁面を覆う第2の絶縁部と、前記貫通孔内において前記第2の絶縁部の内側に形成される導体とを含む請求項1に記載の回路基板。
- [請求項3] 前記基板の裏面の少なくとも一部を覆う第3の絶縁部と、
前記第3の絶縁部の前記基板とは反対側の面に設けられ、2以上の前記貫通ビア部の間を電氣的にそれぞれ接続する裏面側配線部と
を備える請求項2に記載の回路基板。
- [請求項4] 前記複数の電子回路領域は、前記基板を同心円状に分割して形成される請求項1から3のいずれか一項に記載の回路基板。
- [請求項5] 前記複数の電子回路領域は、互いに異なる予め定められた電源およびグラウンド電圧が各領域毎に印加される請求項1から4のいずれか一項に記載の回路基板。
- [請求項6] 電子回路が設けられた回路領域と、前記回路領域を除いた非回路領域とをセル領域内に有し、予め定められた形状の複数のセルと、
前記複数のセルが配列されることによって、前記回路領域を含まずに複数の前記非回路領域が隣り合って形成される加工領域と、
前記加工領域に設けられ、複数の前記回路領域の間を同一基板上で電氣的に絶縁する絶縁部と

を備える回路基板。

[請求項7]

前記回路領域は、予め定められた形状を有し、

前記加工領域は、前記複数のセルの少なくとも一部を、前記回路領域を回転及び反転の少なくとも一方により変更して配列することにより、前記非回路領域を2以上の前記セル領域にわたって連結させて形成される

請求項6に記載の回路基板。

[請求項8]

前記回路領域は、前記セル領域の一辺と、当該一辺を挟む二辺の一部ずつとに接する形状を有する請求項6または7に記載の回路基板。

[請求項9]

前記複数のセルは、当該回路基板上の一の方向に対して、前記予め定められた形状を90度ずつ回転させて得られる3種類の形状の前記回路領域を有する少なくとも3種類のセルを含む請求項7または8に記載の回路基板。

[請求項10]

前記回路領域は、前記予め定められた形状の鏡像となる形状を含む請求項7から9のいずれか一項に記載の回路基板。

[請求項11]

複数の前記セル領域は、長方形の形状を有し、

前記回路領域は、前記長方形の隣接する2辺に接し、

前記非回路領域は、前記長方形の他の2辺に接する

請求項6から10のいずれか一項に記載の回路基板。

[請求項12]

前記絶縁部は、当該回路基板がエッチングされた後に絶縁物が埋め込まれて形成される請求項6から11のいずれか一項に記載の回路基板。

[請求項13]

前記複数のセルは、2以上のセル群に分割され、

前記絶縁部は、少なくとも1つの前記セル群を、他のセル群から電氣的に絶縁する請求項6から12のいずれか一項に記載の回路基板。

[請求項14]

前記絶縁部は、前記2以上のセル群のそれぞれを、他のセル群から電氣的にそれぞれ絶縁する請求項13に記載の回路基板。

[請求項15]

前記加工領域に設けられ、当該回路基板の表面と裏面とを貫通する

貫通孔と、導体とを有する貫通ビア部を更に備える請求項 6 から 14 のいずれか一項に記載の回路基板。

[請求項16] 前記貫通ビア部は、当該回路基板の前記回路領域が設けられる面において、前記貫通孔にボンディングパッドが設けられる請求項 15 に記載の回路基板。

[請求項17] 請求項 1 から 5 のいずれか一項に記載の回路基板と、
複数の電子ビーム発生源が配列された面電子ビーム源と、
を備え、
前記複数の電子回路領域は、前記複数の電子ビーム発生源のうちの対応する電子ビーム発生源に電氣的に接続されて、前記対応する電子ビーム発生源を駆動する駆動回路を含む複数のセルをそれぞれ有する電子ビーム発生装置。

[請求項18] 前記回路基板の前記複数のセルは、外部と電氣的に接続される電極部をそれぞれ有し、
前記複数のセルは、前記電極部を介して対応する前記電子ビーム発生源に電氣的にそれぞれ接続される
請求項 17 に記載の電子ビーム発生装置。

[請求項19] 請求項 6 から 16 のいずれか一項に記載の回路基板と、
複数の電子ビーム発生源が配列された面電子ビーム源と、
を備え、
前記回路領域に設けられ、前記複数の電子ビーム発生源のうちの対応する電子ビーム発生源に電氣的に接続されて、対応する前記電子ビーム発生源を駆動する駆動回路を含む
電子ビーム発生装置。

[請求項20] 前記回路基板の複数の前記回路領域は、外部と電氣的に接続される電極部をそれぞれ有し、
前記回路領域に設けられる前記電子回路は、前記電極部を介して対応する前記電子ビーム発生源に電氣的にそれぞれ接続される

請求項 19 に記載の電子ビーム発生装置。

[請求項21] 前記複数のセルのそれぞれは、前記複数の電子ビーム発生源のそれぞれと対応し、

前記複数のセル内の複数の前記駆動回路は、前記複数のセルを前記絶縁部が電氣的に絶縁して分割した複数のセル群毎に、異なる駆動電圧を対応する前記電子ビーム発生源に供給する請求項 19 または 20 に記載の電子ビーム発生装置。

[請求項22] 前記複数の電子ビーム発生源のそれぞれは、互いに電氣的に絶縁される請求項 17 から 21 のいずれか一項に記載の電子ビーム発生装置。

[請求項23] 前記複数の電子ビーム発生源は、マトリクス状に配列され、前記駆動回路から供給される駆動電圧に応じて電子をそれぞれ放出する電子放出部をそれぞれ有する請求項 17 から 22 のいずれか一項に記載の電子ビーム発生装置。

[請求項24] 前記電子放出部は、ナノ結晶を有する請求項 23 に記載の電子ビーム発生装置。

[請求項25] 請求項 17 から 24 のいずれか一項に記載の電子ビーム発生装置と、

前記電子ビーム発生装置から出力される複数の電子ビームによる描画パターンを予め定められた倍率に縮小して対象物に照射する電子レンズと、

を備える電子ビーム照射装置。

[請求項26] 1 または複数の請求項 25 に記載の電子ビーム照射装置と、
前記対象物を載置するステージ部と、

前記 1 または複数の電子ビームが描画する描画パターン情報を記憶する記憶部と、

前記記憶部に記憶された描画パターン情報に応じて、前記電子ビーム照射装置に複数の電子ビームを出力させる制御信号を送信する制御

部と、

を備える電子ビーム露光装置。

[請求項27] 回路基板の製造方法であって、

基板の表面に形成された電子回路をそれぞれ有する複数の電子回路領域の間の境界をエッチングして、前記基板の表面から裏面まで貫通させるエッチング段階と、

エッチングした前記複数の電子回路領域の間の境界に第1の絶縁部を形成する段階と、

を備える製造方法。

[請求項28] 前記基板を貫通する貫通孔を形成し、前記貫通孔の壁面に第2の絶縁部を形成し、前記貫通孔の内部に導体を形成することにより、前記基板の表面側および裏面側を電氣的に接続する貫通ビア部を形成する段階と、

前記基板の裏面の少なくとも一部を覆う第3の絶縁部を形成する段階と、

前記第3の絶縁部における前記基板とは反対側の面に、少なくとも2つの前記貫通ビア部を電氣的に接続する裏面側配線部を形成する段階と、

を備える請求項27に記載の製造方法。

[請求項29] 前記基板は、複数の電子回路領域のうちの一の電子回路領域の回路動作を試験する外部の試験部と接続される接続回路と、前記接続回路と当該一の電子回路領域とを電氣的に接続する第1の接続配線部とを有し、

前記エッチング段階の前に、前記第1の接続配線部を介して前記複数の電子回路領域の回路動作を前記試験部によって試験する段階と、

前記試験部の試験が終了した後に、前記第1の接続配線部における前記複数の電子回路領域の境界に位置する部分を切断する段階と

を更に備える請求項28に記載の製造方法。

[請求項30] 前記裏面側配線部を形成する段階は、前記複数の電子回路領域と前記接続回路とを、前記貫通ビア部を介してそれぞれ電氣的に接続する第2の接続配線部を形成する段階を有する請求項29に記載の製造方法。


[請求項31] 回路基板の製造方法であって、
電子回路を含む回路領域と、前記回路領域を除いた非回路領域とをセル領域内に有し、予め定められた形状の複数のセルを基板上に配列して形成する段階と、

前記基板上の加工領域に、複数の前記回路領域の間を同一基板上で電氣的に絶縁する絶縁部を形成する段階と、


を備え、

前記複数のセルを基板上に配列して形成する段階は、前記複数のセルが配列することによって、前記回路領域を含まずに複数の前記非回路領域が隣り合って形成される前記加工領域を形成する段階を有する製造方法。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]







[図11]




[図12]




[図14]




[図15]




[図17]




[図18]



[図19]



[図20]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/001797

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/027(2006.01)i, G03F7/20(2006.01)i, H01J37/073(2006.01)i,
H01J37/305(2006.01)i, H01L21/3205(2006.01)i, H01L21/768(2006.01)i,
H01L23/522(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/027, G03F7/20, H01J37/073, H01J37/305, H01L21/3205, H01L21/768,
H01L23/522

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y A	JP 2009-272573 A (Fujitsu Microelectronics Ltd.), 19 November 2009 (19.11.2009), paragraphs [0002], [0010] to [0081] & US 2009/0280613 A1	6-14, 31 15, 16, 19-26 1-5, 17, 18, 27-30
Y A	JP 2011-119750 A (Dainippon Printing Co., Ltd.), 16 June 2011 (16.06.2011), paragraphs [0018] to [0022], [0084] & JP 2010-118645 A & JP 2011-3925 A & JP 2013-110424 A & US 2011/0062594 A1 & US 2012/0329276 A1 & WO 2010/044315 A1 & CN 102150246 A	15, 16, 19-26 1-14, 17, 18, 27-31

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
08 May, 2014 (08.05.14)

Date of mailing of the international search report
20 May, 2014 (20.05.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/001797

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 09-199388 A (Motorola, Inc.), 31 July 1997 (31.07.1997), paragraphs [0014] to [0021] & US 5637951 A & EP 772221 A1 & DE 69611218 D & CN 1147753 A	19-26 1-18, 27-31
A	JP 2007-513460 A (Carl Zeiss SMT AG.), 24 May 2007 (24.05.2007), entire text; all drawings & JP 2008-218422 A & JP 2011-181519 A & JP 4794444 B & JP 2013-80720 A & US 2006/0289804 A1 & US 2008/0054184 A1 & US 2010/0181479 A1 & US 2012/0104252 A1 & EP 1668662 A & EP 2575143 A1 & EP 2575144 A1 & EP 2579268 A1 & EP 2579269 A2 & EP 2579270 A2 & EP 2579271 A2 & EP 2579272 A1 & EP 2579273 A2 & EP 2579274 A1 & WO 2005/024881 A2 & KR 10-2006-0093324 A & CN 101103417 A & CN 102709143 A	1-31
A	JP 2010-165854 A (Sony Corp.), 29 July 2010 (29.07.2010), entire text; all drawings & US 2010/0177226 A1 & US 2013/0002915 A1 & CN 101794800 A & KR 10-2010-0084124 A & TW 201044566 A	1-31
A	JP 08-111196 A (Fujitsu Ltd.), 30 April 1996 (30.04.1996), entire text; all drawings & US 5731228 A & US 6188167 B1	1-31
A	JP 2012-129303 A (Elpida Memory, Inc.), 05 July 2012 (05.07.2012), entire text; all drawings & US 2012/0149135 A1	1-31
P, A	JP 2014-022485 A (PS4 Luxco S.a.r.l.), 03 February 2014 (03.02.2014), entire text; all drawings (Family: none)	1-31

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/001797

Box No. II Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)

This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:

1. ☐ Claims Nos.:
because they relate to subject matter not required to be searched by this Authority, namely:

2. ☐ Claims Nos.:
because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:

3. ☐ Claims Nos.:
because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).

Box No. III Observations where unity of invention is lacking (Continuation of item 3 of first sheet)

This International Searching Authority found multiple inventions in this international application, as follows:
See (extra sheet) .

1. ☐ As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.
2. ☒ As all searchable claims could be searched without effort justifying additional fees, this Authority did not invite payment of additional fees.
3. ☐ As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:

4. ☐ No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:

Remark on Protest

- ☐ The additional search fees were accompanied by the applicant's protest and, where applicable, the payment of a protest fee.
- ☐ The additional search fees were accompanied by the applicant's protest but the applicable protest fee was not paid within the time limit specified in the invitation.
- ☐ No protest accompanied the payment of additional search fees.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/001797

Continuation of Box No.III of continuation of first sheet(2)

Observations where unity of invention is lacking:

Document 1: JP 2009-272573 A (Fujitsu Microelectronics Ltd.), 19 November 2009 (19.11.2009)

The technical feature common to claims 1, 6, 27 and 31 is "being provided with an insulation part which electrically insulates a plurality of electronic circuit regions from each other on the same substrate".

However, the above-said technical feature cannot be considered to be a special technical feature, since the technical feature does not make a contribution over the prior art in the light of the contents disclosed in the document 1.

Further, there is no other same or corresponding special technical feature among these inventions.

Accordingly, claims are classified into two inventions each of which has a special technical feature indicated below.

(Invention 1) claims 1-5, 17, 18 and 27-30

Technical feature: "An insulation part is formed to penetrate a substrate from the front surface to the back surface thereof."

(Invention 2) claims 6-16, 19-26 and 31

Technical feature: "Non-circuit regions adjoin each other to form a processing region, and an insulation part is provided in the processing region."

Claims 6 and 31 are not relevant to inventions which involve all of the matters to define the invention in claim 1 and which have a same category.

However, since it is possible to carry out a search on the inventions of claims 6-16, 19-26 and 31 without request for an additional search fee, it is concluded that a request for an additional fee for a search on the inventions of claims 6-16, 19-26 and 31 is not made.

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01L21/027(2006.01)i, G03F7/20(2006.01)i, H01J37/073(2006.01)i, H01J37/305(2006.01)i,
H01L21/3205(2006.01)i, H01L21/768(2006.01)i, H01L23/522(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L21/027, G03F7/20, H01J37/073, H01J37/305, H01L21/3205, H01L21/768, H01L23/522

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 4 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 4 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 4 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y A	JP 2009-272573 A（富士通マイクロエレクトロニクス株式会社） 2009. 11. 19, 段落 0 0 0 2 及び 0 0 1 0 乃至 0 0 8 1 & US 2009/0280613 A1	6-14, 31 15, 16, 19-26 1-5, 17, 18, 27-30

☒ C 欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の 1 以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

0 8 . 0 5 . 2 0 1 4

国際調査報告の発送日

2 0 . 0 5 . 2 0 1 4

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）
郵便番号 1 0 0 - 8 9 1 5
東京都千代田区霞が関三丁目 4 番 3 号

特許庁審査官（権限のある職員）

佐野 浩樹

2 M

4 0 7 1

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 2 7 4

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 2011-119750 A (大日本印刷株式会社) 2011. 06. 16, 段落 0 0 1 8 乃至 0 0 2 2 及び 0 0 8 4 & JP 2010-118645 A & JP 2011-3925 A & JP 2013-110424 A & US 2011/0062594 A1 & US 2012/0329276 A1 & WO 2010/044315 A1 & CN 102150246 A	15, 16, 19-26 1-14, 17, 18, 27-31
Y A	JP 09-199388 A (モトローラ・インコーポレイテッド) 1997. 07. 31, 段落 0 0 1 4 乃至 0 0 2 1 & US 5637951 A & EP 772221 A1 & DE 69611218 D & CN 1147753 A	19-26 1-18, 27-31
A	JP 2007-513460 A (カール・ツァイス・エスエムティー・アーゲー) 2007. 05. 24, 全文全図 & JP 2008-218422 A & JP 2011-181519 A & JP 4794444 B & JP 2013-80720 A & US 2006/0289804 A1 & US 2008/0054184 A1 & US 2010/0181479 A1 & US 2012/0104252 A1 & EP 1668662 A & EP 2575143 A1 & EP 2575144 A1 & EP 2579268 A1 & EP 2579269 A2 & EP 2579270 A2 & EP 2579271 A2 & EP 2579272 A1 & EP 2579273 A2 & EP 2579274 A1 & WO 2005/024881 A2 & KR 10-2006-0093324 A & CN 101103417 A & CN 102709143 A	1-31
A	JP 2010-165854 A (ソニー株式会社) 2010. 07. 29, 全文全図 & US 2010/0177226 A1 & US 2013/0002915 A1 & CN 101794800 A & KR 10-2010-0084124 A & TW 201044566 A	1-31
A	JP 08-111196 A (富士通株式会社) 1996. 04. 30, 全文全図 & US 5731228 A & US 6188167 B1	1-31
A	JP 2012-129303 A (エルピーダメモリ株式会社) 2012. 07. 05, 全文全図 & US 2012/0149135 A1	1-31
P, A	JP 2014-022485 A (ピーエスフォー ルクスコ エスエイアールエ ル) 2014. 02. 03, 全文全図 (ファミリーなし)	1-31

第Ⅱ欄 請求の範囲の一部の調査ができないときの意見（第1ページの2の続き）

法第8条第3項（P C T 17条(2)(a)）の規定により、この国際調査報告は次の理由により請求の範囲の一部について作成しなかった。

1. ☐ 請求項 _____ は、この国際調査機関が調査をすることを要しない対象に係るものである。
つまり、
2. ☐ 請求項 _____ は、有意義な国際調査をすることができる程度まで所定の要件を満たしていない国際出願の部分に係るものである。つまり、
3. ☐ 請求項 _____ は、従属請求の範囲であってP C T 規則6.4(a)の第2文及び第3文の規定に従って記載されていない。

第Ⅲ欄 発明の単一性が欠如しているときの意見（第1ページの3の続き）

次に述べるようにこの国際出願に二以上の発明があるところの国際調査機関は認めた。
（特別ページ）参照。

1. ☐ 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求項について作成した。
2. ☒ 追加調査手数料を要求するまでもなく、すべての調査可能な請求項について調査することができたので、追加調査手数料の納付を求めなかった。
3. ☐ 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったため、この国際調査報告は、手数料の納付のあった次の請求項のみについて作成した。
4. ☐ 出願人が必要な追加調査手数料を期間内に納付しなかったため、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求項について作成した。

追加調査手数料の異議の申立てに関する注意

- ☐ 追加調査手数料及び、該当する場合には、異議申立手数料の納付と共に、出願人から異議申立てがあった。
- ☐ 追加調査手数料の納付と共に出願人から異議申立てがあったが、異議申立手数料が納付命令書に示した期間内に支払われなかった。
- ☐ 追加調査手数料の納付はあったが、異議申立てはなかった。

第Ⅲ欄 発明の単一性が欠如しているときの意見 について

文献 1 : JP 2009-272573 A (富士通マイクロエレクトロニクス株式会社) 2009. 11. 19

請求項 1, 6, 27 及び 31 は、『複数の電子回路領域の間を同一基板上で電氣的に絶縁する絶縁部を備える』という共通の技術的特徴を有している。しかしながら、当該技術的特徴は、文献 1 の開示内容に照らして、先行技術に対する貢献をもたらすものではないから、当該技術的特徴は、特別な技術的特徴であるとはいえない。また、これらの発明の間には、他に同一の又は対応する特別な技術的特徴は存在しない。そして、請求の範囲は、各々下記の特別な技術的特徴を有する 2 の発明に区分される。

(発明 1) 請求項 1 乃至 5, 17, 18 及び 27 乃至 30

技術的特徴:『絶縁部が、基板の表面から裏面まで貫通して形成される。』

(発明 2) 請求項 6 乃至 16, 19 乃至 26 及び 31

技術的特徴:『非回路領域が隣り合って加工領域を形成し、加工領域に絶縁部が設けられる。』

請求項 6 及び 31 は、請求項 1 の発明特定事項を全て含む同一カテゴリーの発明ではない。しかしながら、請求項 6 乃至 16, 19 乃至 26 及び 31 に係る発明については、追加調査手数料を要求するまでもなく調査することができるので、当該請求項 6 乃至 16, 19 乃至 26 及び 31 に係る発明の調査に関しては追加の手数料を求めない。