

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-48065

(P2012-48065A)

(43) 公開日 平成24年3月8日(2012.3.8)

(51) Int.Cl.

G02B 7/34 (2006.01)
HO4N 5/369 (2011.01)

F 1

G02B 7/11
HO4N 5/335 690

テーマコード(参考)

2H151
5CO24

審査請求 未請求 請求項の数 12 O L (全 20 頁)

(21) 出願番号

特願2010-191316 (P2010-191316)

(22) 出願日

平成22年8月27日 (2010.8.27)

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(74) 代理人 100126240

弁理士 阿部 琢磨

(74) 代理人 100124442

弁理士 黒岩 創吾

(72) 発明者 前田 康次

東京都大田区下丸子3丁目30番2号キヤ
ノン株式会社内

(72) 発明者 井上 大介

東京都大田区下丸子3丁目30番2号キヤ
ノン株式会社内

最終頁に続く


(54) 【発明の名称】光電変換装置、焦点検出装置、および撮像システム

(57) 【要約】

【課題】 従来の構成では、光電変換装置の検出回路間の誤差がAFの特性に悪影響を及ぼす恐れがあり、精度を向上させることが困難であった。

【解決手段】 複数の単位画素の各々が第1および第2の光電変換部と、第1および第2の光電変換部に共通の画素出力部とを有し、複数の単位画素が配列される第1の方向とは異なるだい2の方向に、第1および第2の光電変換部を配置する。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

各々が第1の光電変換部と、
第2の光電変換部と、
前記第1および第2の光電変換部の少なくとも一方で生成された電荷に基づく信号を出力する画素出力部と、
前記第1の光電変換部で生成された電荷を前記画素出力部に転送する第1の転送部と、
を有する複数の単位画素を有し、
前記複数の単位画素は第1の方向に配列され、
前記第1および第2の光電変換部は前記第1の方向とは異なる第2の方向に沿って配置されたこと
を特徴とする光電変換装置。

【請求項 2】

前記第2の光電変換部で生成された電荷に基づく、前記画素出力部から出力された信号に基づいて前記第1の光電変換部の電荷蓄積動作を制御するモニタ部をさらに有することを特徴とする請求項1に記載の光電変換装置。

【請求項 3】

前記モニタ部は、複数の前記画素出力部から出力される信号の最大値と最小値の差分に基づいて前記第1の光電変換部の電荷蓄積動作を制御することを特徴とする請求項2に記載の光電変換装置。

【請求項 4】

前記第1の光電変換部は少なくとも2つの光電変換領域を含み、前記第2の光電変換部は前記2つの光電変換領域の間に設けられることを特徴とする請求項1ないし3のいずれかに記載の光電変換装置。

【請求項 5】

前記第2の光電変換部は少なくとも2つの光電変換領域を含み、前記第1の光電変換部は前記2つの光電変換領域の間に設けられることを特徴とする請求項1ないし3のいずれかに記載の光電変換装置。

【請求項 6】

前記画素出力部は、浮遊拡散部を入力として有し、
前記第2の光電変換部は前記浮遊拡散部と配線を介して接続されることを特徴とする請求項1ないし5のいずれかに記載の光電変換装置。

【請求項 7】

前記第2の光電変換部で生成された電荷を前記画素出力部に転送する第2の転送部をさらに有することを特徴とする請求項1ないし5のいずれかに記載の光電変換装置。

【請求項 8】

前記画素出力部は、浮遊拡散部を入力として有し、
前記第2の光電変換部は前記浮遊拡散部と前記第2の転送部を介して接続されることを特徴とする請求項7に記載の光電変換装置。

【請求項 9】

前記第2の方向は、前記第1の方向と直交する方向であることを特徴とする請求項1ないし8のいずれかに記載の光電変換装置。

【請求項 10】

前記第1の光電変換部は、前記第2の光電変換部よりも受光面積が大きいことを特徴とする請求項1ないし9のいずれかに記載の光電変換装置。

【請求項 11】

請求項1ないし10のいずれかに記載の光電変換装置を有する焦点検出装置。

【請求項 12】

請求項11に記載の焦点検出装置を備える撮像システム。

【発明の詳細な説明】

10

20

30

40

50

【技術分野】**【0001】**

本発明は光電変換装置に関し、特に、位相差検出型オートフォーカス（Auto Focusing；AF）を行う光電変換装置に関する。

【背景技術】**【0002】**

オートフォーカス（Auto Focusing；以下、AFとする）用のセンサとして、被写体の位置情報を検出するための受光部に加えて、受光部の蓄積時間を制御するために光量を検出するモニタ用センサを備えるものが知られている。特許文献1には、位置情報検出用の受光部からの信号を伝達する経路と、モニタ用センサからの信号を伝達する経路とが互いに異なることに加えて、複数の位置情報検出用の受光部に対して1つのモニタ用センサが設けられる構成を取っている。10

【先行技術文献】**【特許文献】****【0003】**

【特許文献1】特開2000-031507号公報

【特許文献2】特開2009-239788号公報

【発明の概要】**【発明が解決しようとする課題】****【0004】**

特許文献1に開示された構成では、位置情報検出用の受光部とモニタ用センサとで、出力される信号が互いに異なる検出回路で処理されるため、検出回路間の誤差がAFの特性に悪影響を及ぼす恐れがある。さらに、複数の位置情報検出用の受光部に対して1つのモニタ用センサが設けられるために、モニタの精度を向上させることが困難である。20

【0005】

本発明は、上述の問題を鑑みて、光電変換装置における信号検出の精度を向上することを目的とする。

【課題を解決するための手段】**【0006】**

上記目的を達成する本発明は、各々が第1の光電変換部と、第2の光電変換部と、前記第1および第2の光電変換部の少なくとも一方で生成された電荷に基づく信号を出力する画素出力部と、前記第1の光電変換部で生成された電荷を前記画素出力部に転送する第1の転送部と、を有する複数の単位画素を有し、前記複数の単位画素は第1の方向に配列され、前記第1および第2の光電変換部は前記第1の方向とは異なる第2の方向に沿って配置されたことを特徴とする光電変換装置である。30

【発明の効果】**【0007】**

本発明によれば、光電変換装置における信号検出の精度を向上することが可能となる。

【図面の簡単な説明】**【0008】**

【図1】本発明に係るAF用の光電変換装置の主要な構成を示す図

【図2】本発明に係るラインセンサ部の主要な構成を示す図

【図3】実施例1に係る単位画素の等価回路図

【図4】実施例1に係るタイミング図

【図5】実施例1に係る単位画素の平面レイアウト図

【図6】実施例2に係る単位画素の等価回路図

【図7】実施例2に係るタイミング図

【図8】実施例2に係る単位画素の平面レイアウト図

【図9】実施例3に係るラインセンサ部の主要な構成を示す図

【図10】実施例3に係るタイミング図40

- 【図11】実施例4に係る単位画素の平面レイアウト図
- 【図12】実施例5に係る単位画素の平面レイアウト図
- 【図13】実施例6に係る単位画素の平面レイアウト図
- 【図14】実施例7に係る単位画素の平面レイアウト図
- 【図15】実施例8に係る単位画素の平面レイアウト図
- 【図16】実施例9に係る単位画素の平面レイアウト図
- 【図17】実施例10に係るAF用の光電変換装置の主要な構成を示す図
- 【図18】実施例10に係るラインセンサ部の主要な構成を示す図
- 【図19】実施例11に係る撮像システムの構成を示すブロック図
- 【発明を実施するための形態】

10

【0009】

(実施例1)

本発明に係る第1の実施例を以下に説明する。第1の実施例は、位相差方式の焦点検出(Auto Focusing; 以下AFとする)用の光電変換装置に適用した例を示す。

【0010】

図1は、位相差AF用の光電変換装置の主要な構成を模式的に示した図である。光電変換装置1は、対となるラインセンサ部L1AとL1B、L2AとL2B、…LN AとLN Bを有する。一对のラインセンサ部は撮像面のある領域における被写体のデフォーカス量を測定するために用いられ、このラインセンサ部の対を複数配列することで測距点を複数設け、AFの精度の向上を図るものである。各ラインセンサ部は、それぞれが位相差情報を検出するためのAF用光電変換部と、光量を検出するためのモニタ用光電変換部と、を有する単位画素11A、12A、…を含んでいる。複数のラインセンサ部L1A、L2A、…、LN AおよびL1B、L2B、…、LN Bの単位画素同士は、画素毎に共通の信号出力部21A、22A、…および21B、22B、…を介して信号を例えればモニタ部30に出力する。

20

【0011】

図2は、ラインセンサ部L1Aに係る部分をより詳細に示した図である。単位画素11Aは、光電変換部100A、信号出力部21Aとを含み、信号出力部21Aは最大値検出部102-1Aと最小値検出部102-2Aとを含んで成る。光電変換部から出力された信号は最大値検出部102-1Aと最小値検出部102-2Aとに供給される。最大値検出部102-1Aおよび最小値検出部102-2Aは例えばソースフォロワアンプである。このほか、信号検出の精度を向上させるために、ノイズ除去回路を含んでも良い。他の単位画素は単位画素11Aと同じ構成である。ラインセンサ部L2A、L3A、…、L1B、L2B、…もラインセンサ部L1Aと同様の構成なので、説明を省略する。

30

【0012】

各単位画素の最大値検出部及び最小値検出部の出力は信号保持部301を介してモニタ部30へと導かれる。信号保持部301は、最大値検出部から出力された信号を一時的に保持する保持部を有するとともに、最大値検出部及び最小値検出部の信号を保持することなくモニタ部30に伝達する経路を有する。後述するモニタ動作を行う期間には、信号を一次保持することなくモニタ部30に信号を伝達することでリアルタイムな光量のモニタリングを実現する。そして、各単位画素からの信号を読み出す場合には、ラインセンサ部内で蓄積時間を揃えるために一時的に信号を信号保持部301で保持し、保持された信号を不図示の走査回路によって順次、出力バッファBuffへと伝達する。

40

【0013】

各単位画素の最大値検出部の出力端子同士、並びに最小値検出部の出力端子同士は、信号保持部301の後段でそれぞれ共通に接続されており、モニタ部へと入力される。この構成により、ラインセンサ部L1Aの信号出力の最大値と最小値とがモニタ部でリアルタイムに検出され、最大値と最小値の差分信号(以下、P-B信号)が予め定められた閾値を超えると、モニタ部30から光電変換部の電荷蓄積動作を終了させる信号が出力される

50

。上記の閾値とは、使用条件によって変更されうるものである。また、モニタ部 30 は可変ゲイン増幅部を含み、P - B 信号が十分なコントラストを得られないときに信号に対する増幅率を増大させる。

【0014】

ここでは各単位画素からの信号を個別に読み出すために最大値検出部を用いているが、最大値検出部に換えて最小値検出部を用いても良い。

【0015】

図 3 は、光電変換検出部 101 に係る部分をより詳細に示した等価回路図である。

【0016】

図 3において、PDA は位相差情報を検出するためのフォトダイオード、PDM は光量を検出するためのモニタ用のフォトダイオードである。フォトダイオードの PDA のアノードは転送トランジスタ TX を、フォトダイオード PDM のアノードは転送トランジスタ MON を介してアンプ Amp の入力ノードに接続される。Cpd はフォトダイオード PDA と転送トランジスタ TXとの寄生容量を、そして Cmon はフォトダイオード PDM と転送トランジスタ MON との寄生容量を意味している。アンプ Amp の入力ノードには、浮遊拡散部の容量としての FD 容量 Cfd と、リセットトランジスタ RES とが接続される。信号 PTX がハイレベルになると転送トランジスタ TX が導通し、容量 Cpd に蓄積された電荷が FD 容量 Cfd に転送される。また、信号 PMON がハイレベルになると転送トランジスタ MON が導通し、容量 Cmon に蓄積された電荷が FD 容量 Cfd に転送される。信号 PRES がハイレベルになるとリセットトランジスタ RES が導通し、アンプ Amp の入力ノードを電源電圧 VRES に応じてリセットする。信号 PTX、PMON、PRES、PSELx は、例えば不図示のタイミング生成部から与えられる。ここで PDA は第 1 の光電変換部、PDM は第 2 の光電変換部、TX は第 1 の転送部、MON は第 2 の転送部、アンプ Amp が画素出力部、リセットトランジスタ RES がリセット部に、それぞれ対応する。

【0017】

次に、フォトダイオード PDA と PDM と電源電圧 VRES との関係を説明する。

【0018】

位相差情報検出用のフォトダイオード PDA 及びモニタ用のフォトダイオード PDM は、ともにリセットトランジスタ RES によって逆バイアス状態にリセットされる。ここで、リセットトランジスタ RES によってリセットされたときに、フォトダイオード PDA は空乏化し、フォトダイオード PDM は空乏化しないようとする。これにより、フォトダイオード PDA の容量 Cpd の容量値はほぼ無視できる値になる。一方、容量 Cmon の容量値は、空乏化していない受光部の寄生容量が支配的となる。また、FD 部の容量 Cfd は、転送スイッチ TX、MON、リセットスイッチ RES、アンプ Amp の入力ノード、ならびに付随する配線による配線容量が寄与する。典型的には、容量値の大きさは Cmon > Cfd > Cpd となる。

【0019】

次に、本実施例に係る光電変換装置の動作を、図 4(a) を参照しながら説明する。この動作は、被写体の輝度が低い条件で有効なものである。図 4 は、信号 PRES、PTX、PMON に加えて、アンプ Amp の入力ノードの電位 (FD 電位と表記) を示している。図 4(a) には示していないが、信号 PSELx はこの期間内で常時ハイレベルにあるものとする。また、対となっているラインセンサ部は同時に動作するように制御されている。

【0020】

まず、時刻 t0 に信号 PRES、PTX、PMON がハイレベルになると、これに対応してリセットトランジスタ RES、転送トランジスタ TX および MON が導通する。これにより、フォトダイオード PDA、PDM、アンプ Amp の入力ノードが電源電圧 VRES によってリセットされる。

【0021】

10

20

30

40

50

時刻 t_1 に信号 P_{TX} がローレベルになると転送トランジスタ T_X がオフすることで、フォトダイオード PDA が電荷を蓄積する状態になる。この時点ではリセットトランジスタ RES が導通しているので、 FD 電位は変化しない。

【0022】

時刻 t_2 に信号 $PRES$ がローレベルになるとリセットトランジスタ RES がオフし、フォトダイオード PDM のリセット状態が解除される。この時点から、フォトダイオード PDM で発生した電荷によって FD 電位が変化する。

【0023】

時刻 t_2 から時間が経過し、モニタ部 30 で検出される P_B 信号が予め定められた閾値を超えると（時刻 t_3 ）、信号 $PRES$ がハイレベルになるとともに信号 $PMON$ がローレベルになる。これによりフォトダイオード PDM とアンプ AMP の入力ノードとの接続が遮断され、 FD 電位が電源電圧 $VRES$ によってリセットされる。10

【0024】

時刻 t_4 から時刻 t_5 の期間に信号 P_{TX} がハイレベルになり、位相差情報検出用のフォトダイオード PDA に蓄積された電荷が FD 容量 C_{fd} に転送される。以上をもって位相差情報検出用のフォトダイオード PDA の蓄積時間の制御が終了する。

【0025】

時刻 t_6 から、各最大値検出部からの出力を、不図示の走査回路によって出力バッファ BUF に順次伝達することで、単位画素毎の個別信号を得る。

【0026】

以上で説明した動作によれば、時刻 t_3 に転送トランジスタ MON をオフした後に、フォトダイオード PDA に蓄積された電荷を FD 容量 C_{fd} に転送している。そのため、位相差情報を検出する際にアンプ AMP の入力ノードに付随する容量は FD 容量 C_{fd} のみとなり、電荷電圧変換係数が大きくなる。言い換えると、フォトダイオード PDA で発生する電荷量が少ない場合でも、電圧信号として検出することができる範囲を広げることが可能となるので、被写体が低輝度である場合でも合焦させることが容易となる。20

【0027】

次に、本実施例に係る光電変換装置の動作を、図 4 (b) を参照しながら説明する。この動作は、被写体の輝度が高い条件で有効なものである。図 4 (a) に示した動作との相違点は、時刻 $t_4 \sim t_5$ の期間に信号 $PMON$ がハイレベルになり、モニタ用のフォトダイオード PDM が FD 部と導通する点である。30

【0028】

この動作によれば、フォトダイオード PDA に蓄積された電荷を FD 容量 C_{fd} に転送する時にアンプ AMP の入力ノードに付随する容量は FD 容量 C_{fd} にフォトダイオード PDM の容量 C_{mon} が加わったものとなる。そのため、電荷変換係数が小さくなるので、被写体が高輝度であったとしても、飽和せずに電圧信号として検出できる範囲を広げることが可能となる。

【0029】

本実施例によれば、リセット時にフォトダイオード PDA は空乏化し、フォトダイオード PDM は完全空乏化しない。このため、低輝度条件では小さい容量値の C_{pd} により電荷電圧変換係数を大きくすることができ、高輝度条件では大きな容量値の C_{mon} を加えることで電荷電圧変換係数を小さくすることができ、広範な輝度条件に対応することを可能とする。特に低輝度条件ではフォトダイオード PDA の容量値が小さいことから感度の向上も実現できる。40

【0030】

図 4 (a) の動作を第 1 のモード、図 4 (b) の動作を第 2 のモードとして、被写体の輝度に応じて第 1 と第 2 のモードを切り換えることで、精度良く検出できる輝度条件の範囲、すなわちダイナミックレンジを拡大することが可能となる。

【0031】

次に、モニタ部 30 で判定する、単位画素の電荷蓄積動作を終了させるレベルについて50

説明を行う。

【0032】

単位画素から出力された信号に対して、モニタ部30に入力されるまでにかかるゲインをGとして、低輝度時、すなわち高ゲイン時にモニタ部30に入力される信号をV_{high}、高輝度時、すなわち低ゲイン時にモニタ部30に入力される信号をV_{low}とすると、それぞれ以下のように表される。ここで、Q_{pd}はフォトダイオードPDAで発生した電荷量、Q_{mon}はフォトダイオードPDMで発生した電荷量を意味する。

【0033】

【数1】

低輝度時：

$$V_{high} = G \times \frac{Q_{pd}}{C_{fd} + C_{pd}} \quad (1)$$

【0034】

【数2】

高輝度時：

$$V_{low} = G \times \frac{Q_{pd} + Q_{mon}}{C_{mon} + C_{fd} + C_{pd}} \quad (2)$$

【0035】

式(1)、(2)から明らかなように、低輝度時と高輝度時とでは信号の振幅が異なる。しかし、モニタ部30に入力される信号の振幅は被写体の条件によらずある振幅レンジ内に入ることが望ましい。その所望の値をV_{target}とすると、ある時刻tにモニタ部30に入力される信号をV_{agc}(t)として、以下の関係にあることが求められる。

【0036】

【数3】

低輝度時：

$$V_{target} \times \frac{V_{high}}{V_{agc}} = \frac{Q_{pd}}{Q_{mon}} \times \frac{C_{mon} + C_{fd}}{C_{fd} + C_{pd}} \quad (3)$$

【0037】

【数4】

高輝度時：

$$V_{target} \times \frac{V_{low}}{V_{agc}} = \frac{Q_{pd} + Q_{mon}}{Q_{mon}} \times \frac{C_{mon} + C_{fd}}{C_{mon} + C_{fd} + C_{pd}} \quad (4)$$

【0038】

次に、本実施例に係る単位画素を半導体基板上に作成する場合の平面レイアウト例を図5に示す。ここでは、アンプAmpとして演算増幅器を用いた電圧フローワークした場合を例示している。

【0039】

図5から明らかなように、単位画素11A、12A、…が配列される繰り返し方向を第1の方向として、フォトダイオードPDAとフォトダイオードPDMとは、第1の方向に対して直交する第2の方向に沿って配列されている。AF用の光電変換装置において、単位画素のフォトダイオードPDAとフォトダイオードPDMとが第1の方向に沿って配列されると、画素ピッチの狭小化への対応が困難となる。さらに、同一の単位画素でありながら、第1の方向に異なる位置からの入射光を用いてモニタ動作を行うためにモニタ動作の精度が十分でなくなる恐れがある。

【0040】

これに対して、図5に示したようなレイアウトにすることで、第1の方向としては同じ位置からの入射光を用いてモニタ動作を行うことが可能となる。これにより画素ピッチの狭小化に対応できるだけでなく、モニタ動作の精度を向上させることができる。

【0041】

また、フォトダイオードPDAは、フォトダイオードPDMよりも受光面積が大きくな

10

20

30

40

50

るよう設計される。これは、位相差情報として用いるフォトダイオード P D A で生成される電荷量を多くする目的である。

【0042】

(実施例2)

本発明にかかる第2の実施例を以下に説明する。第2の実施例は、位相差方式の焦点検出用の光電変換装置に適用した例を示す。第1の実施例との相違点は、モニタ用のフォトダイオード P D M と F D 部との間に転送スイッチ M O N がない点である。電源電圧 V R E S によるリセット時に、フォトダイオード P D A は空乏化し、フォトダイオード P D M は完全に空乏化しない点は実施例1と同じである。

【0043】

図6は、本実施例に係る等価回路図である。図3と同じ構成には同じ符号を付している。図7は、本実施例に係る動作を説明するためのタイミング図である。図7には示していないが、信号 P S E L x はこの期間内で常時ハイレベルにあるものとする。また、対となっているラインセンサ部は同時に動作するように制御されている。

【0044】

時刻 t 0 に信号 P R E S および P T X がハイレベルになると、これに対応してリセットトランジスタ R E S および転送トランジスタ T X がオンする。これにより、フォトダイオード P D A 、 P D M 、アンプ A m p の入力ノードが電源電圧 V R E S によってリセットされる。

【0045】

時刻 t 1 に信号 P T X がローレベルになると、これに対応してリセットトランジスタ R E S がオフし、フォトダイオード P D A が電荷を蓄積する状態になる。この時点においてはリセットトランジスタ R E S がオンしているので、 F D 電位およびモニタ用のフォトダイオード P D M の電位は変化しない。

【0046】

時刻 t 2 に信号 P R E S がローレベルになるとリセットトランジスタ R E S がオフし、フォトダイオード P D M のリセット状態が解除される。この時点から、フォトダイオード P D M で発生した電荷によって F D 電位が変化する。

【0047】

時刻 t 2 から時間が経過し、モニタ部 3 0 で検出される P - B 信号が予め定められた閾値を超えると(時刻 t 3)、信号 P R E S がハイになり、アンプ A m p の入力ノードおよびフォトダイオード P D M が電源電圧 V R E S によってリセットされる。

【0048】

時刻 t 4 に信号 P R E S がローレベルに遷移するのと入れ替わりに、信号 P T X 時刻 t 5までの期間にハイレベルになる。これにより、位相差情報検出用のフォトダイオード P D A に蓄積された電荷が F D 容量 C f d に転送される。以上をもって位相差情報検出用のフォトダイオード P D A の蓄積時間が終了する。

【0049】

時刻 t 6 から、各最大値検出部からの出力を、不図示の走査回路によって出力バッファに順次伝達することで、単位画素毎の個別信号を得る。

【0050】

本実施例では、 F D 部とフォトダイオード P D M とが常に電気的に接続されているために容量 C f d に加えて容量 C m o n を含めて電荷電圧変換を行うことになる。

【0051】

このように、位相差情報検出用のフォトダイオード P D A は、蓄積期間中に転送トランジスタによって F D 容量から電気的に切離されているために蓄積期間中に F D 容量で生じる暗電流の影響を受けない。これにより、高精度に情報を読み出すことが可能となる。さらに、転送スイッチ M O N が省略されたことにより受光部の面積をより大きくすることが可能となり、感度の向上に寄与する。また、単位画素の制御が容易になるという利点もある。

10

20

30

40

50

【 0 0 5 2 】

本実施例に係る単位画素を半導体基板上に作成する場合の平面レイアウトを図8に示す。

【 0 0 5 3 】

図8から明らかなように、単位画素 11A 、 12A 、 \dots が配列される繰り返し方向を第1の方向として、フォトダイオードPDAとフォトダイオードPDMとは、第1の方向に対して直交する第2の方向に沿って配列されている。このようなレイアウトにすることで、第1の方向としては同じ位置からの入射光を用いてモニタ動作を行うことが可能となる。これにより画素ピッチの狭小化に対応できるだけでなく、モニタ動作の精度向上させることができる。

10

【 0 0 5 4 】**(実施例 3)**

次に、本発明にかかる第3の実施例を説明する。

【 0 0 5 5 】

本実施例は、第1の実施例で説明した構成に対して、ノイズ低減回路としてのオフセットキャンセル回路をさらに設けたものである。図9(a)は、ラインセンサ部 $L1\text{A}$ のうちの1画素を抜き出した模式的な回路図である。説明を簡単にするために、図3に示した単位画素の構成から、選択スイッチSELを省略している。また、タイミングジェネレータ15は信号PTX、PMON、PRES、PSEL、PAGC、などを出力して、光電変換装置の動作を制御する。

20

【 0 0 5 6 】

図9(a)のOC1は最小値検出部用のオフセットキャンセル回路であって、OC2は最大値検出部用のオフセットキャンセル回路である。

【 0 0 5 7 】

最小値検出部は差動アンプBAとスイッチとを含んで成り、差動アンプBAの出力がオフセットキャンセル回路OC1にフィードバックされる構成となっている。複数の最小値検出部の出力は信号線9に共通に接続されており、端子BOUTに出力された信号がモニタ部30に与えられる。また、複数の最小値検出部のスイッチは共通の信号PAGCによって制御される。

30

【 0 0 5 8 】

最小値検出部の差動アンプBAの構成例を図9(b)に示す。差動アンプBAは、差動増幅アンプと、ソースフォロワ出力段とを含む。信号BP2は外部から与えられる信号であって、差動入力段に流れる電流を制御するためのものである。また、信号BP3はソースフォロワ出力段の定電流源を制御するためのものである。

【 0 0 5 9 】

信号線9に接続されたトランジスタ11は、最小値検出部のスイッチが信号PAGCによってオンした際にソースフォロワ出力段の定電流源として機能する。

【 0 0 6 0 】

最大値検出部の差動アンプPAの構成例を図9(c)に示す。差動アンプBAとの違いは、ソースフォロワ出力段の極性が逆である点である。

40

【 0 0 6 1 】

最大値検出部は差動アンプPAとスイッチとを含んで成り、差動アンプPAの出力がオフセットキャンセル回路OC2にフィードバックされる構成となっている。複数の最大値検出部の出力は信号線10に共通に接続されており、端子POUTに出力された信号がモニタ部30に与えられる。信号BP1は外部から与えられる信号であって、差動入力段に流れる電流を制御するためのものである。また、信号BN1はソースフォロワ出力段の定電流源を制御するためのものである。

【 0 0 6 2 】

複数の最大値検出部のスイッチは、共通の信号PAGCによって制御される一方で、走査回路から出力される信号PH1、PH2、 \dots によっても制御することが可能である

50

ため、単位画素から出力された信号を個別に読み出すことが可能となる。

【0063】

信号線10に接続されたトランジスタ12は、最大値検出部のスイッチが信号PAGCによってオンした際にソースフォロワ出力段の定電流源として機能する。

【0064】

モニタ部30は、差動アンプ13と、比較器14を含む。差動アンプ13は反転入力端子に信号線9が、非反転入力端子に信号線10が接続される。つまり、信号PAGCによって最小値検出部と最大値検出部がそれぞれの信号線に同時に接続されると、ラインセンサ部L1Aの最大値と最小値の差分、すなわちP-B信号を出力する。このP-B信号と参照信号VREFとの比較結果が反転したタイミングで、タイミングジェネレータ15は各単位画素の電荷蓄積動作を終了させる。10

【0065】

次に、図10を参照しながら本実施例に係る光電変換装置の動作を説明する。実施例1で説明した動作と共に通する部分は省略する。

【0066】

時刻T0～T10までのPDRリセット期間で行われるフォトダイオードのリセット動作は実施例1の動作と同じである。この期間では、オフセットキャンセル回路OC1、OC2に係る信号PN1、PN2、PS1、PS2、PGR、PAGCはローレベルである。

【0067】

オフセットキャンセル(Off set Cancel; OC)期間1は、位相差情報検出用のフォトダイオードPDAが電荷を蓄積する期間に含まれる。時刻T11に信号PN1、PN2、PGRがハイレベルになると、スイッチ21、23、25がオンする。これにより、単位画素から出力される信号がスイッチ21を介して差動アンプBAに与えられ、差動アンプBAから出力される信号がスイッチ23を介してクランプ容量24の一方の端子に与えられる。この信号には、差動アンプBAのオフセットが含まれる。20

【0068】

時刻T12から信号PN2とPN1が順次ローレベルになり、スイッチ23と21とがそれぞれオフする。

【0069】

時刻T14に信号PS2がハイレベルになるとスイッチ28がオンして差動アンプBAの非反転入力端子のノードがクランプ電圧VGPによってリセットされる。30

【0070】

時刻T15に信号PGRがローレベルになると、クランプ容量24の他方の端子、すなわち差動アンプBAの非反転入力端子のノードが電気的に浮遊状態になる。これにより、クランプ容量には単位画素からの信号に差動アンプBAのオフセットが加わった電圧とクランプ電圧との間の電位差が保持される。

【0071】

時刻T20から開始するAGC期間では、信号PS1とPAGCとがハイレベルになる。このとき、単位画素から出力された信号はスイッチ22を介してクランプ容量24の一方の端子に与えられる。つまり、時刻T15にクランプされたレベルからの電位変動分だけが差動アンプBAに伝達される。そして、再び差動アンプBAを経由することで、差動アンプBAから出力される信号には、差動アンプBAのオフセットが含まれない。40

【0072】

時刻T20から時間が経過し、モニタ部30から出力される信号COMP18の論理レベルが時刻T30に反転すると、AGC期間が終了する。そして、時刻T30からのFDリセット期間において、モニタ部30は信号COMP18が反転したことに応じて信号PREをハイレベルにして、FD容量Cfdをリセットするとともに、信号PMONをローレベルにしてモニタ用のフォトダイオードPDMをFD容量Cfdから電気的に切断する。このほか、信号PS1、PS2、PAGCをローレベルにする。

【0073】

時刻 T 4 0 に、信号 P R E S がローレベルになり、アンプ A m p の入力ノードのリセット状態が解除される。時刻 T 4 0 から時刻 T 5 0 までの O C 期間 2 で行われる動作は、信号 P M O N がローレベルとなっている点を除いては O C 期間 1 で行われる動作と同じである。すなわち、この期間では、モニタ用のフォトダイオード P D M がアンプ A m p の入力ノードから電気的に切断された状態でオフセットキャンセル動作が行われるものである。

【 0 0 7 4 】

時刻 T 5 0 から A F 信号転送期間が開始し、信号 P T X がハイレベルになる。これにより、位相差情報検出用のフォトダイオード P D A に蓄積された電荷が F D 容量 C f d に転送される。そして、信号 P S 1 および P S 2 がハイレベルであるので、単位画素で発生したノイズと、差動アンプ B A のオフセットが低減された信号が差動アンプ B A から出力される。オフセットキャンセル回路 O C 2 および最大値検出部についても同様である。10

【 0 0 7 5 】

時刻 T 6 0 から読み出し期間では、走査回路から信号 P H 1 、 P H 2 、 P H 3 、 . . . が順次出力され、位相差情報検出用のフォトダイオード P D A で蓄積された信号に基づく信号が出力端子 P O U T から順次出力される。

【 0 0 7 6 】

本実施例によれば、実施例 1 の構成で得られる効果に加えて、単位画素で生じるノイズと最大値検出部および最小値検出部で生じるオフセットとを低減できるので、信号をより精度よく検出できる。

【 0 0 7 7 】

(実施例 4)

次に、本実施例に係る単位画素を半導体基板上に作成する場合の平面レイアウト例を図 1 1 に示す。

【 0 0 7 8 】

本実施例では、モニタ用のフォトダイオード P D M が、 F D 部と直接接続されている。図 9 との違いは、モニタ用のフォトダイオードが、より F D 部に近い位置に設けられている点である。

【 0 0 7 9 】

ここでは、フォトダイオード P D M と F D 部とが、連続した拡散層で接続されているが、互いに異なる拡散層に形成し、配線で接続させてもよい。このような構成では図 9 に示したレイアウトよりも配線の長さを短縮できるため、 F D 部に付随する容量値を低減することが可能となり、感度の向上が得られる。30

【 0 0 8 0 】

(実施例 5)

次に、本実施例に係る単位画素を半導体基板上に作成する場合の平面レイアウト例を図 1 2 に示す。

【 0 0 8 1 】

本実施例では、モニタ用のフォトダイオード P D M A と P D M B とが、 F D 部と直接接続されている。

【 0 0 8 2 】

図 9 や図 1 1 に示した構成では、第 2 の方向に沿ってフォトダイオード P D A に対して一方の側にしかモニタ用のフォトダイオードが設けられていなかった。本実施例によれば、第 2 の方向に沿ってフォトダイオード P D A を挟むようにモニタ用のフォトダイオードの光電変換領域が設けられるため、第 2 の方向に被写体の輝度分布がある場合でも、精度よくモニタ動作を行い、蓄積時間を制御することができる。40

【 0 0 8 3 】

(実施例 6)

本発明の第 6 の実施例に係る単位画素を半導体上に形成する場合の平面レイアウト例を図 1 3 に示す。

【 0 0 8 4 】

10

20

30

40

50

本実施例では、図6で示したレイアウトと比較して、フォトダイオードPDMがFD部に近接して設けられるので、フォトダイオードPDMとFD部とを接続する配線を短縮できる。これにより、アンプAMPの入力ノードに接続される容量値が低減できるので、感度の向上が得られる。

【0085】

(実施例7)

続いて、本発明の第7の実施例に係る単位画素を半導体基板上に形成する場合の平面レイアウト例を図14に示す。

【0086】

本実施例では、図12に示した構成と同様に、モニタ用のフォトダイオードの光電変換領域が2つ、第2の方向にフォトダイオードPDAを挟むように設けられている。 10

【0087】

実施例5と同様に、第2の方向に輝度分布がある場合でも精度よく蓄積時間を制御できることに加えて、モニタ用のフォトダイオードがそれぞれスイッチを介してFD部と接続されているため、実施例1と同じく被写体の輝度に応じて電荷電圧変換係数を切り替えることができる。

【0088】

(実施例8)

本発明の第8の実施例に係る単位画素を半導体基板上に形成する場合の平面レイアウト例を図15に示す。 20

【0089】

本実施例では、位相差情報検出用のフォトダイオードがPDA1とPDA2として2つの光電変換領域が設けられており、その間にモニタ用のフォトダイオードPDMが設けられている。この配置によれば、フォトダイオードがPDA1とPDA2との間で被写体の輝度が大きく異なっていても、両者の中間にモニタ用のフォトダイオードにより、精度よく蓄積時間の制御を行える。

【0090】

(実施例9)

本発明の第9の実施例に係る単位画素を半導体基板上に形成する場合の平面レイアウト例を図16に示す。 30

【0091】

本実施例では、位相差情報検出用のフォトダイオードがPDA1とPDA2として2つの光電変換領域が設けられており、その間にモニタ用のフォトダイオードPDMが設けられている。この配置によれば、フォトダイオードがPDA1とPDA2との間で被写体の輝度が大きく異なっていても、両者の中間にモニタ用のフォトダイオードにより、精度よく蓄積時間の制御を行える。

【0092】

(実施例10)

図17は、本発明の実施例10に係る位相差AF用の光電変換装置の主要な構成を模式的に示した図である。実施例1で示した光電変換装置との相違点を中心に説明する。 40

【0093】

光電変換装置1'は、対となるラインセンサ部L1AとL1B、L2AとL2B、…・LN_AとLN_Bを有する。一对のラインセンサ部は撮像面のある領域における被写体のデフォーカス量を測定するために用いられ、このラインセンサ部の対を複数配列することで測距点を複数設け、AFの精度の向上を図るものである。各ラインセンサ部は、それぞれが位相差情報を検出するためのAF用光電変換部と、光量を検出するためのモニタ用光電変換部と、を有する単位画素11A、12A、…を含んでいる。複数のラインセンサ部L1A、L2A、…、LN_AおよびL1B、L2B、…、LN_Bの単位画素は、それぞれ信号出力部21A、22A、…および21B、22Bを備え、21A、22A、…および21B、22Bを介して信号を例えればMUX31に出力し、MUX 50

31で選択された信号がモニタ部30に出力する。

【0094】

図18は、ラインセンサ部L1Aに係る部分をより詳細に示した図である。単位画素11Aは、光電変換部100Aを含み、信号出力部21Aは最大値検出部102-1Aと最小値検出部102-2Aとを含んで成る。光電変換部から出力された信号は信号保持部を介して、最大値検出部102-1Aと最小値検出部102-2Aとに供給される。最大値検出部102-1Aおよび最小値検出部102-2Aは例えばソースフォロワアンプである。このほか、信号検出の精度を向上させるために、ノイズ除去回路を含んでも良い。他の単位画素は単位画素11Aと同じ構成である。ラインセンサ部L2A、L3A、・・・、L1B、L2B、・・・もラインセンサ部L1Aと同様の構成なので、説明を省略する。

10

【0095】

以上で説明した本実施例に係る光電変換装置の構成でも、上述した各実施例の構成を適用することで同じ効果を得ることができる。

【0096】

(実施例11)

図19は、本発明の実施例11を示す撮像システムの構成例を示すブロック図である。

【0097】

901は後述するレンズのプロテクトを行うバリア、902は被写体の光学像を固体撮像装置904に結像するレンズ、903はレンズを通過した光量を調整するための絞りである。904はレンズで結像された被写体の光学像を画像信号として取得する固体撮像装置である。905は先述の各実施例で説明した光電変換装置を用いたAFセンサである。

20

【0098】

906は固体撮像装置904やAFセンサ905から出力される信号を処理するアナログ信号処理装置、907は信号処理装置906から出力された信号をアナログデジタル変換するA/D変換器である。908はA/D変換器907より出力された画像データに対して各種の補正や、データを圧縮するデジタル信号処理部である。

【0099】

909は画像データを一時記憶するためのメモリ部、910は外部コンピュータなどと通信するための外部I/F回路、911はデジタル信号処理部908などに各種タイミング信号を出力するタイミング発生部である。912は各種演算とカメラ全体を制御する全体制御・演算部、913は記録媒体制御I/F部、914は取得した画像データを記録、又は読み出しを行うための半導体メモリなどの着脱可能な記録媒体、915は外部コンピュータである。

30

【0100】

次に、上記の撮像システムの撮影時の動作について説明する。

バリア901がオープンされ、AFセンサ905から出力された信号をもとに、全体制御・演算部912は前記したような位相差検出により被写体までの距離を演算する。その後、演算結果に基づいてレンズ902を駆動し、再び合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ902を駆動するオートフォーカス制御を行う。次いで、合焦が確認された後に固体撮像装置904による電荷蓄積動作が始まる。固体撮像装置904の電荷蓄積動作が終了すると、固体撮像装置904から出力された画像信号はA/D変換器907でアナログデジタル変換され、デジタル信号処理部908を通り全体制御・演算によりメモリ部909に書き込まれる。その後、メモリ部909に蓄積されたデータは全体制御・演算部912の制御により記録媒体制御I/F部913を介して記録媒体914に記録される。また、外部I/F部910を通り直接コンピュータなどに入力してもよい。

40

【符号の説明】


【0101】

11A 単位画素


50

2 1 A 信号出力部
3 0 モニタ部


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 15】




【図 16】




【図 17】



【図 18】



【図19】



フロントページの続き

(72)発明者 黒田 享裕

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

(72)発明者 衣笠 友壽

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

(72)発明者 斎藤 和宏

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

F ターム(参考) 2H151 BA17 CB21 CB24 CD05

5C024 CY47 EX11 GX03 GX16 GX18 GY31 HX35 HX40