

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2022年9月9日(09.09.2022)



(10) 国際公開番号

WO 2022/185404 A1

(51) 国際特許分類:
H02M 3/28 (2006.01)

(21) 国際出願番号: PCT/JP2021/007895

(22) 国際出願日: 2021年3月2日(02.03.2021)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(71) 出願人: T D K株式会社(TDK CORPORATION)
[JP/JP]; 〒1036128 東京都中央区日本橋二丁目5番1号 Tokyo (JP).


(72) 発明者: 松浦 研(MATSUURA, Ken); 〒1036128
東京都中央区日本橋二丁目5番1号 T
D K株式会社内 Tokyo (JP).

(74) 代理人: 弁理士法人つばさ国際特許事務所 (TSUBASA PATENT PROFESSIONAL CORPORATION); 〒1600022 東京都新宿区新宿1丁目15番9号さわだビル3階 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,

(54) Title: SWITCHING POWER SUPPLY DEVICE AND ELECTRIC POWER SUPPLY SYSTEM

(54) 発明の名称: スイッチング電源装置および電力供給システム



(57) Abstract: A switching power supply device according to one embodiment of the present invention includes: a pair of input terminals; a pair of output terminals; a transformer; an inverter circuit configured by including first and second switching elements, first and second rectifying elements as voltage clamp elements, a resonance inductor, and a resonance capacitor; a rectifying and smoothing circuit; a current detection unit for detecting whether a current is flowing in at least one rectifying element of the first and second rectifying elements; and a drive unit for performing switching drive. The

ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

resonance capacitor is disposed between a second connection point and one of a pair of connection lines. When the current detection unit detects a current flowing in the at least one rectifying device, the drive unit performs switching drive to set both of the first and second switching elements to off-state.

(57) 要約: 本発明の一実施の形態に係るスイッチング電源装置は、入力端子対と、出力端子対と、トランスと、第1および第2のスイッチング素子と電圧クランプ素子としての第1および第2の整流素子と共振インダクタと共振コンデンサとを含んで構成されたインバータ回路と、整流平滑回路と、第1および第2の整流素子のうちの少なくとも一方の整流素子において、電流が流れているのか否かを検出する電流検出部と、スイッチング駆動を行う駆動部と、を備えている。共振コンデンサは、第2の接続点と、一对の接続ラインのうちの一方の接続ラインとの間に、配置されている。駆動部は、電流検出部によって、上記少なくとも一方の整流素子において電流が流れていることが検出された場合には、第1および第2のスイッチング素子がいずれもオフ状態に設定されるように、スイッチング駆動を行う。

明 細 書

発明の名称：スイッチング電源装置および電力供給システム

技術分野

[0001] 本発明は、スイッチング素子を用いて電圧変換を行うスイッチング電源装置、および、そのようなスイッチング電源装置を備えた電力供給システムに関する。

背景技術

[0002] スwitchング電源装置の一例として種々のDC-DCコンバータが提案され、実用に供されている（例えば、特許文献1参照）。この種のDC-DCコンバータは一般に、スイッチング素子を含むインバータ回路と、電力変換トランス（変圧器）と、整流平滑回路とを備えている。

先行技術文献

特許文献

[0003] 特許文献1：特許第5394213号公報

発明の概要

[0004] ところで、このようなDC-DCコンバータ等のスイッチング電源装置では一般に、電力損失を抑えることや、信頼性を向上させることが求められている。電力損失を抑えつつ、信頼性を向上させることが可能なスイッチング電源装置、および、そのようなスイッチング電源装置を備えた電力供給システムを提供することが望ましい。

[0005] 本発明の一実施の形態に係るスイッチング電源装置は、入力電圧が入力される入力端子対と、出力電圧が出力される出力端子対と、1次側巻線および2次側巻線を有するトランスと、入力端子対と1次側巻線との間に配置されており、第1および第2のスイッチング素子と、電圧クランプ素子としての第1および第2の整流素子と、共振インダクタと、共振コンデンサと、を含んで構成されたインバータ回路と、出力端子対と2次側巻線との間に配置されており、複数の整流素子を有する整流回路と、平滑コンデンサを有する平

滑回路と、を含んで構成された整流平滑回路と、第1および第2の整流素子のうちの少なくとも一方の整流素子において、電流が流れているのか否かを検出する電流検出部と、インバータ回路における第1および第2のスイッチング素子の動作をそれぞれ制御するスイッチング駆動を行う駆動部と、を備えたものである。第1および第2のスイッチング素子は、入力端子対に対して個別に接続された一对の接続ライン同士の間において、互いに直列接続されている。第1および第2の整流素子は、一对の接続ライン同士の間において、互いに直列接続されている。共振インダクタおよび1次側巻線は、第1および第2のスイッチング素子同士の接続点である第1の接続点と、第1および第2の整流素子同士の接続点である第2の接続点との間において、互いに順不同で直列接続されている。共振コンデンサは、第2の接続点と、一对の接続ラインのうちの一方の接続ラインとの間に、配置されている。駆動部は、電流検出部によって、上記少なくとも一方の整流素子において電流が流れていることが検出された場合には、第1および第2のスイッチング素子がいずれもオフ状態に設定されるように、スイッチング駆動を行う。

[0006] 本発明の一実施の形態に係る電力供給システムは、上記本発明の一実施の形態に係るスイッチング電源装置と、上記入力端子対に対して上記入力電圧を供給する電源と、を備えたものである。

[0007] 本発明の一実施の形態に係るスイッチング電源装置および電力供給システムによれば、電力損失を抑えつつ、信頼性を向上させることが可能となる。

図面の簡単な説明

[0008] [図1]本発明の一実施の形態に係るスイッチング電源装置の概略構成例を表す回路図である。

[図2]比較例に係るスイッチング電源装置の概略構成例を表す回路図である。

[図3]比較例における過電流状態時の動作例を表すタイミング波形図である。

[図4]本実施の形態における過電流状態時の動作例を模式的に表す回路図である。

[図5]変形例1に係るスイッチング電源装置の概略構成例を表す回路図である。

。

[図6]変形例2に係るスイッチング電源装置の概略構成例を表す回路図である

。

発明を実施するための形態

[0009] 以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1. 実施の形態（センタタップ型の整流回路を用いた場合の例）

2. 変形例

変形例1（他の手法を用いて過電流検出を行う場合の例）

変形例2（実施の形態において同期整流回路とした場合の例）

3. その他の変形例

[0010] <1. 実施の形態>

[構成]

図1は、本発明の一実施の形態に係るスイッチング電源装置（スイッチング電源装置1）の概略構成例を、回路図で表したものである。このスイッチング電源装置1は、直流入力電源10（例えばバッテリー）から供給される直流入力電圧 V_{in} を直流出力電圧 V_{out} に電圧変換し、負荷9に電力を供給するDC-DCコンバータとして機能するものである。なお、この負荷9としては、例えば電子機器やバッテリー等が挙げられる。また、このスイッチング電源装置1は、以下説明するように、いわゆる「（絶縁型ハーフブリッジ）LLC共振型」のDC-DCコンバータとなっている。なお、スイッチング電源装置1における電圧変換の態様としては、アップコンバート（昇圧）およびダウンコンバート（降圧）のいずれであってもよい。

[0011] ここで、直流入力電圧 V_{in} は、本発明における「入力電圧」の一具体例に対応し、直流出力電圧 V_{out} は、本発明における「出力電圧」の一具体例に対応している。また、直流入力電源10は、本発明における「電源」の一具体例に対応し、この直流入力電源10とスイッチング電源装置1とを備えたシステムが、本発明における「電力供給システム」の一具体例に対応している

。

[0012] スイッチング電源装置 1 は、2つの入力端子 T 1, T 2 と、2つの出力端子 T 3, T 4 と、インバータ回路 2 と、トランス 3 と、整流平滑回路 4 と、駆動回路 5 と、電流検出部 6 とを備えている。入力端子 T 1, T 2 間には直流入力電圧 V_{in} が入力され、出力端子 T 3, T 4 の間からは直流出力電圧 V_{out} が出力されるようになっている。

[0013] ここで、入力端子 T 1, T 2 は、本発明における「入力端子対」の一具体例に対応し、出力端子 T 3, T 4 は、本発明における「出力端子対」の一具体例に対応している。

[0014] なお、入力端子 T 1 に接続された 1 次側高圧ライン L 1 H と、入力端子 T 2 に接続された 1 次側低圧ライン L 1 L との間に、例えば、入力平滑コンデンサが配置されているようにしてもよい。具体的には、後述するインバータ回路 2 と入力端子 T 1, T 2 との間の位置において、入力平滑コンデンサの第 1 端（一端）が 1 次側高圧ライン L 1 H に接続されると共に、入力平滑コンデンサの第 2 端（他端）が 1 次側低圧ライン L 1 L に接続されているようにしてもよい。このような入力平滑コンデンサは、入力端子 T 1, T 2 から入力された直流入力電圧 V_{in} を平滑化するためのコンデンサである。

[0015] （インバータ回路 2）

インバータ回路 2 は、入力端子 T 1, T 2 と、後述するトランス 3 における 1 次側巻線 3 1 との間に、配置されている。このインバータ回路 2 は、2つのスイッチング素子 S 1, S 2 と、整流ダイオード D 1, D 2 と、共振インダクタ L_r と、共振コンデンサ C_r とを有しており、いわゆる「ハーフブリッジ型」のインバータ回路となっている。なお、共振インダクタ L_r は、後述するトランス 3 における漏れインダクタンスにより構成されていてもよいし、あるいは、そのような漏れインダクタンスとは別個に設けられているようにしてもよい。

[0016] ここで、上記した 1 次側高圧ライン L 1 H および 1 次側低圧ライン L 1 L はそれぞれ、本発明における「一对の接続ライン」の一具体例に対応してい

る。また、スイッチング素子S 1は、本発明における「第1のスイッチング素子」の一具体例に対応し、スイッチング素子S 2は、本発明における「第2のスイッチング素子」の一具体例に対応している。また、整流ダイオードD 1は、本発明における「第1の整流素子」の一具体例に対応し、整流ダイオードD 2は、本発明における「第2の整流素子」の一具体例に対応している。

[0017] なお、スイッチング素子S 1, S 2としては、例えば電界効果型トランジスタ(MOS-FET; Metal Oxide Semiconductor-Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などの、スイッチ素子が用いられる。図1に示した例では、スイッチング素子S 1, S 2がそれぞれ、MOS-FETにより構成されている。このようにして、スイッチング素子S 1, S 2としてMOS-FETを用いた場合には、各スイッチング素子S 1, S 2に並列接続されるコンデンサおよびダイオード(図1中に図示せず)をそれぞれ、このMOS-FETの寄生容量または寄生ダイオードから構成することが可能である。

[0018] このインバータ回路2では、入力端子T 1, T 2の間(1次側高圧ラインL 1 Hと1次側低圧ラインL 1 Lとの間)において、2つのスイッチング素子S 1, S 2が、この順序で互いに直列接続されている。具体的には、1次側高圧ラインL 1 Hと接続点P 1との間に、スイッチング素子S 1が配置され、接続点P 1と1次側低圧ラインL 1 Lとの間に、スイッチング素子S 2が配置されている。また、1次側高圧ラインL 1 Hと1次側低圧ラインL 1 Lとの間には、電圧クランプ素子(クランプダイオード)としての2つの整流ダイオードD 2, D 1が、この順序で互いに直列接続されている。具体的には、整流ダイオードD 2では、アノードが接続点P 2に接続され、カソードが1次側高圧ラインL 1 Hに接続されている。整流ダイオードD 1では、アノードが1次側低圧ラインL 1 Lに接続され、カソードが接続点P 2に接続されている。

[0019] このインバータ回路2ではまた、接続点P 2と1次側低圧ラインL 1 Lと

の間に、共振コンデンサ C_r が配置されている。つまり、この共振コンデンサ C_r は、接続点 P_2 と1次側低圧ライン L_{1L} との間において、上記した整流ダイオード D_1 と並列配置されている。

[0020] 更に、このインバータ回路2における共振インダクタ L_r と、後述するトランス3における1次側巻線31とが、上記した接続点 P_1 、 P_2 の間において、互いに直列接続されている。具体的には、図1の例では、共振インダクタ L_r の第1端（一端）が接続点 P_1 に接続され、この共振インダクタ L_r の第2端（他端）が、上記した1次側巻線31の一端に接続され、この1次側巻線31の他端が、接続点 P_2 に接続されている。

[0021] なお、上記した接続点 P_1 は、本発明における「第1の接続点」の一具体例に対応し、上記した接続点 P_2 は、本発明における「第2の接続点」の一具体例に対応している。

[0022] このような構成によりインバータ回路2では、後述する駆動回路5から供給される駆動信号 SG_1 、 SG_2 に従って、各スイッチング素子 S_1 、 S_2 がスイッチング動作（オン・オフ動作）を行うことで、以下ようになる。すなわち、入力端子 T_1 、 T_2 間に印加される直流入力電圧 V_{in} を交流電圧に変換して、トランス3（1次側巻線31）へと出力するようになっている。

[0023] （トランス3）

トランス3は、1つの1次側巻線31と、2つの2次側巻線321、322とを有している。

[0024] 1次側巻線31では、1次側巻線31の第1端（一端）が、前述した共振インダクタ L_r における第2端（他端）に接続され、1次側巻線31の第2端（他端）が、前述した接続点 P_2 に接続されている。

[0025] 2次側巻線321では、2次側巻線321の第1端が、後述する接続ライン L_{21} を介して、後述する整流ダイオード41のカソードに接続され、2次側巻線321の第2端が、後述する整流平滑回路4内のセンタタップ P_6 に接続されている。2次側巻線322では、2次側巻線322の第1端が、

後述する接続ラインL 2 2を介して、後述する整流ダイオード4 2のカソードに接続され、2次側巻線3 2 2の第2端が、上記したセンタタップP 6に接続されている。つまり、2次側巻線3 2 1, 3 2 2における第2端同士は、このセンタタップP 6に対して互いに共通接続されている。

[0026] このトランス3は、インバータ回路2によって生成された電圧（トランス3の1次側巻線3 1に入力される、矩形パルス波化した電圧）を電圧変換し、2次側巻線3 2 1, 3 2 2の各端部から交流電圧を出力するようになっている。なお、この場合における、直流入力電圧 V_{in} に対する直流出力電圧 V_{out} の電圧変換の度合いは、1次側巻線3 1と2次側巻線3 2 1, 3 2 2との巻数比、および、後述するスイッチング周期 T_{sw} （スイッチング周波数 $f_{sw} = 1 / T_{sw}$ ）によって、定まる。

[0027] （整流平滑回路4）

整流平滑回路4は、2個の整流ダイオード4 1, 4 2と、1個の出力平滑コンデンサ C_{out} とを有している。具体的には、この整流平滑回路4は、整流ダイオード4 1, 4 2を有する整流回路と、出力平滑コンデンサ C_{out} を有する平滑回路と、を含んでいる。

[0028] なお、このような2個の整流ダイオード4 1, 4 2は、本発明における「複数の整流素子」の一具体例に対応している。また、出力平滑コンデンサ C_{out} は、本発明における「平滑コンデンサ」の一具体例に対応している。

[0029] 上記した整流回路は、いわゆる「センタタップ型」の整流回路となっている。すなわち、整流ダイオード4 1, 4 2のアノードがそれぞれ、接地ラインL Gに接続され、整流ダイオード4 1のカソードが、接続ラインL 2 1を介して、2次側巻線3 2 1における前述した第1端に接続され、整流ダイオード4 2のカソードが、接続ラインL 2 2を介して、2次側巻線3 2 2における前述した第1端に接続されている。また、前述したように、2次側巻線3 2 1, 3 2 2における第2端同士は、センタタップP 6に対して互いに共通接続されており、このセンタタップP 6は、出力ラインL Oを介して、前述した出力端子T 3に接続されている。なお、上記した接地ラインL Gは、

前述した出力端子 T 4 に接続されている。

[0030] 上記した平滑回路では、上記した出力ライン L O と接地ライン L G との間（出力端子 T 3, T 4 の間）に、出力平滑コンデンサ C out が接続されている。すなわち、この出力平滑コンデンサ C out の第 1 端は、出力ライン L O に接続され、出力平滑コンデンサ C out の第 2 端は、接地ライン L G に接続されている。

[0031] このような構成の整流平滑回路 4 では、整流ダイオード 4 1, 4 2 を含んで構成される整流回路において、トランス 3 から出力される交流電圧を整流して出力するようになっている。また、出力平滑コンデンサ C out を含んで構成される平滑回路において、上記整流回路によって整流された電圧を平滑化することで、直流出力電圧 V out を生成するようになっている。なお、このようにして生成された直流出力電圧 V out により、前述した負荷 9 へと直流出力電流 I out（負荷電流）が流れ、出力端子 T 3, T 4 から負荷 9 に対して電力が供給されるようになっている。

[0032]（駆動回路 5）

駆動回路 5 は、インバータ回路 2 におけるスイッチング素子 S 1, S 2 の動作をそれぞれ制御する、スイッチング駆動を行う回路である。具体的には、駆動回路 5 は、スイッチング素子 S 1, S 2 に対してそれぞれ、駆動信号 S G 1, S G 2 を個別に供給することで、各スイッチング素子 S 1, S 2 におけるスイッチング動作（オン・オフ動作）を制御するようになっている。

[0033] ここで、この駆動回路 5 は、各スイッチング素子 S 1, S 2 のスイッチング動作を制御する（スイッチング駆動を行う）際に、スイッチング周波数制御を行うようになっている。すなわち、駆動信号 S G 1, S G 2 において、P F M（Pulse Frequency Modulation：パルス周波数変調）制御を行うようになっている。

[0034] また、駆動回路 5 は、スイッチング素子 S 1, S 2 がそれぞれ、固定された時比率にてスイッチング動作すると共に、スイッチング周波数 f s w が可変動作するように、上記したスイッチング駆動を行うようになっている。ち

なみに、スイッチング素子 S_1 、 S_2 のオン期間をそれぞれ、 T_{on1} 、 T_{on2} として表した場合、上記した各スイッチング素子 S_1 、 S_2 の時比率は、スイッチング周期 $T_{sw} (= 1 / f_{sw})$ を用いて、 (T_{on1} / T_{sw}) 、 (T_{on2} / T_{sw}) として表される。また、これらの (T_{on1} / T_{sw}) 、 (T_{on2} / T_{sw}) はいずれも、50%未満の値となっており、オン期間 T_{on1} 、 T_{on2} の間には、同時のオン期間による短絡破損を防ぐ、デッドタイムが設けられるようになっている。

[0035] 更に、この駆動回路 5 は、以下説明する電流検出部 6 から出力される検出結果 R_d に応じて、上記したスイッチング駆動を行うようになっている。なお、このような検出結果 R_d に応じたスイッチング駆動の詳細については、後述する (図 4)。

[0036] (電流検出部 6)

電流検出部 6 は、図 1 に示した例では、前述したクランプダイオードとしての整流ダイオード D_1 において、電流 I_{D1} が流れているのか否かを検出する回路である。なお、詳細は後述するが、このような電流 I_{D1} は、スイッチング電源装置 1 の通常動作時には流れないが、スイッチング電源装置 1 での負荷短絡時 (負荷 9 の短絡時) 等にのみ、流れるようになっている。

[0037] このような電流検出部 6 はまた、図 1 に示した例では、以下のようにして、整流ダイオード D_1 に電流 I_{D1} が流れていることを検出する (電流 I_{D1} が流れているとの検出結果 R_d を、駆動回路 5 へと出力する) ようになっている。すなわち、この電流検出部 6 は、整流ダイオード D_1 における順方向電圧降下 (アノード側からカソード側への電圧降下) に対応する電圧値 V_{D1} (正の値) が、閾値電圧 V_{th1} 以上 ($V_{D1} \geq V_{th1}$) となった場合に、電流 I_{D1} が流れているとの検出結果 R_d を出力する。一方、そのような電圧値 V_{D1} が閾値電圧 V_{th1} 未満 ($V_{D1} < V_{th1}$) である場合には、電流検出部 6 は、整流ダイオード D_1 に電流 I_{D1} が流れていないとの検出結果 R_d を出力することになる。

[0038] なお、このような閾値電圧 V_{th1} は、例えば、整流ダイオード D_1 の順方

向電圧 V_f (=約 0.7 [V] 程度) に相当する電圧値であり、本発明における「第 1 の閾値」の一具体例に対応している。

[0039] [動作および作用・効果]

(A. 基本動作)

このスイッチング電源装置 1 では、インバータ回路 2 において、直流入力電源 10 から入力端子 T1, T2 を介して供給される直流入力電圧 V_{in} が、スイッチング素子 S1, S2 によってスイッチングされることで、矩形パルス波化した電圧が生成される。この矩形パルス波化した電圧は、トランス 3 における 1 次側巻線 31 へと供給され、このトランス 3 において変圧されることで、2 次側巻線 321, 322 から、変圧された交流電圧が出力される。

[0040] 整流平滑回路 4 では、トランス 3 から出力された交流電圧（上記した変圧された交流電圧）が、整流回路内の整流ダイオード 41, 42 によって整流された後、平滑回路内の出力平滑コンデンサ C_{out} によって、平滑化される。これにより、出力端子 T3, T4 から直流出力電圧 V_{out} が出力される。そして、この直流出力電圧 V_{out} により、負荷 9 へと直流出力電流 I_{out} が流れるとともに、負荷 9 に対して電力が供給される。

[0041] また、本実施の形態のスイッチング電源装置 1 では、インバータ回路 2 内に、前述したクランプダイオードとしての整流ダイオード D1, D2 が設けられていることで、共振コンデンサ C_r の両端間の電圧が、制限されることになる。具体的には、この共振コンデンサ C_r の両端間の電圧が、所定の範囲（グラウンド電圧以上、かつ、直流入力電圧 V_{in} 以下の範囲内）に、クランプされる。これにより、例えば、負荷 9 の短絡時（負荷短絡時）等において、トランス 3 やスイッチング素子 S1, S2 (MOS-FET) 等の素子に流れる電流（過電流）が、抑えられることになる。

[0042] (B. 負荷短絡時等の動作)

続いて、図 1 に加えて図 2～図 4 を参照して、スイッチング電源装置 1 の詳細動作（上記した負荷 9 の短絡時等の詳細動作）について、比較例と比較

しつつ詳細に説明する。

[0043] (B-1. 比較例)

図2は、比較例に係るスイッチング電源装置（スイッチング電源装置101）の概略構成例を、回路図で表したものである。この比較例のスイッチング電源装置101は、図1に示した本実施の形態のスイッチング電源装置1において、前述した電流検出部6を設けないようにすると共に、駆動回路5の代わりに駆動回路105を設けるようにしたものに对应している。

[0044] 駆動回路105は、駆動回路5と同様にして、各スイッチング素子S1, S2のスイッチング動作を制御する（スイッチング駆動を行う）。ただし、このスイッチング電源装置101では電流検出部6が設けられていないことから、駆動回路105では駆動回路5とは異なり、電流検出部6における検出結果Rdに応じたスイッチング駆動は、行われなくなっている。

[0045] また、図3は、このような比較例における過電流状態時（上記した負荷短絡等によって過電流が流れている状態時）の動作例を、タイミング波形図で表したものである。具体的には、図3(A)～図3(D)ではそれぞれ、図2中に示した、直流出力電圧 V_{out} 、共振コンデンサ C_r の両端間の電圧 V_{cr} 、1次側巻線31に流れる電流 I_{31} 、整流ダイオードD1, D2に流れる電流 I_{D1} , I_{D2} について、各タイミング波形例を示している。なお、この図3において、横軸は時間 t を示している。

[0046] この図3に示した動作例では、タイミング t_1 において、負荷9の短絡に起因した過電流状態となっている。具体的には、負荷9の短絡によって、直流出力電圧 $V_{out}=0V$ となり、電流 I_{31} , I_{D1} , I_{D2} および電圧 V_{cr} がいずれも、増大している。

[0047] ここで、この比較例のスイッチング電源装置101では、上記したように電流検出部6が設けられていないことから、以下のようなおそれがある。すなわち、上記したような負荷短絡時等において過電流が発生した場合に、そのような過電流の検出が遅れて、その対処（スイッチング電源装置101の動作を停止させること）も遅れてしまうおそれがある。そして、そのような

対処が遅れると、過大な電流が流れ続けることで、スイッチング電源装置 101 内の各素子（トランス 3 やスイッチング素子 S 1, S 2 等の部品）が破損してしまうおそれがあり、スイッチング電源装置 101 の信頼性が低下する。

[0048] また、この比較例において、例えば、直流出力電流 I_{out} や、トランス 3 の巻線に流れる電流（1 次側巻線 31 に流れる電流 I_{31} など）等を常時検出することで、負荷短絡時等での過電流検出を行う手法も考えられるが、以下のような問題がある。すなわち、スイッチング電源装置 101 の通常動作時においても、上記した電流を常時検出していることから、そのような電流検出の際に、不要な電力損失が生じてしまう（電力損失が増大してしまう）ことになる。

[0049] このようにして、この比較例のスイッチング電源装置 101 では、信頼性が低下したり、電力損失が増大してしまうおそれがある。

[0050] （B-2. 本実施の形態）

これに対して、本実施の形態のスイッチング電源装置 1 では、上記したような負荷 9 の短絡時（過電流状態時）に、以下のような動作が行われる。図 4 は、本実施の形態における過電流状態時の動作例を、模式的に回路図で表したものである。

[0051] まず、本実施の形態では前述したように、クランプダイオードとしての整流ダイオード D 1, D 2 によって、共振コンデンサ C_r の両端間の電圧が、所定の範囲にクランプされる。また、本実施の形態では、このような整流ダイオード D 1 において電流 I_{D1} が流れているのか否かが、電流検出部 6 によって検出される。そして、駆動回路 5 は、この電流検出部 6 によって、整流ダイオード D 1 に電流 I_{D1} が流れていることが検出された場合には、スイッチング素子 S 1, S 2 がいずれもオフ（OFF）状態に設定されるように、前述したスイッチング駆動を行う（図 4 参照）。

[0052] このようにして本実施の形態では、電流 I_{D1} （負荷短絡時等での過電流）が流れていることを検出した場合には、各スイッチング素子 S 1, S 2 を

オフ状態に設定して、スイッチング電源装置 1 の動作を（速やかに）停止させるようにしている。これにより本実施の形態では、上記比較例とは異なり、負荷短絡時等において過大な電流が流れ続けて、各素子（トランス 3 やスイッチング素子 S_1 , S_2 等の部品）が破損してしまうおそれが、回避される。

[0053] また、このような電流 I_{D1} （クランプダイオードとしての整流ダイオード D_1 に流れる電流）は、前述したように、スイッチング電源装置 1 の通常動作時には流れず、負荷短絡時等（過電流状態時）にのみ、流れるようになっている。つまり、本実施の形態では、例えば前述した手法（直流出力電流 I_{out} や電流 I_{31} 等を常時検出することで、負荷短絡時等での過電流検出を行う手法）とは異なり、負荷短絡時等の過電流状態時にのみ、過電流検出が行われることになる。これにより本実施の形態では、スイッチング電源装置 1 の通常動作時における不要な電力損失が回避され、ほぼ無損失にて過電流検出ができるようになる。

[0054] 以上のことから、本実施の形態では上記比較例等と比べ、スイッチング電源装置 1 における電力損失を抑えつつ、信頼性を向上させることが可能となる。

[0055] また、上記したように、過電流に起因した各素子の破損を回避できることから、低い定格電流の素子を使用することができ結果、スイッチング電源装置 1 の小型化や低コスト化を図ることも可能となる。

[0056] また、本実施の形態では、整流ダイオード D_1 における順方向電圧降下に対応する電圧値 V_{D1} が、閾値電圧 V_{th1} 以上（ $V_{D1} \geq V_{th1}$ ）となった場合に、電流検出部 6 において、電流 I_{D1} が流れているとの検出結果 R_d を出力する（図 4 参照）。これにより本実施の形態では、負荷短絡時等での過電流検出を、容易に行うことが可能となる。

[0057] 更に、本実施の形態では、前述したようにして、スイッチング素子 S_1 , S_2 がそれぞれ、固定された時比率にてスイッチング動作すると共に、スイッチング周波数 f_{sw} が可変動作するようにしてスイッチング駆動を行うよ

うにしたので、以下ようになる。すなわち、各スイッチング素子 S_1 、 S_2 でのソフトスイッチングが容易となることから、スイッチング損失が低減され、その結果、放熱部品等の部材の小型化を図ることができる。よって、本実施の形態では、スイッチング電源装置1の小型化を図ることが可能となる。

[0058] 加えて、本実施の形態では、インバータ回路2における共振インダクタ L_r が、トランス3における漏れインダクタンスによって構成されるようにした場合には、共振インダクタ L_r を別個に設ける必要がなくなることから、部品点数を低減することができる。その結果、スイッチング電源装置1における更なる小型化や、低コスト化を図ることが可能となる。

[0059] また、本実施の形態では、インバータ回路2におけるスイッチング素子 S_1 、 S_2 がそれぞれ、MOS-FETによって構成されるようにしたので、スイッチング周波数 f_{sw} を高くすることができ、部品の小型化を図ることが可能となる。

[0060] 更に、本実施の形態では、整流平滑回路4における整流回路を、いわゆる「センタタップ型」の整流回路としたので、例えば、いわゆる「ブリッジ型」の整流回路とした場合と比べ、以下ようになる。すなわち、整流素子の個数が2つ（整流ダイオード41、42）となって、少なくなる結果、整流回路の小型化や低損失化、低コスト化を図ることが可能となる。

[0061] <2. 変形例>

続いて、上記実施の形態の変形例（変形例1、2）について説明する。なお、以下では、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。

[0062] [変形例1]

（構成）

図5は、変形例1に係るスイッチング電源装置（スイッチング電源装置1A）の概略構成例を、回路図で表したものである。

[0063] なお、実施の形態と同様に、直流入力電源10とこのスイッチング電源装

置 1 A とを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。

[0064] この変形例 1 のスイッチング電源装置 1 A は、実施の形態のスイッチング電源装置 1 において、インバータ回路 2 および電流検出部 6 の代わりに、インバータ回路 2 A および電流検出部 6 A をそれぞれ設けたものに対応しており、他の構成は同様となっている。

[0065] インバータ回路 2 A は、インバータ回路 2 において、整流ダイオード D 1 に対して直列接続された抵抗素子 R 1 を、更に設けるようにしたものとなっており、他の構成は同様となっている。具体的には図 5 に示したように、この抵抗素子 R 1 は、整流ダイオード D 1 のアノードと 1 次側低圧ライン L 1 との間に、配置されている。

[0066] 電流検出部 6 A は、前述した電流検出部 6 と同様に、整流ダイオード D 1 において電流 I D 1 が流れているのか否かを検出する回路である。ただし、この電流検出部 6 A は、電流検出部 6 とは異なり、以下のようにして、整流ダイオード D 1 に電流 I D 1 が流れていることを検出する（電流 I D 1 が流れているとの検出結果 R d を、駆動回路 5 へと出力する）ようになっている。

[0067] すなわち、電流検出部 6 A は、上記した抵抗素子 R 1 における両端間の電圧値 V_{R1} （絶対値、正の値）が、閾値電圧 V_{th2} 以上（ $V_{R1} \geq V_{th2}$ ）となった場合に、電流 I D 1 が流れているとの検出結果 R d を出力する（図 5 参照）。言い換えると、電流検出部 6 A は、抵抗素子 R 1 に流れる電流値が、（閾値電圧 V_{th2} / 抵抗素子 R 1 の抵抗値）以上となった場合に、電流 I D 1 が流れているとの検出結果 R d を出力する。一方、そのような電圧値 V_{R1} が閾値電圧 V_{th2} 未満（ $V_{R1} < V_{th2}$ ）である場合には、電流検出部 6 A は、整流ダイオード D 1 に電流 I D 1 が流れていないとの検出結果 R d を出力することになる。言い換えると、電流検出部 6 A は、抵抗素子 R 1 に流れる電流値が、（閾値電圧 V_{th2} / 抵抗素子 R 1 の抵抗値）未満となった場合には、電流 I D 1 が流れていないとの検出結果 R d を出力する。

[0068] なお、上記した閾値電圧 V_{th1} は、本発明における「第1の閾値」の一具体例に対応している。

[0069] (作用・効果)

このような構成からなる変形例1のスイッチング電源装置1Aにおいても、基本的には、実施の形態のスイッチング電源装置1と同様の作用により、同様の効果を得ることが可能である。

[0070] また、特にこの変形例1では、上記したように、整流ダイオードD1に直列接続された抵抗素子R1の両端間の電圧値 V_{R1} が、閾値電圧 V_{th2} 以上 ($V_{R1} \geq V_{th2}$) となった場合に、電流検出部6Aにおいて、電流 I_{D1} が流れているとの検出結果 R_d を出力する(図5参照)。これによりこの変形例1では、過電流検出の際の閾値を、抵抗素子R1を用いて微調整できることから、利便性を向上させることが可能となる。

[0071] [変形例2]

変形例2に係るスイッチング電源装置(スイッチング電源装置1B)は、上記実施の形態において、整流平滑回路4内の整流回路をそれぞれ、以下説明するように、いわゆる同期整流回路としたものとなっている。

[0072] 具体的には、図6は、変形例2に係るスイッチング電源装置(スイッチング電源装置1B)の概略構成例を、回路図で表したものである。

[0073] この変形例2のスイッチング電源装置1Bは、実施の形態のスイッチング電源装置1において、整流平滑回路4の代わりに整流平滑回路4Bを設けたものに対応しており、他の構成は同様となっている。

[0074] この変形例2における同期整流回路では、図6に示したように、実施の形態で説明した整流ダイオード41, 42がそれぞれ、スイッチング素子としてのMOS-FET(MOSトランジスタM3, M4)により構成されている。そして、この同期整流回路では、各MOSトランジスタM3, M4の寄生ダイオードが導通する期間と同期して、これらのMOSトランジスタM3, M4自身もオン状態となる(同期整流を行う)ように、制御される。具体的には、この変形例2の駆動回路5は、駆動信号SG3, SG4を用いて、

各MOSトランジスタM3, M4のオン・オフ動作を制御するようになっている(図6参照)。

[0075] なお、実施の形態および変形例1と同様に、直流入力電源10とこのスイッチング電源装置1Bとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。

[0076] このような構成からなる変形例2のスイッチング電源装置1Bにおいても、基本的には、実施の形態のスイッチング電源装置1と同様の作用により、同様の効果を得ることが可能である。

[0077] また、特にこの変形例2では、整流回路における複数の整流素子(整流ダイオード)がそれぞれ、スイッチング素子によって構成されており、この整流回路が同期整流回路になっているようにしたので、以下のようなになる。すなわち、このような同期整流回路によって、整流時の導通損失が低減されることから、整流回路の小型化や低損失化を図ることが可能となる。ちなみに、このようなスイッチング素子としては、上記したMOS-FETの他、例えば、HEMT((High Electron Mobility Transistor)=HFET(Heterostructure Field-Effect Transistor))や、並列にダイオード付加したIGBTまたはバイポーラトランジスタ等が、挙げられる。

[0078] なお、この変形例2においても、前述した変形例1と同様に、インバータ回路2および電流検出部6の代わりに、インバータ回路2Aおよび電流検出部6Aを設けるようにしてもよい。つまり、変形例1, 2の構成同士を、互いに組み合わせるようにしてもよい。

[0079] <3. その他の変形例>

以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。

[0080] 例えば、上記実施の形態等では、インバータ回路の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、インバータ回路として他の構成のものを用いるようにしてもよい。具体的には、例えば、互いに直列接続されている、共振インダクタ L_r と1次側巻線31との配置関

係については、実施の形態等で説明した配置関係には限られず、互いに順不同（逆の配置）となってもよい。また、上記実施の形態等では、共振コンデンサ C_r が、接続点 P_2 と1次側低圧ライン L_{1L} との間に配置されている場合の例について説明したが、例えば、共振コンデンサ C_r が、接続点 P_2 と1次側高圧ライン L_{1H} との間に配置されているようにしてもよい。更に、上記実施の形態等では、電流検出部6, 6Aがそれぞれ、整流ダイオード D_1 に電流 I_{D1} が流れているのか否かを検出する場合の例について説明したが、この例には限られない。すなわち、例えば電流検出部6, 6Aがそれぞれ、整流ダイオード D_2 に電流 I_{D2} が流れているのか否かを検出したり、あるいは、整流ダイオード D_1 , D_2 の双方について電流 I_{D1} , I_{D2} が流れているのかを検出したりするようにしてもよい。なお、整流ダイオード D_2 に電流 I_{D2} が流れているのか否かを検出する場合には、前述した変形例1の場合と同様に、この整流ダイオード D_2 に対して直列接続された抵抗素子 R_1 を設け、この抵抗素子 R_1 の両端間の電圧値 V_{R1} を利用して過電流検出を行うようにしてもよい。

[0081] また、上記実施の形態等では、トランス（1次側巻線および2次側巻線）の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、トランス（1次側巻線および2次側巻線）として他の構成のものを用いるようにしてもよい。

[0082] 更に、上記実施の形態等では、整流平滑回路（整流回路および平滑回路）の構成を、具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、整流平滑回路（整流回路および平滑回路）として他の構成のものを用いるようにしてもよい。具体的には、上記実施の形態等では、いわゆる「センタタップ型」の整流回路を例に挙げて説明したが、この例には限られず、例えば、いわゆる「ブリッジ型」の整流回路等であってもよい。

[0083] 加えて、上記実施の形態等では、駆動回路による各スイッチング素子の動作制御（スイッチング駆動）の手法を、具体的に挙げて説明したが、上記実施の形態等の例には限られず、スイッチング駆動の手法として、他の手法を

用いるようにしてもよい。具体的には、例えば、前述した負荷短絡時（過電流状態時）におけるスイッチング駆動の手法については、上記実施の形態等で説明した手法には限られず、他の手法を用いるようにしてもよい。また、上記実施の形態等では、電流検出部による電流検出の手法を具体的に挙げて説明したが、上記実施の形態等の例には限られず、他の手法を用いて電流検出を行うようにしてもよい。

[0084] また、上記実施の形態等では、本発明に係るスイッチング電源装置の一例として、DC-DCコンバータを挙げて説明したが、本発明は、例えばAC-DCコンバータなどの、他の種類のスイッチング電源装置にも適用することが可能である。

[0085] 更に、これまでに説明した各構成例等を、任意の組み合わせで適用してもよい。

請求の範囲

[請求項1]

入力電圧が入力される入力端子対と、

出力電圧が出力される出力端子対と、

1次側巻線および2次側巻線を有するトランスと、

前記入力端子対と前記1次側巻線との間に配置されており、第1および第2のスイッチング素子と、第1および第2の整流素子と、共振インダクタと、共振コンデンサと、を含んで構成されたインバータ回路と、

前記出力端子対と前記2次側巻線との間に配置されており、複数の整流素子を有する整流回路と、平滑コンデンサを有する平滑回路と、を含んで構成された整流平滑回路と、

前記第1および第2の整流素子のうちの少なくとも一方の整流素子において、電流が流れているのか否かを検出する電流検出部と、

前記インバータ回路における前記第1および第2のスイッチング素子の動作をそれぞれ制御するスイッチング駆動を行う駆動部とを備え、

前記第1および第2のスイッチング素子は、前記入力端子対に対して個別に接続された一对の接続ライン同士の間において、互いに直列接続されており、

前記第1および第2の整流素子は、前記一对の接続ライン同士の間において、互いに直列接続されており、

前記共振インダクタおよび前記1次側巻線は、前記第1および第2のスイッチング素子同士の接続点である第1の接続点と、前記第1および第2の整流素子同士の接続点である第2の接続点との間において、互いに順不同で直列接続されており、

前記共振コンデンサは、前記第2の接続点と、前記一对の接続ラインのうちの一方の接続ラインとの間に、配置されており、

前記駆動部は、

前記電流検出部によって、前記少なくとも一方の整流素子において前記電流が流れていることが検出された場合には、

前記第1および第2のスイッチング素子が、いずれもオフ状態に設定されるように、前記スイッチング駆動を行う
スイッチング電源装置。

[請求項2]

前記電流検出部は、

前記少なくとも一方の整流素子における順方向電圧降下に対応する電圧値が、第1の閾値以上となった場合に、

前記電流が流れているとの検出結果を出力する

請求項1に記載のスイッチング電源装置。

[請求項3]

前記インバータ回路は、前記少なくとも一方の整流素子に対して直列接続された抵抗素子を、更に含んでおり、

前記電流検出部は、

前記抵抗素子における両端間の電圧値が、第2の閾値以上となった場合（前記抵抗素子に流れる電流値が、（前記第2の閾値／前記抵抗素子の抵抗値）以上となった場合）に、

前記電流が流れているとの検出結果を出力し、

前記両端間の電圧値が前記第2の閾値未満となった場合（前記電流値が、（前記第2の閾値／前記抵抗値）未満となった場合）、

前記電流が流れていないとの検出結果を出力する

請求項1に記載のスイッチング電源装置。

[請求項4]

前記駆動部は、前記第1および第2のスイッチング素子がそれぞれ、固定された時比率にてスイッチング動作すると共に、スイッチング周波数が可変動作するように、前記スイッチング駆動を行う

請求項1ないし請求項3のいずれか1項に記載のスイッチング電源装置。

[請求項5]

前記複数の整流素子がそれぞれ、スイッチング素子により構成されており、前記整流回路が、同期整流回路となっている

請求項 1 ないし請求項 4 のいずれか 1 項に記載のスイッチング電源装置。

[請求項 6] 前記共振インダクタが、前記トランスにおける漏れインダクタンスにより構成されている


請求項 1 ないし請求項 5 のいずれか 1 項に記載のスイッチング電源装置。

[請求項 7] 請求項 1 ないし請求項 6 のいずれか 1 項に記載のスイッチング電源装置と、


前記入力端子対に対して前記入力電圧を供給する電源と
を備えた電力供給システム。

[図2]


比較例



[図3]


比較例

[図4]




[図5]

変形例 1



[図6]

変形例 2



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2021/007895

A. CLASSIFICATION OF SUBJECT MATTER

H02M 3/28 (2006.01) i

FI: H02M3/28 Q; H02M3/28 C

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H02M3/28

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2021
Registered utility model specifications of Japan	1996-2021
Published registered utility model applications of Japan	1994-2021

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2011-200094 A (SKYNET ELECTRONICS CO LTD) 06 October 2011 (2011-10-06) entire text, all drawings	1-7
A	JP 2017-229140 A (SHINDENGEN ELECTRIC MFG) 28 December 2017 (2017-12-28) entire text, all drawings	1-7
A	JP 2012-29395 A (SONY CORP) 09 February 2012 (2012-02-09) entire text, all drawings	1-7
A	JP 2012-157092 A (SANKEN ELECTRIC CO LTD) 16 August 2012 (2012-08-16) entire text, all drawings	1-7

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
12 May 2021 (12.05.2021)

Date of mailing of the international search report
25 May 2021 (25.05.2021)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2021/007895

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
JP 2011-200094 A	06 Oct. 2011	US 2011/0228566 A1	
JP 2017-229140 A	28 Dec. 2017	(Family: none)	
JP 2012-29395 A	09 Feb. 2012	US 2012/0020118 A1	
		CN 102347690 A	
JP 2012-157092 A	16 Aug. 2012	US 2012/0188797 A1	

A. 発明の属する分野の分類（国際特許分類（IPC）） H02M 3/28(2006.01)i FI: H02M3/28 Q; H02M3/28 C														
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H02M3/28 最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922 - 1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971 - 2021年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996 - 2021年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994 - 2021年</td> </tr> </table> 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）			日本国実用新案公報	1922 - 1996年	日本国公開実用新案公報	1971 - 2021年	日本国実用新案登録公報	1996 - 2021年	日本国登録実用新案公報	1994 - 2021年				
日本国実用新案公報	1922 - 1996年													
日本国公開実用新案公報	1971 - 2021年													
日本国実用新案登録公報	1996 - 2021年													
日本国登録実用新案公報	1994 - 2021年													
C. 関連すると認められる文献														
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号												
A	JP 2011-200094 A（天網電子股分有限公司）06.10.2011（2011 - 10 - 06） 全文，全図	1-7												
A	JP 2017-229140 A（新電元工業株式会社）28.12.2017（2017 - 12 - 28） 全文，全図	1-7												
A	JP 2012-29395 A（ソニー株式会社）09.02.2012（2012 - 02 - 09） 全文，全図	1-7												
A	JP 2012-157092 A（サンケン電気株式会社）16.08.2012（2012 - 08 - 16） 全文，全図	1-7												
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。														
<table border="0"> <tr> <td>* 引用文献のカテゴリー</td> <td>“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの</td> </tr> <tr> <td>“A” 特に関連のある文献ではなく、一般的技術水準を示すもの</td> <td>“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの</td> </tr> <tr> <td>“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの</td> <td>“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの</td> </tr> <tr> <td>“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）</td> <td>“&” 同一パテントファミリー文献</td> </tr> <tr> <td>“O” 口頭による開示、使用、展示等に言及する文献</td> <td></td> </tr> <tr> <td>“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献</td> <td></td> </tr> </table>			* 引用文献のカテゴリー	“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの	“A” 特に関連のある文献ではなく、一般的技術水準を示すもの	“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの	“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの	“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）	“&” 同一パテントファミリー文献	“O” 口頭による開示、使用、展示等に言及する文献		“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献	
* 引用文献のカテゴリー	“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの													
“A” 特に関連のある文献ではなく、一般的技術水準を示すもの	“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの													
“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの													
“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）	“&” 同一パテントファミリー文献													
“O” 口頭による開示、使用、展示等に言及する文献														
“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献														
国際調査を完了した日 12.05.2021		国際調査報告の発送日 25.05.2021												
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 栗栖 正和 5G 3987 電話番号 03-3581-1101 内線 3526												

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2021/007895

引用文献			公表日	パテントファミリー文献			公表日
JP	2011-200094	A	06.10.2011	US	2011/0228566	A1	
JP	2017-229140	A	28.12.2017	(ファミリーなし)			
JP	2012-29395	A	09.02.2012	US	2012/0020118	A1	
				CN	102347690	A	
JP	2012-157092	A	16.08.2012	US	2012/0188797	A1	