


公告本

申請日期：98.7.4 案號：90116334
 類別：H03H 7/00

(以上各欄由本局填註)

發明專利說明書		486861
一、 發明名稱	中文	用於多頻帶功率放大器之阻抗匹配電路
	英文	
二、 發明人	姓名 (中文)	1. 劉士平 2. 邱永年 3. 王增川
	姓名 (英文)	1. Shih-Ping Liu 2. Yung-Nien Chiu 3. Tseng-Chuan Wang
	國籍	1. 中華民國 2. 中華民國 3. 中華民國
	住、居所	1. 高雄市三民區重慶街7巷28號 2. 花蓮市中美九街58巷63號 3. 台北市金門街12巷13弄1號4樓
三、 申請人	姓名 (名稱) (中文)	1. 財團法人工業技術研究院
	姓名 (名稱) (英文)	1. INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE
	國籍	1. 中華民國
	住、居所 (事務所)	1. 新竹縣竹東鎮中興路四段一九五號
	代表人 姓名 (中文)	1. 翁政義
	代表人 姓名 (英文)	1.
		

本案已向

國(地區)申請專利

申請日期

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無



五、發明說明 (1)

發明背景

本發明係有關於一種用於多頻帶功率放大器之阻抗匹配電路 (multi-band matching circuit for a power amplifier)，其係利用本發明設計之具有1對多路徑 (one-to-multiple path) 之阻抗匹配電路來有效地將射頻信號 (RF : radio frequency) 自一輸入埠傳送至相對應之多輸出埠而沒有冗餘波帶 (spurious) 效應。

在無線通訊 (wireless communication) 中，多頻操作已是無可避免的方式。目前的無線通訊系統中，傳統上可以只使用一功率放大器來操作於各頻帶中，參考第1圖，也可在每一頻帶中各使用一對應的功率放大器 (未顯示)。例如，在 GSM/DCS 雙頻手機中，可只使用一如第1圖所示之功率放大器 120 來處理 900MHz / (1800MHz 或 1900MHz) 的信號傳送。也可以在 GSM 中使用 900MHz 頻帶的功率放大器來傳送信號，而在 DCS 中使用 1800MHz 或 1900MHz 頻帶的功率放大器來傳送信號。如第1圖所示，具有節省成本的優點。但是，在此例中，該放大器 120 經由匹配電路 140 使其輸出阻抗對多頻帶之天線阻抗產生正確的功率匹配，假設 50 歐姆 (ohm)，致使輸入信號 110 產生正確的操作功率輸出 151、152...。在一單傳輸路徑中使用切換器或諧振器以改變不同頻帶中該匹配網路之阻抗係為此問題之一可能解決方案。然而，此方式具有較複雜線路的問題，因此，提出如上述後者之另一解決方案。

在此例中，複輸出埠之使用具有較易於連接不同頻帶



五、發明說明 (2)


濾波器及傳送/接收切換器之優點。為了設計一複輸出埠之多頻匹配網路，在一放大器輸出處使用分開之切換性匹配網路係為一解決方案。然而，一具有功率管理能力 (power handling capability) 及低插入損耗 (insertion loss) 之佔體積又費成本之切換器在此網路是有需要的，而這並不是令人滿意的結果。

又一解決方案係於多頻帶應用之複傳輸路徑中使用正確的不同操作頻帶諧振器 (見美國專利號碼 5,969,582)。然而，這類方式較缺乏設計上的彈性來得到多頻帶功率放大器之最佳匹配。

有鑑於此，本發明之一目的係提供一以較具設計彈性來產生最佳匹配之具有一輸入埠及多輸出埠之多頻帶匹配電路。

本發明係提供一以較具設計彈性來產生最佳匹配之具有一輸入埠及多輸出埠之多頻帶匹配電路。該匹配電路具有複數個頻帶路徑，每一頻帶路徑 (path) 包括一用以在所需頻帶中匹配它的輸出入埠阻抗之阻抗匹配網路 (impedance matching network)；及一濾出其它頻帶中之射頻信號之短路電路 (short circuit)。各頻帶路徑進一步包括一用以提供不同頻帶中不同幅度及極性 (sign) (電感性或電容性) 之電抗以具有較佳多頻匹配彈性之緩衝諧振器 (buffer-resonator)。

圖示之簡單說明



五、發明說明 (3)

為讓本發明之上述及其它目的、特徵、與優點能更顯而易見，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

第1圖係一傳統上包括一多頻帶匹配電路及一功率放大器之部份發射器(transmitter)示意圖；

第2圖顯示本發明用於多頻帶之阻抗匹配電路之方塊示意圖；

第3a圖係根據本發明顯示一雙頻帶匹配電路之一實施例；

第3b圖顯示在第3a圖中操作於第一頻帶之等效電路圖；

第3c圖顯示在第3a圖中操作於第二頻帶之等效電路圖；


第4圖係根據本發明顯示一雙頻帶匹配電路之另一實施例；及

第5圖係根據本發明顯示一雙頻帶匹配電路之另一實施例。

較佳實施例之詳細說明

下列各圖式中係以相同符號代表相同元件。

參考第2圖，為便於說明起見，以一雙頻帶阻抗匹配電路為例。在第2圖中，該電路包括緩衝諧振器212及222、接地之短路電路214及224、及匹配網路218及228。該緩衝諧振器於不同頻帶中提供不同電抗值及符號(sign)



五、發明說明 (4)

(電感性或電容性)，因而對於多頻匹配可具有較高彈性。組成該緩衝諧振器之電感器及電容器可經由選擇來產生用於多頻帶匹配之最佳阻抗。另外，該緩衝諧振器作用如一在該短路電路及該輸入埠間之緩衝以阻止所需信號在所需頻帶中被該短路電路反射。該短路電路係一用以濾出不要頻帶中之射頻(RF)信號之電路且其可簡單地利用一連接至接地之串接諧振電路來架構之，如一 $1/4$ 波長之開路段或 $1/2$ 波長短路段。該匹配網路係用以傳送需求頻帶內之RF信號至該輸出端且可以規劃為各型態網路，例如，L型、 π 型、T型。如第2圖所示，來自功率放大器之信號130(第1圖)多階分開成為第二頻帶210及第一頻帶222，兩頻帶分別依序經過一用以提供不同頻帶中不同幅度及符號之電抗以具有較佳多頻匹配彈性之緩衝諧振器(buffer-resonator)、一用以濾出其它頻帶之射頻信號之短路電路(short circuit)及一用以在所需頻帶中匹配它的輸出入埠阻抗之阻抗匹配網路(impedance matching network)，最後分別輸出兩分開之操作頻帶151及152，例如在臺灣手機上使用之900/1800MHz雙頻帶或在美國使用之900/1900MHz雙頻帶。為進一步說明，本發明提供一些電路設計實例如後述。

參考第3a圖，一雙頻帶匹配電路之一實施例。在第3a圖中，該雙頻帶匹配電路300包括一第一路徑310，用以傳送第一頻帶 f_1 之射頻(RF)信號至輸出埠151及一第二頻帶 f_2 之射頻(RF)信號至輸出埠152，其中頻率 f_1 係低於頻率




五、發明說明 (5)

 f_2 。

該第一路徑310包括一由一第一電感性元件L1及一第一電容性元件C1組成之平行諧振電路311、一由一第二電感性元件L2及一第二電容性元件C2組成之一串接諧振電路322及一包含一串接之第三電感性元件L5及一並聯之第三電容性元件C5之匹配網路388。路徑310之串接諧振電路322於頻帶 f_2 產生共振並在一預定頻率 f_2 頻帶下提供一帶拒凹口(bandstop notch)。根據系統規格需求，應有適當的凹口頻寬(notch bandwidth)之設計。據此，該串接諧振電路322提供對頻率 f_2 之高度反射因而阻止頻率 f_2 之頻帶信號被耦合至輸出埠151。更進一步，自路徑320中隔離連接在埠151之負載，如此，出現在 f_2 頻帶輸入埠130之阻抗則不受埠151負載所影響。另一方面，諧振電路322於 f_1 頻帶中呈現之電容並接著被視為一匹配元件。在諧振電路311中，選擇電感器L1及電容器C1以使電路311共振於頻率 f_1 及 f_2 之間，因此在頻率 f_1 頻帶中出現電感而在頻率 f_2 頻帶中出現電容。

路徑320包含一由電感器L3及電容器C3所組成之串接諧振電路333、一包含電感器L4及電容C4之串接諧振電路344及一包含一串接電感器L6及二並聯電容器C6及C7之匹配網路。類似於路徑310，在路徑320中，諧振電路344共振於 f_1 頻帶中並在一預定頻率 f_1 頻帶中提供一帶拒溝槽(bandstop notch)，其提供 f_1 頻帶一高度反射因而阻止 f_1 頻帶信號耦合至輸出埠152。又，此也將連接在埠152之負




五、發明說明 (6)

載自路徑310中隔離，致使出現在 f_1 頻帶中輸出埠130之阻抗不受埠152之負載影響。其間，諧振電路344在 f_2 頻帶中呈現電感性而被視為一匹配元件。在諧振電路333中，選擇電感器L3及電容器C3以使電路333共振於頻率 f_1 及 f_2 之間，因而在 f_1 頻帶中出現電容性而在 f_2 頻帶中出現電感性。

當一在 f_1 頻帶之信號被輸入至第3(a)圖之埠130時，該等效電路係示於第3(b)圖中。如上述，在路徑310中，由電感器L1及電容器C1形成該緩衝諧振器311作用如一串接電感器L11。由電感器L2及電容器C2形成之串接諧振電路322作用如一並聯電容器C22。在路徑320中，由電感器L4及電容器C4形成之串接諧振電路344共振如一接地之短路電路，因而阻止 f_1 信號耦合至輸出埠152。所以，由電感器L3及電容器C3形成之緩衝諧振器電路333作用如一並聯電容器C33，並可防止 f_1 信號在該輸入埠130下被短路。結果，與網路L5及C5結合之串接電感器L11及並聯電容器C22、C33形成一低通匹配網路以提供一50歐姆阻抗匹配至 f_1 頻帶中埠130之需求負載。

當一在 f_2 頻帶中之信號被輸入至第3(a)圖之埠130時，該等效電路係示於第3(c)圖中。在路徑320中，由電感器L3及電容器C3形成之緩衝諧振器333作用如一串接電感器L33，而由電感器L4及電容器C4形成之串接諧振電路344作用如一並聯電感器L44。在路徑310中，由電感器L4及電容器C4形成之串接諧振電路322共振如一接地之短路



五、發明說明 (7)



電路，而阻止 f_2 信號耦合至輸出埠151。因此，由電感器L1及電容器C1形成之緩衝諧振器電路311作用如一並聯電容器C11，並可防止 f_2 信號在該輸入埠130被短路。結果，與網路L44、C6、L6及C7結合之串接電感器L33及並聯電容器C11形成一低通匹配網路以提供一50歐姆阻抗匹配至 f_2 頻帶中埠130之需求負載。

由電感器L1及電容器C1形成之路徑310中該緩衝諧振器電路311係設計來共振於二操作頻帶 f_1 及 f_2 之間。因此，電路311作用如第3(b)圖所示之 f_1 頻帶中雷同於一串接電感器L11，也如第3(c)圖所示雷同於一串接電容器C11。類似地，由電感器L3及電容器C3形成之路徑320中該緩衝諧振器電路333係也設計來共振於二操作頻帶 f_1 及 f_2 之間。電路333作用如第3(b)圖所示之 f_1 頻帶中雷同於一串接電容器C33，也如第3(c)圖所示雷同於一串接電感器L33。正確的選擇C1、L1、C3及L3可以提供用於最佳阻抗匹配之L11、C11、L33及C33之需求值。設計彈性係因而增加，同時可更容易地得到最佳化之電路執行效率。今將以一設計實例(example)說明於下。

根據第3(a)圖電路設計一用於雙頻GSM 900MHz/DCS 1800MHz系統之阻抗匹配電路。若在該功率放大器所見之埠130之阻抗係為4.2歐姆，而在埠151及埠152之負載阻抗分別為50歐姆，則所設計之其餘元件值如下示：

其中， $L1=0.63\text{nH}$ ； $C1=21\text{pF}$ ； $L2=0.7\text{nH}$ ； $C2=12\text{pF}$ ；

$L3=1.6\text{nH}$ ； $C3=9\text{pF}$ ； $L4=15\text{nH}$ ； $C4=2\text{pF}$ ；





五、發明說明 (8)

$$L5=3.84\text{nH} ; C5=5.8\text{pF} ; L6=1.8\text{nH} ; C6=2.63\text{pF} ; \\ C7=7.8\text{pF} .$$

根據上列設計之阻抗匹配電路模擬之結果係顯示於附件A中，其不論是在GSM 900MHz或DCS 1800MHz皆具有低差入損失，進而擁有良好執行效率。

第4圖顯示本發明在一雙頻功率放大器中用於阻抗匹配之另一實施例。該雙頻匹配電路400具有一第一路徑410以傳送 f_1 頻帶中之RF信號至一輸出埠151及一第二路徑420以傳送 f_2 頻帶中之RF信號至一輸出埠152。頻率 f_1 係低於頻率 f_2 。路徑410及420係真正地分別類似第3(a)圖所示之路徑310及320，除了諧振LC電路322係以一具有頻率 f_2 之 $1/4$ 波長之並聯傳輸線開路段T1來取代，而諧振LC電路344係以一具有頻率 f_1 之 $1/4$ 波長之並聯傳輸線開路段T2來取代。在匹配網路488中，一額外電容器C8係用來協助阻抗匹配。該並聯傳輸線開路段T1可被視為一接地之串接諧振器，其於 f_2 頻帶共振並展現電容或電感於 f_1 頻帶中。該並聯傳輸線開路段T2也可被視為一接地之串接諧振器，其於 f_1 頻帶共振並展現電感或電容於 f_2 頻帶中。由電感L1及C1組成之平行諧振電路及由電感L3及C3組成之串接諧振電路兩者之行為對於與第3(a)圖有關之前述係一樣的。

根據第4圖而設計一用於雙頻GSM 900MHz/DCS 1800MHz系統之範例說明於下。該功率放大器示於埠130之阻抗係4.2歐姆，而在埠151及埠152之負載阻抗係50歐姆。使用微帶線結構來實現T1及T2。上述條件下設計之其



五、發明說明 (9)

餘元件值如下示：

其中， $L1=0.61\text{nH}$ ； $C1=21\text{pF}$ ； $C6=2.63\text{pF}$ ；

$L3=1.7\text{nH}$ ； $C3=8\text{pF}$ ； $C8=10\text{pF}$ ；

$L5=4.19\text{nH}$ ； $C5=6\text{pF}$ ；

$L6=1.8\text{nH}$ ； $C7=7.8\text{pF}$ ；

基板厚度 $T1$ 及 $T2$ 各為 14.7mil ；


基板之相對介電常數為 4.6 ；

$T1$ 寬度= $T2$ 寬度= 20mil ；

$T1$ 長度= 920mil ； $T2$ 長度= 1780mil 。

根據上列設計之阻抗匹配電路模擬之結果係顯示於附件B中，其不論是在 $\text{GSM } 900\text{MHz}$ 或 $\text{DCS } 1800\text{MHz}$ 皆具有低差入損失，進而擁有良好執行效率。

第5圖說明在一雙頻帶功率放大器中，本發明用於阻抗匹配之第二實施例。該雙頻帶匹配電路500具有一傳送 f_1 頻帶之射頻信號至一輸出埠151之第一路徑510及一傳送 f_2 頻帶之射頻信號至一輸出埠152之第一路徑520。頻率 f_1 係低於頻率 f_2 。路徑510及520係真正分別類似於第4圖所示之路徑410及420，但以頻率 f_2 之 $1/2$ 波長之並聯傳輸線短路段來取代開路段422且以頻率 f_1 之 $1/2$ 波長之並聯傳輸線短路段來取代開路段444。該並聯傳輸線短路段 $T1$ 可被視為一接地之串接諧振器，其共振於 f_2 頻帶且於 f_1 頻帶中呈現電容或電感性。該並聯傳輸線短路段 $T2$ 也可以視為一接地之串接諧振器，其共振於 f_1 頻帶且於 f_2 頻帶中呈現電感或電容性。使用第5圖雙頻帶結構必須避開一操作頻率係



五、發明說明 (10)

複數個另一操作頻率之情況。


雖然本發明已以一些較佳實施例揭露如上，然其並非用以限定本發明，任何熟知此技術之人士，在不脫離本發明之精神及範圍內，當可做更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



四、中文發明摘要 (發明之名稱：用於多頻帶功率放大器之阻抗匹配電路)

本發明係一種用於多頻帶功率放大器之阻抗匹配電路 (multi-band matching circuit for a power amplifier)，其係利用本發明設計之阻抗匹配電路可有效地將射頻信號(RF：radio frequency)自一輸入埠傳送至相對應之多輸出埠而沒有冗餘波帶(spurious)效應。該匹配電路包括複數個頻帶路徑，每一頻帶路徑(path)包括一用以在所需頻帶中匹配它的輸出入埠阻抗之阻抗匹配網路(impedance matching network)；及一濾出其它頻帶中之射頻信號之短路電路(short circuit)。

英文發明摘要 (發明之名稱：)



六、申請專利範圍

1. 一種用於多頻帶功率放大器之阻抗匹配電路，包括一用以自外部接收具有複數個頻帶信號之輸入端、用以輸出該複數個頻帶信號之複數個輸出端及複數個頻帶路徑，每一頻帶路徑(path)包括一阻抗匹配網路(impedance matching network)，用以在所需頻帶中匹配它的輸出入埠阻抗，以輸出所需之頻帶；及一短路電路(short circuit)，連接該阻抗匹配網路，用以濾出不需要之其它頻帶中之射頻信號。



2. 如申請專利範圍第1項之阻抗匹配電路，其中，每一頻帶路徑進一步包括一用以提供不同頻帶中不同幅度及極性(sign)之電抗以具有較佳多頻匹配彈性之緩衝諧振器(buffer-resonator)。

3. 如申請專利範圍第2項之阻抗匹配電路，其中，該緩衝諧振器(buffer-resonator)係為一電感元件並聯一電容元件，且一並聯端連接至該輸入端。

4. 如申請專利範圍第2項之阻抗匹配電路，其中，該緩衝諧振器(buffer-resonator)係為一電感元件串接一電容元件，且該緩衝諧振器之自由端連接至該輸入端。

5. 如申請專利範圍第1項之阻抗匹配電路，其中，該短路電路係為一電感元件串接一電容元件，且該短路電路之一自由端連接至該緩衝諧振器而該短路電路之另一自由端接地。

6. 如申請專利範圍第1項之阻抗匹配電路，其中，該短路電路係為一傳輸線開路段。



六、申請專利範圍

7. 如申請專利範圍第1項之阻抗匹配電路，其中，該短路電路係為傳輸線短路段。

8. 如申請專利範圍第1項之阻抗匹配電路，其中，該阻抗匹配網路係為一電感元件串聯至少一電容元件，且該電感元件之一端連接至該短路電路，另一端連接至該相對應輸出端，而該至少一電容元件之自由端接地。

9. 一種用於多頻帶功率放大器之阻抗匹配電路，包括：


一輸入埠，用以自外部接收一包含二頻帶之射頻信號及產生該二頻帶之輸出；

一第一輸出路徑，具有一連接該輸入埠之一頻帶輸出之第一緩衝諧振器、一連接該第一緩衝諧振器之第一短路電路、及一連接該第一短路電路及輸出一相對應頻帶之第一阻抗匹配網路；及

一第二輸出路徑，具有一連接該輸入埠之另一頻帶輸出之第二緩衝諧振器、一連接該第二緩衝諧振器之第二短路電路、及一連接該第二短路電路及輸出另一相對應頻帶之第二阻抗匹配網路。

10. 如申請專利範圍第9項之阻抗匹配電路，其中，該二頻帶一為900MHz；另一為1800MHz。

11. 如申請專利範圍第9項之阻抗匹配電路，其中，該二頻帶係一為900MHz而另一為1900MHz。



六、申請專利範圍

12. 如申請專利範圍第9之阻抗匹配電路，其中，該第一緩衝諧振器(buffer-resonator)係為一電感元件並聯一電容元件，且其中之一並聯端連接至該輸入端。

13. 如申請專利範圍第9之阻抗匹配電路，其中，該第二緩衝諧振器(buffer-resonator)係為一電感元件並聯一電容元件，且其中之一並聯端連接至該輸入端。

14. 如申請專利範圍第9項之阻抗匹配電路，其中，該第一緩衝諧振器(buffer-resonator)係為一電感元件串接一電容元件，且該緩衝諧振器之自由端連接至該輸入端。


15. 如申請專利範圍第9項之阻抗匹配電路，其中，該第二緩衝諧振器(buffer-resonator)係為一電感元件串接一電容元件，且該緩衝諧振器之自由端連接至該輸入端。

16. 如申請專利範圍第9項之阻抗匹配電路，其中，該第一短路電路係為一電感元件串接一電容元件，且該短路電路自由端連接至該緩衝諧振器而該電感元件之自由端接地。

17. 如申請專利範圍第9項之阻抗匹配電路，其中，該第二短路電路係為一電感元件串接一電容元件，且該短路電路之一自由端連接至該緩衝諧振器而另一自由端接地。

18. 如申請專利範圍第9項之阻抗匹配電路，其中，該第一短路電路係為一傳輸線開路段。

19. 如申請專利範圍第9項之阻抗匹配電路，其中，該第二短路電路係為一傳輸線開路段。



六、申請專利範圍


20. 如申請專利範圍第9項之阻抗匹配電路，其中，該第一短路電路係一傳輸線短路段。

21. 如申請專利範圍第9項之阻抗匹配電路，其中，該第二短路電路係一傳輸線短路段。


22. 如申請專利範圍第10項之阻抗匹配電路，其中，該第一阻抗匹配網路係為一電感元件串聯至少一電容元件，且該電感元件之一端連接至該短路電路，另一端連接至該相對應輸出端，而該至少一電容元件之自由端接地。

23. 如申請專利範圍第10項之阻抗匹配電路，其中，該第二阻抗匹配網路係為一電感元件串聯至少一電容元件，且該電感元件之一端連接至該短路電路，另一端連接至該相對應輸出端，而該至少一電容元件之自由端接地。







第 1 圖




第 2 圖




第3a圖




第3b圖



第 3c 圖



第 4 圖



第 5 圖