

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5871387号
(P5871387)

(45) 発行日 平成28年3月1日(2016.3.1)

(24) 登録日 平成28年1月22日(2016.1.22)

(51) Int.Cl. F I
H03K 19/177 (2006.01) H03K 19/177

請求項の数 3 (全 56 頁)

<p>(21) 出願番号 特願2012-111152 (P2012-111152) (22) 出願日 平成24年5月15日 (2012.5.15) (65) 公開番号 特開2012-257216 (P2012-257216A) (43) 公開日 平成24年12月27日 (2012.12.27) 審査請求日 平成27年2月23日 (2015.2.23) (31) 優先権主張番号 特願2011-112045 (P2011-112045) (32) 優先日 平成23年5月19日 (2011.5.19) (33) 優先権主張国 日本国(JP)</p>	<p>(73) 特許権者 000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 (72) 発明者 米田 誠一 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (72) 発明者 西島 辰司 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 審査官 白井 孝治</p>
---	--

最終頁に続く

(54) 【発明の名称】 プログラマブルロジックデバイス

(57) 【特許請求の範囲】

【請求項1】

複数の論理回路を有する、複数の論理ブロックと、
 前記複数の論理ブロックと電気的に接続され、行方向または列方向に延設された複数の配線と、

前記複数の配線の電気的接続を制御する複数のプログラマブルスイッチと、を有し、
 前記プログラマブルスイッチは、第1のトランジスタと、第2のトランジスタと、を有し、

前記第1のトランジスタのソース電極またはドレイン電極の一方は、前記複数の配線の
一と電気的に接続され、

前記第1のトランジスタのソース電極またはドレイン電極の他方は、前記複数の配線の
他の一と電気的に接続され、

前記第2のトランジスタのソース電極またはドレイン電極の一方は、前記第1のトラン
ジスタのゲート電極と電気的に接続され、

前記第1のトランジスタのチャネル形成領域は、単結晶シリコンに設けられ、

前記第2のトランジスタのチャネル形成領域は、酸化物半導体層に設けられ、

前記第1のトランジスタのゲート電極上に絶縁層を有し、

前記絶縁層の上面は平坦化され、

前記絶縁層上に、前記酸化物半導体層が設けられ、

前記第2のトランジスタのソース電極またはドレイン電極の他方から入力された電位を

、前記第1のトランジスタのゲート電極に保持する、プログラマブルロジックデバイス。

【請求項2】

請求項1において、

前記酸化物半導体層は、第1の領域と、第2の領域と、第3の領域と、を有し、

前記第1の領域および前記第2の領域は、前記第2のトランジスタのゲート電極をマスクとしたドーパントの添加によって形成されたものであり、

前記第1の領域および前記第2の領域に含まれるドーパントの濃度は、 5×10^{18} atoms/cm³以上 1×10^{22} atoms/cm³以下であり、

前記第3の領域は、水素濃度が 5×10^{18} atoms/cm³未満であり、チャンネル形成領域として機能し、前記酸化物半導体層の表面に垂直な方向に沿うようにc軸が配向した結晶部を有し、

前記結晶部は、一辺が100nm未満の立方体内に収まる大きさである、プログラマブルロジックデバイス。

【請求項3】

請求項1において、

前記酸化物半導体層は、第1の領域と、第2の領域と、第3の領域と、を有し、

前記第1の領域および前記第2の領域は、前記第2のトランジスタのゲート電極をマスクとしたドーパントの添加によって形成されたものであり、

前記第1の領域の導電率および前記第2の領域の導電率は、0.1S/cm以上1000S/cm以下であり、

前記第3の領域は、水素濃度が 5×10^{18} atoms/cm³未満であり、チャンネル形成領域として機能し、前記酸化物半導体層の表面に垂直な方向に沿うようにc軸が配向した結晶部を有し、

前記結晶部は、一辺が100nm未満の立方体内に収まる大きさである、プログラマブルロジックデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

プログラマブルロジックデバイスまたは当該プログラマブルロジックデバイスを用いた半導体装置に関する。また、当該半導体装置を用いた電子機器に関する。

【背景技術】

【0002】

通常、ICやLSIに代表される半導体集積回路は、製造時に回路構成を固定され、製造後に回路構成を変更することはできない。これに対して、プログラマブルロジックデバイス(PLD: Programmable Logic Device)と呼ばれる半導体集積回路は、複数の論理回路からなる論理ブロックを単位として、各論理ブロックが配線を介して電気的に接続される構造となっている。プログラマブルロジックデバイスでは、各論理ブロックの回路構成を電気信号によって制御することができる。

【0003】

これにより、プログラマブルロジックデバイスは、製造後も設計変更を行うことが可能となるので、プログラマブルロジックデバイスを用いることにより、半導体集積回路の設計、開発に費やされる期間およびコストを大幅に削減させることができる。

【0004】

プログラマブルロジックデバイスには、CPLD(Complex PLD)、FPGA(Field Programmable Gate Array)と呼ばれるものも存在する。いずれにおいても、各論理ブロック間の配線の交差部に設けられている、メモリ部に格納されたデータ(コンフィギュレーションデータ)に従ってスイッチの切換を行うプログラマブルスイッチによって各論理ブロックの接続を制御している。つまり、各論理ブロック間の配線接続を制御するプログラマブルスイッチにデータをプログラミングすることで、プログラマブルロジックデバイスの回路構成を変更することができる。

【0005】

プログラマブルロジックデバイスのメモリ部には、SRAM (Static Random Access Memory) などの揮発性メモリが主に用いられている。また、その一方で特許文献1に示すように、当該メモリ部に、フラッシュメモリのようにフローティングゲートトランジスタからなる不揮発性メモリを用いる技術も存在する。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開2002-374165号公報

【発明の概要】

10

【発明が解決しようとする課題】

【0007】

近年、電子機器の消費電力の低減は重要な課題として取り上げられており、電子機器に用いられる半導体集積回路の低消費電力化も強く求められている。そこで、消費電力低減のために、半導体装置全体またはその一部への電源電位の供給を一時的に遮断し、必要なときのみ必要な回路ブロックにおいて電源電位の供給を選択する駆動方法（以下、ノーマリーオフの駆動方法と呼ぶ）が提案されている。

【0008】

しかし、プログラマブルロジックデバイスにおいて、各論理ブロック間の配線接続を制御するプログラマブルスイッチのメモリ部に揮発性メモリを用いる場合、電源電位の供給が遮断された時に、メモリ部に格納されていたコンフィギュレーションデータが失われることになる。これにより、プログラマブルスイッチのメモリ部に揮発性メモリを用いたプログラマブルロジックデバイスでは、電源投入の度に、当該揮発性メモリにコンフィギュレーションデータを毎回書き込む必要がある。よって、電源投入を行ってからプログラマブルロジックデバイスを動作させるまでに大きな遅延時間が生じる。つまり、プログラマブルスイッチのメモリ部に揮発性メモリを用いたプログラマブルロジックデバイスにおいては、電源電位の供給を一時的に遮断するノーマリーオフの駆動方法を行うことが困難になる。

20

【0009】

また、プログラマブルロジックデバイスにおいて、各論理ブロック間の配線接続を制御するプログラマブルスイッチのメモリ部にフローティングゲートトランジスタを有する不揮発性メモリを用いる場合、ノーマリーオフの駆動方法を用いて電源電位の供給を一時的に遮断してもコンフィギュレーションデータは保持される。しかし、データを書き込む際にはフローティングゲートに電子を注入するので、高い電位が必要となり、書き込みに長い時間を必要とするという問題があった。また、当該書き込みの際のトンネル電流によりフローティングゲートのゲート絶縁層が劣化するという問題もある。

30

【0010】

上述の問題に鑑み、電源電位の供給が遮断されたときでもコンフィギュレーションデータの保持が可能で、電源投入後のプログラマブルロジックデバイスの起動時間が短い、低消費電力化が可能なプログラマブルロジックデバイスを提供することを課題の一とする。

40

【課題を解決するための手段】

【0011】

開示する発明の一態様では、各論理ブロック間の配線接続を制御するプログラマブルスイッチのメモリ部のトランジスタに、トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドバンドギャップ半導体である酸化物半導体材料を用いて当該トランジスタを構成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、電源電位の供給が遮断されたときでもコンフィギュレーションデータを保持することが可能となる。本明細書で開示するプログラマブルロジックデバイスの具体的な構成は以下ようになる。

【0012】

50

開示する発明の一態様は、複数の論理回路を有する、複数の論理ブロックと、複数の論理ブロックと電氣的に接続され、行方向または列方向に延設された複数の配線と、複数の配線の交差する部分にそれぞれ設けられ、当該交差する部分における複数の配線の接続を制御する複数の配線選択回路と、を有し、複数の配線選択回路それぞれは、当該交差する部分における複数の配線の二と電氣的に接続され、当該配線の二の接続を制御する、少なくとも一以上のプログラマブルスイッチと、を有し、プログラマブルスイッチは、複数の配線の二と、ソース電極またはドレイン電極の一方が電氣的に接続され、複数の配線の他の二と、ソース電極またはドレイン電極の他方が電氣的に接続される第1のトランジスタと、第1のトランジスタのゲート電極と、ソース電極またはドレイン電極の一方が電氣的に接続される第2のトランジスタと、を有し、第2のトランジスタは酸化物半導体層を含み、第2のトランジスタのソース電極またはドレイン電極の他方から入力された電位を、第1のトランジスタのゲート電極に保持する、プログラマブルロジックデバイスである。

10

【0013】

また、上記において、第2のトランジスタのソース電極またはドレイン電極の一方と、第1のトランジスタのゲート電極との間に、インバータが電氣的に接続された構成としても良い。さらに、第1のトランジスタのソース電極またはドレイン電極の一方と、ソース電極またはドレイン電極の一方が電氣的に接続され、第1のトランジスタのソース電極またはドレイン電極の他方と、ソース電極またはドレイン電極の他方が電氣的に接続され、第2のトランジスタのソース電極またはドレイン電極の一方と、ゲート電極が電氣的に接続される第3のトランジスタを有し、第3のトランジスタと第1のトランジスタは導電型が異なる構成としても良い。

20

【0014】

また、上記において、第1のトランジスタは、単結晶シリコンを用いて形成されることが好ましい。また、第2のトランジスタは、絶縁膜を介して第1のトランジスタの上に積層して形成され、且つ第2のトランジスタの少なくとも一部は、第1のトランジスタの少なくとも一部と重畳して形成されることが好ましい。また、第2のトランジスタの少なくとも一部は、第2のトランジスタを有するプログラマブルスイッチに隣接するプログラマブルスイッチが有する第1のトランジスタの少なくとも一部と重畳して形成されることが好ましい。

【0015】

30

また、第2のトランジスタのソース電極またはドレイン電極の一方に、一方の端子が電氣的に接続される容量素子を有する構成としても良い。

【0016】

開示する発明の他の一態様は、複数の論理回路を有する、複数の論理ブロックと、複数の論理ブロックと電氣的に接続され、行方向または列方向に延設された複数の配線と、複数の配線の交差する部分にそれぞれ設けられ、当該交差する部分における複数の配線の接続を制御する複数の配線選択回路と、を有し、複数の配線選択回路それぞれは、当該交差する部分における複数の配線の二と電氣的に接続され、当該配線の二の接続を制御する、少なくとも一以上のプログラマブルスイッチと、を有し、プログラマブルスイッチは、複数の配線の二と、ソース電極またはドレイン電極の一方が電氣的に接続され、複数の配線の他の二と、ソース電極またはドレイン電極の他方が電氣的に接続される第1のトランジスタと、前記複数の配線の二と、ソース電極またはドレイン電極の一方が電氣的に接続される第2のトランジスタと、第1のトランジスタのゲート電極と、ソース電極またはドレイン電極の一方が電氣的に接続される第3のトランジスタと、第2のトランジスタのゲート電極と、ソース電極またはドレイン電極の一方が電氣的に接続され、第3のトランジスタのゲート電極と、ゲート電極が電氣的に接続される第4のトランジスタと、を有し、第2のトランジスタと第1のトランジスタは導電型が異なり、第3のトランジスタおよび第4のトランジスタは酸化物半導体層を含み、第3のトランジスタのソース電極またはドレイン電極の他方から入力された第1の電位を、第1のトランジスタのゲート電極に保持し

40

50

、第4のトランジスタのソース電極またはドレイン電極の他方から入力された第1の電位と逆の極性の第2の電位を、第2のトランジスタのゲート電極に保持するプログラマブルロジックデバイスである。

【0017】

また、上記において第3のトランジスタまたは第4のトランジスタのソース電極またはドレイン電極の一方に、一方の端子が電氣的に接続される容量素子を有する構成としても良い。

【発明の効果】

【0018】

各論理ブロック間の配線接続を制御するプログラマブルスイッチのメモリ部のトランジスタに、トランジスタのオフ電流を十分に小さくすることができる、酸化物半導体のようなワイドバンドギャップ半導体を用いることにより、電源電位の供給が遮断されたときでもコンフィギュレーションデータを保持することが可能となる。これにより、電源投入後のコンフィギュレーションデータの書き込みを省略することが可能となるので、プログラマブルロジックデバイスの起動時間を短くすることができる。よって、プログラマブルロジックデバイスにノーマリーオフの駆動方法を用いて、低消費電力化を図ることができる。

10

【図面の簡単な説明】

【0019】

【図1】本発明の一態様に係るプログラマブルロジックデバイスを説明する回路図。

20

【図2】本発明の一態様に係るプログラマブルロジックデバイスの一部を説明する回路図。

【図3】本発明の一態様に係るプログラマブルロジックデバイスの一部を説明する回路図。

【図4】本発明の一態様に係るプログラマブルロジックデバイスの一部を説明する回路図。

【図5】本発明の一態様に係るプログラマブルロジックデバイスの一部を説明する回路図。

【図6】プログラマブルロジックデバイスの作製工程を示す図。

【図7】プログラマブルロジックデバイスの作製工程を示す図。

30

【図8】プログラマブルロジックデバイスの作製工程を示す図。

【図9】プログラマブルロジックデバイスの作製工程を示す図。

【図10】携帯用の電子機器のブロック図。

【図11】電子書籍のブロック図。

【図12】酸化物の構造を説明する図。

【図13】酸化物の構造を説明する図。

【図14】酸化物の構造を説明する図。

【図15】酸化物の構造を説明する図。

【図16】計算によって得られた移動度のゲート電圧依存性を説明する図。

【図17】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図

40

【図18】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図

【図19】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図

【図20】計算に用いたトランジスタの断面構造を説明する図。

【図21】酸化物半導体膜を用いたトランジスタ特性のグラフ。

【図22】試料Aおよび試料BのXRDスペクトルを示す図。

【図23】トランジスタのオフ電流と測定時基板温度との関係を示す図。

【図24】 I_{ds} および電界効果移動度の V_{gs} 依存性を示す図。

50

【図 25】基板温度としきい値電圧の関係および基板温度と電界効果移動度の関係を示す図。

【図 26】測定に用いたトランジスタの平面図と断面構造を説明する図。

【図 27】プログラマブルロジックデバイスの構造の一部を説明する平面図。

【図 28】プログラマブルロジックデバイスの構造の一部を説明する平面図。

【図 29】本発明の一態様に係るプログラマブルロジックデバイスを説明する回路図。

【発明を実施するための形態】

【0020】

以下では、実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

10

【0021】

なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れかわることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れかえて用いることができるものとする。

【0022】

「電氣的に接続」には、「何らかの電氣的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電氣的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限はない。例えば、「何らかの電氣的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

20

【0023】

回路図上は独立している構成要素どうしが電氣的に接続しているように図示されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一つの導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において電氣的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

【0024】

「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

30

【0025】

図面において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。

【0026】

「第1」、「第2」、「第3」などの序数詞は、構成要素の混同を避けるために付すものである。

40

【0027】

(実施の形態1)

本実施の形態では、開示する発明の一態様に係るプログラマブルロジックデバイスの回路構成について、図1乃至図5を参照して説明する。

【0028】

開示する発明の一態様に係る、プログラマブルロジックデバイスの構成を図1(A)に示す。プログラマブルロジックデバイスは、複数の論理回路を有する複数の論理ブロック10と、複数の論理ブロック10と電氣的に接続された複数の配線11と、複数の配線11が交差する部分に設けられたスイッチマトリクス12と、を有する。複数の論理ブロック10は、図1(A)に示すように、マトリクス状に設けることが好ましい。配線11

50

は、各論理ブロック10の間に少なくとも1本以上設けられるように、行方向または列方向に延設して設けられる。また、行方向に延設された複数の配線11と列方向に延設された複数の配線11とが交差する部分にスイッチマトリクス12が設けられる。図1(A)に示すように、複数の論理ブロック10の外周部を囲むように複数の配線11および複数のスイッチマトリクス12が設けられる。

【0029】

なお、論理ブロック10は必ずしもマトリクス状に間隔を空けて設ける必要はなく、例えば、複数の論理ブロック10の間に配線11を設けずに、行方向または列方向に隣接させて設けて設置してもよい。その場合配線11は、行方向または列方向に隣接された複数の論理ブロック群の間に少なくとも1本以上設けられる。また、行方向に延設された複数の配線11または列方向に延設された複数の配線11が交差する部分にスイッチマトリクス12が設けられる。また、複数の論理ブロック10の外周部を囲むように複数の配線11および複数のスイッチマトリクス12を設けても良い。論理ブロック10を構成する論理回路は、任意の論理回路を用いることができ、論理ゲートを用いても良いし、論理ゲートを組み合わせた組み合わせ論理回路を用いても良い。

10

【0030】

また、論理ブロック10、配線11およびスイッチマトリクス12の個数は適宜設定すればよく、図1中に示す数に限られるものではない。

【0031】

また、プログラマブルロジックデバイスは、更に、マルチプライヤ(乗算器)や、RAM(Random Access Memory)ブロックや、PLL(Phase Locked Loop)ブロックや、I/O(Input/Output)エレメントを有してもよい。マルチプライヤ(乗算器)は、複数のデータの乗算を高速で行う機能を有する。RAMブロックは、メモリとして任意のデータを記憶する機能を有する。PLLブロックは、クロック信号をプログラマブルロジックデバイス内部の回路に供給する機能を有する。I/Oエレメントは、プログラマブルロジックデバイスと外部回路との信号の受け渡しを制御する機能を有する。

20

【0032】

論理ブロック10は、複数の論理回路を有しており、当該複数の論理回路から所望の論理回路を選択して接続することにより、所望の論理機能を有する論理回路を形成することができる。このような論理ブロック10は、格納されたデータに応じて接続の切り替えを行うスイッチを設け、当該スイッチを介して複数の論理回路を接続する構成とすることにより形成することができる。

30

【0033】

また、上記のような論理ブロック10は、複数の論理回路を用いてルックアップテーブルを構成することにより形成することもできる。ここで、ルックアップテーブルは、入力信号に対して、各論理ブロックに設けられたメモリに格納されたデータに応じた演算処理を行って出力信号を出力することができる。

【0034】

また、論理ブロック10には、フリップフロップやカウンタ回路などの順序回路が含まれてもよく、例えば、シフトレジスタなどを一緒に設けても良い。

40

【0035】

図1(A)に示すスイッチマトリクス12の構成を図1(B)に示す。スイッチマトリクス12は、図1(B)に示すように、行方向に延設された複数の配線11の一と列方向に延設された複数の配線11の一とが交差する部分に配線選択回路13を有する。

【0036】

さらに図1(B)に示す配線選択回路13の構成を図2(A)に示す。配線選択回路13は、配線11a乃至配線11d、およびプログラマブルスイッチ30a乃至プログラマブルスイッチ30fを有している。配線11aは、プログラマブルスイッチ30aを介して配線11bと、プログラマブルスイッチ30eを介して配線11cと、プログラマブル

50

スイッチ30dを介して配線11dと、電氣的に接続されている。また、配線11bは、プログラマブルスイッチ30bを介して配線11cと、プログラマブルスイッチ30fを介して配線11dと、電氣的に接続されている。また、配線11cは、プログラマブルスイッチ30cを介して配線11dと、電氣的に接続されている。

【0037】

ここで、配線11aおよび配線11cは、図1(A)および図1(B)において、行方向に延設された配線11に相当するが、配線選択回路13において行方向以外の方向にも分岐させることができる。例えば、図2(A)に示すように、行方向に延設された配線11aはプログラマブルスイッチ30aおよびプログラマブルスイッチ30dによって配線11bと11dに電氣的に接続させて列方向に分岐させることができる。また同様に、配線11bおよび配線11dは、図1(A)および図1(B)において、列方向に延設された配線11に相当するが、配線選択回路13のプログラマブルスイッチ30a乃至30dによって行方向にも分岐させることができる。

10

【0038】

なお、図2(A)に示される配線選択回路13では、配線を4本(配線11a乃至配線11d)設けたが、本実施の形態に示す配線選択回路13はこれに限られるものではない。配線選択回路に設けられる配線の本数はプログラマブルロジックデバイスの配線の本数に応じて決定されるので、適宜2本以上の配線を設ければよく、配線の数に応じてプログラマブルスイッチも設ければよい。

【0039】

ここでプログラマブルスイッチ30a乃至プログラマブルスイッチ30fは、格納されたデータ(以下コンフィギュレーションデータとも呼ぶ。)に応じて配線11a乃至配線11dのうちいずれか二つの接続を制御する。よって、配線選択回路13は、プログラマブルスイッチ30a乃至プログラマブルスイッチ30fを切り替えることで、配線11a乃至配線11dを所望の接続関係とすることができる。

20

【0040】

つまり、スイッチマトリクス12の各配線11の交差する部分に設けられた配線選択回路13において、プログラマブルスイッチを切り替えることで、複数の論理ブロック10のうち所望の論理ブロック10を選択して接続することができる。これにより、所望の論理機能を有するプログラマブルロジックデバイスを形成することができる。このようにスイッチマトリクス12を設けることにより、二つの所望の論理ブロック10を、間に別の論理ブロック10を介することなく、直接接続することが可能になる。

30

【0041】

図2(A)に示すプログラマブルスイッチ30a乃至プログラマブルスイッチ30fに対応するプログラマブルスイッチ30の構成を図2(B)に示す。図2(B)に示すプログラマブルスイッチは、端子Aと、端子Bと、メモリ部32およびスイッチ部34からなる。

【0042】

プログラマブルスイッチ30は、メモリ部32に格納されたコンフィギュレーションデータによりスイッチ部34を制御し、端子Aと端子Bの接続を制御する。端子Aおよび端子Bは、それぞれ配線選択回路13に設けられた複数の配線11の一と電氣的に接続されている。スイッチ部34は、端子Aおよび端子Bを介して配線選択回路13に設けられた配線11と電氣的に接続されている。メモリ部32は、メモリ部に格納するコンフィギュレーションデータの電位を入力するデータ線Dと電氣的に接続され、メモリ部へのコンフィギュレーションデータの書き込みを制御する信号を入力するワード線Wと電氣的に接続され、コンフィギュレーションデータを格納するノードにおいて、スイッチ部34と電氣的に接続されている。

40

【0043】

プログラマブルスイッチ30が有するメモリ部32の構成を図2(C)に示す。図2(C)に示すように、メモリ部32は、スイッチ部34と電氣的に接続されるソース電極ま

50

たはドレイン電極の一方と、データ線Dと電氣的に接続されるソース電極またはドレイン電極の他方と、ワード線Wと電氣的に接続されるゲート電極と、を有する、トランジスタ40で構成されている。ここで、トランジスタ40として、オフ電流が極めて低いトランジスタを用い、当該トランジスタ40がオフ状態の時、スイッチ部34と電氣的に接続されるソース電極またはドレイン電極の一方にコンフィギュレーションデータに対応する電位を保持することができる。例えば、ソース電極またはドレイン電極の一方が高電位の状態を「1」に対応させ、ソース電極またはドレイン電極の一方が低電位の状態を「0」に対応させることによって、1ビットのコンフィギュレーションデータを記憶することができる。

【0044】

オフ電流が極めて低いトランジスタは、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い、ワイドバンドギャップ半導体を、チャネル形成領域に含むものとする。シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い、ワイドバンドギャップ半導体の一例として、炭化珪素(SiC)、窒化ガリウム(GaN)などの化合物半導体、In-Ga-Zn-O系酸化物半導体などの金属酸化物でなる酸化物半導体などを適用することができる。本実施の形態において、メモリ部32に用いるオフ電流の極めて低いトランジスタとしては、酸化物半導体を含むものを用いることとし、回路図においては、酸化物半導体を用いたトランジスタであることを示すために、OSの符号を併せて付す場合がある。

【0045】

メモリ部32およびスイッチ部34を有するプログラマブルスイッチ30の具体的な回路構成を図3(A)に示す。図3(A)に示すプログラマブルスイッチは、端子Aとソース電極またはドレイン電極の一方とが電氣的に接続され、当該プログラマブルスイッチの端子Bとソース電極またはドレイン電極の他方とが電氣的に接続されるトランジスタ112と、トランジスタ112のゲート電極とソース電極またはドレイン電極の一方とが電氣的に接続され、データ線Dとソース電極またはドレイン電極の他方とが電氣的に接続され、ワード線Wとゲート電極とが電氣的に接続されるトランジスタ110と、を有する。

【0046】

端子Aは当該プログラマブルスイッチの一方の端子であり、配線選択回路13に設けられた複数の配線11の一と電氣的に接続されているものとする。また、端子Bは当該プログラマブルスイッチの他方の端子であり、配線選択回路13に設けられた複数の配線11の他の一と電氣的に接続されているものとする。また、トランジスタ110は、図2(B)に示すメモリ部32に対応し、酸化物半導体層を含んで形成される。また、トランジスタ112は、図2(B)に示すスイッチ部34に対応する。なお、トランジスタ112の導電型は、n型としてもよいし、p型としてもよい。本実施の形態では、トランジスタ112の導電型をn型とする。

【0047】

図3(A)に示すプログラマブルスイッチは、トランジスタ110のソース電極またはドレイン電極の一方とトランジスタ112のゲート電極とが電氣的に接続されたノード(以下ノードFGとも表記する)にコンフィギュレーションデータに対応する電位を与え、当該電位をノードFGに保持することにより、端子Aと端子Bを導通状態とするか非導通状態とするかを選択することができる。以下にプログラマブルスイッチにおけるコンフィギュレーションデータの書き込みおよび保持の動作について説明する。

【0048】

まず、ワード線Wの電位をトランジスタ110がオン状態となる電位にしてトランジスタ110をオン状態とする。これによりデータ線Dの電位がノードFGに与えられる。つまり、トランジスタ112のゲート電極に所定の電位が与えられる(データの書き込み)。ここで、当該所定の電位が高電位の場合、n型のトランジスタ112がオン状態となり、端子Aと端子Bが導通状態となる。また、当該所定の電位が低電位の場合、n型のトランジスタ112がオフ状態となり、端子Aと端子Bが非導通状態となる。

10

20

30

40

50

【 0 0 4 9 】

データ線 D の電位をノード F G に書き込んだ後、当該データ線 D の電位を保持した状態で、ワード線 W の電位をトランジスタ 1 1 0 がオフ状態となる電位にしてトランジスタ 1 1 0 をオフ状態とする。トランジスタ 1 1 0 は、酸化物半導体のようなワイドギャップ半導体を用いられており、オフ電流が極めて低いので、ノード F G に与えられた所定の電位が保持されることになる（データの保持）。つまり、トランジスタ 1 1 2 のゲート電極の所定の電位が保持されるので、トランジスタ 1 1 2 の接続状態も保持されることになる。これにより、図 3 (A) に示すプログラマブルスイッチの接続状態を電源電位の供給無しで保持することが可能になる。

【 0 0 5 0 】

このように、各論理ブロック間の配線接続を制御するプログラマブルスイッチのメモリ部のトランジスタに、トランジスタのオフ電流を十分に小さくすることができる、酸化物半導体のようなワイドバンドギャップ半導体を用いることにより、電源電位の供給が遮断されている間も長期間に渡ってコンフィギュレーションデータを保持し、プログラマブルスイッチの接続状態を保持することができる。これにより、プログラマブルロジックデバイス全体またはその一部への電源電位の供給を一時的に遮断し、必要なときのみ必要な回路ブロックにおいて電源電位供給を選択する駆動方法（ノーマリーオフの駆動方法）を用いて、当該プログラマブルスイッチを含む複数の論理ブロックへの電源電位の供給を遮断しても、各論理ブロック間の接続状態は保持される。よって、ノーマリーオフの駆動方法を用いて、電源投入を行うときに、コンフィギュレーションデータの書き込みを省略することが可能となるので、プログラマブルロジックデバイスの起動時間を短くすることができる。故に、本実施の形態に示すプログラマブルロジックデバイスで、ノーマリーオフの駆動方法を用いて低消費電力化を図ることができる。

【 0 0 5 1 】

また、トランジスタ 1 1 0 を介してコンフィギュレーションデータに応じた電位をノード F G に与えることで当該データを書き込むことができるので、プログラマブルスイッチのメモリ部にフローティングゲートを用いて電子注入でコンフィギュレーションデータを書き込む場合と比較して、書き込みに必要な電位および時間を大幅に低減することができる。また、フローティングゲートに電子注入を行うときに生じたトンネル電流によるゲート絶縁層の劣化の問題も生じないので、データの書き換え可能回数を増やすことができる。

【 0 0 5 2 】

また、一般的にプログラマブルロジックデバイスは、当該プログラマブルロジックデバイスを有する半導体装置の動作を停止した状態で、プログラマブルスイッチの切り替えを行なって各論理ブロック間の接続状態の変更を行う。これをコンフィギュレーションと呼ぶ。コンフィギュレーションに対して、当該半導体装置の動作中にコンフィギュレーションを行うことを動的コンフィギュレーションと呼ぶ。上述のように、本実施の形態に示すプログラマブルスイッチはコンフィギュレーションデータの書き込みが高速化されているので、動的コンフィギュレーションも容易に行うことができる。

【 0 0 5 3 】

また、上述のプログラマブルスイッチは、図 1 (A) に示す配線選択回路 1 3 だけでなく、図 1 (A) に示す論理ブロック 1 0 に用いて複数の論理回路の接続状態を記憶させておくこともできる。

【 0 0 5 4 】

また、図 3 (A) に示す構成とは異なるプログラマブルスイッチについて図 3 (B) 乃至図 3 (D)、図 4 (A) 乃至図 4 (C) および図 5 (A) 乃至図 5 (C) を用いて説明する。

【 0 0 5 5 】

図 3 (B) に示すプログラマブルスイッチは、一方の端子がノード F G と電氣的に接続し、他方の端子が一定の電位に固定される容量素子 1 1 6 を有する点において、図 3 (A

10

20

30

40

50

)に示すプログラマブルスイッチと異なる。ここで本実施の形態に示す容量素子116は他方の端子を接地させている。なお、その他の構成については図3(A)に示すプログラマブルスイッチの構成と同様である。

【0056】

このように容量素子116を設けることにより、データ線DからノードFGにコンフィギュレーションデータに応じた電位を入力する際にノードFGに与えられた電荷を容易に保持することができるので、プログラマブルスイッチのコンフィギュレーションデータの保持特性を容易に向上させることができる。またノードFGの寄生容量が十分大きい場合には、特別に容量素子を設けなくとも容量素子116を設ける場合と同様の効果を得ることもできる。

10

【0057】

また、図3(C)に示すプログラマブルスイッチは、トランジスタ110のソース電極またはドレイン電極の一方と、トランジスタ112のゲート電極との間にバッファ118を設けている点において、図3(A)に示すプログラマブルスイッチと異なる。ここでは、トランジスタ112のゲート電極を含むノードをノードFGとする。なお、その他の構成については図3(A)に示すプログラマブルスイッチの構成と同様である。

【0058】

このようにバッファ118を設けて、電源線からノードFGに電位を与えることにより、端子Aまたは端子Bの電位が変動しても、トランジスタ112の容量結合でノードFGの電位が変化することを防ぐことができる。また、バッファ118を設けることにより、データ線Dから入力した電位がトランジスタ110においてトランジスタ110のしきい値電位の分だけ電圧降下しても、電源電位に応じた電位をノードFGに入力することができる。

20

【0059】

また、図3(D)に示すプログラマブルスイッチは、トランジスタ110のソース電極またはドレイン電極の一方と、トランジスタ112のゲート電極との間にインバータ120を設けている点において、図3(A)に示すプログラマブルスイッチと異なる。ここでは、トランジスタ112のゲート電極を含むノードをノードFGとする。なお、その他の構成については図3(A)に示すプログラマブルスイッチの構成と同様である。ただし、データ線Dから入力された電位がインバータ120によって逆極性になるので、図3(A)に示すプログラマブルスイッチとトランジスタ112の動作が逆転することになる。

30

【0060】

このようにインバータ120を設けて、電源線からノードFGに電位を与えることにより、端子Aまたは端子Bの電位が変動しても、トランジスタ112の容量結合でノードFGの電位が変化することを防ぐことができる。また、インバータ120を設けることにより、データ線Dから入力した電位がトランジスタ110においてトランジスタ110のしきい値電位の分だけ電圧降下しても、電源電位に応じた電位をノードFGに入力することができる。

【0061】

また、図3(A)乃至図3(D)に示すプログラマブルスイッチにおいては、スイッチ部にトランジスタ112を用いたが、本実施の形態に係るスイッチ部の構成はこれに限られるものではない。スイッチ部を構成するトランジスタ112の代わりにトランスミッションゲート134を設けることもできる。

40

【0062】

例えば、図4(A)に示すような構成とすればよい。図4(A)に示すプログラマブルスイッチは、トランジスタ130とトランスミッションゲート134とインバータ144と、を有している。ここでトランスミッションゲート134は、n型のトランジスタとp型のトランジスタからなり、お互いにソース電極またはドレイン電極の一方を端子Aと電気的に接続し、お互いにソース電極またはドレイン電極の他方を端子Bと電気的に接続し、n型のトランジスタのゲート電極(ノードFG1)をトランジスタ130のソース電極

50

またはドレイン電極の一方と電氣的に接続し、p型のトランジスタのゲート電極（ノードFG2）をトランジスタ130のソース電極またはドレイン電極の一方とインバータ144を介して電氣的に接続している。トランジスタ130は、データ線Dとソース電極またはドレイン電極の他方が電氣的に接続され、ワード線Wとゲート電極とが電氣的に接続されている。ここで、トランジスタ130は、酸化物半導体層を含んで形成されるものとする。なお、図4（A）では、インバータ144をトランジスタ130のソース電極またはドレイン電極の一方とトランスミッションゲート134のp型のトランジスタのゲート電極との間に設けたが、これに限られることなく、インバータ144をトランジスタ130のソース電極またはドレイン電極の一方とトランスミッションゲート134のn型のトランジスタのゲート電極との間に設けてもよい。

10

【0063】

つまり、図4（A）に示すプログラマブルスイッチは、スイッチ部を構成するトランジスタ112の代わりにトランスミッションゲート134が設けられている点、およびトランスミッションゲート134の一方のトランジスタのゲート電極とトランジスタ130のソース電極またはドレイン電極の一方との間にインバータ144が設けられている点において、図3（A）に示すプログラマブルスイッチと異なる。

【0064】

プログラマブルスイッチのスイッチ部が一つのトランジスタで構成されている場合、当該トランジスタの接続状態（オン状態またはオフ状態のこと）を維持するには、当該トランジスタのソース電極またはドレイン電極にかかる最大電位（または最小電位）より当該トランジスタのしきい値電位分だけ高い（または低い）電位を、当該トランジスタのゲート電極にかける必要がある。しかし、上述のように、プログラマブルスイッチのスイッチ部にトランスミッションゲートを用いることにより、上記のしきい値電位分だけ高い（または低い）電位をゲート電極にかけなくてもスイッチングを行うことができるので、プログラマブルスイッチの低消費電力化を図ることができる。

20

【0065】

また、図4（B）に示すプログラマブルスイッチは、一方の端子がノードFG1と電氣的に接続し、他方の端子が一定の電位と電氣的に接続される容量素子136を有する点において、図4（A）に示すプログラマブルスイッチと異なる。ここで本実施の形態に示す容量素子136は他方の端子を接地させている。なお、その他の構成については図4（A）に示すプログラマブルスイッチの構成と同様である。

30

【0066】

このように容量素子136を設けることにより、データ線DからノードFG1にコンフィギュレーションデータに応じた電位を入力する際にノードFG1に与えられた電荷を容易に保持することができるので、プログラマブルスイッチのコンフィギュレーションデータの保持特性を容易に向上させることができる。またノードFG1の寄生容量が十分大きい場合には、特別に容量素子を設けなくとも容量素子136を設ける場合と同様の効果を得ることもできる。

【0067】

また、図4（C）に示すプログラマブルスイッチは、トランジスタ130のソース電極またはドレイン電極の一方と、トランスミッションゲート134のn型のトランジスタのゲート電極との間にバッファ146を設けている点において、図4（A）に示すプログラマブルスイッチと異なる。なお、その他の構成については図4（A）に示すプログラマブルスイッチの構成と同様である。

40

【0068】

このようにインバータ144およびバッファ146を設けて、電源線からノードFG1およびノードFG2に電位を与えることにより、端子Aまたは端子Bの電位が変動しても、トランスミッションゲート134を構成するトランジスタの容量結合でノードFG1およびノードFG2の電位が変化することを防ぐことができる。また、インバータ144およびバッファ146を設けることにより、データ線Dから入力した電位がトランジスタ1

50

30においてトランジスタ130のしきい値電位の分だけ電圧降下しても、電源電位に応じた電位をノードFG1およびノードFG2に入力することができる。

【0069】

また、図4(A)乃至図4(C)に示すプログラマブルスイッチにおいては、スイッチ部のトランスミッションゲート134の各ゲート電極に互いに逆極性の電位を入力するためにインバータ144を用いたが、本実施の形態に係るプログラマブルスイッチの構成はこれに限られるものではない。互いに逆極性の電位が入力されるデータ線Dとデータ線DB、およびそれぞれに電氣的に接続される酸化物半導体を含むトランジスタを用いても良い。

【0070】

例えば、図5(A)に示すような構成とすればよい。図5(A)に示すプログラマブルスイッチは、トランジスタ150とトランジスタ152とトランスミッションゲート154と、を有している。ここでトランスミッションゲート154は、n型のトランジスタとp型のトランジスタからなり、お互いにソース電極またはドレイン電極の一方を端子Aと電氣的に接続し、お互いにソース電極またはドレイン電極の他方を端子Bと電氣的に接続し、n型のトランジスタのゲート電極(ノードFG1)をトランジスタ150のソース電極またはドレイン電極の一方と電氣的に接続し、p型のトランジスタのゲート電極(ノードFG2)をトランジスタ152のソース電極またはドレイン電極の一方と電氣的に接続している。トランジスタ150は、データ線Dとソース電極またはドレイン電極の他方が電氣的に接続され、ワード線Wとゲート電極とが電氣的に接続されている。トランジスタ152は、データ線DBとソース電極またはドレイン電極の他方が電氣的に接続され、ワード線Wとゲート電極とが電氣的に接続されている。ここで、トランジスタ150およびトランジスタ152は、酸化物半導体層を含んで形成されるものとする。また、データ線Dの電位とデータ線DBの電位は互いに逆極性とする。

【0071】

つまり、図5(A)に示すプログラマブルスイッチは、スイッチ部を構成するトランジスタ112の代わりにトランスミッションゲート154が設けられている点、およびデータ線DBとトランジスタ152が設けられている点において、図3(A)に示すプログラマブルスイッチと異なる。

【0072】

このように、プログラマブルスイッチのスイッチ部にトランスミッションゲートを用いることにより、図4(A)に示すトランスミッションゲートを用いたプログラマブルスイッチと同様に、トランジスタのソース電極またはドレイン電極にかかる最大電位(または最小電位)より当該トランジスタのしきい値電位分だけ高い(または低い)電位をゲート電極にかけなくてもスイッチングを行うことができるので、プログラマブルスイッチの低消費電力化を図ることができる。

【0073】

また、図5(B)に示すプログラマブルスイッチは、一方の端子がノードFG1と電氣的に接続し、他方の端子が一定の電位と電氣的に接続される容量素子156と、一方の端子がノードFG2と電氣的に接続し、他方の端子が一定の電位と電氣的に接続される容量素子158と、を有する点において、図5(A)に示すプログラマブルスイッチと異なる。ここで本実施の形態に示す容量素子156および容量素子158は他方の端子を接地させている。なお、その他の構成については図5(A)に示すプログラマブルスイッチの構成と同様である。

【0074】

このように容量素子156および容量素子158を設けることにより、データ線DからノードFG1に、データ線DBからノードFG2にコンフィギュレーションデータに応じた電位を入力する際にノードFG1およびノードFG2に与えられた電荷を容易に保持することができるので、プログラマブルスイッチのコンフィギュレーションデータの保持特性を容易に向上させることができる。またノードFG1およびノードFG2の寄生容量が

10

20

30

40

50

十分大きい場合には、特別に容量素子を設けなくとも容量素子 1 5 6 および容量素子 1 5 8 を設ける場合と同様の効果を得ることもできる。

【 0 0 7 5 】

また、図 5 (C) に示すプログラマブルスイッチのように、一方の端子がノード F G 1 と電氣的に接続し、他方の端子がノード F G 2 と電氣的に接続される容量素子 1 6 0 を設ける構成としても良い。なお、その他の構成については図 5 (A) に示すプログラマブルスイッチの構成と同様である。

【 0 0 7 6 】

なお、図 4 (A) 乃至図 4 (C) および図 5 (A) 乃至図 5 (C) に示すプログラマブルスイッチについても図 3 (B) 乃至図 3 (D) に示すプログラマブルスイッチと同様の構成を組み合わせることができる。

10

【 0 0 7 7 】

以上のように、各論理ブロック間の配線接続を制御するプログラマブルスイッチのメモリ部のトランジスタに、トランジスタのオフ電流を十分に小さくすることができる、酸化物半導体のようなワイドバンドギャップ半導体を用いることにより、電源電位の供給が遮断されたときでもコンフィギュレーションデータを保持することが可能となる。これにより、電源投入後のコンフィギュレーションデータの書き込みを省略することが可能となるので、プログラマブルロジックデバイスの起動時間を短くすることができる。よって、プログラマブルロジックデバイスにノーマリーオフの駆動方法を用いて、低消費電力化を図ることができる。

20

【 0 0 7 8 】

以上、本実施の形態に示す構成、方法などは、本実施の形態に示す構成、方法どうして組み合わせることもできるし、他の実施の形態に示す構成、方法などと適宜組み合わせることもできる。

【 0 0 7 9 】

(実施の形態 2)

本実施の形態においては、実施の形態 1 に示すプログラマブルロジックデバイスのプログラマブルスイッチの作製方法について、図 6 乃至図 9 を用いて説明する。例として図 3 (A) に示す、トランジスタ 1 1 0 およびトランジスタ 1 1 2 からなるプログラマブルスイッチの作製方法について説明する。なお、図 6 乃至図 9 において、A - B に示す断面図は、酸化物半導体膜を有するトランジスタ 1 1 0、n 型のトランジスタ 1 1 2 が形成される領域の断面図に相当し、C - D に示す断面図は、酸化物半導体膜を有するトランジスタ 1 1 0 のソース電極またはドレイン電極の一方と n 型のトランジスタ 1 1 2 のゲート電極とが接続されたノード F G における断面図に相当する。

30

【 0 0 8 0 】

まず、図 6 (A) に示すように、p 型の半導体基板 2 0 1 に素子分離領域 2 0 3 を形成する。

【 0 0 8 1 】

p 型の半導体基板 2 0 1 としては、p 型の導電型を有する単結晶シリコン基板 (シリコンウェハ)、化合物半導体基板 (S i C 基板、サファイア基板、G a N 基板等) を用いることができる。

40

【 0 0 8 2 】

また、p 型の半導体基板 2 0 1 の代わりに、S O I (S i l i c o n O n I n s u l a t o r) 基板として、鏡面研磨ウェハに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作られた所謂 S I M O X (S e p a r a t i o n b y I m p l a n t e d O X y g e n) 基板や、水素イオン注入により形成された微小ポイドの熱処理による成長を利用して半導体基板を劈開するスマートカット法や、E L T R A N 法 (E p i t a x i a l L a y e r T r a n s f e r : キヤノン社の登録商標) 等を用いて形成した S O I 基板を用いてもよい。

50

【0083】

素子分離領域203は、LOCOS(Local Oxidation of Silicon)法またはSTI(Shallow Trench Isolation)法等を用いて形成する。

【0084】

また、同一基板上にp型のトランジスタを形成する場合、例えば、図4(A)に示すトランスミッションゲートやインバータを同一基板上に作製する場合、p型半導体基板201の一部にnウェル領域を形成してもよい。nウェル領域は、リン、ヒ素等のn型を付与する不純物元素を添加して形成される。

【0085】

なお、ここでは、p型の半導体基板を用いているが、n型の半導体基板を用いて、p型のトランジスタを形成してもよい。その場合、n型の半導体基板にp型を付与するホウ素等の不純物元素が添加されたpウェル領域を形成して、同一基板上にn型のトランジスタを形成してもよい。

【0086】

次に、図6(B)に示すように、半導体基板201上にゲート絶縁膜207およびゲート電極209を形成する。

【0087】

熱処理を行い半導体基板201の表面を酸化した酸化シリコン膜を形成する。または、熱酸化法により酸化シリコン膜を形成した後に、窒化処理を行うことにより酸化シリコン膜の表面を窒化させることにより、酸化シリコン膜と酸素と窒素を有するシリコン膜(酸化窒化シリコン膜)との積層構造で形成する。次に、酸化シリコン膜または酸窒化シリコン膜の一部を選択的にエッチングして、ゲート絶縁膜207を形成する。若しくは、厚さ5~50nmの酸化シリコン、酸化窒化シリコン、高誘電率物質(high-k材料ともいう)であるタンタル酸化物、酸化ハフニウム、酸化ハフニウムシリケート、酸化ジルコニウム、酸化アルミニウム、酸化チタンなどの金属酸化物、または酸化ランタンなどの希土類酸化物等を、CVD法、スパッタリング法等を用いて形成した後、選択的に一部をエッチングして、ゲート絶縁膜207を形成する。

【0088】

ゲート電極209は、タンタル、タングステン、チタン、モリブデン、クロム、ニオブ等から選択された金属、またはこれらの金属を主成分とする合金材料若しくは化合物材料を用いることが好ましい。また、リン等の不純物を添加した多結晶シリコンを用いることができる。また、金属窒化物膜と上記の金属膜の積層構造でゲート電極209を形成してもよい。金属窒化物としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。金属窒化物膜を設けることにより、金属膜の密着性を向上させることができ、剥離を防止することができる。

【0089】

ゲート電極209は、導電膜をスパッタリング法、CVD法等により形成した後、該導電膜の一部を選択的にエッチングして形成される。

【0090】

ここでは、熱処理を行い、半導体基板201上の表面を酸化した酸化シリコン膜を形成し、該酸化シリコン膜上に窒化タンタル膜及びタングステン膜が積層された導電膜をスパッタリング法により形成した後、酸化シリコン膜及び導電膜のそれぞれ一部を選択的にエッチングして、ゲート絶縁膜207およびゲート電極209を形成する。

【0091】

なお、高集積化を実現するためには、ゲート電極209の側面にサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタの特性を重視する場合には、ゲート電極209の側面にサイドウォール絶縁層を設けることもできる。

【0092】

次に、図6(C)に示すように、半導体基板201にn型を付与する不純物元素を添加

10

20

30

40

50

して、n型の不純物領域211a、n型の不純物領域211bを形成する。また、同一基板上にnウェル領域を形成している場合、当該領域にp型を付与する不純物元素を添加してp型の不純物領域を形成する。n型の不純物領域211a、n型の不純物領域211bおよびp型の不純物領域におけるn型を付与する不純物元素及びp型を付与する不純物元素の濃度は、 $1 \times 10^{19} / \text{cm}^3$ 以上 $1 \times 10^{21} / \text{cm}^3$ 以下である。n型を付与する不純物元素及びp型を付与する不純物元素は、イオンドーピング法、イオン注入法等を適宜用いて、半導体基板201及びnウェル領域に添加する。

【0093】

また、ゲート電極209の側面にサイドウォール絶縁層を設ける場合、当該サイドウォール絶縁層と重畳する領域に、n型の不純物領域211a、n型の不純物領域211bおよびp型の不純物領域とは異なる不純物濃度の不純物領域を形成することができる。

10

【0094】

次に、図6(D)に示すように、半導体基板201、素子分離領域203、ゲート絶縁膜207およびゲート電極209上に、スパッタリング法、CVD法等により、絶縁膜215および絶縁膜217を形成する。

【0095】

絶縁膜215および絶縁膜217は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。なお、絶縁膜215をCVD法により形成することで、絶縁膜215の水素含有量が高まる。このような絶縁膜215を用いて加熱処理を行うことにより、半導体基板を水素化し、水素によりダングリングボンドを終端させ、当該半導体基板中の欠陥を低減することができる。

20

【0096】

また、絶縁膜217として、BPSG(Boron Phosphorus Silicon Glass)などの無機材料、または、ポリイミド、アクリル樹脂などの有機材料を用いて形成することで、絶縁膜217の平坦性を高めることができる。

【0097】

絶縁膜215または絶縁膜217を形成した後、n型の不純物領域211a、n型の不純物領域211bおよびp型の不純物領域に添加された不純物元素を活性化するための熱処理を行う。

30

【0098】

以上の工程により、図6(D)に示すように、n型のトランジスタ112を作製することができる。ここで、トランジスタ112は、単結晶シリコンなどの酸化物半導体とは異なる半導体を用いて形成されるので、十分な高速動作が可能となる。これにより、十分な高速動作が可能なプログラマブルスイッチを形成することができる。

【0099】

次に、絶縁膜215および絶縁膜217の一部を選択的にエッチングして、開口部を形成する。次に、開口部にコンタクトプラグ219aおよびコンタクトプラグ219bを形成する。代表的には、スパッタリング法、CVD法等により導電膜を形成した後、CMP(Chemical Mechanical Polishing)法やエッチングなどにより平坦化処理を行い、導電膜の不要な部分を除去して、コンタクトプラグ219aおよびコンタクトプラグ219bを形成する。

40

【0100】

コンタクトプラグ219aおよびコンタクトプラグ219bとなる導電膜は、WF₆ガスとSiH₄ガスからCVD法でタングステンシリサイドを形成し、開口部に埋め込むことで形成される。

【0101】

次に、絶縁膜217及びコンタクトプラグ219aおよびコンタクトプラグ219b上に、スパッタリング法、CVD法等により絶縁膜を形成した後、該絶縁膜の一部を選択的にエッチングし、溝部を有する絶縁膜221を形成する。次に、スパッタリング法、CVD

50

D法等により導電膜を形成した後、CMP法やエッチングなどにより平坦化処理を行い、該導電膜の不要な部分を除去して、配線223aおよび配線223bを形成する(図7(A)参照)。

【0102】

ここで、配線223aは、トランジスタ112のソース電極またはドレイン電極の一方として機能し、図3(A)に示す端子Aまたは端子Bの一方と電氣的に接続される。また、配線223bは、トランジスタ112のソース電極またはドレイン電極の他方として機能し、図3(A)に示す端子Aまたは端子Bの他方と電氣的に接続される。

【0103】

絶縁膜221は、絶縁膜215と同様の材料を用いて形成することができる。

10

【0104】

配線223aおよび配線223bとして、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅・マグネシウム・アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

【0105】

平坦化された絶縁膜221、配線223aおよび配線223bを用いることで、後に形成する酸化物半導体膜を有するトランジスタにおける電気特性のばらつきを低減することができる。また、酸化物半導体膜を有するトランジスタを歩留まり高く形成することができる。

20

【0106】

次に、加熱処理またはプラズマ処理により、絶縁膜221、配線223aおよび配線223bに含まれる水素を脱離させることが好ましい。この結果、後の加熱処理において、後に形成される絶縁膜及び酸化物半導体膜中に水素が拡散することを防ぐことができる。なお、加熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、100以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素(亜酸化窒素、一酸化窒素、二酸化窒素など)を用いる。

30

【0107】

次に、絶縁膜221及び配線223aおよび配線223b上に、スパッタリング法、CVD法等により、絶縁膜225を形成する。絶縁膜225としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウムを単層または積層して形成する。また、絶縁膜225として、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成することが好ましい。加熱により酸素の一部が脱離する酸化絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いる。加熱により酸素の一部が酸化絶縁膜から脱離するため、後の工程で行う加熱により酸化物半導体膜に酸素を拡散させることができる。

40

【0108】

また、絶縁膜225は、CMP処理などを行って平坦化を図ることが望ましい。絶縁膜225の表面の平均面粗さ(Ra)は、1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下とする。

【0109】

なお、本明細書などにおいて平均面粗さ(Ra)とは、JISB0601:2001(ISO4287:1997)で定義されている中心線平均粗さ(Ra)を、測定面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値で表現される。

【0110】

50

平均面粗さ (R a) は、測定面を $Z = F (X , Y)$ で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、次の式 (1) で与えられる。

【 0 1 1 1 】

【数 1】

$$R_a = \frac{1}{S_0} \int_{Y_1}^{Y_2} \int_{X_1}^{X_2} |F(X, Y) - Z_0| dXdY \quad (1)$$

【 0 1 1 2 】

ここで、指定面とは、粗さ計測の対象となる面であり、座標 $(X_1 , Y_1) (X_1 , Y_2) (X_2 , Y_1) (X_2 , Y_2)$ で表される 4 点により囲まれる長方形の領域とし、指定面が理想的にフラットであるとしたときの面積を S_0 とする。また、基準面とは、指定面の平均の高さにおける、 $X Y$ 平面と平行な面のことである。つまり、指定面の高さの平均値を Z_0 とするとき、基準面の高さも Z_0 で表される。平均面粗さ (R a) は原子間力顕微鏡 (A F M : A t o m i c F o r c e M i c r o s c o p e) にて評価可能である。

10

【 0 1 1 3 】

上記 C M P 処理は、1 回行ってよいし、複数回行ってよい。複数回に分けて C M P 処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁膜 2 2 5 の表面の平坦性をさらに向上させることができる。

20

【 0 1 1 4 】

また、絶縁膜 2 2 5 を平坦化させる処理としては、プラズマ処理を用いることもできる。プラズマ処理は、真空のチャンバーに不活性ガス、例えばアルゴンガスなどの希ガスを導入し、被処理面を陰極とする電界をかけて行う。その原理としてはプラズマドライエッチ法と同等であるが、不活性ガスを用いて行う。すなわち、このプラズマ処理は、被処理面に不活性ガスのイオンを照射して、スパッタリング効果により表面の微細な凹凸を平坦化する処理である。このことから、当該プラズマ処理を「逆スパッタ処理」と呼ぶこともできる。

【 0 1 1 5 】

このプラズマ処理時、プラズマ中には電子とアルゴンの陽イオンが存在し、陰極方向にアルゴンの陽イオンが加速される。加速されたアルゴンの陽イオンは被処理面をスパッタする。このとき、該被処理面の凸部から優先的にスパッタされる。被処理面からスパッタされた粒子は、被処理面の別の場所に付着する。このとき、該被処理面の凹部に優先的に付着する。このように凸部を削り、凹部を埋めることで被処理面の平坦性が向上する。なお、プラズマ処理と C M P 処理と併用することにより絶縁膜 2 2 5 のさらなる平坦化を図ることができる。

30

【 0 1 1 6 】

なお、当該プラズマ処理によって、絶縁膜 2 2 5 表面に付着した水素、水分、有機物などの不純物をスパッタリングの効果で除去することも可能である。

【 0 1 1 7 】

なお、酸化物半導体の成膜を行う前に、成膜室の加熱および排気を行って、成膜室中の水素、水、水酸基を有する化合物、水素化物などの不純物を除去しておくことが好ましい。特に成膜室の内壁に吸着して存在するこれらの不純物を除去することが重要である。ここで、加熱処理は、例えば、1 0 0 以上 4 5 0 以下で行えばよい。また、成膜室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプなどの高真空ポンプとを適宜組み合わせるとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。さらに、水の排気能力の高いクライオポンプまたは水素の排気能力の高いスパッタイオンポンプを組み合わせることが有効となる。またこのとき、不活性ガスを導入しながら不純物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる

40

50

。このような処理を行って酸化物半導体の成膜前に成膜室の不純物を除去することにより、酸化物半導体への水素、水、水酸基を有する化合物、水素化物などの混入を低減することができる。

【0118】

また、酸化物半導体膜をスパッタリング装置で成膜する前に、スパッタリング装置にダミー基板を搬入し、ダミー基板上に酸化物半導体膜を成膜して、ターゲット表面、または防着板に付着した水素、水分を取り除く工程を行ってもよい。

【0119】

次に、絶縁膜225上に、スパッタリング法、塗布法、印刷法、蒸着法、PCVD法、PLD法、ALD法またはMBE法等を用いて酸化物半導体膜227を形成する(図7(B)参照)。ここでは、酸化物半導体膜227として、スパッタリング法により、1nm以上50nm以下、好ましくは3nm以上20nm以下の厚さで酸化物半導体膜を形成する。酸化物半導体膜227の厚さを上記厚さとすることで、トランジスタの微細化に伴って発生するおそれのある短チャネル効果を抑制することができる。

【0120】

酸化物半導体膜227に用いる酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好ましい。

【0121】

また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジウム(Pr)、ネオジウム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)のいずれか一種あるいは複数種を有してもよい。

【0122】

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物(IGZOとも表記する)、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。また、上記酸化物半導体に酸化シリコンを含んでもよい。ここで、例えば、In-Ga-Zn系酸化物とは、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)を主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。このとき、上記酸化物半導体においては、化学量論比に対し、酸素を過剰にすると好ましい。酸素を過剰にすることで酸化物半導体膜の酸素欠損に起因するキャリアの生成を抑制することができる。

【0123】

また、酸化物半導体として、 $InMO_3(ZnO)_m$ ($m > 0$ 、且つ、 m は整数でない

10

20

30

40

50

)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、 $\text{In}_3\text{SnO}_5(\text{ZnO})_n$ ($n > 0$ 、且つ、 n は整数)で表記される材料を用いてもよい。

【0124】

なお、酸化物半導体膜227において、アルカリ金属またはアルカリ土類金属の濃度は、 $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、さらに好ましくは $2 \times 10^{16} \text{ atoms/cm}^3$ 以下であることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアが生成されることがあり、トランジスタのオフ電流の上昇の原因となるためである。

【0125】

また、酸化物半導体膜227には、 $5 \times 10^{18} \text{ atoms/cm}^3$ 以下の窒素が含まれてもよい。

【0126】

なお、酸化物半導体膜227に用いることが可能な酸化物半導体は、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い、ワイドバンドギャップ半導体とする。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。

【0127】

酸化物半導体膜227は、単結晶構造であってもよいし、非単結晶構造であってもよい。後者の場合、アモルファス構造でも、多結晶構造でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス構造でもよい。

【0128】

アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。

【0129】

また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、上述のように、絶縁膜225の表面の平均面粗さ(Ra)を、1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下とし、その上に酸化物半導体膜227を形成することが好ましい。

【0130】

ここでは、酸化物半導体膜227をスパッタリング法により形成する。

【0131】

スパッタリング法に用いるターゲットとしては、例えば、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物(IGZOとも表記する)、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。

【0132】

10

20

30

40

50

酸化物半導体としてIn-Ga-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、例えば、原子数比でIn:Ga:Zn=1:1:1、4:2:3、3:1:2、1:1:2、2:1:3、または3:1:4などとすればよい。このような原子数比のIn-Ga-Zn系酸化物やその組成の近傍の酸化物をターゲットとして用いることができる。また、ターゲットの組成比を上記のようにすることにより、多結晶または後述するCAAC-Osが形成されやすくなる。

【0133】

また、酸化物半導体としてIn-Sn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、例えば、原子数比で、In:Sn:Zn=1:1:1、2:1:3、1:2:2、または20:45:35などとすればよい。このような原子数比のIn-Sn-Zn系酸化物やその組成の近傍の酸化物をターゲットとして用いることができる。また、ターゲットの組成比を上記のようにすることにより、多結晶または後述するCAAC-Osが形成されやすくなる。

10

【0134】

酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2(モル数比に換算するとIn₂O₃:ZnO=25:1~1:4)、好ましくはIn:Zn=20:1~1:1(モル数比に換算するとIn₂O₃:ZnO=10:1~1:2)、さらに好ましくはIn:Zn=15:1~1.5:1(モル数比に換算するとIn₂O₃:ZnO=15:2~3:4)とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z=1.5X+Yとする。このような原子数比のIn-Zn-O系酸化物やその組成の近傍の酸化物をターゲットとして用いることができる。

20

【0135】

しかし、これらに限られず、必要とする半導体特性(移動度、しきい値、ばらつき等)に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとするのが好ましい。

【0136】

例えば、In-Sn-Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In-Ga-Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。

30

【0137】

なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:c(a+b+c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+C=1)の酸化物の組成の近傍であるとは、a、b、cが、

$$(a-A)^2 + (b-B)^2 + (c-C)^2 \leq r^2$$

を満たすことをいい、rは、例えば、0.05とすればよい。他の酸化物でも同様である。

【0138】

なお、スパッタリングガスは、希ガス(代表的にはアルゴン)雰囲気、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めるのが好ましい。また、スパッタリングガスは、酸化物半導体膜への水素、水、水酸基を有する化合物、水素化物などの混入を防ぐために、水素、水、水酸基を有する化合物、水素化物などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。

40

【0139】

スパッタリング法において、プラズマを発生させるための電源装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることができる。

【0140】

なお、酸化物半導体膜を成膜する処理室は、リークレートを 1×10^{-10} Pa・m³

50

ノ秒以下とすることが好ましく、それによりスパッタリング法により成膜する際、膜中への不純物の混入を低減することができる。このように、酸化物半導体膜の成膜工程において、更に好ましくは酸化絶縁膜の成膜工程において、処理室の圧力、処理室のリークレートなどにおいて、不純物の混入を極力抑えることによって、酸化物半導体膜に含まれる水素を含む不純物の混入を低減することができる。また、酸化絶縁膜から酸化物半導体膜への水素などの不純物の拡散を低減することができる。

【0141】

また、酸化物半導体膜227として、結晶化した部分を有するCAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)膜を用いてもよい。

10

【0142】

CAAC-OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC-OS膜は、非晶質相に結晶部を有する結晶-非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM: Transmission Electron Microscope)による観察像では、CAAC-OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC-OS膜には粒界(グレインバウンダリーともいう。)は確認できない。そのため、CAAC-OS膜は、粒界に起因する電子移動度の低下が抑制される。

【0143】

20

CAAC-OS膜に含まれる結晶部は、c軸がCAAC-OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三角形または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なってもよい。本明細書において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、-5°以上5°以下の範囲も含まれることとする。

【0144】

なお、CAAC-OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC-OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC-OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

30

【0145】

CAAC-OS膜に含まれる結晶部のc軸は、CAAC-OS膜が形成される時の表面(すなわち被形成面)の法線ベクトル、または形成されたCAAC-OS膜の上表面の法線ベクトルに平行な方向に揃うため、CAAC-OS膜の形状(被形成面の断面形状または表面の断面形状)によっては面内で互いに異なる方向を向くことがある。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

40

【0146】

CAAC-OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。

【0147】

なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。

【0148】

また、CAAC-OSのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは

50

0.3 nm以下、より好ましくは0.1 nm以下の表面上に形成するとよい。

【0149】

CAAC-Osに含まれる結晶構造の一例について図12乃至図15を用いて詳細に説明する。なお、特に断りがない限り、図12乃至図15は上方向をc軸方向とし、c軸方向と直交する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の上半分、下半分をいう。また、図12において、丸で囲まれたOは4配位のOを示し、二重丸で囲まれたOは3配位のOを示す。

【0150】

図12(A)に、1個の6配位のInと、Inに近接の6個の4配位の酸素原子(以下4配位のO)と、を有する構造を示す。ここでは、金属原子が1個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図12(A)の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図12(A)の上半分および下半分にはそれぞれ3個ずつ4配位のOがある。図12(A)に示す小グループは電荷が0である。

10

【0151】

図12(B)に、1個の5配位のGaと、Gaに近接の3個の3配位の酸素原子(以下3配位のO)と、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、いずれもab面に存在する。図12(B)の上半分および下半分にはそれぞれ1個ずつ4配位のOがある。また、Inも5配位をとるため、図12(B)に示す構造をとりうる。図12(B)に示す小グループは電荷が0である。

【0152】

図12(C)に、1個の4配位のZnと、Znに近接の4個の4配位のOと、を有する構造を示す。図12(C)の上半分には1個の4配位のOがあり、下半分には3個の4配位のOがある。または、図12(C)の上半分に3個の4配位のOがあり、下半分に1個の4配位のOがあってもよい。図12(C)に示す小グループは電荷が0である。

20

【0153】

図12(D)に、1個の6配位のSnと、Snに近接の6個の4配位のOと、を有する構造を示す。図12(D)の上半分には3個の4配位のOがあり、下半分には3個の4配位のOがある。図12(D)に示す小グループは電荷が+1となる。

【0154】

図12(E)に、2個のZnを含む小グループを示す。図12(E)の上半分には1個の4配位のOがあり、下半分には1個の4配位のOがある。図12(E)に示す小グループは電荷が-1となる。

30

【0155】

ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ(ユニットセルともいう。)と呼ぶ。

【0156】

ここで、これらの小グループ同士が結合する規則について説明する。図12(A)に示す6配位のInの上半分の3個のOは下方向にそれぞれ3個の近接Inを有し、下半分の3個のOは上方向にそれぞれ3個の近接Inを有する。図12(B)に示す5配位のGaの上半分の1個のOは下方向に1個の近接Gaを有し、下半分の1個のOは上方向に1個の近接Gaを有する。図12(C)に示す4配位のZnの上半分の1個のOは下方向に1個の近接Znを有し、下半分の3個のOは上方向にそれぞれ3個の近接Znを有する。この様に、金属原子の上方向の4配位のOの数と、そのOの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の4配位のOの数と、そのOの上方向にある近接金属原子の数は等しい。Oは4配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は4になる。従って、金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4配位のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、6配位の金属原子(InまたはSn)が下半分の4配位のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子(GaまたはIn)、または4配位の金属原子(Zn)のいずれかと結合するこ

40

50

とになる。

【0157】

これらの配位数を有する金属原子は、c軸方向において、4配位のOを介して結合する。また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して中グループを構成する。

【0158】

図13(A)に、In-Sn-Zn-O系の層構造を構成する中グループのモデル図を示す。図13(B)に、3つの中グループで構成される大グループを示す。なお、図13(C)は、図13(B)の層構造をc軸方向から観察した場合の原子配列を示す。

【0159】

図13(A)においては、簡単のため、3配位のOは省略し、4配位のOは個数のみ示し、例えば、Snの上半分および下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。図13(A)において、Inの上半分および下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図13(A)において、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZnとを示している。

【0160】

図13(A)において、In-Sn-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるSnが、4配位のOが1個ずつ上半分および下半分にあるInと4配位のOを介して結合し、そのInが、上半分に3個の4配位のOがあるZnと4配位のOを介して結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるSnと結合している構成である。この中グループが複数結合して大グループを構成する。

【0161】

ここで、3配位のOおよび4配位のOの場合、結合1本当当たりの電荷はそれぞれ-0.667、-0.5と考えることができる。例えば、In(6配位または5配位)、Zn(4配位)、Sn(5配位または6配位)の電荷は、それぞれ+3、+2、+4である。従って、Snを含む小グループは電荷が+1となる。そのため、Snを含む層構造を形成するためには、電荷+1を打ち消す電荷-1が必要となる。電荷-1をとる構造として、図12(E)に示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。

【0162】

具体的には、図13(B)に示した大グループが繰り返されることで、In-Sn-Zn-O系の結晶($In_2SnZn_3O_8$)を得ることができる。なお、得られるIn-Sn-Zn-O系の層構造は、 $In_2SnZn_2O_7(ZnO)_m$ (mは0または自然数。)とする組成式で表すことができる。

【0163】

また、このほかにも、四元系金属の酸化物であるIn-Sn-Ga-Zn-O系酸化物や、三元系金属の酸化物であるIn-Ga-Zn-O系酸化物(IGZOとも表記する。)、In-Al-Zn-O系酸化物、Sn-Ga-Zn-O系酸化物、Al-Ga-Zn-O系酸化物、Sn-Al-Zn-O系酸化物や、In-Hf-Zn-O系酸化物、In-La-Zn-O系酸化物、In-Ce-Zn-O系酸化物、In-Pr-Zn-O系酸化物、In-Nd-Zn-O系酸化物、In-Sm-Zn-O系酸化物、In-Eu-Zn-O系酸化物、In-Gd-Zn-O系酸化物、In-Tb-Zn-O系酸化物、In-Dy-Zn-O系酸化物、In-Ho-Zn-O系酸化物、In-Er-Zn-O系酸化物、In-Tm-Zn-O系酸化物、In-Yb-Zn-O系酸化物、In-Lu-Z

10

20

30

40

50

n - O系酸化物や、二元系金属の酸化物である In - Zn - O系酸化物、Sn - Zn - O系酸化物、Al - Zn - O系酸化物、Zn - Mg - O系酸化物、Sn - Mg - O系酸化物、In - Mg - O系酸化物や、In - Ga - O系酸化物、などを用いた場合も同様である。

【0164】

例えば、図14(A)に、In - Ga - Zn - O系の層構造を構成する中グループのモデル図を示す。

【0165】

図14(A)において、In - Ga - Zn - O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分にあるZnと4配位のOを介して結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分および下半分にあるInと結合している構成である。この中グループが複数結合して大グループを構成する。

10

【0166】

図14(B)に3つの中グループで構成される大グループを示す。なお、図14(C)は、図14(B)の層構造をc軸方向から観察した場合の原子配列を示している。

【0167】

ここで、In(6配位または5配位)、Zn(4配位)、Ga(5配位)の電荷は、それぞれ+3、+2、+3であるため、In、ZnおよびGaのいずれかを含む小グループは、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に0となる。

20

【0168】

また、In - Ga - Zn - O系の層構造を構成する中グループは、図14(A)に示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる。

【0169】

具体的には、図14(B)に示した大グループが繰り返されることで、In - Ga - Zn - O系の結晶を得ることができる。なお、得られるIn - Ga - Zn - O系の層構造は、 $\text{InGaO}_3(\text{ZnO})_n$ (nは自然数。)とする組成式で表すことができる。

30

【0170】

n = 1 (InGaZnO₄) の場合は、例えば、図15(A)に示す結晶構造を取りうる。なお、図15(A)に示す結晶構造において、図12(B)で説明したように、Ga及びInは5配位をとるため、GaがInに置き換わった構造も取りうる。

【0171】

また、n = 2 (InGaZn₂O₅) の場合は、例えば、図15(B)に示す結晶構造を取りうる。なお、図15(B)に示す結晶構造において、図12(B)で説明したように、Ga及びInは5配位をとるため、GaがInに置き換わった構造も取りうる。

【0172】

酸化物半導体膜227をCAAC - OSとする場合は、酸化物半導体膜227を成膜する際に、基板温度が200を超えて700以下、好ましくは300を超えて500以下、より好ましくは400以上450以下となるように、基板を加熱する。このように、基板を加熱しながら酸化物半導体膜227を成膜することにより、酸化物半導体膜227をCAAC - OSとすることができる。

40

【0173】

また、上記の温度範囲で加熱しながら、一原子層以上10nm以下、好ましくは2nm以上5nm以下の薄い膜厚の第1の酸化物半導体膜を成膜したのち、同様の方法で加熱しながら、第1の酸化物半導体膜よりも大きい膜厚の第2の酸化物半導体膜を成膜し、第1の酸化物半導体膜と第2の酸化物半導体膜を積層して、CAAC - OSの酸化物半導体膜227を形成しても良い。

50

【0174】

また、酸化物半導体膜227を非晶質構造とする場合は、酸化物半導体膜227を、基板温度を200未満、より好ましくは180未満で成膜する。このように、酸化物半導体膜227を成膜することにより、酸化物半導体膜227を非晶質構造とすることができる。

【0175】

また、上記の方法で酸化物半導体膜を非晶質構造として成膜した後、250以上700以下、好ましくは400以上、より好ましくは500、さらに好ましくは550以上の温度で加熱処理を行って、当該非晶質構造の酸化物半導体膜の少なくとも一部を結晶化し、CAAC-Osの酸化物半導体膜227を形成しても良い。なお、当該熱処理は不活性ガス雰囲気下で行うことができる。不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、6N（99.9999%）以上、好ましくは7N（99.99999%）以上（すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下）とする。また、当該熱処理は、後述する脱水化または脱水素化の熱処理などで兼ねることも可能である。

10

【0176】

以上の方法において、成膜時の基板加熱温度が高いほど、得られる酸化物半導体膜227の不純物濃度は低くなる。また、酸化物半導体膜227中の原子配列が整い、高密度化され、多結晶またはCAAC-Osが形成されやすくなる。さらに、酸素ガス雰囲気中で成膜することでも、希ガスなどの余分な原子が含まれないため、多結晶またはCAAC-Osが形成されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は30体積%以上、好ましくは50体積%以上、さらに好ましくは80体積%以上とする。

20

【0177】

酸化物半導体膜227形成後、酸化物半導体膜227に対して、熱処理を行ってもよい。熱処理を行うことによって、酸化物半導体膜227中に含まれる水素原子を含む物質をさらに除去し、酸化物半導体膜227の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。当該熱処理は不活性ガス雰囲気下で行い、熱処理の温度は、300以上700以下、好ましくは450以上600以下、また、基板が歪み点を有する場合は基板の歪み点未満とする。不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、6N（99.9999%）以上、好ましくは7N（99.99999%）以上（すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下）とする。

30

【0178】

当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に半導体基板201を導入し、窒素雰囲気下、450、1時間の条件で行うことができる。

40

【0179】

また、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、LRTA（Lamp Rapid Thermal Anneal）装置、GRTA（Gas Rapid Thermal Anneal）装置等のRTA（Rapid Thermal Anneal）装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活

50

性気体が用いられる。なお、加熱処理装置としてGRTA装置を用いる場合には、その熱処理時間が短いため、650 ~ 700 の高温に加熱した不活性ガス中で基板を加熱してもよい。

【0180】

また、上記熱処理で酸化物半導体膜227を加熱した後、同じ炉に高純度の酸素ガス、高純度のN₂Oガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で-55)以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)とすることが好ましい。特にこれらのガスには、水、水素などが含まれないことが好ましい。また、同じ炉に導入する酸素ガスまたはN₂Oガスの純度を、6N以上好ましくは7N以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。酸素ガスまたはN₂Oガスの作用によって、脱水化または脱水素化処理による不純物の排除工程で低減してしまった酸化物半導体を構成する主成分材料の一つである酸素を供給することができる。

10

【0181】

なお、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、脱水化または脱水素化などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導体層を島状に加工する前、ゲート絶縁膜の形成後などのタイミングにおいて行うことも可能である。また、このような脱水化または脱水素化の熱処理は、一回に限らず複数回行ってよい。

20

【0182】

次に、酸化物半導体膜227の一部を選択的にエッチングして、酸化物半導体膜229を形成する。それから、酸化物半導体膜229上に、スパッタリング法、CVD法等により絶縁膜231を形成する。そして、絶縁膜231上にゲート電極233を形成する(図8(A)参照)。

【0183】

絶縁膜231は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa-Zn-O系金属酸化物膜などを用いればよく、積層または単層で設ける。また、絶縁膜231は、絶縁膜225に示すような、加熱により酸素が脱離する酸化絶縁膜を用いてもよい。絶縁膜231に加熱により酸素が脱離する膜を用いることで、後の加熱処理により酸化物半導体膜229に生じる酸素欠損を修復することができ、トランジスタの電気特性の劣化を抑制できる。

30

【0184】

また、絶縁膜231として、ハフニウムシリケート(HfSiO_x)、窒素が添加されたハフニウムシリケート(HfSi_xO_yN_z)、窒素が添加されたハフニウムアルミネート(HfAl_xO_yN_z)、酸化ハフニウム、酸化イットリウムなどのhigh-k材料を用いることでゲート絶縁膜の厚さを薄くしてもゲートリークを低減できる。

【0185】

絶縁膜231の厚さは、10nm以上300nm以下、より好ましくは5nm以上50nm以下、より好ましくは10nm以上30nm以下とするとよい。

40

【0186】

ゲート電極233は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極233は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチ

50

タン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせ合わせた合金膜、もしくは窒化膜を用いてもよい。

【0187】

また、ゲート電極233は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

10

【0188】

ゲート電極233は、印刷法またはインクジェット法により形成される。若しくは、スパッタリング法、CVD法、蒸着法等で導電膜を形成した後、該導電膜の一部を選択的にエッチングして形成される。

【0189】

なお、ゲート電極233と絶縁膜231との間に、絶縁膜231に接する材料層として、窒素を含むIn-Ga-Zn-O膜や、窒素を含むIn-Sn-O膜や、窒素を含むIn-Ga-O膜や、窒素を含むIn-Zn-O膜や、窒素を含むSn-O膜や、窒素を含むIn-O膜や、金属窒化膜(InN、ZnNなど)を設けることが好ましい。これらの膜は5eV、あるいは5.5eV以上の仕事関数を有し、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を含むIn-Ga-Zn-O膜を用いる場合、酸化物半導体膜229より高い窒素濃度、具体的には7原子%以上の窒素を含むIn-Ga-Zn-O膜を用いる。

20

【0190】

なお、絶縁膜231の成膜後に、不活性ガス雰囲気下、または酸素雰囲気下で熱処理(第2の熱処理)を行ってもよい。熱処理の温度は、200以上450以下とするのが好ましく、250以上350以下とするのがより好ましい。このような熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、酸化物半導体膜229と接する絶縁膜231または絶縁膜225が酸素を含む場合、酸化物半導体膜229に酸素を供給し、該酸化物半導体膜229の酸素欠損に酸素を補填することもできる。このように、上述の熱処理には酸素を供給する効果があるため、当該熱処理を、加酸化(加酸素化)などと呼ぶこともできる。

30

【0191】

なお、本実施の形態では、絶縁膜231の形成後に加酸化の熱処理を行っているが、加酸化の熱処理のタイミングはこれに限定されず、絶縁膜231の形成後に適宜行えばよい。

【0192】

上述のように、脱水化または脱水素化の熱処理と加酸化の熱処理を適用し、酸化物半導体膜229中の不純物を低減し、酸素欠損を補填することで、酸化物半導体膜229を不純物が極力含まれないように高純度化することができる。

40

【0193】

次に、ゲート電極233をマスクとして、酸化物半導体膜229にドーパントを添加する処理を行う。この結果、図8(B)に示すように、ゲート電極233に覆われ、ドーパントが添加されない第1の領域235aと、ドーパントを含む一対の第2の領域235b、第2の領域235cを形成する。ゲート電極233をマスクにしてドーパントを添加するため、セルフアラインで、ドーパントが添加されない第1の領域235a、及びドーパントを含む一対の第2の領域235b、第2の領域235cを形成することができる。

【0194】

なお、ゲート電極233と重畳する第1の領域235aはチャンネル領域として機能する

50

。また、ドーパントを含む一对の第2の領域235b、第2の領域235cは、電界緩和領域として機能する。また、第1の領域235a、及びドーパントを含む一对の第2の領域235b、第2の領域235cを酸化物半導体膜235と示す。

【0195】

酸化物半導体膜235の第1の領域235aは、水素濃度を 5×10^{18} atoms/cm³未満、好ましくは 1×10^{18} atoms/cm³以下、より好ましくは 5×10^{17} atoms/cm³以下、さらに好ましくは 1×10^{16} atoms/cm³以下とすることが好ましい。酸化物半導体及び水素の結合により、水素の一部がドナーとなり、キャリアである電子が生じてしまう。これらのため、酸化物半導体膜235の第1の領域235a中の水素濃度を低減することで、しきい値電圧のマイナスシフトを抑制することができる。

10

【0196】

ドーパントを含む一对の第2の領域235b、第2の領域235cに含まれるドーパントの濃度は、 5×10^{18} atoms/cm³以上 1×10^{22} atoms/cm³以下、好ましくは 5×10^{18} atoms/cm³以上 5×10^{19} atoms/cm³未満とする。

【0197】

ドーパントを含む一对の第2の領域235b、第2の領域235cはドーパントを含むため、キャリア密度または欠陥を増加させることができる。このため、ドーパントを含まない第1の領域235aと比較して導電性を高めることができる。なお、ドーパント濃度を増加させすぎると、ドーパントがキャリアの移動を阻害することになり、ドーパントを含む一对の第2の領域235b、第2の領域235cの導電性を低下させることになる。

20

【0198】

ドーパントを含む一对の第2の領域235b、第2の領域235cは、導電率が0.1 S/cm以上1000 S/cm以下、好ましくは10 S/cm以上1000 S/cm以下とすることが好ましい。

【0199】

酸化物半導体膜235において、ドーパントを含む一对の第2の領域235b、第2の領域235cを有することで、チャネル領域として機能する第1の領域235aの端部に加わる電界を緩和させることができる。このため、トランジスタの短チャネル効果を抑制することができる。

30

【0200】

酸化物半導体膜229にドーパントを添加する方法として、イオンドーピング法またはイオンインプランテーション法を用いることができる。また、添加するドーパントとしては、例えばホウ素、窒素、リン、及びヒ素などが挙げられる。または、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンなどが挙げられる。または、水素が挙げられる。なお、ドーパントとして、ホウ素、窒素、リン、及びヒ素の一以上と、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの一以上と、水素とを適宜組み合わせてもよい。

【0201】

また、酸化物半導体膜229へのドーパントの添加は、酸化物半導体膜229を覆って、絶縁膜231などが形成されている状態を示したが、酸化物半導体膜229が露出している状態でドーパントの添加を行ってもよい。

40

【0202】

さらに、上記ドーパントの添加はイオンドーピング法またはイオンインプランテーション法などによる注入する以外の方法でも行うことができる。例えば、添加する元素を含むガス雰囲気にてプラズマを発生させて、被添加物に対してプラズマ処理を行うことによって、ドーパントを添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置やCVD装置、高密度CVD装置などを用いることができる。

【0203】

この後、加熱処理を行ってもよい。当該加熱処理の温度は、代表的には、150 以上

50

450 以下、好ましくは250 以上325 以下とする。または、250 から325 まで徐々に温度上昇させながら加熱してもよい。

【0204】

当該加熱処理により、ドーパントを含む一对の第2の領域235b、第2の領域235cの抵抗を低減することができる。なお、当該加熱処理において、ドーパントを含む一对の第2の領域235b、第2の領域235cは、結晶状態でも非晶質状態でもよい。

【0205】

次に、図8(C)に示すように、ゲート電極233の側面にサイドウォール絶縁膜237、及びゲート絶縁膜239、並びに電極241a、電極241bを形成する。

【0206】

サイドウォール絶縁膜237は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。なお、サイドウォール絶縁膜237として、絶縁膜225と同様に、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成してもよい。

【0207】

ここで、サイドウォール絶縁膜237の形成方法について説明する。

【0208】

まず、絶縁膜231およびゲート電極233上に、後にサイドウォール絶縁膜237となる絶縁膜を形成する。絶縁膜は、スパッタリング法、CVD法等により形成する。また、当該絶縁膜の厚さは特に限定はないが、ゲート電極233の形状を考慮して、適宜選択すればよい。

【0209】

次に、絶縁膜をエッチングすることによりサイドウォール絶縁膜237を形成する。該エッチングは、異方性の高いエッチングであり、サイドウォール絶縁膜237は、絶縁膜に異方性の高いエッチング工程を行うことでセルフアラインに形成することができる。

【0210】

また、ドーパントを含む一对の第2の領域235b、第2の領域235cにおいて、電界緩和領域として機能する幅は、サイドウォール絶縁膜237の幅に対応し、またサイドウォール絶縁膜237の幅は、ゲート電極233の厚さにも対応することから、電界緩和領域の範囲が、所望の範囲となるように、ゲート電極233の厚さを決めればよい。

【0211】

また、サイドウォール絶縁膜237の形成工程と共に、異方性の高いエッチングを用いて絶縁膜231をエッチングし、酸化物半導体膜235を露出させることで、ゲート絶縁膜239を形成することができる。

【0212】

一对の電極241a、電極241bは配線223aおよび配線223bと同様の材料を適宜用いて形成することができる。なお、一对の電極241a、電極241bは配線としても機能させてもよい。

【0213】

一对の電極241a、電極241bは、印刷法またはインクジェット法を用いて形成される。または、スパッタリング法、CVD法、蒸着法等で導電膜を形成した後、該導電膜の一部を選択的にエッチングして、一对の電極241a、電極241bを形成する。

【0214】

一对の電極241a、電極241bは、サイドウォール絶縁膜237及びゲート絶縁膜239の側面と接するように、形成されることが好ましい。即ち、トランジスタの一对の電極241a、電極241bの端部がサイドウォール絶縁膜237上に位置し、酸化物半導体膜235において、一对の第2の領域235b、第2の領域235cの露出部を全て覆っていることが好ましい。この結果、一对の第2の領域235b、第2の領域235cにおいて、一对の電極241a、電極241bと接する領域がソース領域及びドレイン領

10

20

30

40

50

域として機能すると共に、サイドウォール絶縁膜 2 3 7 及びゲート絶縁膜 2 3 9 と重なる領域が電界緩和領域として機能する。また、サイドウォール絶縁膜 2 3 7 の長さにより電界緩和領域の幅が制御できるため、一对の電極 2 4 1 a、電極 2 4 1 b を形成するためのマスク合わせの精度を緩和することができる。よって、複数のトランジスタにおけるばらつきを低減することができる。

【 0 2 1 5 】

なお、本実施の形態では、ゲート電極 2 3 3 の側面に接してサイドウォール絶縁膜 2 3 7 を設けたが、本発明はこれに限られるものではなく、サイドウォール絶縁膜 2 3 7 を設けない構成とすることもできる。また、本実施の形態では、一对の第 2 の領域 2 3 5 b、第 2 の領域 2 3 5 c を形成した後でサイドウォール絶縁膜 2 3 7 を設けたが、本発明はこれに限られるものではなく、サイドウォール絶縁膜 2 3 7 を設けた後で一对の第 2 の領域 2 3 5 b、第 2 の領域 2 3 5 c を形成しても良い。このような構成とすることにより、第 1 の領域 2 3 5 a をサイドウォール絶縁膜 2 3 7 と重畳する領域まで広げることができる。

10

【 0 2 1 6 】

次に、図 9 (A) に示すように、スパッタリング法、CVD法、塗布法、印刷法等により、絶縁膜 2 4 3 及び絶縁膜 2 4 5 を形成する。

【 0 2 1 7 】

絶縁膜 2 4 3、絶縁膜 2 4 5 は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。なお、絶縁膜 2 4 5 として、外部への酸素の拡散を防ぐ絶縁膜を用いることで、絶縁膜 2 4 3 から脱離する酸素を酸化物半導体膜に供給することができる。外部への酸素の拡散を防ぐ絶縁膜の代表例としては、酸化アルミニウム、酸化窒化アルミニウム等がある。また、絶縁膜 2 4 5 として、外部からの水素の拡散を防ぐ絶縁膜を用いることで、外部から酸化物半導体膜への水素の拡散を抑制することが可能であり、酸化物半導体膜の欠損を低減することができる。外部からの水素の拡散を防ぐ絶縁膜の代表例としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。また、絶縁膜 2 4 3 を、加熱により酸素の一部が脱離する酸化絶縁膜、外部への酸素の拡散を防ぐ絶縁膜と、酸化絶縁膜との 3 層構造とすることで、効率よく酸化物半導体膜へ酸素を拡散すると共に、外部への酸素の脱離を抑制することが可能であり、温度及び湿度の高い状態でも、トランジスタの特性の変動を低減することができる。

20

30

【 0 2 1 8 】

以上の工程により、図 9 (A) に示すように、酸化物半導体膜を有するトランジスタ 1 1 0 を作製することができる。なお、上記トランジスタ 1 1 0 は、i 型 (真性半導体) または i 型に限りなく近い領域 2 3 5 a を含む酸化物半導体膜 2 3 5 を有するため、極めて優れた特性を示す。

【 0 2 1 9 】

なお、本実施の形態でトランジスタ 1 1 0 をトップゲート構造としたが、本発明はこれに限られるものではなく、例えばボトムゲート構造としても良い。また、本実施の形態でトランジスタ 1 1 0 は、一对の電極 2 4 1 a および電極 2 4 1 b が、一对の第 2 の領域 2 3 5 b および第 2 の領域 2 3 5 c の上面の少なくとも一部と接する構成としているが、本発明はこれに限られるものではなく、例えば、一对の第 2 の領域 2 3 5 b および第 2 の領域 2 3 5 c が、一对の電極 2 4 1 a および電極 2 4 1 b の少なくとも一部と接する構成としても良い。

40

【 0 2 2 0 】

次に、絶縁膜 2 1 5、絶縁膜 2 1 7、絶縁膜 2 2 1、絶縁膜 2 2 5、絶縁膜 2 4 3、絶縁膜 2 4 5 のそれぞれ一部を選択的にエッチングし、開口部を形成して、ゲート電極 2 0 9、電極 2 4 1 a および電極 2 4 1 b のそれぞれ一部を露出する。次に、開口部に導電膜を成膜した後、該導電膜の一部を選択的にエッチングして、電極 2 4 1 b に接して配線 2

50

49を、電極241aに接して配線250を形成する。配線249および配線250は、コンタクトプラグ219aおよびコンタクトプラグ219bに示す材料を適宜用いることができる。

【0221】

ここで、配線249は、トランジスタ110のソース電極またはドレイン電極の一方とトランジスタ112のゲート電極209とを電氣的に接続するノードFGとして機能する。また、配線250は、トランジスタ110のソース電極またはドレイン電極の他方として機能し、図3(A)に示すデータ線Dと電氣的に接続される。また、図9(B)では直接的に示していないが、トランジスタ110のゲート電極233も、図3(A)に示すワード線Wと電氣的に接続されるものとする。

10

【0222】

また、図9(B)においては、トランジスタ110のソース電極またはドレイン電極の一方(電極241b)と、トランジスタ112のゲート電極209と、を配線249を介して接続する構成としているが、本実施の形態に示すプログラマブルスイッチはこれに限られるものではない。例えば、トランジスタ112上に設けられた絶縁膜の上面にトランジスタ112のゲート電極の上面が露出されるような構造とし、当該ゲート電極の上面に直接接するようにトランジスタ110のソース電極またはドレイン電極の一方を設ける構成としても良い。

【0223】

以上の工程により、トランジスタ110およびトランジスタ112からなるプログラマブルスイッチを作製することができる。

20

【0224】

ここで、図9(B)に示す断面図に対応するプログラマブルスイッチの平面図の一例を図27(A)および図27(B)に示す。図27(A)は絶縁膜225より下層の構成、つまりトランジスタ112の平面図を示しており、図27(B)は絶縁膜225より上層の構成、つまりトランジスタ110の平面図を示している。なお、図27(A)および図27(B)において、図の理解を容易にするため一部の構成(絶縁膜215など)を図示していない。また、図27(A)および図27(B)に示す、一点鎖線A-Bおよび一点鎖線C-Dは、図6乃至図9に示す断面図に対応している。

【0225】

30

図27(A)および図27(B)に示すプログラマブルスイッチでは、図9(B)に示すように、一点鎖線C-Dに係る領域においてトランジスタ110と、トランジスタ112とが、電氣的に接続される。ここで、トランジスタ110の少なくとも一部と、トランジスタ112の少なくとも一部と、が重畳して設けられる。より好ましくは、酸化物半導体膜235の少なくとも一部と、n型の不純物領域211aまたはn型の不純物領域211bの少なくとも一部と、が重畳して設けられる。このような平面レイアウトを採用することにより、酸化物半導体のようなワイドバンドギャップ半導体を用いたトランジスタを設けることによるプログラマブルスイッチの占有面積の増大を抑制することができる。よって、当該プログラマブルスイッチを用いたプログラマブルロジックデバイスの高集積化を図ることができる。

40

【0226】

また、図27(A)および図27(B)に示すプログラマブルスイッチを用いて図2(A)に示す配線選択回路13を形成した平面図の一例を、図28に示す。なお、図28において、図の理解を容易にするために、図27(B)のトランジスタ110に対応するトランジスタ110a乃至トランジスタ110fを点線で示す。図28に示す配線選択回路は、行方向に延設された配線111aおよび配線111cと、列方向に延設された配線111bおよび配線111dと、を有する。配線111aと配線111bとは、電極113aと、トランジスタ110aと電氣的に接続されたトランジスタ112aと、電極114aと、を介して電氣的に接続される。配線111bと配線111dとは、電極113bと、トランジスタ110bと電氣的に接続されたトランジスタ112bと、電極114bと

50

、を介して電氣的に接続される。配線 1 1 1 c と配線 1 1 1 d とは、電極 1 1 3 c と、トランジスタ 1 1 0 c と電氣的に接続されたトランジスタ 1 1 2 c と、電極 1 1 4 c と、を介して電氣的に接続される。配線 1 1 1 a と配線 1 1 1 c とは、電極 1 1 3 d と、トランジスタ 1 1 0 d と電氣的に接続されたトランジスタ 1 1 2 d と、電極 1 1 4 d と、を介して電氣的に接続される。配線 1 1 1 a と配線 1 1 1 d とは、電極 1 1 3 e と、トランジスタ 1 1 0 e と電氣的に接続されたトランジスタ 1 1 2 e と、電極 1 1 4 e と、を介して電氣的に接続される。配線 1 1 1 b と配線 1 1 1 c とは、電極 1 1 3 f と、トランジスタ 1 1 0 f と電氣的に接続されたトランジスタ 1 1 2 f と、電極 1 1 4 f と、を介して電氣的に接続される。

【 0 2 2 7 】

ここで、配線 1 1 1 a 乃至配線 1 1 1 d は図 2 (A) に示す配線 1 1 a 乃至配線 1 1 d に対応する。例えば、配線 1 1 1 a 乃至配線 1 1 1 d は、配線 2 2 3 a および配線 2 2 3 b と同じ層に形成することができる。また、電極 1 1 3 a 乃至電極 1 1 3 f、電極 1 1 4 a 乃至電極 1 1 4 f は、配線 2 2 3 a および配線 2 2 3 b と同様の材料および方法で形成することができる。また、トランジスタ 1 1 0 a 乃至トランジスタ 1 1 0 f は図 9 (A) および図 2 7 (B) に示すトランジスタ 1 1 0 に対応し、トランジスタ 1 1 2 a 乃至トランジスタ 1 1 2 f は図 6 (D) および図 2 7 (A) に示すトランジスタ 1 1 2 に対応する。また、トランジスタ 1 1 0 a とトランジスタ 1 1 2 a、乃至トランジスタ 1 1 0 f とトランジスタ 1 1 2 f からなるそれぞれのプログラブルスイッチは、図 2 (A) に示すプログラブルスイッチ 3 0 a 乃至プログラブルスイッチ 3 0 f に対応する。

【 0 2 2 8 】

図 2 8 に示すように、トランジスタ 1 1 0 a の少なくとも一部と、トランジスタ 1 1 2 a の少なくとも一部およびトランジスタ 1 1 2 e の少なくとも一部と、が重畳して設けられ、以下トランジスタ 1 1 0 b 乃至トランジスタ 1 1 0 f も同様に設けられる。つまり、上層のトランジスタの少なくとも一部は、対応する下層のトランジスタの少なくとも一部および当該下層のトランジスタと隣接するトランジスタの少なくとも一部と重畳して設けられる。このような平面レイアウトを採用することにより、酸化物半導体のようなワイドバンドギャップ半導体を用いたトランジスタを設けることによるプログラブルスイッチの占有面積の増大を抑制することができる。よって、当該プログラブルスイッチを用いたプログラブルロジックデバイスの高集積化を図ることができる。

【 0 2 2 9 】

また、トランジスタ 1 1 2 の作製のために用いた半導体基板を用いてデータ線 D やワード線 W に電位を供給する駆動回路のトランジスタを作製することもできる。ここで、このような駆動回路を設けたプログラブルロジックデバイスの構成を図 2 9 に示す。図 2 9 に示すプログラブルロジックデバイスは、図 1 (A) に示すプログラブルロジックデバイスと同様に、複数の配線で電氣的に接続された複数の論理ブロック 1 0 と、行方向の配線と列方向の配線とが交差する部分に設けられたスイッチマトリクス 1 2 と、を有する。ここで、図の理解を容易にするため、図 2 9 では、図 1 に示す配線 1 1 に対応する配線を図示していない。

【 0 2 3 0 】

さらに、図 2 9 に示すプログラブルロジックデバイスは、複数の論理ブロック 1 0 の上側に設けられた第 1 の駆動回路 1 4 と、複数の論理ブロック 1 0 の左側に設けられた第 2 の駆動回路 1 5 と、第 1 の駆動回路 1 4 に電氣的に接続して、列方向に延設して設けられた複数の第 1 の配線 1 6 と、第 2 の駆動回路 1 5 に電氣的に接続して、行方向に延設して設けられた複数の第 2 の配線 1 7 と、を有する。第 1 の配線 1 6 および第 2 の配線 1 7 は、それぞれスイッチマトリクス 1 2 と電氣的に接続される。ただし、第 1 の駆動回路 1 4 および第 2 の駆動回路 1 5 の構成と配置は上記に限定されるものではなく、例えば、第 1 の駆動回路 1 4 および第 2 の駆動回路 1 5 を設ける位置を変えても良いし、3 個以上の駆動回路を設ける構成としても良い。

【 0 2 3 1 】

本実施の形態において、第1の配線16および第2の配線17は、図2(B)および図2(C)に示す、メモリ部に格納するコンフィギュレーションデータの電位を入力するデータ線D、およびメモリ部へのコンフィギュレーションデータの書き込みを制御する信号を入力するワード線Wとして用いることができる。また、第1の駆動回路14および第2の駆動回路15は、データ線Dに電位を供給するデータ線駆動回路およびワード線Wに電位を供給するワード線駆動回路として用いることができる。なお、本実施の形態では、第1の駆動回路14をデータ線Dの駆動回路とし、第2の駆動回路15をワード線Wの駆動回路とし、第1の配線16をデータ線Dとし、第2の配線17をワード線Wとしているが、本発明はこれに限られるものではない。

【0232】

ここで、第1の駆動回路14および第2の駆動回路15に用いるトランジスタは、図6(D)および図27(A)に示すトランジスタ112と同様の構成とすることができる。よって、第1の駆動回路14および第2の駆動回路15に用いるトランジスタは、単結晶シリコンなどの酸化物半導体とは異なる半導体を用いて形成されるので、十分な高速動作が可能となる。これにより、十分な高速動作が可能な駆動回路を形成することができる。また、第1の配線16および第2の配線17として、図9(B)および図27(B)に示す配線249または配線250と同じ層またはより上層に設けられた導電膜を用いることができる。

【0233】

以上に示すように、トランジスタのオフ電流を十分に小さくすることができる、酸化物半導体のようなワイドバンドギャップ半導体を、各論理ブロック間の配線接続を制御するプログラマブルスイッチのメモリ部のトランジスタに用いることにより、電源電位の供給が遮断されたときでもコンフィギュレーションデータを保持することが可能なプログラマブルスイッチを作製することができる。また、電源投入後の論理ブロックの起動時間を短くしたプログラマブルスイッチを作製することができる。これにより、ノーマリーオフの駆動方法を用いて、低消費電力化を図ることができるプログラマブルロジックデバイスを提供することができる。

【0234】

以上、本実施の形態に示す構成、方法などは、本実施の形態に示す構成、方法どうして組み合わせることもできるし、他の実施の形態に示す構成、方法などと適宜組み合わせることもできる。

【0235】

(実施の形態3)

本実施の形態では、先の実施の形態で示した酸化物半導体膜を有するトランジスタについて、電界効果移動度を理論的に導出し、当該電界効果移動度を用いてトランジスタ特性を導出する。

【0236】

酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理由によって理論的な移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Levinsonモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。

【0237】

半導体中に何らかのポテンシャル障壁(粒界等)が存在すると仮定すると、測定される電界効果移動度 μ は次の式(2)で表現できる。

【0238】

【数2】

$$\mu = \mu_0 \exp\left(-\frac{E}{kT}\right) \quad (2)$$

10

20

30

40

50

【 0 2 3 9 】

ここで、 μ_0 は半導体の理論的な電界効果移動度、 E はポテンシャル障壁の高さ、 k はボルツマン定数、 T は絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Levinsonモデルでは、次の式(3)で表現できる。

【 0 2 4 0 】

【数3】

$$E = \frac{e^2 N^2}{8\epsilon n} = \frac{e^3 N^2 t}{8\epsilon C_{ox} V_g} \quad (3)$$

【 0 2 4 1 】

ここで、 e は電気素量、 N はチャンネル内の単位面積当たりの平均欠陥密度、 μ_0 は半導体の誘電率、 n は単位面積当たりのチャンネルに含まれるキャリア数、 C_{ox} は単位面積当たりの容量、 V_g はゲート電圧、 t はチャンネルの厚さである。なお、厚さ30nm以下の半導体層であれば、チャンネルの厚さは半導体層の厚さと同じとして差し支えない。線形領域におけるドレイン電流 I_d は、次の式(4)で表現できる。

【 0 2 4 2 】

【数4】

$$I_d = \frac{W \mu V_g V_d C_{ox}}{L} \exp\left(-\frac{E}{kT}\right) \quad (4)$$

【 0 2 4 3 】

ここで、 L はチャンネル長、 W はチャンネル幅であり、ここでは、 $L = W = 10 \mu m$ である。また、 V_d はドレイン電圧である。式(4)の両辺を V_g で割り、更に両辺の対数を取ると、次の式(5)となる。

【 0 2 4 4 】

【数5】

$$\ln\left(\frac{I_d}{V_g}\right) = \ln\left(\frac{W \mu V_d C_{ox}}{L}\right) - \frac{E}{kT} = \ln\left(\frac{W \mu V_d C_{ox}}{L}\right) - \frac{e^3 N^2 t}{8kT \epsilon C_{ox} V_g} \quad (5)$$

【 0 2 4 5 】

式(5)の右辺は V_g の関数である。この式からわかるように、縦軸を $\ln(I_d / V_g)$ 、横軸を $1 / V_g$ とする直線の傾きから欠陥密度 N が求められる。すなわち、トランジスタの $I_d - V_g$ 特性から、欠陥密度を評価できる。その結果、酸化物半導体としては、インジウム(In)、スズ(Sn)、亜鉛(Zn)の比率が、 $I_n : S_n : Z_n = 1 : 1 : 1$ のものでは欠陥密度 N は $1 \times 10^{12} / cm^2$ 程度であった。

【 0 2 4 6 】

このようにして求めた欠陥密度等をもとに式(2)および式(3)より $\mu_0 = 120 cm^2 / Vs$ が導出される。欠陥のあるIn-Sn-Zn酸化物で測定される移動度は $40 cm^2 / Vs$ 程度であった。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度 μ_0 は $120 cm^2 / Vs$ となると予想できる。

【 0 2 4 7 】

ただし、半導体内部に欠陥がなくても、チャンネルとゲート絶縁物との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁物界面から x だけ離れた場所における移動度 μ_1 は、次の式(6)で表現できる。

【 0 2 4 8 】

【数6】

$$\frac{1}{\mu_1} = \frac{1}{\mu_0} + \frac{D}{B} \exp\left(-\frac{x}{l}\right) \quad (6)$$

【 0 2 4 9 】

10

20

30

40

50

ここで、 D はゲート方向の電界、 B 、 l は定数である。 B および l は、実際の測定結果より求めることができ、上記の測定結果から、 $B = 4.75 \times 10^7 \text{ cm/s}$ 、 $l = 10 \text{ nm}$ (界面散乱が及ぶ深さ)であった。 D が増加する(すなわち、ゲート電圧が高くなる)と式(6)の第2項が増加するため、移動度 μ_1 は低下することがわかる。

【0250】

半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度 μ_2 を計算した結果を図16に示す。なお、計算にはシノプシス社製デバイスシミュレーションソフト、Sentaurus Deviceを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、2.8電子ボルト、4.7電子ボルト、15、15 nmとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。

10

【0251】

さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、5.5電子ボルト、4.6電子ボルト、4.6電子ボルトとした。また、ゲート絶縁物の厚さは100 nm、比誘電率は4.1とした。チャネル長およびチャネル幅はともに10 μm 、ドレイン電圧 V_d は0.1 Vである。

【0252】

図16で示されるように、ゲート電圧1 V強で移動度100 cm^2/Vs 以上のピークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること(Atomic Layer Flatness)が望ましい。

20

【0253】

このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性を計算した結果を図17乃至図19に示す。なお、計算に用いたトランジスタの断面構造を図20に示す。図20に示すトランジスタは酸化物半導体層に n^+ の導電性を呈する第2の領域1103bおよび第2の領域1103cを有する。第2の領域1103bおよび第2の領域1103cの抵抗率は $2 \times 10^{-3} \text{ cm}$ とする。

【0254】

図20(A)に示すトランジスタは、下地絶縁膜1101と、下地絶縁膜1101に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物1102の上に形成される。トランジスタは第2の領域1103b、第2の領域1103cと、それらに挟まれ、チャネル形成領域となる真性の第1の領域1103aと、ゲート電極1105を有する。ゲート電極1105の幅を33 nmとする。

30

【0255】

ゲート電極1105と第1の領域1103aの間には、ゲート絶縁膜1104を有し、また、ゲート電極1105の両側面にはサイドウォール絶縁膜1106aおよびサイドウォール絶縁膜1106b、ゲート電極1105の上部には、ゲート電極1105と他の配線との短絡を防止するための絶縁物1107を有する。サイドウォール絶縁膜の幅は5 nmとする。また、第2の領域1103bおよび第2の領域1103cに接して、ソース電極1108aおよびドレイン電極1108bを有する。なお、このトランジスタにおけるチャネル幅を40 nmとする。

40

【0256】

図20(B)に示すトランジスタは、下地絶縁膜1101と、酸化アルミニウムよりなる埋め込み絶縁物1102の上に形成され、第2の領域1103b、第2の領域1103cと、それらに挟まれた真性の第1の領域1103aと、幅33 nmのゲート電極1105とゲート絶縁膜1104とサイドウォール絶縁膜1106aおよびサイドウォール絶縁膜1106bと絶縁物1107とソース電極1108aおよびドレイン電極1108bを有する点で図20(A)に示すトランジスタと同じである。

【0257】

図20(A)に示すトランジスタと図20(B)に示すトランジスタの相違点は、サイ

50

ドウォール絶縁膜 1106a およびサイドウォール絶縁膜 1106b の下の半導体領域の導電型である。図 20 (A) に示すトランジスタでは、サイドウォール絶縁膜 1106a およびサイドウォール絶縁膜 1106b の下の半導体領域は n^+ の導電型を呈する第 2 の領域 1103b および第 2 の領域 1103c であるが、図 20 (B) に示すトランジスタでは、真性の第 1 の領域 1103a である。すなわち、第 2 の領域 1103b (第 2 の領域 1103c) とゲート電極 1105 が *Loff* だけ重ならない領域ができています。この領域をオフセット領域といい、その幅 *Loff* をオフセット長という。図から明らかなように、オフセット長は、サイドウォール絶縁膜 1106a (サイドウォール絶縁膜 1106b) の幅と同じである。

【0258】

その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、Sentaurus Device を使用した。図 17 は、図 20 (A) に示される構造のトランジスタのドレイン電流 (I_d 、実線) および移動度 (μ 、点線) のゲート電圧 (V_g 、ゲートとソースの電位差) 依存性を示す。ドレイン電流 I_d は、ドレイン電圧 (ドレインとソースの電位差) を +1V とし、移動度 μ はドレイン電圧を +0.1V として計算したものである。

【0259】

図 17 (A) はゲート絶縁膜の厚さを 15nm としたものであり、図 17 (B) は 10nm としたものであり、図 17 (C) は 5nm としたものである。ゲート絶縁膜が薄くなるほど、特にオフ状態でのドレイン電流 I_d (オフ電流) が顕著に低下する。一方、移動度 μ のピーク値やオン状態でのドレイン電流 I_d (オン電流) には目立った変化が無い。ゲート電圧 1V 前後で、ドレイン電流はメモリ素子等で必要とされる $10\mu A$ を超えることが示された。

【0260】

図 18 は、図 20 (B) に示される構造のトランジスタで、オフセット長 *Loff* を 5nm としたもののドレイン電流 I_d (実線) および移動度 μ (点線) のゲート電圧 V_g 依存性を示す。ドレイン電流 I_d は、ドレイン電圧を +1V とし、移動度 μ はドレイン電圧を +0.1V として計算したものである。図 18 (A) はゲート絶縁膜の厚さを 15nm としたものであり、図 18 (B) は 10nm としたものであり、図 18 (C) は 5nm としたものである。

【0261】

また、図 19 は、図 20 (B) に示される構造のトランジスタで、オフセット長 *Loff* を 15nm としたもののドレイン電流 I_d (実線) および移動度 μ (点線) のゲート電圧依存性を示す。ドレイン電流 I_d は、ドレイン電圧を +1V とし、移動度 μ はドレイン電圧を +0.1V として計算したものである。図 19 (A) はゲート絶縁膜の厚さを 15nm としたものであり、図 19 (B) は 10nm としたものであり、図 19 (C) は 5nm としたものである。

【0262】

いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度 μ のピーク値やオン電流には目立った変化が無い。

【0263】

なお、移動度 μ のピークは、図 17 では $80\text{ cm}^2/\text{Vs}$ 程度であるが、図 18 では $60\text{ cm}^2/\text{Vs}$ 程度、図 19 では $40\text{ cm}^2/\text{Vs}$ と、オフセット長 *Loff* が増加するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流にはオフセット長 *Loff* の増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。また、いずれもゲート電圧 1V 前後で、ドレイン電流はメモリ素子等で必要とされる $10\mu A$ を超えることが示された。また、このように移動度の高いトランジスタを、先の実施の形態で示したプログラマブルスイッチのメモリ部に用いることにより、コンフィギュレーションデータの書き込みを高速でおこなうことができるので、動的コンフィギュレーションを容易に行うことができるプログラマブルロジックデバイスを提供することができ

10

20

30

40

50

る。

【0264】

(実施の形態4)

本実施の形態では、先の実施の形態で示した酸化物半導体膜を有するトランジスタについて、特にIn、Sn、Znを主成分とする酸化物半導体膜を有するトランジスタについて説明する。

【0265】

In、Sn、Znを主成分とする酸化物半導体をチャネル形成領域とするトランジスタは、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なおここで、主成分とは組成比で5 atomic %以上含まれる元素をいう。

10

【0266】

In、Sn、Znを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリーオフ化させることが可能となる。以下、In、Sn、Znを主成分とする酸化物半導体膜を有するトランジスタを作製して各種測定を行った結果について説明する。

【0267】

まず、本実施の形態で各種測定に用いたトランジスタの構造について図26を用いて説明する。図26(A)は、当該トランジスタの平面図であり、図26(B)は図26(A)の一点鎖線A-Bに対応する断面図である。

20

【0268】

図26(B)に示すトランジスタは、基板600と、基板600上に設けられた下地絶縁膜602と、下地絶縁膜602上に設けられた酸化物半導体膜606と、酸化物半導体膜606と接する一対の電極614と、酸化物半導体膜606および一対の電極614上に設けられたゲート絶縁膜608と、ゲート絶縁膜608を介して酸化物半導体膜606と重畳して設けられたゲート電極610と、ゲート絶縁膜608およびゲート電極610を覆って設けられた層間絶縁膜616と、層間絶縁膜616とゲート絶縁膜608に設けられた開口部を介して一対の電極614と接続する配線618と、層間絶縁膜616および配線618を覆って設けられた保護膜620と、を有する。ここで、一対の電極614

30

【0269】

基板600としてはガラス基板を、下地絶縁膜602としては酸化シリコン膜を、酸化物半導体膜606としてはIn-Sn-Zn-O膜を、一対の電極614としてはタングステン膜を、ゲート絶縁膜608としては酸化シリコン膜を、ゲート電極610としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜616としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線618としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜620としてはポリイミド膜を、それぞれ用いた。

【0270】

なお、図26(A)に示す構造のトランジスタにおいて、ゲート電極610と一対の電極614との重畳する幅をLovと呼ぶ。同様に、酸化物半導体膜606に対する一対の電極614のはみ出しをdWと呼ぶ。

40

【0271】

図21(A)~図21(C)は、図26に示すトランジスタにおいて、チャネル長Lが3 μ m、チャネル幅Wが10 μ mである酸化物半導体膜と、厚さ100nmのゲート絶縁膜を用いたトランジスタの特性である。なお、V_dは10Vとした。

【0272】

図21(A)は基板を意図的に加熱せずにスパッタリング法でIn、Sn、Znを主成分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移

50

動度は $18.8 \text{ cm}^2 / \text{V s e c}$ が得られている。一方、基板を意図的に加熱して In 、 Sn 、 Zn を主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが可能となる。図 21 (B) は基板を 200 に加熱して In 、 Sn 、 Zn を主成分とする酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は $32.2 \text{ cm}^2 / \text{V s e c}$ が得られている。

【0273】

電界効果移動度は、 In 、 Sn 、 Zn を主成分とする酸化物半導体膜を形成した後に熱処理をすることによって、さらに高めることができる。図 21 (C) は、 In 、 Sn 、 Zn を主成分とする酸化物半導体膜を 200 でスパッタリング成膜した後、 650 で熱処理をしたときのトランジスタ特性を示す。このとき電界効果移動度は $34.5 \text{ cm}^2 / \text{V s e c}$ が得られている。

10

【0274】

基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込まれるのを抑制する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を除去することができ、上記のように電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には $100 \text{ cm}^2 / \text{V s e c}$ を超える電界効果移動度を実現することも可能になると推定される。

20

【0275】

In 、 Sn 、 Zn を主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。

【0276】

基板を意図的に加熱して成膜すること及び/又は成膜後に熱処理することの効果は、電界効果移動度の向上のみならず、トランジスタのノーマリーオフ化を図ることに寄与している。基板を意図的に加熱しないで形成された In 、 Sn 、 Zn を主成分とする酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧は正の方向に動き、このような傾向は図 21 (A) と図 21 (B) の対比からも確認することができる。

30

【0277】

なお、しきい値電圧は In 、 Sn 及び Zn の比率を変えることによっても制御することが可能であり、組成比として $\text{In} : \text{Sn} : \text{Zn} = 2 : 1 : 3$ とすることでトランジスタのノーマリーオフ化を期待することができる。また、ターゲットの組成比を $\text{In} : \text{Sn} : \text{Zn} = 2 : 1 : 3$ とすることで結晶性の高い酸化物半導体膜を得ることができる。

【0278】

成膜時の基板温度若しくは成膜後の熱処理温度は、 150 以上、好ましくは 200 以上、より好ましくは 400 以上であり、より高温で成膜し或いは熱処理することでトランジスタのノーマリーオフ化を図ることが可能となる。

40

【0279】

熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入する方法を適用しても良い。

【0280】

50

酸化物半導体中及び積層される膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、酸素を補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、過剰酸素濃度は $1 \times 10^{16} / \text{cm}^3$ 以上 $2 \times 10^{20} / \text{cm}^3$ 以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。

【0281】

また、成膜後の熱処理によって酸化物半導体の少なくとも一部が結晶化するようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比 $\text{In} : \text{Sn} : \text{Zn} = 1 : 1 : 1$ のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化物半導体膜は、X線回折 (XRD: X-Ray Diffraction) でハローパターンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば650の熱処理を行うことで、X線回折により明確な回折ピークを観測することができる。

10

【0282】

$\text{In} - \text{Sn} - \text{Zn} - \text{O}$ 膜のXRD分析の結果を具体的に示す。XRD分析には、Bruker AXS社製X線回折装置D8 ADVANCEを用い、Out-of-Plane法で測定した。

【0283】

XRD分析を行った試料として、試料Aおよび試料Bを用意した。以下に試料Aおよび試料Bの作製方法を説明する。

20

【0284】

脱水素化処理済みの石英基板上に $\text{In} - \text{Sn} - \text{Zn} - \text{O}$ 膜を100nmの厚さで成膜した。

【0285】

$\text{In} - \text{Sn} - \text{Zn} - \text{O}$ 膜は、スパッタリング装置を用い、酸素雰囲気中で電力を100W (DC) として成膜した。ターゲットは、 $\text{In} : \text{Sn} : \text{Zn} = 1 : 1 : 1$ [原子数比] の $\text{In} - \text{Sn} - \text{Zn} - \text{O}$ ターゲットを用いた。なお、成膜時の基板加熱温度は200とした。このようにして作製した試料を試料Aとした。

【0286】

次に、試料Aと同様の方法で作製した試料に対し加熱処理を650の温度で行った。加熱処理は、はじめに窒素雰囲気中で1時間の加熱処理を行い、温度を下げずに酸素雰囲気中でさらに1時間の加熱処理を行っている。このようにして作製した試料を試料Bとした。

30

【0287】

図22に試料Aおよび試料BのXRDスペクトルを示す。試料Aでは、結晶由来のピークが観測されなかったが、試料Bでは、2θが35deg近傍および37deg~38degに結晶由来のピークが観測された。

【0288】

このように、 In 、 Sn 、 Zn を主成分とする酸化物半導体は成膜時に意図的に加熱すること及び/又は成膜後に熱処理することによりトランジスタの特性を向上させることができる。

40

【0289】

この酸化物半導体成膜時の基板加熱や成膜後の熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含まないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによってトランジスタのノーマリーオフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を $1 \text{ aA} / \mu\text{m}$ 以下にすることができる。ここで、上記オフ電流値の単位は、チャンネル幅 $1 \mu\text{m}$ あたりの電流値を示す。

【0290】

図23に、トランジスタのオフ電流と測定時の基板温度 (絶対温度) の逆数との関係を示す。ここでは、簡単のため測定時の基板温度の逆数に1000を掛けた数値 (1000

50

/ T) を横軸としている。

【0291】

具体的には、図23に示すように、基板温度が125 °Cの場合には0.1 a A / μm (1×10^{-19} A / μm) 以下、85 °Cの場合には10 z A / μm (1×10^{-20} A / μm) 以下であった。電流値の対数が温度の逆数に比例することから、室温(27 °C)の場合には0.1 z A / μm (1×10^{-22} A / μm) 以下であると予想される。従って、オフ電流を125 °Cにおいて1 a A / μm (1×10^{-18} A / μm) 以下に、85 °Cにおいて100 z A / μm (1×10^{-19} A / μm) 以下に、室温において1 z A / μm (1×10^{-21} A / μm) 以下にすることができる。

【0292】

もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点-70 °C以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていないように、高純度化されたターゲットを用いることが好ましい。In、Sn、Znを主成分とする酸化物半導体は熱処理によって膜中の水分を除去することができるが、In、Ga、Znを主成分とする酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。

【0293】

また、酸化物半導体膜成膜後に650 °Cの加熱処理を行った試料Bのトランジスタにおいて、測定時の基板温度と電気的特性の関係について評価した。

【0294】

測定に用いたトランジスタは、チャンネル長Lが3 μm、チャンネル幅Wが10 μm、L_{ov}が片側3 μm(合計6 μm)、dWが0 μmである。なお、V_{ds}は10 Vとした。なお、基板温度は-40 °C、-25 °C、25 °C、75 °C、125 °Cおよび150 °Cで行った。ここで、トランジスタにおいて、ゲート電極と一对の電極との重畳する幅をL_{ov}と呼び、酸化物半導体膜に対する一对の電極のはみ出しをdWと呼ぶ。

【0295】

図24に、I_{ds}(実線)および電界効果移動度(点線)のV_{gs}依存性に対する、基板温度の影響を示す。また、図25(A)に基板温度としきい値電圧の関係を、図25(B)に基板温度と電界効果移動度の関係を示す。

【0296】

図25(A)より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は-40 °C ~ 150 °Cで1.09 V ~ -0.23 Vであった。

【0297】

また、図25(B)より、基板温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は-40 °C ~ 150 °Cで36 cm²/Vs ~ 32 cm²/Vsであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。

【0298】

上記のようなIn、Sn、Znを主成分とする酸化物半導体をチャンネル形成領域とするトランジスタによれば、オフ電流を1 a A / μm以下に保ちつつ、電界効果移動度を30 cm²/Vsec以上、好ましくは40 cm²/Vsec以上、より好ましくは60 cm²/Vsec以上とし、LSIで要求されるオン電流の値を満たすことができる。例えば、L/W=33 nm/40 nmのFETで、ゲート電圧2.7 V、ドレイン電圧1.0 Vのとき12 μA以上のオン電流を流すことができる。

【0299】

このようにオフ電流の低いトランジスタを、先の実施の形態で示したプログラマブルスイッチのメモリ部に用いることにより、電源電位の供給が遮断されたときでもコンフィギュレーションデータを保持することが可能となる。これにより、電源投入後のコンフィギュレーションデータの書き込みを省略することが可能となるので、論理ブロックの起動時

10

20

30

40

50

間を短くすることができる。よって、ノーマリーオフの駆動方法を用いて、低消費電力化を図ることができるプログラマブルロジックデバイスを提供することができる。

【0300】

また、このように移動度の高いトランジスタを、先の実施の形態で示したプログラマブルスイッチのメモリ部に用いることにより、コンフィギュレーションデータの書き込みを高速でおこなうことができるので、動的コンフィギュレーションを容易に行うことができるプログラマブルロジックデバイスを提供することができる。

【0301】

また、このような特性であれば、Si半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載しても、動作速度を犠牲にすることのないプログラマブルロジックデバイスを提供することができる。

10

【0302】

(実施の形態5)

本発明の一態様に係るプログラマブルロジックデバイスを用いることで、消費電力の低い電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発明の一態様に係る消費電力の低い半導体装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットが得られる。

【0303】

本発明の一態様に係るプログラマブルロジックデバイスを用いた半導体装置は、表示装置、パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD: Digital Versatile Disc等の記録媒体を再生し、その画像を表示するディスプレイを有する装置)に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。

20

【0304】

本発明の一態様に係るプログラマブルロジックデバイスを用いた半導体装置を、携帯電話、スマートフォン、電子書籍などの携帯用の電子機器に応用した場合について説明する。

30

【0305】

図10は、携帯用の電子機器のブロック図である。図10に示す携帯用の電子機器はRF回路421、アナログベースバンド回路422、デジタルベースバンド回路423、バッテリー424、電源回路425、アプリケーションプロセッサ426、フラッシュメモリ430、ディスプレイコントローラ431、メモリ回路432、ディスプレイ433、タッチセンサ439、音声回路437、キーボード438などより構成されている。ディスプレイ433は表示部434、ソースドライバ435、ゲートドライバ436によって構成されている。アプリケーションプロセッサ426はCPU427、DSP428、インターフェース429を有している。例えば、CPU427、デジタルベースバンド回路423、メモリ回路432、DSP428、インターフェース429、ディスプレイコントローラ431、音声回路437のいずれかまたは全てに上記実施の形態で示したプログラマブルロジックデバイスを採用することによって、消費電力を低減することができる。

40

【0306】

図11は電子書籍のブロック図である。電子書籍はバッテリー451、電源回路452、マイクロプロセッサ453、フラッシュメモリ454、音声回路455、キーボード456、メモリ回路457、タッチパネル458、ディスプレイ459、ディスプレイコントローラ460によって構成される。マイクロプロセッサ453はCPU461、DSP462、インターフェース463を有している。例えば、CPU461、音声回路455、メモリ回路457、ディスプレイコントローラ460、DSP462、インターフェー

50

ス463のいずれかまたは全てに上記実施の形態で示したプログラマブルロジックデバイスを採用することで、消費電力を低減することが可能になる。

【0307】

本実施の形態は、上記実施の形態と適宜組み合わせることで実施することが可能である。

【0308】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせることで用いることができる。

【符号の説明】

【0309】


10	論理ブロック	10
11	配線	
11a	配線	
11b	配線	
11c	配線	
11d	配線	
12	スイッチマトリックス	
13	配線選択回路	
14	第1の駆動回路	
15	第2の駆動回路	
16	第1の配線	20
17	第2の配線	
30	プログラマブルスイッチ	
30a	プログラマブルスイッチ	
30b	プログラマブルスイッチ	
30c	プログラマブルスイッチ	
30d	プログラマブルスイッチ	
30e	プログラマブルスイッチ	
30f	プログラマブルスイッチ	
32	メモリ部	
34	スイッチ部	30
40	トランジスタ	
111a	配線	
111b	配線	
111c	配線	
111d	配線	
110	トランジスタ	
110a	トランジスタ	
110b	トランジスタ	
110c	トランジスタ	
110d	トランジスタ	40
110e	トランジスタ	
110f	トランジスタ	
112	トランジスタ	
112a	トランジスタ	
112b	トランジスタ	
112c	トランジスタ	
112d	トランジスタ	
112e	トランジスタ	
112f	トランジスタ	
113a	電極	50

1 1 3 b	電極	
1 1 3 c	電極	
1 1 3 d	電極	
1 1 3 e	電極	
1 1 3 f	電極	
1 1 4 a	電極	
1 1 4 b	電極	
1 1 4 c	電極	
1 1 4 d	電極	
1 1 4 e	電極	10
1 1 4 f	電極	
1 1 6	容量素子	
1 1 8	バッファ	
1 2 0	インバータ	
1 3 0	トランジスタ	
1 3 4	トランスミッションゲート	
1 3 6	容量素子	
1 4 4	インバータ	
1 4 6	バッファ	
1 5 0	トランジスタ	20
1 5 2	トランジスタ	
1 5 4	トランスミッションゲート	
1 5 6	容量素子	
1 5 8	容量素子	
1 6 0	容量素子	
2 0 1	半導体基板	
2 0 3	素子分離領域	
2 0 7	ゲート絶縁膜	
2 0 9	ゲート電極	
2 1 1 a	不純物領域	30
2 1 1 b	不純物領域	
2 1 5	絶縁膜	
2 1 7	絶縁膜	
2 1 9 a	コンタクトプラグ	
2 1 9 b	コンタクトプラグ	
2 2 1	絶縁膜	
2 2 3 a	配線	
2 2 3 b	配線	
2 2 5	絶縁膜	
2 2 7	酸化物半導体膜	40
2 2 9	酸化物半導体膜	
2 3 1	絶縁膜	
2 3 3	ゲート電極	
2 3 5	酸化物半導体膜	
2 3 5 a	領域	
2 3 5 b	領域	
2 3 5 c	領域	
2 3 7	サイドウォール絶縁膜	
2 3 9	ゲート絶縁膜	
2 4 1 a	電極	50


2 4 1 b	電極	
2 4 3	絶縁膜	
2 4 5	絶縁膜	
2 4 9	配線	
2 5 0	配線	
4 2 1	R F 回路	
4 2 2	アナログベースバンド回路	
4 2 3	デジタルベースバンド回路	
4 2 4	バッテリー	
4 2 5	電源回路	10
4 2 6	アプリケーションプロセッサ	
4 2 7	C P U	
4 2 8	D S P	
4 2 9	インターフェース	
4 3 0	フラッシュメモリ	
4 3 1	ディスプレイコントローラ	
4 3 2	メモリ回路	
4 3 3	ディスプレイ	
4 3 4	表示部	
4 3 5	ソースドライバ	20
4 3 6	ゲートドライバ	
4 3 7	音声回路	
4 3 8	キーボード	
4 3 9	タッチセンサ	
4 5 1	バッテリー	
4 5 2	電源回路	
4 5 3	マイクロプロセッサ	
4 5 4	フラッシュメモリ	
4 5 5	音声回路	
4 5 6	キーボード	30
4 5 7	メモリ回路	
4 5 8	タッチパネル	
4 5 9	ディスプレイ	
4 6 0	ディスプレイコントローラ	
4 6 1	C P U	
4 6 2	D S P	
4 6 3	インターフェース	
6 0 0	基板	
6 0 2	下地絶縁膜	
6 0 6	酸化物半導体膜	40
6 0 8	ゲート絶縁膜	
6 1 0	ゲート電極	
6 1 4	電極	
6 1 6	層間絶縁膜	
6 1 8	配線	
6 2 0	保護膜	
1 1 0 1	下地絶縁膜	
1 1 0 2	埋め込み絶縁物	
1 1 0 3 a	第 1 の領域	
1 1 0 3 b	第 2 の領域	50

- 1 1 0 3 c 第 2 の領域
- 1 1 0 4 ゲート絶縁膜
- 1 1 0 5 ゲート電極
- 1 1 0 6 a サイドウォール絶縁膜
- 1 1 0 6 b サイドウォール絶縁膜
- 1 1 0 7 絶縁物
- 1 1 0 8 a ソース電極
- 1 1 0 8 b ドレイン電極


【図 1】




【図 2】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【図7】




【図8】




【図9】




【図10】




【図 1 1】




【図 1 2】




【図 1 6】




【図 1 7】




【 図 18 】




【 図 19 】




【 図 20 】




【 図 21 】




【図 2 2】





【図 2 3】



【図 2 4】




【図 2 5】




【 26 】

(A)




(B)




【 27 】


(A)




(B)




【 28 】




【 29 】



【 図 13 】




【 図 1 4 】




【 図 15 】

(A)



(B)



フロントページの続き

- (56)参考文献 特開2006-313999(JP,A)
特開2010-171394(JP,A)
特開2009-135350(JP,A)
国際公開第00/070682(WO,A1)
特開2012-151453(JP,A)

- (58)調査した分野(Int.Cl., DB名)
H03K19/173~19/177