



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU

K AUTORSKÉMU OSVĚDČENÍ

200 905

(11) (B1)

(61)

(22) Přihlášeno 13 10 78
(21) FV 6673-78
Právo přednosti od 13 09 78
/23/ Mezinárodní strojírenský veletrh
Brno 1978

(51) Int. Cl. G 06 F 9/06

(40) Zveřejněno 30 11 79

(45) Vydáno 01 01 83

(75) BARTOŇEK IVAN ing.,
Autor vynálezu DRÁPAL STANISLAV ing.,
KRYŠKA JAN ing.,
STRONER PETR ing., PRAHA

(54) Zapojení obvodu pro sledování kroků pevného programu

1

Vynález se týká zapojení obvodu pro sledování základních kroků pevného programu u číslicových zařízení.

Řada číslicových zařízení je vybavena pevnou pamětí, která obsahuje pevný program. Tento pevný program buď řídí činnost takového zařízení nebo slouží k provádění opakujících se sekvenčních nebo logických operací. Rychlost provádění úloh pevného programu je dána většinou rychlostí navazujících obvodů zařízení. Pevný program probíhá většinou synchronní frekvencí s tím, že za některých podmínek, například při navázání na operační paměť nebo aritmetickou jednotku se musí pozdržet na dobu nutnou pro vykonání některé funkce, kterou sám zadal. Tato asynchronnost spolu s nesouměřitelnou rychlostí cyklu pevné paměti a ostatních hardwarových částí zařízení přináší obtíže při sledování průběhu pevného programu. K tomu je možno použít buď osciloskopu nebo logického analyzátoru. Použití osciloskopu naráží na obtíže se synchronizováním průběhů a vyhodnocením získané informace. Logický analyzátor jako externí a poměrně drahé zařízení není vždy k dispozici a kromě toho umožňuje zachytit pouze proběhnuvší sekvenci, ale nedovolí její postupné uvolňování a provádění podle potřeb obsluhy.

Vzhledem k tomu, že není možno vždy stanovit pevný cyklus průběhu pevného programu a vzhledem k vysoké rychlosti jeho provádění, je pro obsluhu zařízení, která se chce z

důvodů diagnostiky ∇ provádění pevného programu orientovat, tato orientace velmi obtížná. Zvláště při sledování více kontrolních bodů hardwarového celku současně s průběhem pevného programu je třeba přizpůsobit rychlost jeho provádění schopnosti obsluhy a orientovat se v něm.

Obtíže, které se při sledování průběhu pevného programu objevují, odstraňuje zapojení obvodu pro sledování kroků pevného programu, sestávající ze zdroje časových značek, vyhodnocovacího obvodu, synchronizačního obvodu, hradla časových značek, řadiče pevné paměti, z pevné paměti a displeje podle vynálezu, jehož podstata spočívá v tom, že první skupinový výstup zapojení je spojen s prvním skupinovým vstupem hradla časových značek a s prvním skupinovým výstupem zdroje časových značek. Druhý skupinový výstup zdroje časových značek je spojen se druhým skupinovým vstupem vyhodnocovacího obvodu a dále se třetím skupinovým vstupem synchronizačního obvodu, jehož druhý vstup je spojen s výstupem vyhodnocovacího obvodu. Třetí vstup vyhodnocovacího obvodu je spojen s prvním vstupem zapojení. Druhý vstup zapojení je spojen s prvním vstupem synchronizačního obvodu. Výstup synchronizačního obvodu je spojen se druhým vstupem hradla časových značek. Skupinový výstup hradla časových značek je spojen se skupinovým vstupem řadiče pevné paměti. Druhý skupinový výstup řadiče pevné paměti je spojen se skupinovým vstupem pevné paměti. První skupinový výstup pevné paměti je spojen se druhým skupinovým vstupem displeje. První skupinový vstup displeje je spojen se třetím skupinovým výstupem řadičem pevné paměti, jehož první výstup je spojen s prvním vstupem vyhodnocovacího obvodu. Druhý skupinový výstup pevné paměti je spojen se druhým skupinovým výstupem zapojení.

Zapojení obvodu pro sledování kroků pevného programu je zvláště výhodné, protože jednodušším způsobem s využitím stávajících obvodů umožňuje sledování elementárních kroků pevného programu při současném ovlivňování rychlosti jeho průběhu. Při využití popsaného zapojení zůstávají zachovány všechny funkce obvodů řízených pevným programem. Další výhodou je, že tento obvod může být pevnou součástí celku, jehož funkce je řízena pevným programem. To umožňuje sledování kroků pevného programu pro účely diagnostiky bez dalších přídavných zařízení a přístrojů.

Příklad zapojení podle vynálezu je na připojeném výkrese v blokovém schématu.

Technické prostředky, jimiž je zapojení realizováno, jsou vesměs známé obvody číslicové techniky a nejsou proto podrobně kresleny.

Zdroj 1 časových značek je synchronní generátor souboru impulsů. Vyhodnocovací obvod 2 je hradlový komparátor. Synchronizační obvod 3 je sekvenční obvod, složený z klopných obvodů a hradel. Hradlo 4 časových značek je vícekanálový hradlovací obvod. Řadič 5 pevné paměti 6 je sekvenční obvod, složený z klopných obvodů a hradel. Pevná paměť 6 je realizována například jako polovodičová. Displej 7 může být složen z libovolných alfanumerických zobrazovacích prvků.

Vstupy a výstupy mající společný logický nebo funkční význam jsou shrnuty a nazvány skupinovými. Jednotlivé části zapojení obvodu podle vynálezu jsou vzájemně propo-

jeny takto:

První skupinový výstup 83 zapojení je spojen s prvním skupinovým vstupem 41 hradla 4 časových značek a s prvním skupinovým výstupem 11 zdroje 1 časových značek. Druhý skupinový výstup 12 zdroje 1 časových značek je spojen se druhým skupinovým vstupem 22 vyhodnocovacího obvodu 2 a se třetím skupinovým vstupem 33 synchronizačního obvodu 3. Druhý vstup 32 synchronizačního obvodu 3 je spojen s výstupem 24 vyhodnocovacího obvodu 2. Třetí vstup 23 vyhodnocovacího obvodu 2 je spojen s prvním vstupem 81 zapojení. Druhý vstup 82 zapojení je spojen s prvním vstupem 31 synchronizačního obvodu 3. Výstup 34 synchronizačního obvodu 3 je spojen se druhým vstupem 42 hradla 4 časových značek. Skupinový výstup 43 hradla 4 časových značek je spojen se skupinovým vstupem 51 řadiče 5 pevné paměti 6. Druhý skupinový výstup 53 řadiče 5 pevné paměti 6 je spojen se skupinovým vstupem 61 pevné paměti 6. První skupinový výstup 61 pevné paměti 6 je spojen se druhým skupinovým vstupem 72 displeje 7. Displej 7 má svůj první skupinový vstup 72 spojen se třetím skupinovým výstupem 54 řadiče 5 pevné paměti 6. První výstup 52 řadiče 5 pevné paměti 6 je spojen s prvním vstupem 21 vyhodnocovacího obvodu 2. Druhý skupinový výstup 63 pevné paměti 6 je spojen se druhým skupinovým výstupem 84 zapojení.

Zapojení podle popisu zajišťuje správnou sekvenci kroků pevného programu v závislosti na vnějších podmínkách, přičemž se kroky tohoto programu spolu s jejich adresováním zobrazují na displeji podle požadavků obsluhy.

Zdroj 1 časových značek vydává na svém prvním skupinovém výstupu 11 soubor časových značek, které jsou jednak nedotčeny k dispozici pro další obvody zařízení na prvním skupinovém výstupu 83 zapojení a jednak přicházejí na první skupinový vstup 41 hradla 4 časových značek. Druhý vstup 42 hradla 4 časových značek ovlivňuje průchod časových značek hradlem 4, takže na jeho skupinovém výstupu 43 se objevují časové značky pro činnost řadiče 5 pevné paměti 6 pouze za řádoucích podmínek. Řadič 5 pevné paměti 6 pak vydává na svém druhém skupinovém výstupu 53 řídicí signály pro činnost pevné paměti 6, k níž jsou tyto signály přivedeny jejím skupinovým vstupem 61. Za třetího skupinového výstupu 54 řadiče 5 pevné paměti 6 se odebírají pro potřebu zobrazení na displeji 7 údaje o adrese pevného programu. Na displej 7 se přivádějí přes jeho první skupinový vstup 71. Na druhý skupinový vstup 72 displeje 7 vedou z prvního skupinového výstupu 62 pevné paměti 6 pro zobrazení data pevného programu, která jsou dále k dispozici na druhém skupinovém výstupu 84 zapojení pro další obvody, s nimiž zapojení spolupracuje. Řadič 5 pevné paměti 6 vydává dále na svém prvním výstupu 52 údaje o své činnosti, které vstupují přes první vstup 21 do vyhodnocovacího obvodu 2. V tomto vyhodnocovacím obvodu 2 pak dochází k vyhodnocení požadavku na sledování pevného programu zadaného obsluhou zařízení přes první vstu 81 zapojení na třetí vstup 23 vyhodnocovacího obvodu 2. Správný časový průběh vyhodnocení zajišťují časové značky, přivedené na druhý skupinový vstup 22 vyhodnocovacího obvodu 2 ze druhého skupinového výstupu 12 zdroje 1 časových značek. Oprávněný požadavek na sledování průběhu pevného programu je z výstupu 24 vy-

hodnocovacího obvodu 2 přiveden na druhý vstup 32 synchronizačního obvodu 3, kde uvolňuje za časových podmínek definovaných třetím skupinovým vstupem 33 vnější signál z druhého vstupu 82 zapojení. Tento signál zpracovaný synchronizačním obvodem 3 určuje přes druhý vstup 42 hradla 4 časových značek činnost řadiče 5 pevné paměti 6 podle požadavku obsluhy. Pokud není na prvním vstupu 81 zapojení zvolen požadavek na sledování průběhu pevného programu, pracuje pevná paměť 6 nezávisle na signálu na druhém vstupu 82 zapojení.

Zapojení obvodu pro sledování kroků pevného programu se využije v oblasti číslicové techniky u zařízení s pevným programem.

P Ř E D M Ě T V Y N Á L E Z U

Zapojení obvodu pro sledování kroků pevného programu, které obsahuje zdroj časových značek, vyhodnocovací obvod, synchronizační obvod, hradlo časových značek, řadič pevné paměti, pevnou paměť a displej, vyznačující se tím, že první skupinový výstup (83) zapojení je spojen s prvním skupinovým vstupem (41) hradla (4) časových značek a s prvním skupinovým výstupem (11) zdroje (1) časových značek, jehož druhý skupinový výstup (12) je spojen se druhým skupinovým vstupem (22) vyhodnocovacího obvodu (2) a se třetím skupinovým vstupem (33) synchronizačního obvodu (3), jehož druhý vstup (32) je spojen s výstupem (24) vyhodnocovacího obvodu (2), jehož třetí vstup (23) je spojen s prvním vstupem (81) zapojení, jehož druhý vstup (82) je spojen s prvním vstupem (31) synchronizačního obvodu (3), jehož výstup (34) je spojen se druhým vstupem (42) hradla (4) časových značek, jehož skupinový výstup (43) je spojen se skupinovým vstupem (51) řadiče (5) pevné paměti (6), jehož druhý skupinový výstup (53) je spojen se skupinovým vstupem (61) pevné paměti (6), jejíž první skupinový výstup (62) je spojen se druhým skupinovým vstupem (72) displeje (7), jehož první skupinový vstup (71) je spojen se třetím skupinovým výstupem (54) řadiče (5) pevné paměti (6), jehož první výstup (52) je spojen s prvním vstupem (21) vyhodnocovacího obvodu (2), přičemž druhý skupinový výstup (63) pevné paměti (6) je spojen se druhým skupinovým výstupem (84) zapojení.

1 výkres

