

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6474426号
(P6474426)

(45) 発行日 平成31年2月27日 (2019.2.27)

(24) 登録日 平成31年2月8日 (2019.2.8)

(51) Int. Cl.

F I

G 0 6 F 9/46 (2006.01)

G 0 6 F 9/46 4 1 0

G 0 6 F 9/455 (2006.01)

G 0 6 F 9/455 1 5 0

G 0 6 F 9/30 (2018.01)

G 0 6 F 9/30 3 5 0 A

請求項の数 14 (全 32 頁)

(21) 出願番号 特願2016-558621 (P2016-558621)
 (86) (22) 出願日 平成27年3月17日 (2015.3.17)
 (65) 公表番号 特表2017-513121 (P2017-513121A)
 (43) 公表日 平成29年5月25日 (2017.5.25)
 (86) 国際出願番号 PCT/EP2015/055516
 (87) 国際公開番号 W02015/144489
 (87) 国際公開日 平成27年10月1日 (2015.10.1)
 審査請求日 平成29年11月16日 (2017.11.16)
 (31) 優先権主張番号 14/226,989
 (32) 優先日 平成26年3月27日 (2014.3.27)
 (33) 優先権主張国 米国 (US)

(73) 特許権者 390009531
 インターナショナル・ビジネス・マシーンズ・コーポレーション
 INTERNATIONAL BUSINESS MACHINES CORPORATION
 アメリカ合衆国10504 ニューヨーク州 アーモンク ニュー オーチャードロード
 New Orchard Road, Armonk, New York 10504, United States of America

(74) 代理人 100108501
 弁理士 上野 剛史

最終頁に続く

(54) 【発明の名称】 マルチスレディング能力情報取得

(57) 【特許請求の範囲】

【請求項 1】

コンピュータシステムであって、

単一スレッド (S T) モードとマルチスレディング (M T) モードとの間で構成可能なコアと、メモリとを含むコンフィギュレーションであって、前記 S T モードは、第一スレッドをサポートし、前記 M T モードは、前記コアの共有リソース上で前記第一スレッド及び 1 以上の第二スレッドをサポートする、コンフィギュレーションを備え、

前記コアにより、前記メモリからフェッチしたマルチスレディング能力情報取得 (R M T C I) 命令を実行することを含み、前記実行することは、

前記コンフィギュレーションのマルチスレディング能力を識別するスレッド識別情報を、前記メモリに格納することと、

前記格納したスレッド識別情報に基づいて、前記コンフィギュレーションは以前 M T モードがイネーブルであったか否か判定することと、

を含む、コンピュータシステム。

【請求項 2】

前記 R M T C I 命令を実行したコアは、S T モードであり、

前記 S T モードより以前に M T モードがイネーブルであったと判定された場合、当該 M T モードをリ・イネーブルにする、請求項 1 に記載のコンピュータシステム。

【請求項 3】

前記 M T モードをリ・イネーブルにすると、前記以前の M T モードにおける第二スレ

10

20

ドの数が前記コア上にリストアされる、請求項 2 に記載のコンピュータシステム。

【請求項 4】

前記 R M T C I 命令を実行したコアは、S T モードであり、

前記 S T モードより以前に M T モードがイネーブルであったと判定されなかった場合、当該 S T モードを保つ、請求項 1 に記載のコンピュータシステム。

【請求項 5】

前記 R M T C I 命令が、サービス・コール (S E R V C) 命令又はシステム情報格納 (S T S I) 命令のいずれか 1 つであり、前記 S E R V C 命令は、前記スレッド識別情報を前記メモリ内の応答ブロックに格納するように構成され、前記 S T S I 命令は、前記スレッド識別情報を前記メモリ内のシステム情報ブロック (S Y S I B) 内に格納するように構成される、請求項 1 に記載のコンピュータシステム。

10

【請求項 6】

前記応答ブロックが、サポートされるプログラム指定最大スレッド識別値を示すビットのマスクをさらに含む、請求項 5 に記載のコンピュータシステム。

【請求項 7】

前記格納したスレッド識別情報が、前記コアがマルチスレッディングをサポートするかどうかを示す M T インストール識別子を含む、請求項 1 に記載のコンピュータシステム。

【請求項 8】

前記格納したスレッド識別情報が、前記コアの最大サポートスレッド数を示す最大スレッド識別子を含む、請求項 1 に記載のコンピュータシステム。

20

【請求項 9】

前記格納したスレッド識別情報が、前記コンフィギュレーションの前記コアに直近に設定されたプログラム指定最大スレッド識別子を含む、請求項 1 に記載のコンピュータシステム。

【請求項 10】

前記直近に設定されたプログラム指定最大スレッド識別子が示す非ゼロ値に基づいて、前記コンフィギュレーションは以前 M T モードがイネーブルであったかを判定すること、をさらに含む、請求項 9 に記載のコンピュータシステム。

【請求項 11】

前記コンフィギュレーションが複数のコアタイプをサポートし、コアの最大サポートスレッド数を示す最大スレッド識別子が、前記コンフィギュレーション内の前記コアタイプの各々に対して維持される、請求項 1 に記載のコンピュータシステム。

30

【請求項 12】

単一スレッド (S T) モードとマルチスレッディング (M T) モードとの間で構成可能なコアと、メモリとを含むコンフィギュレーションにおけるマルチスレッディング能力情報取得のためのコンピュータ実装の方法であって、前記 S T モードは、第一スレッドをサポートし、前記 M T モードは、前記コアの共有リソース上で前記第一スレッド及び 1 以上の第二スレッドをサポートし、前記方法は、

前記コアにより、前記メモリからフェッチしたマルチスレッディング能力情報取得 (R M T C I) 命令を実行すること、
を含み、前記実行は、

40

前記コンフィギュレーションのマルチスレッディング能力を識別するスレッド識別情報を、前記メモリに格納することと、

前記格納したスレッド識別情報に基づいて、前記コンフィギュレーションは以前 M T モードがイネーブルであったか否かを判定することと、
を含む、方法。

【請求項 13】

請求項 1 乃至 11 の何れか一項に記載のコンピュータシステムのコアによりマルチスレッディング能力情報取得 (R M T C I) 命令の実行をすることを含む方法。

【請求項 14】

50

単スレッド (S T) モードとマルチスレッディング (M T) モードとの間で構成可能なコアと、メモリとを含むコンフィギュレーションにおけるマルチスレッディング能力情報取得のためのコンピュータ・プログラムであって、前記 S T モードは、第一スレッドをサポートし、前記 M T モードは、前記コアの共有リソース上に前記第一スレッド及び 1 以上の第二スレッドをサポートし、前記コンピュータ・プログラムは、

前記コアに、前記メモリからフェッチしたマルチスレッディング能力情報取得 (R M T C I) 命令を実行させるためのものであり、前記実行は、

前記コンフィギュレーションのマルチスレッディング能力を識別するスレッド識別情報を、前記メモリに格納することと、

前記格納したスレッド識別情報に基づいて、前記コンフィギュレーションは以前 M T モードがイネーブルであったか否か判定することと、
を含む、コンピュータ・プログラム。

10

【発明の詳細な説明】

【技術分野】

【 0 0 0 1 】

本発明は、一般に多重スレッドをサポートするコンピュータシステムに関し、より詳細には、コンピュータシステムにおけるマルチスレッディング能力情報の取得に関する。

【背景技術】

【 0 0 0 2 】

コンピュータシステムのプロセッサ速度は、過去 1 0 年間にわたって速くなってきているが、このようなコンピュータシステムのメモリにアクセスすることができる速度はそれに比例して速くなっていない。それゆえ、プロセッサのサイクル時間が速くなるにつれ、メモリからデータをフェッチするための待機の遅延がますます顕著になってきている。このような遅延の影響は、種々のレベルのキャッシングにより軽減されており、最近のプロセッサではマルチスレッディング (M T) により軽減されている。

20

【 0 0 0 3 】

M T は、プロセッサの種々のコア・リソースを、スレッドとして知られる複数の命令ストリームで共有することを可能にする。コア・リソースは、実行ユニット、キャッシュ、変換ルックアサイド・バッファ (T L B) などを含むことができ、これらを集合的に一般にコアと呼ぶことができる。1つのスレッドにおけるキャッシュ・ミス又はその他の遅延により生じる待ち時間の間、1つ又は複数の他のスレッドがコア・リソースを利用することができ、これによりコア・リソースの使用率が高まる。スーパー・スカラー・プロセッサの同時マルチスレッディング (S M T) 実装では、多重スレッドが、1つ又は複数のコアのコア・リソースによるサービスを同時に受けることができる。

30

【 0 0 0 4 】

現代のハードウェア・プラットフォームにおいて、M T は、典型的には、M T ハードウェア上で実行されるオペレーティングシステム (O S) に対して透過的な方式で実装される。この特徴の 1 つの態様は、O S が M T ハードウェアを利用するのに修正を必要としないことである。しかしながら、O S に関して透過的 M T 動作の結果として、応答時間、容量 (capacity) の準備、容量の計画、及びビリングの高い変動性が生じることがある。この変動性は、O S が、そのタスクがコアの排他的制御を有しているのか又はそのタスクがコアを共有するスレッドとして実行されているのか気づかない (unaware) ことにより生じる場合がある。設計により、M T 可能ハードウェア上のメモリ集約的作業負荷のための最高容量は、コア使用時に高い平均スレッド密度がある場合に達成可能である。付加的な容量は、M T により提供されるキャッシュ活用の増大によるものであり得る。O S が、利用されるコアに対して高い平均スレッド密度を一貫して維持しない場合、M T により提供される付加的な総スループット容量は利用可能にならない。例えば、ハードウェアが、コンピュータ利用率が低いときには 1 コア当たり単一の M T スレッドを実行し、コンピュータ利用率が高いときには高いスレッド密度で実行する場合、作業負荷に対してどれだけの

40

50

総MTコンピュータ容量が利用可能であるのかを判定することは非常に困難であり得る。このMTスレッド活用におけるハードウェア変動性は、トランザクション応答時間及びピリングの両方において、容量に関して先に説明したのと同様の様式で変動性をもたらす場合がある。

【先行技術文献】

【非特許文献】

【0005】

【非特許文献1】「z/Architecture Principles of Operation」IBM刊行番号SA22-7832-09、2012年8月

【発明の概要】

10

【発明が解決しようとする課題】

【0006】

本発明の目的は、マルチスレッディング能力情報取得のためのシステム、方法、及びコンピュータ・プログラム製品を提供することである。

【課題を解決するための手段】

【0007】

実施形態は、マルチスレッディング能力情報取得のためのシステム、方法、及びコンピュータ・プログラム製品を含む。1つの態様によれば、コンピュータシステムは、単スレッド(ST)モードとマルチスレッディング(MT)モードとの間で構成可能な1つ又は複数のコアを有するコンフィギュレーションを含む。STモードは、第一スレッドをサポートし、MTモードは、各コアの共有リソース上で第一スレッド及び1以上の第二スレッドをサポートする。コンピュータシステムはまた、コンフィギュレーションの利用を制御して、コアにより、マルチスレッディング能力情報取得(retrieve multithreading capability information、RMTCI)命令を実行することを含む方法を行うように構成された、マルチスレッディング・ファシリティを含む。実行は、コンフィギュレーションのマルチスレッディング能力を識別するスレッド識別情報を取得することと、取得したスレッド識別情報を格納することと、を含む。

20

【0008】

別の態様によれば、コンフィギュレーションにおけるマルチスレッディング能力情報取得のためのコンピュータ実装の方法が提供される。コンフィギュレーションは、STモードとMTモードとの間で構成可能な1つ又は複数のコアを含み、ここでSTモードは、第一スレッドをサポートし、MTモードは、各コアの共有リソース上で第一スレッド及び1以上の第二スレッドをサポートする。方法は、コアにより、マルチスレッディング能力情報取得命令を実行することを含む。実行は、コンフィギュレーションのマルチスレッディング能力を識別するスレッド識別情報を取得することと、取得したスレッド識別情報を格納することと、を含む。

30

【0009】

さらなる態様は、コンフィギュレーションにおけるマルチスレッディング能力情報取得のためのコンピュータ・プログラム製品を含む。コンフィギュレーションは、STモードとMTモードとの間で構成可能な1つ又は複数のコアを含み、ここでSTモードは、第一スレッドをサポートし、MTモードは、各コアの共有リソース上で第一スレッド及び1以上の第二スレッドをサポートする。コンピュータ・プログラム製品は、具体化されたプログラム命令を有するコンピュータ可読ストレージ媒体を含み、ここでコンピュータ可読媒体は、信号ではない。プログラム命令は、処理回路により可読であり、処理回路に方法を実行させる。方法は、コアにより、マルチスレッディング能力情報取得命令を実行することを含む。実行は、コンフィギュレーションのマルチスレッディング能力を識別するスレッド識別情報を取得することと、取得したスレッド識別情報を格納することと、を含む。

40

【0010】

実施形態であるとみなされる主題は、本明細書の結論部にある特許請求の範囲において

50

特に指摘され、明確に特許請求される。実施形態の上記及び他の特徴、並びに利点は、添付図面と共に解釈される以下の詳細な説明から明らかである。

【図面の簡単な説明】

【0011】

【図1】実施形態により実装することができるコンピューティング環境を示す。

【図2】実施形態により実装することができるコンピューティング環境を示す。

【図3】実施形態により実装することができるコアの処理回路を示す。

【図4】実施形態により実装することができるコンピューティング環境を示す。

【図5】実施形態により実装することができるコンピューティング環境におけるハイパーバイザ・コンテキスト保持の例を示す。

10

【図6】実施形態によるマルチスレッディングの動的イネーブルメントのプロセスフローを示す。

【図7】実施形態によるCPUアドレス拡張プロセスの例を示す。

【図8】実施形態によるCPUアドレス短縮プロセスの例を示す。

【図9】実施形態によるマルチスレッディング設定(`set-multithreading`)指令のプロセスフローを示す。

【図10】実施形態によるマルチスレッディング能力情報の格納の例を示す。

【図11】実施形態によるマルチスレッディング能力を判定するためのプロセスフローを示す。

【図12】実施形態による種々のスレッド・コンテキスト位置の例を示す。

20

【図13】実施形態によるマルチスレッディング・レジスタ保存の例を示す。

【図14】実施形態によるマルチスレッディング・レジスタ保存のためのプロセスフローを示す。

【図15】実施形態によるマルチスレッディング・レジスタ復元の例を示す。

【図16】実施形態によるマルチスレッディング・レジスタ復元のためのプロセスフローを示す。

【図17】実施形態によるコンピュータ可読媒体を示す。

【発明を実施するための形態】

【0012】

例示的な実施形態は、単一スレッド及びマルチスレッディング動作モードをサポートするコンピュータシステムにおける、マルチスレッディング動作を提供する。本明細書において用いる場合、論理スレッドは、単一命令ストリーム及びそれに関連付けられた状態を指す。すなわち、アーキテクチャ・レベルにおいて、各論理スレッドは、独立した中央処理ユニット(CPU)又はプロセッサを表す。ハードウェア・レベルにおいて、スレッドは、論理スレッドに関連付けられた命令ストリームの実行であり、スレッドがディスパッチされたとき、そのゲスト状態の維持と組み合わせられる。したがって、「スレッド」及び「CPU」という用語は、本明細書において互換的に用いることができる。

30

【0013】

例示的な実施形態において、CPUは、命令実行、割込み動作、タイミング機能、初期プログラム・ロード、及び他のマシン関連機能のための、順番付け及び処理ファシリティを収容する。CPUは、種々の下層の物理的実装にマップすることができる論理関数を定義する。CPUは、命令を実行する際に、固定長の2進整数及び浮動小数点数(例えば、2進、10進、16進)、可変長の10進整数、並びに固定長又は可変長いずれかの論理情報を処理することができる。処理は、並列又は直列とすることができる。処理要素の幅、シフティング経路の多重度、及び異なる型式の算術を実行する同時性度は、論理的結果に影響を与えることなく、CPUの型式ごとに異なったものであり得る。

40

【0014】

CPUが実行する命令は、汎用命令、10進命令、浮動小数点サポート(FPS)命令、2進浮動小数点(BFP)命令、10進浮動小数点(DFP)命令、16進浮動小数点(HFP)命令、制御命令、及びI/O命令などの、多数の命令クラスを含むことができ

50

る。汎用命令は、2進整数算術演算、並びに論理演算、分岐演算、及びその他の非算術演算を行う際に用いることができる。10進命令は、10進形式のデータ上で動作する。BF P、DF P、及びHF P命令は、それぞれBF P、DF P、及びHF P形式のデータ上で動作し、一方、FP S命令は、形式に無関係に浮動小数点データ上で動作し、又は1つの形式を別の形式に変換する。特権制御命令及びI/O命令は、CPUがスーパーバイザ状態にあるときに実行されることができ、準特権制御命令は、適切な認証機構に従属する、問題状態 (problem state) において実行されることができ。

【0015】

CPUは、レジスタを提供し、これはプログラムに対して利用可能であるが、主ストレージ内でアドレス指定可能な表現を有さない。レジスタは、例えば、現行プログラム・ステータス・ワード (PSW)、汎用レジスタ、浮動小数点レジスタ及び浮動小数点制御レジスタ、ベクトル・レジスタ、制御レジスタ、アクセス・レジスタ、プリフィックス・レジスタ、時刻 (TOD) プログラム可能レジスタ、並びに時刻コンパレータ及びCUPタイマ用レジスタを含むことができる。このレジスタの組をCPUのアーキテクチャ化レジスタ・コンテキスト (architected register context) と呼ぶことができる。コンフィギュレーション内の各CPUは、TODクロックへのアクセスを提供することができ、これはコンフィギュレーション内の全てのCPUで共有することができる。命令動作コードは、ある動作にどの型式のレジスタを使用すべきかを決定することができる。

【0016】

各CPUは、それが機能及びファシリティの完全な一揃い (full complement) を提供するものであるか (例えば汎用CPU) 又は特定の型式の作業負荷を処理することを意図したものであるか (例えば、専用CPU) を示す、型式属性を有することができる。一次CPUは、汎用CPU又は最後の初期プログラム・ロード (IPL) 動作に続いて始動したCPU (IPL CPU) と同じ型式を有するCPUのいずれかである。二次CPUは、汎用CPU以外の、IPL CPUとは異なるCPU型式を有する任意のCPUである。

【0017】

マルチスレッディング・ファシリティは、サポーティング・アーキテクチャを実装するコンピュータシステム上で利用可能であり得る。マルチスレッディング・ファシリティは、マルチスレッディングのためのサポートを提供して、コアを共有する、CPUと呼ばれることもある一群のスレッドをイネーブルにする。マルチスレッディング・ファシリティがイネーブルにされている場合、コア内のCPUは、実行ユニット又はキャッシュなどの特定のハードウェアリソースを共有することができる。コア内の1つのCPUがハードウェアリソースを (典型的にはメモリ・アクセスを待機しながら) 待機しているとき、コア内の他のCPUは、コア内の共有リソースをアイドルのままにしておくのではなく、むしろ利用することができる。マルチスレッディング・ファシリティがインストールされており、かつイネーブルにされている場合、スレッドは、コアのメンバであるCPUと同義である。マルチスレッディング・ファシリティがインストールされていない場合、又はファシリティはインストールされているがイネーブルにされていない場合、コアは、単一のCPU又はスレッドを含む。

【0018】

マルチスレッディング・ファシリティがインストールされている場合、これをマルチスレッディング設定 (set-multithreading) 信号プロセッサ (signal processor、SIGP) 指令の実行によりイネーブルにすることができる。例示的な実施形態において、マルチスレッディング・ファシリティがイネーブルにされている場合、コンフィギュレーション内のCPUの数は、倍数で増加し、その値は、プログラム指定最大スレッド識別 (program-specified maximum thread identification、PSMTID) により決定される。コア内のCPUの数は、PSMTIDよりも1つだけ多くすることができる。この倍数に対応する数のCPUがグループ化されて1つのコアになる。コンフィギュレーション内の同じCPU型式の各コアは、同数のCPUを有することができる。コア内の各CPUは、同じ

C P U型式のものであるが、モデル及びC P U型式に基づいて、コア内の幾つかのC P Uは、オペレーショナルでなくてもよい。

【 0 0 1 9 】

例示的な実施形態において、制御プログラム、例えばオペレーティングシステム（O S）は、そのO Sが管理するコンフィギュレーションがマルチスレッディングを使用できるようにするために、マルチスレッディングを明示的にイネーブルにする。代替的に、ハイパーバイザがマルチスレッディングをイネーブルにすることができ、ハイパーバイザのゲスト及びそれらのアプリケーションは、透過的に利益を得ることができる。アプリケーションプログラムは一般に、マルチスレッディングがイネーブルになっているかどうか気づかない。マルチスレッディングがイネーブルにされるとき、コンフィギュレーション内の全てのC P UのC P Uアドレスは、アドレスの左端のビット内にコア識別（又はコアI D）を含み、かつアドレスの右端ビット内にスレッド識別（スレッドI D、又はT I D）を含むように調整される。コアI Dは、コア・アドレス値と呼ばれることもあり、T I Dは、スレッド・アドレス値と呼ばれることもある。コア内のC P Uは、実行ユニット又は下位レベル・キャッシュなどの特定のハードウェア・ファシリティを共有することができ、それゆえコアの1つのC P U内の実行がコア内の他のC P Uの性能に影響を与えることがある。

10

【 0 0 2 0 】

コンフィギュレーションの1つ又は複数のコアを、単一スレッド・モードとマルチスレッディング・モードとの間で動的に切り換えることに関連した変化を管理するために、多数のサポート機能が含められる。マルチスレッディングをサポートしないプログラムとの互換性を維持するために、リセット又は非アクティブ化したときに単一スレッド・モードをデフォルト・モードとすることができる。例示的な実施形態は、マルチスレッディング・モードから単一スレッド・モードへの移行後にスレッド・コンテキストの解析及び／又は復元をサポートするために、マルチスレッディング・モードからのコンテキストを保存し、通信し、及び復元する機能を含む。

20

【 0 0 2 1 】

例示的な実施形態により実装することができるコンピューティング環境は、例えばニューヨーク州A r m o n kのインターナショナル・ビジネス・マシーンズ・コーポレーションにより提供されるz / A r c h i t e c t u r eに基づくものとすることができる。z / A r c h i t e c t u r eは、その全体が引用により本明細書に組み入れられる非特許文献1のI B M（登録商標）刊行物に説明されている。一例において、z / A r c h i t e c t u r eに基づくコンピューティング環境は、ニューヨーク州A r m o n kのインターナショナル・ビジネス・マシーンズ・コーポレーションにより提供される、e S e r v e r、z S e r i e sを含む。コンピューティング環境は、例えば、1つ又は複数のコア（例えば、プロセッサ・コア）を有する1つ又は複数のパーティション（例えば、論理パーティション）を有するプロセッサ複合体、及び本明細書でさらに説明するような1つ又は複数のレベルのハイパーバイザを含むことができる。

30

【 0 0 2 2 】

図1は、マルチスレッディング（M T）をサポートするコンピューティング環境の例としてコンピュータシステム100を示す。図1の例において、コンピュータシステム100は、複数のプロセッサ・コア102、入力／出力（I / O）サブシステム104、及びシステムメモリ160を含む。I / Oサブシステム104は、当該分野で知られたI / Oデバイスへのアクセスを提供することができる。プロセッサ・コア102は、本明細書においては単に「コア」とも呼ばれ、処理回路をサポート要素と共に含むことができる。図1の例において、5つのコア102は、コア1 110、コア2 120、コア3 130、コア4 140、及びコア5 150として示されているが、より多数の又は少数のコア102もまた企図される。M Tファシリティ103は、コア102の各々のハードウェア・コンポーネントとすることができる。この例において、コア102の各々は、上限4つまでのスレッドをサポートすることが可能である。例えば、コア1 110は、スレ

40

50

ッド111、112、113及び114をサポートすることができる。コア2 120は、スレッド121、122、123及び124をサポートすることができる。コア3 130は、スレッド131、132、133及び134をサポートすることができる。コア4 140は、スレッド141、142、143及び144をサポートすることができる。コア5 150は、スレッド151、152、153及び154をサポートすることができる。いずれの時点でも、各コア102の4つ全てのスレッドがオペレーショナルである必要はないことに留意されたい。例えば、コア3 130において、スレッド131及び132はオペレーショナルであり得るが、一方でスレッド133及び134はオペレーショナルとなることが許容されない(網掛けで示される)。

【0023】

図1はまた、コンピュータシステム100のシステムメモリ160を示し、ここでシステムメモリ160の部分は、論理パーティション1(LPAR1)170、LPAR2 180、及びLPAR3 190に分割されている。LPAR170、180、190は、仮想コンピューティングシステム(コンフィギュレーションとしても知られる)を表し、この中でLinux(商標)又はIBM(登録商標)z/OS(商標)、z/VM、又はzTPFオペレーティングシステムなどのオペレーティングシステムを実行することができる。図1はまた、LPAR170、180、190に対するコア102の割当ても示す。この図において、コア1 110及びコア2 120は、LPAR1 170による使用専用である。コア3 130は、LPAR2 180による使用専用であり、コア5 150は、LPAR3 190による使用専用である。コア4 140は、LPAR2 180とLPAR3 190との間で共有することができるが、図1ではLPAR2 180に割り当てられているように示されている。LPAR3 190は、コア102の2つの異なる型式がパーティションにより使用されている例を示し、ここでコア4 140は、多重スレッドがオペレーショナルであることを許容するが、コア5 150は、この例では多重スレッドがオペレーショナルであることを許容しない。図1の例において、LPAR1 170は、OS171並びにプログラム172、173、174及び175のための処理リソースを提供する。LPAR2 180は、OS181並びにプログラム182、183及び184のための処理リソースを提供する。LPAR3 190は、OS191並びにプログラム192及び193のための処理リソースを提供する。

【0024】

LPAR内で実行するオペレーティングシステムの制御下で、プログラムは、コアのスレッド上で実行される。例示的な実施形態において、個々のスレッドは、一度に1つのプログラムのみを実行するが、しかし、再入可能になるように設計されたプログラムは、多重スレッド又はコア上で同時に実行されることができる。例えば、LPAR1 170のOS171のプログラム172を、コア1 110内のスレッド111及び113上並びにコア2 120のスレッド121及び124内で実行することができる。OSの制御に従って、異なるプログラムを、ディスパッチ規則及びサービス品質協定に従って、同じスレッド又は異なるスレッド上にディスパッチすることができる。

【0025】

また、システムメモリ160内には、例えばミリコード(Millicode)162及びLPARハイパーバイザ163を含む、種々のレベルのファームウェアが存在する。ミリコード162は、下位レベルのシステム機能をサポートするためのファームウェアとして具体化することができる。LPARハイパーバイザ163は、例えば、IBM Processor-Resource/System Manager(商標)(PR/SMM(商標))などの、ライセンスされた内部コードとすることができる。LPARハイパーバイザ163は、LPAR170、180、190を確立することができ、コア102上のディスパッチを管理することができる。MTファシリティ103がコンピュータシステム100にインストールされている場合、ミリコード162及びLPARハイパーバイザ163はまた、MTファシリティ・サポートコード164及び165をそれぞれ含む。MTをサポートするための論理は、ミリコード162と、LPARハイパーバイザ163

10

20

30

40

50

と、コア 1 0 2 との間に分散させることができるので、MTファシリティ・サポートコード 1 6 4 及び 1 6 5 は、MTファシリティ 1 0 3 の一部と考えることができる。図示していないが、OS 1 7 1、1 8 1、1 9 1 の各々もまた、それぞれの L P A R 1 7 0、1 8 0、1 9 0 内の MT をイネーブルにして活用するために MT ファシリティ・サポートコードを含むことができる。

【 0 0 2 6 】

図 2 は、図 1 と同じコンピュータシステム 1 0 0 を示すが、但し、図 2 のコンピューティング環境において、コア 4 1 4 0 は、ここでは L P A R 2 1 8 0 の代わりに L P A R 3 1 9 0 に割り当てられている。スレッド 1 4 3 及び 1 4 4 がオペレーショナルではなかった図 1 とは異なり、図 2 では、L P A R 3 1 9 0 がコア 4 1 4 0 上にディスパッチされたとき、4 つ全てのスレッド 1 4 1 - 1 4 4 が現在オペレーショナルであることにもまた留意されたい。コア 1 0 2 上に L P A R をディスパッチすること及びアンディスパッチすること (undispatching) は動的であり、他の時点では他の L P A R (図示せず) が同じコア 1 0 2 上で動作することができる。

【 0 0 2 7 】

ここで図 3 を参照すると、実施形態により、処理コア、例えば図 1 及び図 2 のコア 1 0 2 のうちの 1 つを実装するための処理回路 2 0 0 のブロック図が一般的に示される。処理回路 2 0 0 は、MT 環境内で 1 つ又は複数のスレッドを同時にサポートすることができる処理回路の一例である。図 3 に示す処理回路 2 0 0 は、処理回路 2 0 0 を他のプロセッサ及び周辺デバイスに結合することができるシステムコントローラ・インタフェース・ユニット 2 0 2 を含む。システムコントローラ・インタフェース・ユニット 2 0 2 はまた、データ値を読み出して格納する D キャッシュ 2 0 4、プログラム命令を読み出す I キャッシュ 2 0 8、及びキャッシュ・インタフェース・ユニット 2 0 6 を、外部メモリ、プロセッサ、及び他の周辺デバイスに接続することができる。

【 0 0 2 8 】

I キャッシュ 2 0 8 は、命令フェッチ・ユニット (I F U) 2 1 0 と共同して命令ストリームのローディングを提供することができ、命令フェッチ・ユニットは、命令を予めフェッチし、推論的ローディング及び分岐予測能力を含むことができる。フェッチされた命令は、デコードして命令処理データにするために、命令デコード・ユニット (I D U) 2 1 2 に提供されることができる。

【 0 0 2 9 】

I D U 2 1 2 は、命令を発行ユニット 2 1 4 に提供することができ、これは、一般演算を実行するための 1 つ又は複数の固定小数点ユニット (F X U) 2 1 6 及び浮動小数点演算を実行するための 1 つ又は複数の浮動小数点ユニット (F P U) 2 1 8 などの種々の実行ユニットに対する命令の発行を制御することができる。F P U 2 1 8 は、2 進浮動小数点ユニット (B F U) 2 2 0、1 0 進浮動小数点ユニット (D F U) 2 2 2、又はその他のいずれかの浮動小数点ユニットを含むことができる。発行ユニット 2 1 4 はまた、1 つ又は複数のロード / 格納ユニット (L S U) 2 1 8 に 1 つ又は複数の L S U パイプラインを介して結合することができる。多重 L S U パイプラインは、ロード及び格納並びに分岐のためのアドレス生成を行うための実行ユニットとして扱われる。L S U 2 2 8 及び I F U 2 1 0 の両方が、変換ルックアサイド・バッファ (T L B) 2 3 0 を利用して、オペランド及び命令アドレスに対するバッファされた変換を提供することができる。

【 0 0 3 0 】

F X U 2 1 6 及び F P U 2 1 8 は、汎用レジスタ (G P R) 2 2 4 及び浮動小数点レジスタ (F P R) 2 2 6 などの種々のリソースに結合される。G P R 2 2 4 及び F P R 2 2 6 は、D キャッシュ 2 0 4 から L S U 2 2 8 によりロードされて格納されるデータ値のためのデータ値ストレージを提供する。

【 0 0 3 1 】

処理回路 2 0 0 はまた、システム時間ベースの生成及び診断アクションをサポートするためのカウンタ及び / 又はタイマ 2 5 0 を含むことができる。例えば、カウンタ及び / 又

10

20

30

40

50

はタイマ 250 を用いて、時刻、並びに種々の診断及び測定ファシリティをサポートすることができる。

【0032】

ここで図 4 を参照すると、図 1 と類似のコンピューティング環境が示されているが、但し、図 4 では、第 2 レベル・ハイパーバイザ 300 がコンピュータシステム 100 の L P A R 2 180 内で実行されている。第 2 レベル・ハイパーバイザ 300 は、例えば、I B M の z / V M オペレーティングシステムであり、L P A R (第 1 レベル) ハイパーバイザ 163 により提供される M T サポートコード 165 と同様の M T サポートコード 301 を含む。第 2 レベル・ハイパーバイザ 300 は、複数の仮想マシン 310、320、及び 330 (コンフィギュレーションとも呼ばれる) のためのサポートを提供し、その中でゲスト・オペレーティングシステム 311、321、及び 331 がそれぞれ動作する。ゲスト・オペレーティングシステム 311、321、及び 331 は、例えば、Linux (商標) 又は I B M (登録商標) z / O S (商標)、z / V M、若しくは z / T P F O S を含むことができ、又は I B M 会話型モニタシステム (C M S) などのゲスト開発環境を含むことができる。各ゲスト O S 311、321、及び 331 は、マルチスレッディングをイネーブルにすることができる場合もできない場合もあり、その場合、第 2 レベル・ハイパーバイザ 300 は、第 2 レベル・ハイパーバイザ 300 が動作している L P A R 2 180 にとって利用可能な物理的処理リソース (コア 130、140 及びスレッド 131 - 134、141 - 144) を用いて、ゲスト O S 311、321、331 及び関連付けられたプログラム 312、313、322、323、332、及び 333 のディスパッチを担当することができる。種々の仮想マシン 310、320、330 のプログラム 312、313、322、323、332、333 は、それぞれのゲスト O S 311、321、及び 331 が利用可能なスレッド 131 - 134、141 - 144 上で実行することができる。ゲスト O S 311、321、及び 331 は、第 2 レベル・ハイパーバイザ 300 がマルチスレッディングを活用している場合、M T から透過的に利益を得ることができるので、M T サポートコードを含む必要はない。

【0033】

ここで図 5 を参照すると、実施形態により実装することができるコンピューティング環境内のハイパーバイザ・コンテキスト保持の例が示される。図 5 の例において、多数のサポート構造体が、図 1 及び図 2 の L P A R ハイパーバイザ 163 内に示されている。例えば、構造体 410 は、図 1 の L P A R 1 170 をサポートすることができ、図 1 に示すような物理スレッド 111、112、113、114、121、122、123、124 上で現在実行されている論理スレッド 411、412、413、414、421、422、423、424 のアーキテクチャ化レジスタ・コンテキスト (すなわち、スレッド・コンテキスト) を格納する、状態記述 (state description) 及びサテライト・ブロックを含む。これらの論理スレッドがディスパッチされている間、物理スレッドは、スレッドの現行アーキテクチャ化レジスタ・コンテキストを保持する。アーキテクチャ化レジスタ・コンテキストは、これらがもはやディスパッチされないときには、状態記述及びサテライト・ブロック内で維持される。構造体 430 は、図 1 の L P A R 2 180 をサポートすることができ、図 1 に示すように物理スレッド 131、132、141、142 上で現在実行されている論理スレッド 431、432、441、442 のアーキテクチャ化レジスタ・コンテキストを格納する状態記述及びサテライト・ブロックを含む。構造体 450 は、図 1 の L P A R 3 190 をサポートすることができ、図 1 に示すように物理スレッド 151 上で現在実行されている論理スレッド 451 のアーキテクチャ化レジスタ・コンテキストを格納する状態記述及びサテライト・ブロックを含む。構造体 450 はまた、物理プロセッサ上に現在ディスパッチされていない (網掛けで示される) 論理スレッド 461、462、463 及び 464 のアーキテクチャ化レジスタ・コンテキストを格納する状態記述及びサテライト・ブロックも含む。物理コア上にディスパッチされていない L P A R をサポートする他の構造体、例えば、論理スレッド 471、472、473 及び 474 の状態記述及びサテライト構造体を含む L P A R A (図 1 には示されていない) のための

構造体 470 もまた、L P A R ハイパーバイザ 163 によって保持することができる。さらなる構造体の例は、論理スレッド 481 及び 482 の状態記述及びサテライト構造体を含む非ディスパッチ L P A R B (図 1 には示されていない) をサポートする構造体 480、並びに論理スレッド 485 のための非ディスパッチ L P A R C (図 1 には示されていない) 構造体 484 を含む。

【0034】

図 5 には多数の構造体が表示されているが、マルチスレッディングを管理するために、付加的な構造体を、L P A R ハイパーバイザ 163 及びコンピュータシステム 100 内のどこか他の場所により、サポートすることができることが理解される。

【0035】

ここで図 6 を参照すると、実施形態により、マルチスレッディングの動的イネーブルメントのためのプロセスフロー 500 が示される。ブロック 502 において、第一スレッドが単一スレッド (S T) モードで実行される。ブロック 504 において、マルチスレッディング (M T) モード設定命令が S T モードでフェッチされる。まとめて 505 で示されるこの命令の実行の際に、ブロック 506 において、M T モード設定命令により指定された場所から要求されるスレッドの数が得られる。場所は、s e t - M T モード命令を発行するときにパラメータ・レジスタにより指定することができる。M T モード設定命令は、s e t - M T 指令と、要求されたスレッドの数に関連付けられるプログラム指定最大スレッド i d (P S M T I D) とを含む、信号プロセッサ (S I G P) 命令とすることができる。S I G P 命令の s e t - M T 指令に関連付けられたプロセスの例は、図 9 を参照して

【0036】

プロセス 500 の続きで、ブロック 508 において、要求されたスレッドの数が多重スレッドを示しているか否かの判定が行われる。例えば、多重スレッドは、1 より大きい値により示されるものとすることができる。値ゼロが単一スレッドを示す実施形態において、1 又は 1 より大きい値は、多重スレッドを示すことができる。要求されたスレッドの数が多重スレッドを示していないとの判定に基づいて、ブロック 510 において、コアは S T モードのままであり、s e t - M T モード命令の実行は完了し、制御はブロック 502 に戻る。要求されたスレッドの数が多重スレッドを示しているとの判定に基づいて、ブロック 512 において、M T モードがイネーブルにされ、s e t - M T モード命令の実行が完了する。ブロック 514 において、第一スレッド及び 1 つ又は複数の第二スレッドを含む多重スレッドが実行される。ブロック 516 において、リセット又は非アクティブ化がない場合には、プロセス 500 は、ブロック 514 にループバックし、そうでない場合には、ブロック 518 において、S T モードに復帰するコンフィギュレーションのリセット又は非アクティブ化に基づいて、M T モードがディスエーブルにされる。M T モードをディスエーブルにすることの一部として、スレッドの数 (P S M T I D) は、非クリアリング・リセット (non-clearing reset) の場合には保持され、クリアリング・リセット (clearing reset) の場合にはゼロにされる。プロセス 500 は、ブロック 502 に戻る

【0037】

C P U は、l o a d - n o r m a l、l o a d - w i t h - d u m p、l o a d - c l e a r、又は l o a d - c l e a r - l i s t - d i r e c t e d キーがアクティブ化されたとき、ロード状態に入ることができる。チャンネル・コマンド・ワード (C C W) 型初期プログラム・ローディング動作が成功裡に完了した場合、C P U は、ロード状態から動作状態に変化する。

【0038】

C P U リセットは、破壊される情報量を最小限にして、装置チェック表示及び結果として生じる C P U 状態におけるあらゆる不確定要素をクリアするために用いることができる。特に、これは解析又は動作再開のために C P U 状態を保存すべき場合に、チェック条件をクリアするために用いることができる。C P U リセットが l o a d - n o r m a l 又は l o a d - w i t h - d u m p キーのアクティブ化により引き起こされた場合、(a) こ

れはアーキテクチャ・モード (architectural mode) をデフォルト・モードに設定することができ、(b) マルチスレッディング・ファシリティがインストールされており、かつイネーブルにされている場合には、マルチスレッディングがディスエーブルにされる。CPUリセットがデフォルト・モードを設定する場合、PSWを復元することができるように現行PSWを保存することができる。

【0039】

初期CPUリセットは、CPUリセットの機能を、現行PSW、CPUタイマ、クロック・コンパレータ、及び他のレジスタ、例えば中断イベント・アドレス・レジスタ、キャプチャPSWレジスタ、制御レジスタ、浮動小数点制御レジスタ、プリフィックス・レジスタ、及びTODプログラム可能レジスタなどの初期化と共に、提供する。初期CPUリセットは、load-normal又はload-with-dumpキーのアクティブ化により引き起こされた場合、アーキテクチャ・モードをデフォルト・モードに設定することができる。初期CPUリセットがload-normal又はload-with-dumpキーのアクティブ化により引き起こされた場合にマルチスレッディングがイネーブルにされた場合、初期CPUリセット機能は、コアの最小番号CPUに対して行われることができ、コア内の他の全てのCPUに対して、CPUリセットが行われる。クリアリング・リセットは、初期CPUリセット及びサブシステム・リセットの実行を引き起こし、加えて、TODクロック以外の、コンフィギュレーション内の全てのCPU内の全てのストレージ位置及びレジスタがクリアされ又は初期化される。クリアリングは、外部ストレージ、例えばアドレス指定できないページの内容を保持するために制御プログラムにより用いられる直接アクセス・ストレージ・デバイスなどには影響を及ぼさない。

【0040】

CPU電源投入リセットは、初期CPUリセットの実行を引き起こし、有効チェック・ブロックコードにより、汎用レジスタ、アクセス・レジスタ、制御レジスタ、及び浮動小数点レジスタの内容をクリアしてゼロ/デフォルト値にする。状態のクリア又は初期化は必ずしもゼロ値になる必要はなく、クリアされた状態においてデフォルトで非ゼロ値にすることができることが理解される。CPU電源投入リセットがコンフィギュレーションを確立する場合、アーキテクチャ・モードをデフォルト・モードに設定することができる。そうでない場合には、アーキテクチャ・モードを、すでにコンフィギュレーション内にあるCPUのものに設定することができる。CPUリセット、初期CPUリセット、サブシステム・リセット、及びクリア・リセットは、手動で始動することができる。

【0041】

例示的な実施形態において、各CPUは、そのCPUアドレスと呼ばれる割り当てられた番号を有する。CPUアドレスは、コンフィギュレーション内の1つのCPUを一意に識別する。CPUは、SIGP命令のCPUアドレス・フィールド内でこのアドレスを指定することにより示される。誤動作警報、緊急信号、又は外部コールの信号を送信しているCPUは、このアドレスを、中断を伴うCPUアドレス・フィールド内に格納することにより識別することができる。CPUアドレスは、コンフィギュレーション定義プロセスにより割り当てられ、典型的には再構成による変化の結果として変更されない。プログラムは、CPUアドレス格納(store CPU address)命令を用いて、CPUのアドレスを決定することができる。CPUアドレス格納命令は、また、多重処理コンフィギュレーションにおいてCPUを識別するCPUアドレスを識別するために用いることもできる。

【0042】

マルチスレッディングがイネーブルにされている場合、CPUアドレスは、コア内のCPUの識別と連結されるコア識別(コアID)含むことができる。コア内のCPU識別は、スレッド識別(スレッドID、又はTID)である。コンフィギュレーション内で、全てのコアは、同数のCPUを提供するが、モデル及びCPU型式に応じて、コア内の幾つかのCPUがオペレーショナルではない場合がある。

【0043】

信号プロセッサのマルチスレッディング設定指令により用いられるパラメータ・レジスタの P S M T I D に基づいて、固定数のビットがスレッド識別を表す。このビット数は、T I D 幅と呼ばれる。

【 0 0 4 4 】

コア I D は、マルチスレッディングがイネーブルにされる前の C P U アドレスの右側ビットから形成することができる。コア I D は、T I D 幅ビットだけ左にシフトされ、マルチスレッディングが利用可能になった後で C P U アドレスの左側ビットをもたらす。スレッド I D は、同じ T I D 幅ビット数を有し、マルチスレッディングがイネーブルにされた後、C P U アドレスの右側ビットを占める。スレッド I D は、数の連続範囲内に割り当てることができる。表 1 は、P S M T I D、T I D 幅、並びにコア識別及びスレッド識別を含む C P U アドレス・ビットの例示的な関係を示す。

【表 1】

P S M T I D	T I D 幅	C P U アドレス・ビット	
		コア I D	スレッド I D
0	0	0-15	—
1	1	0-14	15
2-3	2	0-13	14-15
4-7	3	0-12	13-15
8-15	4	0-11	12-15
16-31	5	0-10	11-15

表 1 例示的なアドレス・ビット・マッピング

【 0 0 4 5 】

アドレス拡張は、実施形態による C P U アドレス拡張プロセス 6 0 0 A の例として図 7 に示される。ブロック 6 0 2 において、第一スレッドは、C P U アドレス・ビット数としてコア・アドレス値 6 0 4 を用いて、S T モードでアクセスすることができる。矢印 6 0 6 は、S T モードから M T モードへの切り換えを示す。ブロック 6 0 8 において、第一スレッド又は 1 つ若しくは複数の第二スレッドは、拡張アドレス値 6 1 0 を用いて、M T モードでアクセスすることができる。拡張アドレス値 6 1 0 は、シフト・コアアドレス値 6 1 2 としてシフトされてスレッド・アドレス値 6 1 4 と連結された、コア・アドレス値 6 0 4 を含む。シフト・コアアドレス値 6 1 2 は、コア識別子 (コア I D) であり、スレッド・アドレス値 6 1 4 は、スレッド識別子 (T I D) である。シフト・コアアドレス値 6 1 2 は、要求された最大スレッド識別子、すなわち P S M T I D に基づく量だけシフトされることができる。スレッド・アドレス値 6 1 4 内の T I D ビット数は、上記表 1 に示すように、P S M T I D に基づいて決定することができる。スレッド・アドレス値 6 1 4 をシフト・コアアドレス値 6 1 2 の下位桁ビットに連結して、拡張アドレス値 6 1 0 を形成することができる。全てがゼロのスレッド・アドレス値 6 1 4 は、第一スレッドを示し、ゼロより大きい値は、第二スレッドを識別して、アドレス指定する。

【 0 0 4 6 】

M T モードと S T モードとの間で切り換えるとき、コア・アドレス値 6 0 4 (S T モード) 又は拡張アドレス値 6 1 0 (M T モード) のいずれかが選択され、それぞれ S T モード又は M T モードで C P U アドレスとして用いられる。コア・アドレス値 6 0 4 は、S T モードで用いられる標準フォーマットアドレスの例であり、コアは、M T モードをディスエーブルにしたことに基づいて、M T モードから S T モードへ復帰する。例示的な実施形

態において、第一スレッド（すなわち、第二スレッドではない）のみが、MTモードをディスエーブルにしたことに基づいて、アクセス可能である。図8は、実施形態によるCPUアドレス短縮プロセス600Bの例を示す。図8の矢印616は、ブロック608のMTモードからブロック602のSTモードへの切換えを示す。MTモードからSTモードへの復帰は、拡張アドレス値610を右へシフトし、スレッド・アドレス値614を排除して、シフト・コアアドレス値612からコア・アドレス値604（コアID）をCPUアドレスとして含む標準フォーマットアドレスを形成することを含むことができる。

【0047】

リセット機能がマルチスレッディングをディスエーブルにするとき、（a）スレッドIDゼロを有するCPUのCPUアドレスは、イネーブルメントに用いたのと同じTID幅ビット数だけ右にシフトされ、（b）アドレスの左側のTID幅ビット数にゼロが挿入され、（c）CPUアドレスは、元の非マルチスレッディング形式（すなわち、標準フォーマットアドレス）に復帰する。マルチスレッディングがイネーブルにされたときに非ゼロスレッドIDを有するコア内の全てのCPUは、マルチスレッディングがディスエーブルにされたときにはもはやオペレーショナルではなくなる。

【0048】

マルチスレッディングがイネーブルにされていないとき、CPUアドレスは、コンフィギュレーション定義プロセスにより割り当てられた値から変化せずにそのままである。この場合、スレッド識別は存在しない。

【0049】

多数の信号プロセッサ指令は、CPUに対して、例えば、始動、停止、再始動、「停止及びステータス格納」（stop and store status）、初期CPUリセット（initial CPU reset）、CPUリセット（CPU reset）、「アドレスにステータス格納」（store status at address）、アーキテクチャ設定（set architecture）、実行ステータス検知（sense running status）、マルチスレッディング設定（set multithreading）、「アドレスに追加ステータス格納」（store additional status at address）などを含む指令を与えることができる。初期CPUリセット又はCPUリセットは、信号プロセッサ命令により起動することができ、アーキテクチャ・モード又は他のCPUに影響を及ぼさず、マルチスレッディングをディスエーブルにせず、I/Oのリセットを引き起こさない。

【0050】

アーキテクチャ設定指令は、コンフィギュレーション内の全てのCPUが設定されることになるアーキテクチャ・モードを指定する。アーキテクチャの差異は、異なるアドレス指定モード、レジスタ定義、及びCPUによりサポートされる命令を含むことができる。アーキテクチャ・モードが変更されると、レジスタの選択ビットフィールドをデフォルト状態に設定する（例えばゼロにする）ことができ、コンフィギュレーション内の全てのCPUのアクセス・レジスタ変換ルックアサイド・バッファ（ALB）及び変換ルックアサイド・バッファ（TLB）がクリアされ、コンフィギュレーション内の全てのCPUに対してシリアル化及びチェックポイント同期機能を行うことができる。

【0051】

実行ステータス検知指令は、アドレス指定されたCPUが実行されているか否かを示すことができる。STモードでは、実行／非実行ステータスとしてインジケータを返すことができる。MTモードでは、アドレス指定されたCPUがそのメンバであるコアのいずれかのCPUが実行しているか否か、又はアドレス指定されたCPUがそのメンバであるコアの全てのCPUが実行していないか否かを、インジケータを用いて識別することができる。

【0052】

set-MT指令は、マルチスレッディング・ファシリティをイネーブルにする。パラメータ・レジスタのビット位置は、コンフィギュレーション内で提供されるPSMTID

10

20

30

40

50

を収容することができる。P S M T I Dは、各コア内でアクセス可能にされるC P Uの数よりも1だけ少なくなるように定めることができる。例えば、指定されたビット位置における値3は、最大で4スレッドが提供されることを示す。コンフィギュレーション内の全てのC P Uはアドレス指定されていると考えることができるので、S I G P命令のC P Uアドレス・レジスタの内容は、無視することができる。s e t - M T指令を受け取った場合、これはS I G P命令の実行中に全てのC P Uにより完了される。図9を参照すると、S I G P s e t - M T指令702のためのプロセス700が示される。図9のプロセス700を参照して本明細書でさらに説明されるように、エラー表示を与えることができ、S I G P s e t - M T指令702が、無効指令、不正状態、及び無効パラメータのうちの1つ又は複数を伴って発行されたことの判定に基づいて、M Tモードのイネーブルメントが防止される。

10

【0053】

ブロック704において、マルチスレッディング・ファシリティがインストールされていない場合、又は708でC P Uが有効アーキテクチャ・モードでイネーブルにされていない場合、s e t - M T指令は受け入れられず、それぞれブロック706又は710において無効指令表示を返すことができる。ブロック712において、コンフィギュレーション内の他のC P Uが停止されていない又はチェック・ストップ状態にない場合、又はブロック716において、コンフィギュレーションがマルチスレッディングに関して既にイネーブルにされている場合、s e t - M T指令は受け入れられず、それぞれブロック714又は718において不正状態表示を返すことができる。

20

【0054】

ブロック720において、P S M T I Dが無効である場合、s e t - M T指令は受け入れられず、ブロック722において無効パラメータ表示を返すことができる。ブロック724において、P S M T I Dがゼロのとき、コンフィギュレーションはマルチスレッディングに関してイネーブルにされず、S Tモードのままであり、ブロック728において条件コードとしていずれかのステータスを提供する。例示的な実施形態において、P S M T I Dが有効かつ非ゼロであるとき、ブロック726において、コンフィギュレーションはマルチスレッディングに関してイネーブルにされ、その結果、C P Uアドレス拡張が生じ、コンフィギュレーション内の全てのC P UのA L B及びT L Bは、その内容がクリアされ、コンフィギュレーション内の全てのC P U上でシリアル化及びチェックポイント同期機能が実行される。ブロック728において、ステータスが条件コードとして提供される。成功裡に完了すると、s e t - M T指令を実行しているC P U以外の全てのC P Uは、停止された状態又はチェック・ストップ状態のままである。しかしながら、マルチスレッディングがイネーブルにされる前にC P Uがチェック・ストップ状態にあった場合、同じコア内で非ゼロスレッドI Dを有するC P Uが停止状態又はチェック・ストップ状態に置かれることが予測できない場合がある。

30

【0055】

スレッド・コンテキストは、アーキテクチャ化レジスタ・コンテキストとも呼ばれる。マルチスレッディングがイネーブルにされる前の各C P Uのアーキテクチャ化レジスタ・コンテキスト(すなわち、P S W、C P Uタイマ、クロック・コンパレータ、汎用レジスタ、浮動小数点レジスタ及び浮動小数点制御レジスタ、ベクトル・レジスタ、制御レジスタ、アクセス・レジスタ、プリフィックス・レジスタ、並びにT O Dプログラム可能レジスタ、等)は、マルチスレッディングがイネーブルにされた後、各コアそれぞれのT I Dゼロを有するC P Uのアーキテクチャ化レジスタ・コンテキストになる。同様に、M Tイネーブルにされたコンフィギュレーションの各コアのT I Dゼロを有するC P Uのアーキテクチャ化レジスタ・コンテキストは、l o a d - n o r m a l又はl o a d - w i t h - d u m pキーのアクティブ化の結果としてマルチスレッディングがディスエーブルにされたとき、各C P Uそれぞれのアーキテクチャ化レジスタ・コンテキストになる。

40

【0056】

非ゼロスレッド表示を有する全てのC P Uのアーキテクチャ化レジスタ・コンテキスト

50

を、load-normal又はload-with-dumpキー動作のアクティブ化の結果としてマルチスレッディング・ファシリティがディスエーブルにされるときに保持することができる。マルチスレッディング・ファシリティがその後、介在するクリア・リセットを伴わずに再イネーブルにされた場合、非ゼロ・スレッドを有する全てのCPUのアーキテクチャ化レジスタ・コンテキストは、復元される。

【0057】

load-normal又はload-with-dumpキーのアクティブ化によりディスエーブルにされた後でマルチスレッディングが再イネーブルされたとき、パラメータ・レジスタ内のビットでのPSMTIDの値が以前のイネーブルメントにおいて用いられた値と違う場合、非ゼロ・スレッドIDを有する全てのCPUのアーキテクチャ化レジスタ・コンテキストは、予測できない場合がある。

10

【0058】

システム情報格納(store system information)命令を用いて、コンフィギュレーションのコンポーネントに関する情報をシステム情報ブロック(SYSIB)に格納することができる。SYSIBは、MTインストール・フィールド、MT汎用フィールド、総CPU/コアカウント、構成CPU/コアカウント、スタンバイCPU/コアカウント、リザーブCPU/コアカウント、及びその他のフィールドを含むことができる。MTインストール・フィールドは、マルチスレッディング・ファシリティがインストールされているか否かを示すことができ、また第1のコア型式、例えば専門コア型式に対する最大サポートTIDを示すことができる。MT汎用フィールドは、第2のコア型式、例えば汎用コア型式に対する最大サポートTIDを示すことができる。MT汎用フィールド内の最大サポートTIDは、MTインストール・フィールド内の最大サポートTIDを下回るか又は等しいものに限定することができる。総CPU/コアカウントは、構成状態、スタンバイ状態、又はリザーブ状態のいずれかにある、コンフィギュレーション内の汎用CPU又は汎用CPUを含むコアの総数を示すことができる。構成CPU/コアカウントは、構成状態にある、すなわちコンフィギュレーション内にあり、かつプログラムを実行する準備ができている汎用CPU又は汎用CPUを含むコアの数を示すことができる。スタンバイCPU/コアカウントは、スタンバイ状態にある、すなわち構成状態に置かれるまでプログラムの実行に用いることができない汎用CPU又は汎用CPUを含むコアの数を示す。リザーブCPU/コアカウントは、リザーブ状態にある、すなわちプログラムを実行するために使用することはできず、かつ構成状態におくことができない汎用CPU又は汎用CPUを含むコアの数を示す。

20

30

【0059】

図10は、実施形態によるマルチスレッディング能力情報の格納の例を示す。スレッド、例えばコア800Aのスレッド1内で実行されるプログラムは、LPARなどのコンフィギュレーション850のメモリ801から、STORE SYSTEM INFORMATION(STSI)命令830をフェッチすることができる。STSI命令の実行は、システム情報ブロック(SYSIB)802の格納をもたすことができる。図10の例において、SYSIB802は、コンフィギュレーション805がマルチスレッディングをサポートするか否かを示すMTインストール識別子850を含む。SYSIB802はまた、コア800A/800Bの最大サポートスレッドの最大スレッド識別子を含み、これは、専門コアの場合にはコア当たりの最大TID806として、及び汎用コアの場合には最大TID808として提供されることができる。SYSIB802はまた、現行プログラム指定最大スレッド識別子(PSMTID)809を含むことができる。現行PSMTID809は、プログラムによりコンフィギュレーション850内でイネーブルにされたときのマルチスレッディング・モードを反映する。現行PSMTID809は、STSI命令830がベーシック・マシン・レベルで実行される場合は定義されなくてもよい。

40

【0060】

スレッド内、例えばコア800Bのスレッド2内で実行されるプログラムもまた、コン

50

フィギュレーション 850 のメモリ 801 から、SERVICE CALL (SERVC) 命令 834 をフェッチし、ここで命令はシステム制御プログラム情報読出し (read-system-control-program-information、read-SCP-info 又は RSCPI) コマンドを指定する。RSCPI コマンドの実行は、サービス・コール制御ブロック (SCCB) 810 をメモリ 801 内に格納 836 させることができる。例示的な実施形態において、RSCPI コマンドの実行により格納される SCCB 810 は、同様の情報及び SYSB 802 内では利用可能ではない場合もある付加的な情報を提供する。図 10 の例において、SCCB 810 は、コア 800B がマルチスレッディングをサポートするか否かを識別する MT インストール識別子 812 を含む。SCCB 810 はまた、専門コアの場合にはコア当たりの最大 TID 814 として提供され、汎用コア 816 の場合には最大 TID として提供されることができ、コア 800B の最大サポートスレッドの最大スレッド識別子も含む。SCCB 810 の値 812 - 816 は、SYSB 802 においてアクセス可能であり得る値 804 - 808 と等しい。さらに、SCCB 810 は、コア 800B の最大サポートスレッドの最終設定 (last-set) プログラム指定最大スレッド識別子を含むことができ、これは最終設定プログラム指定最大スレッド識別子 (PSMTID) 818 とも呼ばれる。SCCB 810 は、set-MT 指令上で受け入れ可能な PSMTID 値のマスクを PSMTID サポート・マスク 820 として含むことができる。PSMTID サポート・マスク 820 は、コア当たりの最大 TID 814 により定義される数よりも少ない数が所望されるときに、サポート CPU / スレッドを識別するために用いることができる。

【0061】

コア 800A 及び 800B は、この例で示されていない他の態様を含むことが理解される。さらに、SYSB 802 及び SCCB 810 は、図 10 の例に示された値を超える付加的な値を含むことができる。

【0062】

図 11 は、実施形態によるマルチスレッディング能力を判定するためのプロセスフロー 900 を示す。ブロック 902 において、コアは、マルチスレッディング能力情報取得 (retrieve multithreading capability information、RMTCI) 命令を実行し、これは SERVC 命令又は STSI 命令のいずれか 1 つとすることができる。ブロック 904 において、コンフィギュレーションのマルチスレッディング能力を識別するスレッド識別情報が得られる。ブロック 906 において、得られたスレッド識別情報が格納される。ブロック 908 において、得られたスレッド識別情報に基づいて、コンフィギュレーションが、以前にマルチスレッディングがイネーブルにされていたか否かを判定することができる。

【0063】

先に説明したように、SERVC 命令は、スレッド識別情報をメモリ内の応答ブロック (例えば、図 10 の SCCB 810) に格納するように構成され、STSI 命令は、スレッド識別情報をメモリ内の SYSB 内 (例えば、図 10 の SYSB 802) に格納するように構成される。得られたスレッド情報は、コアがマルチスレッディングをサポートするか否かを識別する MT インストール識別子 (例えば、図 10 の MT インストール識別子 804 又は 812) を含むことができる。得られたスレッド情報は、コアの最大サポートスレッドの最大スレッド識別子 (例えば、図 10 の最大 TID 値 806、808、814、又は 816) を含むことができる。得られたスレッド情報は、現行プログラム指定最大スレッド識別子 (例えば、図 10 の現行 PSMTID 809) 及び最終設定プログラム指定最大スレッド識別子 (例えば、図 10 の PSMTID 818) を含むことができる。応答ブロックは、個々にサポートされる特定のスレッド識別子を示すビットのマスク (例えば、図 10 の PSMTID サポート・マスク 820) を含むことができる。コンフィギュレーションが以前に MT がイネーブルにされていたことの判定は、最終設定プログラム指定最大スレッド識別子内の非ゼロ値に基づくことができる (例えば最終設定 PSMTID > 0)。例示的な実施形態において、コンフィギュレーションは、複数のコア型式をサ

ポートする。

【 0 0 6 4 】

例示的な実施形態において、レジスタ、及びレジスタ内に含めるか又は別個に管理することができるプログラム・カウンタ値などの値は、スレッド・コンテキストとしてキャプチャされる。アドレス拡張がMTモードで生じると、付加的なスレッド・コンテキストがアクセス可能になる。図7及び図8を参照して先に説明したように、CPUアドレスが、コンフィギュレーション内の各コアに対して形成される。CPUアドレスを、CPUアドレス格納命令により検査することができ、これは他の構造体の中に現れ、種々のSIGP指令において用いられる。MTがイネーブルにされていない場合、このアドレス指定スキームは変更されないままである。MTがイネーブルにされた場合、CPUアドレスは、拡張プロセスを受ける。先に説明したように、CPUアドレスの非MTイネーブル部分を、TIDを収容するのに十分なビットだけ左側にシフトさせることができる。例えば、オペレーティングシステムがPSMTID値1でSIGP set - MT指令を発行した場合、CPUアドレスは左に1ビットシフトされ、PSMTIDが2又は3であった場合、CPUアドレスは、左に2ビットシフトされ、PSMTIDが4 - 7である場合、CPUアドレスは左に3ビットシフトされ、以下同様である。

【 0 0 6 5 】

マルチスレッディングが、その後、(load - normal動作に引き起こされるクリア・リセット又はCPUリセットの結果として)ディスエーブルにされると、CPUアドレス短縮が生じる。MTイネーブルCPUアドレスを、MTをイネーブルにしたSIGP set - MT指令で用いられたPSMTIDビットと同じ数だけ右にシフトさせることができ、アドレスのスレッドID部分が消える。MTモード中にアクセス可能なスレッド・コンテキストは、図12に示す例のように1つ又は複数の場所に存在することができる。図12の例において、コンフィギュレーション1000は、コア1002を含み、他のコア(図示せず)を含むことができる。メモリ1006は、コンフィギュレーション1000の一部としてのコンフィギュレーション・メモリ1005を含むことができ、コンフィギュレーション1000から分離したホスト/ファームウェア・メモリ1007を含むことができる。ホスト/ファームウェア・メモリ1007は、ホストにより維持される状態識別ブロック1008を含むことができ、これはスレッドに関する(例えば図12ではスレッドn)スレッド・コンテキスト1010を格納することができる。サテライト・ブロック1012は、メモリ1006内でホスト/ファームウェア・メモリ1007の一部として状態記述ブロック1008に固定されることができ、ここでサテライト・ブロック1012は、スレッド・コンテキスト1010の代替として又はスレッド・コンテキスト1010との組合せで、スレッド・コンテキスト1014を含むことができる。各スレッドは、対応する状態記述ブロック1008と、随意にサテライト・ブロック1012とを有することができ、ここにスレッド・コンテキスト1010又はスレッド・コンテキスト1014を格納することができる。さらなる代替として、ハードウェア・コンテキスト・レジスタ1016を用いて、スレッド・コンテキスト1018を、例えばコア1002内に格納することができる。スレッド・コンテキスト1010、1014及び1018の例は、ストレージ・オプションとして組合せで又は別個に用いることができる。代替的なストレージ・オプションを実施形態において使用することができる。スレッド・コンテキストがどこに維持されているかにかかわらず、アドレス短縮されると、スレッド・コンテキストはもはや直接アクセス可能ではなくなる場合があるが、ダンププログラムにより、アクセスのために保存することができる。

【 0 0 6 6 】

MTがディスエーブルにされているとき、CPUアドレス短縮プロセスは、コアのスレッド1 - nをもはやアクセス可能ではなくなるようにする。同様にアーキテクチャ化レジスタを含むスレッド・コンテキストは、もはやプログラムから見えなくなる。非クリアリング・ロード動作の結果生じるCPUリセットの結果としてMTがディスエーブルにされた場合、スレッド1 - nのレジスタ・コンテキストは保持される。これらのデータは、そ

10

20

30

40

50

の後、コンフィギュレーションがMTモードに戻された場合に検査される。各ゲストスレッドに対するレジスタ・コンテキストは、図12に示すように、スレッドの状態記述ブロック1008内（又はベクトル・レジスタの場合、状態記述内に固定されたサテライト・ブロック1012内）のホストにより維持することができる。

【0067】

MTのディスエーブルメント中のスレッド1 - nのコンテキストの保持は、OS故障後にスレッドの状態がダンプされるための診断的機能である。OS故障の後、オペレータは、スタンドアロン・ダンプ(SADMP)プログラムを実行することを選択して、故障時点のシステムのメモリ及びスレッド・コンテキストをキャプチャすることができる。しかしながら、SADMPプログラムをロードすることで、コンフィギュレーションが、STモードがイネーブルにされるデフォルト・アーキテクチャモードに戻ってしまう場合があり、したがってMTがディスエーブルにされる。しかし、非クリアリング・ロード動作によりSADMPがロードされるので、各コアのスレッド1 - nのレジスタ・コンテキストは保持される。SADMPは、SERVCLRDSCP情報コマンドの応答ブロックの結果を検査することにより、ダンプされているコンフィギュレーション内でMTがイネーブルにされていたか否かを判定することができる。この数は、その後、以前と同じレベルでMTを再イネーブルにするためのSIGP set - MT指令への入力として用いることができる。

【0068】

図13は、実施形態によるマルチスレッディング・レジスタ保存の例を示す。システム、例えば図13のコンピュータシステム1100は、多重コンフィギュレーション1102及び1104を含むことができる。図13の例において、コンフィギュレーション1102は、コア1106及びコア1108を含み、コンフィギュレーション1104は、コア1110及びコア1112を含む。コンフィギュレーション1102及び1104の各々は、異なる時点で、STモードとMTモードとの間で独立に切り換えることができる。コンピュータシステム1100のコンフィギュレーション1102及び1104の各々は、コンフィギュレーション1102及び1104の各々において、イネーブルにされた異なる数のスレッドを同時にサポートするために、異なる数の最大スレッドIDで構成することができる。図13の例において、コンフィギュレーション1102がMTモード1114にあるとき、コア1106及び1108は各々、最大で2つのスレッドをサポートし、他方、コンフィギュレーション1104がMTモード1116にあるとき、コア1110及び1112は各々、最大で4つのスレッドをサポートする。

【0069】

コンフィギュレーション1102においてMTモード1114がイネーブルにされているとき、TID0及びTID1の両方が、スレッド・コンテキスト1115の別個のインスタンスのように、別個のスレッド・コンテキストとしてアクセス可能である。時刻1118において、MTモード1114は、コンフィギュレーション1102に対するload - normal動作又は非クリアリング・リセットによりディスエーブルにされることができ、これがコア1106及び1108の両方をSTモード1120に切り換える。以前に説明したアドレス短縮により、TID0レジスタはSTモード1120でアクセス可能であるが、MTモード1114でアクセス可能であったTID1レジスタは、保持されるが、もはやアクセス可能ではない。例えば、TID1レジスタは、図12のスレッド・コンテキスト1010、1014又は1018として具体化することができ、ここでアドレス拡張により使用可能であったアドレスは、STモード1120へ切り換わったときのアドレス短縮後は、もはやアクセス可能ではなくなる。

【0070】

コンフィギュレーション1104がMTモード1116をイネーブルにしているとき、TID0、TID1、TID2及びTID3レジスタは、図12のスレッド・コンテキスト1010、1014、又は1018の別個のインスタンスのように、別個のスレッド・コンテキストとしてアクセス可能である。この例において、TID0は、第一スレッドを

10

20

30

40

50

表し、T I D 1 - T I D 3 は、コア 1 1 1 0 及び 1 1 1 2 の各々に対して別個に維持される第二スレッドを表す。時刻 1 1 2 2 において、M T モード 1 1 1 6 は、コンフィギュレーション 1 1 0 4 に対するクリアリング・リセットによりディスエーブルにされることができ、これがコア 1 1 1 0 及び 1 1 1 2 の両方を S T モード 1 1 2 4 に切り換える。時刻 1 1 2 2 におけるクリアリング・リセットは、T I D 0、T I D 1、T I D 2 及び T I D 3 のレジスタの全てをクリアすることができる。以前に説明したアドレス短縮により、T I D 0 レジスタは S T モード 1 1 2 4 でアクセス可能であるが、M T モード 1 1 1 6 でアクセス可能であった T I D 1、T I D 2 及び T I D 3 レジスタは、クリアされた状態で保持されるがもはやアクセス可能ではない。図 1 3 に示すように、動作は、各コンフィギュレーション 1 1 0 2 及び 1 1 0 4 上で異なる時刻 1 1 1 8 及び 1 1 2 2 に独立に行うことができ、効果は各コンフィギュレーション 1 1 0 2 及び 1 1 0 4 にローカライズされる。したがって、コンフィギュレーション 1 1 0 4 が M T モード 1 1 1 6 である一方で、コンフィギュレーション 1 1 0 2 は S T モード 1 1 2 0 であることが可能であり、S T / M T モードは、コンピュータシステム 1 1 0 0 の全てのコンフィギュレーションに対して揃っている必要はない。

10

【 0 0 7 1 】

図 1 4 は、実施形態によるマルチスレッディング・レジスタ保存のためのプロセスフロー 1 2 0 0 を示す。ブロック 1 2 0 2 において、M T モードのコアによる、そのコア内で M T がディスエーブルにされるべきであるとの判定に基づいて、M T モードから S T モードへの切り換えが行われる。M T モードの第一スレッドは、S T モードの唯一のスレッドとして維持されることができる。第二スレッドのプログラム・アクセス可能なレジスタ値及びプログラム・カウンタ値を含む 1 つ又は複数のスレッド・コンテキストが、アプリケーションプログラムに対してアクセス不能にされる。ブロック 1 2 0 4 において、切り換えに基づいて、動作型式（例えば、クリアリング 対 非クリアリング）が決定され、プログラム・アクセス可能レジスタ値をクリアするか又はプログラム・アクセス可能レジスタ値を保持するか、どちらかが行われる。ブロック 1 2 0 6 において、非クリアリング動作に基づいて、プログラム・アクセス可能レジスタ値が保持されるべきであると判定される。ブロック 1 2 0 8 において、クリアリング動作に基づいて、プログラム・アクセス可能レジスタがクリアされるべきであると判定される。

20

【 0 0 7 2 】

先に説明したように、スレッド・コンテキストのプログラム・アクセス可能レジスタ値及びプログラム・カウンタ値は、プログラム汎用レジスタ、浮動小数点レジスタ、制御レジスタ、アクセス・レジスタ、プリフィックス・レジスタ、及び T O D プログラム可能レジスタを含むことができる。制御レジスタは、浮動小数点制御レジスタ、ランタイム計装制御、C P U 測定制御などを含むことができる。スレッド・コンテキスト内に含めることができるレジスタの他の例は、プログラム・ステータス・ワード（例えば、プログラム・カウンタ/命令アドレス、条件コード、並びに命令順番付けを制御するため及び C P U 状態を決定するためのその他の情報）、ベクトル・レジスタ、C P U タイマ、クロック・コンパレータ、中断事象アドレス・レジスタ、及び当該分野で知られた他のレジスタを含む。以前に説明したように、P S M T I D は、最後に成功裡に実行された、M T をイネーブルにさせる信号プロセッサ命令に基づいて設定される。M T モードへの切り換えに基づいて、プログラム・アクセス可能レジスタ値は、再イネーブルにされた対応する第二スレッドに基づいて、アプリケーションプログラムに対してアクセス可能になる。例えば、図 1 3 における S T モード 1 1 2 0 から M T モード 1 1 1 4 へ戻る切り換えは、T I D 1 レジスタへのアクセスを可能にし、T I D 1 は、再イネーブルにされる。スレッド・コンテキストは、図 1 2 のスレッド・コンテキスト 1 0 1 0、1 0 1 4 又は 1 0 1 8 のように、状態記述ブロック、メモリ内で状態技術ブロックに固定されたサテライト・ブロック、又はコンテキスト・レジスタのいずれかにおいて維持されることができる。

30

40

【 0 0 7 3 】

第一スレッド・コンテキストは、第一スレッドのプログラム・アクセス可能レジスタ値

50

及びプログラム・カウンタ値、例えば、図 13 のコンフィギュレーション 1104 に対する T I D 0 及び T I D レジスタを含むことができ、ここで第一スレッド・コンテキストは、S T モード 1124 及び M T モード 1116 の両方においてアプリケーションプログラムに対してアクセス可能である。第二スレッド・コンテキストは、第二スレッドのプログラム・アクセス可能レジスタ値及びプログラム・カウンタ値、例えば、図 13 のコンフィギュレーション 1104 に対する T I D 1 - T I D 3 及び T I D 1 - T I D 3 レジスタを含むことができる。

【 0 0 7 4 】

図 15 は、実施形態によるマルチスレッディング・レジスタ復元の例を示す。図 15 の例は、単一のコンフィギュレーション 1302 を有するコンピュータシステム 1300 を含む。コンフィギュレーション 1302 は、コア 1304、コア 1306、及びコア 1308 を含む。コア 1304 - 1308 のコアの各々は、この例において最大の 4 つのスレッド (T I D 0、T I D 1、T I D 2、及び T I D 3) を含む。M T モード 1310 では、コア 1304 - 1308 において T I D 0 - T I D 3 のスレッド・コンテキストの全てが利用可能である。時刻 1312 において、M T モード 1310 は、コンフィギュレーション 1302 の l o a d - n o r m a l 動作又は非クリアリング・リセットによりディスエーブルにされることができ、これがコア 1304 - 1308 を S T モード 1314 に切り換える。S T モード 1314 において、T I D 0 レジスタは、アクセス可能のままであり、T I D 1 - T I D 3 レジスタは、アクセス不能であるが、コア 1304 - 1308 の各々に対して保持されている。時刻 1316 において、M T は、S I G P s e t - M T 指令の実行により再イネーブルにされ、再開された M T モード 1318 に入ることができる。再開された M T モード 1318 において、コア 1304 - 1308 の各々に対して、T I D 1 - T I D 3 レジスタのスレッド・コンテキストへのアクセスが復元される。これは、ダンププログラム、例えばスタンドアロン型ダンププログラム 1320 による T I D 1 - T I D 3 レジスタを含む全てのスレッド・レジスタの検査を可能にして、スレッド・コンテキスト情報を解析のために保存する。

【 0 0 7 5 】

図 16 は、図 15 のスタンドアロン型ダンププログラム 1320 などのスタンドアロン型ダンプ (S A D M P) プログラムを使用して、オペレーショナルシステムの故障後にスレッドのアーキテクチャ化レジスタ・コンテキストをキャプチャすることができるような、実施形態によるマルチスレッディング・レジスタ復元のためのプロセスフロー 1400 を示す。ブロック 1405 において、S A D M P プログラムが非クリアリング・ロード動作 (例えば、l o a d - n o r m a l 又は l o a d - w i t h - d u m p) を介してロードされる。非クリアリング・ロード動作は、図 15 のコンフィギュレーション 1302 の場合の S T モード 1314 のように、暗黙的にコンフィギュレーションを S T モードに戻させる。S A D M P プログラムは、次にブロック 1410 において、M T ファシリティがコンフィギュレーション内で利用可能であるかどうかを、S T S I 又は S E R V C 命令を用いることによりクエリする。M T がインストールされている場合、S A D M P プログラムは、ブロック 1415 において、コンフィギュレーションに対して設定された最終設定プログラム指定最大スレッド識別 (P S M T I D) をクエリする。M T がそのコンフィギュレーションに対して今まで一度も設定されていなかった場合、最終設定 P S M T I D 値はゼロになる。S A D M P プログラムは、最終設定 P S M T I D が何であっても (ゼロであっても)、次にブロック 1420 においてマルチスレッディングを再イネーブルにする命令を実行することができる。ブロック 1410 でのクエリが、M T がインストールされていないことを明らかにした場合、ブロック 1415 での最終設定 P S M T I D 値のクエリ又はブロック 1420 での M T の再イネーブルの試行はいずれも行われな

【 0 0 7 6 】

S A D M P プログラムは、コンフィギュレーション内の他の C P U (スレッド) に信号を送って、そのアーキテクチャ化レジスタ・コンテキストをメモリ内の所定の場所に保存するよう試行する。M T が S A D M P をロードする以前にイネーブルにされていなかった

10

20

30

40

50

場合、CPUアドレスは、ノーマルな非拡張形式である。MTが以前にイネーブルにされていた場合、CPUアドレスは、コアID及びスレッドIDを含む拡張形式である。SADMPは、ブロック1425において、CPUアドレス(N)ゼロから開始して、ブロック1430においてそのCPUアドレスがSADMPを実行しているCPUを表しているか否かを判定する。表している場合、CPU/スレッドはスキップされ、ブロック1450においてNは次の値に増分される。Nが現行CPUアドレスとは異なる場合、ブロック1435において、そのアーキテクチャ化レジスタ・コンテキストを、例えばSIGP「アドレスにステータス格納」(store-status-at-address)指令又はSIGP「停止及びステータス格納」(stop-and-store-status)指令のいずれかを実行することによりメモリに保存するためにCPU/スレッドに信号が送られる。コンフィギュレーションがベクトル・ファシリティを含む場合、SIGP「アドレスにステータス格納」指令はまた、CPU/スレッドのベクトル・レジスタの内容を格納するために実行することもできる。ブロック1435の信号が成功したか否かの判定がブロック1440で行われる。成功した場合、ブロック1445において、SADMPプログラムは、CPU/スレッドのレジスタ・コンテキストをテープ又はディスク上のダンプファイルに保存することができ、ブロック1450においてNを増分することにより処理が続く。ブロック1435の信号が成功しなかった(例えばスレッドがオペレーショナルでない場合)と、ブロック1440で判定された場合、これはスキップされ、ブロック1450でNを増分することにより処理が続く。信号送信で用いられるCPUアドレスの値(N)は、ブロック1450で増分され、ブロック1455において、Nがこのときにコンフィギュレーションに対する最大可能CPUアドレスより大きいのか否かの判定が行われる。Nがコンフィギュレーションに対する最大可能CPUアドレスより大きい場合、ブロック1430において、Nが、SADMPプログラムを実行している現行CPU/スレッドを表しているか否かを判定することにより処理は続く。Nがコンフィギュレーションに対する最大可能CPUアドレスより大きい場合、ブロック1460において、アーキテクチャ化レジスタ・コンテキスト復元及びダンプが完了する。

【0077】

図16はコンフィギュレーションの1つのコアに関して説明しているが、図16のプロセスフローは、多重コアを含むコンフィギュレーションの全てのコアにわたって最大CPUアドレスを通じて実行するように拡張することができる。MTをサポートしないOS又はMTアウェア(MT-aware)であるがMTを活用しないプログラムに対するダンプをサポートするために、コンフィギュレーション内で付加的な適応を行うことができる。例えば、コンフィギュレーション内でMTをサポートしないOSをロードする前にクリアリング・リセットを行って、MTアウェアのスタンドアロン型ダンププログラムが何らかの第二スレッドをコンフィギュレーションからダンプすることを試行することを防止することができる。別の例として、MTアウェアであるがMTを活用しないプログラムは、コンフィギュレーションに対するスタンドアロン型ダンププログラムの実行の前に、対応する最大スレッドidがゼロのset-MT指令を発行することができる。

【0078】

技術的効果及び利益は、マルチスレッディング能力情報の取得及びマルチスレッディング能力情報を利用可能にすることを含む。マルチスレッディング能力情報は、制御プログラムがマルチスレッディング制約条件を発見することを可能にして、所望の数のスレッドがサポートされることができることを保証する。マルチスレッディング能力情報はまた、以前にマルチスレッディングが最後にイネーブルにされたときに用いられていたスレッドと同数のスレッドで単一スレッド・モードからマルチスレッディング・モードを再イネーブルにすることを補助するために用いることもできる。

【0079】

本明細書で説明するシステムは、OSがMTハードウェアを活用すること明示的に「オプトイン」するよう要求することにより、ハードウェアの変動性を軽減するためのソフトウェアをイネーブルにする。OSが実行環境のMTの性質を理解している場合、OSは、

コア当たりのスレッド密度を明示的に管理する能力を有する（所与の作業負荷ディスパッチパターンで、その能力の及ぶ限りで）。OSは、コンピュータ・リソースの利用が少ないときでも高スレッド密度を維持するオプションを有し、これにより他のMT実装で見られる総コンピュータ容量におけるかなりの変動性を軽減する。高スレッド密度を維持することの直接的結果として、トランザクション応答時間及びピリングの態様の両方をより一貫したものにする事ができる。

【0080】

実施形態は、マルチスレッディング能力情報取得のためのシステム、方法、及びコンピュータ・プログラム製品を含む。1つの態様によれば、コンピュータシステムは、単スレッド(ST)モードとマルチスレッディング(MT)モードとの間で構成可能な1つ又は複数のコアを有するコンフィギュレーションを含む。STモードは、第一スレッドをサポートし、MTモードは、各コアの共有リソース上で第一スレッド及び1以上の第二スレッドをサポートする。コンピュータシステムはまた、コンフィギュレーションの利用を制御して、コアにより、マルチスレッディング能力情報取得(retrieve multithreading capability information、RMTCI)命令を実行することを含む方法を行うように構成された、マルチスレッディング・ファシリティを含む。実行は、コンフィギュレーションのマルチスレッディング能力を識別するスレッド識別情報を取得することと、取得されたスレッド識別情報を格納することと、を含む。

【0081】

別の態様によれば、コンフィギュレーションにおけるマルチスレッディング能力情報取得のためのコンピュータ実装の方法が提供される。コンフィギュレーションは、STモードとMTモードとの間で構成可能な1つ又は複数のコアを含み、ここでSTモードは、第一スレッドをサポートし、MTモードは、各コアの共有リソース上で第一スレッド及び1以上の第二スレッドをサポートする。方法は、コアにより、マルチスレッディング能力情報取得命令を実行することを含む。実行は、コンフィギュレーションのマルチスレッディング能力を識別するスレッド識別情報を取得することと、取得されたスレッド識別情報を格納することと、を含む。

【0082】

さらなる態様は、コンフィギュレーションにおけるマルチスレッディング能力情報取得のためのコンピュータ・プログラム製品を含む。コンフィギュレーションは、STモードとMTモードとの間で構成可能な1つ又は複数のコアを含み、ここでSTモードは、第一スレッドをサポートし、MTモードは、各コアの共有リソース上で第一スレッド及び1以上の第二スレッドをサポートする。コンピュータ・プログラム製品は、具体化されたプログラム命令を有するコンピュータ可読ストレージ媒体を含み、ここでコンピュータ可読媒体は、信号ではない。プログラム命令は、処理回路により可読であり、処理回路に方法を実行させる。方法は、コアにより、マルチスレッディング能力情報取得命令を実行することを含む。実行は、コンフィギュレーションのマルチスレッディング能力を識別するスレッド識別情報を取得することと、取得されたスレッド識別情報を格納することと、を含む。

【0083】

上記の特徴の1つ又は複数に加えて、又は代替的に、さらなる実施形態は、取得したスレッド識別情報に基づいて、コンフィギュレーションは以前MTモードがイネーブルであったか否か判定する場合を含むことができる。

上記の特徴の1つ又は複数に加えて、又は代替的に、さらなる実施形態は、RMTCI命令を実行したコアが、STモードであり、STモードより以前にMTモードがイネーブルであったと判定された場合、当該MTモードをリ・イネーブルにする場合を含むことができる。

上記の特徴の1つ又は複数に加えて、又は代替的に、さらなる実施形態は、MTモードをリ・イネーブルにすると、以前のMTモードにおける第二スレッドの数がコア上にリス

10

20

30

40

50

トアされる場合を含むことができる。

上記の特徴の1つ又は複数に加えて、又は代替的に、さらなる実施形態は、RMTCI命令を実行したコアが、STモードであり、STモードより以前にMTモードがイネーブルであったと判定されなかった場合、当該STモードを保つ場合を含むことができる。

上記の特徴の1つ又は複数に加えて、又は代替的に、さらなる実施形態は、RMTCI命令が、サービス・コール(service call、SERVC)命令又はシステム情報格納(store system information、STSI)命令のいずれか1つであり、SERVC命令は、スレッド識別情報をメモリ内の応答ブロックに格納するように構成され、STSI命令は、スレッド識別情報をメモリ内のシステム情報ブロック(SYSIB)内に格納するように構成される場合を含むことができる。

10

【0084】

上記の特徴の1つ又は複数に加えて、又は代替的に、さらなる実施形態は、応答ブロックが、サポートされるプログラム指定最大スレッド識別子値を示すビットのマスクをさらに含む場合を含むことができる。

【0085】

上記の特徴の1つ又は複数に加えて、又は代替的に、さらなる実施形態は、取得したスレッド識別情報が、コアがマルチスレッディングをサポートするか否かを示すMTインストロ識別子を含む場合を含むことができる。

【0086】

上記の特徴の1つ又は複数に加えて、又は代替的に、さらなる実施形態は、取得したスレッド識別情報が、コアの最大サポートスレッド数を示す最大スレッド識別子を含む場合を含むことができる。

20

【0087】

上記の特徴の1つ又は複数に加えて、又は代替的に、さらなる実施形態は、取得したスレッド識別情報が、コンフィギュレーションのコアに直近に設定されたプログラム指定最大スレッド識別子を含む場合を含むことができる。

【0088】

上記の特徴の1つ又は複数に加えて、又は代替的に、さらなる実施形態は、直近に設定されたプログラム指定最大スレッド識別子が示す非ゼロ値に基づいて、コンフィギュレーションは以前にMTモードがイネーブルであったかを判定することをさらに含むことができる。

30

【0089】

上記の特徴の1つ又は複数に加えて、又は代替的に、さらなる実施形態は、コンフィギュレーションが複数のコアタイプをサポートし、コアの最大サポートスレッド数を示す最大スレッド識別子が、コンフィギュレーション内のコアタイプの各々に対して維持される場合を含むことができる。

【0090】

本明細書において用いられる用語は、特定の例を説明する目的のためのものにすぎず、本発明を限定することを意図したものではない。本明細書で用いられる場合、単数形「1つの(a)」、「1つの(an)」及び「その(the)」は、文脈が明らかにそうでないことを示していない限り、複数形もまた同様に含むことを意図したものである。「備える、含む」及び/又は「備えている、含んでいる」という用語は、本明細書で用いられる場合、記述された特徴、整数、ステップ、動作、要素、及び/又はコンポーネントの存在を指定するが、1つ又は複数のその他の特徴、整数、ステップ、動作、要素、コンポーネント、及び/又はそれらの群の存在又は付加を排除するものではないことが更に理解されるであろう。

40

【0091】

以下の特許請求の範囲における全ての「手段又はステップと機能との組み合わせ(ミーンズ又はステップ・プラス・ファンクション)」要素の対応する構造、材料、動作、及び均等物は、その機能を、明確に特許請求された他の請求要素との組み合わせで実行するた

50

めのあらゆる構造、材料、又は動作を含むことが意図されている。本発明の説明は、例証及び説明を目的として提示されたものであるが、網羅的であること又は本発明を開示された形態に限定することを意図したものではない。本発明の範囲及び思想から逸脱しない多くの修正及び変形が当業者には明らかとなるであろう。実施形態は、本発明の原理及び実際の用途を最も良く説明するために、そして、当業者が、企図した特定の用途に適した種々の修正を伴う種々の実施形態に関して本発明を理解できるように、選択及び説明したものである。

【 0 0 9 2 】

本発明の種々の実施形態の説明を例証のために提示したが、これらは網羅的であること又は開示された実施形態に限定することを意図したものではない。当業者には、説明した実施形態の範囲及び思想から逸脱しない多くの修正及び変形が明白となるであろう。本明細書で用いた用語は、実施形態の原理、実際の用途、又は市場で見いだされる技術に対する技術的改良点を最も良く説明するように、又は、当業者が本明細書で開示した実施形態を理解することができるように、選択されたものである。

【 0 0 9 3 】

ここで図 17 を参照すると、コンピュータ可読媒体 1502 及びプログラム命令 1504 を含む、実施形態によるコンピュータ・プログラム製品 1500 が一般的に示されている。

【 0 0 9 4 】

本発明は、システム、方法、及び / 又はコンピュータ・プログラム製品とすることができる。コンピュータ・プログラム製品は、本発明の態様をプロセッサに実行させるためのコンピュータ可読プログラム命令を有する 1 つ又は複数のコンピュータ可読ストレージ媒体を含むことができる。

【 0 0 9 5 】

コンピュータ可読ストレージ媒体は、命令実行デバイスが使用するための命令を保持し、格納することができる有形デバイスとすることができる。コンピュータ可読ストレージ媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光ストレージ・デバイス、半導体ストレージ・デバイス、又は上記のものの任意の適切な組合せとすることが出来るがこれらに限定されない。コンピュータ可読ストレージ媒体のより具体的な例の非網羅的なリストは、ポータブル・コンピュータ・ディスクレット、ハードディスク、ランダム・アクセス・メモリ (RAM)、読み出し専用メモリ (ROM)、消去可能プログラム可能読み出し専用メモリ (EPROM 又はフラッシュメモリ)、静的ランダム・アクセス・メモリ (SRAM)、ポータブル・コンパクトディスク読み出し専用メモリ (CD-ROM)、デジタル多目的ディスク (DVD)、メモリスティック、フロッピーディスク、パンチカード若しくは記録された命令を有する溝内に隆起した構造のような機械式コード化デバイス、及び上記のものの任意の適切な組合せを含む。コンピュータ可読ストレージ媒体は、本明細書で用いられる場合、無線波若しくは他の自由に伝搬する電磁波、導波路若しくは他の伝送媒体を通して伝搬する電磁波 (例えば光ファイバケーブルを通る光パルス)、又は電線を通して伝送される電気信号のような、それ自体が一時的な信号と解釈されるべきではない。

【 0 0 9 6 】

本明細書で説明されるコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体からそれぞれのコンピューティング / 処理デバイスにダウンロードすることも、又は、例えばインターネット、ローカルエリアネットワーク、広域ネットワーク及び / 又は無線ネットワークを経由して、外部コンピュータ若しくは外部ストレージ・デバイスにダウンロードすることもできる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータ及び / 又はエッジサーバを含むことができる。各コンピューティング / 処理デバイス内のネットワーク・アダプタ・カード又はネットワークインタフェースは、ネットワークからコンピュータ可読プログラム命令を受け取り、コンピュータ可読プログラム命令をそれぞれのコンピュー

ティング／処理装置内のコンピュータ可読ストレージ媒体にストレージのために転送する。

【 0 0 9 7 】

本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ISA）命令、機械語命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ（state-setting data）、又は、Smalltalk、C++などのオブジェクト指向プログラミング言語及び「C」プログラミング言語若しくは類似のプログラミング言語のような従来の手続き型プログラミング言語を含む1つ若しくは複数のプログラミング言語の任意の組合せで記述されたソースコード若しくはオブジェクトコードのいずれか、とすることができる。コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で実行される場合もあり、一部がユーザのコンピュータ上で、独立型ソフトウェア・パッケージとして実行される場合もあり、一部がユーザのコンピュータ上で実行され、一部が遠隔コンピュータ上で実行される場合もあり、又は完全に遠隔コンピュータ若しくはサーバ上で実行される場合もある。後者のシナリオにおいては、遠隔コンピュータは、ローカルエリアネットワーク（LAN）若しくは広域ネットワーク（WAN）を含むいずれかのタイプのネットワークを通じてユーザのコンピュータに接続される場合もあり、又は外部コンピュータへの接続が為される場合もある（例えば、インターネット・サービス・プロバイダを用いたインターネットを通じて）。幾つかの実施形態において、例えばプログラム可能論理回路、フィールドプログラム可能ゲートアレイ（FPGA）、又はプログラム可能論理アレイ（PLA）を含む電子回路は、本発明の態様を実施するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路を個別化することにより、コンピュータ可読プログラム命令を実行することができる。

【 0 0 9 8 】

本発明の態様は、本明細書において、本発明の実施形態による方法、装置（システム）、及びコンピュータ・プログラム製品のフローチャート図及び／又はブロック図を参照して説明される。フローチャート図及び／又はブロック図の各ブロック、並びにフローチャート図及び／又はブロック図のブロックの組合せは、コンピュータ可読プログラム命令によって実装することができることが理解されよう。

【 0 0 9 9 】

これらのコンピュータ可読プログラム命令を、汎用コンピュータ、専用コンピュータ、又は他のプログラム可能データ処理装置のプロセッサに与えてマシンを製造し、それにより、コンピュータ又は他のプログラム可能データ処理装置のプロセッサによって実行される命令が、フローチャート及び／又はブロック図の1つ又は複数のブロック内で指定された機能／動作を実装するための手段を作り出すようにすることができる。これらのコンピュータ・プログラム命令を、コンピュータ、プログラム可能データ処理装置、及び／又は他のデバイスを特定の方式で機能させるように指示することができるコンピュータ可読媒体内に格納し、それにより、その中に格納された命令を有するコンピュータ可読媒体が、フローチャート及び／又はブロック図の1つ又は複数のブロックにおいて指定された機能／動作の態様を実装する命令を含む製品を含むようにすることもできる。

【 0 1 0 0 】

コンピュータ可読プログラム命令を、コンピュータ、他のプログラム可能データ処理装置又は他のデバイス上にロードして、一連の動作ステップをコンピュータ、他のプログラム可能データ処理装置又は他のデバイス上で行わせてコンピュータ実装のプロセスを生成し、それにより、コンピュータ、他のプログラム可能装置又は他のデバイス上で実行される命令が、フローチャート及び／又はブロック図の1つ又は複数のブロックにおいて指定された機能／動作を実装するようにすることもできる。

【 0 1 0 1 】

図面内のフローチャート及びブロック図は、本開示の種々の実施形態による、システム、方法、及びコンピュータ・プログラム製品の可能な実装の、アーキテクチャ、機能及び

動作を示す。この点に関して、フローチャート又はブロック図内の各ブロックは、指定された論理機能を実装するための１つ又は複数の実行可能命令を含む、モジュール、セグメント、又は命令の一部を表すことができる。幾つかの代替的な実装において、ブロック内に記された機能は、図中に記された順序とは異なる順序で行われることがある。例えば、連続して示された２つのブロックは、関与する機能に応じて、実際には実質的に同時に実行されることもあり、又はこれらのブロックはときとして逆順で実行されることもある。ブロック図及び／又はフローチャート図の各ブロック、及びブロック図及び／又はフローチャート図中のブロックの組合せは、指定された機能又は動作を実行する専用ハードウェア・ベースのシステムによって実装することもでき、又は専用ハードウェアとコンピュータ命令との組合せを実行することもできることに留意されたい。

10

【符号の説明】

【 0 1 0 2 】

1 0 0、1 1 0 0、1 3 0 0：コンピュータシステム

2 0 0：処理回路

1 1 0 2、1 1 0 4、1 3 0 2：コンフィギュレーション

1 1 1 4、1 1 1 6、1 3 1 0：MTモード

1 1 1 5：スレッド・コンテキスト


1 1 1 8、1 1 2 2、1 3 1 2、1 3 1 6：時刻

1 1 2 0、1 1 2 4、1 3 1 4：STモード


1 3 1 8：再開されたMTモード

20


【図 1】




【図 2】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【 図 1 5 】



【 図 1 6 】



【 図 1 7 】



フロントページの続き

- (74)代理人 100112690
弁理士 太佐 種一
- (72)発明者 グレイナー、ダン
アメリカ合衆国 9 5 1 4 1 - 1 0 0 3 カリフォルニア州 サンノゼ サンタ・テレサ・ラボラ
トリー ベイリー・アベニュー 5 5 5
- (72)発明者 ファレル、マーク
アメリカ合衆国 1 2 6 0 1 - 5 4 0 0 ニューヨーク州 ポキプシー サウス・ロード 2 4 5
5
- (72)発明者 オシセック、ダミアン、レオ
アメリカ合衆国 1 3 7 6 0 / 2 5 0 - 2 ニューヨーク州 エンディコット ノース・ストリー
ト 1 7 0 1
- (72)発明者 シュミット、ドナルド、ウィリアム
アメリカ合衆国 1 2 6 0 1 - 5 4 0 0 ニューヨーク州 ポキプシー サウス・ロード 2 4 5
5
- (72)発明者 ブサバ、ファディ、ユスフ
アメリカ合衆国 1 2 6 0 1 - 5 4 0 0 ニューヨーク州 ポキプシー サウス・ロード 2 4 5
5
- (72)発明者 クバラ、ジェフリー、ポール
アメリカ合衆国 1 2 6 0 1 - 5 4 0 0 ニューヨーク州 ポキプシー サウス・ロード 2 4 5
5
- (72)発明者 ブラッドベリ、ジョナサン、デイビット
アメリカ合衆国 1 2 6 0 1 - 5 4 0 0 ニューヨーク州 ポキプシー サウス・ロード 2 4 5
5
- (72)発明者 ヘラー、リサ、クラントン
アメリカ合衆国 1 2 6 0 1 - 5 4 0 0 ニューヨーク州 ポキプシー サウス・ロード 2 4 5
5
- (72)発明者 スレゲル、ティモシー
アメリカ合衆国 1 2 6 0 1 - 5 4 0 0 ニューヨーク州 ポキプシー サウス・ロード 2 4 5
5
- (72)発明者 ゲイニージュニア、チャールズ
アメリカ合衆国 1 2 6 0 1 - 5 4 0 0 ニューヨーク州 ポキプシー サウス・ロード 2 4 5
5

審査官 井上 宏一

- (56)参考文献 特表2007-531167(JP, A)
特表2011-509478(JP, A)
特開平06-348584(JP, A)
特開2004-326749(JP, A)
米国特許出願公開第2004/0215939(US, A1)

- (58)調査した分野(Int.Cl., DB名)
G 0 6 F 9 / 4 5 5 - 9 / 5 4
G 0 6 F 9 / 3 0