

(19)대한민국특허청(KR) (12) 등록특허공보(B1)

(51) 。 Int. Cl. <i>G09G 3/28</i> (2006.01)	(45) 공고일자 2006년07월24일 (11) 등록번호 10-0604275 (24) 등록일자 2006년07월18일
---	--

(21) 출원번호	10-2004-0105881	(65) 공개번호	10-2006-0067277
(22) 출원일자	2004년12월14일	(43) 공개일자	2006년06월19일

(73) 특허권자 엘지전자 주식회사
 서울특별시 영등포구 여의도동 20번지

(72) 발명자 조기덕
 경상북도 구미시 공단1동 191-1번지

김민수
 경상북도 구미시 구평동 부영아파트 301동 1505호

김원재
 경상북도 구미시 공단2동 엘지정보통신 기숙사104호

최윤창
 경상북도 구미시 공단동 265-20 엘지사원아파트 나동205호

(74) 대리인 김영호

(56) 선행기술조사문헌 JP 10039834 A KR 1020010091869 A * 심사관에 의하여 인용된 문헌	JP 15345292 A
---	---------------

심사관 : 정재현

(54) 플라즈마 디스플레이 패널의 구동방법

요약

본 발명은 셀 소거현상을 방지하여 어드레스 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 스캔전극, 서스테인전극 및 어드레스전극을 구비하고, 리셋기간, 어드레스기간 및 서스테인기간으로 나뉘어 구동되는 플라즈마 디스플레이 패널에서, 상기 리셋기간에 상승 램프파형과 상기 상승 램프파형의 피크전압 보다 낮은 정극성의 서스테인전압에서 부극성으로 하강하는 하강 램프파형을 상기 스캔전극들에 순차적으로 인가하는 단계; 상기 어드레스기간 동안 상기 스캔전극들 중 우수번째 또는 기수번째 스캔전극들의 그룹들 중 제1 그룹의 스캔전극들에 부극성의 스캔전압을 순차적으로 인가하고, 상기 우수번째 또는 기수번째 스캔전극들의 그룹들 중 제2 그룹의 스캔전극들에 정극성의 스캔전압 보다 큰 정극성의 직류전압을 인가하는 단계와; 상기 어드레스기

간 동안 상기 제2 그룹의 스캔전극들에 부극성의 스캔전압을 순차적으로 인가하는 단계를 포함하고, 상기 정극성의 직류 전압은 상기 정극성 스캔전압 보다는 크고 상기 어드레스기간 동안 서스테인전극에 공급되는 정극성 서스테인전압의 최소값의 2배 보다는 작은 전압인 것을 특징으로 한다.

대표도

도 7

명세서

도면의 간단한 설명

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.

도 2 및 도 3은 도 1에 도시된 방전셀의 단면도를 나타내는 도면이다.

도 4는 한 프레임에 포함된 서브필드의 휘도가중치의 일례를 나타내는 도면이다.

도 5는 종래의 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.

도 6은 도 5에 도시된 구동파형에 의해 수직으로 인접한 셀들간의 전자 소거현상을 나타내는 도면이다.

도 7은 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.

도 8은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 상부기관 12Y, 12Z : 투명전극

13Y, 13Z : 버스전극 14, 22 : 유전체층

16 : 보호막 18 : 하부기관

24 : 격벽 26 : 형광체층

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 특히 셀 소거현상을 방지하여 어드레스 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+ Xe, Ne+ Xe 또는 He+ Xe+ Ne 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생하는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.

도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 나타내는 사시도이다.

도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기관(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기관(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y, 12Z)과, 투명전극(12Y, 12Z)의 선폭 보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y, 13Z)을 포함한다.

투명전극(12Y, 12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기관(10) 상에 형성된다. 금속버스전극(13Y, 13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y, 12Z) 상에 형성되어 저항이 높은 투명전극(12Y, 12Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기관(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.

어드레스전극(X)이 형성된 하부기관(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기관(10, 18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.

이와 같은 종래의 3전극 면방전형 PDP는 도 2에 도시된 바와 같이 스캔전극(Y) 및 서스테인전극(Z)이 상부기관(10) 상에 교번적으로 형성되거나, 도 3에 도시된 바와 같이 인접한 방전셀 간 스캔전극들(Y) 및 서스테인전극들(Z)이 인접하게 형성된다. 여기서, 도 2 및 도 3에 도시된 상부기관(10)은 하부기관(18)과의 비교를 위해 90도 회전시켰다.

이러한, PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.

여기서, 리셋기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 4와 같이 1/40 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 리셋기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2^n ($n=0, 1, 2, 3, 4, 5, 6, 7$)의 비율로 증가된다.

도 5는 종래의 PDP의 구동방법을 나타내는 파형도이다.

도 5를 참조하면, 종래의 PDP의 구동방법은 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.

리셋기간에 있어서, 셋업기간에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성(+)의 서스테인전압에서 부극성(-)으로 하강하는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스방전에 필요한 벽전하를 균일하게 잔류시키게 된다.

어드레스기간에는 부극성(-) 스캔펄스(Vscan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성(+)의 데이터펄스(Vd)가 인가된다. 이 스캔펄스(Vscan)와 데이터펄스(Vd)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(Vd)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.

한편, 셋다운기간과 어드레스기간 동안에 서스테인전극들(Z)에는 서스테인전압레벨(Vs)의 정극성(+) 직류전압이 공급된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 정극성(+)의 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 간에 면방전 형태로 서스테인방전이 일어나게 된다.

그러나, 이와 같은 PDP의 구동파형은 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)가 상부에서 하부로 순차적으로 인가되기 때문에 어드레스방전 시 수직으로 형성된 스캔전극들(Y)에서는 크로스토크(Crosstalk)의 영향으로 도 6에 도시된 바와 같이 가까운 인접셀(Cell2)에서 전자가 사라지게 된다. 이로 인해, 인접셀(Cell2)에서는 셀 소거현상이 발생되어 어드레스방전시 오방전이 발생하게 된다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명의 목적은 셀 소거현상을 방지하여 어드레스 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.

발명의 구성 및 작용

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 스캔전극, 서스테인전극 및 어드레스전극을 구비하고, 리셋기간, 어드레스기간 및 서스테인기간으로 나뉘어 구동되는 플라즈마 디스플레이 패널에서, 상기 리셋기간에 상승 램프파형과 상기 상승 램프파형의 피크전압 보다 낮은 정극성의 서스테인전압에서 부극성으로 하강하는 하강 램프파형을 상기 스캔전극들에 순차적으로 인가하는 단계; 상기 어드레스기간 동안 상기 스캔전극들 중 우수번째 또는 기수번째 스캔전극들의 그룹들 중 제1 그룹의 스캔전극들에 부극성의 스캔전압을 순차적으로 인가하고, 상기 우수번째 또는 기수번째 스캔전극들의 그룹들 중 제2 그룹의 스캔전극들에 정극성의 스캔전압 보다 큰 정극성의 직류전압을 인가하는 단계와; 상기 어드레스기간 동안 상기 제2 그룹의 스캔전극들에 부극성의 스캔전압을 순차적으로 인가하는 단계를 포함하고, 상기 정극성의 직류전압은 상기 정극성 스캔전압 보다 큰 크고 상기 어드레스기간 동안 서스테인전극에 공급되는 정극성 서스테인전압의 최소값의 2배 보다 큰 작은 전압인 것을 특징으로 한다.

삭제

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 제2 그룹의 스캔전극들에 부극성의 스캔전압이 인가될 때 상기 제1 그룹의 스캔전극들에 정극성의 스캔전압 보다 큰 정극성의 직류전압을 인가하는 단계를 더 포함한다.

상기 스캔전압은 상기 어드레스기간 동안 상기 어드레스전극들에 인가되는 데이터펄스의 전압 보다 큰 크고 상기 스캔전압을 발생하는 스캔드라이버의 최대 동작전압 보다 작은 전압인 것을 특징으로 한다.

삭제

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 서스테인기간에 상기 스캔전극들 및 서스테인전극들에 서스테인펄스를 교번적으로 인가하는 단계를 더 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하 도 7 및 도 8을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 7은 본 발명의 제 1 실시 예에 따른 PDP의 구동방법을 나타내는 파형도이다.

도 7을 참조하면, 본 발명의 제 1 실시 예에 따른 PDP의 구동방법은 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.

리셋기간에 있어서, 셋업기간에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성(+)의 서스테인전압에서 부

극성(-)으로 하강하는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스방전에 필요한 벽전하를 균일하게 잔류시키게 된다.

어드레스기간에는 기수번째(odd) 위치한 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)가 순차적으로 인가된 후 우수번째(even) 위치한 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)가 순차적으로 인가된다. 다시 말해, 어드레스기간에는 전체 스캔전극들(Y)을 기수그룹(odd)과 우수그룹(even)으로 분할하여 기수번째 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)를 먼저 인가한 후 우수번째 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)를 인가한다. 여기서, 기수번째 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)가 인가될 때 우수번째 스캔전극들(Y)에는 스캔전압(Vsc) 보다 큰 정극성(+)의 직류전압(Vb)이 인가된다. 이때, 스캔전압(Vsc)은 데이터펄스(Vd)의 전압값 보다는 크고 스캔드라이버(도시하지 않음)의 최대 동작전압 보다는 작은 전압이 사용된다. 또한, 정극성(+)의 직류전압(Vb)은 스캔전압(Vsc) 보다 크고 서스테인전압(Vs)의 최소값의 2배 보다 작은 값이 사용된다. 그리고, 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)가 인가될 때 어드레스전극들(X)에는 데이터펄스(Vd)가 인가된다. 이에 따라, 어드레스기간에는 스캔펄스(Vscan)와 데이터펄스(Vd)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(vd)가 인가된 셀 내에서는 어드레스방전이 발생되고, 어드레스방전에 의해 선택된 셀 내에는 벽전하가 생성된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 서스테인펄스(sus)가 교번적으로 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 여기서, 서스테인기간동안 공급되는 서스테인펄스(sus)의 수는 각 프레임의 휘도 가중치에 대응하여 설정된다.

이와 같이 본 발명의 제 1 실시 예에 따른 PDP의 구동방법에서는 스캔전극들(Y)을 기수그룹(odd)과 우수그룹(even)으로 분리하여 기수번째 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)를 순차적으로 인가한 후 우수번째 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)를 순차적으로 인가하고, 기수번째 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)가 인가될 때 우수번째 스캔전극들(Y)에 스캔전압(Vsc) 보다 큰 정극성(+)의 직류전압(Vb)을 인가함으로써 수직으로 인접한 셀 간에는 적어도 스캔전압(Vsc) 이상의 전압차가 발생하게 된다. 이로 인해, 스캔펄스(Vscan)가 인가된 셀에서 어드레스방전이 발생할 때 어드레스방전이 발생된 셀에서 수직으로 인접한 셀로 전자가 이동하지 못하므로 즉, 크로스토크가 발생하지 않으므로 수직으로 인접한 셀에서의 셀에서는 셀 소거현상을 방지하게 된다. 이에 따라, 수직으로 인접한 셀에서의 어드레스 방전 시 오방전을 방지할 수 있게 된다.

도 8은 본 발명의 제 2 실시 예에 따른 PDP의 구동방법을 나타내는 파형도이다.

도 8을 참조하면, 본 발명의 제 2 실시 예에 따른 PDP의 구동방법은 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.

이 중, 리셋기간 및 서스테인기간은 상술한 본 발명의 제 1 실시 예에 따른 구동방법과 동일하므로 자세한 설명은 상술한 내용으로 대체하기로 한다.

어드레스기간에는 기수번째(odd) 위치한 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)가 순차적으로 인가된 후 우수번째(even) 위치한 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)가 순차적으로 인가된다. 이때, 기수번째 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)가 인가될 때 우수번째 스캔전극들(Y)에는 스캔전압(Vsc) 보다 큰 정극성(+)의 직류전압(Vb)이 인가되고, 우수번째 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)가 인가될 때 기수번째 스캔전극들(Y)에는 스캔전압(Vsc) 보다 큰 정극성(+)의 직류전압(Vb)이 인가된다. 여기서, 스캔전압(Vsc)은 데이터펄스(Vd)의 전압값 보다는 크고 스캔드라이버(도시하지 않음)의 최대 동작전압 보다는 작은 전압이 사용된다. 또한, 정극성(+)의 직류전압(Vb)은 스캔전압(Vsc) 보다 크고 서스테인전압(Vs)의 최소값의 2배 보다 작은 값이 사용된다. 그리고, 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)가 인가될 때 어드레스전극들(X)에는 데이터펄스(Vd)가 인가된다. 이에 따라, 어드레스기간에는 스캔펄스(Vscan)와 데이터펄스(Vd)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(vd)가 인가된 셀 내에서는 어드레스방전이 발생되고, 어드레스방전에 의해 선택된 셀 내에는 벽전하가 생성된다.

이와 같이 본 발명의 제 2 실시 예에 따른 PDP의 구동방법에서는 스캔전극들(Y)을 기수그룹(odd)과 우수그룹(even)으로 분리하여 기수번째 또는 우수번째 스캔전극들(Y) 중 어느 한 그룹의 스캔전극들(Y)에 부극성(-)의 스캔펄스(Vscan)를 인가하고, 나머지 그룹의 스캔전극들(Y)에는 정극성(+)의 직류전압(Vb)을 공급함으로써 수직으로 인접한 셀 간에는 적어도 스캔전압(Vsc) 이상의 전압차가 발생하게 된다. 이로 인해, 스캔펄스(Vscan)가 인가된 셀에서 어드레스방전이 발생할 때

어드레스방전이 발생된 셀에서 수직으로 인접한 셀로 전자가 이동하지 못하므로 즉, 크로스토크가 발생하지 않으므로 수직으로 인접한 셀에서의 셀에서는 셀 소거현상을 방지하게 된다. 이에 따라, 수직으로 인접한 셀에서의 어드레스 방전 시 오방전을 방지할 수 있게 된다.

발명의 효과

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 스캔전극들을 기수그룹과 우수그룹으로 분리하여 기수번째 및 우수번째 스캔전극들 중 어느 한 그룹의 스캔전극들에 부극성의 스캔펄스를 순차적으로 인가한 후 나머지 스캔전극들에 부극성의 스캔펄스를 순차적으로 인가함으로써 수직으로 인접한 셀 간의 전압차를 적어도 스캔전압 이상으로 유지하여 수직으로 인접한 셀 간의 크로스토크를 방지할 수 있다. 이에 따라, 스캔펄스가 인가된 셀에서 어드레스방전이 발생되더라도 수직으로 인접한 셀에서는 전자의 소거를 방지할 수 있게 되므로 셀 소거로 인한 어드레스 오방전을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

(57) 청구의 범위

청구항 1.

스캔전극, 서스테인전극 및 어드레스전극을 구비하고, 리셋기간, 어드레스기간 및 서스테인기간으로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,

상기 리셋기간에 상승 램프파형과 상기 상승 램프파형의 피크전압 보다 낮은 정극성의 서스테인전압에서 부극성으로 하강하는 하강 램프파형을 상기 스캔전극들에 순차적으로 인가하는 단계;

상기 어드레스기간 동안 상기 스캔전극들 중 우수번째 또는 기수번째 스캔전극들의 그룹들 중 제1 그룹의 스캔전극들에 부극성의 스캔전압을 순차적으로 인가하고, 상기 우수번째 또는 기수번째 스캔전극들의 그룹들 중 제2 그룹의 스캔전극들에 정극성의 스캔전압 보다 큰 정극성의 직류전압을 인가하는 단계와;

상기 어드레스기간 동안 상기 제2 그룹의 스캔전극들에 부극성의 스캔전압을 순차적으로 인가하는 단계를 포함하고,

상기 정극성의 직류전압은 상기 정극성 스캔전압 보다는 크고 상기 어드레스기간 동안 서스테인전극에 공급되는 정극성 서스테인전압의 최소값의 2배 보다는 작은 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

청구항 2.

삭제

청구항 3.

제 1 항에 있어서,

상기 제2 그룹의 스캔전극들에 부극성의 스캔전압이 인가될 때 상기 제1 그룹의 스캔전극들에 정극성의 스캔전압 보다 큰 정극성의 직류전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

청구항 4.

제 1 항에 있어서,

상기 스캔전압은 상기 어드레스기간 동안 상기 어드레스전극들에 인가되는 데이터펄스의 전압 보다는 크고 상기 스캔전압을 발생하는 스캔드라이버의 최대 동작전압 보다는 작은 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

청구항 5.

삭제


청구항 6.

제 1 항에 있어서,


상기 서스테인기간에 상기 스캔전극들 및 서스테인전극들에 서스테인펄스를 교번적으로 인가하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

도면


도면1




도면2




도면3




도면4




도면5



도면6



도면7



도면8

