

[19] 中华人民共和国国家知识产权局

[51] Int. Cl⁷

G09G 3/36

G02F 1/136



[12] 发明专利说明书

[21] ZL 专利号 01112179.3

[45] 授权公告日 2005 年 1 月 5 日

[11] 授权公告号 CN 1183503C

[22] 申请日 2001.3.28 [21] 申请号 01112179.3

[30] 优先权

[32] 2000.3.28 [33] JP [31] 87770/2000

[71] 专利权人 三洋电机株式会社

地址 日本大阪府

[72] 发明人 宫岛康志 古河雅行

审查员 王琦琳

[74] 专利代理机构 中国专利代理(香港)有限公司


代理人 王岳 叶恺东

权利要求书 2 页 说明书 8 页 附图 3 页

[54] 发明名称 有源矩阵型液晶显示装置

[57] 摘要

用矩形波的脉冲输入栅极电压时，由于栅极线和像素电极的寄生电容，栅极电压的后沿将发生使像素电极的电压变化的所谓的下降电压。本发明提供即使寄生电容大下降电压也小的液晶显示装置。由于下降电压随栅极倒塌变化的时间常数而变化，所以，使栅极电压的后沿变缓，通过采用图 3(b)的波形来减小下降电压。图 3(b)的波形可以通过例如减小栅极驱动器(8)的 n 沟道晶体管的沟道宽度而将最大电流值设定小而实现。



ISSN 1008-4274

1. 一种有源矩阵型液晶显示装置, 具有:

多个栅极线;

多个数据线, 与所述多个栅极线交叉;

多个薄膜晶体管, 与所述多个栅极线和所述多个数据线的各交点对应配置, 设有栅极电极和源极区域以及漏极区域, 所述栅极电极与1条所述栅极线连接, 所述漏极区域与1条所述数据线连接;

多个像素电极, 与所述薄膜晶体管的源极区域分别连接;

栅极线驱动器, 至少与多个栅极电极的一端侧连接, 依次选择所述栅极线中的1条, 并将脉冲状的栅极电压依次加到该选择的栅极线上;

对置电极, 夹着液晶层与所述多个像素电极相对;

其特征在于: 所述栅极线驱动器使所述栅极电压的后沿与前沿相比变缓来施加该栅极电压, 所述栅极电压用从结束向像素电极加电压到开始向下一行的像素电极加电压的时间 t 的至少一半时间 $t/2$ 降低。

2. 按权利要求1所述的有源矩阵型液晶显示装置, 其特征在于: 所述栅极电压用前沿所需要的时间的至少10倍的时间降低。

3. 按权利要求1或2所述的有源矩阵型液晶显示装置, 其特征在于: 所述栅极线驱动器还在与所述栅极线连接的最后级具有栅极缓冲器, 所述栅极缓冲器至少具有使漏极区域与所述栅极线连接并且使源极区域接地的薄膜晶体管, 设所述栅极线和与其连接的薄膜晶体管的栅极电极的总电阻值为 R_1 、所述栅极线与所述数据线构成的电容和所述栅极线与所述对置电极构成的电容以及与像素电极连接的薄膜晶体管的活性层与栅极电极构成的电容的总和为 C_1 、所述栅极缓冲器的薄膜晶体管的沟道电阻值为 R_2 、所述栅极缓冲器的薄膜晶体管的活性层与所述栅极电极构成的电容为 C_2 、结束向像素电极加电压到开始下一次加电压的时间为 t 时, 则满足如下关系, 即

$$2.5(R_1 + R_2) \cdot (C_1 + C_2) < t < 5(R_1 + R_2) \cdot (C_1 + C_2).$$

4. 按权利要求1或2所述的有源矩阵型液晶显示装置, 其特征在于: 所述栅极线驱动器还在与所述栅极线连接的最后级具有栅极缓冲

器，所述栅极缓冲器具有薄膜晶体管，所述薄膜晶体管的电流流动方向的长度L和与所述长正交的方向的宽度为W满足如下关系，即

$$W / L < 1.$$

5. 按权利要求1或2所述的有源矩阵型液晶显示装置，其特征在于：所述栅极线驱动器还在与所述栅极线连接的最后级具有栅极缓冲器，所述栅极缓冲器具有将源极区域与电源连接的p沟道型的薄膜晶体管和使源极区域接地的n沟道型的薄膜晶体管，设薄膜晶体管的电流流动方向的长度为L、与L正交的方向的宽度为W时，则所述p沟道型的晶体管的W/L值与所述n沟道型的晶体管的W/L值不同。

6. 按权利要求5所述的有源矩阵型液晶显示装置，其特征在于：满足如下关系

即

$$(\text{所述 p 沟道型的晶体管的 } W / L) / (\text{所述 n 沟道型的晶体管的 } W / L) > 1.$$

7. 按权利要求5所述的有源矩阵型液晶显示装置，其特征在于：满足如下关系

即

$$(\text{所述 p 沟道型的晶体管的 } W / L) / (\text{所述 n 沟道型的晶体管的 } W / L) > 5.$$

有源矩阵型液晶显示装置

技术领域

本发明涉及多个像素电极配置成矩阵状而作为开关元件的薄膜晶体管 (Thin Film Transistor, 以下, 称为 TFT) 与各像素电极连接的有源矩阵型液晶显示装置 (Liquid Crystal Display, LCD), 特别是改良了栅极线驱动器的 LCD。

背景技术

图 1 表示有源矩阵型 LCD 的平面图。沿行方向延伸的多个栅极线 2 与栅极线驱动器 1 连接, 沿列方向延伸的数据线 4 与数据线驱动器 3 连接。通过像素 TFT 5, 像素电极 6 与栅极线 2 和数据线 4 的交点连接。

栅极线驱动器 1 具有从给栅极线 2 施加栅极电压的多个栅极缓冲器 8 中选择 1 个的选择器 7。选择器 7 选择多个栅极缓冲器 8 中的 1 个, 使其输出成为高电平, 使其余的输出成为低电平。

栅极缓冲器 8 分别具有串联连接在电源 8 a 与地之间的 p 沟道型的薄膜晶体管 (以下, 称为 p-ch 晶体管) 8 b 和 n 沟道型的薄膜晶体管 (以下, 称为 n-ch 晶体管) 8 c。选择器 7 的输出输入晶体管 8 b、8 c 的栅极电极, 栅极线 2 与两晶体管 8 b、8 c 间的连接点连接。选择器 7 的输出之一成为低电平时, 接收该输出的栅极缓冲器 8 就使 p-ch 晶体管 8 b 导通、使 n-ch 晶体管 8 c 截止, 从而从电源通过 p-ch 晶体管 8 b 向栅极线 2 供给电源电压。这样, 与栅极线 2 连接的像素 TFT 5 就全部导通, 从而可以向像素电极 6 写入。

数据线驱动器 3 与多个数据线 4 连接, 将与显示图像对应的数据电压加到各数据线 4 上。与所选择的栅极线 2 连接的像素 TFT 5 就已打开栅极, 所以, 加到数据线 4 上的数据电压便可通过像素 TFT 5 写入像素电极 6。就这样通过改变与像素电极 6 对应的液晶的排列来进行显示。

在进行指定期间 (详细而言, 就是水平扫描期间) 显示后, 选择器 7 就选择下一个栅极线 2。这样, 与至此所选择的栅极缓冲器 8 对应的选择器 7 的输出成为高电平, p-ch 晶体管截止, 而 n-ch 晶体管导通, 在该栅极线 2 降低到地电位时, 给像素 TFT 5 的栅极就截止。

图2是LCD的1像素的等效电路。与栅极线2和数据线4连接的像素TFT5与像素电极6连接。像素电极6通过液晶11与对置电极V_{com}之间形成电容C_{LC}。为了保持像素电极6的外加电压，与液晶电容C_{LC}并联地设置了辅助电容C_{sc}。以上是按主观意识形成的电路，但是，由于像素电极6和栅极线2相邻配置，所以，在该处将产生寄生电容C_{gs}。寄生电容C_{gs}增大时，受加到栅极线2上的栅极电压的影响，像素电极6的电位将发生变化等现象。以往，为了降低寄生电容C_{gs}的影响，是将辅助电容C_{sc}的大小设定得远远大于寄生电容C_{gs}。

近年来，像数码相机或数字摄像机的取景器那样，作为便携式电子仪器的显示装置，已采用了LCD，但是，为了搭载到便携式机器上，便要求维持像素数而缩小画面尺寸，实现微细化。

如上所述，在缩小画面尺寸而实现微细化时，像素电极的面积也就缩小了。另外，形成辅助电容C_{sc}的电极同样也缩小。因此，液晶电容C_{LC}和辅助电容C_{sc}的大小由于微细化也就减小了。另一方面，由于可以加工的最小线幅是一定的，所以，寄生电容C_{gs}难于减小到一定值以上。因此使LCD实现微细化时，与液晶电容C_{LC}、辅助电容C_{sc}相比，寄生电容C_{gs}相对地就增大了。

在寄生电容C_{gs}增大时，将会由于在栅极电压的后沿拖长的形状而发生像素电极的电位变化的所谓的下降电压 ΔV 增大的问题。在下降电压 ΔV 增大时，在进行例如交流驱动时每列将产生亮度差，另外，将发生加到像素电极上的电压的中心值V_c向对置电极的电位V_{com}偏离等问题。

发明内容

因此，本发明的目的旨在提供与液晶电容C_{LC}、辅助电容C_{sc}相比即使寄生电容C_{gs}相对地增大下降电压 ΔV 也不会增大从而即使实现微细化显示品质也不会降低的LCD。

本发明就是为了解决上述问题而提出的，在具有多个栅极线；与上述多个栅极线交叉的多个数据线；与上述多个栅极线和上述多个数据线的各交点对应配置的、具有栅极电极和源极区域以及漏极区域的多个薄膜晶体管，上述栅极电极与1条上述栅极线连接，上述漏极区域与1条上述数据线连接；与上述薄膜晶体管的源极区域分别连接的

多个像素电极；至少与多个栅极电极的一端侧连接的、依次选择上述栅极线中的 1 条并将脉冲状的栅极电压依次加到该选择的栅极线上的栅极线驱动器；以及夹着液晶层与上述多个像素电极相对的对置电极的有源矩阵型液晶显示装置中，具有使栅极电压的后沿变钝或者与前沿相比使后沿的时间延长的单元。

另外，栅极电压用从结束向某一行的像素电极加电压到开始向下一行的像素电极加电压的时间 t 的至少一半时间 $t / 2$ 下降。

另外，栅极线驱动器在与栅极线连接的最后级具有栅极缓冲器，栅极缓冲器至少具有源极区域与栅极线连接并且漏极接地的薄膜晶体管，设栅极线和与其连接的薄膜晶体管的栅极电极的总电阻值为 R_1 、栅极线与数据线构成的电容和栅极线与对置电极构成的电容源极与像素电极连接的薄膜晶体管的活性层与栅极电极构成的电容的总和为 C_1 、栅极缓冲器的薄膜晶体管的沟道电阻值为 R_2 、栅极缓冲器的薄膜晶体管的活性层与栅极电极构成的电容为 C_2 、结束向像素电极加电压到开始下一次加电压的时间为 t 时，则满足如下关系，即

$$2.5(R_1 + R_2) \cdot (C_1 + C_2) < t < 5(R_1 + R_2) \cdot (C_1 + C_2)$$

另外，栅极线驱动器在与栅极线连接的最后级具有栅极缓冲器，栅极缓冲器具有薄膜晶体管，薄膜晶体管的电流流动方向的长度 L 与和长度正交的方向的宽度 W 满足如下关系，即

$$W / L < 1$$

另外，栅极线驱动器在与栅极线连接的最后级具有栅极缓冲器，栅极缓冲器具有源极区域与电源连接的 p 沟道型的薄膜晶体管和漏极区域接地的 n 沟道型的薄膜晶体管，设薄膜晶体管的电流流动方向的长度为 L 、与 L 正交的方向的宽度为 W 时，则满足如下关系，即

$$(p \text{ 沟道型晶体管的 } W / L) / (n \text{ 沟道型晶体管的 } W / L) > 5$$

附图说明

图 1 是表示液晶显示装置的平面图。

图 2 是表示液晶显示装置的 1 像素的等效电路。

图 3 是表示输入栅极线的脉冲波形的图。

图 4 是表示输入数据线和栅极线的电压的时间图。

图 5 是表示栅极缓冲器晶体管的纵横比决定的 ΔV 的变化的图。

具体实施方式

本发明的结构与图 1 所示的平面图基本上相同。即，沿列方向延伸的多个栅极线 2 与栅极线驱动器 1 连接，沿行方向延伸的多个数据线 4 与数据线驱动器 3 连接，像素电极 6 通过像素 TFT 5 与栅极线 2 和数据线 4 的交点连接。

本实施例的关键在于栅极电压的脉冲波形。图 3 (a) 是以往所理想的栅极电压的脉冲波形。是在第 1 时刻 T_1 波形垂直上升、在第 2 时刻 T_2 垂直下降的矩形波。与此相反，本实施例如图 3 (b) 所示的那样，具有使栅极电压的脉冲波形变缓的特征。即，如图 3 (b) 所示，认为在第 1 时刻 T_1 为前沿、在第 2 时刻 T_2 开始下降、而在第 3 时刻 T_3 完全降低的波形是理想的。

用这样的波形的脉冲输入栅极电压时，便可减小下降电压 ΔV 。由于下降电压 ΔV 是电压变化的时间常数的函数，所以，只要栅极电压是逐渐变化的图 3 (b) 或图 3 (c) 的波形，下降电压 ΔV 就减小。

下面，说明栅极电压的后沿波形变缓的方法。图 4 (a) 是表示交流驱动 LCD 时加到某一数据线上的数据电压的时间图、图 4 (b) 是表示加到某一栅极线上的栅极电压的时间图、图 4 (c) 是表示加到图 4 (b) 的下一个栅极线上的栅极电压的时间图。栅极电压接通的期间 T 是数据电压加到像素电极 6 上而上升的所谓的写入期间。并且，在间隔回线期间 t 后，进行向下一行的像素电极 6 写入。栅极电压在回线期间 t 的期间降低，下一行的栅极电压与下一个写入期间 T 同步地上升。以往，在用图 3 (a) 的脉冲波形（实际上，要变缓一些）进行驱动时，栅极电压下降所需要的时间相对于回线期间 t 约为 $t / 100$ 。与此相反，本发明的栅极电压约用 $t / 2$ 逐渐地降低。

由于栅极电压上升所需要的时间约为 $t / 100$ ，所以，下降所需要的时间是上升所需要的时间的 50 倍。

当然，如果花 $t/2$ 以上的时间下降，可以使 ΔV 减小得更小。但是，在下降所需要的时间超过 t 时，就已开始加下一行的像素 TFT 5 的数据电压了，图像显示动作将出现障碍。因此，下降所需要的时间必须小于 t 。并且，考虑到像素 TFT 5 的制造误差引起的各像素 TFT 5 的下降时间的偏差，设定为用 $t/2$ 下降是比较好的。

通常，某一电路放电时电压的降低与 $e^{-(t/RC)}$ 成正比。这里，R 是电路的电阻、C 是电路的电容。关于栅极线 2 的电压降低，则有

$R = (\text{所选择的栅极线 2 的电阻值}) + (\text{与该栅极线 2 连接的所有的像素 TFT 5 的栅极电极部的电阻值}) + (\text{栅极缓冲器 8 的 n-ch 晶体管 8c 的沟道电阻})$

$C = (\text{所选择的栅极线 2 与全体电极等形成的电容}) + (\text{与该栅极线 2 连接的所有的像素 TFT 5 的栅极电极形成的电容}) + (\text{栅极缓冲器 8 的 n-ch 晶体管 8c 的栅极-源极、栅极-漏极电容})$

例如，在成为所加栅极电压值的 10% 以下时，如果像素 TFT 5 的栅极关闭，则在回线期间内栅极关闭的条件为

$$t < 5 (R_1 + R_2) \cdot (C_1 + C_2)$$

其中，

$R_1 = \text{栅极线的电阻值和与其连接的像素 TFT 的栅极电极的电阻值的之和}$

$C_1 = \text{栅极线与数据线形成的电容、栅极线与对置电极形成的电容和与像素电极连接的薄膜晶体管的活性层与栅极电极形成的电容之和}$

$R_2 = \text{栅极缓冲器的 n-ch 晶体管 8c 的沟道电阻值}$

$C_2 = \text{栅极缓冲器的薄膜晶体管的活性层与栅极电极形成的电容}$

$t = \text{结束向像素电极加电压到开始下一次加电压的时间}$

回线期间 t 由 LCD 驱动频率及像素数决定， R_1 和 C_1 由 LCD 像素数及尺寸决定。通过适当地设计栅极缓冲器 8 的 n-ch 晶体管 8

c, 调整 R 2 和 C 2, 可以满足上述公式。此外, 通过将 n-ch 晶体管 8 c 设计为满足

$$2.5(R_1 + R_2) \cdot (C_1 + C_2) < t < 5(R_1 + R_2) \cdot (C_1 + C_2)$$

可以使栅极电压的后沿变缓, 从而可以在指定的期间内结束下降。

在上述说明中, 是将栅极电压的下降所需要的时间作为回线期间 t 而说明的。但是, 例如在加数据电压之前将数据线 4 预充电到指定的电压时, 作为栅极电压下降所需要的时间所允许的时间将比回线期间短。这时, 将把上述说明的回线期间 t 改读为结束加数据电压到开始进行预充电的期间。即, 在开始进行预充电之前像素 TFT 5 的下降必须结束, 将栅极缓冲器设计为在该期间内逐渐地降低。

下面, 说明施加变缓的波形的栅极电压的具体方法。在图 1 中, 栅极电压在选择器 7 的输出成为低电平时使晶体管 8 b 的栅极导通, 通过晶体管 8 b 从电源 8 a 将栅极电压加到栅极线 2 上。并且, 在栅极电压降低时, 选择器 7 的输出成为高电平, 晶体管 8 c 导通, 通过晶体管 8 c 放出栅极线 2 上积蓄的电荷。这时, 将晶体管 8 c 的最大电流设定小。于是, 放出电荷需要一定的时间, 从而可以使栅极电压的后沿的波形变缓。并且, 通过调整晶体管 8 c 的最大电流, 可以调整栅极电压的变缓的方式。

通常, 晶体的最大电流量是栅极长度 L 长、栅极宽度 W 窄的变小。因此, 栅极长度与栅极宽度之比 W / L 越小, 晶体的最大电流量也越小。图 5 是表示使 p-ch 晶体的 W / L 一定而改变 n-ch 晶体的 W / L 时 ΔV 随 n-ch 晶体的 W / L 的变化而变化的图。 ΔV 的值随 LCD 的尺寸及各膜的膜厚等各种原因而变化, 但是, 图 5 是将这些参量全部固定。n-ch 晶体的 W / L 越小即与长度相比宽度越窄, 下降电压 ΔV 越小。

如图 1 所示, 栅极缓冲器是将 p-ch 晶体管和 n-ch 晶体管组合的结构。本发明的主旨, 有使栅极电压的后沿波形变缓的特征。关于栅极电压的前沿, 尽可能快地上升的波形更可以确保给栅极电极加上数

据电压的时间，所以，图3（b）所示的脉冲波形可以说是最理想的。在使栅极电压上升时，是通过p-ch晶体管8b加电压、在使栅极电压降低时是通过n-ch晶体管8c放电的，所以，如果将p-ch晶体管8b的最大电流值设定大、而将n-ch晶体管8c的最大电流设定小，就可以得到图3（b）的脉冲波形。这时，栅极缓冲器的p-ch晶体管的W/L与n-ch晶体管的W/L大不相同，例如，

$$\text{p-ch 晶体管的 } W/L : \text{n-ch 晶体管的 } W/L = 10 : 1$$

但是，只要能充分确保向像素电极写入的时间，栅极电压的前沿也可以如图3（c）所示的那样变缓。

在上述实施例以外，作为使栅极电压波形变缓的方法，也可以考虑在栅极缓冲器8与栅极线4逐渐配置电阻及电容。当然，栅极电压的前沿的波形也变缓，成为图3（c）所示的波形。在该波形中，只要充分考虑了写入期间，就没有问题，但是，如果由于电阻及电容而变缓时，将发生脉冲全体延迟的问题。

本发明当然不论LCD的尺寸如何都可以实施，但是，如果应用于小型的LCD则更合适。下面，说明其理由。栅极线2具有指定的电阻值，所以，在靠近栅极驱动器8的像素TFT5和远离栅极驱动器8的像素TFT5中，栅极电压变缓的方式不同。越是大型的LCD，栅极线2越长，这一现象就越显著。与此相反，如果是小型的LCD，例如2英寸以下以及取景器等使用的0.55英寸以下的LCD，由于栅极线2的长度短，所以，栅极线2的电阻引起的延迟就不成其为问题。另外，寄生电容相对增大的问题特别是在小型LCD中是显著的。因此，本发明应用于小型LCD可以说是最有效的。

如上所述，按照本发明，施加使后沿变缓的波形的栅极电压，所以，可以将随栅极电压的变化而发生的下降电压 ΔV 抑制小，从而可以提供显示品质高的有源矩阵型液晶显示装置。

另外，栅极电压用从结束向像素电极加电压到开始加下一次的电压的时间的至少一半的时间 $t/2$ 降低，所以，可以充分抑制 ΔV 。

另外，设栅极线和与其连接的薄膜晶体管的栅极电极的电阻值之和为 R_1 、其耦合电容为 C_1 、栅极缓冲器的薄膜晶体管的沟道电阻

值为 R_2 、其耦合电容为 C_2 、从结束向像素电极加电压到开始加下一次的电压的时间为 t 时，满足

$$2.5(R_1 + R_2) \cdot (C_1 + C_2) < t < 5(R_1 + R_2) \cdot (C_1 + C_2)$$

所以，在指定的期间内，在栅极电压充分降低的同时，可以抑制 ΔV 。

另外，栅极缓冲器的薄膜晶体管满足

$$W/L < 1$$

所以，最大电流量减小，从而可以使栅极电压的后沿变缓。

另外，在栅极缓冲器的 p-ch 晶体管和 n-ch 晶体管中，满足

$$(p\text{-ch 晶体管的 } W/L) / (n\text{-ch 晶体管的 } W/L) > 5$$

所以，栅极电压的上升很快，并且可以使栅极电压的后沿变缓。




图 1




图 2




图 3




图 4




图 5