



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2014-0129231
(43) 공개일자 2014년11월06일

(51) 국제특허분류(Int. Cl.)
H01L 21/027 (2006.01) H01L 21/205 (2006.01)
H01L 21/3065 (2006.01)
(21) 출원번호 10-2014-7026300
(22) 출원일자(국제) 2013년01월24일
심사청구일자 없음
(85) 번역문제출일자 2014년09월19일
(86) 국제출원번호 PCT/US2013/022988
(87) 국제공개번호 WO 2013/126175
국제공개일자 2013년08월29일
(30) 우선권주장
61/601,511 2012년02월21일 미국(US)

(71) 출원인
어플라이드 머티어리얼스, 인코포레이티드
미국 95054 캘리포니아 산타 클라라 바우어스 애
브뉴 3050
(72) 별명자
우, 반키우
미국 94087 캘리포니아 써니베일 앤버타 애비뉴
657
쿠마르, 아제이
미국 95014 캘리포니아 쿠퍼티노 만자니타 코트
10457
날라마수, 음카람
미국 95138 캘리포니아 새너제이 벤틀리 리지 드
라이브 2339
(74) 대리인
특허법인 남앤드남


전체 청구항 수 : 총 21 항

(54) 발명의 명칭 원자 층 증착 리소그래피

(57) 요 약

원자 층 증착 리소그래피 프로세스를 수행하기 위한 방법들 및 장치가 본원 개시 내용에서 제공된다. 일 실시예에서, 디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법은, 기판 표면 상에 재료 층의 제 1 단분자층 (monolayer)을 형성하기 위해, 프로세싱 챔버 내에 배치된 기판의 표면에 제 1 반응물 가스 혼합물(reactant gas mixture)을 펄싱(pulsing)하는 단계; 상기 제 1 단분자층의 제 1 영역을 처리하기 위해, 에너제틱 복사선 (energetic radiation)을 지향시키는 단계; 및 상기 제 1 단분자층의 제 2 영역 상에서 제 2 단분자층을 선택적으로 형성하기 위해, 기판 표면에 제 2 반응물 가스 혼합물을 펄싱하는 단계를 포함한다.

대 표 도



특허청구의 범위

청구항 1

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법으로서,

(a) 기판 표면 상에 재료 층의 제 1 단분자층(monolayer)을 형성하기 위해, 프로세싱 챔버 내에 배치된 기판의 표면에 제 1 반응물 가스 혼합물(reactant gas mixture)을 펄싱(pulsing)하는 단계;

(b) 상기 제 1 단분자층의 제 1 영역을 처리하기 위해, 에너제틱 복사선(energetic radiation)을 지향시키는 단계; 및

(c) 상기 제 1 단분자층의 제 2 영역 상에서 제 2 단분자층을 선택적으로 형성하기 위해, 상기 기판 표면에 제 2 반응물 가스 혼합물을 펄싱하는 단계

를 포함하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 2

제 1 항에 있어서,

상기 에너제틱 복사선에 의해 처리된, 상기 제 1 단분자층의 제 1 영역 내에 배치된 상기 제 1 단분자층을 선택적으로 제거하는 단계를 더 포함하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 3

제 2 항에 있어서,

상기 기판 표면 상의 처리된 제 1 단분자층을 제거하는 단계 이후,

상기 제 1 단분자층 및 상기 제 2 단분자층 내에 구조들 또는 피쳐(feature)들을 형성하는 단계를 더 포함하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 4

제 1 항에 있어서,

광 복사선은, 약 5 nm 내지 약 400 nm의 파장을 갖는 UV 광 소스인,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 5

제 1 항에 있어서,

재료 층을 형성하기 위해, 상기 제 2 단분자층을 상기 제 1 단분자층과 반응시키는 단계를 더 포함하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 6

제 1 항에 있어서,

상기 에너제틱 복사선을 지향시키는 단계는,

마스크에 의해 보호되지 않은, 상기 제 1 단분자층의 제 1 영역에 상기 에너제틱 복사선을 지향시키는 단계를 더 포함하며, 상기 에너제틱 복사선은 상기 제 1 영역을 통과하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 7

제 2 항에 있어서,

상기 제 1 단분자층을 제거하는 단계는,

처리된 제 1 단분자층을 상기 기판 표면으로부터 제거하기 위한 에칭 프로세스를 수행하는 단계를 포함하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 8

제 1 항에 있어서,

상기 제 1 반응물 가스 혼합물 또는 상기 제 2 반응물 가스 혼합물의 펄싱 이후, 상기 프로세싱 챔버로 퍼지 가스 혼합물을 펄싱하는 단계를 더 포함하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 9

제 1 항에 있어서,

상기 제 1 단분자층 및 상기 제 2 단분자층의 미리 결정된 전체 두께에 도달할 때 까지, 상기 단계 (a) 내지 단계(c)를 반복하는 단계를 더 포함하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 10

제 1 항에 있어서,

상기 에너제틱 복사선을 지향시키는 단계는,

상기 제 1 영역 내의 상기 제 1 단분자층의 화학적 특성들을 변경하는 단계를 포함하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 11

제 1 항에 있어서,

상기 단계(a) 내지 단계(c)는 단일 프로세싱 챔버 내에서 수행되는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 12

제 1 항에 있어서,

상기 제 1 반응물 가스 혼합물을 펄싱하는 단계(a) 및 상기 제 2 반응물 가스 혼합물을 펄싱하는 단계(c)는 상기 프로세싱 챔버 내에서 수행되며, 그리고 상기 단계(b)는 다른 프로세싱 챔버 내에서 수행되는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 13

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법으로서,

원자 층 증착 프로세스에서 수행되는 제 1 반응물 가스 혼합물의 펄스에 의해 증착되는 재료 층의 제 1 단분자층의 제 1 영역을 처리하기 위해, 에너제틱 복사선을 지향시키는 단계;

상기 재료 층의 상기 제 1 단분자층 상에 제 2 단분자층을 형성하기 위해, 상기 원자 층 증착 프로세스를 수행하는 것을 계속하는 단계; 및

광 복사선에 의해 처리된 상기 제 1 영역 내의 상기 제 1 단분자층을 제거하는 단계

를 포함하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 14

제 13 항에 있어서,

상기 원자 층 중착 프로세스를 수행하는 것을 계속하는 단계는,

상기 에너제틱 복사선에 의해 처리되지 않은, 상기 제 1 단분자층의 제 2 영역 상에만 상기 제 2 단분자층을 선택적으로 형성하는 단계를 포함하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 15

제 13 항에 있어서,

상기 제 1 단분자층을 제거하는 단계는,

상기 제 2 단분자층을 제거하지 않으면서, 처리된 제 1 단분자층을 상기 기판 표면으로부터 선택적으로 제거하는 단계를 더 포함하는,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 16

제 13 항에 있어서,

상기 광 복사선은, 약 5 nm 내지 약 400 nm의 파장을 갖는 UV 광 소스인,

디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

청구항 17

원자 층 중착 프로세스 및 리소그래피 프로세스를 수행하도록 구성된 프로세싱 챔버로서,

챔버 본체(chamber body) — 상기 챔버 본체 상에는, 상기 챔버 본체 내에 내부 프로세싱 용적을 정의하는 챔버 덮개(chamber lid)가 배치됨 — ;

상기 내부 프로세싱 영역 내에 배치된 페디스털(peDESTAL);

반응물 가스를 상기 내부 프로세싱 영역 내로 전달하기 위해, 상기 챔버 본체 상에 배치된 가스 전달 시스템;

에너지 톤 복사선을 상기 내부 프로세싱 영역을 향해서 지향시키기 위해, 상기 챔버 덮개 아래에 배치된 에너지 빔 소스; 및

상기 에너지 빔 소스와 상기 페디스털 사이에 배치된 마스크

를 포함하는,

프로세싱 챔버.

청구항 18

제 17 항에 있어서,

상기 에너지 빔 소스는 UV 광, 심 자외선 광, 전자 빔, 또는 이온 빔을 제공하는,

프로세싱 챔버.

청구항 19

제 17 항에 있어서,

상기 마스크는, 상기 내부 프로세싱 영역에 광의 일부를 전달하도록 구성된 포토마스크인,

프로세싱 챔버.

청구항 20

제 17 항에 있어서,

상기 가스 전달 시스템은, 상기 프로세싱 챔버 내에서 원자 층 증착 프로세스를 수행하도록 구성되는, 프로세싱 챔버.

청구항 21

반도체 디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법으로서,

(a) 기판 표면 상에 재료 층의 제 1 단분자층을 형성하기 위해, 프로세싱 챔버 내에 배치된 기판의 표면에 제 1 반응물 가스 혼합물을 펼성하는 단계;

(b) 상기 제 1 단분자층의 제 1 영역을 처리하기 위해, 광 복사선을 지향시키는 단계;

(c) 상기 제 1 단분자층의 상기 제 1 영역 상에 제 2 단분자층을 선택적으로 형성하기 위해, 제 2 반응물 가스 혼합물을 펼성하는 단계; 및

(d) 상기 광 복사선에 의해 처리되지 않은, 상기 제 1 단분자층의 제 2 영역을 선택적으로 제거하는 단계를 포함하는,

반도체 디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법.

명세서

기술 분야

[0001]

본 발명은 일반적으로, 원자 층 증착 리소그래피 프로세스를 위한 방법들 및 장치에 관한 것이고, 보다 구체적으로는, 반도체 분야에서 기판 표면 상에 피쳐들(features)/구조들을 형성하기 위해 리소그래피 프로세스와 함께 원자 층 증착 프로세스를 이용하기 위한 방법들 및 장치에 관한 것이다.

배경 기술

[0002]

집적 회로들은, 단일 칩 상에서 수백 만개의 구성요소들(예를 들어, 트랜지스터들, 커패시터들 및 저항기들)을 포함할 수 있는 복잡한 디바이스들로 발전하였다. 칩 디자인들의 발전은 보다 빠른 회로망 및 보다 큰 회로 밀도를 지속적으로 요구한다. 보다 큰 회로 밀도에 대한 요구들은 집적 회로 구성요소들의 치수들의 감소를 필요로 한다.

[0003]

집적 회로 구성요소들의 치수들이 (예를 들어, 서브-미크론 치수들로) 감소됨에 따라, 보다 많은 요소(element)들이 반도체 집적 회로의 주어진 면적 내에 배치될 것이 요구된다. 따라서, 리소그래피 프로세스는, 훨씬 더 작은 피쳐들을 기판 상에 순상없이 정확하게 그리고 정밀하게 전사(transfer)시키는 데에 있어서 점점 더 어려움을 갖게 되었다. 피쳐들을 기판 상에 정밀하고 정확하게 전사시키기 위하여, 요구되는 고 분해능(resolution)의 리소그래피 프로세스는, 노광을 위해 요구되는 광장 범위의 복사선을 제공할 수 있는 적절한 광소스를 가질 것을 필요로 한다. 또한, 리소그래피 프로세스는 최소의 구조 및/또는 임계 치수 변경(alternation)을 가지면서 피쳐들을 포토레지스트 층 상에 전사시킬 것을 필요로 한다. 최근에, 기판 상에 인쇄될 수 있는 최소 크기를 더 감소시키기 위해 짧은 노광 광장들을 제공하기 위하여, 극자외선(EUV) 복사선 소스가 이용되어 왔다. 그러나, 그러한 작은 치수들에서는, 후속 에칭 프로세스 동안 포토레지스트 층의 붕괴 또는 순상이 종종 발생되고, 그에 따라 기판 표면 상에 구조들을 성공적으로 전사시키지 못하게 되는 결과를 초래한다.

[0004]

통상적인 리소그래피 프로세스에서, 기판 상에 배치된 포토레지스트 층의 일부 부분들은 화학적 변환(transformation)을 겪기 위해 입사 복사선에 노광된다. 전형적인 포지티브 톤(positive tone) 노광 프로세스에서, 화학적 변환을 겪는, 포토레지스트 층의 노광된 부분은 현상 프로세스 동안 수성 용액(aqueous base solution)을 이용하여 제거된다. 마이크로전자 디바이스 상에 형성되는 피쳐 크기들이 지속적으로 축소됨에 따라, 물의 표면 장력 및 모세관력들에 의해 유발되는 이미지 붕괴로 인해 수성 용액 현상제가 문제가 될 수

있다. 또한, 용액 기반 현상액(solution based developer)들은 현상 프로세스 이후에 기판 상에 원치않는 오염 물질들을 남기는 경향이 있고, 그에 의해 기판 청정도(cleanliness)에 부정적인 영향을 미치는 경향이 있다.

[0005] 그에 따라, 요구되는 임계 치수들로 기판 표면 상에 정밀한 구조 전사를 달성하기 위해, 구조 손상이 최소화되는 상태로 리소그래피 프로세스에 대한 프로세스 결함들을 제어하기 위한 방법 및 장치가 필요하다.

발명의 내용

[0006] 원자 층 증착 리소그래피 프로세스를 수행하기 위한 방법들 및 장치가 본원 개시 내용에서 제공된다. 일 실시 예에서, 디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법은, 기판 표면 상에 재료 층의 제 1 단분자층(monolayer)을 형성하기 위해, 프로세싱 챔버 내에 배치된 기판의 표면에 제 1 반응물 가스 혼합물(reactant gas mixture)을 펄싱(pulsing)하는 단계; 상기 제 1 단분자층의 제 1 영역을 처리하기 위해, 에너제틱 복사선(energetic radiation)을 지향시키는 단계; 및 상기 제 1 단분자층의 제 2 영역 상에서 제 2 단분자층을 선택적으로 형성하기 위해, 기판 표면에 제 2 반응물 가스 혼합물을 펄싱하는 단계를 포함한다.

[0007] 다른 실시예에서, 디바이스 내의 재료 층 상에 피쳐들을 형성하기 위한 방법은, 원자 층 증착 프로세스에서 수행되는 제 1 반응물 가스 혼합물의 펄스에 의해 증착되는 재료 층의 제 1 단분자층의 제 1 영역을 처리하기 위해, 광 복사선을 지향시키는 단계; 상기 재료 층의 제 1 단분자층 상에 제 2 단분자층을 형성하기 위해 원자 층 증착 프로세스를 수행하는 것을 계속하는 단계; 및 상기 광 복사선에 의해 처리된 제 1 영역 내의 상기 제 1 단분자층을 제거하는 단계를 포함한다.

[0008] 또 다른 실시예에서, 원자 층 증착 프로세스 및 리소그래피 프로세스를 수행하도록 구성된 프로세싱 챔버는, 챔버 본체(chamber body) – 상기 챔버 본체 상에는, 상기 챔버 본체 내에 내부 프로세싱 용적을 정의하는 챔버 덮개(chamber lid)가 배치됨 – ; 상기 내부 프로세싱 영역 내에 배치된 페디스털(pedestal); 반응물 가스를 상기 내부 프로세싱 영역 내로 전달하기 위해, 상기 챔버 본체 상에 배치된 가스 전달 시스템; 에너제틱 복사선을 상기 내부 프로세싱 영역을 향해서 지향시키기 위해, 상기 챔버 덮개 아래에 배치된 에너지 빔 소스; 및 상기 에너지 빔 소스와 상기 페디스털 사이에 배치된 마스크를 포함한다.

도면의 간단한 설명

[0009] 본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들 중 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.

도 1은 본 발명의 일 실시예를 수행하기에 적합한 원자 층 증착(ALD) 리소그래피 프로세싱 챔버의 일 실시예의 단면도를 도시한다.

도 2는 도 1에 도시된 ALD 리소그래피 프로세싱 챔버를 이용하여 수행될 수 있는 ALD 리소그래피 프로세스를 수행하기 위한 흐름도를 도시한다.

도 3a-3e는 본 발명의 일 실시예에 따라 ALD 리소그래피 프로세스를 수행하는 상이한 스테이지들 동안의 반도체 디바이스의 횡단면도들을 도시한다.

이해를 돋기 위해, 도면들 간에 공통적인 동일한 엘리먼트들을 가리키기 위해, 가능한 경우, 동일한 도면부호들이 사용되었다. 추가의 언급없이도, 일 실시예의 엘리먼트들 및 피쳐들이 다른 실시예들에 유리하게 통합될 수 있음이 고려된다.

그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.

발명을 실시하기 위한 구체적인 내용

[0010] 원자 층 증착(ALD) 리소그래피 프로세스를 수행하기 위한 방법들 및 장치가 본원 개시 내용에서 제공된다. 그러한 ALD 리소그래피 프로세스는, 통상의 포토레지스트 층 및/또는 하드마스크 층을 이용하지 않으면서, 기판 표면 상에 피쳐들을 형성하기 위해 리소그래피 프로세스와 함께 ALD 프로세스를 이용한다. ALD 리소그래피 프

로세싱 챔버는; 원자 층 증착된 층(atomic layer deposited layer)을 증착하기 위한, 그리고 상기 원자 층 증착된 층 상에 피쳐들/구조들을 형성하기 위해 리소그래피 프로세스(예를 들어, 에너지 빔 처리 프로세스)를 수행하기 위한, 이중 기능을 제공한다. 기판은, 이를 테면 실리콘, 실리콘 이산화물, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 및 사파이어와 같은 하나 또는 그 초과의 비전도성 재료들을 포함할 수 있다. 또한, 기판은, 이를 테면 실리콘 이산화물, 올가노실리케이트(organosilicate)들, 및 탄소 도핑된 실리콘 산화물들과 같은 유전체 재료들을 포함할 수 있다. 또한, 적용예에 따라서, 기판은, 이를 테면 금속 질화물들 및 금속 합금들과 같은 임의의 다른 재료들을 포함할 수 있다. 하나 또는 그 초과의 실시예들에서, 기판은, 이를 테면 플러그, 비아, 콘택, 및 와이어와 같이 후속하여 상부에 형성되는 배선 피쳐와의 연결을 용이하게 하기 위해, 게이트 전극 층 및 게이트 유전체를 포함하는 게이트 구조를 형성할 수 있다. 기판은, 집적 회로, 태양 전지(solar), MEMs 또는 다른 디바이스 제조를 위해 이용될 수 있다.

[0011] 또한, 기판은 임의의 특정한 크기 또는 형상으로 제한되지 않는다. 기판은, 200 mm 직경, 300 mm 직경 또는 다른 직경들(이를 테면, 특히, 450 mm)을 갖는 등근 기판일 수 있다. 또한, 기판은, 이를 테면, 평판 디스플레이들의 제조에서 이용되는 다각형 유리 기판과 같은, 임의의 다각형, 정사각형, 직사각형, 곡선형(curved), 또는 다른 비-원형 워크피스(workpiece)일 수 있다.

[0012] 본 발명은, 증착된 재료 층 상에 피쳐들/구조들을 형성하기 위해, ALD 프로세스 및 그에 후속되는 리소그래피 프로세스(예를 들어, 에너지 빔 처리 프로세스)에 의해 기판 상에 재료 층을 증착/형성하기 위한 방법들을 제공한다. 프로세스는, 기판 표면 상에 피쳐들/구조들을 전사시키는 것을 보조하기 위해, 통상의 포토레지스트 층 및/또는 하드마스크 층을 이용하지 않으면서, 기판 표면 상에 요구되는 작은 임계 치수를 갖는 피쳐들/구조들을 효과적으로 형성할 수 있으며, 그에 의해 제조 사이클 시간 및 비용을 개선할 수 있으며, 그리고 제조 복잡성을 줄일 수 있다. 유익하게는, ALD와 리소그래피 프로세스 양자 모두는 단일 챔버에서 수행될 수 있다.

[0013] 도 1은 ALD 리소그래피 프로세싱 챔버(134)의 일 실시예의 개략적인 단면도이다. ALD 리소그래피 프로세싱 챔버(134)는, 이를 테면 ALD 또는 화학 기상 증착(CVD)과 같은 순환 증착(cyclic deposition)을 위해 구성된 가스 전달 장치(130)를 포함한다. 여기에서 사용되는 바와 같은 ALD 및 CVD의 용어들은, 기판 구조 위에 얇은 층을 증착하기 위해 반응물들을 순차적으로 도입하는 것을 지칭한다. 반응물들의 순차적인 도입을 반복하여, 복수의 얇은 층들을 증착함으로써, 등각적인(conformal) 층을 요구되는 두께로 증착할 수 있다. 챔버(134)는 또한, 리소그래피 프로세스와 함께 다른 증착 기술들을 위해 구성될 수 있다.

[0014] 챔버(134)는, 측벽들(131) 및 바닥부(bottom)(132)를 갖는 챔버 본체(129)를 포함한다. 챔버 본체(129)를 통해 형성되는 슬릿 밸브 터널(slit valve tunnel)(133)은, 이를 테면 200 mm, 300 mm 또는 450 mm 반도체 기판 또는 유리 기판과 같은 기판(102)을 챔버(134)에 전달하며 그리고 챔버(134)로부터 인출(retrieve)하기 위한 로봇(미도시)을 위한 액세스(access)를 제공한다.

[0015] 기판 지지부(192)가 챔버(134) 내에 배치되어, 프로세싱 동안 기판(102)을 지지한다. 기판 지지부(192)는, 기판 지지부(192) 및 그 상부에 배치된 기판(102)을 상승 및 하강시키기 위한 리프트(lift)(114)에 장착된다. 리프트 플레이트(116)가, 리프트 플레이트(116)의 높이(elevation)를 제어하는 리프트 플레이트 액추에이터(118)에 연결된다. 기판 지지부(192)를 통해 이동가능하게 배치된 핀들(120)을 상승 및 하강시키기 위해, 리프트 플레이트(116)가 상승 및 하강될 수 있다. 핀들(120)은 기판 지지부(192)의 표면 위에서 기판(102)을 상승 및 하강시키기 위해 이용된다. 기판 지지부(192)는, 프로세싱 동안 기판(102)을 기판 지지부(192)의 표면에 대해 고정하기 위해, 진공 척, 정전기 척, 또는 클램프 링을 포함할 수 있다.

[0016] 기판 지지부(192) 상부에 배치된 기판(102)을 가열하기 위해, 기판 지지부(192)가 가열될 수 있다. 예를 들어, 기판 지지부(192)는, 저항성 히터와 같은 매립형 가열 요소(embedded heating element)를 이용하여 가열될 수 있거나, 기판 지지부(192) 위에 배치된 가열 램프들과 같은 복사 열을 이용하여 가열될 수 있다. 퍼지 링(purge ring)(122)이 기판 지지부(192) 상에 배치되어, 기판(102)의 둘레 부분(peripheral portion) 상에서의 증착을 방지하기 위해 기판(102)의 둘레 부분에 퍼지 가스를 제공하는 퍼지 채널(124)을 정의할 수 있다.

[0017] 가스 전달 장치(130)가 챔버 본체(129)의 상부 부분에 배치되어, 이를 테면 프로세스 가스 및/또는 퍼지 가스와 같은 가스를 챔버(134)에 제공한다. 펌핑 시스템(178)이 펌핑 채널(179)과 소통하여, 챔버(134)로부터 임의의 요구되는 가스들을 배기하고, 챔버(134)의 펌핑 구역(166) 내부에서 요구되는 압력 또는 요구되는 압력 범위를 유지하는 것을 돋는다.

[0018] 일 실시예에서, 가스 전달 장치(130)는, 2개의 유사한 밸브들(142A, 142B)로부터 가스 유동들을 제공하기 위한

가스 유입구들(137A, 137B)을 갖는 팽창(expanding) 채널(190)을 포함한다. 밸브들(142A, 142B)로부터의 가스 유동들은 함께 및/또는 개별적으로 제공될 수 있다.

[0019] 하나의 구성에서, 밸브(142A) 및 밸브(142B)는, 개별적인 반응물 가스 소스들에 커플링되지만, 동일한 퍼지 가스 소스에 커플링된다. 예를 들어, 밸브(142A)는 반응물 가스 소스(138)에 커플링되고, 밸브(142B)는 반응물 가스 소스(139)에 커플링되며, 그리고 양 밸브들(142A, 142B)은 퍼지 가스 소스(140)에 커플링된다. 각각의 밸브(142A, 142B)는 밸브 시트 조립체(valve seat assembly)(144A, 144B)를 갖는 전달 라인(143A, 143B)을 포함하고, 밸브 시트 조립체(146A, 146B)를 갖는 퍼지 라인(145A, 145B)을 포함한다. 전달 라인(143A, 143B)은 반응물 가스 소스(138, 139)과 소통하며, 그리고 팽창 채널(190)의 가스 유입구(137A, 137B)와 소통한다. 전달 라인(143A, 143B)의 밸브 시트 조립체(144A, 144B)는 반응물 가스 소스(138, 139)로부터 팽창 채널(190)로의 반응물 가스의 유동을 제어한다. 퍼지 라인(145A, 145B)은 퍼지 가스 소스(140)과 소통하며, 그리고 전달 라인(143A, 143B)의 밸브 시트 조립체(144A, 144B) 하류의 전달 라인(143A, 143B)과 교차한다(intersect). 퍼지 라인(145A, 145B)의 밸브 시트 조립체(146A, 146B)는 퍼지 가스 소스(140)로부터 전달 라인(143A, 143B)으로의 퍼지 가스의 유동을 제어한다. 반응물 가스 소스(138, 139)로부터 반응물 가스들을 전달하기 위해 캐리어 가스가 이용된다면, 동일한 가스가 캐리어 가스 및 퍼지 가스로서 이용된다(즉, 아르곤 가스가 캐리어 가스 및 퍼지 가스로서 이용된다).

[0020] 밸브의 밸브 시트 조립체(144A, 144B)가 폐쇄될 때 전달 라인(143A, 143B)으로부터의 반응물 가스의 플러싱(fushing)을 가능하게 하기 위해, 각각의 밸브(142A, 142B)는 제로 사부피(zero dead volume) 밸브일 수 있다. 예를 들어, 퍼지 라인(145A, 145B)은 전달 라인(143A, 143B)의 밸브 시트 조립체(144A, 144B) 근처에 배치될 수 있다. 밸브 시트 조립체(144A, 144B)가 폐쇄될 때, 퍼지 라인(145A, 145B)은 전달 라인(143A, 143B)을 플러싱하기 위해 퍼지 가스를 제공할 수 있다. 도시된 실시예에서, 개방될 때 퍼지 가스가 밸브 시트 조립체(144A, 144B) 내로 직접적으로 전달되지 않도록, 퍼지 라인(145A, 145B)은 전달 라인(143A, 143B)의 밸브 시트 조립체(144A, 144B)로부터 약간 이격되어 위치된다. 여기에서 사용되는 바와 같은 제로 사부피 밸브는, 무시할 수 있는 사부피를 갖는(즉, 반드시 제로 사부피는 아니다) 밸브로서 정의된다. 각각의 밸브(142A, 142B)는 반응물 가스(138, 139) 및 퍼지 가스(140)의 조합된 가스 유동 및/또는 개별적인 가스 유동을 제공하도록 구성될 수 있다. 퍼지 라인(145A)의 밸브 시트 조립체(146A)의 격막(diaphragm)을 개방 및 폐쇄시킴으로써, 퍼지 가스의 펄스들이 제공될 수 있다. 전달 라인(143A)의 격막 밸브 시트(144A)를 개방 및 폐쇄시킴으로써, 반응물 가스 소스(138)로부터의 반응물 가스의 펄스들이 제공될 수 있다.

[0021] 전력 소스(103)가, 챔버 본체(129) 상에 배치된 덮개(105)에 커플링된다. 전력 소스(103)는 그 전력 소스(103) 아래에 배치된 에너지 빔 소스(106)에 전력을 제공하도록 구성되며, 에너지 빔 소스(106)는 전력 소스(103)와 에너지 빔 소스(106) 사이에 형성된 개구(104)를 통해 전력 소스(103)에 연결된다. 일 실시예에서, 에너지 빔 소스(106)는, 이를 테면 수은 마이크로파 아크 램프들, 펄스형 크세논 플래시 램프들, 고효율 UV 발광 다이오드 어레이들, 및 전자 빔 발생기들과 같은, UV 광 또는 다른 에너지 복사선을 제공할 수 있는 임의의 적합한 에너제틱 복사선 소스(energetic radiation source)일 수 있다. UV 램프 전구들은, 전력 소스(103)에 의한 여기를 위한 크세논(Xe) 또는 수은(Hg)과 같은, 하나 또는 그 초과의 가스들로 충진된 밀봉형 플라즈마 전구(sealed plasma bulb)들일 수 있다. 에너지 빔 소스(106)로부터 방출된 광은, 에너지 빔 소스(106) 아래에 배치된 윈도우(111)를 통과함으로써, 기판 표면으로 진입한다. 윈도우(111)는, 균열(cracking)없이 진공을 유지하기에 충분한 두께를 갖는 석영 유리로 제조될 수 있다. 포토마스크 및/또는 피쳐 전사 차폐부(feature transfer shield)(113)가 기판(102)과 윈도우(111) 사이에 배치된다. 피쳐 전사 차폐부(113)의 위치는, 기판(102) 표면 상으로 피쳐들/구조들을 전사하는 것을 보조하도록, 윈도우(111)와 기판(102)의 표면 사이에서 조정될 수 있다. 프로세싱 챔버(134) 내에 배치된 포토마스크/피쳐 전사 차폐부(113)는, 에너지 빔 소스(106)로부터의 광의 일부만이 포토마스크/피쳐 전사 차폐부(113)를 통하여 기판(102)의 특정 영역들로 전달되게 허용하여, 에너지 빔 소스(106)가 터온되었을 때 일부 다른 부분들이 광에 노광되는 것으로부터 보호함으로써, 보조할 수 있다. 포토마스크/피쳐 전사 차폐부(113)와 함께 에너지 빔 소스(106)는, 중착 프로세스 동안 및/또는 중착 프로세스 이후에 진공을 파괴하지 않으면서, 기판 표면 상에 배치된 재료 층 상으로 피쳐들/구조들을 전사시키기 위해 리소그래피 프로세스를 수행하도록 구성된 피쳐들/구조들 전사 메커니즘으로서의 역할을 한다.

[0022] 일 실시예에서, 포토마스크/피쳐 전사 차폐부(113)는, 이미지를 축소시켜 또는 이미지 축소 없이, 기판 표면 상으로 유사한 피쳐들/구조들을 전사시키기 위해 180 nm 미만의 치수를 가지며 내부에 형성되는 피쳐들/구조들을 제공할 수 있다. 포토마스크/피쳐 전사 차폐부(113)와 함께 에너지 빔 소스(106)를 이용하여 리소그래피 프로세스를 어떻게 수행할 수 있는지와 관련한 상세 내용들은, 도 2-3e를 참조하여 이하에서 더 설명될 것이다.

[0023]

도 1에서, 제어 유닛(180)이 챔버(134)에 커플링되어, 프로세싱 조건들을 제어할 수 있다. 제어 유닛(180)은 중앙 프로세싱 유닛(CPU)(182), 지원 회로망(184), 및 연관된 제어 소프트웨어(183)를 포함하는 메모리(186)를 포함한다. 제어 유닛(180)은, 다양한 챔버들 및 서브-챔버들을 제어하기 위해 산업 환경(industrial setting)에서 이용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서들 중 하나일 수 있다. CPU(182)는, 이를 테면 랜덤 액세스 메모리, 판독 전용 메모리, 플로피 디스크 드라이브, 콤팩트 디스크 드라이브, 하드 디스크, 또는 로컬의 또는 원격의, 임의의 다른 형태의 디지털 저장 장치와 같은 임의의 적합한 메모리(186)를 이용할 수 있다. 다양한 지원 회로들이 챔버(134)를 지원하기 위해 CPU(182)에 커플링될 수 있다. 제어 유닛(180)은, 이를 테면, 밸브들(142A, 142B)의 프로그램 가능 논리 제어기들(148A, 148B)과 같은, 개별적인 챔버 구성요소들 근처에 위치되는 다른 제어기에 커플링될 수 있다. 제어 유닛(180)과 챔버(134)의 다양한 구성요소들 사이의 양-방향 통신들은, 신호 버스들(188)로서 통합적으로 지정되는 많은 신호 케이블들을 통해 처리되며, 도 1에는 신호 버스들(188) 중 일부가 도시되어 있다. 가스 소스들(138, 139, 140)로부터의 그리고 밸브들(142A, 142B)의 프로그램 가능 논리 제어기들(148A, 148B)로부터의 프로세스 가스들 및 퍼지 가스들의 제어에 부가하여, 제어 유닛(180)은, 본원의 다른 곳에서 일부가 설명되는, 다른 활동들 중에서 특히, 기판 운반, 온도 제어, 챔버 배기와 같은, 기판 프로세싱에서 이용되는 다른 활동들의 자동화된 제어를 담당하도록 제어 유닛(180)이 구성될 수 있다.

[0024]

도 2는, 기판 상의 반도체 디바이스 구조 내에, 패터닝된 원자 층 중착된 재료 층을 형성하기 위한 ALD 리소그래피 프로세스를 수행하는 데에 이용되는 프로세스(200)의 일 실시예의 흐름도를 도시한다. 도 2에서 설명되는 프로세스(200)는, 이하에서 설명되는, 도 3a-3e에 도시된 제조 스테이지들에 상응한다. 도 3a-3e는, 프로세스(200)에 의해 설명되는 상이한 스테이지들 동안, 요구되는 구조들/피쳐들을 상부에 갖는 원자 층 중착된 재료 층을 형성하도록 구성된, 도 1에 도시된 기판(102)과 같은 기판의 개략적인 횡단면도들을 도시한다.

[0025]

프로세스(200)는, 블록(202)에서, 도 3a에 도시된 기판(102)과 같은 기판, 이를 테면, 도 1에 도시된 프로세싱 챔버(134) 또는 다른 적합한 프로세싱 챔버들 내에 배치된 기판(102)을 프로세싱 챔버 내로 제공함으로써, 시작된다. 도 3a에 도시된 기판(102)은, 이를 테면 결정질 실리콘(예를 들어, Si<100> 또는 Si<111>), 실리콘 산화물, 스트레인드 실리콘(strained silicon), 실리콘 게르마늄, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 기판들 및 패터닝된 또는 패터닝되지 않은 기판들, 실리콘 온 인슐레이터(SOI), 탄소 도핑된 실리콘 산화물들, 실리콘 질화물, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어와 같은 재료를 포함할 수 있다. 기판(102)은, 직사각형 또는 정사각형 패널들뿐만 아니라, 200 mm, 300 mm, 또는 450 mm 직경 또는 다른 치수들과 같은 다양한 치수들을 가질 수 있다. 달리 언급하지 않는다면, 여기에서 개시된 실시예들 및 예들은 200 mm 직경, 300 mm 직경, 또는 450 mm 직경, 예를 들어 300 mm 직경을 갖는 기판들 상에서 수행될 수 있다.

[0026]

기판(102)은, ALD 리소그래피 프로세스가 상부에서 용이하게 수행될 수 있도록, 에너지 빔 소스(106) 및 가스 유입구들(137A, 137B)과 대면하는(facing) 상향 노출된(exposed upward) 제 1 표면(302)을 갖는다.

[0027]

블록(204)에서, 기판(102)이 프로세싱 챔버(134) 내로 이송된 후, 도 3b에 도시된 바와 같이, 제 1 반응물 가스 혼합물의 펄스가 프로세싱 챔버(134) 내로 공급되어, 기판(102)의 표면(302) 상에 재료 층(305)의 제 1 단분자 층(304)을 형성한다. 제 1 반응물 가스 혼합물의 펄스 동안에, 필요에 따라서, 열적 ALD 프로세스 또는 플라즈마 ALD 프로세스 동안, 제 1 반응물 가스 혼합물은, 수소 가스(H₂) 또는 NH₃ 가스와 같은 환원 가스(reducing gas) 혼합물("시약(reagent)")과 동시적으로, 순차적으로, 또는 대안적으로는 그러한 환원 가스 혼합물이 없이, 프로세싱 챔버(134) 내로 공급될 수 있다. 프로세싱 챔버(134) 내로 공급될 수 있는 적합한 제 1 반응물 가스 혼합물은, SiH₄, Si₂H₆, 또는 다른 적합한 실리콘 함유 화합물들과 같은 실리콘 함유 가스, 탄탈륨 함유 가스, 티타늄 함유 가스, 코발트 함유 가스, 텉스텐 함유 가스, 알루미늄 함유 가스, 니켈 함유 가스, 구리 함유 가스, 봉소 함유 가스, 인 함유 가스, 질소 함유 가스, 또는 반도체 디바이스들에서 이용하기에 적합한 기판 표면 상에 단분자층을 중착할 수 있는 다른 적합한 가스들을 포함할 수 있다. 여기에서 설명되는 바와 같은 대안적인 시약들(즉, 중착 프로세스 동안 단분자층을 형성하기 위해 반응물 전구체들과 함께 이용되는 환원제(reducing agent)들)의 예들은, 수소(예를 들어, H₂ 또는 원자-H), 질소(예를 들어, N₂ 또는 원자-N), 암모니아(NH₃), 하이드라진(N₂H₄), 수소 및 암모니아 혼합물(H₂/NH₃), 보란(BH₃), 디보란(B₂H₆), 트리에틸보란(Et₃B), 실란(SiH₄), 디실란(Si₂H₆), 트리실란(Si₃H₈), 테트라실란(Si₄H₁₀), 메틸 실란(SiCH₃), 디메틸실란(SiC₂H₈), 포스핀(PH₃), 그 유도체들, 그 플라즈마들, 또는 그 조합들을 포함할 수 있다.

- [0028] 블록(204)에서 제 1 반응물 가스 혼합물의 펠스 동안, 제 1 반응물 가스 혼합물의 펠스는 미리 결정된 시간 간격 동안 지속된다. 여기에서 사용되는 바와 같은 펠스라는 용어는 프로세스 챔버 내로 주입되는 재료의 도즈(dose)를 지칭한다. 이하에서 추가적으로 설명되는, 제 1 반응물 가스 혼합물의 또는 제 1 및 제 2 반응물 가스 혼합물의 각각의 펠스 사이에서, 기판 표면에 의해 반응되지 않고/흡수되지 않은 불순물들 또는 잔류 전구체 가스 혼합물(예를 들어, 반응물 가스 혼합물로부터의 미반응 불순물들 또는 다른 것들)을 제거하고 그에 따라 이러한 불순물들 또는 잔류 전구체 가스 혼합물이 프로세싱 챔버 외부로 펌핑될 수 있도록 하기 위해, 제 1 및/ 또는 제 2 반응물 전구체 가스 혼합물의 각각의 또는 복수의 펠스들 사이에서 프로세싱 챔버 내로 퍼지 가스 혼합물이 펼성될 수 있다.
- [0029] 블록(204)에서의 동작 동안, 재료 층(305)의 제 1 단분자층(304)을 형성하기 위해, 제 1 반응물 가스 혼합물의 펠스가 프로세싱 챔버(134) 내로 펼성된다. 프로세싱 챔버(134) 내로 펼성되는 제 1 반응물 전구체 가스 혼합물의 각각의 펠스는, 약 3Å 내지 약 5Å의 두께를 갖는, 재료 층(305)의 제 1 단분자층(304)을 증착할 수 있다.
- [0030] 제 1 반응물 전구체 가스 혼합물의 펼성 동안, 몇몇 프로세스 파라미터들이 또한 조절된다. 일 실시예에서, 프로세스 압력은 약 7 Torr 내지 약 30 Torr로 제어된다. 프로세싱 온도는 약 125 °C 내지 약 450 °C이다. RF 전력은 약 10 와트 내지 약 2000 와트로 제어될 수 있다. 제 1 반응물 가스 혼합물 내에 공급되는 반응물 가스는 약 5 sccm 내지 약 10 sccm으로 제어될 수 있다. NH₃ 가스와 같은 환원 가스는 약 100 sccm 내지 약 700 sccm으로 공급될 수 있다.
- [0031] 블록(206)에서, 도 3c에 도시된 바와 같이, 제 1 단분자층(304)의 제 1 영역(310)을 처리하기 위해, 광 범(308)이 에너지 소스(106)로부터 재료 층(305)의 제 1 단분자층(304)으로 지향된다. 이어서, 제 1 영역(310) 내에 위치된 재료 층(305)을 처리하여, 재료 층(305)의 처리된 층(306)을 형성한다. 에너지 소스(106)로부터 포토마스크/피쳐 전사 차폐부(113)를 통해 전달되는 광 범(308)은, 포토마스크/피쳐 전사 차폐부(113)에 의해 보호되지 않는 재료 층(305)의 제 1 영역(310)으로만 이동한다. 포토마스크/피쳐 전사 차폐부(113)를 통과한 광은, 재료 층(305)의 보호된 영역(312)은 처리하지 않으면서, 재료 층(305)의 제 1 영역(310) 만을 처리한다. 제 1 영역(310) 내에 위치된 재료 층(305)은 광 처리 이후 화학적 변환을 겪으며, 에 chant-제거가능한(etchant-removable) 재료인, 처리된 층(306)으로 변환된다. 이어서, 이러한 처리된 재료(306)는, 적절한 에 chant-제거를 포함하는 프로세스에 의해 추후에 제거되어, 기판 표면(302)으로부터 화학적으로 제거될 수 있다. 또한, 재료 층(305)이 대안적으로 에칭 처리가 가능할 수 있으며, 그리고 에너지 처리가 상기 처리된 층(306)을 네거티브-톤(negative-tone) 패터닝을 위한 내-에칭(etch-resistant) 층으로 변환시키는 것이 고려된다.
- [0032] 일 실시예에서, 에너지 범 소스(106)로부터 지향되는 광 범(308)은 극 자외선 광, 심(deep) 자외선 광, 전자빔, x-레이, 이온 범, 또는 다른 적합한 빔들일 수 있다. 하나의 예에서, 에너지 범 소스(106)로부터 지향된 광 범(308)은 약 5 nm 내지 약 400 nm의 파장을 갖는 UV 광일 수 있다.
- [0033] 처리된 층(306)을 형성하기 위해 지향되는 광 에너지는, 재료 층(305)의 화학적 결합 또는 원자 구조를 손상, 큐어(cure), 수정 또는 변경할 수 있고, 그에 의해 기판 표면(302) 상의 미처리된 재료 층(305)과 상이한 필름 특성들을 갖는 처리된 층(306)을 형성할 수 있는 것으로 믿어진다. 그렇게 함으로써, 재료 층(305)의 일부의 필름 특성들만을 선택적으로 변경하고 그리고 재료 층(305)의 다른 부분은 변화되지 않는 상태로 유지하기 위한, 선택적인 필름 변경 프로세스가 얻어질 수 있다. 그에 따라, 필요에 따라서, 기판 표면(302)으로부터 재료 층의 일부(즉, 프로세스에 의존하여, 처리된 또는 미처리된 부분) 만을 선택적으로 제거하기 위해, 선택적인 에칭/필름 제거 프로세스가 추후에 수행될 수 있다.
- [0034] 블록(208)에서, 재료 층(305)의 제 1 영역(310) 상에서 수행되는 광 처리 프로세스 이후, 도 3d에 도시된 바와 같이, 제 2 반응물 가스 혼합물의 펠스가 프로세싱 챔버(134) 내로 공급되어, 기판(102)의 표면(302) 상에 재료 층(305)의 제 2 단분자층(314)을 형성한다. 제 2 반응물 가스 혼합물의 펼성 동안, 필요에 따라서, 열적 ALD 프로세스 또는 플라즈마 ALD 프로세스 동안, 제 2 반응물 가스 혼합물은, 수소 가스(H₂) 또는 NH₃ 가스와 같은 환원 가스 혼합물(또는 시약으로 지칭됨)과 동시적으로, 순차적으로, 또는 대안적으로는 그러한 환원 가스 혼합물이 없이, 프로세싱 챔버(134) 내로 공급될 수 있다. 제 2 단분자층(314)이 화학 반응에 의해 제 1 단분자층(304) 상으로 흡수되어(absorbed), 제 2 단분자층(314)으로부터의 원자들이 제 1 단분자층(304)으로부터의 원자들에 단단하게 부착될(adhered) 수 있게 하는 것으로 믿어진다. 광 처리 프로세스를 거친 처리된 층(306)은, 미처리된 제 1 단분자층(304)과 상이한 화학적 특성들을 가질 수 있기 때문에, 처리된 층(306) 내의 원자들이 제 2 단분자층(314)으로부터의 원자들에 성공적으로 부착되지 못할 수 있고, 그에 의해 제 2 단분자층(314)으로

부터의 원자들이 제 1의 미처리 단분자층(304)의 원자들에만 부착되도록 허용할 수 있다. 이러한 방식으로, 후속하여 형성되는 제 2 단분자층(314)은 미처리된 제 1 단분자층(304) 상에만 선택적으로 증착되며, 그에 의해, 추후에 수행되는 제거 프로세스가, 제 2 단분자층(314)을 공격하지 않으면서, 기판 표면으로부터 상기 처리된 제 1 단분자층(304) 만을 선택적으로 제거하는 것을 돋는데, 이에 대해서는 블록(212)에서 도 3e를 참조하여 하기에서 더 설명될 것이다. 대안적인 네거티브 톤 프로세스에서는, 처리된 층(306) 위에 제 2 단분자층(314)이 배치되고, 제 1 단분자층(304)의 미처리 부분들이 제거된다.

[0035] 일 실시예에서, 프로세싱 챔버(134) 내로 공급될 수 있는 적합한 제 2 반응물 가스 혼합물은, SiH_4 , Si_2H_6 , 또는 다른 적합한 실리콘 함유 화합물들과 같은 실리콘 함유 가스, H_2O , O_2 , 또는 O_3 와 같은 산소 함유 가스, 탄탈륨 함유 가스, 티타늄 함유 가스, 코발트 함유 가스, 텅스텐 함유 가스, 알루미늄 함유 가스, 니켈 함유 가스, 구리 함유 가스, 봉소 함유 가스, 인 함유 가스, 질소 함유 가스, 또는 반도체 디바이스들에서 이용하기에 적합한 기판 표면 상에 단분자층을 증착할 수 있는 다른 적합한 가스들을 포함할 수 있다. 여기에서 설명되는 바와 같은 대안적인 시약들(즉, 증착 프로세스 동안 단분자층을 형성하기 위해 반응물 전구체들과 함께 이용되는 환원제들)의 예들은, 수소(예를 들어, H_2 또는 원자-H), 질소(예를 들어, N_2 또는 원자-N), 암모니아(NH_3), 하이드라진(N_2H_4), 수소 및 암모니아 혼합물(H_2/NH_3), 보란(BH_3), 디보란(B_2H_6), 트리에틸보란(Et_3B), 실란(SiH_4), 디실란(Si_2H_6), 트리실란(Si_3H_8), 테트라실란(Si_4H_{10}), 메틸 실란(SiCH_3), 디메틸실란(SiC_2H_8), 포스핀(PH_3), 그 유도체들, 그 플라즈마들, 또는 그 조합들을 포함할 수 있다.

[0036] 블록(208)에서 제 2 반응물 가스 혼합물의 펄스 동안, 제 2 반응물 가스 혼합물의 펄스는 미리 결정된 시간 간격 동안 지속된다. 여기에서 사용되는 바와 같은 펄스라는 용어는 프로세스 챔버 내로 주입되는 재료의 도즈(dose)를 지칭한다. 블록들(204 및 206)에서 수행되는 제 2 반응물 가스 혼합물의 또는 제 1 및 제 2 반응물 가스 혼합물의 각각의 펄스 사이에서, 기판 표면에 의해 반응되지 않고/흡수되지 않은 불순물들 또는 잔류 전구체 가스 혼합물(예를 들어, 반응물 가스 혼합물로부터의 미반응 불순물들 또는 다른 것들)을 제거하고 그에 따라 이러한 불순물들 또는 잔류 전구체 가스 혼합물이 프로세싱 챔버 외부로 펌핑될 수 있도록 하기 위해, 제 1 및/또는 제 2 반응물 전구체 가스 혼합물의 각각의 펄스들 사이에 또는 복수의 펄스들 이후에 프로세싱 챔버 내로 퍼지 가스 혼합물이 펄싱될 수 있다.

[0037] 블록(208)에서의 동작 동안, 보호된 영역(312) 내의 미처리된 제 1 단분자층(304) 상에 제 2 단분자층(314)을 선택적으로 형성하기 위해, 제 2 반응물 가스 혼합물의 펄스가 프로세싱 챔버(134) 내로 펄싱된다. 프로세싱 챔버(134) 내로 펄싱되는 제 2 반응물 전구체 가스 혼합물의 각각의 펄스는, 약 3\AA 내지 약 5\AA 의 두께를 갖는, 재료 층(305)의 제 2 단분자층(314)을 증착할 수 있다.

[0038] 제 2 반응물 전구체 가스 혼합물의 펄싱 동안, 몇몇 프로세스 파라미터들이 또한 조절된다. 일 실시예에서, 프로세스 압력은 약 5 Torr 내지 약 30 Torr로 제어된다. 프로세싱 온도는 약 $125\text{ }^\circ\text{C}$ 내지 약 $450\text{ }^\circ\text{C}$ 이다. RF 전력은 약 100 와트 내지 약 800 와트로 제어될 수 있다. 제 2 반응물 가스 혼합물 내에 공급되는 반응물 가스는 약 5 sccm 내지 약 20 sccm으로 제어될 수 있다. NH_3 가스와 같은 환원 가스는 약 100 sccm 내지 약 700 sccm으로 공급될 수 있다.

[0039] 반응물 전구체 가스 혼합물들의 각각의 펄스 사이에서 또는 반응물 전구체 가스 혼합물들의 몇 개의 펄스들 이후, 퍼지 가스 혼합물이 그런 다음 프로세싱 챔버(134) 내로 공급되어, 잔류물들 및 불순물들을 프로세싱 챔버로부터 외부로 퍼지시킨다. 또한, 몇몇 프로세스 파라미터들이 퍼지 가스 혼합물의 펄싱 동안 조절된다. 일 실시예에서, 프로세스 압력은 약 1 Torr 내지 약 100 Torr로 제어된다. 프로세싱 온도는 약 $125\text{ }^\circ\text{C}$ 내지 약 $450\text{ }^\circ\text{C}$ 이다. RF 전력은 약 100 와트 내지 약 800 와트로 제어될 수 있다. Ar 또는 N_2 가스는 약 200 sccm 내지 약 1000 sccm으로 공급될 수 있다.

[0040] 도 2에 도시된 루프(210)에 의해 표시된 바와 같이, 퍼지 가스 혼합물의 펄스 이후에, 재료 층(305)의 요구되는 두께 범위에 도달할 때 까지, 제 1 및/또는 제 2 반응물 가스 혼합물들의 펄싱으로부터 시작되고 그 이후에 퍼지 가스 혼합물의 펄스가 이어지는 부가적인 사이클들이 반복적으로 수행될 수 있다. 블록(204)에서의 제 1 반응물 가스 혼합물의 펄싱의 후속 사이클이 시작될 때, 프로세스 압력 및 다른 프로세스 파라미터들이 미리 결정된 레벨로 조절되어, 재료 층(305)의 후속 단분자층 증착을 보조할 수 있다.

[0041] 필요에 따라서, 블록들(204, 206, 및 208)은 상이한 기능들을 제공하는 상이한 챔버들 내에서 수행될 수 있음이 주목된다. 예를 들어, 블록(204)에서, 제 1 단분자층을 형성하기 위한 증착 프로세스가 제 1 증착 챔버에서 수

행될 수 있다. 후속하여, 블록(206)에서, 기판은, 노광 프로세스를 수행하기 위해 요구되는 파장 범위를 갖는 광 소스를 구비하는 제 2 챔버로 이송될 수 있다. 그 후에, 블록(208)에서, 기판은 그런 다음, 제 1 단분자층 상에 제 2 단분자층을 증착하는 것을 마무리하기 위해 제 1 챔버로 다시 이송될 수 있다. 대안적으로, 필요에 따라서, 블록(208)에서, 기판 상에 제 2 단분자층을 형성하는 것을 마무리하기 위해, 기판은 제 3 프로세싱 챔버로 이송될 수 있다. 제 1, 제 2 및/또는 제 3 프로세싱 챔버 모두는 클러스터 툴 내에 통합될 수 있으며, 그리고 기판은, 진공을 깨뜨리지 않으면서 그리고 기판을 대기기에 노출시키지 않으면서, 제 1, 제 2 및/또는 제 3 프로세싱 챔버 사이에서 (또는 제 1 프로세싱 챔버로 다시) 이송될 수 있음이 주목된다.

[0042] 블록(212)에서, 재료 층(305)이 미리 결정된 두께에 도달한 후, 도 3e에 도시된 바와 같이, 기판 표면(302)으로부터 처리된 층(306)을 제거하기 위한 제거 프로세스를 수행하기 위해, 기판(102)이 프로세싱 챔버(134)로부터 제거될 수 있다. 제 2 단분자층(314)이 제 1 단분자층(304) 상에 형성된 후, 제 2 단분자층(314)으로부터의 원자들이 그런 다음 제 1 단분자층(304)으로부터의 원자들과 반응할 것이고, 그에 따라 제 1 단분자층(304) 및 제 2 단분자층(314) 모두로부터의 원자들을 포함하는 화합물 재료(316)를 형성할 것임이 주목된다.

[0043] 일 실시예에서, 제거 프로세스는, 처리된 층(306)을 기판(102)으로부터 제거하도록 구성되는 임의의 적합한 에칭/현상 프로세스일 수 있다. 제거 프로세스의 적합한 예들에는, 건식 에칭 프로세스, 습식 에칭 프로세스, 현상 프로세스, 애싱(ashing) 프로세스, 또는 다른 적합한 필름 제거 프로세스들이 포함된다. 처리된 층(306)을 제거하는 데에 이용가능한 임의의 통상적인 적합한 에칭 프로세스가 이용될 수 있다. 제거 프로세스가 완료된 후, 기판(302) 상에 남아 있던 처리된 층(306)이 제거되어, 노광 영역(310) 내에서 기판(102)의 하부 표면(underlying surface)(303)을 노출시킨다.

[0044] 일 실시예에서, 처리된 층(306)을 기판(102)으로부터 제거하기 위해 할로겐 함유 가스를 제공하는 건식 에칭 프로세스에 의해, 제거 프로세스가 수행될 수 있다. 할로겐 함유 가스의 적합한 예들에는, 특히, 염소 가스(Cl_2), 삼불화 질소(NF_3), 육불화황 가스(SF_6), CF_4 , CHF_3 , 또는 C_4F_8 과 같은, 탄소 및 불소 함유 가스, 염소 가스(Cl_2), 염화붕소(BCl_3), 및 염화수소(HCl)가 포함된다. 몇몇 실시예에서, 제거 프로세스를 수행하기 위해, 몇몇 환원제들이 할로겐 함유 가스와 함께 공급될 수 있다. 적합한 환원제들에는, 특히, 일산화탄소(CO)와 같은 탄화수소 가스들, 산소 가스(O_2), 메탄(CH_4), 에탄(C_2H_6), 에틸렌(C_2H_4), 및 그 조합들이 포함되지만, 이것들로 제한되지 않는다.


[0045] 기판(102) 상에서 제거 프로세스가 수행되고 완료된 후, 요구되는 피쳐들이 상부에 형성된 재료 층이 얻어질 수 있다. 그렇게 함으로써, 현상 프로세스와 함께, 포토레지스트 층 및/또는 하드마스크 층을 이용하는 통상의 리소그래피 프로세스가 배제되는데, 왜냐하면, 피쳐들/구조들이 이제, 부가적인 포토레지스트 층 및/또는 하드마스크 층을 이용하지 않으면서, 재료 층들 상으로 직접적으로 전사될 수 있기 때문이다. 따라서, 이렇게 되면, 제조 복잡성, 비용 및 사이클 시간이 효과적으로 감소되고 개선된다.

[0046] 이와 같이, ALD 리소그래피 프로세스를 수행하기 위한 방법들 및 장치가 본원 개시 내용에서 제공된다. ALD 리소그래피 프로세스는, 포토레지스트 층 및/또는 하드마스크 층으로 형성되는 통상의 마스크들을 이용하지 않으면서, 기판 표면 상에 피쳐들을 형성하기 위해 리소그래피 프로세스와 함께 ALD 프로세스를 이용한다. 여기에서 설명된 바와 같은 ALD 리소그래피 프로세스는 제조 복잡성, 비용 및 사이클 시간을 효과적으로 감소시키고, 제조 유연성(flexibility) 및 생산성을 개선한다.


[0047] 상기 내용이 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 및 추가의 실시예들이 본 발명의 기본적인 범위를 벗어나지 않으면서 안출될 수 있으며, 본 발명의 범위는 하기의 청구항들에 의해 결정된다.

도면

도면1



도면2



도면3

