

(12) 특허협력조약에 의하여 공개된 국제출원

(19) 세계지식재산권기구
국제사무국



(43) 국제공개일
2009년 12월 3일 (03.12.2009)

PCT

(10) 국제공개번호
WO 2009/145465 A2

- (51) 국제특허분류: H01L 33/00 (2006.01)
- (21) 국제출원번호: PCT/KR2009/001679
- (22) 국제출원일: 2009년 4월 1일 (01.04.2009)
- (25) 출원언어: 한국어
- (26) 공개언어: 한국어
- (30) 우선권정보: 10-2008-0030106 2008년 4월 1일 (01.04.2008) KR
- (71) 출원인 겸
- (72) 발명자: 송준오 (SONG, June O) [KR/KR]; 경기도 용인시 기흥구 중동 어은목마을 한라비발디 APT 4004 동 1004 호, 446-750 Gyeonggi-do (KR).
- (74) 대리인: 서교준 (SEO, Kyo Jun); 서울시 강남구 역삼동 832-41 현죽빌딩 9층, 135-080 Seoul (KR).
- (81) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC,

EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 역내 권리의 보호를 위하여): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), 유라시아 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), 유럽 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

공개:

- 국제조사보고서 없이 공개하며 보고서 접수 후 이를 별도 공개함 (규칙 48.2(g))



WO 2009/145465 A2

(54) Title: LIGHT EMITTING DEVICE AND MANUFACTURING METHOD FOR SAME

(54) 발명의 명칭: 발광 소자 및 그 제조방법

(57) Abstract: A light emitting device according to an embodiment of the present invention includes a base substrate; a reflective ohmic contact layer formed on the base substrate; a functional composite layer formed on the ohmic contact layer and including a process assistant region and ohmic contact regions divided by the process assistant region; and light emitting semiconductor layers formed on the ohmic contact regions and including a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer.

(57) 요약서: 실시예에 따른 발광 소자는 지지 기판; 상기 지지 기판 상에 반사성 오믹 접촉층; 상기 반사성 오믹 접촉층 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 의해 구분되는 오믹 접촉 영역들을 포함하는 기능성 복합층; 및 상기 각각의 오믹 접촉 영역들 상에 제 2 도전형의 반도체층, 활성층, 및 제 1 도전형의 반도체층을 포함하는 발광 반도체층들을 포함한다.

명세서

발광 소자 및 그 제조방법

기술분야

- [1] 본 발명은 발광 소자 및 그 제조방법에 관한 것이다.

배경기술

- [2] 최근, 발광 소자로서 발광 다이오드(Light Emitting Diode; LED)가 각광 받고 있다. 발광 다이오드는 전기에너지를 빛에너지로 변환하는 효율이 높고 수명이 평균 5년 이상으로 길기 때문에, 에너지 소모와 유지보수 비용을 크게 절감할 수 있는 장점이 있어 차세대 조명 분야에서 주목받고 있다.
- [3] 상기 발광 다이오드는 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 포함하여 구성되며, 상기 제1 도전형의 반도체층 및 제2 도전형의 반도체층을 통해 인가되는 전류에 따라 상기 활성층에서 빛을 발생시킨다.
- [4] 한편, 상기 발광 다이오드는 래터럴 타입의 발광 다이오드와 버티컬 타입의 발광 다이오드로 구분될 수 있다.
- [5] 상기 래터럴 타입의 발광 다이오드에서는 성장 기관 상에 상기 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 형성하고, 전극층 형성을 위해 상기 제1 도전형의 반도체층이 일부 노출되도록 상기 제2 도전형의 반도체층, 활성층 및 제1 도전형의 반도체층을 일부 제거하기 때문에 발광 면적이 감소되어 광 효율이 저하되는 단점이 있다.
- [6] 또한, 래터럴 타입의 발광 다이오드에서는 상기 성장 기관 상에 상기 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층이 배치되기 때문에, 열 전도율이 낮은 상기 성장 기관으로 인하여 열 방출이 어려운 단점이 있다.
- [7] 반면에, 상기 버티컬 타입의 발광 다이오드에서는 상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하고, 상기 제2 도전형의 반도체층 아래에 제2 전극층을 형성하므로 전극층의 형성을 위해 활성층을 제거할 필요가 없어 발광 면적이 감소되지 않는다. 따라서, 래터럴 타입의 발광 다이오드에 비해 광 효율이 향상될 수 있다.
- [8] 또한, 상기 버티컬 타입의 발광 다이오드는 제2 전극층을 통해 열 전달이 이루어지므로 열 방출이 용이한 장점이 있다.
- [9] 한편, 상기 버티컬 타입의 발광 다이오드는 상기 제2 도전형의 반도체층 아래에 상기 제2 전극층으로서 지지 기판을 형성할 때 전기 도금(electro-plating) 방법과 웨이퍼 결합(wafer bonding) 방법을 이용할 수 있다.
- [10] 상기 전기 도금 방법으로 상기 지지 기판을 형성하는 경우 제조 공정이 용이한 장점은 있으나 상기 발광 다이오드의 신뢰성이 저하되는 단점이 있으며, 상기 웨이퍼 결합 방법으로 상기 지지 기판을 형성하는 경우 제조 공정이 어려운 단점은 있으나 상기 발광 다이오드의 신뢰성이 우수한 장점이 있다. 특히, 상기

웨이퍼 결합 방법으로 상기 지지 기판을 형성하는 경우, 성장 기판과 지지 기판이 서로 이종 물질이기 때문에 열팽창계수의 차이로 인하여 웨이퍼 결합 후 열적 스트레스에 의해 발광 다이오드에 크랙 또는 비결합(debonding)의 문제가 발생될 수 있다.

- [11] 또한, 상기 버티컬 타입의 발광 다이오드는 성장 기판을 분리하여 상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하는데, 상기 성장 기판의 분리시 레이저 빔(laser beam)을 이용하는 경우 레이저 빔의 면적보다 큰 발광 면적을 갖는 발광 다이오드를 제작할 수 없는 한계가 있다.

발명의 상세한 설명

기술적 과제

- [12] 실시예에는 새로운 구조의 발광 소자 및 그 제조방법을 제공한다.
 [13] 실시예에는 새로운 방식의 웨이퍼 결합 방법을 이용한 발광 소자 제조방법을 제공한다.
 [14] 실시예에는 대면적의 발광 면적을 갖는 발광 소자 및 그 제조방법을 제공한다.

기술적 해결방법

- [15] 실시예에 따른 발광 소자는 지지 기판; 상기 지지 기판 상에 반사성 오믹 접촉층; 상기 반사성 오믹 접촉층 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 의해 구분되는 오믹 접촉 영역들을 포함하는 기능성 복합층; 및 상기 각각의 오믹 접촉 영역들 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층들을 포함한다.
- [16] 실시예에 따른 발광 소자는 지지 기판; 상기 지지 기판 상에 반사성 오믹 접촉층; 상기 반사성 오믹 접촉층의 주변부 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 둘러싸인 오믹 접촉 영역들을 포함하는 기능성 복합층; 및 상기 오믹 접촉 영역들 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층을 포함한다.
- [17] 실시예에 따른 발광 소자 제조방법은 성장 기판 상에 제1 도전형의 반도체층, 상기 제1 도전형의 반도체층 상에 활성층, 상기 활성층 상에 제2 도전형의 반도체층, 상기 제2 도전형의 반도체층 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 의해 구분되는 오믹 접촉 영역들을 포함하는 기능성 복합층, 상기 기능성 복합층 상에 반사성 오믹 접촉층이 형성된 제1 구조물을 준비하는 단계; 지지 기판으로 제2 구조물을 준비하는 단계; 임시 기판으로 제3 구조물을 준비하는 단계; 상기 제2 구조물을 사이에 두고, 웨이퍼 결합층을 매개로 상기 제1 구조물, 제2 구조물 및 제3 구조물을 결합하여 복합 구조물을 형성하는 단계; 상기 복합 구조물로부터 상기 성장 기판을 분리하는 단계; 상기 공정 도우미 영역이 노출되도록 상기 제1 도전형의 반도체층, 활성층, 및 제2 도전형의 반도체층을 선택적으로 식각하여 복수의 단위 구조물의 발광 반도체층을 형성하는 단계; 상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하는 단계;

및 상기 임시 기판을 제거하는 단계를 포함한다.

유리한 효과

- [18] 실시예는 새로운 구조의 발광 소자 및 그 제조방법을 제공할 수 있다.
- [19] 실시예는 새로운 방식의 웨이퍼 결합 방법을 이용한 발광 소자 제조방법을 제공할 수 있다.
- [20] 실시예는 대면적의 발광 면적을 갖는 발광 소자 및 그 제조방법을 제공할 수 있다.

도면의 간단한 설명

- [21] 도 1은 제1 실시예에 따른 발광 소자의 구조를 설명하는 도면.
- [22] 도 2 내지 도 15는 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
- [23] 도 16은 제2 실시예에 따른 발광 소자의 구조를 설명하는 도면.
- [24] 도 17 내지 도 19는 제2 실시예에 따른 발광 소자 제조방법을 설명하는 도면.

발명의 실시를 위한 형태

- [25] 본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
- [26] 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
- [27] 도 1은 제1 실시예에 따른 발광 소자의 구조를 설명하는 도면이다.
- [28] 도 1을 참조하면, 제1 실시예에 따른 발광 소자는 지지 기판(210)과, 상기 지지 기판(210) 상에 확산 장벽층(70)과, 상기 확산 장벽층(70)상에 반사성 오믹 접촉층(60)과, 상기 반사성 오믹 접촉층(60) 상에 기능성 복합층(50)과, 상기 기능성 복합층(50) 상에 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층과, 상기 발광 반도체층 상에 제1 전극층(900)을 포함한다.
- [29] 또한, 상기 지지 기판(210) 아래에는 다이 결합층(240)이 형성될 수 있으며, 상기 다이 결합층(240)은 발광 소자가 설치되는 회로기판 또는 다이에 낮은 저항으로 견고하게 결합될 수 있도록 한다.
- [30] 상기 지지 기판(210)은 전기 전도성 물질막으로 Si, SiGe, ZnO, GaN, AlSiC, 또는 GaAs 중 적어도 어느 하나를 포함하는 웨이퍼 기판으로 형성되거나, Cu, Ni, Ag, Al, Nb, Ta, Ti, Au, Pd, 또는 W 중 적어도 어느 하나를 포함하는 금속, 합금, 또는 고용체로 형성될 수 있다.
- [31] 상기 지지 기판(210)은 10 μ m 내지 1mm의 두께를 갖는 판(sheet), 디스크(disk), 또는 호일(foil)의 형태로서, 전기 도금(electro-plating), 물리적 증기 증착(PVD),

화학적 증기 증착(CVD) 방법으로 형성될 수 있다.

- [32] 또한, 상기 지지 기관(210)과 반사성 오믹 접촉층(60) 사이에는 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)이 형성될 수 있으며, 상기 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)은 상기 지지 기관(210)과 반사성 오믹 접촉층(60)이 견고한 결합을 이룰 수 있도록 한다.
- [33] 상기 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)은 일정한 압력 및 온도에서 강한 결합력을 갖는 전기 전도성 물질막으로 형성되며, 예를 들어, Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, 또는 희토류 금속 중 적어도 어느 하나가 포함되어 형성될 수 있다.
- [34] 또한, 상기 발광 반도체층의 측면에는 패시베이션층(700)이 형성될 수 있으며, 상기 발광 반도체층 상에는 광 추출 구조(800)가 형성될 수 있다.
- [35] 상기 확산 장벽층(70)은 상기 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)이 300°C 내지 600°C 에서 결합될 때, 상기 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)에 포함된 물질이 상기 반사성 오믹 접촉층(60)으로 확산되는 것을 방지하기 위해 형성된다.
- [36] 상기 기능성 복합층(50)은 공정 도우미 영역(process assisting region)(51)과, 오믹 접촉 영역(ohmic contact region)(52)과, 전류 차단 영역(current blocking region)(53)을 포함한다.
- [37] 상기 오믹 접촉 영역(52)은 상기 공정 도우미 영역(51)에 의해 복수 영역들로 구분되며, 상기 전류 차단 영역(53)은 상기 오믹 접촉 영역(52) 내에 배치된다.
- [38] 상기 공정 도우미 영역(51)은 격자 셀(lattice cell) 형태로 형성될 수 있으며, 상기 공정 도우미 영역(51)에 의해 구분된 영역들에는 상기 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층이 각각 형성된다.
- [39] 상기 공정 도우미 영역(51)은 전기 절연성 물질 또는 상기 제2 도전형의 반도체층(40)과 쇼키 접촉 계면을 형성하는 물질로 형성될 수 있으며, 예를 들어, 상기 공정 도우미 영역(51)은 Al₂O₃, SiN, TiO₂, ZrO₂, Si₃N₄, 또는 SiO₂ 중 어느 하나로 형성될 수 있다.
- [40] 또한, 상기 공정 도우미 영역(51)은 레이저빔을 이용한 레이저 리프트 오프 방식을 통해 성장 기관을 분리할 때 유발되는 발광 반도체층의 손상을 방지하여 성장 기관을 분리할 수 있도록 하고, 상기 발광 반도체층을 복수개의 단위 구조물로 분리하는 아이솔레이션 에칭(isolation etching) 공정에서 발생하는 식각 부산물에 의해 발광 소자의 성능이 저하되는 것을 방지할 수 있도록 한다.
- [41] 상기 공정 도우미 영역(51)은 상기 발광 반도체층을 이루는 물질과 밀착성이 우수하고 아이솔레이션 에칭 공정에서 사용되는 건식 식각 입자들과 반응성이 낮은 물질로 형성될 수 있다.
- [42] 또한, 상기 공정 도우미 영역(51)은 상기 패시베이션층(700)을 형성할 때, 양질의 패시베이션층(700)이 형성될 수 있도록 도와주는 역할을 한다.

- [43] 상기 오믹 접촉 영역(52)은 상기 제2 도전형의 반도체층(40)과 계면 접촉 저항이 낮은 오믹 접촉 계면을 형성하며, 외부로부터 인가된 전류가 상기 발광 반도체층에 수직 방향으로 원활히 주입될 수 있도록 한다.
- [44] 상기 오믹 접촉 영역(52)은 광학적으로 높은 투과율을 갖는 투과체(transparentor) 또는 높은 반사율을 갖는 반사체(reflector)로 형성될 수 있으며, 예를 들어, 상기 오믹 접촉 영역(52)이 투과체로 형성되는 경우 인듐주석산화물(ITO), 아연산화물(ZnO), 인듐아연산화물(IZO), 또는 산화된 니켈-금(NiO-Au) 중 적어도 어느 하나가 사용될 수 있고, 상기 오믹 접촉 영역(52)이 반사체로 형성되는 경우 은(Ag), 은(Ag)이 포함된 합금, 은(Ag)이 포함된 고용체, 로듐(Rh), 로듐(Rh)이 포함된 합금, 로듐(Rh)이 포함된 고용체, 알루미늄(Al), 알루미늄(Al)이 포함된 합금, 또는 알루미늄(Al)이 포함된 고용체 중 적어도 어느 하나로 형성될 수 있다.
- [45] 상기 전류 차단 영역(53)은 상기 발광 반도체층으로 주입되는 전류가 일부 영역에 집중되는 현상을 방지하여 전류가 넓은 영역으로 퍼져 흐를 수 있도록 한다. 예를 들어, 상기 전류 차단 영역(53)은 전기 절연성 물질, 대기(air)가 채워진 빈 공간, 또는 상기 제2 도전형의 반도체층(40)과 쇼키 접촉 계면을 형성하는 물질 중 어느 하나로 형성될 수 있다.
- [46] 비록 도시되지는 않았으나, 상기 전류 차단 영역(53)은 복수개로 분리되어 형성될 수 있다.
- [47] 상기 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층은 그룹 3족 질화물계 반도체 물질로 형성될 수 있으며, 예를 들어, 상기 제1 도전형의 반도체층(20)은 Si와 같은 n형 불순물을 포함하는 질화갈륨층으로 형성될 수 있고, 상기 제2 도전형의 반도체층(40)은 Mg와 같은 p형 불순물을 포함하는 질화갈륨층으로 형성될 수 있다. 또한, 상기 활성층(30)은 전자와 정공이 재결합하여 빛을 발생시키는 층으로 예를 들어, InGaN, AlGaN, GaN, 또는 AlInGaN 중 어느 하나를 포함하여 형성될 수 있으며, 상기 활성층(30)을 사용되는 물질의 종류에 따라 상기 발광소자에서 방출되는 빛의 파장이 결정된다.
- [48] 한편, 비록 도시되지는 않았으나, 상기 제2 도전형의 반도체층(40)과 상기 기능성 복합층(50) 사이에는 계면 개질층(interface modification layer)가 더 형성될 수도 있다.
- [49] 상기 계면 개질층은 슈퍼래티스 구조(superlattice structure), 제1 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 제2 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 또는 질소 극성으로 형성된 표면(nitrogen-polar surface)을 갖는 그룹 3족 질화물계 중 어느 하나로 형성될 수 있다. 특히, 상기 슈퍼래티스 구조로 형성된 계면 개질층은 그룹 2족, 3족, 또는 4족 원소 성분을 포함하는 질화물(nitride) 또는 탄소 질화물(carbon nitride)로 형성될 수 있다.

- [50] 상기 발광 반도체층은 상기 공정 도우미 영역(51)에 의해 복수 영역으로 구분된 상기 오믹 접촉 영역(52) 상에 각각 형성되며, 상기 발광 반도체층의 측면과, 상면의 일부 영역에는 상기 패시베이션층(700)이 형성된다.
- [51] 상기 패시베이션층(700)은 적어도 일부분이 상기 공정 도우미 영역(51) 상에 배치되며, 예를 들어, 전기 절연성 물질인 SiO_2 , Al_2O_3 , 또는 Si_3N_4 중 어느 하나로 형성될 수 있다.
- [52] 상기 패시베이션층(700)은 상기 발광 반도체층이 보다 견고하게 지지될 수 있도록 함과 동시에 상기 발광 반도체층에 전기적인 단락이 발생하는 것을 방지한다.
- [53] 상기 제1 전극층(900)은 상기 제1 도전형의 반도체층(20) 상에 형성되며, 복수개로 구분된 단위 구조물 상의 제1 도전형의 반도체층(20)에 공통으로 접촉될 수 있다. 또한, 상기 제1 전극층(900)의 일부는 상기 패시베이션층(700) 사이의 공간에 배치되어 상기 발광 반도체층과 수평 방향에서 오버랩되어 배치될 수 있다.
- [54] 상기 제1 전극층(900)은 상기 제1 도전형의 반도체층(20)과 오믹 접촉을 형성한다.
- [55] 상기 광 추출 구조(800)는 상기 제1 도전형의 반도체층(20) 상에 형성되며, 상기 활성층(30)에서 방출된 빛이 효과적으로 외부로 추출될 수 있도록 한다. 예를 들어, 상기 광 추출 구조(800)는 상기 제1 도전형의 반도체층(20)을 선택적으로 식각한 패턴으로 형성되거나, 상기 제1 도전형의 반도체층(20) 상에 형성된 불순물이 포함되지 않은 질화물층을 선택적으로 식각한 패턴으로 형성될 수도 있다.
- [56] 도 2 내지 도 15는 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
- [57] 도 2와 도 3을 참조하면, 성장 기관(10) 상에 제1 도전형의 반도체층(20), 활성층(30), 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층을 형성한다. 그리고, 상기 제2 도전형의 반도체층(40) 상에 기능성 복합층(50)을 형성한다.
- [58] 예를 들어, 상기 성장 기관(10)은 사파이어(Al_2O_3), 실리콘 카바이드(SiC), 실리콘(Si), 또는 갈륨 아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
- [59] 비록 도시되지는 않았지만, 상기 성장 기관(10) 상에 상기 제1 도전형의 반도체층(20)을 성장시키기에 앞서, 상기 성장 기관(10) 상에 예를 들어, InGaN , AlN , SiC , SiCN , 또는 GaN 중 적어도 어느 하나를 포함하는 버퍼층을 형성할 수 있다.
- [60] 그리고, 상기 제2 도전형의 반도체층(40)과 상기 기능성 복합층(50) 사이에는 계면 개질층을 형성할 수도 있다.
- [61] 상기 기능성 복합층(50)은 공정 도우미 영역(51), 오믹 접촉 영역(52), 전류 차단 영역(53)을 포함하며, 도 3에는 상기 기능성 복합층(50)의 평면적인 형태가 예시되어 있다.

- [62] 상기 공정 도우미 영역(51)은 격자 셀(lattice cell) 형태로 형성될 수 있으며, 상기 공정 도우미 영역(51)에 의해 상기 오믹 접촉 영역(52)이 복수개의 단위 셀 영역(H)으로 구분된다. 도 3에는 상기 공정 도우미 영역(51)에 의해 상기 오믹 접촉 영역(52)이 4 부분의 단위 셀 영역(H)으로 구분된 것이 예시되어 있다.
- [63] 상기 단위 셀 영역(H)의 면적은 상기 성장 기관(10)의 분리시 사용되는 레이저 빔의 면적보다 작게 설계되며, 상기 기능성 복합층(50)의 면적은 상기 성장 기관(10)의 분리시 사용되는 레이저 빔의 면적보다 크게 설계될 수 있다.
- [64] 상기 각각의 단위 셀 영역(H) 내에는 상기 전류 차단 영역(53)이 형성될 수 있으며, 도 3에는 상기 오믹 접촉 영역(52)의 중심에서 방사 방향으로 연장되어 형성된 전류 차단 영역(53)이 예시되어 있다.
- [65] 도 4를 참조하면, 상기 기능성 복합층(50) 상에 반사성 오믹 접촉층(60), 확산 장벽층(70) 및 제1 웨이퍼 결합층(80)을 형성한다. 따라서, 도 4에 도시된 바와 같은 제1 구조물(100)이 제조될 수 있다.
- [66] 도 5를 참조하면, 상면 및 하면에 각각 제2 웨이퍼 결합층(230)과 제3 웨이퍼 결합층(220)이 형성된 지지 기관(210)을 포함하는 제2 구조물(200)이 제조된다. 상기 제3 웨이퍼 결합층(220)은 상기 제2 웨이퍼 결합층(230)과 동일한 물질로 형성될 수 있다.
- [67] 도 6을 참조하면, 임시 기관(310) 상에 희생 분리층(320)과 제4 웨이퍼 결합층(330)이 형성된 제3 구조물(300)이 준비된다.
- [68] 상기 임시 기관(310)은 상기 성장 기관(10)과 열팽창계수 차이가 2ppm/°C 이하를 갖는 재료로 형성될 수 있으며, 상기 성장 기관(10)과 동일한 물질로 형성될 수 있다. 예를 들어, 상기 임시 기관(310)은 사파이어(Al_2O_3), 실리콘 카바이드(SiC), 실리콘(Si), 또는 갈륨 아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
- [69] 상기 희생 분리층(320)은 레이저 빔이 조사됨에 따라 열-화학 분해 반응을 일으키는 ZnO를 포함하는 2-6족 화합물, GaN을 포함하는 3-5족 화합물, ITO, PZT, 또는 SU-8 중 어느 하나로 형성되거나, 습식 용액에서 빠르게 용해되는 Al, Au, Ag, Cr, Ti, SiO_2 , 또는 SiN_x 중 어느 하나로 형성될 수 있다.
- [70] 상기 제4 웨이퍼 결합층(330)은 상기 제2 웨이퍼 결합층(230)과 동일한 물질로 형성될 수 있다.
- [71] 도 7을 참조하면, 도 4에 도시된 제1 구조물(100), 도 5에 도시된 제2 구조물(200) 및 도 6에 도시된 제3 구조물(300)을 상호 결합하여 복합 구조물을 형성한다.
- [72] 상기 제1 웨이퍼 결합층(80)은 상기 제2 웨이퍼 결합층(230)과 결합되고, 상기 제3 웨이퍼 결합층(220)은 상기 제4 웨이퍼 결합층(330)과 결합된다.
- [73] 상기 제1 구조물(100), 제2 구조물(200) 및 제3 구조물(300)의 결합은 일정한 압력과 300°C 내지 600°C의 온도에서 결합될 수 있다.
- [74] 상기 제3 구조물(300)은 상기 제2 구조물(200)을 중심으로 상기 제1

구조물(100)과 대응되는 위치에 배치되며, 상기 제1 구조물(100)과 제3 구조물(300)은 유사한 열팽창계수를 가지기 때문에, 상기 제1 구조물(100)과 제2 구조물(200)의 결합 과정에서 열팽창계수의 차이에 의해 크랙이 발생되거나 디본딩되는 문제를 해소할 수 있다.

- [75] 도 8을 참조하면, 도 7에 도시된 복합 구조물에서 상기 성장 기관(10)을 분리한다.
- [76] 상기 성장 기관(10)은 엑사이머 레이저(eximer laser)를 이용한 레이저 리프트 오프(laser lift-off) 방식을 이용하거나, 건식 또는 습식 식각 방식을 이용할 수도 있다.
- [77] 상기 성장 기관(10)에 일정 과장을 가지는 엑사이머 레이저 빔을 포커싱하여 조사하면, 상기 성장 기관(10)과 상기 제1 도전형의 반도체층(20)의 경계면에 열 에너지가 집중되어 상기 제1 도전형의 반도체층(20)의 계면이 갈륨(Ga)과 질소(N) 분자로 열 화학 분해되면서 상기 성장 기관(10)이 분리된다.
- [78] 상기 레이저 빔은 상기 공정 도우미 영역(51)에 의해 구분되는 상기 오믹 접촉 영역(52)의 크기(L2)보다 큰 것이 사용된다.
- [79] 따라서, 첫번째 레이저 빔이 조사된 후, 두번째 레이저 빔이 조사되면 상기 공정 도우미 영역(51) 상에서 상기 첫번째 레이저 빔과 두번째 레이저 빔이 중첩된다.
- [80] 도 9를 참조하면, 상기 레이저 빔의 중첩된 조사에 의해 상기 공정 도우미 영역(51) 상의 상기 발광 반도체층 영역(L,M,N)은 손상받는다.
- [81] 도 10을 참조하면, 상기 공정 도우미 영역(51) 상의 상기 발광 반도체층 영역(L,M,N)을 습식 식각 또는 건식 식각을 통해 메사 식각(MESA etching)하여 제거한다. 따라서, 상기 공정 도우미 영역(51)이 노출되면서 상기 발광 반도체층은 복수개의 단위 구조물로 분리된다.
- [82] 도 11을 참조하면, 상기 발광 반도체층의 상면 및 측면에 패시베이션층(700)을 형성한다. 상기 패시베이션층(700)은 상기 공정 도우미 영역(51)과 접촉할 수 있다.
- [83] 상기 패시베이션층(700)은 200nm 내지 1000nm의 두께로 형성될 수 있다.
- [84] 도 12를 참조하면, 상기 발광 반도체층 상에 형성된 패시베이션층(700)을 부분적으로 제거하고 상기 제1 도전형의 반도체층(20) 상에 광 추출 구조(800)를 형성한다.
- [85] 상기 광 추출 구조(800)는 습식 식각을 통해 일정한 규칙성이 없는 요철 패턴으로 형성하거나, 리소그래피 공정을 통해 규칙성이 있는 요철 패턴으로 형성할 수도 있다.
- [86] 도 13을 참조하면, 상기 제1 도전형의 반도체층(20) 상에 제1 전극층(900)을 형성한다.
- [87] 상기 제1 전극층(900)은 복수개의 단위 구조물 상의 제1 도전형의 반도체층(20)과 동시에 전기적으로 연결될 수 있도록 형성될 수 있다.
- [88] 상기 제1 전극층(900)은 적어도 일부가 상기 공정 도우미 영역(51)과 수직

- 방향으로 오버랩된다. 그리고, 상기 제1 전극층(900)은 일부분이 상기 패시베이션층(700) 사이에 매립될 수도 있다.
- [89] 도 14를 참조하면, 상기 임시 기판(310)이 노출되도록 아이솔레이션 에칭(1000)을 실시하여 상기 임시 기판(310) 상에 복수개의 발광 소자를 형성한다.
- [90] 도 15를 참조하면, 상기 임시 기판(310)을 레이저 리프트-오프 방식, 건식 식각 방식, 습식 식각 방식, CMP방식, 또는 Polishing 방식을 통해 제거한다.
- [91] 상기 임시 기판(310)을 레이저 리프트-오프 방식으로 분리하는 경우 상기 희생 분리층(320)이 열 화학 분해되면서 상기 임시 기판(310)이 제거된다.
- [92] 그리고, 상기 제3 웨이퍼 결합층(220) 및 제4 웨이퍼 결합층(330)을 제거하고, 상기 지지 기판(210)의 아래에 다이 결합층(240)을 형성한다.
- [93] 따라서, 제1 실시예에 따른 발광 소자가 제작될 수 있다.
- [94] 도 16은 제2 실시예에 따른 발광 소자를 설명하는 도면이다.
- [95] 제2 실시예에 따른 발광 소자를 설명함에 있어서 제1 실시예에 따른 발광 소자의 설명과 중복되는 설명은 생략하도록 한다.
- [96] 도 16을 참조하면, 제2 실시예에 따른 발광 소자는 지지 기판(210)과, 상기 지지 기판(210) 상에 확산 장벽층(70)과, 상기 확산 장벽층(70)상에 반사성 오믹 접촉층(60)과, 상기 반사성 오믹 접촉층(60) 상에 기능성 복합층(50)과, 상기 기능성 복합층(50) 상에 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층과, 상기 발광 반도체층 상에 제1 전극층(900)을 포함한다.
- [97] 또한, 상기 지지 기판(210) 아래에는 다이 결합층(240)이 형성될 수 있다.
- [98] 또한, 상기 지지 기판(210)과 반사성 오믹 접촉층(60) 사이에는 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)이 형성될 수 있다.
- [99] 또한, 상기 발광 반도체층의 측면에는 패시베이션층(700)이 형성될 수 있으며, 상기 발광 반도체층 상에는 광 추출 구조(800)가 형성될 수 있다.
- [100] 상기 기능성 복합층(50)은 공정 도우미 영역(process assisting region)(51)과, 오믹 접촉 영역(ohmic contact region)(52)과, 전류 차단 영역(current blocking region)(53)을 포함한다.
- [101] 상기 공정 도우미 영역(51)은 상기 반사성 오믹 접촉층(60)의 주변부 상에 형성되며, 상기 오믹 접촉 영역(52)은 상기 공정 도우미 영역(51)에 둘러싸여 배치되고, 상기 전류 차단 영역(53)은 상기 오믹 접촉 영역(52) 내에 배치된다.
- [102] 그리고, 비록 도시되지는 않았으나, 상기 제2 도전형의 반도체층(40)과 상기 기능성 복합층(50) 사이에는 계면 개질층(interface modification layer)가 더 형성될 수도 있다.
- [103] 상기 제1 전극층(900)은 상기 제1 도전형의 반도체층(20) 상에 형성된다. 상기 제1 전극층(900)은 상기 제1 도전형의 반도체층(20)과 오믹 접촉을 형성한다.
- [104] 상기 광 추출 구조(800)는 상기 제1 도전형의 반도체층(20) 상에 형성되며, 상기

- 활성층(30)에서 방출된 빛이 효과적으로 외부로 추출될 수 있도록 한다.
- [105] 도 17 내지 도 19는 제2 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
- [106] 제2 실시예에 따른 발광 소자 제조방법은 제1 실시예에 따른 발광 소자 제조방법과 대부분의 공정이 유사하다. 특히, 도 2 내지 도 12에서 설명된 제1 실시예에 따른 발광 소자 제조방법은 제2 실시예에 따른 발광 소자 제조방법과 동일하다.
- [107] 따라서, 도 2 내지 도 12의 설명과 대응하는 제2 실시예에 따른 발광 소자 제조방법에 대한 설명은 생략하도록 한다.
- [108] 도 17을 참조하면, 도 12에 도시된 각각의 단위 구조물의 제1 도전형의 반도체층(20)상에 제1 전극층(900)을 형성한다.
- [109] 도 18을 참조하면, 상기 임시 기판(310)이 노출되도록 아이솔레이션 에칭(1000)을 실시하여 상기 임시 기판(310) 상에 복수개의 발광 소자를 형성한다.
- [110] 도 19를 참조하면, 상기 임시 기판(310)을 레이저 리프트-오프 방식, 건식 식각 방식, 습식 식각 방식, CMP방식, 또는 Polishing 방식을 통해 제거한다.
- [111] 상기 임시 기판(310)을 레이저 리프트-오프 방식으로 분리하는 경우 상기 희생 분리층(320)이 열 화학 분해되면서 상기 임시 기판(310)이 제거된다.
- [112] 그리고, 상기 제3 웨이퍼 결합층(220) 및 제4 웨이퍼 결합층(330)을 제거하고, 상기 지지 기판(210)의 아래에 다이 결합층(240)을 형성한다.
- [113] 따라서, 제2 실시예에 따른 발광 소자가 제작될 수 있다.
- [114] 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

산업상 이용가능성


- [115] 실시예는 전자소자 또는 광원으로 사용되는 반도체 소자의 제조방법에 적용될 수 있다.

청구범위


- [1] 지지 기관;
 상기 지지 기관 상에 반사성 오믹 접촉층;
 상기 반사성 오믹 접촉층 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 의해 구분되는 오믹 접촉 영역들을 포함하는 기능성 복합층; 및
 상기 각각의 오믹 접촉 영역들 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층들을 포함하는 발광 소자.
- [2] 제 1항에 있어서,
 상기 기능성 복합층은 상기 오믹 접촉 영역 내에 배치된 전류 차단 영역을 포함하는 발광 소자.
- [3] 제 1항에 있어서,
 상기 오믹 접촉층과 상기 지지 기관 사이에 확산 장벽층을 포함하는 발광 소자.
- [4] 제 3항에 있어서,
 상기 확산 장벽층과 지지 기관 사이에 웨이퍼 결합층을 포함하는 발광 소자.
- [5] 제 1항에 있어서,
 상기 발광 반도체층의 측면 및 상면 일부에 형성된 패시베이션층을 포함하는 발광 소자.
- [6] 제 5항에 있어서,
 상기 패시베이션층은 적어도 일부분이 상기 공정 도우미 영역과 수직 방향으로 오버랩되어 배치되는 발광 소자.
- [7] 제 1항에 있어서,
 상기 공정 도우미 영역 상에 수직 방향으로 오버랩되는 위치에 상기 발광 반도체층들과 공통으로 전기적으로 연결되는 제1 전극층을 포함하는 발광 소자.
- [8] 제 7항에 있어서,
 상기 제1 전극층은 일부분이 상기 발광 반도체층과 수평 방향에서 오버랩되어 배치되는 발광 소자.
- [9] 제 1항에 있어서,
 상기 공정 도우미 영역은 격자 셀 형태로 형성되는 발광 소자.
- [10] 제 1항에 있어서,
 상기 제2 도전형의 반도체층과 상기 기능성 복합층 사이에 슈퍼래티스 구조(superlattice structure), 제1 도전형의 불순물이 주입된 InGa_nN, Ga_nN, AlIn_nN, AlN, InN, 또는 AlGa_nN 중 어느 하나, 제2 도전형의 불순물이 주입된 InGa_nN, Ga_nN, AlIn_nN, AlN, InN, 또는 AlGa_nN 중 어느 하나, 또는 질소 극성으로 형성된 표면(nitrogen-polar surface)을 갖는 그룹 3족 질화물계 중

- 어느 하나로 형성되는 계면 개질층을 포함하는 발광 소자.
- [11] 제 1항에 있어서,
상기 공정 도우미 영역은 전기 절연성 물질 또는 상기 제2 도전형의 반도체층과 쇼키 접촉 계면을 형성하는 물질로 Al_2O_3 , SiN , TiO_2 , ZrO_2 , Si_3N_4 , 또는 SiO_2 중 어느 하나로 형성되는 발광 소자.
- [12] 제 2항에 있어서,
상기 전류 차단 영역은 전기 절연성 물질, 대기(air)가 채워진 빈 공간, 또는 상기 제2 도전형의 반도체층과 쇼키 접촉 계면을 형성하는 물질 중 어느 하나로 형성되는 발광 소자.
- [13] 지지 기판;
상기 지지 기판 상에 반사성 오믹 접촉층;
상기 반사성 오믹 접촉층의 주변부 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 둘러싸인 오믹 접촉 영역들을 포함하는 기능성 복합층; 및
상기 오믹 접촉 영역들 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층을 포함하는 발광 소자.
- [14] 제 13항에 있어서,
상기 지지 기판과 상기 오믹 접촉층 사이에 확산 장벽층을 포함하는 발광 소자.
- [15] 제 14항에 있어서,
상기 확산 장벽층과 지지 기판 사이에 웨이퍼 결합층을 포함하는 발광 소자.
- [16] 성장 기판 상에 제1 도전형의 반도체층, 상기 제1 도전형의 반도체층 상에 활성층, 상기 활성층 상에 제2 도전형의 반도체층, 상기 제2 도전형의 반도체층 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 의해 구분되는 오믹 접촉 영역들을 포함하는 기능성 복합층, 상기 기능성 복합층 상에 반사성 오믹 접촉층이 형성된 제1 구조물을 준비하는 단계;
지지 기판으로 제2 구조물을 준비하는 단계;
임시 기판으로 제3 구조물을 준비하는 단계;
상기 제2 구조물을 사이에 두고, 웨이퍼 결합층을 매개로 상기 제1 구조물, 제2 구조물 및 제3 구조물을 결합하여 복합 구조물을 형성하는 단계;
상기 복합 구조물로부터 상기 성장 기판을 분리하는 단계;
상기 공정 도우미 영역이 노출되도록 상기 제1 도전형의 반도체층, 활성층, 및 제2 도전형의 반도체층을 선택적으로 식각하여 복수의 단위 구조물의 발광 반도체층을 형성하는 단계;
상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하는 단계; 및
상기 임시 기판을 제거하는 단계를 포함하는 발광 소자 제조방법.


[Fig. 1]




[Fig. 2]




[Fig. 3]




[Fig. 4]




[Fig. 5]




[Fig. 6]




[Fig. 7]




[Fig. 8]




[Fig. 9]




[Fig. 10]




[Fig. 11]




[Fig. 12]




[Fig. 13]




[Fig. 14]




[Fig. 15]




[Fig. 16]



[Fig. 17]



[Fig. 18]



[Fig. 19]

