202435387

(19)中華民國智慧財產局

(12)發明說明書公開本 (11)公開編號：TW 202435387 A

(43)公開日： 中華民國 113 (2024) 年 09 月 01 日

(21)申請案號：112129604 (22)申請日： 中華民國 112 (2023) 年 08 月 07 日

(51)Int. Cl.： *H01L23/28 (2006.01)* *H01L23/488 (2006.01)*

(30)優先權：2022/09/23 美國 17/952,163

(71)申請人：美商高通公司 (美國) QUALCOMM INCORPORATED (US)
美國

(72)發明人：李 霞 LI, XIA (US)；張學鋒 ZHANG, XUEFENG (CN)；帕提爾 安尼基特 PATIL, ANIKET (IN)

(74)代理人：林怡芳

申請實體審查：無 申請專利範圍項數：20 項 圖式數：20 共 87 頁

(54)名稱

包括整合元件、小晶片和金屬化部分的封裝

(57)摘要

一種封裝，包括基板，該基板包括：至少一個介電層和多個互連，耦合到基板的第一小晶片，耦合到第一小晶片的第二小晶片，耦合到基板、第一小晶片和第二小晶片的封裝層，位於封裝層中的多個封裝互連，耦合到封裝層、第二小晶片和多個封裝互連的金屬化部分，以及耦合到金屬化部分的第一整合元件。

A package comprising a substrate comprising at least one dielectric layer and a plurality of interconnects, a first chiplet coupled to the substrate, a second chiplet coupled to the first chiplet, an encapsulation layer coupled to the substrate, the first chiplet and the second chiplet, a plurality of encapsulation interconnects located in the encapsulation layer, a metallization portion coupled to the encapsulation layer, the second chiplet and the plurality of encapsulation interconnects and a first integrated device coupled to the metallization portion.

指定代表圖：



橫截面剖面視圖

【圖1】

符號簡單說明：

100:封裝

101、103、105:小晶片

102:基板

104:金屬化部分

107、109:整合元件

108:封裝層

110、129、150、170、190:焊料互連

120、135、140:介電層

122:互連

130:晶粒基板

131:基板通孔

132:主動區

134:晶粒互連部分

136:晶粒互連

142:金屬化互連

182:封裝互連

202435387

【發明摘要】

【中文發明名稱】包括整合元件、小晶片和金屬化部分的封裝

【英文發明名稱】PACKAGE COMPRISING AN INTEGRATED DEVICE, A CHIPLET AND A METALLIZATION PORTION

【中文】

一種封裝，包括基板，該基板包括：至少一個介電層和多個互連，耦合到基板的第一小晶片，耦合到第一小晶片的第二小晶片，耦合到基板、第一小晶片和第二小晶片的封裝層，位於封裝層中的多個封裝互連，耦合到封裝層、第二小晶片和多個封裝互連的金屬化部分，以及耦合到金屬化部分的第一整合元件。

【英文】

A package comprising a substrate comprising at least one dielectric layer and a plurality of interconnects, a first chiplet coupled to the substrate, a second chiplet coupled to the first chiplet, an encapsulation layer coupled to the substrate, the first chiplet and the second chiplet, a plurality of encapsulation interconnects located in the encapsulation layer, a metallization portion coupled to the encapsulation layer, the second chiplet and the plurality of encapsulation interconnects and a first integrated device coupled to the metallization portion.

【指定代表圖】圖1

【代表圖之符號簡單說明】

100: 封裝

101、103、105: 小晶片

102: 基板

104: 金屬化部分

107、109: 整合元件

108: 封裝層

110、129、150、170、190: 焊料互連

120、135、140: 介電層

122: 互連

130: 晶粒基板

131: 基板通孔

132: 主動區

134: 晶粒互連部分

136: 晶粒互連

142: 金屬化互連

182: 封裝互連

【特徵化學式】

無。

【發明說明書】

【中文發明名稱】包括整合元件、小晶片和金屬化部分的封裝

【英文發明名稱】PACKAGE COMPRISING AN INTEGRATED DEVICE, A CHIPLET AND A METALLIZATION PORTION

【技術領域】

相關申請的交叉引用

【0001】本申請主張於2022年9月23日在美國專利局提交的非臨時申請S/N. 17/952,163的優先權和權益，該申請的全部內容通過援引如同整體在下文全面闡述那樣且出於所有適用目的納入於此。

【0002】不同特徵涉及包括整合元件、小晶片和金屬化部分的封裝。

【先前技術】

【0003】封裝可包括基板、整合元件和被動元件。這些組件被耦合在一起以提供可以執行各種電氣功能的封裝。整合元件、基板和被動元件如何被耦合在一起影響封裝的整體性能。一直存在提供性能更好的封裝的需求。

【發明內容】

【0004】不同特徵涉及包括整合元件、小晶片和金屬化部分的封裝。

【0005】一個示例提供一種封裝，該封裝包括基板，該基板包括：至少一個介電層和多個互連，耦合到基板的第一小晶片，耦合到第一小晶片的第二小晶片，耦合到基板、第一小晶片和第二小晶片的封裝層，位於封裝層中的多個封裝

互連，耦合到封裝層、第二小晶片和多個封裝互連的金屬化部分，以及耦合到金屬化部分的第一整合元件。

【0006】另一示例提供了一種封裝，其包括：第一金屬化部分，耦合到該第一金屬化部分的第一小晶片，耦合到該第一金屬化部分、第一小晶片的封裝層，位於封裝層中的多個封裝互連，耦合到封裝層、第一小晶片、和多個封裝互連的第二金屬化部分，以及耦合到第二金屬化部分的第二小晶片，耦合到第二小晶片和第二金屬化部分的第一整合元件，使得該第二小晶片位於第一整合元件與第二金屬化部分之間，其中該第一整合元件通過多個焊料互連耦合到該第二小晶片。

【0007】另一示例提供一種封裝，該封裝包括基板，該基板包括：至少一個介電層和多個互連，位於基板中的橋，耦合到基板的第一小晶片，第二小晶片，耦合到基板、第一小晶片和第二小晶片的封裝層，位於封裝層中的多個封裝互連，耦合到封裝層、第二小晶片、和多個封裝互連的金屬化部分；以及耦合到金屬化部分的第一整合元件。

【圖式簡單說明】

【0008】在結合圖式理解下面闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在圖式中，相像的元件符號貫穿始終作相應標識。

【0009】圖1解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0010】圖2解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0011】圖3解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0012】圖4解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0013】圖5解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0014】圖6解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0015】圖7解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0016】圖8解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0017】圖9解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0018】圖10解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0019】圖11解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0020】圖12解說了包括整合元件、金屬化部分和小晶片的封裝的橫截面剖面視圖。

【0021】圖13解說了深溝槽電容器的橫截面剖面視圖。

【0022】圖14A–14C解說了用於製造包括多個整合元件和金屬化部分的封裝的示例性工序。

【0023】圖15A–15C解說了用於製造包括多個整合元件和金屬化部分的封裝的示例性工序。

【0024】圖16A–16D解說了用於製造包括多個整合元件和金屬化部分的封裝的示例性工序。

【0025】圖17A–17D解說了用於製造包括多個整合元件和金屬化部分的封裝的示例性工序。

【0026】圖18A-18B解說了用於製造基板的示例性工序。

【0027】圖19解說了用於製造基板的方法的示例性流程圖。

【0028】圖20解說了可整合本文中所描述的晶粒、電子電路、整合元件、整合被動元件(integrated passive device, IPD)、被動組件、封裝、和/或元件封裝的各種電子設備。

【實施方式】

【0029】在以下描述中，給出了具體細節以提供對本揭露的各個態樣的透徹理解。然而，所屬技術領域具有通常知識者將理解，沒有這些具體細節也可以實踐這些態樣。例如，電路可能用方塊圖示出以避免使這些態樣湮沒在不必要的細節中。在其他實例中，習知的電路、結構和技術可能不被詳細示出以免湮沒本揭露的這些態樣。

【0030】本揭露描述了一種封裝，該封裝包括基板，該基板包括：至少一個介電層和多個互連，耦合到基板的第一小晶片，耦合到第一小晶片的第二小晶片，耦合到基板、第一小晶片和第二小晶片的封裝層，位於封裝層中的多個封裝

互連，耦合到封裝層、第二小晶片和多個封裝互連的金屬化部分，以及耦合到金屬化部分的第一整合元件。封裝可提供具有減少的組件之間的電路徑的配置。減少第一整合元件、第一小晶片、第二整合元件和/或第二小晶片之間的電路徑有助於減少訊號和/或電流的等待時間，這可有助於改進封裝的性能。如以下將進一步描述的，代替執行封裝的所有功能的一個整合元件，該封裝的各種功能由不同的整合元件和/或不同的小晶片來執行。通過將封裝的功能重分佈給不同的整合元件和/或不同的小晶片，可以實現製造封裝中的成本節省，同時仍然提供具有高性能能力的封裝。

【0031】包括整合元件和小晶片的示例性封裝

【0032】圖1解說了包括整合元件和小晶片的封裝100的橫截面剖面視圖。封裝100包括基板102、金屬化部分104、整合元件107、整合元件109、小晶片101、小晶片103、小晶片105、封裝層108、和多個封裝互連182。

【0033】基板102包括至少一個介電層120和多個互連122。基板102可以是封裝基板。小晶片101通過多個焊料互連110耦合到基板102，使得小晶片101的背側面向基板102。小晶片105通過多個焊料互連150耦合到基板102，使得小晶片105的背側面向基板102。小晶片103耦合到小晶片101和小晶片105，使得小晶片103的前側面向小晶片101的前側和小晶片105的前側。多個焊料互連129耦合到基板102。多個焊料互連129耦合到多個互連122。

【0034】封裝層108耦合到基板102、小晶片101、小晶片103和小晶片105。封裝層108可以封裝小晶片101、小晶片103、小晶片105和多個封裝互連182。金屬化部分104耦合到封裝層108和小晶片103的背側。金屬化部分104還耦合到多個封裝互連182。金屬化部分104包括至少一個介電層140(例如，金屬化介電層)

和多個金屬化互連142。多個封裝互連182可耦合到金屬化部分104和小晶片105的前側。小晶片101、小晶片103和小晶片105位於基板102與金屬化部分104之間。

【0035】整合元件107通過多個焊料互連170耦合到金屬化部分104的表面。整合元件109通過多個焊料互連190耦合到金屬化部分104的表面。

【0036】小晶片103包括晶粒基板130、多個貫穿基板通孔131、主動區132和晶粒互連部分134。晶粒互連部分134包括至少一個介電層135(例如，晶粒介電層)和多個晶粒互連136。主動區132可以位於晶粒基板130之中和/或之上。主動區132可包括電晶體和/或邏輯單元。多個貫穿基板通孔131可以延伸穿過晶粒基板130的厚度。該多個貫穿基板通孔131可耦合到多個晶粒互連136。該多個貫穿基板通孔131可耦合到主動區132。例如，多個貫穿基板通孔131可耦合到一個或多個電晶體和/或一個或多個邏輯單元。小晶片103可具有前側和背側。小晶片103的前側可以是包括晶粒互連部分134的一側，而小晶片103的背側可以是包括晶粒基板130的一側。貫穿小晶片103的電路徑可包括多個貫穿基板通孔131、主動區132和/或多個晶粒互連136。由此，如本揭露中所描述的，當電路徑包括小晶片時，電路徑可包括至少一個貫穿基板通孔、小晶片的主動區和/或至少一個晶粒互連。本揭露中所描述的其他小晶片可以類似於小晶片103，並且因此可包括相同或類似的組件、配置和/或結構。在一些實施中，小晶片可以沒有電晶體和/或邏輯單元。此外，如在至少圖13中所描述的，小晶片可包括深溝槽電容器。

【0037】小晶片101可以與小晶片103相似。例如，小晶片101還可包括晶粒基板、多個貫穿基板通孔、主動區和晶粒互連部分，其中該小晶片101的晶粒互連部分包括至少一個介電層和多個晶粒互連。

【0038】小晶片105可以與小晶片103相似。例如，小晶片105也可包括晶粒基板、多個貫穿基板通孔、和晶粒互連部分，其中該小晶片105的晶粒互連部分包括至少一個介電層和多個晶粒互連。小晶片105可以沒有電晶體和/或邏輯單元。

【0039】圖1中所示的配置和佈置提供了一個或多個電路徑可以延伸穿過的若干方式。

【0040】整合元件107與整合元件109之間的電路徑可包括多個焊料互連170中的至少一個焊料互連、多個金屬化互連142中的至少一個金屬化互連、多個焊料互連190中的至少一個焊料互連。

【0041】整合元件(例如，107、109)與基板102之間的電路徑可包括多個互連122中的至少一個互連、多個封裝互連182中的至少一個封裝互連、多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連(例如，170、190)中的至少一個焊料互連。

【0042】整合元件(例如，107、109)與基板102之間的電路徑可包括多個互連122中的至少一個互連、小晶片101、小晶片103、多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連(例如，170、190)中的至少一個焊料互連。

【0043】整合元件(例如，107、109)與基板102之間的電路徑可包括多個互連122中的至少一個互連、小晶片105、小晶片103、多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連(例如，170、190)中的至少一個焊料互連。

【0044】整合元件(例如，107、109)與基板102之間的電路徑可包括多個互連122中的至少一個互連、小晶片105、多個封裝互連182中的至少一個封裝互連、

多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連(例如，170、190)中的至少一個焊料互連。

【0045】小晶片101、小晶片105和/或小晶片103可以利用上述任何電路徑以電耦合到整合元件107和/或整合元件109。如上所描述的，包括小晶片(例如，貫穿通過小晶片)的電路徑可包括晶粒互連和/或貫穿基板通孔。

【0046】在一些實施中，整合元件(例如，107、109)與小晶片101之間的電路徑可包括多個焊料互連110中的至少一個焊料互連、多個互連122中的至少一個互連、多個封裝互連182中的至少一個封裝互連、多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連(例如，170、190)中的至少一個焊料互連。

【0047】在一些實施中，整合元件(例如，107、109)與小晶片105之間的電路徑可包括多個焊料互連150中的至少一個焊料互連、多個互連122中的至少一個互連、多個封裝互連182中的至少一個封裝互連、多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連(例如，170、190)中的至少一個焊料互連。

【0048】如以下將進一步描述的，封裝中的小晶片101、小晶片103和/或小晶片105的取向可以針對不同的實施進行重新安排。在一些實施中，第一小晶片可耦合到第二小晶片，使得該第一小晶片的前側面向第二小晶片的前側。在一些實施中，第一小晶片可耦合到第二小晶片，使得該第一小晶片的前側面向第二小晶片的背側。在一些實施中，第一小晶片可耦合到第二小晶片，使得該第一小晶片的背側面向第二小晶片的背側。因此，在本揭露中，任何小晶片都可從前側到前側、從背側到背側或從前側到背側地耦合到另一小晶片。小晶片可通過混合接合耦合到另一小晶片，其中來自一個小晶片的互連與來自另一小晶片的互連直接接觸。此外，在本揭露中，任何小晶片可通過小晶片的前側或通過小晶片的背

側耦合到基板或金屬化部分。因此，本揭露中的圖式僅僅是一個或多個小晶片可耦合到封裝的另一組件的許多方式的示例。

【0049】圖2解說了包括整合元件和小晶片的封裝200的橫截面剖面視圖。封裝200包括基板102、金屬化部分104、整合元件107、整合元件109、小晶片101、小晶片103、小晶片105、封裝層108、多個封裝互連182。多個封裝互連182通過多個焊料互連280耦合到基板102。

【0050】小晶片101通過多個焊料互連110耦合到基板102，使得小晶片101的背側面向基板102。小晶片105通過多個焊料互連150耦合到基板102，使得小晶片105的背側面向基板102。小晶片103耦合到小晶片101和小晶片105，使得小晶片103的前側面向小晶片101的前側和小晶片105的前側。多個焊料互連129耦合到基板102。多個焊料互連129耦合到多個互連122。

【0051】封裝層108耦合到基板102、小晶片101、小晶片103和小晶片105。封裝層108可以封裝小晶片101、小晶片103、小晶片105和多個封裝互連182。金屬化部分104耦合到封裝層108和小晶片103的背側。金屬化部分104還耦合到多個封裝互連182。金屬化部分104包括至少一個介電層140(例如，金屬化介電層)和多個金屬化互連142。多個封裝互連182可耦合到金屬化部分104和小晶片105的前側。小晶片103的背側通過多個焊料互連230耦合到金屬化部分104。封裝200還包括位於封裝層108與基板102之間的封裝層288。封裝層288可被認為是封裝層108的一部分。封裝層288可封裝多個焊料互連110、多個焊料互連150和/或多個焊料互連280。

【0052】整合元件107通過多個焊柱互連270耦合到金屬化部分104的表面。整合元件109通過多個焊柱互連290耦合到金屬化部分104的表面。

【0053】整合元件107與整合元件109之間的電路徑可包括多個焊柱互連270中的至少一個焊柱互連、多個金屬化互連142中的至少一個金屬化互連、多個焊柱互連290中的至少一個焊柱互連。

【0054】整合元件(例如，107、109)與基板102之間的電路徑可包括多個互連122中的至少一個互連、多個封裝互連182中的至少一個封裝互連、多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連(例如，270、290)中的至少一個焊柱互連。

【0055】整合元件(例如，107、109)與基板102之間的電路徑可包括多個互連122中的至少一個互連、小晶片101、小晶片103、多個焊料互連230中的至少一個焊料互連、多個金屬化互連142中的至少一個金屬化互連、以及多個焊柱互連(例如，270、290)中的至少一個焊柱互連。

【0056】整合元件(例如，107、109)與基板102之間的電路徑可包括多個互連122中的至少一個互連、小晶片105、小晶片103、多個焊料互連230中的至少一個焊料互連、多個金屬化互連142中的至少一個金屬化互連、以及多個焊柱互連(例如，270、290)中的至少一個焊柱互連。

【0057】整合元件(例如，107、109)與基板102之間的電路徑可包括多個互連122中的至少一個互連、小晶片105、多個封裝互連182中的至少一個封裝互連、多個金屬化互連142中的至少一個金屬化互連、以及多個焊柱互連(例如，270、290)中的至少一個焊柱互連。

【0058】圖3解說了包括整合元件和小晶片的封裝300的橫截面剖面視圖。封裝300包括基板102、金屬化部分104、整合元件107、整合元件109、小晶片301、小晶片303、小晶片305、封裝層108、和多個封裝互連182。

【0059】小晶片301通過多個焊料互連110耦合到基板102，使得小晶片301的背側面向基板102。小晶片305耦合到金屬化部分104，使得小晶片305的背側朝向金屬化部分104。小晶片305也耦合到小晶片301，使得小晶片305的前側面向小晶片301的前側。小晶片303耦合到小晶片301和金屬化部分104，使得小晶片303的前側面向小晶片301的前側，並且小晶片303的背側面向金屬化部分104。小晶片301、小晶片303和小晶片305位於基板102與金屬化部分104之間。多個焊料互連129耦合到基板102。多個焊料互連129耦合到多個互連122。

【0060】封裝層108耦合到基板102、小晶片301、小晶片303和小晶片305。封裝層108可以封裝小晶片301、小晶片303、小晶片305和多個封裝互連182。金屬化部分104耦合到封裝層108和小晶片303的背側和小晶片305的背側。金屬化部分104還耦合到多個封裝互連182。金屬化部分104包括至少一個介電層140(例如，金屬化介電層)和多個金屬化互連142。多個封裝互連182可耦合到金屬化部分104和小晶片301的前側。

【0061】整合元件107通過多個焊料互連170耦合到金屬化部分104的表面。整合元件109通過多個焊料互連190耦合到金屬化部分104的表面。

【0062】小晶片303可以與小晶片103相似。例如，小晶片301也可包括晶粒基板、多個貫穿基板通孔、主動區和晶粒互連部分，其中小晶片303的晶粒互連部分包括至少一個介電層和多個晶粒互連。

【0063】小晶片305可以與小晶片103相似。例如，小晶片301也可包括晶粒基板、多個貫穿基板通孔、主動區和晶粒互連部分，其中小晶片305的晶粒互連部分包括至少一個介電層和多個晶粒互連。

【0064】小晶片301可以與小晶片103相似。例如，小晶片105也可包括晶粒基板、多個貫穿基板通孔、和晶粒互連部分，其中該小晶片301的晶粒互連部分包括至少一個介電層和多個晶粒互連。小晶片301可以沒有電晶體和/或邏輯單元。

【0065】整合元件(例如，107、109)與基板102之間的電路徑可包括多個互連122中的至少一個互連、小晶片301、小晶片303、多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連(例如，170、190)中的至少一個焊料互連。

【0066】整合元件(例如，107、109)與基板102之間的電路徑可包括多個互連122中的至少一個互連、小晶片301、小晶片305、多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連(例如，170、190)中的至少一個焊料互連。

【0067】整合元件(例如，107、109)與基板102之間的電路徑可包括多個互連122中的至少一個互連、小晶片301、多個封裝互連182中的至少一個封裝互連、多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連(例如，170、190)中的至少一個焊料互連。

【0068】基板102與金屬化部分104之間的電路徑可以延伸穿過小晶片301和小晶片303。該電路徑可以延伸穿過小晶片301的背側、貫穿小晶片301的前側、貫穿小晶片303的前側並貫穿小晶片303的背側。

【0069】基板102與金屬化部分104之間的電路徑可以延伸穿過小晶片301和小晶片305。該電路徑可以延伸穿過小晶片301的背側、貫穿小晶片301的前側、貫穿小晶片305的前側並貫穿小晶片305的背側。

【0070】基板102與金屬化部分104之間的電路徑可以延伸穿過小晶片301和多個封裝互連182中的封裝互連。該電路徑可以延伸穿過小晶片301的背側、貫穿小晶片301的前側、以及貫穿多個封裝互連182中的封裝互連。

【0071】圖4解說了封裝400，該封裝包括基板102、金屬化部分104、金屬化部分106、封裝層108、整合元件107、整合元件109、小晶片401、小晶片405、小晶片407、小晶片409、多個封裝互連182、多個封裝互連482、和/或封裝層408、以及封裝層480。

【0072】小晶片401和小晶片405位於金屬化部分104與金屬化部分106之間。小晶片401的背側通過多個焊料互連410耦合到金屬化部分104。小晶片405的背側通過多個焊料互連450耦合到金屬化部分104。小晶片401和小晶片405耦合到金屬化部分106，使得小晶片401的前側和小晶片405的前側面向金屬化部分106。小晶片401和小晶片405耦合到金屬化部分106，使得小晶片401的背側和小晶片405的背側面向金屬化部分104。封裝層480位於金屬化部分106和基板102之間。

【0073】小晶片407和小晶片409耦合到金屬化部分104，使得小晶片407的前側和小晶片409的前側面向金屬化部分104。小晶片407通過多個焊料互連170耦合到整合元件107，使得小晶片407的背側面向整合元件107。小晶片409通過多個焊料互連190耦合到整合元件109，使得小晶片409的背側面向整合元件109。整合元件107通過多個焊柱互連470耦合到金屬化部分104。整合元件109通過多個焊柱互連490耦合到金屬化部分104。

【0074】封裝層408耦合到金屬化部分104、整合元件107、整合元件109、小晶片407和小晶片409。封裝層408可封裝整合元件107、整合元件109、小晶片407、小晶片409、多個焊柱互連470和多個焊柱互連490。

【0075】金屬化部分104與整合元件107之間的電路徑可包括多個焊料互連170中的焊料互連、小晶片407、和多個金屬化互連142中的金屬化互連。金屬化部分104與整合元件107之間的電路徑可包括多個焊柱互連470中的焊柱互連、和多個金屬化互連142中的金屬化互連。

【0076】金屬化部分104與整合元件109之間的電路徑可包括多個焊料互連190中的焊料互連、小晶片409、和多個金屬化互連142中的金屬化互連。金屬化部分104與整合元件109之間的電路徑可包括多個焊柱互連490中的焊柱互連、和多個金屬化互連142中的金屬化互連。

【0077】圖5解說了包括整合元件和小晶片的封裝500的橫截面剖面視圖。封裝500類似於封裝100。然而，封裝500不包括封裝100的金屬化部分104。封裝500包括基板102、整合元件107、整合元件109、小晶片101、小晶片103、小晶片105、封裝層108、多個封裝互連182。

【0078】封裝層108耦合到基板102、小晶片101、小晶片103和小晶片105。封裝層108可以封裝小晶片101、小晶片103、小晶片105和多個封裝互連182。

【0079】整合元件107通過多個焊料互連170耦合到小晶片103和多個封裝互連182。整合元件109通過多個焊料互連190耦合到小晶片103和多個封裝互連182。

【0080】基板102與整合元件107之間的電路徑可包括小晶片101、小晶片103和多個焊料互連170中的至少一個焊料互連。基板102與整合元件109之間的

電路徑可包括小晶片101、小晶片103和多個焊料互連190中的至少一個焊料互連。基板102與整合元件109之間的電路徑可包括小晶片101、多個封裝互連182中的封裝互連、和多個焊料互連190中的至少一個焊料互連。

【0081】圖6解說了包括整合元件和小晶片的封裝600的橫截面剖面視圖。封裝600類似於封裝100。封裝600包括基板102、金屬化部分104、整合元件107、整合元件109、小晶片101、小晶片103、小晶片105、封裝層108、和多個封裝互連182。

【0082】封裝600解說了不存在貫穿小晶片103的背側的電路徑。因此，小晶片103可被配置成通過電路徑電耦合到一個或多個整合元件(例如，107、109)，該電路徑包括小晶片101、來自基板102的互連、多個封裝互連182中的封裝互連、來自金屬化部分104的金屬化互連、以及多個焊料互連(例如，170、190)中的焊料互連。在一些實施中，小晶片103可被配置成通過電路徑電耦合到一個或多個整合元件(例如，107、109)，該電路徑包括小晶片105、多個封裝互連182中的封裝互連、來自金屬化部分104的金屬化互連、以及多個焊料互連(例如，170、190)中的焊料互連。

【0083】圖7解說了包括整合元件和小晶片的封裝700的橫截面剖面視圖。封裝700類似於封裝600。然而，封裝700不包括金屬化部分104。封裝700包括基板102、整合元件107、整合元件109、小晶片101、小晶片103、小晶片105、封裝層108、多個封裝互連182。

【0084】封裝700解說了不存在貫穿小晶片103的背側的電路徑。因此，小晶片103可被配置成通過電路徑電耦合到一個或多個整合元件(例如，107、109)，該電路徑包括小晶片101、來自基板102的互連、多個封裝互連182中的封裝互連、

以及多個焊料互連(例如，170、190)中的焊料互連。在一些實施中，小晶片103可被配置成通過電路徑電耦合到一個或多個整合元件(例如，107、109)，該電路徑包括小晶片105、多個封裝互連182中的封裝互連、以及多個焊料互連(例如，170、190)中的焊料互連。

【0085】圖8解說了封裝800，該封裝包括基板102、金屬化部分104、橋801、橋803、小晶片103、小晶片807、小晶片809、整合元件107、整合元件109、封裝層108、以及多個封裝互連182。

【0086】橋801和橋803位於(例如，嵌入在)基板102中，基板102包括至少一個介電層120和多個互連122。基板102可包括橋801和橋803。

【0087】小晶片103、小晶片807和小晶片809位於基板102與金屬化部分104之間。小晶片103通過多個焊料互連830耦合到基板102，使得小晶片103的前側面向基板102，而小晶片103的背側面向金屬化部分104。小晶片807通過多個焊料互連870耦合到基板102，使得小晶片807的前側面向基板102，而小晶片807的背側面向金屬化部分104。小晶片809通過多個焊料互連890耦合到基板102，使得小晶片809的前側面向基板102，而小晶片809的背側面向金屬化部分104。

【0088】多個封裝互連182可耦合到基板102和金屬化部分104。多個封裝互連182可耦合到基板102的橋(例如，801、803)和金屬化部分104。多個封裝互連182耦合到小晶片807和金屬化部分104。多個封裝互連182耦合到小晶片809和金屬化部分104。金屬化部分104耦合到封裝層108。整合元件107通過多個焊料互連170耦合到金屬化部分104。整合元件109通過多個焊料互連190耦合到金屬化部分104。

【0089】小晶片103被配置成通過橋801電耦合到小晶片807，使得小晶片103和小晶片807之間的電路徑包括多個焊料互連830中的焊料互連、橋801中的至少一個橋互連、多個焊料互連870中的焊料互連。

【0090】小晶片103被配置成通過橋803電耦合到小晶片809，使得小晶片103和小晶片809之間的電路徑包括多個焊料互連810中的焊料互連、橋803中的至少一個橋互連、多個焊料互連890中的焊料互連。

【0091】小晶片103被配置成電耦合到整合元件107，使得小晶片103和整合元件107之間的電路徑包括多個焊料互連830中的焊料互連、橋801中的至少一個橋互連、多個封裝互連182中的至少一個封裝互連、多個金屬化互連142中的至少一個金屬化互連、和多個焊料互連170中的焊料互連。

【0092】小晶片103被配置成電耦合到整合元件109，使得小晶片103和整合元件109之間的電路徑包括多個焊料互連830中的焊料互連、橋803中的至少一個橋互連、多個封裝互連182中的至少一個封裝互連、多個金屬化互連142中的至少一個金屬化互連、和多個焊料互連190中的焊料互連。

【0093】小晶片807被配置成電耦合到整合元件107，使得小晶片807和整合元件107之間的電路徑包括多個封裝互連182中的至少一個封裝互連、多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連170中的焊料互連。

【0094】小晶片809被配置成電耦合到整合元件109，使得小晶片809和整合元件109之間的電路徑包括多個封裝互連182中的至少一個封裝互連、多個金屬化互連142中的至少一個金屬化互連、以及多個焊料互連190中的焊料互連。

【0095】圖9解說了封裝900，該封裝包括基板102、金屬化部分104、整合元件107、整合元件109、小晶片101、小晶片103、小晶片105、封裝層108、多個封

裝互連182。小晶片101、小晶片103和小晶片105位於基板102與金屬化部分104之間。小晶片103的背側耦合到金屬化部分104。小晶片103的前側耦合到小晶片101的背側。小晶片101通過多個焊料互連110耦合到基板102，使得小晶片101的前側面向基板102。

【0096】小晶片105通過多個焊料互連150耦合到基板102，使得小晶片105的背側面向基板102。小晶片105的前側面向金屬化部分104。小晶片105的前側耦合到小晶片103的前側。

【0097】圖10解說了封裝1000，該封裝包括基板102、整合元件107、整合元件109、小晶片101、小晶片103、封裝層108、多個封裝互連182。小晶片103耦合到整合元件107和整合元件109，使得小晶片103的背側面向整合元件107和整合元件109。小晶片103的前側耦合到小晶片101的前側。小晶片101的背側通過多個焊料互連110耦合到基板102。

【0098】圖11解說了封裝1100，該封裝包括基板102、金屬化部分104、整合元件107、整合元件109、小晶片101、小晶片103、封裝層108、多個封裝互連182。小晶片101和小晶片103位於基板102與金屬化部分104之間。小晶片103耦合到金屬化部分104，使得小晶片103的背側朝向金屬化部分104。小晶片103的前側耦合到小晶片101的背側。小晶片101的背側通過多個焊料互連110耦合到基板102。

【0099】圖12解說了封裝1200，該封裝包括基板102、金屬化部分104、金屬化部分106、金屬化部分1206、小晶片401、小晶片405、小晶片407、小晶片409、封裝層108、封裝層1208、封裝層1290、多個封裝互連182、多個封裝互連1282。

【0100】整合元件107通過多個焊料互連170耦合到金屬化部分104。整合元件109通過多個焊料互連190耦合到金屬化部分104。小晶片407和小晶片409位於

金屬化部分104與金屬化部分106之間。小晶片407的背側通過多個焊料互連1270耦合到金屬化部分104。小晶片407的前側耦合到金屬化部分106。小晶片409的背側通過多個焊料互連129耦合到金屬化部分104。小晶片409的前側耦合到金屬化部分106。

【0101】小晶片401和小晶片405位於金屬化部分1206與金屬化部分106之間。小晶片401的背側通過多個焊料互連410耦合到金屬化部分106。小晶片401的前側耦合到金屬化部分1206。小晶片405的背側通過多個焊料互連450耦合到金屬化部分106。小晶片405的前側耦合到金屬化部分1206。金屬化部分1206通過多個焊料互連1280耦合到基板102。封裝層1290位於金屬化部分1206和基板102之間。

【0102】應注意，封裝的各組件可通過封裝中的若干電路徑彼此電耦合。兩個組件之間的電路徑可包括上文所描述的任何電路徑和/或直接或間接地耦合到另一互連的任何互連。本揭露中所描述的電路徑是示例性的。因此，在本揭露的圖式中示出為彼此接觸的兩個互連(例如，金屬化互連、焊柱互連、焊料互連、封裝互連)之間的電路徑可以是可能的。不同實施可以使用不同電路徑。

【0103】具有溝槽電容器的示例性小晶片

【0104】在一些實施中，小晶片可包括深溝槽電容器。圖13解說了被配置為溝槽電容器元件的小晶片1300的橫截面剖面視圖。小晶片1300可以是包括多個溝槽電容器(例如，深溝槽電容器)的整合被動元件。小晶片1300可以是用於溝漕電容的裝置。小晶片1300可表示本揭露中所描述的任何小晶片。因此，本揭露中所描述的小晶片的一些結構可與圖1中所描述的小晶片103的結構不同。小晶片

1300可替換本揭露中所描述的任何小晶片。小晶片1300包括前側和背側。小晶片1300的前側可以包括多個溝槽電容器。

【0105】小晶片1300包括小晶片基板1302和多個溝槽電容器1305。多個焊料互連(未示出)可耦合到小晶片1300。小晶片基板1302可以包括矽(Si)。小晶片基板1302可以包括電容器可以形成於其上的多個溝槽和/或腔。

【0106】多個溝槽電容器1305包括溝槽電容器1305a和溝槽電容器1305b。溝槽電容器1305a和溝槽電容器1305b可被配置成相同電容器(例如，第一電容器、第一溝槽電容器)的一部分。溝槽電容器1305a和溝槽電容器1305b可被配置成耦合到第一電源分配網(power distribution network, PDN)和/或被配置成第一電源分配網(PDN)的一部分。溝槽電容器1305a和溝槽電容器1305b可被配置成針對封裝的第一電源的第一電路徑的一部分。溝槽電容器1305a和溝槽電容器1305b可被配置成耦合到整合元件。

【0107】如圖13中所示，小晶片1300包括小晶片基板1302、氧化層1304、第一導電層1306、介電層1308和第二導電層1310。第一導電層1306和/或第二導電層1310可以包括多晶矽。氧化層1304和/或介電層1308可以包括SiO2(例如，低壓化學氣相沉積(low-pressure chemical vapor deposition, LPCVD)SiO_2)或Si3N4(例如，LPCVD Si_3N_4)。氧化層1304、第一導電層1306、介電層1308和第二導電層1310的各部分可以位於小晶片基板1302的各溝槽和/或各腔中。注意，小晶片基板1302可被認為具有溝槽或腔，即使該溝槽或腔填充有一種或多種材料。

【0108】溝槽電容器1305a(例如，第一溝槽電容器、第一電容器、用於第一溝槽電容的裝置)可以由位於小晶片基板1302的溝槽(例如，第一溝槽)中的(i)氧

化層1304的第一部分、(ii)第一導電層1306的第一部分、(iii)介電層1308的第一部分、和(iv)第二導電層1310的第一部分來限定。

【0109】溝槽電容器1305b(例如，第二溝槽電容器、第二電容器、用於第二溝槽電容的裝置)可以由位於小晶片基板1302的溝槽(例如，第二溝槽)中的(i)氧化層1304的第二部分、(ii)第一導電層1306的第二部分、(iii)介電層1308的第二部分、和(iv)第二導電層1310的第二部分來限定。注意，溝槽電容器1305b可以是與溝槽電容器1305a相同的電容器的一部分。即，溝槽電容器1305a和溝槽電容器1305b可被配置成電耦合在一起以形成具有較大電容的電容器(例如，第一電容器)。

【0110】小晶片1300還包括互連1309、互連1392和互連1394。互連1309耦合到互連1392和互連1394。互連1309可以是延伸穿過小晶片基板1302的貫穿基板通孔。互連1392可以是焊墊互連。互連1394可以是焊墊互連。互連1392可以位於小晶片1300的前側上。互連1392可以位於小晶片1300的背側上。互連1309可以是貫穿小晶片基板互連。小晶片可以包括至少一個貫穿小晶片基板互連。

【0111】整合元件(例如，107、109)可包括晶粒(例如，半導體裸晶粒)。整合元件可包括功率管理積體電路(power management integrated circuit, PMIC)。整合元件可包括應用處理器。整合元件可包括數據機。整合元件可包括射頻(radio frequency, RF)元件、被動元件、濾波器、電容器、電感器、天線、發射機、接收機、基於砷化鎵(GaAs)的整合元件、表面聲波(surface acoustic wave, SAW)濾波器、體聲波(bulk acoustic wave, BAW)濾波器、發光二極體(light emitting diode, LED)整合元件、基於矽(Si)的整合元件、基於碳化矽(SiC)的整合元件、記憶體、功率管理處理器、和/或其組合。整合元件(例如，107、109)可包括至少一個電子

電路(例如，第一電子電路、第二電子電路等)。整合元件可包括電晶體。整合元件可以是電組件和/或電元件的示例。在一些實施中，整合元件可以是小晶片。可使用與用於製造其他類型的整合元件的其他製程相比提供更好產量的製程來製造小晶片，這可降低製造小晶片的總體成本。不同的小晶片可具有不同的大小和/或形狀。不同的小晶片可被配置成提供不同的功能。不同的小晶片可具有不同的互連密度(例如，具有不同寬度和/或間隔的互連)。在一些實施中，若干小晶片可用於執行一個或多個晶片(例如，一個或多個整合元件)的功能性。如所提及的，相對於使用單個晶片來執行封裝的所有功能，使用執行若干功能的若干小晶片可降低封裝的總體成本。在一些實施中，可使用相同的技術節點或兩個或更多個不同的技術節點來製造本揭露中所描述的一個或多個小晶片(例如，101、103)和/或一個或多個整合元件(例如，107、109)。例如，整合元件(例如，107)可使用第一技術節點來製造，並且小晶片(例如，103)可使用不如第一技術節點那麼先進的第二技術節點來製造。在此類示例中，整合元件(例如，107)可以包括具有第一最小大小的組件(例如，互連、電晶體)，並且小晶片(例如，103)可以包括具有第二最小大小的組件(例如，互連、電晶體)，其中該第二最小大小大於第一最小大小。在一些實施中，可使用相同技術節點或不同技術節點來製造封裝的整合元件107和整合元件109。在一些實施中，可使用相同技術節點或不同技術節點來製造封裝的小晶片(例如，103)和另一小晶片(例如，105)。

【0112】作為示例，在一些實施中，第一整合元件(例如，107)可包括包含第一最小間隔的第一多個晶粒互連，而第二整合元件(例如，109)可包括包含第二最小間隔的第二多個晶粒互連。小晶片(例如，101、103、105)可包括包含第三最小間隔的多個互連。在一些實施中，第三最小間隔可以不同於第一最小間隔和/

或第二最小間隔。在另一示例中，在一些實施中，整合元件(例如，107、109)可包括包含第一最小間隔的多個晶粒互連，並且小晶片(例如，101、103、105)可包括包含第二最小間隔的多個互連。在又一示例中，在一些實施中，整合元件(例如，107、109)可包括包含第一最小間隔的第一多個電晶體，並且小晶片(例如，101、103、105)可包括包含第二最小間隔的第二多個電晶體。在一些實施中，第一最小間隔可以小於第二最小間隔。在一些實施中，第一最小間隔可以與第二最小間隔相同。

【0113】金屬化部分104包括至少一個介電層140和多個金屬化互連142。該金屬化部分104可包括重分佈部分。該多個金屬化互連142可包括多個重分佈互連。該金屬化部分104可以是用於金屬化互連的裝置。該多個金屬化互連142可以耦合到小晶片的背側和/或小晶片的前側。

【0114】金屬化部分106包括至少一個介電層160和多個金屬化互連162。該金屬化部分106可包括重分佈部分。該多個金屬化互連162可包括多個重分佈互連。該金屬化部分106可以是用於金屬化互連的裝置。該多個金屬化互連162可以耦合到小晶片的背側和/或小晶片的前側。

【0115】金屬化部分1206包括至少一個介電層1260和多個金屬化互連1262。該金屬化部分1206可包括重分佈部分。該多個金屬化互連1262可包括多個重分佈互連。該金屬化部分1206可以是用於金屬化互連的裝置。該多個金屬化互連1262可以耦合到小晶片的背側和/或小晶片的前側。

【0116】金屬化部分(例如，104、106、1206)可包括重分佈部分，該重分佈部分包括重分佈互連(例如，重分佈層(redistribution layer, RDL)互連)。重分佈互連可包括具有U形或V形的部分。術語“U形”和“V形”應當是可互換的。術語“U形”

和“V形”可以指互連和/或重分佈互連的側剖面形狀。U形互連(例如，U形側剖面互連)和V形互連(例如，V形側剖面互連)可具有頂部和底部。U形互連(或V形互連)的底部可耦合到另一U形互連(或V形互連)的頂部。

【0117】封裝層(例如，108、208、408)可包括模製件、樹脂和/或環氧樹脂。封裝層可以是用於封裝的裝置。可以通過使用壓縮和轉移模制製程、片材模制製程、或液態模制製程來提供封裝層。

【0118】小晶片在整合元件附近的位置和/或放置有助於減少整合元件與小晶片之間的訊號和/或電流等待時間，這有助於改進整合元件和/或封裝的性能。該小晶片可被配置為深溝槽電容器。然而，不同實施可以使用被配置成執行其他操作和/或功能性的小晶片。

【0119】在圖1的封裝中以及在至少圖1-12中所描述的封裝中使用整合元件、小晶片和金屬化部分提供了若干優點。一個優點是，跨至少一個整合元件和至少一個小晶片重分佈封裝的各種功能可以導致封裝的成本節省。可以使用可能具有不同成本的不同技術節點來製造整合元件和小晶片。

【0120】技術節點可以指用於製造整合元件和/或小晶片的特定製造製程和/或技術。技術節點可以指定可以製造的最小可能大小(例如，最小大小)(例如，電晶體的大小、跡線的寬度、兩個電晶體之間的間隙)。不同的技術節點可具有不同的產量損失。不同的技術節點可具有不同的成本。與生產細節較不精細的組件(例如，跡線、電晶體)的技術節點相比，生產細節精細的組件(例如，跡線、電晶體)的技術節點更昂貴，並且可具有更高的產量損失。因此，與較不先進的技術節點相比，更先進的技術節點可能更昂貴並且可具有更高的產量損失。當在單個整合元件中實施封裝的所有功能時，使用相同的技術節點來製造整個整合元

件，即使整合元件的功能中的一些功能不需要使用該特定技術節點來製造。由此，整合元件被鎖定到一個技術節點中。為了優化封裝的成本，可以在不同的整合元件和/或小晶片中實施一些功能，其中可以使用不同的技術節點來製造不同的整合元件和/或小晶片以減小總體成本。例如，需要使用最先進技術節點的功能可以在整合元件中實施，並且可以使用較不先進的技術節點來實施的功能可以在另一整合元件和/或一個或多個小晶片中實施。一個示例將是使用第一技術節點(例如，最先進的技術節點)來製造的被配置成提供計算應用的整合元件，以及使用第二技術節點來製造的被配置成提供其他功能性的至少一個小晶片，其中第二技術節點不如第一技術節點昂貴，並且其中第二技術節點製造具有最小大小的組件，該最小大小大於使用第一技術節點所製造的組件的最小大小。計算應用的各示例可以包括高性能計算和/或高性能處理，這可以通過在整合元件中製造和封裝盡可能多的電晶體來實現，這就是為什麼為計算應用所配置的整合元件可以使用可用的最先進技術節點來製造，而其他小晶片可以使用不那麼先進的技術節點來製造，因為那些小晶片可能不需要在小晶片中製造那麼多的電晶體。因此，與使用單個整合元件來執行封裝的所有功能相比，針對不同的整合元件和/或小晶片使用不同的技術節點(其可能具有不同的相關聯的產量損失)的組合可以降低封裝的總體成本。

【0121】將功能拆分成若干整合元件和/或小晶片的另一優點是，允許在不需要重新設計每個單個整合元件和/或小晶片的情況下改進封裝的性能。例如，如果封裝的配置使用第一整合元件和第一小晶片，則可以通過改變第一整合元件的設計來改進封裝的性能，同時保持第一小晶片的設計相同。因此，第一小晶

片可以與改進的和/或經不同配置的第一整合元件一起重新使用。這通過在製造具有改進的整合元件的封裝時不必重新設計第一小晶片來節省成本。

【0122】此外，小晶片可以通過銅到銅混合接合或通過焊料互連來耦合到整合元件，使得該小晶片非常靠近該整合元件。例如，小晶片和整合元件可以用金屬化部分(例如，重分佈部分)來實施，以將小晶片定位成盡可能靠近整合元件，這減少了小晶片與整合元件之間的電路徑。這有助於改進整合元件的性能和提供給該整合元件的功率。

【0123】此外，包括溝槽電容器的小晶片提供了若干技術益處。溝槽電容器和/或溝槽電容器元件提供具有高電容和/或高電容密度的電容器。具有較高電容密度的電容器允許封裝的更緊湊的形狀因子，因為這些電容器佔用較少空間但能夠提供與較大大小的電容器相同和/或相當的電容。溝槽電容器的緊湊形狀因子允許它們位於非常靠近整合元件，這可以幫助改進對整合元件的功率遞送性能。此外，由於這些溝槽電容器具有小形狀因子，因而它們可以用金屬化部分來實施，而不是在封裝基板中實施。由此，高電容電容器可在封裝的製造期間實施，而不是在封裝耦合到基板時實施。

【0124】高電容電容器在某些類型的處理操作(諸如計算應用(例如，高性能處理))中尤其重要。如本揭露中所描述的小晶片、整合元件和金屬化部分的使用有助於改進晶粒到晶粒的通訊，這有助於改進整合元件和封裝的整體性能。

【0125】橋(例如，801、803)可包括晶粒基板(例如，橋基板)和多個橋互連。橋可以包括介電層(例如，橋介電層)。橋介電層可形成在橋基板和多個橋互連之上。

【0126】圖1-12解說了包括位於整合元件附近的至少一個小晶片的各種封裝。小晶片和整合元件與(諸)金屬化部分的聯用提供了若干優點。一個優點是，小晶片可以使用與整合元件不同的製造製程(例如，技術節點)來製造。這有助於節約成本，因為小晶片可能不需要使用最昂貴的製造製程來製造。此外，小晶片與(諸)金屬化部分的聯用有助於改進整合元件和/或小晶片之間的電性能，因為小晶片和/或整合元件可以位於彼此附近。

【0127】如上所提及的，封裝可以包括若干金屬化部分。任何金屬化部分可以是第一金屬化部分，和/或任何金屬化部分可以是第二金屬化部分。例如，在一些實施中，金屬化部分104可被認為是第一金屬化部分，而金屬化部分106可被認為是第二金屬化部分。在一些實施中，金屬化部分106可被認為是第一金屬化部分，而金屬化部分104可被認為是第二金屬化部分。

【0128】如上所提及的，小晶片可以包括溝槽電容器和/或被配置成作為溝槽電容器元件來操作。溝槽電容器和/或溝槽電容器元件提供具有高電容和/或高電容密度的電容器。具有較高電容密度的電容器允許封裝的更緊湊的形狀因子，因為這些電容器佔用較少空間但能夠提供與較大大小的電容器相同和/或相當的電容。溝槽電容器的緊湊形狀因子允許它們位於非常靠近整合元件，這可以幫助改進對整合元件的功率遞送性能。此外，由於這些溝槽電容器具有小形狀因子，因而它們可以用金屬化部分來實施，而不是在封裝基板中實施。

【0129】用於製造包括整合元件和小晶片的封裝的示例性工序

【0130】圖14A–14C解說了用於提供或製造包括整合元件和小晶片的封裝的示例性工序。在一些實施中，圖14A-14C的工序可被用於提供或製造圖8的封裝800、或本揭露中所描述的任何封裝。

【0131】應當注意，圖14A–14C的工序可以組合一個或多個階段以簡化和/或闡明用於提供或製造封裝的工序。在一些實施中，各製程的次序可被改變或修改。在一些實施中，一個或多個製程可被替代或置換，而不會脫離本揭露的範圍。圖14A–14C的工序可被用來一次製造一個封裝或若干封裝(作為晶片的一部分)。

【0132】如圖14A中所示，階段1解說了在提供基板102之後的狀態。基板102包括至少一個介電層120和多個互連。基板102還包括橋801和橋803。橋801和橋803被嵌入在基板102中。基板102還可包括阻焊層。

【0133】階段2解說了在形成多個封裝互連182並且將其耦合到基板102之後的狀態。可以使用遮罩和電鍍製程來形成多個互連182。多個封裝互連182耦合到橋801和橋803。例如，多個封裝互連182耦合到橋801的橋互連和橋803的橋互連。在一些實施中，多個封裝互連182耦合到基板102的多個互連122。

【0134】階段3解說了在將多個小晶片耦合到基板102之後的狀態。例如，小晶片103通過多個焊料互連830耦合到基板102。小晶片807通過多個焊料互連870耦合到基板102。小晶片809通過多個焊料互連890耦合到基板102。可以使用拾放製程來將小晶片耦合到基板。

【0135】階段4解說了在形成封裝層108並且將其耦合到基板102之後的狀態。封裝層108可包括模製件、樹脂和/或環氧樹脂。封裝層108可以是用於封裝的裝置。可以通過使用壓縮和轉移模制製程、片材模制製程、或液態模制製程來提供封裝層108。在一些實施中，封裝層108可被包塑，並且隨後封裝層108的各部分可被移除。

【0136】如圖14B中所示，階段5解說了在形成多個封裝互連1482並且將其耦合到小晶片807、小晶片809、和多個封裝互連182之後的狀態。可以使用遮罩和電鍍製程來形成多個封裝互連1482。

【0137】階段6解說了在形成封裝層1408並且將其耦合到封裝層108之後的狀態。封裝層1408可包括模製件、樹脂和/或環氧樹脂。封裝層1408可以是用於封裝的裝置。可以通過使用壓縮和轉移模制製程、片材模制製程、或液態模制製程來提供封裝層1408。在一些實施中，封裝層1408可被包塑，並且隨後封裝層1408的各部分可被移除。

【0138】階段7解說了在形成金屬化部分104並且將其耦合到封裝層108之後的狀態。封裝層108可以表示封裝層108和封裝層1408。金屬化部分104包括至少一個介電層140和多個金屬化互連142。多個金屬化部分可耦合到多個封裝互連182。多個封裝互連182可以表示多個封裝互連182和/或多個封裝互連1482。

【0139】如圖14C中所示，階段8解說了整合元件107通過多個焊料互連170耦合到金屬化部分104之後的狀態。階段8還解說了在整合元件109通過多個焊料互連190耦合到金屬化部分104之後的狀態。可以使用焊料回流製程來將整合元件耦合到金屬化部分104。

【0140】階段9解說了在將多個焊料互連129耦合到基板102之後的狀態。可以使用焊料回流製程來將多個焊料互連129耦合到基板102的多個互連122。

【0141】用於製造包括整合元件和小晶片的封裝的示例性工序

【0142】圖15A–15C解說了用於提供或製造包括整合元件和小晶片的封裝的示例性工序。在一些實施中，圖15A-15C的工序可被用於提供或製造圖1的封裝100、或本揭露中所描述的任何封裝。

【0143】應當注意，圖15A–15C的工序可以組合一個或多個階段以簡化和/或闡明用於提供或製造封裝的工序。在一些實施中，各製程的次序可被改變或修改。在一些實施中，一個或多個製程可被替代或置換，而不會脫離本揭露的範圍。圖15A–15C的工序可被用來一次製造一個封裝或若干封裝(作為晶片的一部分)。

【0144】如圖15A中所示，階段1解說了在提供基板102之後的狀態。基板102包括至少一個介電層120和多個互連。基板102還可包括阻焊層。

【0145】階段2解說了在形成多個封裝互連182並且將其耦合到基板102之後的狀態。可以使用遮罩和電鍍製程來形成多個互連182。多個封裝互連182耦合到基板102的多個互連122。

【0146】階段3解說了在將多個小晶片耦合到基板102之後的狀態。例如，小晶片101的背側通過多個焊料互連110耦合到基板102。小晶片105的背側通過多個焊料互連150耦合到基板102。可以使用拾放製程來將小晶片耦合到基板。

【0147】階段4解說了小晶片103耦合到小晶片101和小晶片105之後的狀態。小晶片103的前側可耦合到小晶片101的前側和小晶片103的前側。可以使用混合接合製程來將小晶片耦合在一起，使得來自小晶片的互連彼此接觸。

【0148】如圖15B中所示出的，階段5解說了在形成多個封裝互連1582並且將其耦合到小晶片105之後的狀態。可以使用遮罩和電鍍製程來形成多個互連1582。

【0149】階段6解說了在形成封裝層108並且將其耦合到基板102之後的狀態。封裝層108可包括模製件、樹脂和/或環氧樹脂。封裝層108可以是用於封裝的裝置。可以通過使用壓縮和轉移模制製程、片材模制製程、或液態模制製程來

提供封裝層108。在一些實施中，封裝層108可被包塑，並且隨後封裝層108的各部分可被移除。

【0150】階段7解說了在形成金屬化部分104並且將其耦合到封裝層108之後的狀態。封裝層108可以表示封裝層108和封裝層1408。金屬化部分104包括至少一個介電層140和多個金屬化互連142。多個金屬化部分可耦合到多個封裝互連182。多個封裝互連182可以表示多個封裝互連182和/或多個封裝互連1582。

【0151】如圖15C中所示，階段8解說了整合元件107通過多個焊料互連170耦合到金屬化部分104之後的狀態。階段8還解說了在整合元件109通過多個焊料互連190耦合到金屬化部分104之後的狀態。可以使用焊料回流製程來將整合元件耦合到金屬化部分104。

【0152】階段9解說了在將多個焊料互連129耦合到基板102之後的狀態。可以使用焊料回流製程來將多個焊料互連129耦合到基板102的多個互連122。

【0153】用於製造包括整合元件和小晶片的封裝的示例性工序

【0154】圖16A–16D解說了用於提供或製造包括整合元件和小晶片的封裝的示例性工序。在一些實施中，圖16A-16D的工序可被用於提供或製造圖2的封裝200、或本揭露中所描述的任何封裝。

【0155】應當注意，圖16A–16D的工序可以組合一個或多個階段以簡化和/或闡明用於提供或製造封裝的工序。在一些實施中，各製程的次序可被改變或修改。在一些實施中，一個或多個製程可被替代或置換，而不會脫離本揭露的範圍。圖16A–16D的工序可被用來一次製造一個封裝或若干封裝(作為晶片的一部分)。

【0156】如圖16A所示，階段1解說了在載體1600上提供整合元件107和整合元件109之後的狀態。可以使用拾放製程來將整合元件107的背側和整合元件109

的背側放置在載體1600上。載體1600可包括帶。整合元件107可包括多個焊柱互連270。整合元件109可包括多個焊柱互連290。

【0157】階段2解說了在載體1400、整合元件107和整合元件109之上形成封裝層208之後的狀態。封裝層108耦合到載體1400、整合元件107和整合元件109。封裝層208可封裝多個焊柱互連270和多個焊柱互連290。封裝層208可包括模製件、樹脂和/或環氧樹脂。封裝層208可以是用於封裝的裝置。可以通過使用壓縮和轉移模制製程、片材模制製程、或液態模制製程來提供封裝層208。在一些實施中，提供封裝層208，並且隨後執行拋光和/或研磨製程以移除封裝層208的各部分和/或整合元件107的焊柱互連270的各部分和/或整合元件109的焊柱互連290的各部分，以便產生平面表面。

【0158】階段3解說了在形成金屬化部分104並且將其耦合到封裝層108之後的狀態。金屬化部分104包括至少一個介電層140和多個金屬化互連142。多個金屬化互連142可以通過多個焊柱互連(例如，270、290)耦合到整合元件(例如，107、109)。

【0159】階段4解說了在形成多個封裝互連182並且將其耦合到金屬化部分104之後的狀態。可以使用遮罩和電鍍製程來形成多個互連182。多個封裝互連182耦合到金屬化部分104的多個金屬化互連142。

【0160】如圖16B所示，階段5解說了在小晶片103通過多個焊料互連230耦合到金屬化部分104的多個金屬化互連142之後的狀態。小晶片103的背側可以耦合到金屬化部分104。可以使用焊料回流製程來將小晶片103耦合到金屬化部分104。

【0161】階段6解說了在金屬化部分104、小晶片103和多個封裝互連182上形成封裝層108之後的狀態。封裝層108可包括模製件、樹脂和/或環氧樹脂。封裝層108可以是用於封裝的裝置。可以通過使用壓縮和轉移模制製程、片材模制製程、或液態模制製程來提供封裝層108。在一些實施中，提供封裝層108，並且隨後執行拋光和/或研磨製程以移除封裝層108的各部分和/或封裝互連182的各部分，以便產生平面表面。

【0162】階段7解說了在形成多個封裝互連1682並且將其耦合到多個封裝互連182之後的狀態。可以使用遮罩和電鍍製程來形成多個互連1682。

【0163】如圖16C所示，階段8解說了在小晶片101和小晶片105耦合到小晶片103之後的狀態。可以使用混合接合製程來耦合小晶片101和小晶片105，使得小晶片的互連直接接觸而不需要焊料互連。小晶片101的前側可耦合到小晶片103的前側。小晶片105的前側可耦合到小晶片103的前側然而，在一些實施中，小晶片的背側可耦合到小晶片的前側。在一些實施中，小晶片的背側可耦合到小晶片的背側。多個封裝互連182可以表示多個封裝互連182和多個封裝互連1682。

【0164】階段9解說了在封裝層108、104、小晶片103、小晶片101、小晶片105和多個封裝互連182之上形成封裝層1608之後的狀態。封裝層108可包括模製件、樹脂和/或環氧樹脂。封裝層108可以是用於封裝的裝置。可以通過使用壓縮和轉移模制製程、片材模制製程、或液態模制製程來提供封裝層108。在一些實施中，提供封裝層108，並且隨後執行拋光和/或研磨製程以移除封裝層1608的各部分和/或封裝互連182的各部分，以便產生平面表面。

【0165】階段10解說了將載體1600與封裝層208解耦之後的狀態。封裝層108可以表示封裝層108和封裝層1608。

【0166】圖16D的階段11解說了在將封裝通過多個焊料互連280耦合到基板102之後的狀態。小晶片101和小晶片105通過多個焊料互連280耦合到基板102。多個封裝互連182通過多個焊料互連280耦合到基板102。基板102包括至少一個介電層120和多個互連122。

【0167】階段12解說了在封裝層108和基板102之間提供封裝層1680之後的狀態。封裝層1680可被認為是封裝層108的一部分。階段12還解說了在將多個焊料互連129耦合到基板102之後的狀態。可以使用焊料回流製程來將多個焊料互連129耦合到基板102的多個互連122。

【0168】用於製造包括整合元件和小晶片的封裝的示例性工序

【0169】圖17A–17D解說了用於提供或製造包括整合元件和小晶片的封裝的示例性工序。在一些實施中，圖17A-17D的工序可被用於提供或製造圖4的封裝400、或本揭露中所描述的任何封裝。

【0170】應當注意，圖17A–17D的工序可以組合一個或多個階段以簡化和/或闡明用於提供或製造封裝的工序。在一些實施中，各製程的次序可被改變或修改。在一些實施中，一個或多個製程可被替代或置換，而不會脫離本揭露的範圍。圖17A–17D的工序可被用來一次製造一個封裝或若干封裝(作為晶片的一部分)。

【0171】如圖17A所示，階段1解說了在載體1700上提供整合元件107和整合元件109之後的狀態。可以使用拾放製程來將整合元件107的背側和整合元件109的背側放置在載體1600上。載體1600可包括帶。

【0172】階段2解說了在形成多個焊柱互連470並將其耦合到整合元件107、以及形成多個焊柱互連490並將其耦合到整合元件109之後的狀態。可以使用遮罩和電鍍製程來形成多個焊柱互連。

【0173】階段3解說了在小晶片407通過多個焊料互連170耦合到整合元件107之後的狀態。可以使用焊料回流製程來將小晶片407耦合到整合元件107。階段3還解說了在小晶片409通過多個焊料互連190耦合到整合元件109之後的狀態。可以使用焊料回流製程來將小晶片409耦合到整合元件109。

【0174】階段4解說了在載體1400、整合元件107、整合元件109、多個焊柱互連470、多個焊柱互連490、小晶片407和小晶片409之上形成封裝層408之後的狀態。封裝層108耦合到載體1400、整合元件107、整合元件109、多個焊柱互連470、多個焊柱互連490、小晶片407和小晶片409。封裝層408可包括模製件、樹脂和/或環氧樹脂。封裝層408可以是用於封裝的裝置。可以通過使用壓縮和轉移模制製程、片材模制製程、或液態模制製程來提供封裝層408。在一些實施中，提供封裝層408，並且隨後執行拋光和/或研磨製程以移除封裝層408的各部分和/或焊柱互連470的各部分和/或焊柱互連490的各部分，以便產生平面表面。

【0175】階段5解說了在形成金屬化部分104並將其耦合到封裝層408、多個焊柱互連470、多個焊柱互連490、小晶片407和小晶片409之後的狀態。金屬化部分104包括至少一個介電層140和多個金屬化互連142。多個金屬化互連142可以通過多個焊柱互連(例如，470、490)耦合到整合元件(例如，107、109)。

【0176】如圖17B中所示出的，階段6解說了形成多個封裝互連182並且將其耦合到金屬化部分104之後的狀態。可以使用遮罩和電鍍製程來形成多個互連182。多個封裝互連182耦合到金屬化部分104的多個金屬化互連142。

【0177】階段7解說了在小晶片401通過多個焊料互連410耦合到金屬化部分104的多個金屬化互連142之後的狀態。小晶片401的背側可以耦合到金屬化部分104。可以使用焊料回流製程來將小晶片401耦合到金屬化部分104。

【0178】階段7還解說了在小晶片405通過多個焊料互連450耦合到金屬化部分104的多個金屬化互連142之後的狀態。小晶片405的背側可以耦合到金屬化部分104。可以使用焊料回流製程來將小晶片405耦合到金屬化部分104。

【0179】階段8解說了在金屬化部分104、小晶片401、小晶片405和多個封裝互連182上形成封裝層108之後的狀態。封裝層108可包括模製件、樹脂和/或環氧樹脂。封裝層108可以是用於封裝的裝置。可以通過使用壓縮和轉移模制製程、片材模制製程、或液態模制製程來提供封裝層108。在一些實施中，提供封裝層108，並且隨後執行拋光和/或研磨製程以移除封裝層108的各部分和/或封裝互連182的各部分，以便產生平面表面。

【0180】如圖17C所示，階段9解說了形成金屬化部分106並將其耦合到封裝層108、小晶片401和小晶片405之後的狀態。金屬化部分106包括至少一個介電層160和多個金屬化互連162。

【0181】階段10解說了將載體1700與封裝層408解耦之後的狀態。

【0182】圖17D的階段11解說了在封裝通過多個焊料互連280耦合到基板102之後的狀態。金屬化部分106可通過多個焊料互連280耦合到基板102。多個金屬化互連162通過多個焊料互連280耦合到基板102。基板102包括至少一個介電層120和多個互連122。

【0183】階段12解說了在基板102和金屬化部分106之間提供封裝層1780之後的狀態。階段12還解說了在將多個焊料互連129耦合到基板102之後的狀態。可以使用焊料回流製程來將多個焊料互連129耦合到基板102的多個互連122。

【0184】任何金屬化部分可以是第一金屬化部分，和/或任何金屬化部分可以是第二金屬化部分。例如，在一些實施中，金屬化部分104可被認為是第一金

屬化部分，而金屬化部分106可被認為是第二金屬化部分。在一些實施中，金屬化部分106可被認為是第一金屬化部分，而金屬化部分104可被認為是第二金屬化部分。

【0185】用於製造金屬化部分的示例性工序

【0186】在一些實施中，製造基板包括若干製程。圖18A-18B解說了用於提供或製造金屬化部分的示例性工序。在一些實施中，圖18A-18B的工序可被用於提供或製造金屬化部分104。然而，圖18A-18B的製程可被用來製造本揭露中所描述的任何金屬化部分。 在一些實施中，圖18A-18B的製程可被用於製造基板。

【0187】應當注意，圖18A-18B的工序可以組合一個或多個階段以便簡化和/或闡明用於提供或製造基板的工序。在一些實施中，各製程的次序可被改變或修改。在一些實施中，一個或多個製程可被替代或置換，而不會脫離本揭露的範圍。

【0188】如圖18A中所示，階段1解說了提供載體1800之後的狀態。晶種層1801和互連1802可位於載體1800之上。互連1802可位於晶種層1801之上。可以使用電鍍製程和蝕刻製程來形成互連1802。在一些實施中，載體1800可以提供有晶種層1801和金屬層，該金屬層被圖案化以形成互連1802。互連1802可以表示來自該多個互連192中的至少一些互連。

【0189】階段2解說了在載體1800、晶種層1801和互連1802之上形成介電層1820之後的狀態。可以使用沉積和/或層壓製程來形成介電層1820。介電層1820可包括預浸料和/或聚醯亞胺。介電層1820可包括光可成像介電質。然而，不同實施可以將不同材料用於介電層。

【0190】階段3解說了在介電層1820中形成多個腔1810之後的狀態。可以使用微影製程或雷射製程來形成多個腔1810。

【0191】階段4解說了在介電層1820中和之上(包括在多個腔1810中和之上)形成互連1812之後的狀態。例如，可以形成通孔、焊墊和/或跡線。可以使用電鍍製程來形成互連。

【0192】階段5解說了在介電層1820和互連1812之上形成介電層1822之後的狀態。可以使用沉積和/或層壓製程來形成介電層1822。介電層1822可包括預浸料和/或聚醯亞胺。介電層1822可包括光可成像介電質。然而，不同實施可以將不同材料用於介電層。

【0193】如圖18B中示出的，階段6解說了在介電層1822中形成多個腔1830之後的狀態。可以使用微影製程或雷射製程來形成多個腔1830。

【0194】階段7解說了在介電層1822中和之上(包括在多個腔1830中和之上)形成互連1814之後的狀態。例如，可以形成通孔、焊墊和/或跡線。可以使用電鍍製程來形成互連。

【0195】階段8解說了將載體1800從至少一個介電層1820和晶種層1801解耦(例如，分離、移除、研磨掉)、移除(例如，蝕刻掉)晶種層1801的各部分，從而留下包括至少一個介電層1820和多個互連192的金屬化部分104之後的狀態。至少一個介電層140可以表示介電層1820和/或介電層1822。多個金屬化互連142可以表示互連1802、1812、和/或1814。

【0196】不同實施可使用不同製程來形成(諸)金屬層和/或互連。在一些實施中，可使用化學氣相沉積(chemical vapor deposition, CVD)製程、物理氣相沉積

(physical vapor deposition, PVD)製程、濺鍍製程、噴塗製程、和/或電鍍製程來形成(諸)金屬層。

【0197】用於製造金屬化部分的方法的示例性流程圖

【0198】在一些實施中，製造基板包括若干製程。圖19解說了用於提供或製造金屬化部分的方法1900的示例性流程圖。在一些實施中，圖19的方法1900可被用來提供或製造本揭露的(諸)基板。例如，圖19的方法1900可被用於製造金屬化部分104。

【0199】應當注意，圖19的方法1900可組合一個或多個製程以便簡化和/或闡明用於提供或製造基板的方法。在一些實施中，各製程的次序可被改變或修改。

【0200】該方法(在1905處)提供載體(例如，1800)。不同實施可將不同材料用於載體1800。載體1800可包括晶種層(例如，1801)。晶種層1801可包括金屬(例如，銅)。載體可包括基板、玻璃、石英和/或載體帶。圖18A的階段1解說和描述了提供的具有晶種層的載體的示例。

【0201】該方法(在1910處)在載體1800和晶種層1801之上形成互連並對其進行圖案化。金屬層可被圖案化以形成互連。可以使用電鍍製程來形成金屬層和互連。在一些實施中，載體和晶種層可包括金屬層。金屬層位於晶種層之上，並且金屬層可被圖案化以形成互連(例如，192)。圖18A的階段1解說和描述了在晶種層和載體之上形成互連並對其進行圖案化的示例。

【0202】該方法(在1915處)在晶種層1801、載體1800和互連1802之上形成/提供介電層1820。可以使用沉積和/或層壓製程來形成介電層1820。介電層1820可包括預浸料和/或聚醯亞胺。介電層1820可包括光可成像介電質。形成介電層

1820還可包括在介電層1820中形成多個腔(例如，1810)。可以使用微影或雷射製程來形成多個腔。圖18A的階段2-3解說並描述了形成介電層並且在該介電層中形成腔的示例。

【0203】該方法(在1920處)在該介電層之中和之上形成互連。例如，可在介電層1820之中和之上形成互連1812。可以使用電鍍製程來形成互連。形成互連可包括在介電層之上和/或介電層之中提供圖案化金屬層。形成互連還可包括在介電層的腔中形成互連。圖18A的階段4解說並描述了在介電層之中和之上形成互連的示例。

【0204】該方法(在1925處)在介電層1820和互連1812之上形成/提供介電層1822。可以使用沉積和/或層壓製程來形成介電層1822。介電層1822可包括預浸料和/或聚醯亞胺。介電層1822可包括光可成像介電質。形成介電層1822還可包括在介電層1822中形成多個腔(例如，1830)。可以使用微影製程或雷射製程來形成多個腔。圖18A-18B的階段5-6解說和描述了形成介電層並在該介電層中形成腔的示例。

【0205】該方法(在1930處)在該介電層之中和之上形成互連。例如，可在介電層1822之中和之上形成互連1814。可以使用電鍍製程來形成互連。形成互連可包括在介電層之上和/或介電層之中提供圖案化金屬層。形成互連還可包括在介電層的腔中形成互連。圖18B的階段7解說並描述了在介電層之中和之上形成互連的示例。該方法可以形成(諸)附加介電層和附加互連，如在1925和1930處所描述的。

【0206】在一些實施中，一旦形成了所有的介電層和附加互連，該方法就可以將載體(例如，1800)與晶種層(例如，1801)解耦(在1935處)。載體1800可被分離

和/或磨掉。該方法還可(在1935處)移除晶種層(例如，1801)的各部分。可以使用蝕刻製程來移除晶種層1801的各部分。圖18B的階段8解說和描述瞭解耦載體以及晶種層移除的示例。

【0207】不同實施可使用不同製程來形成(諸)金屬層。在一些實施中，可使用化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、濺鍍製程、噴塗製程、和/或電鍍製程來形成(諸)金屬層。

【0208】示例性電子設備

【0209】圖20解說了可整合有前述元件、整合元件、積體電路(integrated circuit, IC)封裝、積體電路(IC)元件、半導體元件、積體電路、晶粒、中介體、封裝、層疊封裝(package-on-package, PoP)、系統級封裝(SiP)、或片上系統(System in Package, SoC)中的任一者的各種電子設備。例如，行動電話設備2002、膝上型電腦設備2004、固定位置終端設備2006、可穿戴設備2008、或機動交通工具2010可包括如本文中所描述的元件2000。元件2000可以是例如本文中所描述的元件和/或積體電路(IC)封裝中的任一者。圖20中所解說的設備2002、2004、2006和2008、以及交通工具2010僅僅是示例性的。其他電子設備也能以元件2000為特徵，此類電子設備包括但不限於包括以下各項的設備(例如，電子設備)群：行動設備、手持式個人通訊系統(personal communication system, PCS)單元、便攜式資料單元(諸如個人數位助理)、啟用全球定位系統(global positioning system, GPS)的設備、導航設備、機上盒、音樂播放器、視訊播放器、娛樂單元、固定位置資料單元(諸如儀錶讀取裝備)、通訊設備、智慧電話、平板電腦、電腦、可穿戴設備(例如，手錶、眼鏡)、物聯網(Internet of things, IoT)設備、伺服器、路由器、機

動交通工具(例如，自主交通工具)中實施的電子設備、或者儲存或檢索資料或電腦指令的任何其他設備，或者其任何組合。

【0210】圖1-13、14A-14C、15A-15C、16A-16D、17A-17D、18A–18B和/或19-20中所解說的各組件、製程(過程)、特徵和/或功能中的一者或多者可以被重新安排和/或組合成單個組件、製程(過程)、特徵或功能，或者在若干組件、製程(過程)或功能中實施。也可添加附加元件、組件、製程(過程)、和/或功能而不會脫離本揭露。還應當注意，圖1-13、14A-14C、15A-15C、16A-16D、17A-17D、18A–18B和/或19-20及其在本揭露中的對應描述不限於晶粒和/或IC。在一些實施中，圖1-13、14A-14C、15A-15C、16A-16D、17A-17D、18A–18B和/或19-20及其對應描述可被用來製造、創建、提供、和/或生產元件和/或整合元件。在一些實施中，元件可包括晶粒、整合元件、整合被動元件(IPD)、晶粒封裝、積體電路(IC)元件、元件封裝、積體電路(IC)封裝、晶片 、半導體元件、層疊封裝(PoP)元件、散熱元件和/或中介體。

【0211】注意到，本揭露中的圖式可以表示各種部件、組件、對象、元件、封裝、整合元件、積體電路、和/或電晶體的實際表示和/或概念表示。在一些實例中，圖式可以不是按比例的。在一些實例中，為了清楚起見，並未示出所有組件和/或部件。在一些實例中，圖式中的各個部件和/或組件的定位、位置、大小、和/或形狀可以是示例性的。在一些實施中，圖式中的各個組件和/或部件可以是可任選的。

【0212】措辭“示例性”在本文中用於表示“用作示例、實例、或解說”。在本文中被描述為“示例性”的任何實施或態樣不必被解釋為優於或勝過本揭露的其他態樣。同樣，術語“態樣”不要求本揭露的所有態樣都包括所討論的特徵、優點

或操作模式。術語“耦合”在本文中用於指兩個對象之間的直接或間接耦合(例如，機械耦合)。例如，如果對象A實體地接觸對象B，且對象B接觸對象C，則對象A和C仍可被認為是彼此耦合的——即便它們並非彼此直接實體接觸。耦合到另一對象的對象可耦合到該另一對象的至少一部分。術語“電耦合”可表示兩個對象直接或間接耦合在一起，以使得電流(例如，訊號、功率、接地)可以在兩個對象之間傳遞。電耦合的兩個對象在這兩個對象之間可以有或者可以沒有電流傳遞。術語“第一”、“第二”、“第三”和“第四”(和/或高於第四的任何事物)的使用是任意的。所描述的任何組件可以是第一組件、第二組件、第三組件或第四組件。例如，被稱為第二組件的組件可以是第一組件、第二組件、第三組件或第四組件。術語“封裝”意指對象可部分地封裝或完全封裝另一對象。術語“頂部”和“底部”是任意的。位於頂部的組件可以處在位於底部的組件之上。頂部組件可被視為底部組件，反之亦然。如本揭露所描述的，位於第二組件“之上”的第一組件可意味著第一組件位於第二組件上方或下方，這取決於底部或頂部被如何任意定義。在另一示例中，第一組件可位於第二組件的第一表面之上(例如，上方)，而第三組件可位於第二組件的第二表面之上(例如，下方)，其中第二表面與第一表面相對。進一步注意到，如在本申請中在一個組件位於另一組件之上的上下文中所使用的術語“之上”可被用來表示組件在另一組件上和/或在另一組件中(例如，在組件的表面上或被嵌入在組件中)。由此，例如，第一組件在第二組件之上可表示：(1)第一組件在第二組件之上，但是不直接接觸第二組件；(2)第一組件在第二組件上(例如，在第二組件的表面上)；和/或(3)第一組件在第二組件中(例如，嵌入在第二組件中)。位於第二組件“中”的第一組件可以部分地位於第二組件中或者完全位於

第二組件中。如本揭露中所使用的術語“約‘值X’”或“大致為值X”意味著在‘值X’的百分之十以內。例如，約1或大致為1的值將意味著在0.9-1.1範圍中的值。

【0213】在一些實施中，互連是元件或封裝中允許或促成兩個點、元件和/或組件之間的電連接的元件或組件。在一些實施中，互連可包括跡線、通孔、焊墊、焊柱、金屬化層、重分佈層、和/或凸塊下金屬化(under bump metallization, UBM)層/互連。在一些實施中，互連可包括可被配置成為訊號(例如，資料訊號)、接地和/或電源提供電路徑的導電材料。互連可包括不止一個元件或組件。互連可以由一個或多個互連來定義。互連可包括一個或多個金屬層。互連可以是電路的一部分。不同實施可使用不同製程和/或工序來形成互連。在一些實施中，可使用化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、濺鍍製程、噴塗、和/或電鍍製程來形成互連。

【0214】還應注意，本文中所包含的各種揭露可以作為被描繪為流程圖、流圖、結構圖或方塊圖的過程來描述。儘管流程圖可以將操作描述為順序過程，但很多操作可以並行地或併發地執行。另外，可以重新排列操作的次序。過程在其操作完成時終止。

【0215】下文中描述了進一步示例以促進對本發明的理解。

【0216】態樣1：一種封裝，包括基板，該基板包括：至少一個介電層和多個互連；耦合到基板的第一小晶片；耦合到第一小晶片的第二小晶片；耦合到基板、第一小晶片和第二小晶片的封裝層；位於封裝層中的多個封裝互連；耦合到封裝層、第二小晶片、和多個封裝互連的金屬化部分；以及耦合到金屬化部分的第一整合元件。

【0217】態樣2：如態樣1的封裝，其中第一小晶片包括第一前側和第一背側，其中第二小晶片包括第二前側和第二背側，並且其中第一小晶片的第一前側耦合到第二小晶片的第二前側。

【0218】態樣3：如態樣1至2的封裝，其中第一小晶片包括第一多個貫穿基板通孔，並且其中第二小晶片包括第二多個貫穿基板通孔。

【0219】態樣4：如態樣1至3的封裝，進一步包括耦合到基板的第三小晶片。

【0220】態樣5：如態樣4的封裝，其中第二小晶片耦合到第三小晶片。

【0221】態樣6：如態樣5的封裝，其中第一小晶片包括第一前側和第一背側，其中第二小晶片包括第二前側和第二背側，其中第二小晶片包括第三前側和第三背側，其中第一小晶片的第一前側耦合到第二小晶片的第二前側，並且其中第三小晶片的第三前側耦合到第二小晶片的第二前側。

【0222】態樣7：如態樣6的封裝，其中第三小晶片包括深溝槽電容器。

【0223】態樣8：如態樣4的封裝，其中第一小晶片耦合到第三小晶片。

【0224】態樣9：如態樣8的封裝，其中第一小晶片包括第一前側和第一背側，其中第二小晶片包括第二前側和第二背側，其中第二小晶片包括第三前側和第三背側，其中第一小晶片的第一前側耦合到第二小晶片的第二前側，並且其中第三小晶片的第三前側耦合到第一小晶片的第一前側。

【0225】態樣10：如態樣1至9的封裝，其中基板與第一整合元件之間的電路徑包括來自第一小晶片的互連和來自第二小晶片的互連。

【0226】態樣11：一種封裝，包括：第一金屬化部分；耦合到第一金屬化部分的第一小晶片；耦合到第一金屬化部分、第一小晶片的封裝層；位於封裝層中的多個封裝互連；耦合到封裝層、第一小晶片和多個封裝互連的第二金屬化部

分；耦合到第二金屬化部分的第二小晶片；以及耦合到第二小晶片和第二金屬化部分的第一整合元件，使得該第二小晶片位於第一整合元件與第二金屬化部分之間，其中該第一整合元件通過多個焊料互連耦合到第二小晶片。

【0227】態樣12：如態樣11的封裝，其中第一小晶片包括第一前側和第一背側，其中第二小晶片包括第二前側和第二背側，並且其中第一小晶片的第一前側通過第一多個焊料互連耦合到第二金屬化部分，並且其中第二小晶片的第二前側通過第二多個焊料互連耦合到第二金屬化部分。

【0228】態樣13：如態樣11至12的封裝，其中第一小晶片和第二小晶片被配置成耦合到電源分配網。

【0229】態樣14：一種包括封裝的設備，該封裝包括基板，該基板包括：至少一個介電層和多個互連；位於基板中的橋；耦合到基板的第一小晶片；第二小晶片；耦合到基板、第一小晶片和第二小晶片的封裝層；位於封裝層中的多個封裝互連；耦合到封裝層、第二小晶片、和多個封裝互連的金屬化部分；以及耦合到金屬化部分的第一整合元件。

【0230】態樣15：如態樣14的設備，其中第一小晶片包括第一前側和第一背側，並且其中第一小晶片的第一前側耦合到位於基板中的橋。

【0231】態樣16：如態樣14至15的設備，其中多個封裝互連中的至少一個封裝互連耦合到橋。

【0232】態樣17：如態樣14至16的設備，其中多個封裝互連中的至少一個封裝互連耦合到第二小晶片。

【0233】態樣18：如態樣14至17的設備，其中第一小晶片被配置成耦合到電源分配網。

【0234】態樣19：如態樣14至18的設備，其中第一小晶片和/或第二小晶片包括深溝槽電容器。

【0235】態樣20：如態樣14至19的設備，其中該設備選自包括以下各項的群：音樂播放器、視訊播放器、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器、物聯網(IoT)設備、以及機動交通工具中的設備。

【0236】本文中所描述的本揭露的各種特徵可實施於不同系統中而不會脫離本揭露。應當注意，本揭露的以上各態樣僅是示例，且不應被解釋成限定本揭露。對本揭露的各態樣的描述旨在是解說性的，而非限定所附請求項的範圍。由此，本揭露的教導可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於所屬技術領域具有通常知識者將是顯而易見的。

【符號說明】

100: 封裝

101、103、105: 小晶片

102: 基板

104、106: 金屬化部分

107、109: 整合元件

108: 封裝層

110、129、150、170、190: 焊料互連

120、135、140、160: 介電層

122: 互連

130: 晶粒基板

131: 基板通孔

132: 主動區

134: 晶粒互連部分

136: 晶粒互連

142: 金屬化互連

182: 封裝互連

200: 封裝

208、288: 封裝層

230、280: 焊料互連

270、290: 焊柱互連

300: 封裝

301、303、305: 小晶片

400: 封裝

401、405、407、409: 小晶片

408、480: 封裝層

410、450: 焊料互連

470、490: 焊柱互連

500、600、700、800、900、1000、1100、1200:封裝

801、803: 橋

807、809: 小晶片

830: 焊料互連

1206: 金屬化部分

1208、1290: 封裝層

1260: 介電層

1270、1280: 焊料互連

1300: 小晶片

1302: 小晶片基板

1304: 氧化層

1305、1305a、1305b: 溝槽電容器

1306: 第一導電層

1308: 介電層

1309、1392、1394: 互連

1310: 第二導電層

1408: 封裝層

1482、1582: 封裝互連

1600、1700、1800: 載體

1608、1680、1780: 封裝層

1682: 封裝互連

1801: 晶種層

1802、1812、1814: 互連

1810、1830: 腔

1820、1822: 介電層

1900: 方法

1905、1910、1915、1920、1925、1930、1935:步驟

2000: 元件

2002: 行動電話設備

2004: 膝上型電腦設備

2006: 固定位置終端設備

2008: 可穿戴設備

2010: 機動交通工具

【發明申請專利範圍】

【請求項1】一種封裝，包括：

基板，其包括至少一個介電層和多個互連；

耦合到所述基板的第一小晶片；

耦合到所述第一小晶片的第二小晶片；

耦合到所述基板、所述第一小晶片和所述第二小晶片的封裝層；

位於所述封裝層中的多個封裝互連；

耦合到所述封裝層、所述第二小晶片、和所述多個封裝互連的金屬化部分；以及

耦合到所述金屬化部分的第一整合元件。

【請求項2】如請求項1所述的封裝，

其中所述第一小晶片包括第一前側和第一背側，

其中所述第二小晶片包括第二前側和第二背側，並且

其中所述第一小晶片的所述第一前側耦合到所述第二小晶片的所述第二前側。

【請求項3】如請求項1所述的封裝，

其中所述第一小晶片包括第一多個貫穿基板通孔，並且

其中所述第二小晶片包括第二多個貫穿基板通孔。

【請求項4】如請求項1所述的封裝，進一步包括耦合到所述基板的第三小晶片。

【請求項5】如請求項4所述的封裝，其中所述第二小晶片耦合到所述第三小晶片。

【請求項6】如請求項5所述的封裝，

其中所述第一小晶片包括第一前側和第一背側，

其中所述第二小晶片包括第二前側和第二背側，

其中所述第二小晶片包括第三前側和第三背側，

其中所述第一小晶片的所述第一前側耦合到所述第二小晶片的所述第二前側，並且

其中所述第三小晶片的所述第三前側耦合到所述第二小晶片的所述第二前側。

【請求項7】如請求項6所述的封裝，其中所述第三小晶片包括深溝槽電容器。

【請求項8】如請求項4所述的封裝，其中所述第一小晶片耦合到所述第三小晶片。

【請求項9】如請求項8所述的封裝，

其中所述第一小晶片包括第一前側和第一背側，

其中所述第二小晶片包括第二前側和第二背側，

其中所述第二小晶片包括第三前側和第三背側，

其中所述第一小晶片的所述第一前側耦合到所述第二小晶片的所述第二前側，並且

其中所述第三小晶片的所述第三前側耦合到所述第一小晶片的所述第一前側。

【請求項10】如請求項1所述的封裝，其中所述基板與所述第一整合元件之間的電路徑包括來自所述第一小晶片的互連和來自所述第二小晶片的互連。

【請求項11】一種封裝，包括：

第一金屬化部分；

耦合到所述第一金屬化部分的第一小晶片；

耦合到所述第一金屬化部分、所述第一小晶片的封裝層；

位於所述封裝層中的多個封裝互連；

耦合到所述封裝層、所述第一小晶片、和所述多個封裝互連的第二金屬化部分；

耦合到所述第二金屬化部分的第二小晶片；以及

耦合到所述第二小晶片和所述第二金屬化部分的第一整合元件，使得所述第二小晶片位於所述第一整合元件與所述第二金屬化部分之間，其中所述第一整合元件通過多個焊料互連耦合到所述第二小晶片。

【請求項12】如請求項11所述的封裝，

其中所述第一小晶片包括第一前側和第一背側，

其中所述第二小晶片包括第二前側和第二背側，並且

其中所述第一小晶片的所述第一前側通過第一多個焊料互連耦合到所述第二金屬化部分，並且

其中所述第二小晶片的所述第二前側通過第二多個焊料互連耦合到所述第二金屬化部分。

【請求項13】如請求項11所述的封裝，其中所述第一小晶片和所述第二小晶片被配置成耦合到電源分配網。

【請求項14】一種設備，包括：

封裝，包括：

基板，其包括至少一個介電層和多個互連；

位於所述基板中的橋；

耦合到所述基板的第一小晶片；

第二小晶片；

耦合到所述基板、所述第一小晶片和所述第二小晶片的封裝層；

位於所述封裝層中的多個封裝互連；

耦合到所述封裝層、所述第二小晶片、和所述多個封裝互連的金屬化部分；以及

耦合到所述金屬化部分的第一整合元件。

【請求項15】如請求項14所述的設備，

其中所述第一小晶片包括第一前側和第一背側，並且

其中所述第一小晶片的所述第一前側耦合到位於所述基板中的所述橋。

【請求項16】如請求項14所述的設備，其中來自所述多個封裝互連中的至少一個封裝互連耦合到所述橋。

【請求項17】如請求項14所述的設備，其中來自所述多個封裝互連中的至少一個封裝互連耦合到所述第二小晶片。

【請求項18】如請求項14所述的設備，其中所述第一小晶片被配置成耦合到電源分配網。

【請求項19】如請求項14所述的設備，其中所述第一小晶片和/或所述第二小晶片包括深溝槽電容器。

【請求項20】如請求項14所述的設備，其中所述設備選自以下各項構成的群組：音樂播放器、視訊播放器、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器、物聯網(internet of things, IoT)設備、以及機動交通工具中的設備。

【發明圖式】



模載至出至規量

【圖1】



Z
Y
200
270
230
103
290
107
208
109
142
140
104
182
182
108
288
120
122
102
101
110
105
150
129
280

橫截面剖面視圖

【圖2】

圖3


Z
Y
170
407
410
450
190
409
470
400
107
408
109
490
142
140
104
108
182
160
106
480
120
122
102
401
405
129
280

橫截面剖面視圖

【圖4】

圖5



橫截面剖面視圖

【圖6】

112129604 最新編號 A0202 112331965 1-0

圖 7

圖 8C

第7圖



橫截面剖面視圖

【圖10】


Z
Y
1100
170
103
190
107
109
142
140
104
182
108
182
120
122
102
101
110
105
129

橫截面剖面視圖

【圖11】



橫截面剖面視圖

【圖12】

112129604 發明圖式 A0202 112331965I-0



橫截面剖面視圖

【圖13】

112129604 最新編號 A0202 112331965 1-0

1
2
3
4
形成光阻圖案
蝕刻形成
剝離光阻圖案
形成絕緣膜
形成導電膜
形成光阻圖案
蝕刻形成
剝離光阻圖案
形成絕緣膜
形成導電膜
形成光阻圖案
蝕刻形成
剝離光阻圖案
形成絕緣膜
形成導電膜
形成光阻圖案
蝕刻形成
剝離光阻圖案
形成絕緣膜
形成導電膜
100
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
146
148
150
152
154
156
158
160
162
164
166
168
170
172
174
176
178

5
6
7
互連形成
虛設閘形成
金屬閘極部分
82
82
82
82
80
80
80



【圖14C】

112129604 發明編號 A0202 112331965 1-0



【圖15A】

112129604 發明編號 A0202 112331965I-0



【圖15B】

112129604 發明編號 A0202 112331965I-0

習知技術
(習知)
9
102
104
106
107
108
128
A
A
9
102
104
106
107
108
128
A
A
本發明實施例
8
102
104
106
107
108
128
A
A
170



【圖16A】

112129604 發明編號 A0202 112331.9651-0



【圖16B】

112129604 發明編號 A0202 112331965 1-0



【圖16C】

112129604 發明編號 A0202 112331965 1-0

【圖6】

1
2
3
4
5
犧牲閘極結構形成
金屬閘極部分形成
介電層形成
移除犧牲閘極結構
互連形成
載體接合
700
607
609
607
607
609
607
607
609
607



【圖173】

112129604 發明編號 A0202 112331.9651-0



(圖17C)

112129604 專利編號 A0202 112331965 1-0



【圖17D】

112129604 專利編號 A0202 112331965 1-0



【圖18A】

112129604 發明編號 A0202 112331965 1-0



【圖18B】

112129604 最新編號 A0202 112331965I-0


1900
提供具有晶種層的載體
1905
在載體和晶種層之上形成金屬層並
對其進行圖案化，以形成互連
1910
在互連、晶種層和載體之上形成/提供介電層
1915
在介電層之中和之上形成互連(例如，通孔、跡線、焊盤)
1920
在互連之上形成/提供另一介電層
1925
在介電層之中和之上形成互連(例如，通孔、跡線、焊盤)
1930
解耦載體，並且移除晶種層的各部分
1935

|(圖19)|







（圖20）