

①9 RÉPUBLIQUE FRANÇAISE
INSTITUT NATIONAL
DE LA PROPRIÉTÉ INDUSTRIELLE
COURBEVOIE

①1 N° de publication :
(à n'utiliser que pour les
commandes de reproduction)

3 045 933

②1 N° d'enregistrement national : **15 63058**

⑤1 Int Cl⁸ : **H 01 L 21/18 (2017.01), H 01 L 23/14**

①2 **DEMANDE DE BREVET D'INVENTION**

A1

②2 **Date de dépôt** : 22.12.15.

③0 **Priorité** :

④3 **Date de mise à la disposition du public de la demande** : 23.06.17 Bulletin 17/25.

⑤6 **Liste des documents cités dans le rapport de recherche préliminaire** : *Se reporter à la fin du présent fascicule*

⑥0 **Références à d'autres documents nationaux apparentés** :

Demande(s) d'extension :

⑦1 **Demandeur(s)** : SOITEC Société anonyme — FR.


⑦2 **Inventeur(s)** : BROEKAART MARCEL, BARGE THIERRY, GUENARD PASCAL, RADU IONUT, DES-BONNETS ERIC et KONONCHUK OLEG.

⑦3 **Titulaire(s)** : SOITEC Société anonyme.

⑦4 **Mandataire(s)** : REGIMBEAU.

⑤4 **SUBSTRAT POUR UN DISPOSITIF A ONDES ACOUSTIQUES DE SURFACE OU A ONDES ACOUSTIQUES DE VOLUME COMPENSE EN TEMPERATURE.**

⑤7 L'invention concerne un substrat (1) pour un dispositif à ondes acoustiques de surface ou à ondes acoustiques de volume, comprenant un substrat support (11) et une couche piézoélectrique (10) sur ledit substrat support, caractérisé en ce que le substrat support (11) comprend une couche semi-conductrice (111) sur un substrat raidisseur (110) présentant un coefficient de dilatation thermique plus proche du coefficient de dilatation thermique du matériau de la couche piézoélectrique (10) que celui du silicium, la couche semi-conductrice (111) étant agencée entre la couche piézoélectrique (10) et le substrat raidisseur (110).



FR 3 045 933 - A1



SUBSTRAT POUR UN DISPOSITIF A ONDES ACOUSTIQUES DE SURFACE OU A ONDES ACOUSTIQUES DE VOLUME COMPENSE EN TEMPERATURE

DOMAINE DE L'INVENTION

5 La présente invention concerne un substrat pour un dispositif à ondes acoustiques de surface ou à ondes acoustiques de volume compensé en température, ainsi qu'un procédé de fabrication d'un tel substrat et un dispositif à ondes acoustiques de surface ou à ondes acoustiques de volume comprenant un tel substrat.

10 ARRIERE PLAN DE L'INVENTION

Les dispositifs à ondes acoustiques de surface, généralement désignés par l'acronyme SAW, du terme anglo-saxon « Surface Acoustic Wave », trouvent des applications dans le domaine des communications radio-fréquence (RF), notamment pour des applications à des filtres.

15 Un dispositif SAW comprend typiquement une couche piézoélectrique et deux électrodes sous la forme de deux peignes métalliques interdigités déposés sur la surface de ladite couche piézoélectrique.

20 Un signal électrique, tel qu'une variation de tension électrique, appliqué à une électrode est converti en onde élastique qui se propage à la surface de la couche piézoélectrique. Cette onde est à nouveau convertie en signal électrique en parvenant à l'autre électrode.

Le choix du matériau piézoélectrique tient compte du coefficient du couplage électromécanique qui traduit le taux de la conversion électromécanique par ledit matériau, et de la stabilité en température de la fréquence d'oscillation du matériau piézoélectrique.

25 Or, les dispositifs SAW sont très sensibles aux variations de température, qui induisent des dilatations différentes de la couche piézoélectrique et des électrodes métalliques dues aux coefficients de dilatation thermique différents de ces matériaux.

30 Plus précisément, le coefficient de fréquence en température, noté TCF, acronyme du terme anglo-saxon « Temperature Coefficient of Frequency », qui est défini comme la variation de fréquence pour une fréquence donnée f en fonction de la température T , est donné par la formule :

$$TCF = \frac{1}{f} \frac{\partial f}{\partial T} = TCV - CTE$$

où :

$$TCV = \frac{1}{V} \frac{\partial V}{\partial T}$$

V est la vitesse des ondes acoustiques de surface et

35 CTE est le coefficient de dilatation thermique du matériau piézoélectrique dans la direction de propagation des ondes acoustiques de surface.

Il existe déjà des mesures pour compenser les effets de la température sur les dispositifs SAW.

En particulier, l'article de Hashimoto et al [1] présente une revue des différentes techniques de compensation en température des dispositifs SAW.

5 Parmi ces différentes techniques, on distingue essentiellement :

(1) une technique dite « overlay » consistant à recouvrir la surface de la couche piézoélectrique et les électrodes d'un matériau diélectrique (typiquement, de l'oxyde de silicium (SiO_2)), qui présente un coefficient de dilatation thermique de sens opposé à celui de la couche piézoélectrique,

10 (2) une technique dite « wafer bonding » consistant à coller la couche piézoélectrique sur un substrat support dont le coefficient de dilatation thermique est le plus faible possible de sorte à bloquer la dilatation thermique de la couche piézoélectrique. Ledit substrat support, qui peut être par exemple en silicium, en saphir, en verre ou en spinelle (MgAl_2O_4), remplit ainsi une fonction de rigidification de la couche
15 piézoélectrique. Compte tenu de son épaisseur, la couche piézoélectrique est considérée comme s'étendant à l'infini dans une direction opposée aux électrodes, de sorte que la présence du substrat support ne perturbe pas la propagation des ondes acoustiques de surface. Toutefois, le collage du substrat support semble créer des résonances parasites (« spurious resonances ») à des fréquences supérieures à la fréquence principale du
20 dispositif (cf. [1], Fig. 5).

Parmi les matériaux envisagés pour le substrat support dans cette deuxième technique, le silicium semble le plus prometteur car il permet de mettre en œuvre des procédés d'intégration de composants électroniques à l'échelle du substrat (« wafer level », selon la terminologie anglo-saxonne).

25 Toutefois, il existe une différence importante de coefficient de dilatation thermique importante entre le matériau piézoélectrique et le silicium (pour un cristal de LiTaO_3 , qui est anisotrope, les CTE sont de $4 \times 10^{-6}/^\circ\text{C}$ et $14 \times 10^{-6}/^\circ\text{C}$ environ tandis que le CTE du silicium est de l'ordre de $2,3 \times 10^{-6}/^\circ\text{C}$), qui affecte la stabilité de l'empilement substrat support / couche piézoélectrique si celui-ci est exposé à des températures importantes
30 lors des étapes ultérieures du procédé de fabrication du dispositif à ondes acoustiques de surface. Or, en vue de telles étapes, il est nécessaire d'assurer la stabilité thermique de l'empilement couche piézoélectrique / substrat support jusqu'à une température d'environ 250°C .

Un problème similaire se pose pour les filtres et résonateurs à ondes acoustiques de
35 volume, connus sous l'acronyme BAW (du terme anglo-saxon « Bulk Acoustic Wave »).

Les filtres et résonateurs à ondes acoustiques de volume comprennent typiquement une couche piézoélectrique mince (c'est-à-dire d'épaisseur généralement inférieure à $1 \mu\text{m}$) et deux électrodes agencées sur chaque face principale de ladite couche mince. Un

signal électrique, tel qu'une variation de tension électrique, appliqué à une électrode est converti en onde élastique qui se propage au travers de la couche piézoélectrique. Cette onde est à nouveau convertie en signal électrique en parvenant à l'électrode située sur la face opposée.

5

BREVE DESCRIPTION DE L'INVENTION

Un but de l'invention est de concevoir un substrat pour un dispositif à ondes acoustiques de surface ou pour un dispositif à ondes acoustiques de volume compensé en température qui permette de s'affranchir des inconvénients cités plus haut. En particulier, un tel substrat doit être plus stable que l'empilement substrat support de silicium / couche piézoélectrique mentionné ci-dessus jusqu'à une température d'environ 10 300°C, tout en permettant une intégration aisée de composants électroniques.

Conformément à l'invention, il est proposé un substrat pour un dispositif à ondes acoustiques de surface ou à ondes acoustiques de volume, comprenant un substrat support et une couche piézoélectrique sur ledit substrat support, caractérisé en ce que le substrat support comprend une couche semi-conductrice sur un substrat raidisseur présentant un coefficient de dilatation thermique plus proche du coefficient de dilatation thermique du matériau de la couche piézoélectrique que celui du silicium, la couche semi-conductrice étant agencée entre la couche piézoélectrique et le substrat raidisseur.

20 Le substrat raidisseur comprend avantageusement du saphir, du verre et/ou de la spinelle ($MgAl_2O_4$).

De préférence, la couche semi-conductrice est formée de l'un des matériaux suivants : silicium, germanium, SiGe, SiC, matériau III-V.

De manière particulièrement avantageuse, la couche semi-conductrice comprend au moins un composant électronique. Ledit composant électronique peut en particulier être choisi parmi : un transistor CMOS, un commutateur et un amplificateur de puissance.

Selon un mode de réalisation, le ratio entre l'épaisseur de la couche piézoélectrique et l'épaisseur du substrat raidisseur est inférieur ou égal à 0,125.

Par exemple, l'épaisseur de la couche piézoélectrique est inférieure à 50 μm , de préférence inférieure à 20 μm , de manière encore préférée inférieure à 1 μm , et l'épaisseur du substrat raidisseur est comprise entre 400 et 800 μm .

Selon une forme d'exécution, le substrat comprend une couche diélectrique entre la couche piézoélectrique et la couche semi-conductrice et une couche de piégeage de charges à l'interface entre ladite couche diélectrique et la couche semi-conductrice et/ou à l'interface entre la couche diélectrique et la couche piézoélectrique.

35

Ladite couche de piégeage de charges peut comprendre une couche de silicium polycristallin.

Dans le cas où la couche piézoélectrique est anisotrope et présente donc au moins deux coefficients de dilatation thermique différents dans un plan parallèle à une face principale du substrat, on considère le coefficient de dilatation thermique procurant le plus grand écart par rapport au coefficient de dilatation thermique du substrat raidisseur.

5 L'invention concerne également un dispositif à ondes acoustiques de surface comprenant un substrat tel que décrit ci-dessus et deux électrodes formées de deux peignes métalliques interdigités sur la surface de la couche piézoélectrique.

L'invention concerne également un dispositif à ondes acoustiques de volume
10 comprenant un substrat tel que décrit ci-dessus et deux électrodes agencées de part et d'autre de la couche piézoélectrique.

Un autre objet concerne un procédé de fabrication d'un substrat tel que décrit ci-dessus, caractérisé en ce qu'il comprend :

- le transfert de la couche semi-conductrice sur le substrat raidisseur à partir d'un premier substrat donneur,
- 15 - le transfert de la couche piézoélectrique sur la couche semi-conductrice à partir d'un second substrat donneur.

Selon un mode de réalisation, l'une au moins des étapes de transfert comprend les sous-étapes suivantes :

- formation d'une zone de fragilisation dans le premier, respectivement le second
20 substrat donneur par implantation d'espèces atomiques ;
- collage du premier, respectivement du second substrat donneur sur le substrat raidisseur, respectivement sur la couche semi-conductrice ;
- détachement dudit premier, respectivement second, substrat le long de la zone de fragilisation.

25

BREVE DESCRIPTION DES DESSINS

D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés sur lesquels :

- la figure 1 est une vue de principe en coupe d'un filtre à ondes acoustiques de
30 surface compensé en température,
- la figure 2 est une vue de principe en coupe d'un résonateur à ondes acoustiques de volume compensé en température,
- la figure 3 est un schéma en coupe d'un substrat selon une forme d'exécution de l'invention,
- 35 - la figure 4 est un schéma en coupe d'un filtre à ondes acoustiques de surface compensé en température selon un mode de réalisation de l'invention,
- la figure 5 est un schéma en coupe d'un filtre à ondes acoustiques de surface compensé en température selon une variante de réalisation de l'invention,

- les figures 6A à 6E illustrent des étapes successives de la fabrication d'un substrat selon un mode de réalisation de l'invention.

Pour des raisons de lisibilité des figures, les éléments illustrés ne sont pas nécessairement représentés à l'échelle. Par ailleurs, les éléments désignés par les
5 mêmes signes de référence sur différentes figures sont identiques.

DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L'INVENTION

La figure 1 est une vue de principe d'un filtre à ondes acoustiques de surface.

Ledit filtre comprend une couche piézoélectrique 10 et deux électrodes 12, 13 sous
10 la forme de deux peignes métalliques interdigités déposés sur la surface de ladite couche piézoélectrique. Du côté opposé aux électrodes 12, 13, la couche piézoélectrique repose sur un substrat support 11 destiné à assurer une compensation en température, et dont la structure sera décrite en détail plus bas. La couche piézoélectrique 10 présente de préférence une excellente qualité cristalline pour ne pas engendrer d'atténuation de l'onde
15 de surface. Ladite couche est donc monocristalline. A l'heure actuelle, les matériaux adéquats utilisables industriellement sont le quartz, le LiNbO_3 ou le LiTaO_3 . La couche piézoélectrique 10 est généralement obtenue par découpe d'un lingot de l'un desdits matériaux, la précision requise pour l'épaisseur de ladite couche étant peu importante dans la mesure où les ondes doivent se propager essentiellement à sa surface.

20 La figure 2 est une vue de principe d'un résonateur à ondes acoustiques de volume.

Le résonateur comprend une couche piézoélectrique mince (c'est-à-dire d'épaisseur généralement inférieure à 20 nm) et deux électrodes 12, 13 agencées de part et d'autre de ladite couche piézoélectrique 10. La couche piézoélectrique 10 repose sur un substrat support 11 dont la structure sera décrite en détail plus bas. Pour isoler le résonateur du
25 substrat et éviter ainsi la propagation des ondes dans le substrat, un miroir de Bragg 14 est interposé entre l'électrode 13 et le substrat 11. De manière alternative (non illustrée), cette isolation pourrait être réalisée en ménageant une cavité entre le substrat et la couche piézoélectrique. Ces différentes dispositions sont connues de l'homme du métier et ne seront donc pas décrites en détail dans le présent texte.

30 Pour un dispositif à ondes acoustiques de volume, la couche piézoélectrique 10 présente une épaisseur déterminée et uniforme sur l'ensemble de la couche. En revanche, la qualité cristalline ne revêtant pas une importance particulière pour les performances du résonateur, un matériau piézoélectrique polycristallin est acceptable. La couche piézoélectrique 10 est donc généralement formée par dépôt sur un support (par
35 exemple un substrat de silicium). A l'heure actuelle, les matériaux employés industriellement pour un tel dépôt sont l'AlN, le ZnO et le PZT.

La figure 3 est un schéma en coupe d'un substrat permettant de fabriquer un dispositif à ondes acoustiques de surface ou à ondes acoustiques de volume compensé en température selon une forme d'exécution de l'invention.

Ledit substrat 1 comprend une couche piézoélectrique 10 destinée à recevoir des électrodes pour former un dispositif à ondes acoustiques de surface ou de volume.

Le matériau, la qualité cristalline et l'épaisseur de ladite couche piézoélectrique 10 sont choisis par l'homme du métier en fonction de l'application visée. Les critères de choix sont connus en eux-mêmes et ne nécessitent pas d'être décrits en détail dans le présent texte.

Si le matériau piézoélectrique choisi est anisotrope, celui-ci présente des coefficients de dilatation thermique différents dans des directions différentes.

La couche piézoélectrique 10 est disposée sur un substrat support 11 composite, c'est-à-dire formé d'un empilement de plusieurs couches de matériaux différents.

Ledit substrat support 11 comprend un substrat 110 dit raidisseur dont la fonction, au sein du substrat 1, est d'assurer la rigidité de l'empilement notamment lors de traitements thermiques.

Le substrat raidisseur 110 comprend avantageusement du saphir, du verre et/ou de la spinelle ($MgAl_2O_4$).

Ces matériaux présentent l'avantage de présenter un coefficient de dilatation thermique plus proche du coefficient de dilatation thermique du matériau piézoélectrique que le silicium, ce qui permet une meilleure stabilité en température (jusqu'à 300°C environ) de l'empilement, bien que cette plus grande proximité des coefficients de dilatation thermique pénalise légèrement l'effet de compensation en température.

Le substrat raidisseur 110 présente par ailleurs une épaisseur élevée, typiquement de l'ordre de 400 à 800 μm , qui est bien supérieure à l'épaisseur des autres couches du substrat 1 et notamment bien supérieure à l'épaisseur de la couche piézoélectrique, laquelle est généralement inférieure à 50 μm , de préférence inférieure à 20 μm , et de manière encore préférée inférieure à 1 μm . Ainsi, le comportement en température du substrat raidisseur est prépondérant par rapport à celui des autres couches.

Du fait de la relative proximité entre le coefficient de dilatation thermique du substrat raidisseur 110 et de la couche piézoélectrique 10, les contraintes dues à la différence de coefficients de dilatation thermique lors de traitements thermiques subis par le substrat 1 sont minimisées.

Entre le substrat raidisseur 110 et la couche piézoélectrique 10 est intercalée une couche semi-conductrice 111. Ladite couche semi-conductrice peut comprendre du silicium, du germanium, du SiGe, du SiC, ou encore un matériau de type III-V, tel que GaAs, GaN, InGaN (liste non limitative). Parmi ces matériaux, le germanium et le GaAs

sont moins préférés en raison de leur fragilité. Selon une forme d'exécution préférée de l'invention, la couche semi-conductrice est une couche de silicium.

De manière particulièrement avantageuse, la couche semi-conductrice 111 comprend au moins un composant électronique 112. Ledit composant est fabriqué par des techniques connues dans la microélectronique. Il peut ainsi s'agir d'un transistor CMOS, d'un commutateur (switch), d'un amplificateur de puissance (liste non limitative). Par ailleurs, des vias 113 peuvent être ménagés à l'intérieur de la couche semi-conductrice 111 de manière à permettre à connecter électriquement différents composants. Ces composants et vias sont formés par des techniques conventionnelles en microélectronique qui ne seront pas décrites en détail dans le présent texte.

La couche semi-conductrice 111 est sensiblement plus fine que le substrat raidisseur 110. Ainsi, la couche semi-conductrice 111 présente typiquement une épaisseur comprise entre 10 nm et 2 μm . Par conséquent, même si le matériau de la couche semi-conductrice présente une différence de coefficient de dilatation thermique vis-à-vis du matériau piézoélectrique plus grande que la différence de coefficient de dilatation thermique entre le matériau du substrat raidisseur 110 et le matériau piézoélectrique 10, la couche semi-conductrice 111 est suffisamment fine pour ne pas générer de contrainte mécanique dans la couche piézoélectrique 10 lors d'un traitement thermique.

En outre, par rapport à un substrat massif de saphir, le substrat composite 11 formé du substrat raidisseur 110 de saphir et de la couche semi-conductrice 111 permet l'intégration de composants électroniques en face arrière de la couche piézoélectrique 10.

Selon une forme d'exécution avantageuse mais non impérative, une couche diélectrique 114 est agencée à l'interface entre la couche semi-conductrice 111 et la couche piézoélectrique 10. Une telle couche diélectrique est généralement utilisée pour favoriser le collage de la couche piézoélectrique 10 sur la couche semi-conductrice 111. La couche diélectrique peut être formée, préalablement au collage de la couche piézoélectrique 10 sur la couche semi-conductrice 111, soit sur l'une seule de ces couches, soit sur chacune d'elles (un collage de type oxyde sur oxyde étant réalisé dans ce dernier cas). Dans cette éventualité, une couche de piégeage de charges 115 est réalisée sous la couche piézoélectrique, avantageusement interposée entre la couche diélectrique 114 et la couche piézoélectrique 10 ou entre la couche semi-conductrice 111 et la couche diélectrique 114 afin de piéger les charges électriques présentes qui seraient susceptibles de perturber le fonctionnement des composants électroniques agencés dans la couche semi-conductrice 111. Ladite couche 115 de piégeage peut comprendre par exemple une couche de silicium polycristallin ou amorphe. Toutefois, toute autre couche (ou empilement de couches) remplissant la fonction de piégeage de charges électriques peut être employée.

La figure 4 illustre de manière schématique un filtre à ondes acoustiques de surface formé sur le substrat 1 de la figure 3. A cet effet, des électrodes métalliques 12, 13 ont été déposées sous la forme de deux peignes interdigités sur la surface libre de la couche piézoélectrique 10.

5 Selon une variante d'exécution illustrée à la figure 5, le substrat peut, après formation des électrodes 12, 13 sur la couche piézoélectrique 10, être recouvert d'une couche 15 de diélectrique (typiquement, de l'oxyde de silicium (SiO_2)), selon la technique d'« overlay » mentionnée plus haut. L'épaisseur de la couche diélectrique 15 est typiquement de l'ordre de 100 à 10000 nm.

10 Par rapport au mode de réalisation de la figure 4, la couche diélectrique 15, qui présente un coefficient de dilatation thermique de sens opposé à celui de la couche piézoélectrique 10, permet d'améliorer la compensation en température.

On va maintenant décrire, en référence aux figures 6A à 6E, un procédé de fabrication d'un substrat pour un dispositif à ondes acoustiques de surface ou à ondes
15 acoustiques de volume selon un mode de réalisation non limitatif de l'invention. Le procédé décrit ci-dessous implique un collage puis un amincissement d'un substrat donneur, mais d'autres techniques, telles qu'une approche de type « substrat démontable » comme décrit dans le document FR 2 816 445, pourraient être employées. Un tel substrat « démontable » est réalisé avant la fabrication des composants et contient
20 une zone ou interface de fragilisation permettant la fracture du substrat donneur après l'assemblage sur un substrat raidisseur.

En référence à la figure 6A, on fournit un substrat donneur 116 comprenant la couche semi-conductrice 111 dans laquelle sont avantageusement intégrés des composants électroniques 112 et/ou des vias 113, selon des techniques couramment
25 utilisées en microélectronique.

En référence à la figure 6B, on colle le substrat donneur 116 sur le substrat raidisseur 110, de sorte que la couche semi-conductrice 111 se trouve à l'interface de collage.

En référence à la figure 6C, on amincit le substrat donneur par la face opposée à la
30 couche semi-conductrice 111 de sorte à transférer la couche comprenant la couche 111 sur le substrat raidisseur 110. Ledit amincissement peut être mécanique (de type polissage), chimique (gravure), ou autre. Le cas échéant, on intègre ensuite à ladite couche des composants électroniques et/ou des vias.

En référence à la figure 6D, on fournit un substrat donneur 118 d'un matériau
35 piézoélectrique et l'on forme par implantation d'espèces atomiques dans ledit substrat une zone de fragilisation 119 délimitant une couche piézoélectrique à transférer, à savoir la couche piézoélectrique 10 du substrat final illustré sur la figure 3. Les conditions

d'implantation sont connues dans l'état de la technique, à savoir une dose de l'ordre de 5 à $15E16$ et une énergie comprise entre 20 et 200 keV.

En référence à la figure 6E, on colle le substrat donneur 118 sur l'empilement formé du substrat raidisseur 110 et de la couche semi-conductrice 111, de sorte que la couche
5 semi-conductrice 111 et la couche piézoélectrique 10 soient à l'interface de collage. Comme mentionné plus haut, une couche diélectrique (non illustrée sur la figure 6E) peut être formée au préalable sur l'une et/ou l'autre de ces couches afin de favoriser le collage. Le cas échéant, une couche de piégeage de charges (non illustrée sur la figure 6E) peut
10 être formée entre ladite couche diélectrique et la couche piézoélectrique. Ladite couche de piégeage est avantageusement formée après l'implantation réalisée dans le substrat piézoélectrique 118. Dans ces conditions, un procédé à basse température est requis. Par exemple, une couche de silicium amorphe est déposée sur le substrat piézoélectrique, ou une couche de silicium polycristallin est déposée sur une couche diélectrique formée sur la couche semi-conductrice 111.

15 Dans le cas où l'on souhaite former un dispositif à ondes acoustiques de volume, le collage peut être réalisé par l'intermédiaire d'une couche métallique, ladite couche remplissant alors la fonction d'électrode enterrée dans le dispositif.

Ensuite, on fracture le substrat donneur piézoélectrique 118 le long de la zone de fragilisation 119 de sorte à transférer la couche piézoélectrique 10 sur la couche semi-
20 conductrice 111. Un amincissement de la couche piézoélectrique peut éventuellement être mis en œuvre pour éliminer des défauts liés à l'implantation.

Dans le cas où la couche semi-conductrice ne comprend pas de composants électroniques, le procédé Smart Cut™ peut également être mis en œuvre pour transférer la couche semi-conductrice 111 sur le substrat raidisseur 110. Ce procédé est bien connu
25 de l'homme du métier. En particulier, on forme par implantation d'espèces atomiques une zone de fragilisation dans le substrat donneur 116, de sorte à délimiter une couche à transférer comprenant la couche 111. Cette implantation met généralement en œuvre des atomes d'hydrogène et/ou d'hélium, l'homme du métier étant à même de déterminer la dose et l'énergie d'implantation en fonction du matériau du substrat donneur et de la
30 profondeur à atteindre. Puis, après le collage du substrat donneur sur le substrat raidisseur 110, on détache le substrat donneur le long de la zone de fragilisation, ce détachement pouvant être initié de manière mécanique, thermique, chimique ou autre.

Dans le cas où l'on souhaite fabriquer un dispositif à ondes acoustiques de surface, on dépose ensuite, sur la surface de la couche piézoélectrique 10, des électrodes
35 métalliques sous la forme de deux peignes interdigités.

Dans le cas où l'on souhaite fabriquer un dispositif à ondes acoustiques de volume, une adaptation des étapes décrites ci-dessus doit être effectuée. D'une part, on dépose, avant l'étape de collage illustrée sur la figure 6E, une première électrode sur la surface

libre de la couche piézoélectrique 10 faisant partie du substrat donneur piézoélectrique, cette première électrode se trouvant enterrée dans l'empilement final. Après le transfert de la couche piézoélectrique 10 sur la couche semi-conductrice 111, on dépose une seconde électrode sur la surface libre de la couche piézoélectrique, opposée à la première électrode. D'autre part, pour éviter la propagation des ondes acoustiques dans la couche semi-conductrice 111 et dans le substrat raidisseur 110, on intègre à la couche semi-conductrice 111 un moyen d'isolation pouvant être, par exemple, un miroir de Bragg (comme illustré sur la figure 2) ou une cavité gravée dans la couche semi-conductrice 111.

10

REFERENCES

- [1] Hashimoto et al, Recent Development of Temperature Compensated SAW Devices, Ultrasonics Symposium (IUS), 18-21 Oct. 2011, pp. 79-86, 2011 IEEE International
- 15 FR 2 816 445

REVENDEICATIONS

1. Substrat (1) pour un dispositif à ondes acoustiques de surface ou à ondes acoustiques de volume, comprenant un substrat support (11) et une couche piézoélectrique (10) sur ledit substrat support, caractérisé en ce que le substrat support (11) comprend une couche semi-conductrice (111) sur un substrat raidisseur (110) présentant un coefficient de dilatation thermique plus proche du coefficient de dilatation thermique du matériau de la couche piézoélectrique (10) que celui du silicium, la couche semi-conductrice (111) étant agencée entre la couche piézoélectrique (10) et le substrat raidisseur (110).

2. Substrat selon la revendication 1, caractérisé en ce que le substrat raidisseur (110) comprend du saphir, du verre et/ou de la spinelle ($MgAl_2O_4$).

3. Substrat selon l'une des revendications 1 ou 2, caractérisé en ce que la couche semi-conductrice (111) est formée de l'un des matériaux suivants : silicium, germanium, SiGe, SiC, matériau III-V.

4. Substrat selon l'une des revendications 1 à 3, caractérisé en ce que la couche semi-conductrice (111) comprend au moins un composant électronique (112).

5. Substrat selon la revendication 4, caractérisé en ce que ledit composant électronique (112) est choisi parmi : un transistor CMOS, un commutateur et un amplificateur de puissance.

6. Substrat selon l'une des revendications 1 à 5, caractérisé en ce que le ratio entre l'épaisseur de la couche piézoélectrique (10) et l'épaisseur du substrat raidisseur (110) est inférieur ou égal à 0,125.

7. Substrat selon l'une des revendications 1 à 6, caractérisé en ce que l'épaisseur de la couche piézoélectrique (10) est inférieure à 50 μm , de préférence inférieure à 20 μm , de manière encore préférée inférieure à 1 μm , et l'épaisseur du substrat raidisseur (110) est comprise entre 400 et 800 μm .

8. Substrat selon l'une des revendications 1 à 7, caractérisé en ce qu'il comprend une couche diélectrique (114) entre la couche piézoélectrique (10) et la couche semi-conductrice (111) et une couche (115) de piégeage de charges à l'interface entre ladite

couche diélectrique et la couche semi-conductrice et/ou à l'interface entre la couche diélectrique et la couche piézoélectrique.

5 9. Substrat selon la revendication 8, caractérisé en ce que ladite couche (115) de piégeage de charges comprend une couche de silicium polycristallin.

10 10. Dispositif à ondes acoustiques de surface comprenant un substrat (1) selon l'une des revendications 1 à 9 et deux électrodes (12, 13) formées de deux peignes métalliques interdigités sur la surface de la couche piézoélectrique (10).

11. Dispositif à ondes acoustiques de volume comprenant un substrat (1) selon l'une des revendications 1 à 9 et deux électrodes (12, 13) agencées de part et d'autre de la couche piézoélectrique (10).

15 12. Procédé de fabrication d'un substrat (1) selon l'une des revendications 1 à 9, caractérisé en ce qu'il comprend :

- le transfert de la couche semi-conductrice (111) sur le substrat raidisseur (110) à partir d'un premier substrat donneur (116),
- le transfert de la couche piézoélectrique sur la couche semi-conductrice (111) à 20 partir d'un second substrat donneur (118).

13. Procédé selon la revendication 12, dans lequel l'une au moins des étapes de transfert comprend les sous-étapes suivantes :

- formation d'une zone de fragilisation dans le premier, respectivement le second 25 substrat donneur par implantation d'espèces atomiques ;
- collage du premier, respectivement du second substrat donneur sur le substrat raidisseur, respectivement sur la couche semi-conductrice ;
- détachement dudit premier, respectivement second, substrat le long de la zone de fragilisation.

30




FIGURE 1




FIGURE 2

2 / 4




FIGURE 3




FIGURE 4

FIGURE 5




FIGURE 6A




FIGURE 6B

4 / 4




FIGURE 6C




FIGURE 6D




FIGURE 6E

**RAPPORT DE RECHERCHE
PRÉLIMINAIRE**

établi sur la base des dernières revendications
déposées avant le commencement de la recherche

N° d'enregistrement
national

FA 819369
FR 1563058

DOCUMENTS CONSIDÉRÉS COMME PERTINENTS		Revendication(s) concernée(s)	Classement attribué à l'invention par l'INPI
Catégorie	Citation du document avec indication, des parties pertinentes		
X	EP 2 738 939 A1 (MURATA MANUFACTURING CO [JP]) 4 juin 2014 (2014-06-04) * alinéas [0031] - [0034], [0038]; figure 1 * * alinéas [0082] - [0098]; figures 11,12 *	1,2,10, 12,13	H01L21/18 H01L23/14
X	US 4 019 200 A (ADKINS LARRY R ET AL) 19 avril 1977 (1977-04-19) * colonne 3, ligne 16 - colonne 5, ligne 31; figures 1,2 *	1-4,6,7, 10	
X	US 2015/102705 A1 (IWAMOTO HIDEKI [JP] ET AL) 16 avril 2015 (2015-04-16) * alinéas [0071] - [0074]; figure 1A *	1,2,10	
			DOMAINES TECHNIQUES RECHERCHÉS (IPC)
			H01L H03H
Date d'achèvement de la recherche		Examineur	
18 août 2016		Steiner, Markus	
CATÉGORIE DES DOCUMENTS CITÉS			
<p>X : particulièrement pertinent à lui seul Y : particulièrement pertinent en combinaison avec un autre document de la même catégorie A : arrière-plan technologique O : divulgation non-écrite P : document intercalaire</p>			
<p>T : théorie ou principe à la base de l'invention E : document de brevet bénéficiant d'une date antérieure à la date de dépôt et qui n'a été publié qu'à cette date de dépôt ou qu'à une date postérieure. D : cité dans la demande L : cité pour d'autres raisons & : membre de la même famille, document correspondant</p>			

ANNEXE AU RAPPORT DE RECHERCHE PRÉLIMINAIRE**RELATIF A LA DEMANDE DE BREVET FRANÇAIS NO. FR 1563058 FA 819369**

La présente annexe indique les membres de la famille de brevets relatifs aux documents brevets cités dans le rapport de recherche préliminaire visé ci-dessus.

Les dits membres sont contenus au fichier informatique de l'Office européen des brevets à la date du **18-08-2016**

Les renseignements fournis sont donnés à titre indicatif et n'engagent pas la responsabilité de l'Office européen des brevets, ni de l'Administration française

Document brevet cité au rapport de recherche		Date de publication	Membre(s) de la famille de brevet(s)	Date de publication
EP 2738939	A1	04-06-2014	CN 103718457 A	09-04-2014
			EP 2738939 A1	04-06-2014
			JP 5835329 B2	24-12-2015
			JP W02013018604 A1	05-03-2015
			KR 20140040252 A	02-04-2014
			US 2014139075 A1	22-05-2014
			WO 2013018604 A1	07-02-2013

US 4019200	A	19-04-1977	AUCUN	

US 2015102705	A1	16-04-2015	CN 104380601 A	25-02-2015
			DE 112013003118 T5	02-04-2015
			JP 5835480 B2	24-12-2015
			JP W02013191122 A1	26-05-2016
			US 2015102705 A1	16-04-2015
			WO 2013191122 A1	27-12-2013
