

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-253678

(P2004-253678A)

(43) 公開日 平成16年9月9日(2004.9.9)

(51) Int.Cl.⁷

H01L 21/301

F I

H01L 21/78

L

テーマコード (参考)

審査請求 未請求 請求項の数 5 O L (全 10 頁)

(21) 出願番号 特願2003-43745 (P2003-43745)
 (22) 出願日 平成15年2月21日 (2003.2.21)

(71) 出願人 503121103
 株式会社ルネサステクノロジ
 東京都千代田区丸の内二丁目4番1号
 (71) 出願人 500137943
 日立エル・エス・アイ・テクノロジーズ株式会社
 茨城県ひたちなか市堀口730番地
 (74) 代理人 100080001
 弁理士 筒井 大和
 (72) 発明者 松山 浩治
 茨城県ひたちなか市堀口730番地 日立
 エル・エス・アイ・テクノロジーズ株式会社
 社内

最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法


(57) 【要約】 (修正有)

【課題】半導体ウエハの裏面研削時に研削水の染み込みを防いで異物を低減すると同時に、製品取得数を増やし、パッシベーション膜の露光に2:1マスクを使用して生産性の向上を図ることのできる技術を提供する。

【解決手段】半導体ウエハ1の主面に感光性ポリイミド樹脂(以下P i Qという。)3を形成した後、スクライブライン4のP i Q3を除去する工程と、半導体ウエハ1の表面に表面保護テープを貼着して、半導体ウエハ1の裏面を研削する工程と、スクライブライン4を切断して、個々のチップ2を切り出す工程とを有し、スクライブライン4の一部にP i Q3と同一層からなる土手パターン3aを形成して、土手パターン3aによって半導体ウエハ1の裏面研削時に表面保護テープとスクライブライン4との隙間に研削水が染み込むのを防ぐ。

【選択図】 図2

図 2



【特許請求の範囲】

【請求項 1】

半導体ウエハの主面にパッシベーション膜を形成した後、スクライブラインの前記パッシベーション膜を除去する工程と、前記半導体ウエハの表面に表面保護テープを貼着して、前記半導体ウエハの裏面を研削する工程と、前記スクライブラインを切断して、個々のチップを切り出す工程とを有する半導体装置の製造方法であって、
前記スクライブラインの一部に前記パッシベーション膜と同一層からなる土手パターンを形成することを特徴とする半導体装置の製造方法。

【請求項 2】

半導体ウエハの主面にパッシベーション膜を形成した後、スクライブラインの前記パッシベーション膜を除去する工程と、前記半導体ウエハの表面に表面保護テープを貼着して、前記半導体ウエハの裏面を研削する工程と、前記スクライブラインを切断して、個々のチップを切り出す工程とを有する半導体装置の製造方法であって、
前記パッシベーション膜はポリイミド樹脂膜からなり、前記スクライブラインの一部に前記パッシベーション膜と同一層からなる土手パターンを形成することを特徴とする半導体装置の製造方法。 10

【請求項 3】

半導体ウエハの主面にパッシベーション膜を形成した後、スクライブラインの前記パッシベーション膜を除去する工程と、前記半導体ウエハの表面に表面保護テープを貼着して、前記半導体ウエハの裏面を研削する工程と、前記スクライブラインを切断して、個々のチップを切り出す工程とを有する半導体装置の製造方法であって、
隣り合う 4 つのチップの角があつまったスクライブライン交差領域に上下および左右に前記パッシベーション膜と同一層からなる 4 つの土手パターンを形成することを特徴とする半導体装置の製造方法。 20

【請求項 4】

半導体ウエハの主面にパッシベーション膜を形成した後、スクライブラインの前記パッシベーション膜を除去する工程と、前記半導体ウエハの表面に表面保護テープを貼着して、前記半導体ウエハの裏面を研削する工程と、前記スクライブラインを切断して、個々のチップを切り出す工程とを有する半導体装置の製造方法であって、
隣り合う 4 つのチップの角があつまったスクライブライン交差領域に、それぞれのチップの角を右上左下および左上右下につないだ前記パッシベーション膜と同一層からなる土手パターンを形成することを特徴とする半導体装置の製造方法。 30

【請求項 5】

半導体ウエハの主面にパッシベーション膜を形成した後、スクライブラインの前記パッシベーション膜を除去する工程と、前記半導体ウエハの表面に表面保護テープを貼着して、前記半導体ウエハの裏面を研削する工程と、前記スクライブラインを切断して、個々のチップを切り出す工程とを有する半導体装置の製造方法であって、
隣り合う 4 つのチップの角があつまったスクライブライン交差領域を全て覆う前記パッシベーション膜と同一層からなる土手パターンを形成することを特徴とする半導体装置の製造方法。 40

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、半導体装置の製造技術に関し、特に、半導体ウエハの裏面を研削する工程を有する半導体装置の製造方法に適用して有効な技術に関する。

【0002】

【従来の技術】

半導体装置は、シリコン単結晶からなる半導体ウエハに成膜、リソグラフィ、エッチング、イオン注入等により集積回路を作り込み、さらに半導体ウエハをダイシングしてチップ化する方法で製造されている。半導体ウエハの厚さは、製造工程に必要な強度または剛性 50

などから800～900μm程度が一般的である。しかし、電子機器の軽薄短小化指向に伴いパッケージの薄型化が進んでおり、パッケージに組み込まれる半導体チップの厚さは150～200μm程度が必要とされる。このため、半導体ウエハを所望する厚さに薄くした後、半導体ウエハをスクライブラインと呼ばれる切り代に沿って縦横に切断する方法がとられている。

【0003】

半導体ウエハを薄くするには、通常半導体ウエハの裏面を機械的または化学的に研磨する方法が採られている。具体的にはグラインディング、化学エッチング、ラッピングの3つの方法があるが、生産性が高くまた研削品質も安定していることから主としてグラインディングが用いられている。このグラインディングは、半導体ウエハの表面を樹脂テープ材で保護し、研削装置のステージに半導体ウエハを真空吸着し、ダイヤモンド砥石で半導体ウエハの裏面を研削していく方法である。

10

【0004】

例えば半導体チップの薄厚化を達成する方法として、ウエハの表面側から所定深さの溝を形成した後、この裏面側から研削する半導体チップの製造方法が開示されている（例えば、特許文献1）。

【0005】

また、ウエハ裏面研削時に、基板と、その上に形成された貼着剤層とからなり、引張試験において10%伸張時の応力緩和率が10分後に40%以上となる表面保護シートで半導体ウエハの表面を保護する方法が開示されている（例えば、特許文献2）。

20

【0006】

【特許文献1】

特開平5-335411号公報

【0007】

【特許文献2】

特開2001-127029号公報

【0008】

【発明が解決しようとする課題】

半導体ウエハの裏面を研削する工程では、半導体ウエハの表面保護が不十分であると、集積回路を傷つけたり、汚染させたりして不良の原因となる。このため、半導体ウエハの裏面を研削する前の半導体ウエハの表面に表面保護シートを貼り付けて、半導体ウエハの裏面の研削が行われる。半導体ウエハの裏面を研削した後は、表面保護シートは剥離され、後洗浄、乾燥が行われる。

30

【0009】

ところが、本発明者らが検討したところ、半導体ウエハの裏面研削時に、表面保護シートと半導体ウエハの表面に形成されたスクライブラインとの隙間に研削水が染み込み、異物が発生することが明らかとなった。この対策として、スクライブラインに加えて半導体ウエハ周辺のパッシベーション膜を削除し、半導体ウエハ周辺部に表面保護シートを貼り付けて研削水の染み込みを防止する方法がとられている。しかし、パッシベーション膜を露光する際にはマスキングブレードで露光エリアを限定するため、半導体ウエハの周辺部の製品取得数が減少するという問題がある。また、パッシベーション膜の露光に2：1マスクが使用できない等の不具合も生ずる。

40

【0010】

本発明の目的は、半導体ウエハの裏面研削時の研削水の染み込みを防いで異物を低減すると同時に、製品取得数を増やし、パッシベーション膜の露光に2：1マスクを使用して生産性の向上を図ることのできる技術を提供することにある。

【0011】

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【0012】

50

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

【0013】

本発明は、半導体ウエハの表面にパッシベーション膜を形成した後、スクライブラインのパッシベーション膜を除去する工程と、半導体ウエハの表面に表面保護テープを貼着して、半導体ウエハの裏面を研削する工程と、スクライブラインを切断して、個々のチップを切り出す工程とを有し、スクライブラインの一部にパッシベーション膜と同一層からなる土手パターンを形成し、土手パターンによって半導体ウエハの裏面研削時に表面保護テープとスクライブラインとの隙間に研削水が染み込むのを防ぐものである。

10

【0014】**【発明の実施の形態】**

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

【0015】

本発明の一実施の形態である半導体ウエハの裏面研削方法について図1～図7を用いて説明する。図1は集積回路が作り込まれた半導体ウエハの上面図、図2は図1の領域Aにおける土手パターンの第1の例を示す拡大平面図、図3は図1の領域Aにおける土手パターンの第2の例を示す拡大平面図、図4は図1の領域Aにおける土手パターンの第3の例を示す拡大平面図、図5は図1の領域Bにおける土手パターンの第4の例を示す拡大平面図、図6は半導体ウエハの周辺部のチップ配置図、図7は表面保護テープが貼り付けられたスクライブラインにおけるパッシベーション膜を示す拡大断面図である。

20

【0016】

まず、図1に示すように、半導体ウエハ1のチップ2毎に前工程で集積回路を作り込み、最後に集積回路上をパッシベーション膜、例えば感光性ポリイミド樹脂（以下、P i Qと記す）で覆う。P i Q 3は、例えばスピンナーを用いた塗布法により2～4 μm程度堆積した後、200～400の熱処理を施して脱水重合反応を進めることにより形成される。P i Q 3は、ハンドリング時の傷を防止し、異物の電極配線上への直接接触を防ぐ他、封止を含む外部雰囲気に対するチップ2の保護膜としても機能する。

30

【0017】

次に、半導体ウエハ1を露光装置にセットし、マスクパターンを転写する。各種光源の光を用いて、実パターンの2倍の大きさに作られている2：1マスクを通して縮小投影法で露光を行い、それが終わると次に進むステップ・アンド・リピートで半導体ウエハ1全面を走査する。その後、現像処理、ポストバークを行ってP i Q 3をパターンニングする。なお、P i Q 3はポジ型、ネガ型のどちらであってもよい。ここではP i Q 3を感光性としたが、非感光性P i Qを用いることもできる。この場合は、P i Q上にフォトレジストを塗布した後、露光、現像、ポストバークを行ってフォトレジストパターンを形成し、その後このフォトレジストパターンをマスクとしたエッチングによりP i Qをパターンニングする。

40

【0018】

上記P i Q 3のパターンニングにより、スクライブライン4のP i Q 3が除去され、個々のチップ2はP i Q 3によって覆われる。スクライブライン4とは、ダイシング工程において、半導体ウエハ1をダイシング・ブレード、例えばダイヤモンド砥粒を貼り付けた極薄の円形刃を用いて個々のチップ2に切り分けるために、各チップ2の周囲4辺に設けられた幅50～100 μm程度の切り代である。

【0019】

さらに、本実施の形態では、スクライブライン4の一部にP i Q 3からなる土手パターン3aが形成されている。図2に土手パターン3aの第1の例を示す（図中、網掛けのハッチングはP i Q 3および土手パターン3aを示す）。第1の例では、隣り合う4つのチッ

50

チップ2の角があつまったスクライブライン交差領域(図1中の領域A)に、それぞれのチップ2上を覆うP i Q 3の角を上下および左右につないだ4つの土手パターン3aが形成されている。このようにスクライブライン交差領域に4つの土手パターン3aを上下および左右に形成することにより、後の半導体ウエハ1の裏面研削時に、表面保護テープと半導体ウエハ1表面に形成されたスクライブライン4との隙間に研削水が4方向から染み込むのを防ぐことができる。

【0020】

土手パターン3aの形状は、図2に示した形状の他に、図3に示すように、それぞれのチップ2上を覆うP i Q 3の角を右上左下および左上右下に斜めにつないだ交差形状(第2の例)、図4に示すように、スクライブライン交差領域を全て覆う矩形形状(第3の例)などを例示することができる。 10

【0021】

土手パターン3aはP i Q 3の剥離が生じた場合の影響が少ない箇所、すなわち半導体ウエハ1の最上層配線からなる引き出し電極用のパッドから離れたチップ2の角に設けるのが好ましい。しかし、半導体ウエハ1の周辺部でスクライブライン交差領域がない場所(図1中の領域B)などでは、図5に示すように、スクライブライン4に設けても良い(第4の例)。なお、スクライブライン4に多量のP i Q 3があると、半導体ウエハ1から個々のチップ2を切り出すダイシング工程において、ダイシング・ブレードにP i Q 3が詰まり、生産能率が低下するため、スクライブライン4に設けられる土手パターン3aの幅は小さいことが望ましい。 20

【0022】

また、本実施の形態では、半導体ウエハ1全面に集積回路を形成できるので、P i Q 3のパターニングの際には、露光工程に2:1マスクを用いることができる。図6(a)に本実施の形態である半導体ウエハの周辺部のチップ配置図、図6(b)に発明者が検討した半導体ウエハの周辺部に表面保護テープを貼り付ける場合のチップ配置図を示す。ここでは1ショットで4つのチップを露光する一括感光を例示する。

【0023】

半導体ウエハ1の周辺部に表面保護テープを貼り付ける場合は、その領域にチップ2を形成することができない。このため、図6(b)に示すように、マスキングブレード5を用いて周辺部の露光エリアを限定する必要がある。しかし、このようなマスキングブレード5を用いると、チップ2が形成できる領域も隠されるため、チップ2の取得数が減少する。 30

【0024】

これに対して、本実施の形態では、半導体ウエハ1の裏面研削時に、半導体ウエハ1の周辺部から研削水が染み込んでも、土手パターン3aによって内部への研削水の浸入を防ぐことができるので、図6(a)に示すように、半導体ウエハ1の周辺部までチップ2を形成することができる。さらに、本実施の形態では半導体ウエハ1の周辺部までチップ2を形成できるので、2:1マスクを用いて露光することができる。例えば5:1マスクを用いた場合に1ショットで4チップの露光ができるとすれば、2:1マスクを用いた場合は10(=4チップ×2.5)チップの露光ができる。これらにより生産性の向上を図ることができる。 40

【0025】

次に、半導体ウエハ1の表面に表面保護テープを貼着する。次いで研削機のチャックテーブル等に表面保護テープを介して半導体ウエハ1を固定し、研削水をかけて冷却しながらダイヤモンド砥石で半導体ウエハ1の裏面を研削する。裏面研削方式としては、スルーフィード方式、インフィード方式等の公知の研削方法が採用される。上記土手パターン3aが形成されていないスクライブライン4では、図7に示すように、半導体ウエハ1の裏面研削時に表面保護テープ6とスクライブライン4との隙間7から研削水が染み込むが、上記土手パターン3aが形成されたスクライブライン4では、研削水の染み込みを防ぐことができる。 50

【0026】

次に、研削が終了した後、表面保護テープは剥離される。表面保護テープを剥離する前にケミカルエッチングやCMP (Chemical Mechanical Polishing) を行ってもよい。また必要に応じて表面保護テープを剥離した後に、半導体ウエハ1の表面に対して水洗、プラズマ処理等の洗浄処理が施される。

【0027】

この様な半導体ウエハ1の裏面研削操作において、半導体ウエハ1は、研削前の厚みが800~900 μ m程度であるのに対し、チップ2の種類等に応じて150~200 μ m程度まで研削される。研削する前の厚みは、半導体ウエハ1の口径、種類等により適宜決められ、研削後の厚みは、得られるチップ2のサイズ、回路の種類、用途等により適宜決められる。 10

【0028】

半導体ウエハ1の裏面研削終了後、表面保護テープを付着したまま、必要に応じてケミカルエッチングが行われる。ケミカルエッチングはエッチング液に表面保護テープを貼着した状態で半導体ウエハ1を浸漬する等の方法、または半導体ウエハ1を回転させながら半導体ウエハ1の裏面側にのみ選択的にエッチング液をかける方法等により行われる。このエッチングは、半導体ウエハ1の裏面に生じた歪みの除去、半導体ウエハ1のさらなる薄層化、酸化膜等の除去、電極を裏面に形成する際の前処理等を目的として行われる。エッチング液は、上記目的に応じて適宜選択される。

【0029】

また、半導体ウエハ1の裏面研削終了後、必要に応じてCMPが行われることもある。CMPは、ケミカルエッチング同様、半導体ウエハ1の裏面に生じた歪みの除去、半導体ウエハ1のさらなる薄層化、酸化膜等の除去、電極を裏面に形成する際の前処理等を目的として行われる。 20

【0030】

半導体ウエハ1の裏面研削、ケミカルエッチング、CMP終了後、表面保護テープは半導体ウエハ1の表面から剥離される。なお、次のダイシング工程において、半導体ウエハ1の裏面にダイシング時の固定用粘着フィルムを貼着してから、表面保護テープを剥離する場合もある。表面保護テープを剥離した後の半導体ウエハ1の表面は、必要に応じて洗浄される。洗浄方法としては、水洗浄、溶剤洗浄等の湿式洗浄、またはプラズマ洗浄等の乾式洗浄等が挙げられる。湿式洗浄の場合は、超音波洗浄を併用してもよい。これらの洗浄方法は、半導体ウエハ1の表面の汚染状況により適宜選択される。 30

【0031】

その後、ダイシング工程において、半導体ウエハ1から1個1個のチップ2が切り出される。検査工程で良品と判定されたチップ2は、さらにマウント工程、ボンディング工程、封止工程、仕上げ工程、検査工程等を経て製品化される。

【0032】

このように、本実施の形態によれば、スクライブライン4の一部、例えば隣り合う4つのチップ2の角があつまったスクライブライン交差領域に土手パターン3a (例えばそれぞれのチップ2上を覆うPiQ3の角を上下および左右につないだ4つの土手パターン、それぞれのチップ2上を覆うPiQ3の角を右上左下および左上右下に斜めにつないだ交差形状の土手パターン、またはスクライブライン交差領域を全て覆う矩形形状の土手パターン) を形成することによって、半導体ウエハ1の裏面研削時において表面保護テープとスクライブライン4との隙間7に研削水が4方向から染み込むのを防ぐことができる。さらに半導体ウエハ1の周辺部にも製品チップ2を形成できることから、チップ取得数を増やすことができ、またPiQ3の露光に2:1マスクを使用できるので生産性の向上を図ることができる。 40

【0033】

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変 50

更可能であることは言うまでもない。

【 0 0 3 4 】

例えば、前記実施の形態では、半導体装置の最上層パッシベーション膜に P i Q を用いた場合を説明したが、P i Q 以外の材料からなるパッシベーション膜にも適用することができる。

【 0 0 3 5 】

【 発明の効果 】

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

【 0 0 3 6 】

スクライブラインの一部に土手パターンを形成することによって、半導体ウエハの裏面研削時において表面保護テープとスクライブラインとの隙間に研削水が染み込むのを防ぐことができる。さらに半導体ウエハの周辺部にも製品チップを形成することから、チップ取得数が増加し、また P i Q パターンの感光に 2 : 1 マスクを使用できるので生産性の向上を図ることができる。

10

【 図面の簡単な説明 】

【 図 1 】 本発明の一実施の形態である集積回路が作り込まれた半導体ウエハの上面図である。

【 図 2 】 本発明の一実施の形態である図 1 の領域 A における P i Q パターンの第 1 の例を示す拡大平面図である。

20

【 図 3 】 本発明の一実施の形態である図 1 の領域 A における P i Q パターンの第 2 の例を示す拡大平面図である。

【 図 4 】 本発明の一実施の形態である図 1 の領域 A における P i Q パターンの第 3 の例を示す拡大平面図である。

【 図 5 】 本発明の一実施の形態である図 1 の領域 B における P i Q パターンの第 4 の例を示す拡大平面図である。

【 図 6 】 (a) は本発明の一実施の形態である半導体ウエハの周辺部のチップ配置図、(b) は発明者によって検討された半導体ウエハの周辺部に表面保護テープを貼り付ける場合のチップ配置図である。

【 図 7 】 本発明の一実施の形態である表面保護テープが貼り付けられたパッシベーション膜を示すスクライブラインにおける拡大断面図である。


30

【 符号の説明 】


- 1 半導体ウエハ
- 2 チップ
- 3 ポリイミド樹脂膜
- 3 a 土手パターン
- 4 スクライブライン
- 5 マスキングブレード
- 6 表面保護テープ
- 7 隙間

40


【図 1】




【図 2】




【図 3】





【図 4】



【図 6】




【図 5】



【 図 7 】

図7



フロントページの続き

- (72)発明者 阿部 忠
東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内
- (72)発明者 岩崎 久治
茨城県ひたちなか市堀口730番地 日立エル・エス・アイ・テクノロジーズ株式会社内
- (72)発明者 小室 欣央
茨城県ひたちなか市堀口730番地 日立エル・エス・アイ・テクノロジーズ株式会社内