

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局

(43) 国際公開日  
2017 年 1 月 5 日(05.01.2017)




(10) 国際公開番号  
**WO 2017/002601 A1**

- (51) 国際特許分類:  
*B61L 23/14* (2006.01) *B60L 15/40* (2006.01)  
*B60L 3/00* (2006.01) *B61L 3/12* (2006.01)
- (21) 国際出願番号: PCT/JP2016/067594
- (22) 国際出願日: 2016 年 6 月 13 日(13.06.2016)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:  
特願 2015-132887 2015 年 7 月 1 日(01.07.2015) JP
- (71) 出願人: 株式会社 東芝 (KABUSHIKI KAISHA TOSHIBA) [JP/JP]; 〒1058001 東京都港区芝浦一丁目 1 番 1 号 Tokyo (JP).
- (72) 発明者: 関口 孝公 (SEKIGUCHI Takahiro); 〒1058001 東京都港区芝浦一丁目 1 番 1 号 株式会社 東芝 知的財産室内 Tokyo (JP).
- (74) 代理人: 永井 浩之, 外 (NAGAI Hiroshi et al.); 〒1000005 東京都千代田区丸の内 1 丁目 6 番 6 号 日本生命丸の内ビル 協和特許法律事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーロパ (AM, AZ, BY, KG, KZ, RU, TJ, TM), ユーロパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR),

[続葉有]

(54) Title: ELECTRIC VEHICLE CONTROL DEVICE

(54) 発明の名称: 電気車制御装置



(57) Abstract: An electric vehicle control device in accordance with the present embodiment is provided with an analog signal processing unit for processing analog reception signals received through an antenna. An analog-to-digital converter converts the analog signals from the analog signal processing unit into digital signals. A digital signal processing unit processes the digital signals. A control unit controls the electric vehicle on the basis of the digital signals from the digital signal processing unit. A test signal generation unit transmits an analog test signal, which is different from the analog reception signal in terms of frequency and signal content, to the analog signal processing unit.

(57) 要約: 本実施形態による電気車制御装置は、アンテナを介して受信したアナログ受信信号を処理するアナログ信号処理部を備える。アナログ・デジタル変換部は、アナログ信号処理部からのアナログ信号をデジタル信号へ変換する。デジタル信号処理部は、デジタル信号を処理する。制御部は、デジタル信号処理部からのデジタル信号に基づいて電気車を制御する。試験信号発生部は、周波数または信号内容においてアナログ受信信号と異なるアナログ試験信号をアナログ信号処理部に与える。

WO 2017/002601 A1

OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

## 明 細 書

発明の名称：電気車制御装置

### 技術分野

[0001] 本発明の実施形態は、電気車制御装置に関する。

### 背景技術

[0002] 鉄道に用いられる電気車が安全に走行しかつ停止するために、様々な保安装置や運転支援装置が開発されている。例えば、保安装置として、自動列車停止装置（ＡＴＳ（Automatic Train Stop））および自動列車制御装置（ＡＴＣ（Automatic Train Control））が知られている。また、運転支援装置として、自動運転装置（ＡＴＯ（Automatic Train Operation））、定位置停止装置（ＴＡＳＣ（Train Automatic Stop-position Controller））が知られている。

[0003] これらの保安装置および運転支援装置における電気車制御装置は、地上から受けたアナログ信号を一括でデジタル信号へ変換し、そのデジタル信号に基づいて電気車の制御を行う。このような電気車制御装置の受信部は、自己の健全性を確保し、故障した場合には故障を検知できるように、並列２重系で構成される場合がある。

[0004] しかし、受信部内において、アナログ信号処理部は、アナログ素子で構成されているため特性にばらつきが存在する。従って、アナログ信号処理部を並列２重系にすると、２つのアナログ信号処理部で処理された信号間にばらつきが生じてしまう。このようなアナログ素子の特性ばらつきは故障ではないので、信号処理システムの健全性を判定するための判定基準は、アナログ信号処理部の特性ばらつきを許容するように設定する必要がある。これでは、信号処理システムの健全性を正確に判定することが困難になり、車上受信部の故障を正確に検知することが困難になってしまう。

[0005] また、信号処理システムが故障した場合であっても、電気車が走行不能にならないように、待機２重系が採用される場合がある。しかし、待機２重系

および並列 2 重系の両方を車上受信部に適用すると、合計 4 つの信号処理システムが必要となる。この場合、車上受信部のサイズが大きくなり、その設置面積が大きくなってしまう。

## 先行技術文献

## 特許文献

[0006] 特許文献1：特許第 5 2 0 4 2 0 5 号明細書

## 発明の概要

### 発明が解決しようとする課題

[0007] 信号処理システムの異常を正確に検知することができ、かつ、サイズの小さな電気車制御装置を提供する。

### 課題を解決するための手段

[0008] 本実施形態による電気車制御装置は、アンテナを介して受信したアナログ受信信号を処理するアナログ信号処理部を備える。アナログ・デジタル変換部は、アナログ信号処理部からのアナログ信号をデジタル信号へ変換する。デジタル信号処理部は、デジタル信号を処理する。制御部は、デジタル信号処理部からのデジタル信号に基づいて電気車を制御する。試験信号発生部は、周波数または信号内容においてアナログ受信信号と異なるアナログ試験信号をアナログ信号処理部に与える。

## 図面の簡単な説明

[0009] [図1]本実施形態による電気車制御装置 1（以下、制御装置 1 ともいう）の構成の一例を示すブロック図。

[図2]制御部 4 0 a、4 0 bにおける比較照合動作の一例を示す概念図。

[図3]アナログ受信信号の周波数帯域  $S_{cnt}$  とアナログ試験信号の周波数帯域  $S_{test}$  との関係の一例を示すグラフ。

[図4]アナログ試験信号のパターンを示すグラフ。

[図5]アナログ試験信号のパターンの他の例を示すグラフ。

[図6]変形例によるアナログ受信信号の周波数帯域  $S_{cnt}$  とアナログ試験信

号の周波数帯域 *S t e s t* との関係を示すグラフ。

[図7]変形例によるアナログ試験信号のパターンを示すグラフ。

[図8]第2の実施形態による電気車制御装置2の構成の一例を示すブロック図。

[図9]第3の実施形態による電気車制御装置の動作の一例を示す概念図。

### 発明を実施するための形態

[0010] 以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。

[0011] 図1は、本実施形態による電気車制御装置1（以下、制御装置1ともいう）の構成の一例を示すブロック図である。制御装置1は、鉄道等の電気車に搭載されており、地上子からの信号をアンテナ（例えば、車上子、受電器）95で受信し、トランス90を介して該信号を制御装置1に入力する。制御装置1は、地上子からの信号を処理して制御信号CNTを出力する。制御信号CNTは、電気車を制御するために用いられる。

[0012] 制御装置1は、アナログ信号処理部10と、ADC（Analog to Digital Converter）20と、デジタル信号処理部30a、30bと、制御部40a、40bと、試験信号発生部50と、加算部80とを備えている。尚、図示していないが、制御装置1は、待機2重系として構成されていてもよい。待機2重系は、複数の信号処理システムを設け、一方の信号処理システムが故障した場合に、他方の信号処理システムに切り換えて信号処理を行う構成である。従って、制御装置1が待機2重系として構成される場合、アナログ信号処理部10から制御部40a、40bまでの信号処理システムが2つ並列に接続される。

[0013] アナログ信号処理部10は、アンテナ95で受信したアナログ受信信号および試験信号発生部50からのアナログ試験信号をADC20においてデジタル変換できるようにアナログ処理（例えば、増幅処理、フィルタリング処理）する。

[0014] アナログ・デジタル変換部としてのADC20は、アナログ信号処理部1

0で処理されたアナログ受信信号およびアナログ試験信号をデジタル信号へ変換する。

[0015] デジタル信号処理部30a、30bは、ともにADC20からのデジタル信号を受け取り、該デジタル信号をデジタル処理する。例えば、デジタル信号処理部30a、30bは、デジタル信号をフーリエ変換することによって周波数領域に変換する。さらに、デジタル信号処理部30a、30bは、デジタル信号から或る周波数における信号レベル（信号強度）を取り出して、その周波数や信号レベルを制御部40a、40bへ出力する。例えば、デジタル信号処理部30a、30bは、地上子とアンテナ95との電磁結合したときの共振周波数および共振周波数における信号レベルをデジタル制御信号として制御部40a、40bへ送信する。あるいは、デジタル信号処理部30a、30bは、所定の周波数およびその周波数における信号レベルをデジタル試験信号として制御部40a、40bへ送信する。デジタル制御信号は、電気を制御するための制御信号CNTを生成するために用いられる。デジタル試験信号は、アナログ信号処理部10やADC20の健全性を確認するために用いられる。健全性は、装置が故障しておらず正常に動作していることを意味する。尚、デジタル制御信号およびデジタル試験信号を、まとめて、デジタル信号とも呼ぶ。

[0016] 制御部40a、40bは、デジタル信号処理部30a、30bから受け取った周波数や信号レベルに基づいて制御信号CNTを生成し、あるいは、制御装置1の健全性を確認する。記憶部41a、41bは、正常デジタル試験信号の参照パターンを予め格納している。正常デジタル試験信号の参照パターンは、アナログ信号処理部10、ADC20の健全性を確認する際に用いられ、所定の周波数および所定の信号レベルを有する。

[0017] ここで、本実施形態において、デジタル信号処理を実行するデジタル信号処理部30a、30bおよび制御部40a、40bは、それぞれ複数設けられており、並列2重系を構成している。並列2重系は、2つの同じ信号処理システムを並列に接続し、両方の信号処理システムで処理した信号を比較照

合する（突き合わせる）。比較照合の結果、両方の信号が等しい場合、該2つの信号処理システムは健全であると確認することができる。

[0018] デジタル信号処理部30aおよび制御部40aを第1系とし、デジタル信号処理部30bおよび制御部40bを第2系とすると、第1系と第2系とは同一の構成を有する。即ち、デジタル信号処理部30a、30bは、互いに同一の構成であり、制御部40a、40bも、互いに同一の構成である。また、第1系および第2系は、同一のデジタル信号を受け取る。従って、第1系および第2系がともに正常である場合、第1系および第2系は、デジタル信号を同様に処理し、同一の制御信号CNTを出力するはずである。そこで、制御部40aまたは40bは、制御部40aにおけるデジタル信号の周波数や信号レベルと制御部40bにおけるデジタル信号の周波数や信号レベルとを比較照合する（付き合わせる）。これにより、制御部40a、40bにおけるデジタル信号の周波数や信号レベルがほぼ同一である場合には、第1系および第2系がともに正常であることが分かる。制御部40a、40bにおけるデジタル信号の周波数や信号レベルが大きく異なる場合には、第1系または第2系が異常を有していることが分かる。これにより、制御部40a、40bは、デジタル信号処理部30a、30b以降の構成の健全性を確認することができる。以下、デジタル信号処理を実行するデジタル信号処理部30a、30bおよび制御部40a、40bを、まとめてデジタル信号処理システムともいう。

[0019] 一方、アナログ信号処理を実行するアナログ信号処理部10およびADC20は、並列2重系にはなっておらず、1つの系で構成されている。これは、デジタル信号処理部30a、30bに入力されるデジタル信号を同一にするためである。

[0020] もし、アナログ信号処理部10およびADC20も並列2重系で構成されている場合、上述の通り、アナログ素子の特性ばらつきによって、2つのアナログ受信信号間にばらつきが生じてしまう。アナログ受信信号がばらつくと、ADC20から出力されるデジタル制御信号の変化のタイミング等がば

らつく。この場合、デジタル信号処理部 30 a、30 b に入力されるデジタル信号を同一にすることができず、上記デジタル信号処理システムの健全性を正確に確認することが困難になってしまう。

[0021] これに対し、本実施形態では、アナログ信号処理部 10 および ADC 20 は、1 つの系で構成されているので、デジタル信号処理部 30 a、30 b に入力されるデジタル信号を同一信号（共通信号）にすることができる。これにより、制御部 40 a、40 b は、上記デジタル信号処理システムの健全性を正確に確認することができる。以下、アナログ信号処理を実行するアナログ信号処理部 10 および ADC 20 を、まとめてアナログ信号処理システムともいう。

[0022] 試験信号発生部 50 は、制御部 40 a または 40 b からの命令を受けて、アナログ試験信号を加算器 80 へ出力する。アナログ試験信号は、アナログ信号処理システムの故障を検知するために用いられる信号であり、アナログ受信信号とともにアナログ信号処理システムおよびデジタル信号処理システムで処理される。

[0023] 試験信号発生部 50 は、デジタル試験信号発生部 51 と、DAC (Digital to Analog Converter) 52 と、アナログ試験信号出力部 53 とを含む。デジタル試験信号発生部 51 は、制御部 40 a または 40 b からの命令を受けてデジタル試験信号を発生する。デジタル試験信号は、所定の周波数において所定のレベル（信号強度）をデジタル値で示す信号である。DAC 52 は、デジタル試験信号をアナログへ変換しアナログ試験信号を出力する。アナログ試験信号出力部 53 は、DAC 52 からのアナログ試験信号を受け取り、このアナログ試験信号を増幅して加算器 80 へ出力する。アナログ試験信号は、デジタル試験信号に基づいて所定の周波数において所定のレベル（信号強度）を有する信号になる。デジタル試験信号およびアナログ試験信号の周波数および信号レベルは、予め設定されており、制御部 40 a、40 b に格納されている。

[0024] 加算器 80 は、トランス 90 とアナログ信号処理部 10 の入力部とに間、

並びに、試験信号発生部 50 の出力とアナログ信号処理部 10 の入力部との間に設けられている。加算器 80 は、試験信号発生部 50 からのアナログ試験信号を、アンテナ 95 からのアナログ受信信号に付加して、アナログ信号処理部 10 へ出力する。以下、アナログ受信信号およびアナログ試験信号をまとめて、アナログ信号とも呼ぶ。アナログ信号は、アナログ信号処理システムで処理されてデジタル信号へ変換される。このとき、アナログ試験信号は、アナログ受信信号と区別されることなく同時に処理され、ADC 20 でデジタル信号へ変換される。デジタル信号は、デジタル信号処理部 30 a、30 b へ出力される。デジタル信号処理部 30 a、30 b は、デジタル信号をフーリエ変換することによって周波数領域に変換し、デジタル信号からデジタル制御信号およびデジタル試験信号を抜き出す。

[0025] 制御部 40 a、40 b は、デジタル制御信号に基づいて制御信号 CNT を出力し、デジタル試験信号に基づいてアナログ信号処理システムの健全性を確認する。

[0026] ここで、アナログ信号処理システムの健全性の確認について説明する。

[0027] アナログ信号処理部 10 および ADC 20 の利得等の特性は予め判明している。従って、アナログ信号処理システムおよびデジタル処理システムが正常に動作している場合、アナログ信号処理システムおよびデジタル処理システムによって処理されたデジタル試験信号は、所定の周波数において所定のレベル（信号強度）を有するはずである。以下、正常動作時におけるデジタル試験信号を正常デジタル試験信号という。記憶部 41 a、41 b は、正常デジタル試験信号の参照パターンを予め格納しており、それぞれデジタル信号処理部 30 a、30 b からのデジタル試験信号と比較する。尚、正常デジタル試験信号の参照パターンは、正常動作時に実際にアナログ試験信号をアナログ信号処理部 10、ADC 20 等に入力することによって得られたデジタル試験信号を用いて設定してもよい。あるいは、正常デジタル試験信号の参照パターンは、統計的に得られた平均的な正常デジタル試験信号を用いて複数の制御装置 1 に共通に設定してもよい。

[0028] デジタル信号処理部30a、30bからのデジタル試験信号と正常デジタル試験信号の参照パターンとのレベル差（信号強度差または利得差）が所定値未満である場合には、制御部40a、40bは、アナログ信号処理部10およびADC20が正常に動作していると判断する。

[0029] 一方、デジタル信号処理部30a、30bからのデジタル試験信号と正常デジタル試験信号の参照パターンとの差（信号強度差または利得差）が所定値以上である場合には、制御部40a、40bは、アナログ信号処理部10またはADC20が正常に動作しておらず、いずれかの構成に異常が発生しているものと判断する。このように、本実施形態による制御装置1は、アナログ信号処理システムを並列2重系にすること無く、試験信号を用いてアナログ信号処理システムの健全性を確認することができる。

[0030] 尚、デジタル信号処理システムについては、上記並列2重系によってその健全性を確認可能であるので、デジタル試験信号は、アナログ信号処理システムの健全性の確認のために用いられる。即ち、並列2重系によってデジタル信号処理システムの健全性が確保されている限り、デジタル試験信号は、アナログ信号処理システムの健全性を確認するために用いられればよい。

[0031] 次に、異常や故障を検知するための比較照合動作について説明する。

[0032] 図2（A）～図2（D）は、制御部40a、40bにおける比較照合動作の一例を示す概念図である。

[0033] 図2（A）は、レジスタに格納されている正常デジタル試験信号の参照パターンを示している。正常デジタル試験信号の参照パターンは、予め記憶部41a、41bに格納されている。制御部40a、40bは、この正常デジタル試験信号の参照パターンに基づいて試験信号発生部50から所定のアナログ試験信号を発生させる。

[0034] ADDRESSは、書込みレジスタのアドレスを示し、DATAは、アナログ試験信号のレベルを示す。DATAはアナログ試験信号のレベルを示す。例えば、DATAが1である場合、アナログ試験信号のレベルは、-40dBvである。DATAが2である場合、アナログ試験信号のレベルは、-

35 dBvである。DATAが3である場合、アナログ試験信号のレベルは、-30 dBvである。このように、DATAの数値が1増大するごとに、アナログ試験信号のレベルは、5 dBvずつ増加している。即ち、DATAの数値が変化するごとに、アナログ試験信号のレベルは変化する。

[0035] また、各ADDRESSのDATAは、ADDRESSの順番に読み出される。読み出される時間間隔は、所定の時間間隔（例えば、50 ms）に設定されている。従って、例えば、各ADDRESSに示すDATAが50 msの間隔で読み出され実行される場合、アナログ試験信号のレベルは、50 msごとに、3（例えば、-30 dBv）、0（例えば、-45 dBv）、0（例えば、-45 dBv）、3（例えば、-30 dBv）、0（例えば、-45 dBv）と変化する。このように、制御部40a、40bは、正常デジタル試験信号の参照パターンに基づいて試験信号発生部50からアナログ試験信号を発生させることができる。

[0036] 勿論、ADDRESSとDATAとの対応関係、ADDRESSの数値の設定、DATAの数値の設定、および、アナログ試験信号のレベルの設定はいずれも限定されず任意である。

[0037] 図2（B）～図2（D）は、図2（A）に示す参照パターンに従って生成されたアナログ試験信号を入力して得られたデジタル試験信号の結果パターンを示す。アナログ試験信号の発生からデジタル試験信号の格納までには或る程度の時間（以下、遅延時間ともいう）がかかる。このような遅延時間を考慮して、制御部40a、40bは、図2（A）の参照パターンのADDRESS 1～5のDATAと図2（B）の結果パターンのADDRESS 2～6のDATAとをそれぞれ比較する。

[0038] 例えば、参照パターンのADDRESS + 1 以内においてDATAの±1が許容範囲と仮定すると、図2（B）の結果パターンは、図2（A）の参照パターンに対して許容範囲内であるため、制御部40a、40bは、アナログ信号処理システムが正常であると判断する。

[0039] 一方、図2（C）の結果パターンは、図2（A）の参照パターンに対して

許容範囲外であるため、制御部40a、40bは、アナログ信号処理システムが異常であると判断する。

[0040] 図2(D)の結果パターンは、遅延時間が長いため、図2(A)の参照パターンに対して許容範囲外となっている。この場合も、制御部40a、40bは、アナログ信号処理システムが異常であると判断する。

[0041] アナログ信号処理システムを異常と判断した場合、制御部40a、40bは、電気車の乗務員用のモニタに警告を表示したり、警報を発する。あるいは、制御部40a、40bは、電気車のブレーキを制御したり、電気車の外部（地上子等）へその旨を送信してもよい。

[0042] 次に、アナログ受信信号およびアナログ試験信号の周波数帯域について説明する。

[0043] 図3は、アナログ受信信号の周波数帯域S<sub>cnt</sub>とアナログ試験信号の周波数帯域S<sub>test</sub>との関係の一例を示すグラフである。このグラフにおいて、縦軸は、信号レベル（信号強度または利得）を示す。横軸は、周波数を示す。尚、デジタル制御信号およびデジタル試験信号は、アナログ受信信号およびアナログ試験信号とは形式的に異なるものの、それぞれアナログ受信信号およびアナログ試験信号と同様の特性（周波数、信号レベル）を示している。従って、デジタル受信信号およびデジタル試験信号の周波数帯域についての図示は省略している。

[0044] アナログ受信信号の取り得る周波数帯域S<sub>cnt</sub>は、規格等により規定されている。これに対し、アナログ試験信号の周波数帯域S<sub>test</sub>は、アナログ受信信号の周波数帯域S<sub>cnt</sub>の高域側または低域側に設定されており、アナログ試験信号のピーク周波数F<sub>p</sub>は、アナログ受信信号の周波数帯域S<sub>cnt</sub>の近傍かつ外側にある。例えば、図3においては、アナログ試験信号のピーク周波数F<sub>p</sub>は、アナログ受信信号の周波数帯域S<sub>cnt</sub>の最大値F<sub>max</sub>の近傍にあり、かつ、最大値F<sub>max</sub>のよりも大きい（F<sub>p</sub>>F<sub>max</sub>）。ピーク周波数F<sub>p</sub>が最大値F<sub>max</sub>よりも大きいことによって、制御部40a、40bは、デジタル信号処理後に、デジタル制御信号とデジタ

ル試験信号との周波数の相違によってそれらを区別することができる。また、ピーク周波数 $F_p$ は最大値 $F_{max}$ を超えているものの、最大値 $F_{max}$ の近傍にある。これにより、制御部40a、40bは、アナログ受信信号に近い周波数を有するアナログ試験信号を用いて、アナログ信号処理システムを試験し、その健全性を正確に確認することができる。なお、図示していないが、アナログ試験信号のピーク周波数 $F_p$ がアナログ受信信号の周波数帯域 $S_{cnt}$ の低域側に設定されている場合、アナログ試験信号のピーク周波数 $F_p$ は、アナログ受信信号の周波数帯域 $S_{cnt}$ の最小値 $F_{min}$ の近傍にあり、かつ、最小値 $F_{min}$ のよりも小さい( $F_p < F_{min}$ )。ピーク周波数 $F_p$ が最小値 $F_{min}$ よりも小さいことによって、制御部40a、40bは、デジタル信号処理後に、デジタル制御信号とデジタル試験信号との周波数の相違によってそれらを区別することができる。また、ピーク周波数 $F_p$ は最小値 $F_{min}$ を下回るものの、最小値 $F_{min}$ の近傍にある。これにより、制御部40a、40bは、アナログ受信信号に近い周波数を有するアナログ試験信号を用いて、アナログ信号処理システムを試験し、その健全性を正確に確認することができる。

[0045] さらに、アナログ受信信号の周波数帯域 $S_{cnt}$ 内におけるアナログ試験信号の強度は、アナログ受信信号のノイズレベル（熱雑音レベル） $N_L$ 以下になるようにする。例えば、図3において、最大値 $F_{max}$ 以下の周波数においてアナログ試験信号の強度は、アナログ受信信号のノイズレベル $N_L$ 以下になっている。これにより、アナログ試験信号が、アナログ受信信号に与える影響を可及的に小さくすることができる。

[0046] このように、本実施形態では、アナログ試験信号のピーク周波数 $F_p$ は、アナログ受信信号の周波数帯域 $S_{cnt}$ の近傍かつ外側にある。さらに、アナログ受信信号の周波数帯域 $S_{cnt}$ におけるアナログ試験信号の強度は、アナログ受信信号のノイズレベル $N_L$ 以下である。これにより、制御部40a、40bは、アナログ受信信号に影響を与えることなく、アナログ受信信号に近い周波数を用いて、アナログ信号処理システムの健全性を正確に確認

することができる。

[0047] 次に、アナログ試験信号のパターンについて説明する。

[0048] 図4は、アナログ試験信号のパターンを示すグラフである。このグラフの縦軸は、アナログ試験信号の信号レベル（信号強度または利得）を示す。横軸は、時間を示す。このグラフのアナログ試験信号は、アナログ信号処理部10を経てADC20に入力される際の信号からアナログ試験信号を抜き出したものである。従って、加算器80において加算されるアナログ試験信号にノイズNが含まれている場合がある。尚、アナログ試験信号のパターンは、試験信号発生部50が制御部40bまたは40aの命令を受けて生成する。

[0049] 図4に示すように、アナログ試験信号は、周期的に所定の信号レベルのパターンで出力されている。尚、 $t_1$ 以前、 $t_2 \sim t_3$ 、 $t_4 \sim t_5$ は、アナログ試験信号の信号レベルがゼロ（即ち、アナログ試験信号が出力されていない）期間である。従って、アナログ信号処理部10が正常であり、かつ、ノイズNが無い場合には、 $t_1$ 以前、 $t_2 \sim t_3$ 、 $t_4 \sim t_5$ における信号レベルは、閾値 $S_{th}$ 以下である。閾値 $S_{th}$ は、制御部40a、40bが信号として検知する最低信号レベルを示す。また、アナログ受信信号の取り得る信号レベルは、規格等により規定されている。従って、閾値 $S_{th}$ は、アナログ受信信号の取り得る信号レベルの規格の下限と言ってもよい。

[0050] まず、時間 $t_1 \sim t_2$ において、アナログ試験信号は、信号レベルの規格の下限（閾値 $S_{th}$ ）より大きい、該下限に近い信号レベル（第1信号強度）を有する。次に、 $t_2 \sim t_3$ において、アナログ試験信号の信号レベルがゼロとなる。次に、 $t_3 \sim t_4$ において、アナログ試験信号は、信号レベルの規格の上限より小さい、該上限に近い信号レベル（第2信号強度）を有する。次に、 $t_4 \sim t_5$ において、アナログ試験信号の信号レベルがゼロとなる。このように、アナログ試験信号は、信号レベルの規格の範囲内において、下限近傍の第1信号強度を有する信号と上限近傍の第2信号強度を有する信号とを周期的に繰り返す。これにより、制御部40aまたは40bは

、受信信号レベルの規格の範囲のほぼ全体において、アナログ信号処理システムの健全性を確認することができる。即ち、アナログ信号処理システムの広範囲にわたるダイナミックレンジの健全性を確認することができる。

[0051] 尚、 $t_2 \sim t_3$ において、ノイズNが発生している。ノイズNは、アナログ信号処理システムの故障とは異なるため、制御部40a、40bは、ノイズNを取り除いて判断する必要がある。例えば、ノイズは、通常、過渡的に短時間だけ発生し、アナログ信号処理システムの故障は継続的に異常信号を発生させる。従って、制御部40a、40bは、ノイズの発生期間（ノイズのレベルが閾値 $S_{th}$ を超えている期間）に基づいてノイズを判断してもよい。例えば、ノイズ許容期間（例えば、約10ms）を予め設定し、制御部40a、40bは、異常信号の発生期間がノイズ許容期間以下である場合、その異常信号をノイズと判断する。制御部40a、40bは、ノイズと判断された異常信号についてはアナログ信号処理システムの健全性の判断に用いない。これにより、アナログ試験信号にノイズが含まれたとしても、制御部40a、40bは、アナログ信号処理システムの健全性を正確に判断することができる。

[0052] 図5は、アナログ試験信号のパターンの他の例を示すグラフである。図5に示すアナログ試験信号は、アナログ受信信号の規格の下限と上限との間のいずれかの（中間の）信号強度（以下、標準信号強度ともいう）を有する。アナログ試験信号は、標準信号強度を周期的に繰り返す。例えば、時間 $t_{11} \sim t_{12}$ において、アナログ試験信号は、標準信号強度を有する。次に、 $t_{12} \sim t_{13}$ において、アナログ試験信号の信号レベルがゼロとなる。その後、アナログ試験信号は、 $t_{11} \sim t_{13}$ の信号パターンを繰り返す。このように、アナログ試験信号は、受信信号レベルの規格の範囲の上限と下限との間にある標準信号強度を周期的に繰り返してもよい。このようなアナログ試験信号のパターンであっても、アナログ信号処理システムの健全性を確認することができる。

[0053] 尚、 $t_{11}$ 以前において、ノイズN1が発生しており、 $t_{11} \sim t_{12}$ に

において、ノイズ $N_2$ が発生している。ノイズ $N_1$ 、 $N_2$ の判断は、図4を参照して説明したノイズ $N$ の判断と同様でよい。従って、ノイズ $N_1$ 、 $N_2$ の発生期間（ノイズの信号強度が閾値 $S_{th}$ を超えている期間）がノイズ許容期間以下の場合、制御部40a、40bは、ノイズ $N_1$ 、 $N_2$ をアナログ信号処理システムの健全性の判断に用いない。これにより、アナログ試験信号にノイズ $N_1$ 、 $N_2$ が含まれたとしても、制御部40a、40bは、アナログ信号処理システムの健全性を正確に判断することができる。

[0054] （変形例）

図6は、変形例によるアナログ受信信号の周波数帯域 $S_{cnt}$ とアナログ試験信号の周波数帯域 $S_{test}$ との関係を示すグラフである。このグラフにおいて、縦軸は、信号レベル（信号強度または利得）を示す。横軸は、周波数を示す。尚、デジタル制御信号およびデジタル試験信号は、アナログ受信信号およびアナログ試験信号に対して形式的に異なるものの、それぞれアナログ受信信号およびアナログ試験信号と同様の特性（周波数、信号レベル）を示す。

[0055] 図6において、アナログ試験信号は、2つの周波数帯域を用いて送信されている。アナログ試験信号の周波数帯域 $S_{test\_H}$ は、図3に示すアナログ試験信号と同様に、アナログ受信信号の周波数帯域 $S_{cnt}$ の高域側に設定されており、アナログ試験信号のピーク周波数（第1周波数） $F_{p\_H}$ は、アナログ受信信号の周波数帯域 $S_{cnt}$ の近傍かつ外側にある。例えば、アナログ試験信号のピーク周波数 $F_{p\_H}$ は、アナログ受信信号の周波数帯域 $S_{cnt}$ の最大値 $F_{max}$ の近傍にあり、かつ、最大値 $F_{max}$ のよりも大きい（ $F_{p\_H} > F_{max}$ ）。ピーク周波数 $F_p$ が最大値 $F_{max}$ よりも大きいことによって、制御部40a、40bは、デジタル信号処理後に、デジタル制御信号とデジタル試験信号との周波数の相違によってそれらを区別することができる。また、ピーク周波数 $F_{p\_H}$ は最大値 $F_{max}$ を超えているものの、最大値 $F_{max}$ の近傍にある。これにより、制御部40a、40bは、アナログ受信信号に近い周波数を用いて、アナログ信号処理シス

テムを試験し、その健全性を正確に確認することができる。

[0056] 一方、アナログ試験信号の周波数帯域  $S_{test\_L}$  は、アナログ受信信号の周波数帯域  $S_{cnt}$  の低域側に設定されており、アナログ試験信号のピーク周波数  $F_{p\_L}$  は、アナログ受信信号の周波数帯域  $S_{cnt}$  の近傍かつ外側にある。例えば、アナログ試験信号のピーク周波数（第2周波数）  $F_{p\_L}$  は、アナログ受信信号の周波数帯域  $S_{cnt}$  の最小値  $F_{min}$  の近傍にあり、かつ、最小値  $F_{min}$  のよりも小さい（ $F_{p\_L} < F_{min}$ ）。ピーク周波数  $F_{p\_L}$  が最小値  $F_{min}$  よりも小さいことによって、制御部 40a、40b は、デジタル信号処理後に、デジタル制御信号とデジタル試験信号との周波数の相違によってそれらを区別することができる。また、ピーク周波数  $F_{p\_L}$  は最小値  $F_{min}$  を下回っているものの、最小値  $F_{min}$  の近傍にある。これにより、制御部 40a、40b は、アナログ受信信号に近い周波数を用いて、アナログ信号処理システムを試験し、その健全性を正確に確認することができる。

[0057] さらに、アナログ受信信号の周波数帯域  $S_{cnt}$  内におけるアナログ試験信号の強度は、アナログ受信信号のノイズレベル（熱雑音レベル）  $N_L$  以下になるようにする。例えば、図6において、最小値  $F_{min}$  ～最大値  $F_{max}$  の周波数帯域におけるアナログ試験信号の強度は、アナログ受信信号のノイズレベル  $N_L$  以下になっている。これにより、アナログ試験信号が、アナログ受信信号に与える影響を可及的に小さくすることができる。

[0058] このように、アナログ試験信号の周波数がアナログ受信信号の周波数帯域  $S_{cnt}$  の両側にある2つの周波数帯域  $S_{test\_L}$ 、 $S_{test\_H}$  に設定されている。これにより、アナログ受信信号の高帯域側におけるアナログ信号処理システムの健全性だけでなく、アナログ受信信号の低帯域側におけるアナログ信号処理システムの健全性をも確認することができる。周波数帯域  $S_{test\_L}$  と周波数帯域  $S_{test\_H}$  とにおいて、アナログ信号処理システムの健全性が確認された場合、制御部 40a、40b は、周波数帯域  $S_{test\_L}$  と周波数帯域  $S_{test\_H}$  との間の周波数帯域  $S_{cnt}$

t の全体においても、アナログ信号処理システムは健全であると推測できる。

[0059] 図7は、変形例によるアナログ試験信号のパターンを示すグラフである。本変形例では、アナログ試験信号は、周波数帯域（第1周波数）S t e s t \_\_Hおよび周波数帯域（第2周波数）S t e s t \_\_Lのそれぞれにおいて或る信号強度（例えば、標準信号強度）を周期的に繰り返す。しかし、アナログ試験信号は、周波数帯域S t e s t \_\_Lと周波数帯域S t e s t \_\_Hとにおいて別々のタイミングで交互に立ち上がっている。例えば、周波数帯域S t e s t \_\_Lのアナログ試験信号は、時間t 23～t 24、t 27～t 28において標準信号強度を有し、標準信号強度になる周期は、t 23～t 27である。一方、周波数帯域S t e s t \_\_Hのアナログ試験信号は、時間t 21～t 22、t 25～t 26において標準信号強度を有し、標準信号強度になる周期は、t 21～t 25である。即ち、周波数帯域S t e s t \_\_Lのアナログ試験信号の発生周期と周波数帯域S t e s t \_\_Hのアナログ試験信号の発生周期とは、互いに半周期ずつつづれている。これにより、A D C 20のアンプが飽和することを抑制できる。

[0060] また、制御部40a、40bは、周波数帯域S t e s t \_\_Hおよび周波数帯域S t e s t \_\_Lの両方において、アナログ信号処理システムの健全性を確認することができる。周波数帯域S t e s t \_\_Lのアナログ試験信号と周波数帯域S t e s t \_\_Hのアナログ試験信号とが互いに半周期ずつつづけているので、制御部40a、40bは、比較的短い周期でアナログ信号処理システムの故障を頻繁に検出することができる。即ち、故障検出のデューティ比を高くすることができる。さらに、本変形例では、制御部40a、40bによるアナログ信号処理システムの故障検知の周期を、保安装置または運転支援装置の仕様において規定されている故障検知周期よりも短くすることができる。これにより、制御部40a、40bは、アナログ信号処理システムの故障を、仕様で規定された故障検知周期以内に検知し、それに応じて、電気車のモニタ（図示せず）へ警告を表示したり、あるいは、ブレーキを制御するこ

とができる。

[0061] (第2の実施形態)

図8は、第2の実施形態による電気車制御装置2の構成の一例を示すブロック図である。第2の実施形態は、デジタル信号処理部30aがビットモニタ32を備えている点で第1の実施形態と異なる。第2の実施形態のその他の構成は、第1の実施形態の対応する構成と同様でよい。デジタル信号処理部30aは、例えば、1チップのFPGA(Field Programmable Gate Array)で構成されており、入力部31と、フィルタ処理部33と、出力部34とを備えている。制御部40aは、VMEバスを介して出力部34と通信可能に接続されている。制御部40aは、例えば、1チップのCPUで構成されてもよい。尚、図8では、便宜的に、デジタル信号処理部30aおよび制御部40aを図示し、デジタル信号処理部30bおよび制御部40bの図示を省略している。尚、デジタル信号処理部30bは、デジタル信号処理部30aと同様に1チップのFPGAで構成されてよい。制御部40bは、制御部40aと同様に1チップのCPUで構成されてよい。

[0062] ビットモニタ32は、入力部31内に設けられており、ADC20からのデジタル試験信号のビットを監視する。試験信号発生部50は、電気車の走行中および停車中において、アナログ試験信号を周期的に繰り返し出力する。従って、ビットモニタ32は、アナログ試験信号の入力周期と同じかそれ以上に長い周期でデジタル制御信号のビット変化を監視する。

[0063] もし、アナログ信号処理システムが正常に動作している場合、デジタル制御信号のビットは、アナログ試験信号の周期的な変化に伴って変化するはずである。しかし、もし、デジタル制御信号のビットが所定期間(アナログ試験信号の周期)以上にわたって変化せず、固定されている場合、アナログ信号処理システムが故障している可能性が高い。この場合、デジタル信号処理部30a、30bは、エラー信号を制御部40a、40bに出力する。制御部40a、40bは、エラー信号を受けた場合にアナログ信号処理システムが異常であると判断してもよい。

[0064] また、電気車の走行中において、ビットモニタ 3 2 は、デジタル試験信号に代えて、あるいはデジタル試験信号とともにデジタル制御信号のビットを監視してもよい。デジタル制御信号のビットは、電気車の停止中においては固定され得るが、電気車の走行中においては頻繁に変動するからである。よって、電気車の走行中において、ビットモニタ 3 2 は、デジタル制御信号のビットを監視することによってアナログ信号処理システムの異常を判断してもよい。

[0065] このように、ビットモニタ 3 2 によってデジタル試験信号またはデジタル制御信号のビットを監視し、制御部 4 0 a、4 0 b は、デジタル試験信号またはデジタル制御信号のビットの固定時間に基づいて、アナログ信号処理システムの異常を判断してもよい。これにより、第 2 の実施形態は、A D C 2 0 の健全性を簡便に確認することができる。

[0066] 上記ビットモニタ 3 2 によるビットの監視とともに、制御部 4 0 a、4 0 b における比較照合動作を実行すれば、第 2 の実施形態は、第 1 の実施形態の効果をも得ることができる。

[0067] (第 3 の実施形態)

図 9 は、第 3 の実施形態による電気車制御装置の動作の一例を示す概念図である。

[0068] 例えば、トランスポンダ式 A T S では、F S K (Frequency Shift Keying) 方式を用いているため、制御信号の周波数帯域幅をバンドパスフィルタにて制限している場合がある。この場合、アナログ試験信号の周波数は、アナログ受信信号の周波数帯域外に設定することが困難である。

[0069] そこで、第 3 の実施形態では、アナログ試験信号の周波数をアナログ受信信号の周波数帯域内に設定し、信号の内容 (電文) において区別する。例えば、アナログ試験信号の電文は、アナログ受信信号で使用され得ない (意味の無い) 電文とし、アナログ受信信号の電文と必ず相違させる。より詳細には、アナログ試験信号の電文として、同一文字の羅列が考えられる。第 3 の実施形態の制御装置の構成は、第 1 または第 2 の実施形態の制御装置のい

れかの構成と同様でよい。

[0070] 例えば、アナログ受信信号が受信されていない期間では、試験信号発生部 50 は、アナログ試験信号を間欠的に一定周期で出力する。制御部 40 a、40 b は、第 1 または第 2 の実施形態と同様に、アナログ試験信号に対応するデジタル試験信号によってアナログ信号処理システムの健全性を確認することができる。

[0071] 一方、アナログ受信信号が受信されている期間に、アナログ試験信号がアナログ受信信号に付加されると、アナログ受信信号の電文が復調できないおそれがある。しかし、通常、アナログ受信信号が送信される際には、同一内容の電文が連続して 4 つ送信される。制御部 40 a、40 b は、連続した 4 つの電文のうち 2 つの電文が正確に復調できた場合にその電文を採用する。これは、 $4C_2$  検定と呼ばれている。

[0072] そこで、 $4C_2$  検定を利用して、アナログ試験信号と異なるアナログ受信信号の 1 つの電文が受信された場合、試験信号発生部 50 は、アナログ試験信号の発生を直ちに停止する。これにより、制御部 40 a、40 b は、連続した 4 つの電文のうち少なくとも 2 つの電文が正確に復調できるようにする。もし、アナログ試験信号がアナログ受信信号の最初の電文に重複した場合には、その最初の電文は復調できないかもしれないが、その後の 2～4 番目の電文は復調可能である。もし、アナログ試験信号がアナログ受信信号の最初の電文に重複していない場合には、最初の電文を受信した後、直ちに、試験信号発生部 50 は、アナログ試験信号の発生を停止する。この場合、1～4 番目の電文が全て復調可能である。

[0073] このように、第 3 の実施形態では、アナログ試験信号の周波数がアナログ受信信号の周波数帯域に重複するものの、データの内容（電文）においてアナログ試験信号とアナログ受信信号とを区別する。さらに、アナログ受信信号が受信された場合には、アナログ試験信号の発生を直ちに停止してアナログ受信信号の復調を可能にする。このように、第 3 の実施形態によれば、制御部 40 a、40 b は、アナログ受信信号とアナログ試験信号の両方を復調

可能とし、これらを識別することができる。これにより、アナログ信号処理システムの健全性を確認することができる。

[0074] 本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。


## 請求の範囲

- [請求項1]           アンテナを介して受信したアナログ受信信号を処理するアナログ信号処理部と、
- 前記アナログ信号処理部からのアナログ信号をデジタル信号へ変換するアナログ・デジタル変換部と、
- 前記デジタル信号を処理するデジタル信号処理部と、
- 前記デジタル信号処理部からの前記デジタル信号に基づいて電気車を制御する制御部と、
- 周波数または信号内容において前記アナログ受信信号と異なるアナログ試験信号を前記アナログ信号処理部に与える試験信号発生部と、
- を備えた電気車制御装置。
- [請求項2]           前記アナログ信号処理部および前記アナログ・デジタル変換部が正常である場合にアナログ試験信号の入力によって前記デジタル信号処理部から得られる正常デジタル試験信号を予め格納する記憶部をさらに備えた、請求項1に記載の電気車制御装置。
- [請求項3]           前記制御部は、前記アナログ試験信号の入力によって前記デジタル信号処理部から出力されるデジタル試験信号と前記正常デジタル試験信号とを比較し、その比較結果に応じて前記アナログ信号処理部および前記アナログ・デジタル変換部の異常を検知する、請求項2に記載の電気車制御装置。
- [請求項4]           前記試験信号発生部と前記アナログ信号処理部の入力との間に設けられた加算部をさらに備え、
- 前記加算部は、前記アナログ受信信号に前記アナログ試験信号を加算する、請求項1から請求項3のいずれか一項に記載の電気車制御装置。
- [請求項5]           前記アナログ試験信号のピーク周波数は、前記アナログ受信信号の周波数帯域の外側にある、請求項1から請求項4のいずれか一項に記載の電気車制御装置。

- [請求項6] 前記アナログ試験信号のピーク周波数は、前記アナログ受信信号の周波数帯域の近傍にあり、
- 前記アナログ受信信号の周波数帯域内における前記アナログ試験信号の強度は、前記アナログ受信信号のノイズレベル以下である、請求項5に記載の電気車制御装置。
- [請求項7] 前記アナログ試験信号のピーク周波数は、前記アナログ受信信号の周波数帯域の最大値を超える第1周波数と、前記アナログ受信信号の周波数帯域の最小値を下回る第2周波数とのいずれか一方または両方である、請求項5または請求項6に記載の電気車制御装置。
- [請求項8] 前記試験信号発生部は、前記ピーク周波数が前記第1周波数である前記アナログ試験信号と前記ピーク周波数が前記第2周波数である前記アナログ試験信号とを前記アナログ信号処理部へ交互に与える、請求項7に記載の電気車制御装置。
- [請求項9] 前記アナログ試験信号の信号強度は、前記アナログ受信信号の規格の下限近傍の第1信号強度と前記アナログ受信信号の規格の上限近傍の第2信号強度とを含む、請求項1から請求項8のいずれか一項に記載の電気車制御装置。
- [請求項10] 前記デジタル信号処理部は、前記デジタル信号が所定期間以上にわたって変化しない場合に、エラー信号を前記制御部へ出力し、
- 前記制御部は、前記エラー信号を受けた場合に前記アナログ信号処理部および前記アナログ・デジタル変換部が異常であると判断する、請求項1から請求項9のいずれか一項に記載の電気車制御装置。
- [請求項11] 前記試験信号発生部は、前記信号内容において前記アナログ受信信号と異なるアナログ試験信号の周波数を、前記アナログ受信信号の周波数帯域内に設定し、
- 前記信号内容によって前記アナログ受信信号が入力されたことを検知した場合、前記試験信号発生部は、前記アナログ試験信号の発生を停止する、請求項1から請求項10のいずれか一項に記載の電気車制

御装置。

[図1]



[図2]

|              |   |
|--------------|---|
| ADDRESS DATA |   |
| 1            | 0 |
| 2            | 0 |
| 3            | 3 |
| 4            | 0 |
| 5            | 0 |
| 6            | 3 |
| ⋮            | ⋮ |

(D)

|              |   |
|--------------|---|
| ADDRESS DATA |   |
| 1            | 0 |
| 2            | 1 |
| 3            | 0 |
| 4            | 0 |
| 5            | 3 |
| 6            | 0 |
| ⋮            | ⋮ |

(C)

|              |   |
|--------------|---|
| ADDRESS DATA |   |
| 1            | 0 |
| 2            | 3 |
| 3            | 0 |
| 4            | 0 |
| 5            | 2 |
| 6            | 0 |
| ⋮            | ⋮ |


(B)

|              |   |
|--------------|---|
| ADDRESS DATA |   |
| 1            | 3 |
| 2            | 0 |
| 3            | 0 |
| 4            | 3 |
| 5            | 0 |
| ⋮            | ⋮ |


(A)




[図5]




[図6]




[図7]



[図8]



[図9]



# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2016/067594

## A. CLASSIFICATION OF SUBJECT MATTER

B61L23/14(2006.01)i, B60L3/00(2006.01)i, B60L15/40(2006.01)i, B61L3/12(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

B61L23/14, B60L3/00, B60L15/40, B61L3/12

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

|                           |           |                            |           |
|---------------------------|-----------|----------------------------|-----------|
| Jitsuyo Shinan Koho       | 1922-1996 | Jitsuyo Shinan Toroku Koho | 1996-2016 |
| Kokai Jitsuyo Shinan Koho | 1971-2016 | Toroku Jitsuyo Shinan Koho | 1994-2016 |

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

| Category* | Citation of document, with indication, where appropriate, of the relevant passages                                                                                    | Relevant to claim No. |
|-----------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------|-----------------------|
| Y<br>A    | JP 2008-178230 A (Mitsubishi Electric Corp.),<br>31 July 2008 (31.07.2008),<br>paragraphs [0011] to [0012]; fig. 1<br>(Family: none)                                  | 1-4, 10<br>5-9, 11    |
| Y<br>A    | JP 2008-177680 A (Toshiba Corp.),<br>31 July 2008 (31.07.2008),<br>paragraphs [0013] to [0021]; fig. 1<br>& US 2008/0182523 A1<br>paragraphs [0044] to [0052]; fig. 1 | 1-4, 10<br>5-9, 11    |
| Y<br>A    | JP 2009-100506 A (Mitsubishi Electric Corp.),<br>07 May 2009 (07.05.2009),<br>paragraphs [0054] to [0056]; fig. 5<br>(Family: none)                                   | 4, 10<br>1-3, 5-9, 11 |

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

\* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search  
31 August 2016 (31.08.16)

Date of mailing of the international search report  
13 September 2016 (13.09.16)

Name and mailing address of the ISA/  
Japan Patent Office  
3-4-3, Kasumigaseki, Chiyoda-ku,  
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

**INTERNATIONAL SEARCH REPORT**

International application No.

PCT/JP2016/067594

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

| Category* | Citation of document, with indication, where appropriate, of the relevant passages                                             | Relevant to claim No. |
|-----------|--------------------------------------------------------------------------------------------------------------------------------|-----------------------|
| A         | JP 2006-160161 A (NTT Advanced Technology Corp.),<br>22 June 2006 (22.06.2006),<br>entire text; all drawings<br>(Family: none) | 1-11                  |
| A         | JP 2014-4991 A (Mitsubishi Electric Corp.),<br>16 January 2014 (16.01.2014),<br>entire text; all drawings<br>(Family: none)    | 1-11                  |

## A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. B61L23/14(2006.01)i, B60L3/00(2006.01)i, B60L15/40(2006.01)i, B61L3/12(2006.01)i

## B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. B61L23/14, B60L3/00, B60L15/40, B61L3/12

最小限資料以外の資料で調査を行った分野に含まれるもの

|             |            |
|-------------|------------|
| 日本国実用新案公報   | 1922-1996年 |
| 日本国公開実用新案公報 | 1971-2016年 |
| 日本国実用新案登録公報 | 1996-2016年 |
| 日本国登録実用新案公報 | 1994-2016年 |

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

## C. 関連すると認められる文献

| 引用文献の<br>カテゴリー* | 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示                                                                | 関連する<br>請求項の番号        |
|-----------------|--------------------------------------------------------------------------------------------------|-----------------------|
| Y<br>A          | JP 2008-178230 A (三菱電機株式会社) 2008.07.31,<br>段落0011~0012及び図1 (ファミリーなし)                             | 1-4, 10<br>5-9, 11    |
| Y<br>A          | JP 2008-177680 A (株式会社東芝) 2008.07.31,<br>段落0013~0021及び図1<br>& US 2008/0182523 A1 段落0044~0052及び図1 | 1-4, 10<br>5-9, 11    |
| Y<br>A          | JP 2009-100506 A (三菱電機株式会社) 2009.05.07,<br>段落0054~0056及び図5 (ファミリーなし)                             | 4, 10<br>1-3, 5-9, 11 |

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&amp;」同一パテントファミリー文献

国際調査を完了した日

31.08.2016

国際調査報告の発送日

13.09.2016

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

久保田 創

3H

4457

電話番号 03-3581-1101 内線 3316

| C (続き) . 関連すると認められる文献 |                                                                          |                |
|-----------------------|--------------------------------------------------------------------------|----------------|
| 引用文献の<br>カテゴリー*       | 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示                                        | 関連する<br>請求項の番号 |
| A                     | JP 2006-160161 A (エヌ・ティ・ティ・アドバンステクノロジー株式会社) 2006.06.22, 全文, 全図 (ファミリーなし) | 1-11           |
| A                     | JP 2014-4991 A (三菱電機株式会社) 2014.01.16, 全文, 全図 (ファミリーなし)                   | 1-11           |