



(12) 发明专利

(10) 授权公告号 CN 1640083 B

(45) 授权公告日 2010.09.29

(21) 申请号 03805448.5

(56) 对比文件

(22) 申请日 2003.02.13

US 4847867 A, 1989.07.11, 全文.

US 5740199 A, 1998.04.14, 全文.

(30) 优先权数据

CN 2266153 Y, 1997.10.29, 全文.

60/362,908 2002.03.08 US

10/245,053 2002.09.16 US

审查员 李艳君

(85) PCT申请进入国家阶段日

2004.09.07

(86) PCT申请的申请数据

PCT/IB2003/000548 2003.02.13

(87) PCT申请的公布数据

W02003/077504 EN 2003.09.18

(73) 专利权人 诺基亚公司

地址 芬兰埃斯波

(72) 发明人 蒂诺·赫尔伯格

(74) 专利代理机构 北京市金杜律师事务所

11256

代理人 鄞迅

(51) Int. Cl.

H04L 25/00 (2006.01)


权利要求书 4 页 说明书 6 页 附图 5 页

(54) 发明名称

附件控制接口

(57) 摘要

公开了在主设备 (30) 和从设备 (20) 之间的接口 (10, 40)。该接口包括一条比特串行双向信号线 (10A), 用于从主设备向从设备传送命令和相关联数据, 并且用于传送复位信号、中断信号、以及学习序列信号, 所述学习序列信号用于指定由从设备向主设备所传送的数据的比特时间的持续时间。比特串行双向信号线还向主设备指示附件设备的连接 / 断开状态。



1. 一种主设备和从设备之间的接口,所述接口包括串行数据双向信号线,用于从所述主设备向所述从设备传送命令和相关联数据,所述串行数据双向信号线还传送其它信号,所述其它信号包括复位信号、中断信号以及学习序列信号,所述学习序列信号用于指定从所述从设备向所述主设备传送的数据的比特时间的持续时间,其中所述接口包括连接在所述串行数据双向信号线和电路地线之间的阻抗 R ,以及安装在所述主设备中的上拉阻抗 R_{pu} ,其中 R 和 R_{pu} 共同构成电阻分压网络。

2. 根据权利要求 1 的接口,其中所述主设备包括个人数字助理。

3. 根据权利要求 1 的接口,其中所述主设备包括移动终端。

4. 一种主设备和从设备之间的接口,所述接口包括串行数据双向信号线,用于从所述主设备向所述从设备传送命令和相关联数据,所述串行数据双向信号线还传送其它信号,所述其它信号包括复位信号、中断信号以及学习序列信号,所述学习序列信号用于指定从所述从设备向所述主设备传送的数据的比特时间的持续时间,其中所述主设备包括移动终端,并且所述移动终端以由移动终端睡眠时钟所设置的速率,对从所述从设备传送到所述主设备的数据进行采样。

5. 一种主设备和从设备之间的接口,所述接口包括串行数据双向信号线,用于从所述主设备向所述从设备传送命令和相关联数据,所述串行数据双向信号线还传送其它信号,所述其它信号包括复位信号、中断信号以及学习序列信号,所述学习序列信号用于指定从所述从设备向所述主设备传送的数据的比特时间的持续时间,其中在所述从设备中,所述接口包括附件控制接口芯片和非易失性存储器,所述非易失性存储器用于存储与从设备有关的特征数据,响应于由所述主设备经由所述串行数据双向信号线发送到所述附件控制接口芯片的存储器读命令,所述主设备经由所述串行数据双向信号线读取所述特征数据。

6. 一种主设备和从设备之间的接口,所述接口包括串行数据双向信号线,用于从所述主设备向所述从设备传送命令和相关联数据,所述串行数据双向信号线还传送其它信号,所述其它信号包括复位信号、中断信号以及学习序列信号,所述学习序列信号用于指定从所述从设备向所述主设备传送的数据的比特时间的持续时间,其中在所述从设备中,所述接口包括附件控制接口芯片和询问 / 应答验证实体,响应于所述主设备经由所述串行数据双向信号线发送到所述附件控制接口芯片的验证询问命令和关联询问数据,对所述询问 / 应答验证实体进行询问,并且响应于从所述主设备经由所述串行数据双向信号线发送到所述附件控制接口芯片的验证结果命令,所述附件控制接口芯片经由所述串行数据双向信号线向所述主设备发送验证结果数据。

7. 根据权利要求 1 的接口,其中所述串行数据双向信号线还向所述主设备传送从设备的连接 / 断开状态。

8. 一种用于连接从设备和主设备的接口,所述接口支持串行数据双向信号线,所述串行数据双向信号线用于从所述主设备向所述从设备传送命令和相关联数据,所述串行数据双向信号线还传送其它信号,所述其它信号包括复位信号、中断信号以及学习序列信号,所述学习序列信号用于指定从所述从设备向所述主设备传送的数据的比特时间的持续时间,其中在所述从设备中,所述接口包括附件控制接口芯片,具有向所述附件控制接口芯片提供时钟信号的振荡器,其中比特时间是时钟信号的周期的倍数,并且所述主设备根据所述指定的比特时间的持续时间,对所述从设备传送的数据的采样进行调整。

9. 根据权利要求 8 的接口,其中所述接口设置在所述从设备内,并且包括非易失性存储器,所述非易失性存储器用于存储与从设备有关的特征数据,响应于从所述主设备经由所述串行数据双向信号线发送到所述接口的读命令,所述主设备经由所述串行数据双向信号线读取所述特征数据。

10. 根据权利要求 8 的接口,其中所述接口设置在所述从设备内,并且包括询问/应答验证实体,响应于经由所述串行数据双向信号线从所述主设备所接收的验证询问命令和关联询问数据,对所述询问/应答验证实体进行询问,并且响应于经由所述串行数据双向信号线从所述主设备接收验证结果命令,经由所述串行数据双向信号线向所述主设备发送验证结果数据。

11. 根据权利要求 8 的接口,其中所述串行数据双向信号线还向所述主设备传送从设备的连接/断开状态。

12. 根据权利要求 8 的接口,其中所述主设备包括移动终端。

13. 根据权利要求 12 的接口,其中所述移动终端以由移动终端睡眠时钟设置的速率,对所述串行数据双向信号线进行采样。

14. 根据权利要求 8 的接口,其中所述主设备包括个人数字助理。

15. 一种用于连接从设备和主设备的接口,所述接口设置在所述从设备中,并且支持串行数据双向信号线,所述串行数据双向信号线用于从所述主设备向所述从设备传送命令和相关联数据,所述串行数据双向信号线还传送其它信号,所述其它信号包括复位信号,其中在所述从设备中,所述接口包括附件控制接口芯片,具有向所述附件控制接口芯片提供时钟信号的振荡器,其中所述主设备根据从所述从设备向所述主设备传送的数据的比特时间的持续时间,对所述从设备传送的数据的采样进行调整,其中所述比特时间是所述时钟信号的周期的倍数。

16. 根据权利要求 15 的接口,其中所述其它信号还包括中断信号和学习序列信号,所述学习序列信号用于指定从所述从设备向所述主设备传送的数据的比特时间的持续时间。

17. 一种用于连接从设备和主设备的接口,所述接口设置在所述从设备中,并且支持串行数据双向信号线,所述串行数据双向信号线用于从所述主设备向所述从设备传送命令和相关联数据,所述串行数据双向信号线还传送其它信号,所述其它信号包括中断信号,其中在所述从设备中,所述接口包括附件控制接口芯片,具有向所述附件控制接口芯片提供时钟信号的振荡器,其中所述主设备根据从所述从设备向所述主设备传送的数据的比特时间的持续时间,对所述从设备传送的数据的采样进行调整,其中所述比特时间是所述时钟信号的周期的倍数。

18. 根据权利要求 17 的接口,其中所述其它信号还包括复位信号和学习序列信号,所述学习序列信号用于指定从所述从设备向所述主设备传送的数据的比特时间的持续时间。

19. 一个用于连接从设备和主设备的接口,所述接口设置在所述从设备中,并且支持串行数据双向信号线,所述串行数据双向信号线用于从所述主设备向所述从设备传送命令和相关联数据,所述串行数据双向信号线还传送其它信号,所述其它信号包括学习序列信号,它用于指定从所述从设备向所述主设备传送的数据的比特时间的持续时间,其中在所述从设备中,所述接口包括附件控制接口芯片,具有向所述附件控制接口芯片提供时钟信号的振荡器,其中比特时间是时钟信号的周期的倍数,并且所述主设备根据所述指定的比特时

间的持续时间,对所述从设备传送的数据的采样进行调整。

20. 根据权利要求 19 的接口,其中通过在比特时间的指定持续时间内的预定点在所述串行数据双向信号线上是否出现跳变,来区分逻辑 0 和逻辑 1。

21. 根据权利要求 20 的接口,其中比特时间的指定持续时间为 T,预定点约为 T/2。

22. 根据权利要求 19 的接口,其中所述接口包括至少一个寄存器,所述主设备经由所述串行数据双向信号线对其进行读取。

23. 根据权利要求 19 的接口,其中所述接口包括至少一个寄存器,所述主设备经由所述串行数据双向信号线对其进行写入。

24. 根据权利要求 19 的接口,其中所述接口电路包括至少一个存储设备位置,所述主设备经由所述串行数据双向信号线对其进行读取。

25. 根据权利要求 19 的接口,其中所述接口包括至少一个存储设备位置,所述主设备经由所述串行数据双向信号线对其进行写入。

26. 根据权利要求 19 的接口,其中所述接口包括一个验证块,通过所述主设备经由所述串行数据双向信号线发送的命令进行寻址,并且对至少一条带有经由所述串行数据双向信号线发送到所述主设备的应答数据的命令作出响应。

27. 根据权利要求 19 的接口,其中所述其它信号还包括复位信号和中断信号。

28. 一种主设备,包括:

用于连接从设备的接口,所述接口包括一条串行数据双向信号线;

其中经由串行数据双向信号线从主设备向从设备发送复位信号;

并且经由串行数据双向信号线向主设备发送学习序列信号,所述学习序列信号用于指定在主设备和从设备之间传送的数据的比特时间的持续时间;

其中经由串行数据双向信号线,在主设备和从设备之间传送数据或命令中的至少一个,并且所述接口在所述从设备中包括附件控制接口芯片,具有向所述附件控制接口芯片提供时钟信号的振荡器,其中比特时间是时钟信号的周期的倍数,并且所述主设备根据所述指定的比特时间的持续时间,对所述从设备传送的数据的采样进行调整。

29. 根据权利要求 28 的主设备,其中主设备根据比特时间的指定持续时间对串行数据双向信号线进行采样。

30. 根据权利要求 29 的主设备,其中通过在比特时间的指定持续时间内的预定点在串行数据双向信号线上是否出现跳变,来区分逻辑 0 和逻辑 1。

31. 根据权利要求 30 的主设备,其中比特时间的指定持续时间为 T,预定点约为 T/2。

32. 根据权利要求 28 的主设备,其中主设备包括移动终端。

33. 根据权利要求 28 的主设备,其中主设备从以下集合中进行选择,所述集合包括蜂窝电话、个人计算机、个人管理器、个人数字助理、电子邮件终端、膝上型计算机、笔记本电脑、工作站以及家用电子设备。

34. 一种从设备,包括:

用于连接主设备的接口,所述接口包括一条串行数据双向信号线;

其中经由串行数据双向信号线从主设备向从设备发送复位信号;以及

经由串行数据双向信号线向主设备发送学习序列信号,所述学习序列信号用于指定在主设备和从设备之间传送的数据的比特时间的持续时间;其中经由串行数据双向信号线,

在主设备和从设备之间传送数据或命令中的至少一个,并且所述接口包括附件控制接口芯片,具有向所述附件控制接口芯片提供时钟信号的振荡器,其中比特时间是时钟信号的周期的倍数,并且所述主设备根据所述指定的比特时间的持续时间,对所述从设备传送的数据的采样进行调整。

35. 根据权利要求 34 所述的从设备,包括从以下集合中选择的附件,所述集合包括电池充电器、耳机和免提适配器。

36. 一种主设备,用于通过一个接口连接从设备,所述接口包括一条串行数据双向信号线,用于从所述主设备向所述从设备传送命令和相关联数据,所述串行数据双向信号线还传送其它信号,所述其它信号包括复位信号、中断信号以及学习序列信号,所述学习序列信号用于指定从所述从设备向所述主设备传送的数据的比特时间的持续时间,其中所述接口包括连接在所述串行数据双向信号线和电路地线之间的阻抗 R ,以及安装在所述主设备中的上拉阻抗 R_{pu} ,其中 R 和 R_{pu} 共同构成电阻分压网络。

37. 一种从设备,用于通过一个接口连接主设备,所述接口包括一条串行数据双向信号线,用于从所述主设备向所述从设备传送命令和相关联数据,所述串行数据双向信号线还传送其它信号,所述其它信号包括复位信号、中断信号以及学习序列信号,所述学习序列信号用于指定从所述从设备向所述主设备传送的数据的比特时间的持续时间,其中所述接口包括连接在所述串行数据双向信号线和电路地线之间的阻抗 R ,以及安装在所述主设备中的上拉阻抗 R_{pu} ,其中 R 和 R_{pu} 共同构成电阻分压网络。

38. 一种主设备,包括:

用于连接从设备的接口,所述接口包括一条串行数据双向信号线;

其中经由串行数据双向信号线从主设备向从设备发送复位信号;并且

经由串行数据双向信号线向主设备发送学习序列信号,所述学习序列信号用于指定在主设备和从设备之间传送的数据的比特时间的持续时间;其中经由串行数据双向信号线,在主设备和从设备之间传送数据或命令中的至少一个,并且所述接口包括连接在所述串行数据双向信号线和电路地线之间的阻抗 R ,以及安装在所述主设备中的上拉阻抗 R_{pu} ,其中 R 和 R_{pu} 共同构成电阻分压网络,其中阻抗 R 的存在影响所述串行数据双向信号线的电平,使得能够检测从设备的连接/断开状态。

39. 一种附件控制接口芯片,包括:

控制逻辑;

多个 I/O 线,连接到所述控制逻辑,用于控制所述控制逻辑的操作;以及

比特串行双向信号线,连接到所述控制逻辑,用于在所述附件控制接口芯片到另一设备之间传送命令和相关联数据,所述比特串行双向信号线还传送其它数据,所述其它数据包括复位信号、中断信号以及学习序列信号,所述学习序列信号用于指定所述传送的其它数据的比特时间的持续时间。

40. 根据权利要求 39 所述的附件控制接口芯片,包括:

振荡器,连接到所述控制逻辑,用于提供时钟信号;以及

非易失性存储器,连接到所述控制逻辑,用于存储与所述另一设备相关的数据。

附件控制接口

技术领域

[0001] 本发明通常涉及包括蜂窝电话和个人通信装置在内的诸如移动终端之类的电子设备、以及移动终端的附件，并且更具体地，涉及移动终端 / 附件接口硬件和软件。

背景技术

[0002] 诸如蜂窝电话和个人通信装置之类的现代移动终端，通常设计有用于和外部附件设备连接的接口。这些附件设备对移动终端的功能进行扩充，和 / 或提供其它有用功能。附件的例子包括电池充电器、耳机和“免提”适配器（使得移动终端能够在不用用户手持的情况下进行使用）。

[0003] 正如所能理解的那样，随着移动终端及其附件的复杂性的增加，所需的移动终端 / 附件接口的复杂性也在增加。例如，通常要求接口适应移动终端和附件之间的数据传送。

[0004] 理想的是，移动终端 / 附件接口在物理上和电气上是健壮的，能够处理低误码率数据传送，并且仍然是低成本的并具有最低限度的复杂性。另一个重要考虑是移动终端 / 附件接口的功耗。正如在所有电池供电设备中那样，使功耗最低是一个重要目标。

[0005] 在使用传统的附件接口时，移动终端检测某些特定附件是有问题的。利用基于模数转换器 (ADC) 的附件检测方案，也已经出现了问题。另外，借助基于 ADC 的检测方案，只能识别有限数目的附件（至少受到为表示给定附件而生成的模拟电压的精度限制，并且还受到移动终端中的 ADC 的转换精度的限制）。

[0006] 在本发明之前，在提供移动终端 / 附件接口的电路中，尚未实现上述各种并略有些冲突的需求和目标，并且上述问题尚未得到令人满意的解决方案。

[0007] 尽管上述问题是在移动终端的情况下进行描述的，但是应当理解，其它类型的设备中也存在相同或类似的问题。

发明内容

[0008] 根据本发明的最佳实施方式，克服了上述问题和其它问题，并且实现了其它优点。

[0009] 附件控制接口 (ACI) 包括接口协议和附件专用集成电路 (ASIC)，二者共同提供了识别、验证以及控制与移动终端一起使用的附件的操作的能力。在优选实施方式中，将 ACI ASIC 安装在附件之内，并且通过输入 / 输出端口和所关联的连接器与移动终端内的电路进行通信。

[0010] 通过使用 ACI ASIC，允许移动终端识别何时插入或移去附件。更佳地，ACI ASIC 激活移动终端中断信号线，以便中断移动终端的数据处理器。例如，当把移动终端放入免提 (HF) 支架中时，移动终端自动切换到 HF 模式。当从 HF 支架中移去移动终端时，移动终端自动退出 HF 模式，并回到正常操作模式。ACI ASIC 使得该接口通过参数识别不同附件类型，其中参数作为数字数据存储在 ACI ASIC 的存储器中，并且利用串行数据总线将参数传送到移动终端。

[0011] 本发明的一个重要特征是实现了功率节省，因为在完成插入检测后（移动终端与

附件在物理上和电气上相连接),可以以低速(例如 32kHz)移动终端睡眠时钟所设置的速率执行后续通信。睡眠时钟用于周期性地中断移动终端,以退出低功率空闲操作模式。本技术提供了相当可观的移动终端(和附件)功耗节省。

[0012] 另一个重要特征是,ACI ASIC 包括一个简单而且便宜的本机振荡器,或者与其进行连接,该振荡器被实现为 RC 振荡器而不是晶体振荡器。通过潜在宽频率范围(例如 20kHz-60kHz,标称 27kHz)的接口容限和附件 RC 振荡器的误差(+/-50%),有可能实现上述处理。可以将 RC 振荡器集成到 ACI ASIC 中,从而实现相当可观的成本和电路面积节省,以及提高附件和附件接口的可靠性和可测试性。

[0013] 使用本发明可以实现的另一个优点是,设计和提供新附件的能力,甚至是为本领域已有的那些移动终端设计和提供新附件的能力。由于 ACI ASIC 内存在非易失性存储器,所以附件能够向移动终端通知其相关特征,其中存储器存储了可通过接口从移动终端中读取的特征数据,因此,上述能力是可能的。

[0014] 如下所述,本发明提供了主设备和从设备之间的接口。该接口包括一条比特串行双向信号线,用于从主设备向从设备传送命令和相关联数据,以及用于传送复位信号、中断信号和学习序列信号,所述学习序列信号用于指定从该从设备向主设备传送的数据的比特时间的持续时间。比特串行双向信号线还向主设备指示附件设备的连接/断开状态。

[0015] 在优选实施方式中,主设备是移动终端,或者包括移动终端。移动终端与其睡眠时钟同步地对从该从设备传送到主设备的数据进行采样。在附件设备中,该接口包括附件控制接口芯片和片上 RC 振荡器,该 RC 振荡器向附件控制接口芯片提供时钟信号。比特时间是时钟信号周期的倍数,并且移动终端根据比特时间的特定持续时间,调整对从设备传送的数据的采样。

[0016] 附件控制接口芯片还包括一个片上非易失性存储器,用于存储至少与附件有关的特征数据,响应于从移动终端经由比特串行双向信号线发送到附件控制接口芯片的存储器读命令,移动终端可读取上述特征数据。

[0017] 附件控制接口芯片还包括片上询问/应答验证功能,响应于从移动终端经由比特串行双向信号线发送到附件控制接口芯片的验证询问命令和相关联询问数据,对询问/应答验证功能进行询问。随后,响应于从移动终端发送到附件控制接口芯片的验证结果命令,附件控制接口芯片经由比特串行双向信号线向移动终端发送验证结果数据。

[0018] 尽管这里是在主设备或移动终端、诸如蜂窝电话之类的移动语音终端的情况下说明的,但是本发明同样适用于个人数字助理(PDA)、和其它用于与外部装置、设备和/或附件对接的手持或便携式设备。同样,此后术语“移动终端”和术语“主设备”应解释为包括多种设备类型,既包括便携设备也包括非便携设备,并且包括但不局限于蜂窝电话、个人通信装置、个人组织器、个人数字助理(PDA)、电子邮件终端、个人计算机、膝上型计算机、笔记本电脑、工作站、包括游戏控制台和电视监控器在内的家用电子设备、以及可与外部装置、设备和/或附件对接的其它设备。

附图说明

[0019] 通过参照附图阅读优选实施方式的详细说明,本发明的上述和其它方面将更加清楚,其中附图为:

[0020] 图 1 是根据本发明构建的附件控制接口 (ACI) ASIC 的一个实施例的方框图；

[0021] 图 2 是一个方框图,它显示了安装在示例性附件(带有扬声器和麦克风的耳机)之内的如图 1 所示的 ACI ASIC、以及 ACI ASIC 和包括基带 ASIC 的移动终端之间的连接；

[0022] 图 3 是波形图,它说明了单个逻辑 1 比特和逻辑 0 比特的格式(图 3A)、比特串行格式中一个字节(8 比特)的传输格式(图 3B)、由移动终端睡眠模式周期分开的两个数据突发串(激活模式)的格式(图 3C)、复位脉冲(图 3D)、学习序列(图 3E),和中断(图 3F)；

[0023] 图 4 表示在从把附件插入或附加到移动终端上的时间开始到从移动终端上移去或分离附件的时间为止的一段时间中,在如图 2 所示的比特串行数据线上出现的示例性波形；

[0024] 图 5 表示基本命令数据序列、和该序列的初始命令字节的格式；以及

[0025] 图 6 是说明了与上拉电阻一起使用的中断比较器的波形图,其中上拉电阻可切换地连接到比特串行数据线。

具体实施方式

[0026] 图 1 表示根据本发明所构建的附件控制接口 (ACI) ASIC 10 的(非限制性)实施例的方框图。ACI ASIC 10 包括控制逻辑块 12、I/O 端口控制寄存器和数据寄存器块(I/O 块)14、验证块 16、非易失性存储器 18(例如 32 字节),所述非易失性存储器 18 包括带口令读/写(R/W)的存储器部分 18A 和普通 R/W 部分 18B。该存储器可以是 EEPROM 或其它类型的合适存储设备。还提供了一个时钟,该时钟最好被实现为低成本的片上电阻/电容(RC)振荡器 19(频率范围为 20kHz 左右至 60kHz 左右)。将 RC 振荡器 19 的输出提供给控制逻辑块 12,从而形成用于 ACI ASIC 10 的操作的主定时信号,并且该主定时信号还用于控制经过通信端口 10A(最好是以异步比特串行格式运行的一条信号线,如下文详细所述)的比特串行数据的定时。还提供了多条可编程 I/O 线 10B(例如,四条或八条 I/O 线,取决于实施方式),用于控制在其内安装有 ACI ASIC 10 的附件之内的电路(当其被编程为输出时),或者用于读取返回状态和其它信号(当其被编程为输入时)。

[0027] 验证块 16 执行验证算法,它最好是询问应答类型的算法,并且验证块 16 能够用来检验给定的附件是可信附件,而不是从非授权的第三方提供的附件。

[0028] 例如,对于在无线网络中使用的一类验证询问/应答系统的描述,可参考共同转让的美国专利 5,991,407。也可以用验证块 16 实现其它类型或类似类型的验证询问/应答系统。

[0029] 现在参照图 2,如图所示,将 ACI ASIC 10 安装在附件 20 之内,在该非限制性示例中,附件 20 是耳机附件,它包括左右音频传感器(微型扬声器)22 和 24、以及麦克风 26。经由附件连接器 40 与附件相连,其中连接器 40 的一半安装在移动终端 30 内,另一半、即配合部分安装在附件 20 内或连接到附件 20。可以利用多线电缆 42 承载移动终端 30 和附件 20 之间所需的模拟和数字信号线。将所有这些信号线对接到移动终端 30 内的合适电路,为方便起见用基带 ASIC32 表示该合适的电路。驱动音频传感器 22、24 的电路、以及接收来自于麦克风 26 的音频信号的电路的细节,与理解本发明没有密切关系。

[0030] 与本发明的教义比较相关的是,到比特串行双向数据信号线 10A 的接口。该接口包括:连接在信号线 10A 和电路地线之间的电阻 R,以及安装在移动终端 10 中的合适的上

拉电阻 (R_{pu})。例如, R 可以是 56k 欧姆的电阻, R_{pu} 可以在 100k 左右到 120k 欧姆左右的范围内。 R 和 R_{pu} 共同构成电阻分压网络。当如图所示进行连接时, 电阻 R 的存在影响信号线 10A 的电平, 从而允许移动终端 30 对附件 20 的存在进行检测。还可以对附件的断开进行检测。同时参照图 4, 插入包含 ACI ASIC 10 和相关联电路的附件 (点 A), 将 R_{pu} 与 R 相串联, 从而将数据信号线 10A 从电平 V_1 拉低到较低电平 V_2 , 并且穿过检测阈值 V_{THRESH} 。(例如, $V_{THRESH} = 0.74V_{cc}$)。

[0031] 现在参照图 6, 在点 B、C、F 和 G, 主设备利用一个强上拉电阻 (R_{strong} , 例如 4.7k) 拉高数据信号线 10A。该模式称为“数据线保留”。在该模式中, 通过拉低数据信号线 10A, 移动终端 30 和 ACIASIC 10 能够进行通信。在点 D 和 H, 释放数据信号线, 并且假设其电平为 V_2 (由于电阻分压器 R_{pu} 和 R 引起的)。在点 I, 将附件 20 分离, 并且 R_{pu} 操作用以将数据信号线 10A 的电平拉高到 V_1 (例如, 拉高到 V_{cc})。

[0032] 图 6 还显示了中断比较器 32A、以及用于将 R_{strong} 与数据信号线 10A 选择性地连接和断开的开关。比较器 32A 操作用以对数据信号线上出现的电压和 V_{THRESH} 电压进行比较。

[0033] 如图 3A 所示, 单个比特时间 T 可以在 500 微秒左右到 1500 微秒左右的范围之内, 这取决于 RC 振荡器 19 的频率。更特殊地, 在本发明的优选但非限制性的实施方式中, 控制逻辑 12 以来自于 RC 振荡器 19 的 30 个时钟周期的方式进行操作, 以便形成比特时间。假定低频为 20kHz, 则一个时钟周期为 50 微秒, 并且一个比特时间 T 为 30×50 微秒或 1500 微秒。假定高频为 60kHz, 则一个时钟周期为 16.6 微秒, 并且一个比特时间 T 为 30×16.6 微秒或 498 微秒。

[0034] 由控制逻辑块 12 对每个比特时间进行控制, 以便开始于正跳变, 并在进行负跳变之后某个时间结束。负跳变产生的时间定义了该比特是逻辑 1 (晚的负跳变) 还是逻辑 0 (早的负跳变)。如说明了字节帧的图 3B 中所示, 由于将负跳变设置在 $T/2$ 时刻的前后出现, 所以通过对 $T/2$ 时刻的波形进行采样, 有可能检测正在传送逻辑 1 比特还是正在传送逻辑 0 比特。

[0035] 更佳地, 其它信号跳变周期发信号通知其它事件。例如, 如图 3D 所示, 在周期 T_{reset} (图 4 中的点 B 和 E) 内将信号线 10A 保持在低电平, 发信号通知热 (非加电启动) 复位状态。

[0036] 如图 3E 所示, 对数据信号线 10A 进行控制, 以便发信号通知学习序列。学习序列指定了随后数据传输的持续时间 T 。数据传输总是通过发送逻辑 1 开始, 它指定了比特时间 T 。该序列是在复位后并且在来自于 ACI ASIC 10 的应答开始时 (图 4 中的点 B) 发送的。一个低的启动脉冲周期 (S) 同步地启动各个字节的传输, 并且大于某个最小周期 (例如 50 微秒)。字节脉冲的启动总是由该字节的发送方生成的。

[0037] 如图 3F 所示, 还对数据信号线 10A 进行控制, 以便产生来自于 ACI ASIC 10 的中断。假定数据信号线空闲状态为逻辑 0, 如果满足以下条件的话, 则 ACI ASIC 10 生成持续时间为 T_{int} 的上拉脉冲: 在控制寄存器 14 之一中设置了中断选项比特; 数据信号线 10A 在周期 T_{inten} (例如, 由 RC 振荡器 19 所生成的 200 个内部时钟周期) 内是空闲的; 并且已将 ASIC 管脚的状态加载到数据寄存器 14 之一中。

[0038] 图 5 表示基本命令数据序列, 以及该序列的初始命令字节的格式。命令字节之后的数据字节的数目是该命令的函数。在该命令字节格式中, 当命令选择比特的状态为第一

状态（读 / 写比特指定读出或写入）时，前六比特指定存储器 18 中的读 / 写地址，当命令选择比特的状态为其它状态时，前六比特指定一条命令。示例性命令包括但不局限于：验证询问、验证应答、读 / 写中断选项 I/O 寄存器 14A、读 / 写数据定向 I/O 寄存器 14B、读 / 写端口 I/O 寄存器 14C，以及读取锁存 I/O 端口寄存器 14D。验证询问命令（写）之后跟随 6 个数据字节（最好是输入到验证块 16 中的 48 比特的询问字），而验证应答命令之后跟随 3 个数据字节（最好是从验证块 16 输出的 24 比特的应答字）。R/W I/O 寄存器命令之后跟随单个字节，因为在本实施方式中这些寄存器的宽度为 1 个字节。对于写入到 I/O 寄存器的操作来说，数据字节来源于移动终端 30。对于 I/O 寄存器 14 的读取访问，移动终端 30 在数据信号线 10 上发送适当的命令字节，用于指定要从中读取的 I/O 寄存器，并且 ACI ASIC 10 利用从指定的 I/O 寄存器位置中读取的数据字节在数据信号线 10A 上进行应答。返回的数据字节成为指定了比特时间 T 的学习序列的开始（见图 3E）。同时，注意到，对于 EEPROM18 的读操作来说，从 ACI ASIC 10 返回的第一个字节成为学习序列的开始，并且所指定的比特时间 T 适用于该读出操作的第一个返回数据字节和任何其它返回字节中的那些比特。相同的学习序列操作用于验证应答命令的第一个返回字节，并且该比特定定时还适用于三个字节的验证应答返回的后两个字节。这样，允许控制逻辑块 12 向移动终端 10 的数据比特读取逻辑通知即将发生的数据传送的比特时间 T 的持续时间，并且允许数据比特读取逻辑相应地调整数据信号线 10A 的采样的 T/2 定时，从而确保准确读取所传送的比特。

[0039] 当输入模式被编程用于给定 I/O 管脚 10B 时，可以从 I/O 数据寄存器 14C 中读取管脚状态。更佳地，为 I/O 管脚提供一个内部上拉电阻。如果中断使能比特是从中断选项寄存器 14A 设置的，并且 I/O 输入管脚中发生状态变化，则 ACI ASIC 10 生成到数据信号线 10A 的中断脉冲（参见图 3F）。如果中断选项寄存器 14A 中设置了延迟使能比特，并且在 I/O 管脚中发生状态变化，则 ACI ASIC 10 在一段延迟（最好是大约 20 微秒）之后将 I/O 管脚输入状态锁存到锁存 I/O 端口寄存器 14D 中，然后生成到数据信号线 10A 的中断脉冲。该操作模式是有用的，例如，用于对附件 20 的开关接点闭合消除反冲。

[0040] 注意到，在图 3C 中，两种数据传送激活模式之间是移动终端睡眠模式。每个激活周期包括一个命令字节（读或写）和至少一个数据字节。更佳地，ACI ASIC 10 中的比特定定时是 RC 振荡器 19 的 30 个时钟周期，有可能使用移动终端 30 的睡眠时钟（如 32kHz）的定时进行读取。在通信开始时，移动终端 30 在数据信号线 10A 上向 ACI ASIC 10 发送一个复位脉冲（图 3D），并且 ACI ASIC 10 通过 1 比特的学习序列（图 3E）进行应答，以使得移动终端 30 调整其比特接收定时（基于 32kHz 的睡眠时钟）。由于移动终端 30 和 ACI ASIC10 之间的这种自适应比特串行定时配置，所以可以理解，移动终端 30 和可以与其一起操作的附件 20 的数目之间不需要严密的定时容限。

[0041] 关于具有睡眠时钟的无线电话操作，可参考以下示例性的共同转让的美国专利：5,870,683；5,758,278；5,752,201 以及 5,471,655，这些专利通过参考被包括在此，因而与本发明的教义没有冲突。

[0042] 更佳地，存储器 18 存储描述附件 20 的特征的数据。例如，假定耳机附件，并具有 15 个字符的一行显示和 4 个用户控制的开关或按钮，例如应答 / 呼叫、提高音量和降低音量。存储的其它参数可以包括音频参数，例如回波消除开 / 关、增益和均衡。在附件 20 和移动终端 30 之间可以传送所有此类信息，使得移动终端 30 能够配置并与大量附件一起操



作,其中该大量附件包括在移动终端 30 投入服务后投入市场的附件。

[0043] 单条比特数据信号线 10A 的使用,也是本发明所带来的一个优点,因为该条信号线可以用来在移动终端 30 和包含 ACI ASIC 10 的附件 20 之间双向传送数据,同时可以用于附件插入和移去检测,以及用于对发送比特定、复位和中断信号进行调整。

[0044] 尽管本发明是在与移动终端 30 相连的附件 20 和 ACI ASIC 10 的情况下进行描述的,但是应该理解,ACI ASIC 10 可以与其它类型的设备对接,这些设备诸如是便携式计算机设备、或寻呼机、或 PDA、或家用电子设备(包括游戏控制台)、或可以与可拆卸的附件设备一起使用的任何类型的设备。在此类实施方式中,可以将控制设备简称为主设备,并且将 ACI ASIC 10 和相关联附件简称为从设备。

[0045] 不打算使本发明的教义局不限于由上述特定频率、时限、比特数、字节数、命令类型、信号线或寄存器等的数目中任何一个所限定的范围。ACI 设备也不限于被实现为 ASIC,并且可以使用任何合适类型的单片或多片集成电路实施方式。另外,可采用多种合适的方式实现各种逻辑块。例如,控制逻辑 12 可实现为组合逻辑电路、或者状态机、或者适当编程的微处理器核心。可使用分立电阻和电容元件来实现振荡器 19,也可以使用晶体或谐振器或任何合适频率的信号发生器来实现振荡器 19。

[0046] 因此,尽管以上论述是在本发明的最佳实施方式的情况下进行描述的,但是,不打算将这些最佳实施方式理解为将本发明的范围或实践仅限于这些实施方式。






图 3A




图 3B




图 3C




图 3D




图 3E




图 3F




图 4




图 5




图 6