



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I604428 B

(45)公告日：中華民國 106 (2017) 年 11 月 01 日

(21)申請案號：104139926

(22)申請日：中華民國 99 (2010) 年 10 月 14 日

(51)Int. Cl. : G09G3/36 (2006.01)

G09G3/20 (2006.01)

G02F1/1368 (2006.01)

(30)優先權：2009/10/16 日本

2009-238916

2009/12/01 日本

2009-273913

2009/12/08 日本

2009-278999

(71)申請人：半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY
LABORATORY CO., LTD. (JP)

日本

(72)發明人：山崎舜平 YAMAZAKI, SHUNPEI (JP)；小山潤 KOYAMA, JUN (JP)；三宅博之
MIYAKE, HIROYUKI (JP)；津吹將志 TSUBUKU, MASASHI (JP)；野田耕生
NODA, KOSEI (JP)

(74)代理人：林志剛

(56)參考文獻：

US 2002/0093473A1

US 2003/0098860A1

US 2008/0284929A1

US 2009/0194766A1

審查人員：張簡宏偉

申請專利範圍項數：15 項 圖式數：34 共 187 頁

(54)名稱

液晶顯示裝置及具有此液晶顯示裝置之電子設備

LIQUID CRYSTAL DISPLAY DEVICE AND ELECTRONIC APPARATUS HAVING THE SAME

(57)摘要


液晶顯示裝置包括：驅動器電路部；像素部；信號產生電路，用以產生用來驅動該驅動器電路部之控制信號及被供應至該像素部的影像信號；記憶體電路；比較電路，用以在被儲存以供該記憶體電路中之個別框週期用的影像信號之中，偵測一系列框週期用之影像信號的差異；選擇電路，當在該比較電路中偵測到該差異時，該選擇電路選擇及輸出用以該系列框週期的影像信號；及顯示控制電路，當在該比較電路中偵測到該差異時，該顯示控制電路將自該選擇電路所輸出之控制信號及該等影像信號供應至該驅動器電路部，且當在該比較電路中並未偵測到該差異時，該顯示控制電路停止將該控制信號供應至該驅動器電路部。

A liquid crystal display device includes: a driver circuit portion; a pixel portion; a signal generation circuit for generating a control signal for driving the driver circuit portion and an image signal which is supplied to the pixel portion; a memory circuit; a comparison circuit for detecting a difference of image signals for a series of frame periods among image signals stored for respective frame periods in the memory circuit; a selection circuit which selects and outputs the image signals for the series of frame periods when the difference is detected in the comparison circuit; and a display control circuit which supplies the control signal and the image signals output from the selection circuit, to the driver circuit portion when the difference

is detected in the comparison circuit, and stops supplying the control signal to the driver circuit portion when the difference is not detected in the comparison circuit.

指定代表圖：

圖 1



符號簡單說明：

- 1000 . . . 液晶顯示裝置
- 1001 . . . 顯示面板
- 1002 . . . 信號產生電路
- 1003 . . . 記憶體電路
- 1004 . . . 比較部
- 1005 . . . 選擇電路
- 1006 . . . 顯示控制電路
- 1007 . . . 驅動電路部
- 1008 . . . 像素部
- 1010 . . . 訊框記憶體
- 1009A . . . 閘極線驅動電路
- 1009B . . . 信號線驅動電路

發明摘要

※申請案號：104139926(由099135076分割)

※申請日：099年10月14日

※IPC分類：G09G 3/36 (2006.01)
G09G 3/20 (2006.01)
G02F 1/1368 (2006.01)

【發明名稱】(中文/英文)

液晶顯示裝置及具有此液晶顯示裝置之電子設備

Liquid crystal display device and electronic apparatus having the same

【中文】

液晶顯示裝置包括：驅動器電路部；像素部；信號產生電路，用以產生用來驅動該驅動器電路部之控制信號及被供應至該像素部的影像信號；記憶體電路；比較電路，用以在被儲存以供該記憶體電路中之個別框週期用的影像信號之中，偵測一系列框週期用之影像信號的差異；選擇電路，當在該比較電路中偵測到該差異時，該選擇電路選擇及輸出用以該系列框週期的影像信號；及顯示控制電路，當在該比較電路中偵測到該差異時，該顯示控制電路將自該選擇電路所輸出之控制信號及該等影像信號供應至該驅動器電路部，且當在該比較電路中並未偵測到該差異時，該顯示控制電路停止將該控制信號供應至該驅動器電路部。

【 英文 】

A liquid crystal display device includes: a driver circuit portion; a pixel portion; a signal generation circuit for generating a control signal for driving the driver circuit portion and an image signal which is supplied to the pixel portion; a memory circuit; a comparison circuit for detecting a difference of image signals for a series of frame periods among image signals stored for respective frame periods in the memory circuit; a selection circuit which selects and outputs the image signals for the series of frame periods when the difference is detected in the comparison circuit; and a display control circuit which supplies the control signal and the image signals output from the selection circuit, to the driver circuit portion when the difference is detected in the comparison circuit, and stops supplying the control signal to the driver circuit portion when the difference is not detected in the comparison circuit.

【代表圖】

【本案指定代表圖】：第(1)圖。

【本代表圖之符號簡單說明】：

1000：液晶顯示裝置

1001：顯示面板

1002：信號產生電路

1003：記憶體電路

1004：比較部

1005：選擇電路

1006：顯示控制電路

1007：驅動電路部

1008：像素部

1010：訊框記憶體

1009A：閘極線驅動電路

1009B：信號線驅動電路

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：無

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

液晶顯示裝置及具有此液晶顯示裝置之電子設備

Liquid crystal display device and electronic apparatus having the same

【技術領域】

本發明係有關液晶顯示裝置。本發明係有關具有該等液晶顯示裝置之電子設備。

【先前技術】

形成在平板（諸如，玻璃基板）之上的薄膜電晶體已使用非結晶矽、多晶矽等來予以製成，如同典型上在液晶顯示裝置中所見。使用非結晶矽所製成之薄膜電晶體具有低場效應移動率，但能被形成在大型玻璃基板之上。在另一方面，使用結晶矽所製成之薄膜電晶體具有高場效應移動率，但由於諸如雷射降溫之結晶步驟，此一電晶體不須適合用以形成於大型玻璃基板之上。

由於該前文，已注意到一種技術，薄膜電晶體係藉由此技術使用氧化物半導體來予以製成，且此種電晶體被應用至電子裝置或光學裝置。譬如，專利文件 1 揭示一種技術，薄膜電晶體係藉由此技術，使用氧化鋅或 In-Ga-Zn-O 基氧化物半導體當作氧化物半導體膜來予以製成，且此種電晶體被使用作為譬如液晶顯示裝置之切換元件。

〔參考〕

專利文件 1：日本發表專利申請案第 2006-165528 號

【發明內容】

據說薄膜電晶體被使用來形成通道區域，其中，被使用來形成通道區域之氧化物半導體比使用非結晶矽的薄膜電晶體達成更高之場效應移動率。包括此一使用氧化物半導體之薄膜電晶體的像素被期待應用至諸如液晶顯示裝置之顯示裝置。

液晶顯示裝置中所包括之每一個像素係設有儲存電容器，在該儲存電容器中保持用以控制液晶元件之方位的電壓。薄膜電晶體之斷態漏電流（在下文中稱為斷開狀態電流）為決定該保持電容之數量的因素。當靜止影像等被顯示時，導致用以保持該儲存電容器中之電壓的週期之增加的斷開狀態電流之減少對於電力消耗之減少係重要的。

再者，當靜止影像等被顯示時，除了低電力消耗以外，對於製造該顯示裝置的顯示裝置之附加價值的增強而使得移動影像可被顯示為重要的。因此，重要的是不論影像是否為靜止影像或移動影像被決定及顯示係藉由靜止影像及移動影像間之切換而被施行，以致當靜止影像被顯示時，電力消耗係藉由減少該電力消耗而被進一步減少。

注意，於此說明書中，當薄膜電晶體係處於關閉狀態（亦被稱為非導通狀態）時，斷開狀態電流為流動於源極與汲極間之電流。於 n 通道薄膜電晶體之情況中（譬如，

第 104139926 號

民國 106 年 6 月 30 日修正

具有大約 0 伏特 (V) 至 2 V 之閾電壓)，當負電壓被施加於閘極及源極之間時，該斷開狀態電流意指流動於源極與汲極間之電流。

再者，於具有較高之附加價值的液晶顯示裝置中，諸如 3D 顯示或 4k2k 顯示，每個像素之面積被期待為小的，且該孔徑比需要被改善。重要的是減少該儲存電容器之面積，以便改善該孔徑比。據此，薄膜電晶體之斷開狀態電流需要被減少。

由於該前文，本發明的一個實施例之目的為提供具有減少的電力消耗之液晶顯示裝置，其中，使用氧化物半導體的薄膜電晶體之斷開狀態電流係減少於像素中。

本發明的一個實施例為液晶顯示裝置，包括：顯示面板，其包括驅動電路部及像素部，其中，包含使用氧化物半導體之半導體層的電晶體被設置於每一個像素中；信號產生電路，用以產生用來驅動該驅動電路部之控制信號及被供應至該像素部的影像信號；記憶體電路，用以儲存供每一個框週期用之影像信號；比較電路，用以在被儲存以供該記憶體電路中之個別框週期用的影像信號之中，偵測一系列框週期用之影像信號的差異；選擇電路，當在該比較電路中偵測到該差異時，該選擇電路選擇及輸出用於該系列框週期的影像信號；及顯示控制電路，當在該比較電路中偵測到該差異時，該顯示控制電路將自該選擇電路所輸出之該控制信號及該等影像信號供應至該驅動電路部，且當在該比較電路中並未偵測到該差異時，該顯示控制電

第 104139926 號

民國 106 年 6 月 30 日修正

路停止將該控制信號供應至該驅動電路部。

該液晶顯示裝置中之控制信號可為高電源電位、低電源電位、時鐘信號、開始脈衝信號、或重置信號之任一者。

該液晶顯示裝置中之氧化物半導體可具有 1×10^{16} /立方公分或更少之氫濃度，而該氫濃度係藉由二次離子質譜儀來予以偵測。

該液晶顯示裝置中之氧化物半導體可具有少於 1×10^{14} /立方公分之載子密度。

按照本發明，於包括使用氧化物半導體之薄膜電晶體的像素中，該關閉狀態電流可被減少。因此，用以保持儲存電容器中之電壓的週期能被延長，以致液晶顯示裝置可被提供，其中，當靜止影像等被顯示時可減少該電力消耗。再者，該孔徑比可被改善，以致包括高畫質顯示部之液晶顯示裝置能被提供。

再者，不只顯示靜止影像、同時也顯示移動影像之顯示裝置能被提供，以致該顯示裝置之附加價值可被增強。不論影像是否為靜止影像或移動影像被決定，且顯示係藉由靜止影像及移動影像間之切換來予以施行，以致當顯示靜止影像時之電力消耗可被減少。

【圖式簡單說明】

圖 1 係一圖解，顯示液晶顯示裝置之方塊圖的範例；

圖 2A 至 2C 係圖解，顯示驅動電路的範例；

圖 3 係驅動電路之時序圖；

圖 4A 至 4C 係圖解，顯示驅動電路的範例；

圖 5A 及 5B 說明薄膜電晶體；

圖 6A 至 6E 說明用以製造薄膜電晶體之方法；

圖 7A 及 7B 說明薄膜電晶體；

圖 8A 至 8E 說明用以製造薄膜電晶體之方法；

圖 9A 及 9B 之每一個說明薄膜電晶體；

圖 10A 至 10E 說明用以製造薄膜電晶體之方法；

圖 11A 至 11E 說明用以製造薄膜電晶體之方法；

圖 12A 至 12D 說明用以製造薄膜電晶體之方法；

圖 13A 至 13D 說明用以製造薄膜電晶體之方法；

圖 14 說明薄膜電晶體；

圖 15A 至 15C 說明液晶面板；

圖 16A 至 16C 之每一個說明電子設備；

圖 17A 至 17C 之每一個說明電子設備；

圖 18A 及 18B 說明顯示面板及薄膜電晶體；

圖 19 係用以敘述實施例 13 之圖解；

圖 20A 及 20B 係用以敘述實施例 13 之圖解；

圖 21A 及 21B 係用以敘述實施例 13 之圖解；

圖 22 係用以敘述實施例 13 之圖解；

圖 23 係用以敘述實施例 14 之曲線圖；

圖 24A 及 24B 係用以敘述實施例 14 之圖示；

圖 25A 及 25B 係用以敘述實施例 14 之曲線圖；

圖 26A 至 26D 係用以敘述實施例 1 之圖解；

第 104139926 號

民國 106 年 6 月 30 日修正

圖 27 係用以敘述範例 1 之圖示；

圖 28 係用以敘述範例 1 之曲線圖；

圖 29 係用以敘述範例 2 之圖示；

圖 30 係用以敘述範例 2 之曲線圖；

圖 31 係用以敘述範例 3 之圖示；

圖 32 係用以敘述範例 3 之曲線圖；

圖 33 係用以敘述範例 4 之圖示；

圖 34 係用以敘述範例 5 之圖解。

【實施方式】

在下文中，本發明之實施例及範例將參考所附圖面而被敘述。然而，那些熟諳此技藝者輕易地了解在本文中所揭示之模式及細節可被以各種方式來修改，而不會自本發明之精神及範圍脫離。因此，本發明不被解釋為受限於該等實施例及範例之敘述。注意，於本發明之下面敘述結構中，遍及該等圖面之相同的部份被標以相同之參考數字。

注意，為簡單起見，於一些情況中，該等實施例中之圖面等中所說明的每一個結構之尺寸、一層或區域的厚度被誇大。因此，本發明之實施例不被限制於此一比例。

於此說明書中，諸如“第一”、“第二”、及“第三”之序數被使用，以便避免零組件之中的混亂，且該等術語不在數字上限制該等零組件。

（實施例 1）

於此實施例中，顯示裝置之方塊圖與驅動電路中之操作的停止順序及開始順序被敘述。首先，顯示裝置之方塊圖係使用圖 1 而被敘述。

在實施例 1 中所敘述之液晶顯示裝置 1000 包括顯示面板 1001、信號產生電路 1002、記憶體電路 1003、比較電路 1004、選擇電路 1005、及顯示控制電路 1006。

該顯示面板 1001 包括譬如驅動電路部 1007 及像素部 1008。閘極線驅動電路 1009A 及信號線驅動電路 1009B 被包括，該等電路為用以驅動包括複數個像素之像素部 1008 的驅動電路。該閘極線驅動電路 1009A、該信號線驅動電路 1009B、及該像素部 1008 可為使用電晶體所形成，該等電晶體係形成在一個基板之上。

該閘極線驅動電路 1009A、該信號線驅動電路 1009B、及該像素部 1008 可使用 n 通道電晶體來予以形成，在該等 n 通道電晶體之每一個中使用氧化物半導體而形成半導體層。該閘極線驅動電路 1009A 及／或該信號線驅動電路 1009B 可被形成在與該像素部相同的基板、或不同的基板之上。

當作該像素部 1008 中之顯示方法，循序方法、交織方法等能被採用。在色彩顯示之時，該像素中所控制之色彩成份不被限制於 R、G、及 B 之三個色彩（R、G、及 B 分別對應於紅色、綠色、及藍色）；譬如，R、G、B、及 W（W 對應於白色），或 R、G、B、及黃色、青藍色、洋紅色等等的一或多個能被採用。再者，顯示區域之尺寸可

視該等色彩成份之個別點而為不同的。本發明不被限制於對用於色彩顯示之顯示裝置的應用，同時亦可被應用於單色顯示之顯示裝置。

其次，用作為閘極線驅動電路 1009A、信號線驅動電路 1009B、及該像素部 1008 的任一者中所包括之電晶體的半導體層，氧化物半導體層被敘述。

至於此實施例中所使用之氧化物半導體，氫係以 1×10^{16} /立方公分或更少而被包含於該氧化物半導體中，且被包含於該氧化物半導體中之氫被去除。氧化物半導體膜具有少於 1×10^{14} /立方公分之載子密度減少較佳為等於或少於 1×10^{12} /立方公分，且被使用來形成薄膜電晶體之通道區域。於此說明書中，具有少於 1×10^{12} /立方公分之載子密度的氧化物半導體被稱為本質（I 型）氧化物半導體，且具有等於或大於 1×10^{12} /立方公分、但等於或少於 1×10^{14} /立方公分之載子密度的氧化物半導體被稱為實質上本質氧化物半導體。於此說明書中，該氧化物半導體層中之氫的濃度係藉由二次離子質譜儀（SIMS）來予以測量。

於該氧化物半導體之能帶隙為 2 電子伏特（eV）或更多、較佳為 2.5 eV 或更多，更佳為 3 eV 或更多之情況中，藉由熱激發所造成的載子之數目係可忽略的。因此，可具有施體之作用的諸如氫之雜質被儘可能多地減少，以致該載子密度係少於 1×10^{14} /立方公分，較佳係等於或少於 1×10^{12} /立方公分。亦即，該氧化物半導體層之載子密

度係儘可能多地減少，以便非常地接近零。

此一藉由自該氧化物半導體儘可能多地去除氫而被高度純化的氧化物半導體被使用於該薄膜電晶體之通道形成區域，藉此該汲極電流在 1 V 至 10 V 的範圍中之汲極電壓及 -5 V 至 -20 V 的範圍中之閘極電壓係等於或少於 1×10^{-13} 安培 (A)，甚至當該通道寬度為 10 毫米時。

於顯示裝置係使用此一薄膜電晶體來予以製成之情況中，該薄膜電晶體之斷開狀態電流係非常地小，該滲漏電流被減少，以致用以保持顯示資料之週期能被延長。

特別是，於包括具有 10 微米之通道寬度的上述氧化物半導體層之電晶體中，每微米之通道寬度的斷開狀態電流可為等於或少於 10 aA/微米 (1×10^{-17} A/微米)，且進一步可為等於或少於 1 aA/微米 (1×10^{-18} A/微米)。此一斷開狀態電流非常小之電晶體被使用作為該閘極線驅動電路 1009A、該信號線驅動電路 1009B、及該像素部 1008 之任一者中所包括的電晶體，藉此諸如視頻信號之電信號的保持時間能被增加。因為該保持時間能被增加，譬如，在視頻信號的寫入之後的保持時間被設定至 10 秒或更多，較佳為 30 秒或更多，更佳為一分鐘或更多及少於十分鐘。藉由增加該保持時間，該等寫入時序間之間隔可被增加，以致電力消耗可被進一步抑制。

對電晶體中之斷開狀態電流的流動之電阻可被稱為該斷開狀態電阻率。當該電晶體為關閉時，該斷開狀態電阻率為通道形成區域之電阻率，其可自該斷開狀態電流而被

計算出。

特別是，當該電晶體關閉時之電阻（關閉狀態電阻 R ）可使用歐姆定律由該斷開狀態電流及該汲極電壓計算，這導致能使用公式 $\rho = RA/L$ （ R 為該斷開狀態電阻）由該通道形成區域之剖面積 A 與該通道形成區域的長度 L 計算之斷開狀態電阻率 ρ （其對應於源極電極與汲極電極間之距離）。

該剖面積 A 能被由 $A=dW$ 計算，其中，該通道形成區域之厚度為 d ，且該通道寬度為 W 。該通道形成區域之長度 L 為該通道長度 L 。以此方式，該斷開狀態電阻率可自該斷開狀態電流被計算出。

於此實施例中，包括該氧化物半導體層的電晶體之斷開狀態電阻率較佳為 1×10^9 歐姆·米或更多，更佳為 1×10^{10} 歐姆·米或更多。

在另一方面，譬如，於使用低溫多晶矽的電晶體之情況中，設計等係假設該斷開狀態電流為大約 1×10^{-12} A/微米來施行。因此，當該等保持電容係彼此相等（大約 0.1 pF）時，於包括該氧化物半導體之電晶體中，該電壓之保持週期能被延長至與使用低溫多晶矽的電晶體之大約 10^5 倍長的週期。再者，於使用非結晶矽的電晶體之情況中，每微米通道寬度之斷開狀態電流為 1×10^{-13} A/微米或更多。因此，當該等保持電容係彼此相等（大約 0.1 pF）時，於包括具有高純度之氧化物半導體的電晶體中，該電壓之保持週期能被延長至與使用低溫多晶矽的電晶體之週

期 10^4 倍或更多一樣長的週期。

譬如，於使用低溫多晶矽之使用該電晶體的像素之情況中，影像顯示通常係以每秒 60 訊框（每訊框達 16 毫秒）而施行。同理可被應用至靜止影像顯示之情況，且這是因為如果該比率被減少（寫入時序間之間隔被增加），該像素之電壓被減少，這不利地影響該影像顯示。在另一方面，於使用包括該氧化物半導體層的上述電晶體之情況中，每信號寫入之保持週期能被延長至 1600 秒，因為該斷開狀態電流係小的，其為使用低溫多晶矽之電晶體的大約 10^5 倍長。

以此方式，靜止影像顯示能甚至藉由視頻信號之更少頻率的寫入在顯示部上施行。因為該保持週期能被延長，施行信號之寫入的頻率能被減少，尤其當靜止影像被顯示時。譬如，在靜止影像的顯示週期中之信號寫入的次數可為一或 n （ n 為大於或等於 2 及少於或等於 10^3 ）。因此，顯示裝置之低電力消耗能被達成。

大致上，每一個像素係設有由一對電極及絕緣層所形成之儲存電容器，該絕緣層被提供作為該對電極間之電介體。該儲存電容器之尺寸可考慮每一個像素中所提供之電晶體的斷開狀態電流等而被設定。於此實施例中，因為包括高純度氧化物半導體層之電晶體被使用作為每一個像素中所提供之電晶體，相對於每一個像素之液晶電容具有少於或等於 $1/3$ ，較佳為少於或等於 $1/5$ 之電容的儲存電容器係充分地提供。

於包括該高純度氧化物半導體層之上述電晶體中，特別是當靜止影像被顯示時，因為該保持週期可為長的，信號寫入之頻率能被極度地減少。因此，例如於顯示靜止影像中，信號寫入至像素之次數能被減少，該靜止影像涉及更少頻率之顯示切換，以致低電力消耗能被達成。

於顯示靜止影像中，如適當的話，考慮於該保持週期間施加至液晶元件之電壓的保持比率，再新操作能被施行。譬如，該再新操作能在當該儲存電容器中之電壓相對於電壓之值（初始值）達到預定位準時的時間被施行，該時間剛好在該信號寫入該液晶元件的像素電極之後。較佳的是設定該電壓之預定位準，使得相對於該最初值之閃爍不被感測。特別是，較佳的是每一次該電壓達到少於該最初值達 10%，更佳為 3%之電壓時，施行該再新操作（再寫入）。

於顯示靜止影像之保持週期中，對置電極（亦被稱為共用電極）可被造成在該浮動狀態中。特別是，開關可被提供於供應共用電位至該對置電極的電源及該對置電極之間，該開關被打開，以於寫入週期中自該電源至該對置電極而供應該共用電位，而後，該開關被關掉，以於該保持週期中造成該對置電極於該浮動狀態中。較佳的是使用包括該上述高純度氧化物半導體層當作該開關之電晶體。

該信號產生電路 1002 為一電路，用以產生驅動該閘極線驅動電路 1009A 用之信號及用以驅動該信號線驅動電路 1009B 用之信號。該信號產生電路 1002 亦為一電路，

用以透過佈線輸出驅動該驅動電路部 1007 用之信號，且為一電路，用以透過佈線而輸出視頻信號（亦被稱為視頻電壓、視頻信號、或視頻資料）至該記憶體電路 1003。換句話說，該信號產生電路 1002 為一電路，用以產生及輸出控制該驅動電路部 1007 用之控制信號、及即將被供應至該像素部 1008 之視頻信號。

特別是，該信號產生電路 1002 供應當作控制信號之高電源電位 VDD 及低電源電位 VSS 至該閘極線驅動電路 1009A 及該信號線驅動電路 1009B、用於該閘極線驅動電路 1009A 之開始脈衝 SP 及鐘脈衝 CK、及用於該信號線驅動電路 1009B 的開始脈衝 SP 與鐘脈衝 CK。再者，該信號產生電路 1002 供應用以顯示移動影像或靜止影像之視頻信號資料至該記憶體電路 1003。

移動影像意指藉由被時分成複數個訊框之複數個影像的快速切換而以人眼辨識為移動影像之影像。特別是，移動影像意指一系列的影像信號，其藉由每秒切換影像至少 60 次（60 訊框）而以人眼被辨識為具有更少之閃爍的移動影像。該靜止影像意指在一系列的框週期中不會改變之影像信號，譬如，於該第 n 個訊框及第 $(n+1)$ 個訊框中，不像移動影像，雖然被時分成複數個框週期之複數個影像被迅速地切換。

該信號產生電路 1002 可進一步產生另一信號，諸如影像信號或鎖定信號。該信號產生電路 1002 可輸出重置信號 Res 至該閘極線驅動電路 1009A 及／或該信號線驅動

電路 1009B，用以停止每一個驅動電路之脈衝信號的輸出。每一個信號可包括複數個信號，諸如第一時鐘信號及第二時鐘信號。

該高電源電位 VDD 意指高於參考電位之電位，且該低電源電位 VSS 意指低於或等於該參考電位的電位。較佳的是該高電源電位及該低電源電位為與高到足以供該電晶體操作之電位一樣高的電位。

於很多情況中，該電壓意指給定電位及參考電位（例如，接地電位）間之電位差。據此，該電壓、該電位、及該電位差亦可被分別稱為電位、電壓、及電壓差。

在由該信號產生電路 1002 輸出至該記憶體電路 1003 之影像信號為類比信號之情況中，該類比信號可透過類比/數位轉換器等被轉換成數位信號，以被輸出至該記憶體電路 1003。

該記憶體電路 1003 包括複數個訊框記憶體 1010，用以儲存複數個訊框用之影像信號。該訊框記憶體可使用諸如動態隨機存取記憶體（DRAM）或靜態隨機存取記憶體（SRAM）之記憶體元件而被形成。

訊框記憶體 1010 之數目未特別受限制，只要用於每一個框週期之影像信號可被儲存。該等訊框記憶體 1010 之影像信號藉由該比較電路 1004 及該選擇電路 1005 被選擇性地讀出。

該比較電路 1004 為一電路，其選擇性地讀出該記憶體電路 1003 中所儲存之一系列框週期的影像信號、比較

該等影像信號、及偵測其差異。該系列框週期之影像於該差異係藉由該比較電路 1004 中之影像信號的比較所偵測到之情況中而被決定為移動影像，且於該差異係未藉由該比較電路 1004 中之影像信號的比較所偵測到之情況中被決定為靜止影像。亦即，不論一系列框週期中之影像信號是否為用以顯示移動影像的影像信號或用以顯示靜止影像的影像信號，藉由該比較電路 1004 中之差異的偵測所決定。藉由該比較所獲得之差異可被設定，以便當其係在預定位準之上時被決定為待偵測之差異。

該選擇電路 1005 包括複數個開關，諸如薄膜電晶體，且為一電路，當用以顯示移動影像之影像信號係藉由該比較電路 1004 中之差異偵測來予以決定時，該電路由儲存該等影像信號之訊框記憶體 1010 選擇該等影像信號，且輸出至該顯示控制電路 1006。當在該比較電路 1004 中比較的一系列訊框間之影像信號的差異不被偵測時，該系列訊框中所顯示之影像為靜止影像，且在該情況下，該選擇電路 1005 可輸出該後一訊框之影像信號的 no 信號至該顯示控制電路 1006。

該顯示控制電路 1006 為一電路，其在供應及停止供應該影像信號及該控制信號至該驅動電路部 1007 之間切換，該等信號諸如該高電源電位 VDD、該低電源電位 VSS、該開始脈衝 SP、該鐘脈衝 CK、及該重置信號 Res。特別是，當影像係藉由該比較電路 1004 而被決定為移動影像時，亦即，一系列訊框中之影像信號的差異被偵

測，該等影像信號透過該顯示控制電路 1006 被自該選擇電路 1005 供應至該驅動電路部 1007，且該等控制信號係透過該顯示控制電路 1006 而被供應至該驅動電路部 1007。在另一方面，當影像係藉由該比較電路 1004 而被決定為靜止影像時，亦即，一系列訊框中之影像信號的差異未被偵測，該後面訊框之影像信號不被由該選擇電路 1005 所供應，以致該影像信號不透過該顯示控制電路 1006 而被供應至該驅動電路部 1007，且該顯示控制電路 1006 停止供應該等控制信號至該驅動電路部 1007。

注意，於該靜止影像被決定之情況中，當影像被假設為靜止影像之週期為短的時，在該控制信號之中，該高電源電位 VDD 及該低電源電位 VSS 之供應的停止不須被施行。這是因為由於該高電源電位 VDD 及該低電源電位 VSS 之供應的經常停止及開始的電力消耗之增加可被減少，其係較佳的。

較佳的是該等影像信號及該等控制信號之供應的停止係完全施行於該週期中，用以於該像素部 1008 中保持每一個像素中之影像信號，且該顯示控制電路 1006 之前供應的該等影像視頻信號及該等控制信號被再次供應，使得該影像信號被再次供應於每一個像素的保持週期之後。

任何信號之供應意指供應預定電位至佈線。任何信號之供應的停止意指該預定電位至該佈線之供應的停止，與至一被供應預定固定式電位之佈線，譬如被供應該低電源電位 VSS 之佈線的連接。任何信號之供應的停止亦意指

至供應預定電位的佈線之電連接的切斷，以造成浮動狀態。

如上面所述，於包括該氧化物半導體層之薄膜電晶體中，該斷開狀態電流能被減少到少於或等於 $1 \times 10^{-12} \text{A}$ /微米，以致該保持週期能被延長。據此，於此實施例中，當靜止影像被顯示時，協同效應被期待在電力消耗的減少中產生。

以此方式，影像信號被比較，以決定其影像是否為移動影像或靜止影像，且諸如時鐘信號或開始脈衝的控制信號之供應或供應的停止被選擇性地施行，藉此，電力消耗能被減少。

其次，該驅動電路部 1007 之閘極線驅動電路 1009A 及信號線驅動電路 1009B 的每一個中所包括之移位暫存器的結構之範例係使用圖 2A 至 2C 來做敘述。

圖 2A 所示之移位暫存器包括第一至第 n 個脈衝輸出電路 10_1 至 10_N (N 為 3 或更多之自然數)。來自第一佈線 11 之第一時鐘信號 CK1、來自第二佈線 12 之第二時鐘信號 CK2、來自第三佈線 13 之第三時鐘信號 CK3、及來自第四佈線 14 之第四時鐘信號 CK4 被供應至圖 2A 中所示之移位暫存器的第一至第 N 個脈衝輸出電路 10_1 至 10_N。來自第五佈線 15 之開始脈衝 SP1 (第一開始脈衝) 被輸入至該第一脈衝輸出電路 10_1。來自該先前級中之脈衝輸出電路的信號 (該信號被稱為先前級信號 OUT ($n-1$)) (n 為大於或等於 2 與小於或等於 N 之自然

數) 被輸入至該第二或後續級中之第 N 個脈衝輸出電路 10_N 。在該第一脈衝輸出電路 10_1 之後二級的級中，來自該第三脈衝輸出電路 10_3 之信號被輸入至該第一脈衝輸出電路 10_1 ；同理，在該第 N 個脈衝輸出電路 10_N 之後二級的級中，來自該第 $(N+2)$ 個脈衝輸出電路 $10_ (n+2)$ 之信號 (該信號被稱為後續級信號 $OUT (n+2)$) 被輸入至該第 N 個脈衝輸出電路。以此方式，即將被輸入至該下一級及／或該二級之前的級之脈衝輸出電路的第一輸出信號 ($OUT (1)$ (SR) 至 $OUT (N)$ (SR) 之對應者)、及被輸入至另一電路等之第二輸出信號 ($OUT (1)$ 至 $OUT (N)$ 之對應者) 係輸出自該等脈衝輸出電路的每一個。注意，如於圖 2A 中所示，該後續級信號 $OUT (n+2)$ 不被輸入至該移位暫存器之最後二級；因此，當作一範例，第二開始脈衝 $SP2$ 可被輸入至該移位暫存器之最後二級的其中之一者，且第三開始脈衝 $SP3$ 可分別輸入至該移位暫存器之最後二級的其中之一者。或者，信號可在內側產生以被輸入至其上。譬如，第 $(N+1)$ 個脈衝輸出電路 $10_{(N+1)}$ 及第 $(N+2)$ 個脈衝輸出電路 $10_{(N+2)}$ 可被提供，其不會促成脈衝輸出至該顯示部 (此等電路亦被稱為虛擬級)，且對應於該第二開始脈衝 ($SP2$) 及第三開始脈衝 ($SP3$) 之信號可在該等虛擬級中產生。

注意，該第一至該第四時鐘信號 ($CK1$) 至 ($CK4$) 之每一個係在恆定的循環於高位準信號及低位準信號之間

擺動的信號。該第一至該第四時鐘信號（CK1）至（CK4）被連續地延遲達 $1/4$ 週期。於此實施例中，藉由使用該第一至第四時鐘信號（CK1）至（CK4），該脈衝輸出電路等之驅動的控制被施行。注意，該時鐘信號按照對其輸入該時鐘信號之驅動電路亦被稱為 GCK 或 SCK；然而，於此實施例中藉由使用 CK 當作該時鐘信號來敘述之。

注意，當其被明確地敘述該“A 及 B 被連接”時，A 及 B 被電連接之情況、A 及 B 在功能上被連接之情況、及 A 及 B 被直接地連接的情況被包括在其中。在此，A 及 B 之每一個對應於一物體（例如，裝置、元件、電路、佈線、電極、端子、導電膜、或一層）。據此，其他連接關係被包括，而不被限制於預定的連接關係，譬如，該等圖面及文字中所顯示之連接關係。

該第一至第 N 個脈衝輸出電路 10_1 至 10_N 之每一個包括第一輸入端子 21、第二輸入端子 22、第三輸入端子 23、第四輸入端子 24、第五輸入端子 25、第一輸出端子 26、及第二輸出端子 27（見圖 2B）。

該第一輸入端子 21、該第二輸入端子 22、及該第三輸入端子 23 被電連接至該第一至第四佈線 11 至 14 之任一者。譬如，於圖 2A 及 2B 中，該第一脈衝輸出電路 10_1 之第一輸入端子 21 係電連接至該第一佈線 11，該第一脈衝輸出電路 10_1 的第二輸入端子 22 係電連接至該第二佈線 12，且該第一脈衝輸出電路 10_1 的第三輸入端子

23 係電連接至該第三佈線 13。此外，該第二脈衝輸出電路 10_2 之第一輸入端子 21 係電連接至該第二佈線 12，該第二脈衝輸出電路 10_2 的第二輸入端子 22 係電連接至該第三佈線 13，且該第二脈衝輸出電路 10_2 的第三輸入端子 23 係電連接至該第四佈線 14。

於圖 2A 及 2B 中，在該第一脈衝輸出電路 10_1 中，該第一開始脈衝 SP1 被輸入至該第四輸入端子 24，後續級信號 OUT (3) 被輸入至該第五輸入端子 25，該第一輸出信號 OUT (1) (SR) 係自該第一輸出端子 26 輸出，且該第二輸出信號 OUT (1) 係自該第二輸出端子 27 輸出。

其次，參考圖 2C 敘述該脈衝輸出電路之特定電路結構的範例。

於圖 2C 中，該第一電晶體 31 之第一端子係電連接至該電源線 51，該第一電晶體 31 之第二端子係電連接至該第九電晶體 39 之第一端子，且該第一電晶體 31 之閘極電極係電連接至該第四輸入端子 24。該第二電晶體 32 之第一端子係電連接至該電源線 52，該第二電晶體 32 之第二端子係電連接至該第九電晶體 39 之第一端子，且該第二電晶體 32 之閘極電極係電連接至該第四電晶體 34 之閘極電極。該第三電晶體 33 之第一端子係電連接至該第一輸入端子 21，且該第三電晶體 33 之第二端子係電連接至該第一輸出端子 26。該第四電晶體 34 之第一端子係電連接至該電源線 52，且該第四電晶體 34 之第二端子係電連接

至該第一輸出端子 26。該第五電晶體 35 之第一端子係電連接至該電源線 52，該第五電晶體 35 之第二端子係電連接至該第二電晶體 32 之閘極電極及該第四電晶體 34 之閘極電極，且該第五電晶體 35 之閘極電極係電連接至該第四輸入端子 24。該第六電晶體 36 之第一端子係電連接至該電源線 51，該第六電晶體 36 之第二端子係電連接至該第二電晶體 32 之閘極電極及該第四電晶體 34 之閘極電極，且該第六電晶體 36 之閘極電極係電連接至該第五輸入端子 25。該第七電晶體 37 之第一端子係電連接至該電源線 51，該第七電晶體 37 之第二端子係電連接至該第八電晶體 38 之第二端子，且該第七電晶體 37 之閘極電極係電連接至該第三輸入端子 23。該第八電晶體 38 之第一端子係電連接至該第二電晶體 32 之閘極電極及該第四電晶體 34 之閘極電極，且該第八電晶體 38 之閘極電極係電連接至該第二輸入端子 22。該第九電晶體 39 之第一端子係電連接至該第一電晶體 31 之第二端子及該第二電晶體 32 之第二端子，該第九電晶體 39 之第二端子係電連接至該第三電晶體 33 之閘極電極及該第十電晶體 40 之閘極電極，且該第九電晶體 39 之閘極電極係電連接至該電源線 51。該第十電晶體 40 之第一端子係電連接至該第一輸入端子 21，該第十電晶體 40 之第二端子係電連接至該第二輸入端子 27，且該第十電晶體 40 之閘極電極係電連接至該第九電晶體 39 之第二端子。該第十一電晶體 41 之第一端子係電連接至該電源線 52，該第十一電晶體 41 之第二

端子係電連接至該第二輸出端子 27，且該第十一電晶體 41 之閘極電極係電連接至該第二電晶體 32 之閘極電極及該第四電晶體 34 之閘極電極。

於圖 2C 中，該第三電晶體 33 之閘極電極、該第十電晶體 40 之閘極電極、及該第九電晶體 39 之第二端子的連接點被稱為節點 NA。此外，該第二電晶體 32 之閘極電極、該第四電晶體 34 之閘極電極、該第五電晶體 35 之第二端子、該第六電晶體 36 之第二端子、該第八電晶體 38 之第一端子、與該第十一電晶體 41 之閘極電極的連接點被稱為節點 NB。

於圖 2C 中之脈衝輸出電路為該第一脈衝輸出電路 10_1 的情況中，該第一時鐘信號 CK1 被輸入至該第一輸入端子 21，該第二時鐘信號 CK2 被輸入至該第二輸入端子 22，該第三時鐘信號 CK3 被輸入至該第三輸入端子 23，該開始脈衝 SP 被輸入至該第四輸入端子 24，該後續級信號 OUT (3) 被輸入至該第五輸入端子 25，該第一輸出信號 OUT (1) (SR) 係自該第一輸出端子 26 輸出，且該第二輸出信號 OUT (1) 係自該第二輸出端子 27 輸出。

圖 3 顯示包括圖 2C 所示之複數個脈衝輸出電路的移位暫存器之時序圖。於該移位暫存器為掃描線驅動電路之情況中，圖 3 中之週期 61 為垂直返馳週期，且週期 62 為閘極選擇週期。

在靜止影像及移動影像被顯示之情況中，被敘述作為

圖 2A 至 2C 及圖 3 中之範例而包括複數個 n 通道電晶體的驅動電路中之佈線的電位之供應或供應的停止之順序被敘述在下面。

首先，於該驅動電路部 1007 之操作被停止的情況中，該開始脈衝 SP 之供應係藉由該顯示控制電路 1006 來予以停止。其次，在該開始脈衝 SP 的供應被停止之後，每一個時鐘信號 CK 之供應係停止於脈衝輸出到達該移位暫存器的最後級之後。然後，該電源電壓之高電源電位 VDD 及低電源電位 VSS 的供應被停止（見圖 26A）。於開始該驅動電路部 1007 之操作的情況中，首先，該顯示控制電路 1006 供應該電源電壓之高電源電位 VDD 及低電源電位 VSS 至該驅動電路部 1007。然後，每一個時鐘信號 CK 被供應，而後，係開始該開始脈衝 SP 之供應（見圖 26B）。

於圖 2A 至 2C 及圖 3 之敘述中，該重置信號 Res 未被供應至該驅動電路。供應該重置信號 Res 之結構被顯示及敘述在圖 4A 至 4C 中。

圖 4A 所示之移位暫存器包括第一至第 N 個脈衝輸出電路 10_1 至 10_N（ N 為 3 或更多之自然數）。來自第一佈線 11 之第一時鐘信號 CK1、來自第二佈線 12 之第二時鐘信號 CK2、來自第三佈線 13 之第三時鐘信號 CK3、及來自第四佈線 14 之第四時鐘信號 CK4 被供應至圖 4A 中所示之移位暫存器的第一至第 N 個脈衝輸出電路 10_1 至 10_N。來自第五佈線 15 之開始脈衝 SP1（第一開始脈

衝) 被輸入至該第一脈衝輸出電路 10_1。來自該先前級中之脈衝輸出電路的信號(該信號被稱為先前級信號 OUT (n-1)) (n 為大於或等於 2 與小於或等於 N 之自然數) 被輸入至該第二或後續級中之第 N 個脈衝輸出電路 10_N。在該第一脈衝輸出電路 10_1 之後二級的級中, 來自該第三脈衝輸出電路 10_3 之信號被輸入至該第一脈衝輸出電路 10_1; 同理, 在該第 N 個脈衝輸出電路 10_N 之後二級的級中, 來自該第 (N+2) 個脈衝輸出電路 10_(N+2) 之信號(該信號被稱為後續級信號 OUT (n+2)) 被輸入至該第 N 個脈衝輸出電路。以此方式, 即將被輸入至該下一級及/或該二級之前的級之脈衝輸出電路的第一輸出信號(OUT (1) (SR) 至 OUT (N) (SR) 之對應者)、及被輸入至另一電路等之第二輸出信號(OUT (1) 至 OUT (N) 之對應者) 係自該等脈衝輸出電路之每一個輸出。至每一個級中之脈衝輸出電路, 重置信號 Res 係自第六佈線 16 所供應。

圖 4A 至 4C 所示之脈衝輸出電路係與圖 2A 至 2C 所示之脈衝輸出電路不同, 其中, 用以供應該重置信號 Res 之第六佈線 16 被提供; 其他部份係如圖 2A 至 2C 中所敘述。

該第一至第 n 個脈衝輸出電路 10_1 至 10_N 之每一個包括第一輸入端子 21、第二輸入端子 22、第三輸入端子 23、第四輸入端子 24、第五輸入端子 25、第一輸出端子 26、第二輸出端子 27、及第六輸入端子 28 (見圖 4B)。

該第一輸入端子 21、該第二輸入端子 22、及該第三輸入端子 23 被電連接至該第一至第四佈線 11 至 14 之任一者。譬如，於圖 4A 及 4B 中，該第一脈衝輸出電路 10_1 之第一輸入端子 21 係電連接至該第一佈線 11，該第一脈衝輸出電路 10_1 的第二輸入端子 22 係電連接至該第二佈線 12，且該第一脈衝輸出電路 10_1 的第三輸入端子 23 係電連接至該第三佈線 13。此外，該第二脈衝輸出電路 10_2 之第一輸入端子 21 係電連接至該第二佈線 12，該第二脈衝輸出電路 10_2 的第二輸入端子 22 係電連接至該第三佈線 13，且該第二脈衝輸出電路 10_2 的第三輸入端子 23 係電連接至該第四佈線 14。

於圖 4A 及 4B 中，在該第一脈衝輸出電路 10_1 中，該第一開始脈衝 SP1 被輸入至該第四輸入端子 24，該後續級信號 OUT (3) 被輸入至該第五輸入端子 25，該第一輸出信號 OUT (1) (SR) 係自該第一輸出端子 26 輸出，該第二輸出信號 OUT (1) 係自該第二輸出端子 27 輸出，且該重置信號 Res 係自該第六輸入端子 28 輸入。

其次，參考圖 4C 敘述該脈衝輸出電路之特定電路結構的範例。

於圖 4C 中，該第一電晶體 31 之第一端子係電連接至該電源線 51，該第一電晶體 31 之第二端子係電連接至該第九電晶體 39 之第一端子，且該第一電晶體 31 之閘極電極係電連接至該第四輸入端子 24。該第二電晶體 32 之第一端子係電連接至該電源線 52，該第二電晶體 32 之第二

端子係電連接至該第九電晶體 39 之第一端子，且該第二電晶體 32 之閘極電極係電連接至該第四電晶體 34 之閘極電極。該第三電晶體 33 之第一端子係電連接至該第一輸入端子 21，且該第三電晶體 33 之第二端子係電連接至該第一輸出端子 26。該第四電晶體 34 之第一端子係電連接至該電源線 52，且該第四電晶體 34 之第二端子係電連接至該第一輸出端子 26。該第五電晶體 35 之第一端子係電連接至該電源線 52，該第五電晶體 35 之第二端子係電連接至該第二電晶體 32 之閘極電極及該第四電晶體 34 之閘極電極，且該第五電晶體 35 之閘極電極係電連接至該第四輸入端子 24。該第六電晶體 36 之第一端子係電連接至該電源線 51，該第六電晶體 36 之第二端子係電連接至該第二電晶體 32 之閘極電極及該第四電晶體 34 之閘極電極，且該第六電晶體 36 之閘極電極係電連接至該第五輸入端子 25。該第七電晶體 37 之第一端子係電連接至該電源線 51，該第七電晶體 37 之第二端子係電連接至該第八電晶體 38 之第二端子，且該第七電晶體 37 之閘極電極係電連接至該第三輸入端子 23。該第八電晶體 38 之第一端子係電連接至該第二電晶體 32 之閘極電極及該第四電晶體 34 之閘極電極，且該第八電晶體 38 之閘極電極係電連接至該第二輸入端子 22。該第九電晶體 39 之第一端子係電連接至該第一電晶體 31 之第二端子及該第二電晶體 32 之第二端子，該第九電晶體 39 之第二端子係電連接至該第三電晶體 33 之閘極電極及該第十電晶體 40 之閘極電

極，且該第九電晶體 39 之閘極電極係電連接至該電源線 51。該第十電晶體 40 之第一端子係電連接至該第一輸入端子 21，該第十電晶體 40 之第二端子係電連接至該第二輸出端子 27，且該第十電晶體 40 之閘極電極係電連接至該第九電晶體 39 之第二端子。該第十一電晶體 41 之第一端子係電連接至該電源線 52，該第十一電晶體 41 之第二端子係電連接至該第二輸出端子 27，且該第十一電晶體 41 之閘極電極係電連接至該第二電晶體 32 之閘極電極及該第四電晶體 34 之閘極電極。該第二電晶體 32 之閘極電極、該第四電晶體 34 之閘極電極、該第五電晶體 35 之第二端子、該第六電晶體 36 之第二端子、該第八電晶體 38 之第一端子、與該第十一電晶體 41 之閘極電極係電連接至用以供應該重置信號 Res 之佈線 53。該重置信號 Res 為一信號，具有高電源電位位準之信號係藉由該重置信號而被供應至該第二電晶體 32 之閘極電極、該第四電晶體 34 之閘極電極、該第五電晶體 35 之第二端子、該第六電晶體 36 之第二端子、該第八電晶體 38 之第一端子、與該第十一電晶體 41 之閘極電極，以將來自該脈衝輸出電路之輸出減少至具有低電源電位位準之信號。

於圖 4C 中，該第三電晶體 33 之閘極電極、該第十電晶體 40 之閘極電極、及該第九電晶體 39 之第二端子的連接點被稱為節點 NA。此外，該第二電晶體 32 之閘極電極、該第四電晶體 34 之閘極電極、該第五電晶體 35 之第二端子、該第六電晶體 36 之第二端子、該第八電晶體 38

之第一端子、與該第十一電晶體 41 之閘極電極的連接點被稱為節點 NB。

於圖 4C 中之脈衝輸出電路為該第一脈衝輸出電路 10_1 的情況中，該第一時鐘信號 CK1 被輸入至該第一輸入端子 21，該第二時鐘信號 CK2 被輸入至該第二輸入端子 22，該第三時鐘信號 CK3 被輸入至該第三輸入端子 23，該開始脈衝 SP 被輸入至該第四輸入端子 24，後續級信號 OUT (3) 係輸入至該第五輸入端子 25，該第一輸出信號 OUT (1) (SR) 係自該第一輸出端子 26 輸出，該第二輸出信號 OUT (1) 係自該第二輸出端子 27 輸出，且該重置信號 Res 係自該第六輸入端子 28 輸入。

包括圖 4C 所示之複數個脈衝輸出電路的移位暫存器之時序圖係類似於圖 2C、圖 3 所顯示者。

在靜止影像及移動影像被顯示之情況中，被敘述作為圖 4A 至 4C 中之範例而包括複數個 n 通道電晶體的驅動電路中之佈線的電位之供應或供應的停止之順序被敘述於下。

首先，於該驅動電路部 1007 之操作被停止的情況中，該開始脈衝 SP 之供應係藉由該顯示控制電路 1006 來予以停止。其次，在該開始脈衝 SP 的供應被停止之後，每一個時鐘信號 CK 之供應係停止於脈衝輸出到達該移位暫存器的最後級之後。然後，該重置信號 Res 被供應。其次，該電源電壓之高電源電位 VDD 及低電源電位 VSS 的供應被停止（見圖 26C）。於開始該驅動電路部 1007 之

操作的情況中，首先，該顯示控制電路 1006 供應該電源電壓之高電源電位 VDD 及低電源電位 VSS 至該驅動電路部 1007。然後，該重置信號 Res 被供應。其次，每一個時鐘信號 CK 被供應，而後，該開始脈衝 SP 之供應開始（見圖 26D）。

除了圖 2A 至 2C 及圖 3 所示結構以外，如在圖 4A 至 4C 所敘述之結構係較佳的，因為由於靜止影像與移動影像間之切換等之時的信號延遲之故障能被減少，其中，該重置信號被供應。

於靜止影像被顯示之情況中，設在該驅動電路部中所包括的薄膜電晶體之上的共用電位電極可被由共用電位線切斷，而將被造成於該浮動狀態中。然後，在該靜止影像模式之後，於該驅動電路之操作再次開始的情況中，該共用電位電極被連接至該共用電位線。據此，該驅動電路部中之薄膜電晶體的故障能被防止。

圖 18A 說明具有此一結構之顯示面板 1800，且圖 18B 為一視圖，用以敘述其剖面結構。該顯示面板 1800 包括驅動電路 1802 與 1804 及像素部 1806。共用電位電極 1808 被提供，以便重疊該驅動電路 1802。用以控制該共用電位電極 1808 及一共用電位端子 1812 間之連接/斷開的開關 1810 被設在其間。

該共用電位電極 1808 係設在該驅動電路的 TFT 1803 之上，如圖 18B 所示，藉此，屏蔽該 TFT 1803 免於靜電，以致防止閾電壓之變化或寄生通道之產生。

與該 TFT 1803 相同之結構能被使用作為該開關 1810。此一元件有助於該顯示面板之操作的穩定作用，其中，該斷開狀態中之滲漏電流係非常小的。亦即，於靜止影像被顯示之情況中，甚至當該開關 1803 被關掉以造成該共用電位電極於該浮動狀態中時，該電位能被保持恆定。

以此方式，藉由使用該 TFT 來屏蔽該外部電場，而該 TFT 係使用具有寬廣能帶隙之氧化物半導體及提供該共用電位電極而被形成，靜止影像可被顯示，甚至在該驅動電路之操作被停止的狀態中。再者，如適當的話，按照該驅動電路之操作，藉由控制該共用電位電極的電位，該顯示面板之操作能被穩定化。

如上所述，藉由使用該薄膜電晶體之使用氧化物半導體的更少斷開狀態電流之特色，用於液晶顯示裝置，用以保持儲存電容器中之電壓的週期能被延長，且當靜止影像等被顯示時之電力消耗可被減少。再者，於靜止影像被顯示之情況中，藉由停止供應控制信號，電力消耗可被進一步減少。此外，靜止影像及移動影像能被切換，而不會故障。

實施例 1 能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。

（實施例 2）

此實施例之薄膜電晶體及製造該薄膜電晶體之方法的

一個實施例係使用圖 5A 及 5B 與圖 6A 至 6E 來做敘述。

於實施例 2 中，可被應用至此說明書中所敘述之液晶顯示裝置的薄膜電晶體之範例將被敘述。實施例 2 中所敘述之薄膜電晶體 410 能被使用作為實施例 1 中所敘述之像素部 1008 的每一個像素中之薄膜電晶體。

圖 5A 說明該薄膜電晶體之平面式結構的範例，且圖 5B 說明其剖面結構之範例。圖 5A 及 5B 所示之薄膜電晶體 410 為頂部閘極薄膜電晶體。

圖 5A 為該頂部閘極薄膜電晶體 410 之平面視圖，且圖 5B 為沿著圖 5A 中之剖線 C1-C2 的剖面視圖。

該薄膜電晶體 410 在具有絕緣表面的基板 400 之上包括絕緣層 407、氧化物半導體層 412、源極與汲極電極層 415a 與 415b、閘極絕緣層 402、及閘極電極層 411。佈線層 414a 及 414b 被提供為與該等源極和汲極電極層 415a 及 415b 相接觸，且分別電連接至其上。

該薄膜電晶體 410 被敘述為單閘極薄膜電晶體；當需要時，包括複數個通道形成區域之多閘極薄膜電晶體可被所形成。

用以在該基板 400 之上製造該薄膜電晶體 410 的製程係在下面參考圖 6A 至 6E 來做敘述。

在基板上無特別之限制，該基板能被使用作為具有絕緣表面之基板 400，只要該基板對將稍後被施行之熱處理具有足夠的耐熱性。

當作該基板 400，當稍後施行的熱處理之溫度為高

時，應變點高於或等於攝氏 730 度之玻璃基板可被使用。譬如，當作該玻璃基板之材料，諸如矽酸鋁玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料被使用。注意，藉由包含比氧化硼較大數量之氧化鋇，更實用之耐熱玻璃基板能被形成。因此，較佳的是包含比 B_2O_3 較大數量之 BaO 的玻璃基板被使用。

注意，代替該上述之玻璃基板，使用絕緣體所形成之基板、諸如陶瓷基板、石英基板、或藍寶石基板可被使用當作該基板 400。或者，結晶玻璃基板等可被使用。又或者，塑膠基板等能被使用。

首先，用作為基底膜之絕緣層 407 係形成在具有絕緣表面的基板 400 之上。較佳的是諸如氧化矽層、氮氧化矽層、氧化鋁層、或氮氧化鋁物層之氧化物絕緣層被使用作為與該氧化物半導體層接觸的絕緣層 407。該絕緣層 407 能藉由電漿 CVD 方法、濺鍍方法等所形成。較佳的是藉由濺鍍方法形成該絕緣層 407，以便避免在該絕緣層 407 中包含氫。

於此實施例中，氧化矽層係藉由濺鍍方法而被形成為該絕緣層 407。該基板 400 被傳送進入一室，在其中去除氫及濕氣而包含高純度氧之濺鍍氣體被導入該室，且一標靶被使用，以致該氧化矽層係沈積在該基板 400 上當作該絕緣層 407。該基板 400 可為在室溫或可被加熱。

譬如，氧化矽膜被形成如下：石英（較佳為夸脫）被使用作為該標靶；該基板溫度為攝氏 108 度；該標靶及該

基板間之距離（T-S 距離）為 60 毫米；該壓力為 0.4 巴；該高頻功率為 1.5 千瓦；該氛圍為氧及氬（氧對氬之流速比率為 25 sccm : 25 sccm=1 : 1）；及 RF 濺鍍方法被使用。於此實施例中，該氧化矽膜之厚度為 100 奈米。矽標靶可代替該石英（較佳為夸脫）被使用，以形成該氧化矽膜。當作濺鍍氣體，氧或氧及氬之混合氣體被使用於此實施例中。

在該種情況下，較佳的是在該絕緣層 407 之沈積中去除該室中之殘餘濕氣。這是為了防止該絕緣層 407 包含氬、氬氧基、或濕氣，

為了由該室去除殘餘濕氣，較佳使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。於該室中，其中，排出係使用低溫泵來予以施行，譬如氬分子、包含氬原子之諸如水（ H_2O ）等化合物被排出。據此，包括於該室中所形成的絕緣層 407 中之雜質的濃度能被減少。

較佳的是高純度氣體被使用作為沈積該絕緣層 407 用之濺鍍氣體，其中，諸如氬、水、氬氧基、或氬化物之雜質被去除至 1 ppm 或更少，較佳為 10 ppb 或更少。

濺鍍方法之範例包括 RF 濺鍍方法，其中，高頻電源被使用作為濺鍍電源；DC 濺鍍方法，其中，DC 電源被使用；及脈衝式 DC 濺鍍方法，其中，偏壓係以脈衝方式來予以施加。該 RF 濺鍍方法主要地被使用於絕緣膜被形成之情況中，且該 DC 濺鍍方法主要地被使用於金屬膜被形

成之情況中。

多標靶濺鍍設備可被使用，其中，由彼此不同的材料所形成之複數個標靶能被設定。以該多標靶濺鍍設備，不同材料之膜能被堆疊至形成在該相同一室中，或複數種材料可藉由放電同時沈積在該相同一室中。

或者，在該室內側設有磁鐵系統及用於磁電管濺鍍方法之濺鍍設備、或用於 ECR 濺鍍方法的濺鍍設備能被使用，在該 ECR 濺鍍方法中，使用微波所產生之電漿被使用，而不會使用輝光放電。

再者，當作使用濺鍍方法之沈積方法，能使用反應濺鍍方法，其中，標靶物質及濺鍍氣體成份在沈積期間互相起化學反應，以形成其薄的化合物膜；或偏壓濺鍍方法，其中，電壓係亦在沈積期間被施加至基板。

該絕緣層 407 可具有堆疊層結構；譬如，堆疊層結構可被使用，其中，諸如氮化矽層、氮化矽氧化物層、氮化鋁層、或氮化鋁氧化物層、及該上述氧化物絕緣層之氮化物絕緣層被依此順序堆疊在該基板 400 之上。

譬如，氮化矽層係藉由導入包含高純度氮的濺鍍氣體而被形成於該氧化矽層及該基板 400 之間，其中，氫及濕氣被去除及使用矽標靶。亦於該情況中，較佳的是於該氮化矽層之形成中去除該室中之殘餘濕氣，如同該氧化矽層之沈積的情況。

該基板可在該氮化矽層的膜沈積之時被加熱。

於該氮化矽層及該氧化矽層被堆疊以形成該絕緣層

407 之情況中，該氮化矽層及該氧化矽層可被形成在具有相同矽標靶之同一室中。譬如，首先，包含氮之濺鍍氣體被導入，且被放置在該室內側之矽標靶被使用於形成該氮化矽層，而後，該濺鍍氣體被切換至包含氧之濺鍍氣體，且相同之矽標靶被使用於形成該氧化矽層。因為該氮化矽層及該氧化矽層可被連續地形成而不會暴露於空氣，諸如氫或濕氣之雜質能被防止吸附在該氮化矽層之表面上。

其次，氧化物半導體膜在該絕緣層 407 之上被形成達大於或等於 2 奈米及少於或等於 200 奈米之厚度。

爲了該氧化物半導體膜儘量可能多地不包含諸如氫、氫氧基、及濕氣之雜質，較佳的是在該膜形成之前於該濺鍍設備之預先加熱室中預先加熱設有該絕緣層 407 之基板 400，以致被吸附在該基板 400 上之諸如氫或濕氣的雜質被消除，且施行排出。當作提供於該預先加熱室中之排出單元，低溫泵係較佳的。此預先加熱步驟不須被施行。

注意，在該氧化物半導體膜係藉由濺鍍方法來予以形成之前，較佳的是施行反向濺鍍，其中，氬氣被導入及電漿被產生，以致在該絕緣層 407 的表面上之灰塵被去除。該反向濺鍍爲一方法，電壓係藉由該方法以高頻電源於氬氛圍中被施加至基板側，以便在該基板側上產生電漿，而不會施加電壓至標靶側，以致表面被修改。代替該氬氛圍，氮氛圍、氬氛圍、氧氛圍等可被使用。

該氧化物半導體膜係藉由該濺鍍方法來予以形成。該氧化物半導體膜係使用 In-Ga-Zn-O-基氧化物半導體膜、

In-Sn-Zn-O-基氧化物半導體膜、In-Al-Zn-O-基氧化物半導體膜、Sn-Ga-Zn-O-基氧化物半導體膜、Al-Ga-Zn-O-基氧化物半導體膜、Sn-Al-Zn-O-基氧化物半導體膜、In-Zn-O-基氧化物半導體膜、Sn-Zn-O-基氧化物半導體膜、Al-Zn-O-基氧化物半導體膜、In-O-基氧化物半導體膜、Sn-O-基氧化物半導體膜、或 Zn-O-基氧化物半導體膜來予以形成。於此實施例中，該氧化物半導體膜係藉由使用 In-Ga-Zn-O 基氧化物半導體標靶之濺鍍方法來予以形成。特別是，具有 $\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}=1:1:1$ [莫耳比率]（亦即， $\text{In}:\text{Ga}:\text{Zn}=1:1:0.5$ [原子比率]）的成份比率之標靶被使用。或者，具有 $\text{In}:\text{Ga}:\text{Zn}=1:1:1$ [原子比率] 或 $\text{In}:\text{Ga}:\text{Zn}=1:1:2$ [原子比率] 的成份比率之標靶能被使用。在此實施例中，該氧化物半導體標靶之充填比率為等於或大於 90% 及等於或少於 100%，較佳為等於或大於 95% 及等於或少於 99.9%。以具有高充填比率的氧化物半導體標靶之使用，所沈積之氧化物半導體膜變成高密度。該濺鍍中之氛圍可為稀有氣體（典型上為氬）之氛圍、氧之氛圍、或稀有氣體及氧之混合氛圍。該標靶可包含在 2 重量百分比或更多及 10 重量百分比或更少之 SiO_2 。

較佳的是高純度氣體被使用作為該氧化物半導體膜之沈積用的濺鍍氣體，其中，諸如氬、水、氫氧基、或氫化物之雜質被去除達 1 ppm 或更少，較佳為 10 ppb 或更少。

該氧化物半導體膜係形成在該基板 400 之上如下：該

基板被固持在具有減少之壓力的室中，該室中之殘餘濕氣被去除，已去除氫及濕氣之濺鍍氣體被導入，且該上述標靶被使用。爲了去除該室中之殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）的化合物、包含碳原子之化合物等被排出。據此，被包括於該室中所形成的氧化物半導體膜中之雜質的濃度能被減少。該基板可在該氧化物半導體膜的膜沈積之時被加熱。

當作該膜沈積條件之範例，以下之條件被採用：該基板之溫度爲室溫；該基板及該標靶間之距離爲 110 毫米；該壓力爲 0.4 巴；該直流電（DC）功率爲 0.5 千瓦；及該氛圍爲氧及氬（氧對氬之流速比率爲 15 sccm：30 sccm）。較佳的是脈衝式直流電（DC）電源被使用，因爲該膜沈積中所產生之粉末物質（亦被稱爲微粒或灰塵）能被減少，且該膜厚度可被製成均勻的。該氧化物半導體膜大於或等於 2 奈米及少於或等於 200 奈米，較佳爲大於或等於 5 奈米及少於或等於 30 奈米之厚度。注意，該氧化物半導體膜之適當厚度視其材料而變化；因此，如適當的話，該厚度可視材料而被決定。

其次，該氧化物半導體膜藉由第一微影步驟而被處理成該島形氧化物半導體層 412（見圖 6A）。用於形成該島形氧化物半導體層 412 之抗蝕劑遮罩可使用噴墨方法所形

成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩；因此，製造成本能被減少。

用於該氧化物半導體膜之蝕刻，濕式蝕刻及乾式蝕刻之任一者或兩者可被採用。

當作用於該乾式蝕刻之蝕刻氣體，較佳使用包含氯（氯基氣體，諸如氯氣（ Cl_2 ）、氯化硼（ BCl_3 ）、氯化矽（ SiCl_4 ）、或四氯化碳（ CCl_4 ））之氣體。

或者，包含氟（氟基氣體，諸如四氟化碳（ CF_4 ）、氟化硫（ SF_6 ）、氟化氮（ NF_3 ）、或三氟甲烷（ CHF_3 ））之氣體；溴化氫（ HBr ）；氧（ O_2 ）；加入諸如氦（ He ）或氬（ Ar ）之稀有氣體的這些氣體之任一者；等能被使用。

當作該乾式蝕刻法，平行板 RIE（反應離子蝕刻）方法或 ICP（感應耦合電漿）蝕刻法能被使用。爲了將該層蝕刻成所想要之形狀，如適當的話，調整該等蝕刻條件（施加至線圈形電極的電力之數量、施加至基板側上之電極的電力之數量、該基板側上之電極的溫度等）。

當作用於濕式蝕刻之蝕刻劑，磷酸、醋酸、及硝酸之混合溶液、氫氧化銨混合物（過氧化氫：氨：水=5:2:2）、氫氧化銨/過氧化氫混合物（31 重量百分比之過氧化氫溶液：28 重量百分比的氨溶液：水=5:2:2）等能被使用。ITO07N（藉由 KANTO 化學股份有限公司所產生）亦可被使用。

在該濕式蝕刻之後，該蝕刻劑係藉由清洗隨同該被蝕

刻掉之材料而被去除。包含該被去除的材料之蝕刻劑的不想要液體可被淨化，且被包含於該不想要液體中之材料可被再使用。該等資源可被有效率地使用，且藉由在該蝕刻之後由該不想要的液體收集及再使用諸如被包括於該氧化物半導體中之銦的材料，成本能被減少。

該等蝕刻條件（諸如，蝕刻劑、蝕刻時間、及溫度）視該材料而被適當地調整，以致該材料可被蝕刻成想要之形狀。

於此實施例中，該氧化物半導體膜係藉由濕式蝕刻法，使用藉由混合磷酸、醋酸、及硝酸所獲得之溶液而被處理成該島形氧化物半導體層 412。

於此實施例中，第一熱處理係施行於該氧化物半導體層 412 上。當該基板 400 之應變點為低於或等於攝氏 750 度時，該第一熱處理之溫度為高於或等於攝氏 400 度及低於或等於攝氏 750 度，且高於或等於攝氏 400 度及低於該基板 400 之應變點。於此實施例中，該基板被放置於作為一種熱處理設備之電爐中，且熱處理係在攝氏 450 度於該氧化物半導體層上在氮氛圍中施行達一小時，而後，該溫度被減少至室溫，及水或氫被防止進入該氧化物半導體層，而不會暴露於空氣；因此，氧化物半導體層被獲得。該氧化物半導體層 412 可藉由該第一熱處理可被脫水或脫氫。

該熱處理設備不被限制於電爐，並可設有藉由來自諸如電阻加熱器等之加熱器的熱傳導或熱輻射加熱待處理之

物體的裝置。譬如，RTA（快速熱退火）設備，諸如GRTA（氣體快速熱退火）設備或LRTA（燈泡快速熱退火）設備能被使用。該LRTA設備係藉由光（電磁波）之輻射用以加熱待處理物體之設備，該光由諸如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈之燈泡所發射出。該GRTA設備為使用高溫氣體之熱處理用設備。當作該氣體，不會與即將藉由熱處理所處理之物體起反應的惰性氣體，諸如氮或諸如氬之稀有氣體被使用。

譬如，當作該第一熱處理，GRTA可被施行如下：該基板被傳送進入已加熱至攝氏650度至攝氏700度之高溫的惰性氣體中，被加熱達數分鐘，及被傳送而與自該已加熱至該高溫的惰性氣體中取出。GRTA能夠高溫熱處理達一段短的時間。

於該第一熱處理中，較佳的是該水、氫等不被包含在氮或諸如氬、氖、或氬的稀有氣體中。較佳的是被導入該熱處理設備的氮或諸如氬、氖、或氬的稀有氣體之純度為6N（99.9999%）或更高，更佳為7N（99.99999%）或更高（亦即，雜質之濃度為1 ppm或更低，更佳為0.1 ppm或更低）。

再者，該氧化物半導體層412可被結晶成微晶質膜或多晶膜，視該第一熱處理之條件或該氧化物半導體層之材料而定。譬如，該氧化物半導體層可被結晶成微晶質氧化物半導體膜，其中，結晶之程度為大於或等於90%或大於

或等於 80%。再者，視該第一熱處理之條件或該氧化物半導體層之材料而定，該氧化物半導體層 412 可為未包含晶體成份之非結晶氧化物半導體膜。該氧化物半導體層可變成氧化物半導體膜，其中，微晶質部份（具有大於或等於 1 奈米及小於或等於 20 奈米，典型上大於或等於 2 奈米及小於或等於 4 奈米之粒徑）被混合進入非結晶氧化物半導體。

該氧化物半導體層之第一熱處理亦可在該氧化物半導體膜被處理成該島形氧化物半導體層 412 之前被施行。在該情況中，在該第一熱處理之後，該基板被由該加熱設備取出，而後在其上面施行微影步驟。

範例被敘述在上面，其中，用於該氧化物半導體層上之脫水及／或脫氫作用的熱處理係剛好在該氧化物半導體層 412 的形成之後才被施行。然而，用於脫水及／或脫氫作用之熱處理可在源極電極與汲極電極被堆疊在該氧化物半導體層上之後、或在閘極絕緣層係形成在源極電極與汲極電極之上之後被施行，只要其係施行於沈積該氧化物半導體層之後。

導電膜係形成在該絕緣層 407 及該氧化物半導體層 412 之上。該導電膜可為藉由濺鍍方法或真空蒸鍍方法所形成。當作該導電膜之材料，選自 Al、Cr、Cu、Ta、Ti、Mo、及 W 之元素；包含這些元素之任一者當作一成份的合金；包含這些元素之任一者的組合之合金膜；等等能被給與。再者，選自錳、鎂、鋅、鈹、及鈮的一或多個

材料可被使用。再者，該導電膜可具有單層結構或二或更多層之堆疊層結構。譬如，包含矽的鋁膜之單層結構、鈦膜被堆疊在鋁膜之上的二層式結構、鈦膜、鋁膜、及鈦膜被依此順序堆疊之三層式結構、等等能被給與。或者，包含鋁（Al）及選自鈦（Ti）、鉭（Ta）、鎢（W）、鉬（Mo）、鉻（Cr）、釹（Nd）、與釷（Sc）的一或複數個元素之膜、合金膜、或氮化物膜可被使用。於此實施例中，具有 150 奈米之厚度的鈦膜係藉由濺鍍方法而被形成為該導電膜。

其次，抗蝕劑遮罩係藉由第二微影步驟而被形成在該導電膜之上。該抗蝕劑遮罩可使用噴墨方法被形成。藉由噴墨方法形成抗蝕劑遮罩不需要光罩；因此，製造成本能被減少。在此之後，蝕刻被選擇性地施行於其上，以致該等源極與汲極電極層 415a 及 415b 被形成，而後，該抗蝕劑遮罩被去除（見圖 6B）。較佳的是該源極與汲極電極層之每一個的一端部具有錐形之形狀，因為具有堆疊在其上之閘極絕緣層的涵蓋範圍被改善。

注意，如適當的話，每一種材料及蝕刻條件被調整，以致該氧化物半導體層 412 不被該導電膜之蝕刻所去除，且在該氧化物半導體層 412 之下的絕緣層 407 未被暴露。

於此實施例中，因為該 Ti 膜被使用作為該導電膜，且該 In-Ga-Zn-O-基氧化物半導體被使用作為該氧化物半導體層 412，氫氧化銨/過氧化氫混合物（31 重量百分比過氧化氫溶液：28 重量百分比氨水：水=5:2:2）被使用作

為蝕刻劑。

於該第二微影步驟中，於一些情況中，部份該氧化物半導體層 412 被蝕刻，藉此，具有溝槽（凹陷部）之氧化物半導體層可被形成。

在該第二微影步驟中之抗蝕劑遮罩的形成之時的光線曝光可使用紫外光、KrF 雷射光、或 ArF 雷射光被施行。即將被形成的薄膜電晶體之通道長度係藉由該源極電極層之下端及該汲極電極層的下端間之間距所決定，該等電極層係彼此毗連於該氧化物半導體層 412 之上。在被施行用在少於 25 奈米的通道長度 L 之光線曝光的情況中，在該第二微影步驟中之抗蝕劑遮罩的形成之時的光線曝光係使用具有數奈米至數十奈米之極短波長的極紫外線來予以施行。在藉由極紫外線的光線曝光中，解析度係高的，且該焦點深度係大的。據此，該薄膜電晶體之通道長度 L 可被製成為大於或等於 10 奈米及少於或等於 1000 奈米，電路之操作速率能被增加，且低電力消耗能藉由極小之斷開狀態電流所達成。

其次，該閘極絕緣層 402 係形成在該絕緣層 407、該氧化物半導體層 412、及該源極與汲極電極層 415a 及 415b 之上（見圖 6C）。

該閘極絕緣層 402 能藉由電漿 CVD 方法、濺鍍方法等使用氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、及氧化鋁層的一或多個被形成具有單層結構或堆疊層結構。為了防止該閘極絕緣層 402 包含儘可能多之氫，較

佳的是藉由濺鍍方法形成該閘極絕緣層 402。於藉由濺鍍方法形成氧化矽膜之情況中，矽標靶或石英標靶被使用作為標靶，且氧或氧及氬之混合氣體被使用作為濺鍍氣體。於此實施例中，100 奈米厚-氧化矽層被形成如下：該壓力為 0.4 巴；該高頻功率為 1.5 千瓦；該氛圍為氧及氬（氧對氬之流速比率為 25 sccm : 25 sccm=1 : 1）；及 RF 濺鍍方法被使用。

該閘極絕緣層 402 能具有一結構，其中，氧化矽層及氮化矽層被依此順序堆疊。譬如，具有大於或等於 70 奈米及少於或等於 400 奈米之厚度、譬如 100 奈米之厚度的閘極絕緣層，係以此一使得具有大於或等於 5 奈米及少於或等於 300 奈米之厚度的氧化矽層（ SiO_x （ $x>0$ ））係藉由濺鍍方法所形成並當作第一閘極絕緣層，而後具有大於或等於 50 奈米及少於或等於 200 奈米之厚度的氮化矽層（ SiN_y （ $y>0$ ））被堆疊在該第一閘極絕緣層之上當作第二閘極絕緣層的方式形成。

其次，抗蝕劑遮罩係藉由第三微影步驟來予以形成，且蝕刻被選擇性地施行，以去除部份該閘極絕緣層 402，以致到達該源極與汲極電極層 415a 及 415b 之開口 421a 與 421b 被形成（見圖 6D）。

其次，導電膜係形成在該閘極絕緣層 402 及該等開口 421a 與 421b 之上。於此實施例中，具有 150 奈米厚度之鈦膜係藉由濺鍍方法來予以形成。在此之後，第四微影步驟係施行於其上，以致該閘極電極層 411 及該等佈線層

414a 與 414b 被形成。注意，抗蝕劑遮罩可藉由噴墨方法來予以形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩；因此，製造成本能被減少。

該閘極電極層 411 及該等佈線層 414a 與 414b 能被形成，其每一個具有單層或堆疊層結構，並使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈹、或鈦之金屬材料、或包含這些材料之任一者當作主要成份之合金材料。

譬如，當作該閘極電極層 411 及該等佈線層 414a 與 414b 之每一個的二層式結構，以下結構之任一者係較佳的：鋁層及堆疊在其之上的鉬層之二層式結構、銅層及堆疊在其之上的鉬層之二層式結構、銅層及堆疊在其之上的氮化鈦層或氮化鉭層之二層式結構、及氮化鈦層與鉬層之二層式結構。當作三層式結構，鎢層或氮化鎢層、鋁及矽之合金層或鋁及鈦之合金層、及氮化鈦層或鈦層之堆疊係較佳的。該閘極電極層可使用透光導電膜所形成。當作該透光導電膜之材料的範例，透光導電氧化物能被給與。

其次，第二熱處理（較佳為在高於或等於攝氏 200 度及低於或等於攝氏 400 度之溫度，譬如，在高於或等於攝氏 250 度及低於或等於攝氏 350 度的溫度）係施行於惰性氣體氛圍或氧氣體氛圍中。於此實施例中，該第二熱處理係施行於攝氏 250 度的氮氛圍中達 1 小時之久。該第二熱處理可在保護絕緣層或平坦化絕緣層被形成在該薄膜電晶體 410 之上之後被施行。

再者，熱處理可在高於或等於攝氏 100 度及低於或等

於攝氏 200 度的溫度於空氣之氛圍中被施行達 1 小時至 30 小時（兩者皆包括在內）。此熱處理可在固定的加熱溫度被施行。或者，該加熱溫度中之以下變化可被重複地進行複數次：該加熱溫度係自室溫增加至高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度，而後被減少至室溫。此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下，該熱處理時間可被縮短。

透過該上述製程，包括該氧化物半導體層 412 的薄膜電晶體 410 可被形成，其中，氫之濃度、濕氣、氫化物、及氫氧化合物被減少（見圖 6E）。該薄膜電晶體 410 能被使用作為實施例 1 中所敘述之薄膜電晶體。

保護絕緣層或用於平坦化之平坦化絕緣層可被設在該薄膜電晶體 410 之上。譬如，該保護絕緣層可使用氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、及氧化鋁層的一或多個被形成具有單層結構或堆疊層結構。

該平坦化絕緣層能使用諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧基樹脂之耐熱有機材料所形成。除了此等有機材料以外，有可能使用低介電常數材料（低 k 材料）、矽氧烷基樹脂、PSG（磷化矽玻璃）、BPSG（硼磷矽玻璃）等。該平坦化絕緣層可藉由堆疊複數個絕緣膜來予以形成，該等絕緣膜係使用這些材料來予以形成。

注意，該矽氧烷基樹脂對應於一包括 Si-O-Si 鍵之樹脂，並使用矽氧烷基材料當作開始材料所形成。該矽氧烷

基樹脂可包含有機基（例如，烷基或芳香基）或氟代基當作取代基。該有機基可包含氟代基。

在此，未特別限制在用於形成該平坦化絕緣層之方法上。該平坦化絕緣層能視其材料而藉由諸如濺鍍方法、SOG 方法、旋轉塗佈方法、浸漬方法、噴塗方法、或液滴排出方法（諸如，噴墨方法、網印、或平板印刷）之方法、或以諸如刮刀、輥式塗佈機、簾幕式塗佈機、或刀式塗佈機之工具的使用被形成。

藉由如上面所述在該氧化物半導體膜的膜沈積之時去除該反應氛圍中之殘餘濕氣，該氧化物半導體膜中之氫及氫化物的濃度能被減少。據此，該氧化物半導體膜能被穩定。

藉由如上述使用液晶顯示裝置之顯示部的複數個像素之每一個中所製成之薄膜電晶體，來自該像素之滲漏電流可被抑制。據此，用於儲存電容器中之保持電壓的週期能被增加，且當靜止影像等被顯示在該液晶顯示裝置中時，該電力消耗可被減少。再者，於靜止影像被顯示之情況中，藉由停止供應控制信號，電力消耗可被進一步減少。此外，靜止影像及移動影像能被切換，而不會故障。

實施例 2 可與其他實施例中所敘述之結構的任一者適當地組合來施行。

（實施例 3）

於實施例 3 中，可被應用至此說明書中所揭示之液晶

顯示裝置的薄膜電晶體之另一範例將被敘述。注意，實施例 2 可被應用至該等相同部份及與實施例 2 具有類似功能之部份及步驟，且不重複其敘述。再者，用於該等相同部份之特定敘述被省略。在此實施例中所敘述之薄膜電晶體 460 能被使用作為實施例 1 中所敘述之像素部 1008 的每一個像素中之薄膜電晶體。

此實施例之薄膜電晶體及用以製造該薄膜電晶體的方法之實施例係使用圖 7A 及 7B 與圖 8A 至 8E 來做敘述。

圖 7A 說明該薄膜電晶體之平面式結構的範例，及圖 7B 說明其剖面結構之範例。圖 7A 及 7B 所示之薄膜電晶體 460 為頂部閘極薄膜電晶體。

圖 7A 為該頂部閘極薄膜電晶體 460 之平面視圖，且圖 7B 為沿著圖 7A 中之剖線 D1-D2 的剖面視圖。

該薄膜電晶體 460 在具有絕緣表面的基板 450 之上包括絕緣層 457、源極或汲極電極層 465a (465a1 與 465a2)、氧化物半導體層 462、源極或汲極電極層 465b、佈線層 468、閘極絕緣層 452、及閘極電極層 461 (461a 與 461b)。該源極或汲極電極層 465a (465a1 與 465a2) 係透過該佈線層 468 電而被連接至佈線層 464。再者，在該圖示中未示出，該源極或汲極電極層 465b 係亦於該閘極絕緣層 452 中所形成之開口中被電連接至該佈線層。

用以在該基板 450 之上製造該薄膜電晶體 460 的製程係在下面參考圖 8A 至 8E 來做敘述。

首先，用作為基底膜之絕緣層 457 係形成在具有絕緣表面的基板 450 之上。

於此實施例中，氧化矽層係藉由濺鍍方法而被形成為該絕緣層 457。該基板 450 被傳送進入一室，包含在其中去除氫及濕氣的高純度氧之濺鍍氣體被導入該室，且矽標靶或石英（較佳為夸脫）被使用，以致該氧化矽層係沈積在該基板 450 上當作該絕緣層 457。於此實施例中，氧或氧及氫之混合氣體被使用作為該濺鍍氣體。

譬如，於此實施例中，氧化矽膜被形成如下：具有 6N 之純度的石英（較佳為夸脫）被使用作為該標靶；該基板溫度為攝氏 108 度；該標靶及該基板間之距離（T-S 距離）為 60 毫米；該壓力為 0.4 巴；該高頻功率為 1.5 千瓦；該氛圍為氧及氫（氧對氫之流速比率為 25 sccm：25 sccm=1：1）；及 RF 濺鍍方法被使用。於此實施例中，該氧化矽膜之厚度為 100 奈米。矽標靶可代替該石英（較佳為夸脫）被使用，以形成該氧化矽膜。

在該種情況下，較佳的是在該絕緣層 457 之沈積中去除該室中之殘餘濕氣。這是為了防止該絕緣層 457 包含氫、氫氧基、或濕氣。於使用低溫泵施行排出之室中，譬如氫分子、包含氫原子之諸如水（ H_2O ）等化合物被排出。據此，包括於該室中所形成的絕緣層 457 中之雜質的濃度能被減少。

較佳的是高純度氣體被使用作為沈積該絕緣層 457 用之濺鍍氣體，其中，諸如氫、水、氫氧基、或氫化物之雜

質被去除至 1ppm 或更少，較佳為 10 ppb 或更少。

該絕緣層 457 可具有堆疊層結構；譬如，堆疊層結構可被使用，其中，諸如氮化矽層、氮化矽氧化物層、氮化鋁層、或氮化鋁氧化物層、及該上述氧化物絕緣層之氮化物絕緣層被依此順序堆疊在該基板 450 之上。

譬如，氮化矽層係藉由導入包含高純度氮的濺鍍氣體而被形成於該氧化矽層及該基板 450 之間，其中，氫及濕氣被去除及使用矽標靶。亦於該情況中，較佳的是於該氮化矽層之形成中去除該室中之殘餘濕氣，如同該氧化矽層之沈積的情況。

導電膜被形成在該絕緣層 457 之上。當作該導電膜之材料，選自 Al、Cr、Cu、Ta、Ti、Mo、及 W 之元素；包含這些元素之任一者當作一成份的合金；包含這些元素之任一者的組合之合金膜；等等能被給與。再者，選自錳、鎂、鋅、鈹、及鈮的一或多個材料可被使用。再者，該導電膜可具有單層結構或二或更多層之堆疊層結構。譬如，包含矽的鋁膜之單層結構、鈦膜被堆疊在鋁膜之上的二層式結構、鈦膜、鋁膜、及鈦膜被依此順序堆疊之三層式結構、等等能被給與。或者，包含鋁（Al）及選自鈦（Ti）、鉭（Ta）、鎢（W）、鉬（Mo）、鉻（Cr）、釹（Nd）、與釷（Sc）的一或複數個元素之膜、合金膜、或氮化物膜可被使用。於此實施例中，具有 150 奈米之厚度的鈦膜係藉由濺鍍方法而被形成為該導電膜。其次，抗蝕劑遮罩係藉由第一微影步驟而被形成在該導電膜之上，選

擇性地蝕刻於其上，以致該等源極與汲極電極層 465a1 及 465a2 被形成，而後，該抗蝕劑遮罩被去除（見圖 8A）。在該剖面視圖中被顯示為切開的源極與汲極電極層 465a1 及 465a2 為具有如圖 7A 所示之圓環面形部份的膜。較佳的是該等源極與汲極電極層 465a1 及 465a2 之每一個的一端部具有錐形之形狀，因為具有堆疊在其上之閘極絕緣層的涵蓋範圍被改善。

其次，具有大於或等於 2 奈米及少於或等於 200 奈米、譬如大於或等於 5 奈米及少於或等於 30 奈米之厚度的氧化物半導體膜被形成。注意，該氧化物半導體膜之適當厚度視其材料而變化；因此，如適當的話，該厚度可視材料而被決定。於此實施例中，該氧化物半導體膜係藉由濺鍍方法使用 In-Ga-Zn-O 基氧化物半導體標靶來予以形成。

該氧化物半導體膜係形成在該基板 450 之上如下：該基板被固持在具有減少之壓力的室中，該室中之殘餘濕氣被去除，已去除氫及濕氣之濺鍍氣體被導入，且標靶被使用。為了去除該室中之殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）的化合物、包含碳原子之化合物等被排出。據此，被包括於該室中所形成的氧化物半導體膜中之雜質的濃度能被減少。該基板可在該氧化物半導

體膜的膜沈積之時被加熱。

較佳的是高純度氣體被使用作為該氧化物半導體膜之沈積用的濺鍍氣體，其中，諸如氫、水、氫氧基、或氫化物之雜質被去除達 1 ppm 或更少，較佳為 10 ppb 或更少。

當作該膜沈積條件之範例，以下之條件被採用：該基板之溫度為室溫；該基板及該標靶間之距離為 110 毫米；該壓力為 0.4 巴；該直流電（DC）電源為 0.5 千瓦；及該氛圍為氧及氫（氧對氫之流速比率為 15 sccm：30 sccm）。

其次，該氧化物半導體膜藉由第二微影步驟而被處理成該島形氧化物半導體層 462（見圖 8B）。於此實施例中，該氧化物半導體膜係藉由濕式蝕刻法使用藉由混合磷酸、醋酸、及硝酸所獲得之溶液而被處理成該島形氧化物半導體層 462。

於此實施例中，第一熱處理係施行於該氧化物半導體層 462 上。當該基板 450 之應變點為低於或等於攝氏 750 度時，該第一熱處理之溫度為高於或等於攝氏 400 度及低於或等於攝氏 750 度，且高於或等於攝氏 400 度及低於該基板 450 之應變點。於此實施例中，該基板被放置於作為一種熱處理設備之電爐中，且熱處理係施行於攝氏 450 度於該氧化物半導體層上在氮氛圍中達一小時，而後，該溫度被減少至室溫，及水或氫被防止進入該氧化物半導體層，而不會暴露於空氣；因此，氧化物半導體層被獲得。

該氧化物半導體層 462 可藉由該第一熱處理可被脫水或脫氫。

該熱處理設備不被限制於電爐，並可設有藉由來自諸如電阻加熱器等之加熱器的熱傳導或熱輻射加熱待處理之物體的裝置。譬如，RTA（快速熱退火）設備，諸如GRTA（氣體快速熱退火）設備或 LRTA（燈泡快速熱退火）設備能被使用。譬如，當作該第一熱處理，GRTA 可被施行如下：該基板係傳送進入已被加熱至攝氏 650 度至攝氏 700 度之高溫的惰性氣體中，被加熱達數分鐘，及被傳送而與自該已加熱至該高溫的惰性氣體中取出。GRTA 能夠高溫熱處理達一段短時間。

於該第一熱處理中，較佳的是該水、氫等不被包含在氮或諸如氦、氖、或氬的稀有氣體中。較佳的是被導入該熱處理設備的氮或諸如氦、氖、或氬的稀有氣體之純度為 6N（99.9999%）或更高，更佳為 7N（99.99999%）或更高（亦即，雜質之濃度為 1 ppm 或更低，更佳為 0.1 ppm 或更低）。

再者，視該第一熱處理之條件或該氧化物半導體層之材料而定，該氧化物半導體層 462 可被結晶成微晶質膜或多晶膜。

該氧化物半導體層之第一熱處理亦可在該氧化物半導體膜被處理成該島形氧化物半導體層 462 之前被施行。在該情況中，在該第一熱處理之後，該基板被由該加熱設備取出，而後在其上面施行微影步驟。

範例被敘述在上面，其中，用於該氧化物半導體層上之脫水及／或脫氫作用的熱處理係剛好在該氧化物半導體層 462 的形成之後才被施行。然而，用於脫水及／或脫氫作用之熱處理可在源極或汲極電極層 465b 被堆疊在該氧化物半導體層上之後、或在閘極絕緣層 452 係形成在源極或汲極電極層 465b 之上之後才被施行，只要其係施行於沈積該氧化物半導體層之後。

其次，導電膜係形成在該絕緣層 457 及該氧化物半導體層 462 之上。在此之後，抗蝕劑遮罩係藉由第三微影步驟而被形成在該導電膜之上，該導電膜被選擇性地蝕刻，以形成該源極或汲極電極層 465b 及該佈線層 468，而後，該抗蝕劑遮罩被去除（見圖 8C）。該源極或汲極電極層 465b 及該佈線層 468 之每一個可藉由與該源極或汲極電極層 465a1 及 465a2 之每一個的材料及步驟類似之材料及類似步驟所形成。

於此實施例中，150 奈米厚度之鈦膜係藉由濺鍍方法而被形成為該源極或汲極電極層 465b 及該佈線層 468 之每一個。於此實施例中，因為該等源極或汲極電極層 465a1 及 465a2 與該源極或汲極電極層 465b 為彼此相同之鈦膜，該源極或汲極電極層 465b 與該等源極或汲極電極層 465a1 及 465a2 的每一個間之蝕刻選擇性不能被提供。因此，當該源極或汲極電極層 465b 被蝕刻時，為了防止該源極或汲極電極層 465a1 及 465a2 被蝕刻，該佈線層 468 被設在未以該氧化物半導體層 462 覆蓋的源極或汲極

電極層 465a2 之上。在蝕刻之時具有高選擇性的不同材料被使用於形成該等源極或汲極電極層 465a1 及 465a2 與該源極或汲極電極層 465b 之情況中，在蝕刻之時保護該源極或汲極電極層 465a2 的佈線層 468 不須被提供。

該氧化物半導體層 462 可藉由該導電膜之蝕刻被局部地蝕刻去除。如適當的話，材料及該等蝕刻條件被控制，以便不會超出需要地去除該氧化物半導體層 462。

於此實施例中，因為該 Ti 膜被使用作為該導電膜，且該 In-Ga-Zn-O-基氧化物半導體被使用作為該氧化物半導體層 462，氫氧化銨/過氧化氫混合物（31 重量百分比過氧化氫溶液：28 重量百分比氨水：水=5:2:2）被使用作為蝕刻劑。

於該第三微影步驟中，於一些情況中，部份的該氧化物半導體層 462 被蝕刻，藉此，具有溝槽（凹陷部）之氧化物半導體層可被形成。用以形成該源極或汲極電極層 465b 及該佈線層 468 之抗蝕劑遮罩可藉由噴墨方法所形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩；因此，製造成本能被減少。

其次，該閘極絕緣層 452 被形成在該絕緣層 457、該氧化物半導體層 462、該源極或汲極電極層 465a1 與 465a2、及該源極或汲極電極層 465b 之上。

該閘極絕緣層 452 能藉由電漿 CVD 方法、濺鍍方法等使用氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、及氧化鋁層的一或多個被形成具有單層結構或堆疊層

結構。爲了防止該閘極絕緣層 452 包含儘可能多之氫，較佳的是藉由濺鍍方法形成該閘極絕緣層 452。於藉由濺鍍方法形成氧化矽膜之情況中，矽標靶或石英標靶被使用作爲標靶，且氧或氧及氫之混合氣體被使用作爲濺鍍氣體。

該閘極絕緣層 452 能具有一結構，其中，氧化矽層及氮化矽層被依此順序堆疊在該源極或汲極電極層 465a1 與 465a2 及該源極或汲極電極層 465b 之上。於此實施例中，100 奈米厚氧化矽膜被形成如下：該壓力爲 0.4 巴；該高頻功率爲 1.5 千瓦；該氛圍爲氧及氫（氧對氫之流速比率爲 25 sccm : 25 sccm=1 : 1）；及 RF 濺鍍方法被使用。

其次，抗蝕劑遮罩係藉由第四微影步驟來予以形成，且蝕刻被選擇性地施行，以去除部份該閘極絕緣層 452，以致到達該佈線層 438 之開口 423 被形成（見圖 8D）。當該開口 423 被形成時，雖然未示出，到達該源極或汲極電極層 465b 之開口可被形成。於此實施例中，到達該源極或汲極電極層 465b 之開口係形成於堆疊一層間絕緣層之後，且用於電連接之佈線層被形成在該開口中。

其次，導電膜係形成在該閘極絕緣層 452 及該開口 423 之上。在此之後，第五微影步驟係施行於其上，以致該閘極電極層 461（461a 與 461b）及該佈線層 464 被形成。注意，可藉由噴墨方法形成抗蝕劑遮罩。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩；因此，製造成本能被減少。

該閘極電極層 461 (461a 與 461b) 及該佈線層 464 可被形成，其每一個具有單層或堆疊層結構，並使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈳、或銦之金屬材料、或包含這些材料之任一者當作其主要成份之合金材料。

於此實施例中，150 奈米厚之鈦膜藉由濺鍍方法被形成為該閘極電極層 461 (461a 與 461b) 及該佈線層 464 之每一個。雖然該閘極電極層 461 (461a 與 461b) 在圖 8E 中被顯示為分開，該閘極電極層 461 (461a 與 461b) 被形成，以便重疊藉由該源極或汲極電極層 465a1 與 465a2 及該源極或汲極電極層 465b 所形成之圓環面形空隙，如圖 7A 所示。

其次，第二熱處理（較佳為在高於或等於攝氏 200 度及低於或等於攝氏 400 度之溫度，譬如，在高於或等於攝氏 250 度及低於或等於攝氏 350 度的溫度）係施行於惰性氣體氛圍或氧氣體氛圍中。於此實施例中，該第二熱處理係施行於攝氏 250 度的氮氛圍中達 1 小時之久。該第二熱處理可在保護絕緣層或平坦化絕緣層被形成在該薄膜電晶體 460 之上之後被施行。

再者，熱處理可在高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度於空氣之氛圍中被施行達 1 小時至 30 小時（兩者皆包括在內）。此熱處理可在固定的加熱溫度被施行。或者，該加熱溫度中之以下變化可被重複地進行複數次：該加熱溫度係自室溫增加至高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度，而後被減少至室

溫。此熱處理可在形成該氧化物絕緣層之前於減壓之下被施行。在該減壓之下，該熱處理時間可被縮短。

透過該上述製程，包括該氧化物半導體層 462 的薄膜電晶體 460 可被形成，其中，氫之濃度、濕氣、氫化物、及氫氧化合物被減少（見圖 8E）。該薄膜電晶體 460 能被使用作為實施例 1 中所敘述之像素部 1008 的每一個像素中所使用之薄膜電晶體。

保護絕緣層或用於平坦化之平坦化絕緣層可被設在該薄膜電晶體 460 之上。雖然未示出，於此實施例中，到達該源極或汲極電極層 465b 之開口係形成在該閘極絕緣層 452 與該保護絕緣層及／或該平坦化絕緣層中，且電連接至該源極或汲極電極層 465b 之佈線層係形成於該開口中。

藉由如上面所述在該氧化物半導體膜的膜沈積之時去除該反應氛圍中之殘餘濕氣，該氧化物半導體膜中之氫及氫化物的濃度能被減少。據此，該氧化物半導體膜能被穩定。

以此方式，在包括使用氧化物半導體層之膜電晶體中，在被包括於液晶顯示裝置的顯示部中之複數個像素中，該斷開狀態電流能被抑制。據此，用以保持儲存電容器中之電壓的週期能被延長，且當靜止影像等被顯示在該液晶顯示裝置中時之電力消耗可被減少。再者，於靜止影像被顯示之情況中，藉由停止供應控制信號，電力消耗可被進一步減少。此外，靜止影像及移動影像能被切換，而

不會故障。於此實施例中，通道之形狀為圓形，且該源極電極層及該汲極電極層係使用不同的層來予以形成，藉此，該通道長度能被減少，且該通道寬度能被增加。以此方式，甚至在相當小之面積中可形成具有大通道寬度之薄膜電晶體，其能夠用於大電流之切換。此外，因為該氧化物半導體被高度純化，雖然該通道寬度為大的，該斷開狀態電流係非常地小。

實施例 3 能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。

（實施例 4）

此實施例中之薄膜電晶體係使用圖 9A 及 9B 來做敘述。於實施例 4 中，可被應用至此說明書中所揭示之液晶顯示裝置的薄膜電晶體之其他範例將被敘述。注意，該實施例 2 可被應用至該等相同部份及與實施例 2 具有類似功能之部份及步驟，且不重複其敘述。再者，用於該等相同部份之特定敘述被省略。在此實施例中所敘述之薄膜電晶體 425 及 426 的每一個能被使用作為實施例 1 中所敘述之像素部 1008 的每一個像素中之薄膜電晶體。

圖 9A 及 9B 說明薄膜電晶體之剖面結構的範例。圖 9A 及 9B 所示薄膜電晶體 425 及 426 之每一個為具有一結構的一種薄膜電晶體，其中，氧化物半導體層被置入於導電層及閘極電極層之間。

於圖 9A 及 9B 中，矽基板 420 被使用，且該等薄膜

電晶體 425 及 426 分別被設在絕緣層 422 之上，該絕緣層 422 被設在該矽基板 420 之上。

於圖 9A 中，導電層 427 被設在該絕緣層 422 與絕緣層 407 之間，該絕緣層 422 設在該矽基板 420 之上，以便完全地重疊至少一氧化物半導體層 412。

圖 9B 為一範例，其中，該絕緣層 422 及該絕緣層 407 間之導電層係藉由蝕刻包括該氧化物半導體層 412 之通道區域而被處理成為導電層 424，且重疊至少的部份。

該等導電層 427 及 424 之每一個係藉由耐得住稍後施行之熱處理的溫度之金屬材料來予以形成。選自鈦 (Ti)、鉭 (Ta)、鎢 (W)、鉬 (Mo)、鉻 (Cr)、釹 (Nd)、與釷 (Sc) 的元素；包含該等上面元素之任一者當作其成份的合金；包含這些元素之任一者的組合之合金膜；包含該等上面元素之任一者當作其成份的氮化物等能被使用。單層結構或堆疊層結構可被使用；譬如，鎢層之單層、氮化鎢層及鎢層之堆疊層結構等能被使用。

該等導電層 427 及 424 之每一個的電位可為分別等於或不同於該等薄膜電晶體 425 及 426 之每一個的閘極電極層 411 之電位，且該等導電層 427 及 424 之每一個可作為第二閘極電極層。該等導電層 427 及 424 之每一個的電位可為一固定式電位，諸如，GND 或 0 V。

該等薄膜電晶體 425 及 426 之電特徵可分別藉由該等導電層 427 及 424 所控制。

實施例 4 能夠在與其他實施例中所敘述之結構的任一

者之適當的組合中被施行。

(實施例 5)

於實施例 5 中，可被應用至此說明書中所揭示之液晶顯示裝置的薄膜電晶體之範例將被敘述。

此實施例之薄膜電晶體及製造該薄膜電晶體之方法的實施例係使用圖 10A 至 10E 來做敘述。

圖 10A 至 10E 說明薄膜電晶體之剖面結構的範例。圖 10A 至 10E 所示之薄膜電晶體 390 為一種底部閘極結構，其亦被稱為反向錯置薄膜電晶體。

雖然該薄膜電晶體 390 係使用單閘極薄膜電晶體敘述，如需要，包括複數個通道形成區域之多閘極薄膜電晶體能被形成。

下文，用以在基板 394 之上製造該薄膜電晶體 390 的製程係使用圖 10A 至 10E 來做敘述。

首先，導電膜被形成在具有絕緣表面的基板 394 之上，而後，第一微影步驟係施行於其上，以致閘極電極層 391 被形成。較佳的是該閘極電極層的一端部具有錐形之形狀，因為具有堆疊在其上之閘極絕緣層的涵蓋範圍被改善。注意，抗蝕劑遮罩可藉由噴墨方法被形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩；因此，製造成本能被減少。

雖然在基板上無特別之限制，該基板能被使用作為具有絕緣表面之基板 394，其需要該基板 394 具有至少高到

足以耐得住即將在稍後被施行之熱處理的耐熱性。

譬如，於玻璃基板被使用作為該基板 394 之情況中，如果即將在稍後被施行之熱處理的溫度係高的，較佳的是使用應變點為攝氏 730 度或更高之玻璃基板。譬如，當作該玻璃基板，諸如矽酸鋁玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料被使用。注意，藉由包含比氧化硼較大數量之氧化鋇（ BaO ），玻璃基板係耐熱的而且更實用。因此，較佳的是包含比 B_2O_3 更多之 BaO 的玻璃基板被使用。

注意，代替該玻璃基板，可使用絕緣體所形成之基板、諸如陶瓷基板、石英玻璃基板、或藍寶石基板當作該基板 394。或者，結晶玻璃基板等可被使用。又或者，如適當的話，塑膠基板等能被使用。

用作為基底膜之絕緣膜可被提供於該基板 394 及該閘極電極層 391 之間。該基底膜具有防止雜質元素由該基板 394 擴散之功能，並可使用氮化矽膜、氧化矽膜、氮化矽氧化物膜、及氮氧化矽膜的一或多個被形成具有單層結構或堆疊層結構。

該閘極電極層 391 可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈹、或鈦之金屬材料、或包含這些材料之任一者當作其主要成份之合金材料被形成具有單層結構或堆疊層結構。

譬如，當作閘極電極層 391 之二層式結構，以下結構之任一者係較佳的：鋁層及堆疊在其之上的鉬層之二層式

結構、銅層及堆疊在其之上的鉬層之二層式結構、銅層及堆疊在其之上的氮化鈦層或氮化鉬層之二層式結構、氮化鈦層與鉬層之二層式結構、及氮化鎢層與鎢層之二層式結構。當作三層式結構，鎢層或氮化鎢層、鋁及矽之合金層或鋁及鈦之合金層、及氮化鈦層或鈦層之堆疊係較佳的。該閘極電極層亦可使用透光導電膜所形成。當作該透光導電膜之材料的範例，透光導電氧化物能被給與。

其次，閘極絕緣層 397 係形成在該閘極電極層 391 之上。

該閘極絕緣層 397 能藉由電漿 CVD 方法、濺鍍方法等使用氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、及氧化鋁層的一或多個被形成具有單層結構或堆疊層結構。爲了防止該閘極絕緣層 397 包含儘可能多之氫，較佳的是藉由濺鍍方法形成該閘極絕緣層 397。於藉由濺鍍方法形成氧化矽膜之情況中，矽標靶或石英標靶被使用作爲標靶，且氧或氧及氫之混合氣體被使用作爲濺鍍氣體。

該閘極絕緣層 397 能具有一結構，其中，氧化矽層及氮化矽層被依此順序堆疊在該閘極電極層 391 之上。譬如，100 奈米之厚度的閘極絕緣層係以此一使得具有大於或等於 50 奈米及少於或等於 200 奈米之厚度的氮化矽層（ SiO_y （ $y>0$ ））係藉由濺鍍方法所形成並當作第一閘極絕緣層，而後具有大於或等於 5 奈米及少於或等於 300 奈米之厚度的氧化矽層（ SiN_x （ $x>0$ ））被堆疊在該第一閘極絕緣層之上當作第二閘極絕緣層的方式形成。

於該閘極絕緣層 397 及氧化物半導體膜 393 中，爲了使該氧化物半導體膜儘可能多地不包含氫、氫氧基、及濕氣，較佳的是在該膜形成之前於濺鍍設備之預先加熱室中預先加熱設有該閘極電極層 391 之基板 394、或設有該閘極電極層 391 與該閘極絕緣層 397 的基板 394，以致被吸附在該基板 394 上之諸如氫或濕氣的雜質被消除，且施行排出。該預先加熱之溫度係高於或等於攝氏 100 度及低於或等於攝氏 400 度，較佳爲高於或等於攝氏 150 度及低於或等於攝氏 300 度。當作被提供於該預先加熱室中之排出單元，低溫泵係較佳的。此預先加熱步驟不須被施行。此預先加熱步驟能以類似方式在該基板 394 上施行，並在形成氧化物絕緣層 396 之前，以該預先加熱步驟提供圖 10C 所示之源極電極層 395a 與汲極電極層 395b。

其次，在該閘極絕緣層 397 之上，該氧化物半導體膜 393 藉由濺鍍方法被形成達大於或等於 2 奈米及少於或等於 200 奈米，較佳爲大於或等於 5 奈米及少於或等於 30 奈米之厚度（見圖 10A）。

在該氧化物半導體膜 393 係藉由濺鍍方法來予以形成之前，較佳的是施行反向濺鍍，其中，氬氣被導入及電漿被產生，以致在該閘極絕緣層 397 的表面上之灰塵被去除。該反向濺鍍意指一方法，其中，沒有施加電壓至標靶側，RF 電源被使用於在氬氛圍中施加電壓至基板側，以修改一表面。代替該氬氛圍，氮氛圍、氦氛圍、氧氛圍等可被使用。

該氧化物半導體膜 393 係使用 In-Ga-Zn-O-基氧化物半導體膜、In-Sn-Zn-O-基氧化物半導體膜、In-Al-Zn-O-基氧化物半導體膜、Sn-Ga-Zn-O-基氧化物半導體膜、Al-Ga-Zn-O-基氧化物半導體膜、Sn-Al-Zn-O-基氧化物半導體膜、In-Zn-O-基氧化物半導體膜、Sn-Zn-O-基氧化物半導體膜、Al-Zn-O-基氧化物半導體膜、In-O-基氧化物半導體膜、Sn-O-基氧化物半導體膜、或 Zn-O-基氧化物半導體膜來予以形成。於此實施例中，該氧化物半導體膜 393 係藉由使用 In-Ga-Zn-O 基氧化物半導體標靶之濺鍍方法來予以形成。特別是，具有 $\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}=1:1:1$ [莫耳比率]（亦即， $\text{In}:\text{Ga}:\text{Zn}=1:1:0.5$ [原子比率]）的成份比率之標靶被使用。或者，具有 $\text{In}:\text{Ga}:\text{Zn}=1:1:1$ [原子比率] 或 $\text{In}:\text{Ga}:\text{Zn}=1:1:2$ [原子比率] 的成份比率之標靶能被使用。在此實施例中，該氧化物半導體標靶之充填比率係等於或大於 90% 及等於或少於 100%，較佳為等於或大於 95% 及等於或少於 99.9%。以具有高充填比率的氧化物半導體標靶之使用，所沈積之氧化物半導體膜具有高密度。該氧化物半導體膜 393 的濺鍍中之氛圍可為稀有氣體（典型上為氬）之氛圍、氧之氛圍、或稀有氣體（典型上為氬）及氧之混合氛圍。該標靶可包含在 2 重量百分比或更多及 10 重量百分比或更少之 SiO_2 。

該氧化物半導體膜 393 係形成在該基板 394 之上如下：該基板被固持在具有減少之壓力的室中，且該基板被加熱至室溫或低於攝氏 400 度之溫度；及該室中之殘餘濕

氣被去除，已去除氫及濕氣之濺鍍氣體被導入，且該上述標靶被使用。爲了去除該室中之殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）的化合物、包含碳原子之化合物等被排出。據此，被包括於該室中所形成的氧化物半導體膜中之雜質的濃度能被減少。留在該室中之濕氣係在該濺鍍膜沈積中藉由低溫泵來予以去除，在該氧化物半導體膜 393 的膜沈積之時，該基板溫度可具有等於或高於室溫及低於攝氏 400 度的溫度。

當作該膜沈積條件之範例，以下之條件被採用：該基板及該標靶間之距離爲 100 毫米；該壓力爲 0.6 巴；該直流電（DC）電源爲 0.5 千瓦；及該氛圍爲氧（氧之流速比率爲 100%）。較佳的是脈衝式直流電（DC）電源被使用，因爲該膜沈積中所產生之粉末物質（亦被稱爲微粒或灰塵）能被減少，且該膜厚度可被製成爲均勻的。

濺鍍方法之範例包括 RF 濺鍍方法，其中，高頻電源被使用作爲濺鍍電源；DC 濺鍍方法，其中，DC 電源被使用；及脈衝式 DC 濺鍍方法，其中，偏壓係以脈衝方式來予以施加。該 RF 濺鍍方法主要地被使用於絕緣膜被形成之情況中，且該 DC 濺鍍方法主要地被使用於金屬膜被形成之情況中。

多標靶濺鍍設備可被使用，其中，由彼此不同的材料

所形成之複數個標靶能被設定。以該多標靶濺鍍設備，不同材料之膜能被堆疊至形成在該相同一室中，或複數種材料可藉由放電而同時被沈積在該相同一室中。

或者，在該室內側設有磁鐵系統及用於磁電管濺鍍方法之濺鍍設備、或用於 ECR 濺鍍方法的濺鍍設備能被使用，在該 ECR 濺鍍方法中，使用微波所產生之電漿被使用，而不會使用輝光放電。

再者，當作使用濺鍍方法之沈積方法，能使用反應濺鍍方法，其中，標靶物質及濺鍍氣體成份係於沈積期間互相起化學反應，以形成其薄的化合物膜；或偏壓濺鍍方法，其中，電壓亦於沈積期間被施加至基板。

其次，該氧化物半導體膜藉由第二微影步驟而被處理成島形氧化物半導體層 399（見圖 10B）。用以形成該島形氧化物半導體層 399 之抗蝕劑遮罩可使用噴墨方法來予以形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩；因此，製造成本能被減少。

於接觸孔係形成在該閘極絕緣層 397 中之情況中，其一步驟可在該氧化物半導體層 399 的形成之時被施行。

用於該氧化物半導體膜 393 之蝕刻，濕式蝕刻及乾式蝕刻之任一者或兩者可被採用。

當作用於該乾式蝕刻之蝕刻氣體，較佳使用包含氯（氯基氣體，諸如氯氣（ Cl_2 ）、氯化硼（ BCl_3 ）、氯化矽（ SiCl_4 ）、或四氯化碳（ CCl_4 ））之氣體。

或者，包含氟（氟基氣體，諸如四氟化碳（ CF_4 ）、

氟化硫（ SF_6 ）、氟化氮（ NF_3 ）、或三氟甲烷（ CHF_3 ）之氣體；溴化氫（ HBr ）；氧（ O_2 ）；加入諸如氦（ He ）或氬（ Ar ）之稀有氣體的這些氣體之任一者；等能被使用。

當作該乾式蝕刻法，平行板 RIE（反應離子蝕刻）方法或 ICP（感應耦合電漿）蝕刻法能被使用。爲了將該層蝕刻成想要之形狀，如適當的話，調整該等蝕刻條件（施加至線圈形電極的電力之數量、施加至基板側上之電極的電力之數量、該基板側上之電極的溫度等）。

當作用於濕式蝕刻之蝕刻劑，磷酸、醋酸、及硝酸之混合溶液、氫氧化銨/過氧化氫混合物（31 重量百分比之過氧化氫溶液：28 重量百分比的氨溶液：水=5:2:2）等能被使用。ITO07N（藉由 KANTO 化學股份有限公司所產生）可被使用。

在該濕式蝕刻之後，該蝕刻劑係藉由清洗隨同該被蝕刻掉之材料而被去除。包含該被去除的材料之蝕刻劑的不想要液體可被淨化，且被包含於該不想要液體中之材料可被再使用。該等資源可被有效率地使用，且藉由在該蝕刻之後由該不想要的液體收集及再使用諸如被包括於該氧化物半導體中之銮的材料，成本能被減少。

該等蝕刻條件（諸如，蝕刻劑、蝕刻時間、及溫度）視該材料而被適當地調整，以致該材料可被蝕刻成想要之形狀。

注意，在該情況下，較佳的是在導電膜係藉由以下步

驟來予以形成之前施行反向濺鍍，以便自該氧化物半導體層 399 及該閘極絕緣層 397 之表面中去除抗蝕劑殘留物等。

其次，導電膜係形成在該閘極絕緣層 397 及該氧化物半導體層 399 之上。該導電膜可為藉由濺鍍方法或真空蒸鍍方法來予以形成。當作該導電膜之材料，選自 Al、Cr、Cu、Ta、Ti、Mo、及 W 之元素；包含這些元素之任一者當作一成份的合金；包含這些元素之任一者的組合之合金膜；等等能被給與。再者，選自錳、鎂、鋅、鈹、及釷的一或多個材料可被使用。再者，該導電膜可具有單層結構或二或更多層之堆疊層結構。譬如，包含矽的鋁膜之單層結構、鈦膜被堆疊在鋁膜之上的二層式結構、鈦膜、鋁膜、及鈦膜被依此順序堆疊之三層式結構、等等能被給與。或者，包含鋁（Al）及選自鈦（Ti）、鉭（Ta）、鎢（W）、鉬（Mo）、鉻（Cr）、釹（Nd）、與釷（Sc）的一或複數個元素之膜、合金膜、或氮化物膜可被使用。

其次，抗蝕劑遮罩係藉由第三微影步驟而被形成在該導電膜之上。在此之後，選擇性地蝕刻於其上，以致該等源極與汲極電極層 395a 及 395b 被形成，而後，該抗蝕劑遮罩被去除（見圖 10C）。

在該第三微影步驟中之抗蝕劑遮罩的形成之時的光線曝光可使用紫外光、KrF 雷射光、或 ArF 雷射光被施行。即將被形成的薄膜電晶體之通道長度 L 係藉由該源極電極層之下端及該汲極電極層的下端間之間距來予以決定，該

等電極層係彼此毗連於該氧化物半導體層 399 之上。在被施行用在少於 25 奈米的通道長度 L 之光線曝光的情況中，在該第三微影步驟中之抗蝕劑遮罩的形成之時的光線曝光係使用具有數奈米至數十奈米之極短波長的極紫外線來予以施行。在藉由極紫外線的光線曝光中，該解析度係高的，且該焦點深度係大的。據此，該薄膜電晶體之通道長度 L 可被製成爲大於或等於 10 奈米及少於或等於 1000 奈米，電路之操作速率能被增加，且低電力消耗能藉由極小之斷開狀態電流所達成。

該氧化物半導體層 399 可藉由該導電膜之蝕刻被局部地蝕刻去除。如適當的話，材料及該等蝕刻條件被控制，以便不會在該導電膜的蝕刻之時去除該氧化物半導體層 399。

於此實施例中，因爲該 Ti 膜被使用作爲該導電膜，且該 In-Ga-Zn-O-基氧化物半導體被使用作爲該氧化物半導體層 399，氫氧化銨/過氧化氫混合物（氨、水、及過氧化氫溶液之混合物）被使用作爲蝕刻劑。

於該第三微影步驟中，於一些情況中，部份該氧化物半導體層 399 被蝕刻，藉此，具有溝槽（凹陷部）之氧化物半導體層可被形成。用以形成該源極與汲極電極層 395a 及 395b 之抗蝕劑遮罩可藉由噴墨方法所形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩；因此，製造成本能被減少。

爲了減少該微影步驟中之光罩及步驟的數目，蝕刻可

使用抗蝕劑遮罩被施行，該抗蝕劑遮罩係使用作為曝光遮罩之多色調遮罩來予以形成，光係透射經過曝光遮罩，以便具有複數種強度。因為使用多色調遮罩所形成之抗蝕劑遮罩具有複數種厚度，且可藉由施行蝕刻而在形狀上進一步改變，該抗蝕劑遮罩可被使用在複數個蝕刻步驟中，以提供不同的圖案。因此，對應於至少二種不同圖案之抗蝕劑遮罩可藉由使用多色調遮罩被形成。因此，曝光遮罩之數目能被減少，且對應微影步驟之數目亦可被減少，藉此該製造製程之簡單化能被實現。

在去除該抗蝕劑遮罩之後，使用諸如 N_2O 、 N_2 、或 Ar 之氣體的電漿處理可被施行，以去除被吸附在經曝光之氧化物半導體層 399 的表面上之水等。電漿處理可使用氧及氬之混合氣體被施行。

其次，該氧化物絕緣層 396 被形成為氧化物絕緣層，其用作為與該氧化物半導體層的一部份相接觸的保護絕緣層（見圖 10D）。於該電漿處理被施行之情況中，該氧化物絕緣層 396 可在該電漿處理之後被形成，而不會將該氧化物半導體層 399 連續地暴露於空氣。於此實施例中，該氧化物半導體層 399 係與於一區域中該氧化物絕緣層 396 相接觸，在此區域中，該氧化物半導體層 399 既未與該源極電極層 395a 重疊，也未與該汲極電極層 395b 重疊。

於此實施例中，當作該氧化物絕緣層 396，包括缺陷之氧化矽層被形成如下：在其上形成該島形氧化物半導體層 399、該源極電極層 395a、及該汲極電極層 395b 之基

板 394 係在室溫而被加熱至低於攝氏 100 度之溫度；包含高純度氧之濺鍍氣體被導入，並由該濺鍍氣體去除氫及濕氣；且矽半導體標靶被使用。

譬如，在此實施例中，該氧化矽膜被形成如下：摻雜硼（具有 0.01 歐姆·公分之電阻率）及具有 6N 之純度的矽標靶使用；該基板及該標靶間之距離（T-S 距離）為 89 毫米；該壓力為 0.4 巴；該直流（DC）電源為 6 千瓦；該氛圍為氧（氧之流速比率為 100%）；及脈衝式 DC 濺鍍方法被使用。於此實施例中，該氧化矽膜之厚度為 100 奈米。石英（較佳為夸脫）可代替該矽標靶而被使用，以形成該氧化矽膜。

在該情況下，較佳的是於該氧化物絕緣層 396 之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體層 399 及該氧化物絕緣層 396 包含氫、氫氧基、及／或濕氣。

為了去除該室中之殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）等化合物被排出。據此，包括於該室中所形成的氧化物絕緣層 396 中之雜質的濃度能被減少。

當作該氧化物絕緣層 396，代替該氧化矽層，氮氧化矽層、氧化鋁層、氮氧化鋁物層等可被使用。

再者，於形成該氧化物絕緣層 396 之後，在攝氏 100 度至攝氏 400 度的熱處理可在該氧化物絕緣層 396 係與該氧化物半導體層 399 相接觸的狀態上被施行。於此實施例中，因為該氧化物絕緣層 396 包括很多缺陷，包括於該氧化物半導體層 399 中之諸如氫、濕氣、氫氧基、或氫化物的雜質係藉由此熱處理擴散進入該氧化物絕緣層 396，以致包括於該氧化物半導體層 399 中之雜質被進一步減少。

透過該上述製程，包括氧化物半導體層 392 之薄膜電晶體 390 可被形成，其中，氫之濃度、濕氣、氫氧基、及／或氫化物被減少（見圖 10E）。

如上面所述，藉由在該氧化物半導體膜的膜沈積之時去除該反應氛圍中之殘餘濕氣，該氧化物半導體膜中之氫及氫化物的濃度能被減少。據此，該氧化物半導體膜能被穩定。

保護絕緣層可被設在該氧化物絕緣層之上。於此實施例中，保護絕緣層 398 被形成在該氧化物絕緣層 396 之上。當作該保護絕緣層 398，氮化矽膜、氮化矽氧化物膜、氮化鋁膜、或氮化鋁氧化物膜等能被使用。於此實施例中，該保護絕緣層 398 係使用氮化矽膜來予以形成。

當作該保護絕緣層 398，氮化矽膜係藉由加熱該基板 394 至攝氏 100 度至攝氏 400 度之溫度、導入包含已由其去除氫及濕氣之高純度氮的濺鍍氣體、及使用矽半導體之標靶來予以形成，直至及包括該氧化物絕緣層 396 之層係形成在該基板 394 之上為止。亦在該情況下，較佳的是於

該保護絕緣層 398 之形成中，如同該氧化物絕緣層 396 之情況，該殘餘濕氣係自該處理室被去除。

於該保護絕緣層 398 被形成之情況中，該基板 394 係在該保護絕緣層 398 的形成之時加熱至攝氏 100 度至攝氏 400 度之溫度，藉此，包括於該氧化物半導體層中之氫及／或濕氣可被擴散進入該氧化物絕緣層。在此一情況中，在形成該氧化物絕緣層 396 之後的熱處理不須被施行。

於該氧化矽層被形成為該氧化物絕緣層 396 及該氮化矽層被堆疊當作該保護絕緣層 398 之情況中，該氧化矽層及該氮化矽層能使用公用的矽標靶被形成於同一室中。首先，包含氧之濺鍍氣體被導入，且被放置在該室內側的矽標靶被使用，以致氧化矽層被形成；而後，該濺鍍氣體被切換至包含氮之蝕刻氣體，且相同之矽標靶被使用，以致氮化矽層被形成。因為該氧化矽層及該氮化矽層可被連續地形成，而不會暴露於空氣，諸如氫或濕氣之雜質能被防止吸附在該氧化矽層之表面上。在該情況下，在氧化矽層被形成為該氧化物絕緣層 396 及該氮化矽層被堆疊當作該保護絕緣層 398 之後，用以將包括於該氧化物半導體層中之氫或濕氣擴散進入該氧化物絕緣層的熱處理（在攝氏 100 度至攝氏 400 度之溫度）可被施行。

在形成該保護絕緣層之後，熱處理可在高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度於空氣中被施行達 1 小時至 30 小時（兩者皆包括在內）。此熱處理可在固定的加熱溫度被施行。或者，該加熱溫度中之以下變化

可被重複地進行複數次：該加熱溫度係自室溫增加至高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度，而後被減少至室溫。再者，此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下，該熱處理時間可被縮短。以此熱處理，通常關閉之薄膜電晶體（在 n 通道電晶體之情況中，其閾電壓為正的）能被獲得。因此，該液晶顯示裝置之可靠性能被改善。

再者，藉由在該閘極絕緣層之上形成該氧化物半導體層之時去除該反應氛圍中的殘餘濕氣，其中，通道形成區域被形成，該氧化物半導體層中之氫或氫化物的濃度能被減少。

該上述製程能被使用於製造液晶顯示面板之背板（薄膜電晶體形成在基板之上），電致發光顯示面板、使用電子墨水之顯示裝置等。因為該上述製程係施行於低於或等於攝氏 400 度之溫度，該製程可被應用至使用玻璃基板之製造製程，該玻璃基板具有長於或等於 1 公尺之側面及少於或等於 1 公釐的厚度。再者，因為該整個製程能在攝氏 400 度或更低之處理溫度被施行，顯示面板能被製成，而不會消耗太多能量。

該斷開狀態電流能夠在使用如上述所製成之氧化物半導體層的薄膜電晶體中被減少。因此，藉由使用液晶顯示裝置之顯示部的複數個像素之每一個中的薄膜電晶體，用以保持儲存電容器中之電壓的週期能被延長，且當靜止影像等被顯示時，該液晶顯示裝置中之電力消耗可被減少。

再者，於靜止影像被顯示之情況中，藉由停止供應控制信號，電力消耗可被進一步減少。此外，靜止影像及移動影像能被切換，而不會故障。

實施例 5 能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。

（實施例 6）

此實施例之薄膜電晶體及製造該薄膜電晶體之方法的實施例係使用圖 11A 至 11E 來做敘述。

於實施例 6 中，可被應用至此說明書中所敘述之液晶顯示裝置的薄膜電晶體之另一範例將被敘述。此實施例中所敘述之薄膜電晶體 310 能被使用作為實施例 1 中所敘述之像素部 1008 的每一個像素中之薄膜電晶體。

圖 11A 至 11E 說明薄膜電晶體之剖面結構的範例。圖 11A 至 11E 所示之薄膜電晶體 310 為一種底部閘極結構，其亦被稱為反向錯置薄膜電晶體。

雖然該薄膜電晶體 310 係使用單閘極薄膜電晶體來做敘述，如需要，包括複數個通道形成區域之多閘極薄膜電晶體能被形成。

下文，用以在基板 300 之上製造該薄膜電晶體 310 的製程係使用圖 11A 至 11E 來做敘述。

首先，導電膜被形成在具有絕緣表面的基板 300 之上，而後，第一微影步驟係施行於其上，以致閘極電極層 311 被形成。注意，抗蝕劑遮罩可藉由噴墨方法被形成。

藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩；因此，製造成本能被減少。

雖然在基板上無特別之限制，該基板能被使用作為具有一絕緣表面之基板 300，其需要該基板 300 具有至少高到足以耐得住即將在稍後被施行之熱處理的耐熱性。

譬如，於玻璃基板被使用作為該基板 300 之情況中，如果即將在稍後被施行之熱處理的溫度係高的，較佳的是使用應變點為攝氏 730 度或更高之玻璃基板。譬如，當作該玻璃基板，諸如矽酸鋁玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料被使用。注意，藉由包含比氧化硼較大數量之氧化鋇（ BaO ），玻璃基板係耐熱的而且更實用。因此，較佳的是包含比 B_2O_3 更多之 BaO 的玻璃基板被使用。

注意，代替該玻璃基板，可使用絕緣體所形成之基板、諸如陶瓷基板、石英玻璃基板、或藍寶石基板當作該基板 300。或者，結晶玻璃基板等可被使用。

用作為基底膜之絕緣薄膜可被提供於該基板 300 及該閘極電極層 311 之間。該基底膜具有防止雜質元素由該基板 300 擴散之功能，並可使用氮化矽膜、氧化矽膜、氮化矽氧化物膜、及氮氧化矽膜的一或多個被形成具有單層結構或堆疊層結構。

該閘極電極層 311 可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈹、或鈦之金屬材料、或包含這些材料之任一者當作其主要成份之合金材料被形成具有單層結構或堆疊層

結構。

譬如，當作該閘極電極層 311 之二層式結構，以下結構之任一者係較佳的：鋁層及堆疊在其之上的鉬層之二層式結構、銅層及堆疊在其之上的鉬層之二層式結構、銅層及堆疊在其之上的氮化鈦層或氮化鉬層之二層式結構、氮化鈦層與鉬層之二層式結構、及氮化鎢層與鎢層之二層式結構。當作三層式結構，鎢層或氮化鎢層、鋁及矽之合金層或鋁及鈦之合金層、及氮化鈦層或鈦層之堆疊係較佳的。

其次，閘極絕緣層 302 係形成在該閘極電極層 311 之上。

該閘極絕緣層 302 能藉由電漿 CVD 方法、濺鍍方法等所形成，以具有氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、或氧化鋁層之單層或其堆疊層。譬如，氮氧化矽層可藉由電漿 CVD 方法使用 SiH_4 、氧、及氮當作沈積氣體所形成。於此實施例中，該閘極絕緣層 304 之厚度係大於或等於 100 奈米及少於或等於 500 奈米。於堆層結構之情況中，具有大於或等於 50 奈米及少於或等於 200 奈米之厚度的第一閘極絕緣層、及具有大於或等於 5 奈米及少於或等於 300 奈米之厚度的第二閘極絕緣層被堆疊在該第一閘極絕緣層上。

於此實施例中，具有 100 奈米或更少之厚度的氮氧化矽層係藉由電漿 CVD 方法來予以形成，當作該閘極絕緣層 302。

其次，在該閘極絕緣層 302 之上，氧化物半導體膜 330 係藉由濺鍍方法而被形成至大於或等於 2 奈米及少於或等於 200 奈米，較佳為大於或等於 5 奈米及少於或等於 30 奈米之厚度。注意，適當厚度視氧化物半導體材料而有所不同，且如適當的話，該厚度可視材料而被設定。此步驟中之剖面視圖為圖 11A。

在該氧化物半導體膜 330 係藉由濺鍍方法來予以形成之前，較佳的是施行反向濺鍍，其中，氬氣被導入及電漿被產生，以致在該閘極絕緣層 302 的表面上之灰塵被去除。代替該氬氛圍，氮氛圍、氦氛圍、氧氛圍等可被使用。

該氧化物半導體膜 330 係使用 In-Ga-Zn-O-基氧化物半導體膜、In-Sn-Zn-O-基氧化物半導體膜、In-Al-Zn-O-基氧化物半導體膜、Sn-Ga-Zn-O-基氧化物半導體膜、Al-Ga-Zn-O-基氧化物半導體膜、Sn-Al-Zn-O-基氧化物半導體膜、In-Zn-O-基氧化物半導體膜、Sn-Zn-O-基氧化物半導體膜、Al-Zn-O-基氧化物半導體膜、In-O-基氧化物半導體膜、Sn-O-基氧化物半導體膜、或 Zn-O-基氧化物半導體膜來予以形成。於此實施例中，該氧化物半導體膜 330 係藉由使用 In-Ga-Zn-O 基氧化物半導體標靶之濺鍍方法來予以形成。特別是，具有 $\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}=1:1:1$ 〔莫耳比率〕（亦即， $\text{In}:\text{Ga}:\text{Zn}=1:1:0.5$ 〔原子比率〕）的成份比率之標靶被使用。或者，具有 $\text{In}:\text{Ga}:\text{Zn}=1:1:1$ 〔原子比率〕或 $\text{In}:\text{Ga}:\text{Zn}=1:1:2$ 〔原子比率〕的成份比率之標靶能

被使用。在此實施例中，該氧化物半導體標靶之充填比率係等於或大於 90%及等於或少於 100%，較佳為等於或大於 95%及等於或少於 99.9%。以具有高充填比率的氧化物半導體標靶之使用，所沈積之氧化物半導體膜具有高密度。該氧化物半導體膜 330 的濺鍍中之氛圍可為稀有氣體（典型上為氬）之氛圍、氧之氛圍、或稀有氣體及氧之混合氛圍。

較佳的是高純度氣體被使用作為該氧化物半導體膜 330 之沈積用的濺鍍氣體，其中，諸如氫、水、氫氧基、或氫化物之雜質被去除達 1 ppm 或更少，較佳為 10 ppb 或更少。

該濺鍍係在高於或等於攝氏 100 度及低於或等於攝氏 600 度，較佳為高於或等於攝氏 200 度及低於或等於攝氏 400 度之基板溫度，藉由將該基板固持於該室中以減少之壓力來予以施行。藉由在該膜沈積中加熱該基板，該氧化物半導體膜中所包含之雜質的濃度能被減少。再者，藉由該濺鍍之損壞能被抑制。然後，該室中之殘餘濕氣被去除，已去除氫及濕氣之濺鍍氣體被導入，且該上述標靶被使用，以致該氧化物半導體膜 330 係形成在該基板 300 之上。為了去除該室中之殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）的化合物、包含碳原子之化合

物等被排出。據此，被包括於該室中所形成的氧化物半導體膜中之雜質的濃度能被減少。

當作該膜沈積條件之範例，以下之條件被採用：該基板及該標靶間之距離為 100 毫米；該壓力為 0.6 巴；該直流電（DC）電源為 0.5 千瓦；及該氛圍為氧（氧之流速比率為 100%）。較佳的是脈衝式直流電（DC）電源被使用，因為該膜沈積中所產生之粉末物質（亦被稱為微粒或灰塵）能被減少，且該膜厚度可被製成均勻的。

其次，該氧化物半導體膜 330 藉由第二微影步驟而被處理成島形氧化物半導體層 331。用於形成該島形氧化物半導體層之抗蝕劑遮罩可使用噴墨方法所形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩；因此，製造成本能被減少。

其次，第一熱處理係施行於該氧化物半導體層 331 上。該氧化物半導體層 331 可藉由該第一熱處理被脫水或脫氫。該第一熱處理之溫度係高於或等於攝氏 400 度及低於或等於攝氏 750 度、較佳地係高於或等於攝氏 400 度及低於該基板 400 之應變點。於此實施例中，該基板被放置於作為一種熱處理設備之電爐中，且熱處理係在攝氏 450 度於該氧化物半導體層上在氮氛圍中施行達一小時，而後，該溫度被減少至室溫，及水或氫被防止進入該氧化物半導體層，而不會暴露於空氣；因此，該氧化物半導體層 331 被獲得（見圖 11B）。

該熱處理設備不被限制於電爐，並可設有藉由來自諸

如電阻加熱器等之加熱器的熱傳導或熱輻射加熱待處理之物體的裝置。譬如，RTA（快速熱退火）設備，諸如GRTA（氣體快速熱退火）設備或LRTA（燈泡快速熱退火）設備能被使用。該LRTA設備為藉由光（電磁波）之輻射用以加熱待處理物體之設備，該光由諸如鹵素燈、金屬鹵化物燈、氬電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈之燈泡所放射。該GRTA設備為使用高溫氣體之熱處理用設備。當作該氣體，不會與即將藉由熱處理所處理之物體反應的惰性氣體，諸如氮或諸如氬之稀有氣體被使用。

譬如，當作該第一熱處理，GRTA可被施行如下：該基板被傳送進入已加熱至攝氏650度至攝氏700度之高溫的惰性氣體中而被加熱達數分鐘，及被傳送與自該已加熱至該高溫的惰性氣體中取出。GRTA能夠高溫熱處理達一段短的時間。

於該第一熱處理中，較佳的是該水、氫等不被包含在氮或諸如氮、氬、或氬的稀有氣體中。較佳的是被導入該熱處理設備的氮或諸如氮、氬、或氬的稀有氣體之純度為6N（99.9999%）或更高，更佳為7N（99.99999%）或更高（亦即，雜質之濃度為1 ppm或更低，更佳為0.1 ppm或更低）。

藉由該第一熱處理，該氧化物半導體層331中所包含之氫及／或等等能被去除，且產生氧損失，以致該氧化物半導體層331變成n型半導體（具有減少電阻之半導

體)。再者，視該第一熱處理之條件或該氧化物半導體層 331 之材料而定，該氧化物半導體層 331 可被結晶成微晶質膜或多晶膜。譬如，該氧化物半導體層可被結晶成微晶質氧化物半導體膜，其中，結晶之程度為大於或等於 90% 或大於或等於 80%。再者，視該第一熱處理之條件或該氧化物半導體層 331 之材料而定，該氧化物半導體層 331 可為未包含晶體成份之非結晶氧化物半導體膜。該氧化物半導體層 331 可變成氧化物半導體膜，其中，微晶質部份（具有大於或等於 1 奈米及小於或等於 20 奈米，典型上大於或等於 2 奈米及小於或等於 4 奈米之粒徑）被混合進入非結晶氧化物半導體。

該氧化物半導體層之第一熱處理亦可在該氧化物半導體膜 330 被處理成該島形氧化物半導體層 331 之前被施行。在該情況中，在該第一熱處理之後，該基板被由該加熱設備取出，而後在其上面施行微影步驟。

用於脫水及／或脫氫作用之熱處理可在源極電極與汲極電極被堆疊在該氧化物半導體層上之後、或在保護絕緣膜係形成在源極電極與汲極電極之上之後被施行，只要其係施行於沈積該氧化物半導體層之後。

於接觸孔係形成在該閘極絕緣層 302 中之情況中，其一步驟可在用於脫水及／或脫氫作用的熱處理係施行於該氧化物半導體膜 330 或該氧化物半導體層 331 上施行之前或之後。

用於該氧化物半導體膜之蝕刻，乾式蝕刻以及濕式蝕

刻可被採用。

該等蝕刻條件（諸如，蝕刻劑、蝕刻時間、或溫度）視該材料而被適當地調整，以致該材料可被蝕刻成想要之形狀。

其次，導電膜係形成在該閘極絕緣層 302 及該氧化物半導體層 331 之上。該導電膜可為藉由濺鍍方法或真空蒸鍍方法所形成。當作該導電薄膜之材料，選自 Al、Cr、Cu、Ta、Ti、Mo、及 W 之元素；包含這些元素之任一者當作一成份的合金；包含這些元素之任一者的組合之合金膜；等等能被給與。再者，選自錳、鎂、鋅、鈹、及釷的一或多個材料可被使用。再者，該導電膜可具有單層結構或二或更多層之堆疊層結構。譬如，包含矽的鋁膜之單層結構、鈦膜被堆疊在鋁膜之上的二層式結構、鈦膜、鋁膜、及鈦膜被依此順序堆疊之三層式結構、等等能被給與。或者，包含鋁（Al）及選自鈦（Ti）、鉭（Ta）、鎢（W）、鉬（Mo）、鉻（Cr）、釹（Nd）、與釷（Sc）的一或複數個元素之膜、合金膜、或氮化物膜可被使用。

在熱處理係施行於沈積該導電膜之後的情況中，較佳的是該導電膜具有高到足以耐得住該熱處理的耐熱性。

其次，抗蝕劑遮罩係藉由第三微影步驟而被形成在該導電膜之上。在此之後，選擇性地蝕刻於其上，以致源極與汲極電極層 315a 及 315b 被形成，而後，該抗蝕劑遮罩被去除（見圖 11C）。

在該第三微影步驟中之抗蝕劑遮罩的形成之時的光線

曝光可使用紫外光、KrF 雷射光、或 ArF 雷射光被施行。即將被形成的薄膜電晶體之通道長度 L 係藉由該源極電極層之下端及該汲極電極層的下端間之間距來予以決定，該等電極層係彼此毗連於該氧化物半導體層 331 之上。在被施行用在少於 25 奈米的通道長度 L 之光線曝光的情況中，在該第三微影步驟中之抗蝕劑遮罩的形成之時的光線曝光係使用具有數奈米至數十奈米之極短波長的極紫外線來予以施行。在藉由極紫外線的光線曝光中，該解析度係高的，且該焦點深度係大的。據此，該薄膜電晶體之通道長度 L 可被製成爲大於或等於 10 奈米及少於或等於 1000 奈米，電路之操作速率能被增加，且低電力消耗能藉由極小之斷開狀態電流所達成。

如適當的話，材料及該等蝕刻條件被控制，以便不會在該導電膜的蝕刻之時去除該氧化物半導體層 331。

於此實施例中，因爲該 Ti 膜被使用作爲該導電膜，且該 In-Ga-Zn-O-基氧化物半導體被使用作爲該氧化物半導體層 331，氫氧化銨/過氧化氫混合物（氨、水、及過氧化氫溶液之混合物）被使用作爲蝕刻劑。

於該第三微影步驟中，於一些情況中，部份該氧化物半導體層 331 被蝕刻，藉此，具有溝槽（凹陷部）之氧化物半導體層可被形成。用以形成該源極與汲極電極層 315a 及 315b 之抗蝕劑遮罩可藉由噴墨方法所形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩；因此，製造成本能被減少。

再者，氧化物導電層可被形成於該氧化物半導體層及該源極與汲極電極層之間。該氧化物導電層及用以形成該源極與汲極電極層之金屬層可被連續地形成。該氧化物導電層可用作為源極與汲極區域。

藉由提供該氧化物導電層當作該氧化物半導體層及該源極與汲極電極層間之源極區域及汲極區域，該源極區域及該汲極區域之電阻可被減少，且該電晶體能在高速操作。

為了減少該微影步驟中之光罩及步驟的數目，蝕刻可使用抗蝕劑遮罩被施行，該抗蝕劑遮罩係使用作為曝光遮罩之多色調遮罩來予以形成，光係透射過曝光遮罩，以便具有複數種強度。因為使用多色調遮罩所形成之抗蝕劑遮罩具有複數種厚度，且可藉由施行蝕刻而在形狀上做進一步改變，該抗蝕劑遮罩可被使用在複數個蝕刻步驟中，以提供不同的圖案。因此，對應於至少二種不同圖案之抗蝕劑遮罩可藉由使用一個多色調遮罩被形成。因此，曝光遮罩之數目能被減少，且對應微影步驟之數目亦可被減少，藉此，該製造製程之簡單化能被實現。

其次，使用諸如 N_2O 、 N_2 、或 Ar 之氣體的電漿處理可被施行，以去除被吸附在經曝光之氧化物半導體層的表面上之水等。電漿處理可使用氧及氬之混合氣體被施行。

在該電漿處理之後，形成用作為保護絕緣膜且與部份該氧化物半導體層相接觸之氧化物絕緣層 316，而不會暴露於空氣。

如適當的話，該氧化物絕緣層 316 可藉由諸如濺鍍方法之方法而被形成達至少 1 奈米的厚度，以該方法，諸如水或氫之雜質不被混合進入該氧化物絕緣層 316。當氫被包含在該氧化物絕緣層 316 中時，該氫之進入該氧化物半導體層或該氧化物半導體層中藉由氫之氧的引出可被造成，藉此製成該氧化物半導體層 n 型之背後通道（造成其電阻為低的），以致寄生通道可被形成。因此，重要的是採用一形成方法，其中，氫被盡可能少地使用，使得該氧化物絕緣層 316 包含盡可能少的氫。

於此實施例中，200 奈米厚之氧化矽膜係藉由濺鍍方法而被沈積當作該氧化物絕緣層 316。在膜沈積之時的基板溫度可為高於或等於室溫及低於或等於攝氏 300 度，且於此實施例中，為攝氏 100 度。該氧化矽膜能被以濺鍍方法於稀有氣體（典型上為氬）之氛圍、氧氛圍、或包含稀有氣體及氧之混合氛圍中形成。當作標靶，氧化矽標靶或矽標靶可被使用。譬如，使用矽標靶，氧化矽可藉由濺鍍方法在氧及氮的氛圍之下被沈積。當作被形成而與其電阻係減少的氧化物半導體層相接觸之氧化物絕緣層 316，不包括諸如濕氣、氫離子、及 OH^- 之雜質與阻止這些雜質由外側進入的無機絕緣膜被使用。典型上，氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜等被使用。

在該情況下，較佳的是於該氧化物絕緣層 316 之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體層 331 及該氧化物絕緣層 316 包含氫、氫氧基、及／或濕

氣。

爲了由該室去除殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。譬如，於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）等化合物被排出。據此，包括於該室中所形成的氧化物絕緣層 316 中之雜質的濃度能被減少。

較佳的是高純度氣體被使用作為該氧化物絕緣層 316 之沈積用的濺鍍氣體，其中，諸如氫、水、氫氧基、或氫化物之雜質被去除達 1 ppm 或更少，較佳爲 10 ppb 或更少。

其次，第二熱處理（較佳爲在高於或等於攝氏 200 度及低於或等於攝氏 400 度之溫度，譬如，在高於或等於攝氏 250 度及低於或等於攝氏 350 度的溫度）係施行於惰性氣體氛圍或氧氣體氛圍中。譬如，該第二熱處理係施行於攝氏 250 度的氮氛圍中達 1 小時之久。以該第二熱處理，熱係在部份的該氧化物半導體層（該通道形成區域）與該氧化物絕緣層 316 相接觸之狀態下施加。

透過該上面製程，用於脫水及／或脫氫作用之熱處理係施行於該被沈積之氧化物半導體膜上，以降低該電阻，而後，部份的該氧化物半導體膜被選擇性地製成，以包括過量之氧。結果，重疊該閘極電極層 311 之通道形成區域 313 變成 i 型，重疊該源極電極層 315a 與使用低電阻氧化

物半導體所形成之高電阻的源極區域 314a、及重疊該汲極電極層 315b 與使用低電阻氧化物半導體所形成之高電阻汲極區域 314b 係以自行對齊之方式而被形成。透過該等上面步驟，該薄膜電晶體 310 被形成（見圖 11D）。

再者，在高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度於該空氣中可施行熱處理達 1 小時至 30 小時（兩者皆包括在內）。於此實施例中，熱處理係施行於攝氏 150 度達 10 小時之久。此熱處理可被施行於固定的加熱溫度。或者，該加熱溫度中之以下變化可被重複地進行複數次：該加熱溫度係自室溫增加至高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度，而後被減少至室溫。再者，此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下，該熱處理時間可被縮短。以此熱處理，氫係自該氧化物半導體層導入至該氧化物絕緣層；因此，通常關閉之薄膜電晶體能被獲得。因此，該液晶顯示裝置之可靠性能被改善。再者，藉由使用包含很多缺陷之氧化矽層當作該氧化物絕緣層，被包含在該氧化物半導體層中之諸如氫、濕氣、氫氧基、或氫化物的雜質係藉由此熱處理而被擴散進入該氧化物絕緣層，以進一步減少該氧化物半導體層中所包含之雜質。

該高電阻汲極區域 314b（或該高電阻源極區域 314a）係形成在該氧化物半導體層之與該汲極電極層 315b（或該源極電極層 315a）相重疊的部份中，以致該薄膜電晶體之可靠性能被增加。特別是，以該高電阻汲極

區域 314b 之形成，該導電性可由該汲極電極層 315b 逐漸地變化至該電晶體中之高電阻汲極區域 314b 及通道形成區域 313。因此，於使用連接至用以供應高電源電位 VDD 之佈線的汲極電極層 315b 操作該薄膜電晶體之情況中，該高電阻汲極區域用作為緩衝器，且高電場不被局部地施加，縱使高電場被施加於該閘極電極層 311 及該汲極電極層 315b 之間，以致該電晶體之耐電壓能被改善。

於該氧化物半導體層為如 15 奈米或更少般薄之情況中，該高電阻源極區域及該高電阻汲極區域可在所有該等深度形成於該氧化物半導體層中之膜厚度方向上，反之於該氧化物半導體層為大於或等於 30 奈米及少於或等於 50 奈米之厚度般厚的情況中，部份的該氧化物半導體層、亦即該氧化物半導體層之與該源極與汲極電極層接觸的各區域及其附近可在該電阻中減少，以致該高電阻源極區域及該高電阻汲極區域被形成，且等氧化物半導體層靠近該閘極絕緣層之區域可被製成為 i 型。

保護絕緣層可被形成在該氧化物絕緣層 316 之上。譬如，氮化矽膜係藉由 RF 濺鍍方法來予以形成。RF 濺鍍方法係較佳的，當作用以形成保護絕緣層之方法，因為其具有高生產力。當作該保護絕緣層，未包含諸如濕氣、氫離子、及 OH^- 之雜質與阻止這些雜質由外側進入的無機絕緣膜被使用；氮化矽膜、氮化鋁膜、氮化矽氧化物膜、氮化鋁氧化物膜等被使用。於此實施例中，該保護絕緣層 303 係使用氮化矽膜而被形成當作該保護絕緣層（見圖

11E)。

於此實施例中，當作該保護絕緣層 303，氮化矽膜係藉由加熱該基板 300 至攝氏 100 度至攝氏 400 度之溫度、導入包含已由其去除氫及濕氣之高純度氮的濺鍍氣體、及使用矽半導體之標靶來予以形成，直至及包括該氧化物絕緣層 316 之層係形成在該基板 300 之上為止。亦在該情況下，較佳的是於該保護絕緣層 303 之形成中，如同該氧化物絕緣層 316 之情況，該殘餘濕氣被由該處理室去除。

用於平坦化之平坦化絕緣層可被設在該保護絕緣層 303 之上。

在液晶顯示裝置之顯示部的複數個像素之每一個中，該斷開狀態電流能夠在使用如上述氧化物半導體層的薄膜電晶體中被減少。因此，用以保持儲存電容器中之電壓的週期能被延長，且當靜止影像等被顯示時，該液晶顯示裝置中之電力消耗可被減少。再者，於靜止影像被顯示之情況中，藉由停止供應控制信號，電力消耗可被進一步減少。此外，靜止影像及移動影像能被切換，而不會故障。

實施例 6 能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。

(實施例 7)

此實施例之薄膜電晶體及製造該薄膜電晶體之方法的實施例係使用圖 12A 至 12D 來做敘述。

於實施例 7 中，可被應用至此說明書中所敘述之液晶

顯示裝置的薄膜電晶體之另一範例將被敘述。此實施例中所敘述之薄膜電晶體 360 能被使用作為實施例 1 中所敘述之像素部 1008 的每一個像素中之薄膜電晶體。

圖 12A 至 12D 說明薄膜電晶體之剖面結構的範例。圖 12A 至 12D 所示之薄膜電晶體 360 為一種被稱為通道保護結構之底部閘極結構（亦被稱為通道阻絕結構），且亦被稱為反向錯置薄膜電晶體。

雖然該薄膜電晶體 360 係使用單閘極薄膜電晶體來做敘述，如需要的話，包括複數個通道形成區域之多閘極薄膜電晶體能被形成。

下文，用以在基板 320 之上製造該薄膜電晶體 360 的製程係使用圖 12A 至 12D 來做敘述。

首先，導電膜被形成在具有絕緣表面的基板 320 之上，第一微影步驟被施行，以形成抗蝕劑遮罩，且該導電膜係藉由使用該抗蝕劑遮罩而被選擇性地蝕刻，以致閘極電極層 361 被形成。在此之後，該抗蝕劑遮罩被去除。注意，抗蝕劑遮罩可藉由噴墨方法被形成。藉由噴墨方法之抗蝕劑遮罩的形成不需要光罩；因此，製造成本能被減少。

該閘極電極層 361 可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈹、或鈳之金屬材料、或包含這些材料之任一者當作主要成份之合金材料被形成具有單層結構或堆疊層結構。

其次，閘極絕緣層 322 係形成在該閘極電極層 361 之

上。

於此實施例中，具有 100 奈米或更少之厚度的氮氧化矽層係藉由電漿 CVD 方法來予以形成，當作該閘極絕緣層 322。

其次，具有大於或等於 2 奈米及少於或等於 200 奈米厚度之氧化物半導體膜係形成在該閘極絕緣層 322 之上，且係藉由第二微影步驟而被處理成島形氧化物半導體層 332。於此實施例中，該氧化物半導體膜係藉由濺鍍方法使用 In-Ga-Zn-O 基氧化物半導體標靶來予以形成。

在該情況下，較佳的是於該氧化物半導體膜之沈積中去除該室中之殘餘濕氣。這是爲了防止該氧化物半導體膜包含氫、氫氧基、及／或濕氣。

爲了自該室去除殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。譬如，於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）等化合物被排出。據此，包括於該室中所形成的氧化物半導體膜中之雜質的濃度能被減少。

較佳的是高純度氣體被使用作爲該氧化物半導體膜之沈積用的濺鍍氣體，其中，諸如氫、水、氫氧基、或氫化物之雜質被去除達 1 ppm 或更少，較佳爲 10 ppb 或更少。

其次，該氧化物半導體層之脫水及／或脫氫作用被施

行。用於脫水及／或脫氫作用之第一熱處理的溫度係高於或等於攝氏 400 度及低於或等於攝氏 750 度，較佳為高於或等於攝氏 400 度及低於該基板之應變點。於此實施例中，該基板被放置於作為一種熱處理設備之電爐中，且熱處理係在攝氏 450 度於該氧化物半導體層上在氮氛圍中施行達一小時，而後，水或氫被防止進入該氧化物半導體層，而不會暴露於空氣；因此，氧化物半導體層 332 被獲得（見圖 12A）。

其次，使用諸如 N_2O 、 N_2 、或 Ar 之氣體的電漿處理被施行。此電漿處理去除被吸附在經曝光之氧化物半導體層的表面上之水等。此外，電漿處理可使用氧及氫之混合氣體被施行。

其次，氧化物絕緣層被形成在該閘極絕緣層 322 及該氧化物半導體層 332 之上。在此之後，抗蝕劑遮罩係藉由第三微影步驟來予以形成，且蝕刻係選擇性地施行於其上，以致氧化物絕緣層 366 被形成。在此之後，該抗蝕劑遮罩被去除。

於此實施例中，200 奈米厚之氧化矽膜係藉由濺鍍方法而被沈積當作該氧化物絕緣層 366。在膜沈積之時的基板溫度可為高於或等於室溫及低於或等於攝氏 300 度，且於此實施例中，為攝氏 100 度。該氧化矽膜能被以濺鍍方法於稀有氣體（典型上為氬）之氛圍、氧氛圍、或包含稀有氣體及氧之混合氛圍中形成。當作標靶，氧化矽標靶或矽標靶可被使用。譬如，使用矽標靶，氧化矽可藉由濺鍍

方法在氧及氮的氛圍之下被沈積。當作被形成與該氧化物半導體層接觸之氧化物絕緣層 366，不包括諸如濕氣、氫離子、及 OH^- 之雜質與阻止這些雜質由外側進入的無機絕緣膜被使用。典型上，氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜等被使用。

在該情況下，較佳的是於該氧化物絕緣層 366 之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體層 332 及該氧化物絕緣層 366 包含氫、氫氧基、及／或濕氣。

為了由該室去除殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。譬如，於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）等化合物被排出。據此，包括於該室中所形成的氧化物絕緣層 366 中之雜質的濃度能被減少。

較佳的是高純度氣體被使用作為該氧化物絕緣層 366 之沈積用的濺鍍氣體，其中，諸如氫、水、氫氧基、或氫化物之雜質被去除達 1 ppm 或更少，較佳為 10 ppb 或更少。

其次，第二熱處理（較佳為在高於或等於攝氏 200 度及低於或等於攝氏 400 度之溫度，譬如，在高於或等於攝氏 250 度及低於或等於攝氏 350 度的溫度）係施行於惰性氣體氛圍或氧氣體氛圍中。譬如，該第二熱處理係在攝氏

250 度的氮氛圍中施行達 1 小時之久。以該第二熱處理，熱係在部份的該氧化物半導體層（該通道形成區域）與該氧化物絕緣層 366 相接觸之狀態下施加。

於此實施例中，設有該氧化物絕緣層 366 且被局部地暴露出之氧化物半導體層 332 係於氮氛圍或惰性氣體氛圍中或在減壓之下進一步受到熱處理。藉由在氮氛圍或惰性氣體氛圍中或在減壓之下熱處理，未被該氧化物絕緣層 366 所覆蓋的氧化物半導體層 332 之暴露區域的電阻能被減少。譬如，熱處理係在攝氏 250 度於氮氛圍中施行達一小時之久。

於氮氛圍中或在設有該氧化物絕緣層 366 的氧化物半導體層 332 上之熱處理，該氧化物半導體層 332 之暴露區域的電阻被減少，以致包括具有不同電阻之區域（被指示為圖 12B 中之陰影區域及白色區域）的氧化物半導體層 362 被形成。

其次，導電膜被形成在該閘極絕緣層 322、該氧化物半導體層 362、及該氧化物絕緣層 366 之上。在此之後，抗蝕劑遮罩係藉由第四微影步驟來予以形成，且選擇性地蝕刻被施行於其上，以致源極電極層 365a 與汲極電極層 365b 被形成。在此之後，該抗蝕劑遮罩被去除（見圖 12C）。

該源極電極層 365a 與該汲極電極層 365b 之每一個係藉由選自 Al、Cr、Cu、Ta、Ti、Mo、及 W 之元素；包含該等上面元素之任一者當作其成份的合金；包含這些元素

之任一者的組合之合金膜等能被使用。單層結構或包括二或更多層之堆疊層結構可被使用作為該導電膜。

透過上面製程，部份的該氧化物半導體膜被選擇性地製成，以包括過量之氧。結果，重疊該閘極電極層 361 之通道形成區域 363 變成 i 型，且重疊該源極電極層 365a 之高電阻源極區域 364a、及重疊該汲極電極層 365b 之高電阻汲極區域 364b 係以自行對齊之方式而被形成。透過該等上面步驟，該薄膜電晶體 360 被形成。

再者，在高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度於該空氣中可施行熱處理達 1 小時至 30 小時（兩者皆包括在內）。於此實施例中，熱處理係在攝氏 150 度施行達 10 小時之久。此熱處理可在固定的加熱溫度被施行。或者，該加熱溫度中之以下變化可被重複地進行複數次：該加熱溫度係自室溫增加至高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度，而後被減少至室溫。再者，此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下，該熱處理時間可被縮短。以此熱處理，氫係自該氧化物半導體層而被導入至該氧化物絕緣層；因此，通常關閉之薄膜電晶體能被獲得。因此，該液晶顯示裝置之可靠性能被改善。

該高電阻汲極區域 364b（或該高電阻源極區域 364a）係形成在該氧化物半導體層之與該汲極電極層 365b（或該源極電極層 365a）相重疊的部份中，以致該薄膜電晶體之可靠性能被增加。特別是，以該高電阻汲極

區域 364b 之形成，該導電性可由該汲極電極層 365b 逐漸地變化至該電晶體中之高電阻汲極區域 364b 及通道形成區域 363。因此，於使用連接至用以供應高電源電位 VDD 之佈線的汲極電極層 365b 操作該薄膜電晶體之情況中，該高電阻汲極區域用作為緩衝器，且高電場不被局部地施加，縱使高電場被施加於該閘極電極層 361 及該汲極電極層 365b 之間，以致該電晶體之耐電壓能被改善。

保護絕緣層 323 係形成在該源極電極層 365a、該汲極電極層 365b、及該氧化物絕緣層 366 之上。於此實施例中，該保護絕緣層 323 係使用氮化矽膜來予以形成（見圖 12D）。

氧化物絕緣層可被形成在該源極電極層 365a、該汲極電極層 365b、及該氧化物絕緣層 366 之上，且該保護絕緣層 323 可被堆疊在該氧化物絕緣層之上。

在液晶顯示裝置之顯示部的複數個像素之每一個中，該斷開狀態電流能夠在使用如上述氧化物半導體層的薄膜電晶體中被減少。因此，用以保持儲存電容器中之電壓的週期能被延長，且當靜止影像等被顯示時，該液晶顯示裝置中之電力消耗可被減少。再者，於靜止影像被顯示之情況中，藉由停止供應控制信號，電力消耗可被進一步減少。此外，靜止影像及移動影像能被切換，而不會故障。

實施例 7 能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。

(實施例 8)

於實施例 8 中，可被應用至此說明書中所敘述之液晶顯示裝置的薄膜電晶體之另一範例將被敘述。此實施例中所敘述之薄膜電晶體 350 能被使用作為實施例 1 中所敘述之像素部 1008 的每一個像素中之薄膜電晶體。

此實施例之薄膜電晶體及製造該薄膜電晶體之方法的實施例係使用圖 13A 至 13D 來做敘述。

雖然該薄膜電晶體 350 係使用單閘極薄膜電晶體來做敘述，如需要，包括複數個通道形成區域之多閘極薄膜電晶體能被形成。

下文，用以在基板 340 之上製造該薄膜電晶體 350 的製程係使用圖 13A 至 13D 來做敘述。

首先，導電膜被形成在具有絕緣表面的基板 340 之上，且第一微影步驟被施行，以致閘極電極層 351 被形成。於此實施例中，150 奈米厚之鎢膜係藉由濺鍍方法來予以形成，當作該閘極電極層 351。

其次，閘極絕緣層 342 係形成在該閘極電極層 351 之上。於此實施例中，具有 100 奈米或更少之厚度的氮氧化矽層係藉由電漿 CVD 方法來予以形成，當作該閘極絕緣層 342。

其次，導電膜係形成在該閘極絕緣層 342 之上，且抗蝕劑遮罩係藉由第二微影步驟而被形成在該導電膜之上，及在其上面施行選擇性地蝕刻，以致源極電極層 355a 與汲極電極層 355b 被形成。在此之後，該抗蝕劑遮罩被去

除（見圖 13A）。

其次，氧化物半導體膜 345 被形成（見圖 13B）。於此實施例中，該氧化物半導體膜 345 係藉由濺鍍方法使用 In-Ga-Zn-O 基氧化物半導體標靶來予以形成。該氧化物半導體膜 345 係藉由第三微影步驟而被處理成島形氧化物半導體層。

在該情況下，較佳的是於該氧化物絕緣膜 345 之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體膜 345 包含氫、氫氧基、及／或濕氣。

為了由該室去除殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。譬如，於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）等化合物被排出。據此，包括於該室中所形成的氧化物絕緣膜 345 中之雜質的濃度能被減少。

較佳的是高純度氣體被使用作為該氧化物絕緣膜 345 之沈積用的濺鍍氣體，其中，諸如氫、水、氫氧基、或氫化物之雜質被去除達 1 ppm 或更少，較佳為 10 ppb 或更少。

其次，該氧化物半導體層之脫水及／或脫氫作用被施行。用於脫水及／或脫氫作用之第一熱處理的溫度係高於或等於攝氏 400 度及低於或等於攝氏 750 度，較佳為高於或等於攝氏 400 度及低於該基板之應變點。於此實施例

中，該基板被放置於作為一種熱處理設備之電爐中，且熱處理係在攝氏 450 度於該氧化物半導體層上在氮氛圍中施行達一小時，而後，水或氫被防止進入該氧化物半導體層，而不會暴露於空氣；因此，氧化物半導體層 346 被獲得（見圖 13C）。

譬如，當作該第一熱處理，GRTA 可被施行如下：該基板係傳送進入已加熱至攝氏 650 度至攝氏 700 度之高溫的惰性氣體而被加熱達數分鐘，及被傳送與自該已加熱至該高溫的惰性氣體取出。GRTA 能夠高溫熱處理達一段短時間。

其次，具有與該氧化物半導體層 346 接觸的保護絕緣膜之作用的氧化物絕緣層 356 被形成。

如適當的話，該氧化物絕緣層 356 可藉由諸如濺鍍方法之方法而被形成達至少 1 奈米的厚度，以該方法，諸如水或氫之雜質不會進入該氧化物絕緣層 356。當氫被包含在該氧化物絕緣層 356 中時，該氫之進入該氧化物半導體層或該氧化物半導體層中藉由氫之氧的引出可被造成，藉此，製成該氧化物半導體層 n 型之背後通道（造成其電阻為低的），以致寄生通道可被形成。因此，其重要的是採用一形成方法，其中，氫被盡可能少地使用，使得該氧化物絕緣層 356 包含盡可能少的氫。

於此實施例中，200 奈米厚之氧化矽膜係藉由濺鍍方法而被沈積當作該氧化物絕緣層 356。在膜沈積之時的基板溫度可為高於或等於室溫及低於或等於攝氏 300 度，且

於此實施例中，為攝氏 100 度。該氧化矽膜能被以濺鍍方法於稀有氣體（典型上為氬）之氛圍、氧氛圍、或包含稀有氣體及氧之混合氛圍中形成。當作標靶，氧化矽標靶或矽標靶可被使用。譬如，使用矽標靶，氧化矽可藉由濺鍍方法在氧及氮的氛圍之下被沈積。當作被形成與該氧化物半導體層接觸之氧化物絕緣層 356，不包括諸如濕氣、氫離子、及 OH^- 之雜質與阻止這些雜質由外側進入的無機絕緣膜被使用。典型上，氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜等被使用。

在該情況下，較佳的是於該氧化物絕緣層 356 之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體層 346 及該氧化物絕緣層 356 包含氫、氫氧基、或濕氣。

為了自該室去除殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。譬如，於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）等化合物被排出。據此，包括於該室中所形成的氧化物半導體層 356 中之雜質的濃度能被減少。

較佳的是高純度氣體被使用作為該氧化物半導體層 356 之沈積用的濺鍍氣體，其中，諸如氫、水、氫氧基、或氫化物之雜質被去除達 1 ppm 或更少，較佳為 10 ppb 或更少。

其次，第二熱處理（較佳為在高於或等於攝氏 200 度

及低於或等於攝氏 400 度之溫度，譬如，在高於或等於攝氏 250 度及低於或等於攝氏 350 度的溫度）係施行於惰性氣體氛圍或氧氣體氛圍中。譬如，該第二熱處理係在攝氏 250 度的氮氛圍中施行達 1 小時之久。以該第二熱處理，熱係在部份的該氧化物半導體層（該通道形成區域）與該氧化物絕緣層 356 相接觸之狀態下施加。

透過上面製程，該氧化物半導體膜被選擇性地製成，以包括過量之氧。結果，i 型氧化物半導體層 352 被形成。透過該等上面步驟，該薄膜電晶體 350 被形成。

再者，在高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度於該空氣中可施行熱處理達 1 小時至 30 小時（兩者皆包括在內）。於此實施例中，熱處理係在攝氏 150 度施行達 10 小時之久。此熱處理可在固定的加熱溫度被施行。或者，該加熱溫度中之以下變化可被重複地進行複數次：該加熱溫度係自室溫增加至高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度，而後被減少至室溫。再者，此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下，該熱處理時間可被縮短。以此熱處理，氫係自該氧化物半導體層而被導入至該氧化物絕緣層；因此，通常關閉之薄膜電晶體能被獲得。因此，該液晶顯示裝置之可靠性能被改善。

保護絕緣層可被形成在該氧化物絕緣層 356 之上。譬如，氮化矽膜係藉由 RF 濺鍍方法來予以形成。於此實施例中，保護絕緣層 343 係使用氮化矽膜而被形成當作該保

護絕緣層（見圖 13D）。

用於平坦化之平坦化絕緣層可被設在該保護絕緣層 343 之上。

該斷開狀態電流能夠在使用如上述所製成之氧化物半導體層的薄膜電晶體中被減少。因此，藉由使用液晶顯示裝置之顯示部的複數個像素之每一個中的薄膜電晶體，用以保持儲存電容器中之電壓的週期能被延長，且當靜止影像等被顯示時，該液晶顯示裝置中之電力消耗可被減少。再者，於靜止影像被顯示之情況中，藉由停止供應控制信號，電力消耗可被進一步減少。此外，靜止影像及移動影像能被切換，而不會故障。

實施例 8 能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。

（實施例 9）

於實施例 9 中，於薄膜電晶體之製造製程中與實施例 6 不同的範例將使用圖 14 來做敘述。因為圖 14 係與圖 11A 至 11E 相同，除了部份該等步驟以外，相同之參考數字被使用於該等相同部份，且該等相同部份之詳細敘述不被重複。

於實施例 9 中，可被應用至此說明書中所揭示之液晶顯示裝置的薄膜電晶體之另一範例將被敘述。此實施例中所敘述之薄膜電晶體 380 能被使用作為具體實施例 1 中所敘述之像素部 1008 的每一個像素中之薄膜電晶體。

按照實施例 6，閘極電極層 381 係形成在基板 370 之上，且第一閘極絕緣層 372a 及第二閘極絕緣層 372b 被堆疊。於此實施例中，閘極絕緣層具有二層式結構，其中，氮化物絕緣層被使用作為該第一閘極絕緣層 372a，且氧化物絕緣層被使用作為該第二閘極絕緣層 372b。

當作該氧化物絕緣層，氧化矽層、氮氧化矽層、氧化鋁層、氮氧化鋁層等能被使用。當作該氮化物絕緣層，氮化矽層、氮化矽氧化物層、氮化鋁層、氮化鋁氧化物層等能被使用。

於此實施例中，該閘極絕緣層具有一結構，其中，氮化矽層及氧化矽層被堆疊在該閘極電極層 381 之上。譬如，150 奈米厚的閘極絕緣層係以此一使得具有大於或等於 50 奈米及少於或等於 200 奈米（於此實施例中為 50 奈米）之厚度的氮化矽層（ SiN_y （ $y>0$ ））係藉由濺鍍方法所形成並當作第一閘極絕緣層 372a，而後具有大於或等於 5 奈米及少於或等於 300 奈米（於此實施例中為 100 奈米）之厚度的氧化矽層（ SiO_x （ $x>0$ ））被堆疊在該第一閘極絕緣層 372a 之上當作第二閘極絕緣層 372b 的方式而被形成。

其次，氧化物半導體膜被形成及藉由微影步驟被處理成島形氧化物半導體層。於此實施例中，該氧化物半導體膜係藉由濺鍍方法使用 In-Ga-Zn-O 基氧化物半導體標靶來予以形成。

在該情況下，較佳的是於該氧化物半導體膜之沈積中

去除該室中之殘餘濕氣。這是爲了防止該氧化物半導體膜包含氫、氫氧基、或濕氣。

爲了由該室去除殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。譬如，於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）等化合物被排出。據此，包括於該室中所形成的氧化物絕緣膜中之雜質的濃度能被減少。

較佳的是高純度氣體被使用作爲該氧化物絕緣膜之沈積用的濺鍍氣體，其中，諸如氫、水、氫氧基、或氫化物之雜質被去除達 1 ppm 或更少，較佳爲 10 ppb 或更少。

其次，該氧化物半導體層之脫水及／或脫氫作用被施行。用於脫水及／或脫氫作用之第一熱處理的溫度係高於或等於攝氏 400 度及低於或等於攝氏 750 度，較佳爲高於或等於攝氏 425 度。該熱處理時間在高於或等於攝氏 425 度之溫度爲一小時或較短，且在低於攝氏 425 度之溫度係比一小時較長。於此實施例中，該基板被放置於作爲一種熱處理設備之電爐中，且熱處理係施行於該氧化物半導體層上於氮氛圍中，而後，水或氫被防止進入該氧化物半導體層，而不會暴露於空氣；因此，氧化物半導體層被獲得。在此之後，冷卻係藉由將高純度氧氣體、高純度 N_2O 氣體、或超乾燥空氣（具有攝氏 -40 度或更低、較佳地係攝氏 -60 度或更低之露點）導入同一火爐來予以施行。較

佳的是該氧氣體或 N_2O 氣體不包含水、氫等。或者，被導入該熱處理設備的氧氣或 N_2O 氣體之純度較佳為 6N（99.9999%）或更高，更佳為 7N（99.99999%）或更高（亦即，該氧氣體或 N_2O 氣體的雜質濃度為 1 ppm 或更低，較佳為 0.1 ppm 或更低）。

該熱處理設備不被限制於電爐。譬如，RTA（快速熱退火）設備，諸如 GRTA（氣體快速熱退火）設備或 LRTA（燈泡快速熱退火）設備能被使用。該 LRTA 設備為藉由光（電磁波）之輻射用以加熱待處理物體之設備，該光係自諸如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈之燈泡所發射出。該 LRTA 設備可為不只設有一燈泡，同時也設有藉由來自諸如電阻加熱器等之加熱器的熱傳導或熱輻射加熱待處理之物體的裝置。該 GRTA 為用於使用高溫氣體熱處理之方法。當作該氣體，不會與即將藉由熱處理所處理之物體反應的惰性氣體、諸如氮或諸如氬之稀有氣體被使用。藉由 RTA 方法，該熱處理可在攝氏 600 度至攝氏 750 度施行達數分鐘。

在用於脫水及／或脫氫作用的第一熱處理之後，熱處理可在高於或等於攝氏 200 度及低於或等於攝氏 400 度，較佳為高於或等於攝氏 200 度及低於或等於攝氏 300 度之溫度、於氧氣體氛圍或 N_2O 氣體氛圍中被施行。

該氧化物半導體層之第一熱處理亦可在該氧化物半導體膜被處理成該島形氧化物半導體層之前被施行。在該情

況中，在該第一熱處理之後，該基板被由該加熱設備取出，而後在其上面施行微影步驟。

該整個氧化物半導體膜係透過該等上面之步驟而被製成，以包含過量之氧，藉此，該氧化物半導體膜具有較高的電阻，亦即，變成 i 型。據此，其整個區域為 i 型之氧化物半導體層 382 被形成。

其次，抗蝕劑遮罩係藉由微影步驟而被形成在該氧化物半導體層 382 之上，且被選擇性地蝕刻，以形成源極電極層 385a 與汲極電極層 385b，而後，氧化物絕緣層 386 係藉由濺鍍方法而被形成。

在該情況下，較佳的是於該氧化物絕緣層 386 之沈積中去除該室中之殘餘濕氣。這是為了防止該氧化物半導體層 382 及該氧化物絕緣層 386 包含氫、氫氧基、及／或濕氣。

為了自該室去除殘餘濕氣，較佳的是使用吸附型真空泵。譬如，較佳使用低溫泵、離子泵、或鈦昇華泵。當作排出單元，加入冷阱之渦輪增壓分子泵可被使用。於該室中，其中，排出係使用低溫泵來予以施行，氫分子、包含氫原子之諸如水（ H_2O ）等化合物被排出。據此，包括於該室中所形成的氧化物絕緣層 386 中之雜質的濃度能被減少。

較佳的是高純度氣體被使用作為該氧化物絕緣層 386 之沈積用的濺鍍氣體，其中，諸如氫、水、氫氧基、或氫化物之雜質被去除達 1 ppm 或更少，較佳為 10 ppb 或更

少。

透過該等上面之步驟，該薄膜電晶體 380 能被製成。

其次，熱處理（較佳為在高於或等於攝氏 150 度及低於或等於攝氏 350 度之溫度）係施行於惰性氣體氛圍或氮氣體氛圍中，以便抑制該薄膜電晶體之電特徵的變化。譬如，熱處理係在攝氏 250 度的氮氛圍中施行達 1 小時之久。

再者，在高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度於該空氣中可施行熱處理達 1 小時至 30 小時（兩者皆包括在內）。於此實施例中，熱處理係在攝氏 150 度施行達 10 小時之久。此熱處理可在固定的加熱溫度被施行。或者，該加熱溫度中之以下變化可被重複地進行複數次：該加熱溫度係自室溫增加至高於或等於攝氏 100 度及低於或等於攝氏 200 度的溫度，而後被減少至室溫。再者，此熱處理可在形成該氧化物絕緣膜之前於減壓之下被施行。在該減壓之下，該熱處理時間可被縮短。以此熱處理，氫係自該氧化物半導體層而被導入至該氧化物絕緣層；因此，通常關閉之薄膜電晶體能被獲得。因此，該液晶顯示裝置之可靠性能被改善。

保護絕緣層 373 係形成在該氧化物絕緣層 386 之上。在此實施例中，100 奈米厚之氮化矽膜係藉由濺鍍方法而被形成為該保護絕緣層 373。

為氮化物絕緣層之該保護絕緣層 373 及該第一閘極絕緣層 372a 不包含諸如濕氣、氫、氫化物、或氫氧化合物

之雜質，且阻止它們由外側進入。

因此，在形成該保護絕緣層 373 之後，於該製造製程中，諸如濕氣之雜質自該外側的進入可被防止。再者，甚至在一裝置被完成當作諸如液晶顯示裝置的半導體裝置之後，諸如濕氣之雜質由該外側的進入可長期被防止；因此，該裝置之長期可靠性能被改善。

提供於為氮化物絕緣層的保護絕緣層 373 及該第一閘極絕緣層 372a 間之絕緣層可被去除，以製成與該第一閘極絕緣層 372a 接觸的保護絕緣層 373。

據此，該氧化物半導體層中之諸如濕氣、氫、氫化物、或氫氧化合物的雜質能被減少，且其進入被防止，以致該氧化物半導體層中之雜質的濃度能被保持為低的。

用於平坦化之平坦化絕緣層可被設在該保護絕緣層 373 之上。

在液晶顯示裝置之顯示部的複數個像素之每一個中，該斷開狀態電流能夠使用如上述氧化物半導體層的薄膜電晶體被減少。因此，用以保持儲存電容器中之電壓的週期能被延長，且當靜止影像等被顯示時，該液晶顯示裝置中之電力消耗可被減少。再者，於靜止影像被顯示之情況中，藉由停止供應控制信號，電力消耗可被進一步減少。此外，靜止影像及移動影像能被切換，而不會故障。

實施例 9 能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。

(實施例 10)

於實施例 10 中，可被應用至此說明書中所揭示之液晶顯示裝置的薄膜電晶體之另一範例將被敘述。此實施例中所敘述之薄膜電晶體能被使用作為實施例 2 至 8 之任一者中的薄膜電晶體，其能被使用作為實施例 1 中之薄膜電晶體。

於實施例 10 中，使用具有透光特性的導電材料當作閘極電極層、源極電極層、與汲極電極層之任一者的範例將被敘述。注意，該上面之實施例可被應用至該等相同部份，且具有與該上面實施例類似功能之部份及步驟與其敘述不被重複。再者，用於該等相同部份之特定的敘述被省略。

當作閘極電極層、源極電極層、與汲極電極層之任一者的材料，透射可見光之導電材料能被使用，譬如，以下金屬氧化物之任一者能被使用：In-Sn-O-基金屬氧化物；In-Sn-Zn-O-基金屬氧化物；In-Al-Zn-O-基金屬氧化物；Sn-Ga-Zn-O-基金屬氧化物；Al-Ga-Zn-O-基金屬氧化物；Sn-Al-Zn-O-基金屬氧化物、In-Zn-O-基金屬氧化物；Sn-Zn-O-基金屬氧化物；Al-Zn-O-基金屬氧化物；In-O-基金屬氧化物；Sn-O-基金屬氧化物；與 Zn-O-基金屬氧化物。如適當的話，其厚度被設定在大於或等於 50 奈米及少於或等於 300 奈米之範圍中。當作使用於該閘極電極層、該源極電極層、與該汲極電極層之任一者的金屬氧化物之沈積方法，濺鍍方法、真空蒸鍍方法（電子束蒸鍍方

法等)、弧形放電離子電鍍方法、或噴灑方法被採用。在採用濺鍍方法之情況中，較佳的是使用包含 2 重量百分比至 10 重量百分比(兩者被包括在內)之 SiO_2 的標靶施行沈積，且禁止結晶之 SiO_x ($x>0$) 被包含在該透光導電膜中，以便在稍後步驟中的熱處理之時防止結晶。

注意，該透光導電膜中之諸成份的百分比之單位為原子%，且諸成份之百分比係藉由使用電子探針 X 光顯微分析器 (EPMA) 的分析來予以評估。

於設有薄膜電晶體之像素中，當像素電極層、另一電極層(諸如電容器電極層)、或佈線層(諸如電容器佈線層)係使用透射可見光之導電膜來予以形成時，具有高孔徑比之顯示裝置可被實現。不用說，較佳的是該像素中之閘極絕緣層、氧化物絕緣層、保護絕緣層、及平坦化絕緣層的每一個係亦使用透射可見光之膜來予以形成。

於此說明書中，透射可見光之膜意指具有此一便於具有 75%至 100%之可見光的透射率之厚度的膜。於該膜具有電導性之情況中，該膜亦被稱為透明之導電膜。再者，相對於可見光為半透射的導電膜可被使用作為應用至該閘極電極層、該源極電極層、該汲極電極層、該像素電極層、另一電極層、或另一佈線層之金屬氧化物。相對於可見光為半透射之導電膜指示具有 50%至 75%之可見光的透射率之膜。

當薄膜電晶體具有透光特性時，該孔徑比能被增加。尤其用於 10 吋或更小之小液晶顯示面板，甚至當像素之

尺寸被減少時，高孔徑比能被達成，以便譬如藉由增加閘極佈線之數目實現更高解析度之顯示影像。再者，對於薄膜電晶體之各零組件，藉由使用具有透光特性之膜，高孔徑比能被達成，甚至當一個像素被分成複數個子像素以便實現寬廣之觀看角度時。亦即，高孔徑比能被維持，甚至當一群高密度薄膜電晶體被提供時，以致該顯示區域之充分的面積可被確保。譬如，於一個像素包括二至四個子像素之情況中，該孔徑比能被改善，因為該薄膜電晶體具有透光特性。再者，儲存電容器可使用該相同之材料藉由與該薄膜電晶體中之零組件相同的步驟被形成，以致該儲存電容器能具有透光特性，藉此該孔徑比可被進一步改善。

實施例 10 能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。

（實施例 11）

參考圖 15A 至 15C 敘述液晶顯示面板之外觀及剖面，其為液晶顯示裝置的一個實施例。圖 15A 及 15C 之每一個係面板之俯視圖，其中，形成在第一基板 4001 之上的薄膜電晶體 4010 與 4011 及液晶元件 4013 係以密封劑 4005 而被密封於該第一基板 4001 及第二基板 4006 之間。圖 15B 對應於圖 15A 或 15C 沿著剖線 M-N 之剖面視圖。

該密封劑 4005 被提供，以便包圍被設在該第一基板 4001 之上的像素部 4002 及掃描線驅動電路 4004。該第二

基板 4006 係設在該像素部 4002 及該掃描線驅動電路 4004 之上。因此，該像素部 4002 及該掃描線驅動電路 4004 隨同液晶層 4008 藉由該第一基板 4001、該密封劑 4005、及該第二基板 4006 被密封。使用分開地製備在基板之上的單晶半導體膜或多晶半導體膜所形成之信號線驅動電路 4003，係安裝在與被該第一基板 4001 之上的密封劑 4005 所包圍之區域不同的區域中。

注意，分開形成之驅動電路的連接方法無特別限制；COG 方法、打線接合方法、TAB 方法等能被使用。圖 15A 說明藉由 COG 方法來安裝該信號線驅動電路 4003 之範例，且圖 15C 說明藉由 TAB 方法來安裝該信號線驅動電路 4003 之範例。

再者，設在該第一基板 4001 之上的該像素部 4002 及該掃描線驅動電路 4004 之每一個包括複數個薄膜電晶體。圖 15B 說明被包含於該像素部 4002 中之薄膜電晶體 4010 及被包含於該掃描線驅動電路 4004 中之薄膜電晶體 4011。絕緣層 4041、4042、4020 及 4021 被設在該等薄膜電晶體 4010 及 4011 之上。

如適當的話，實施例 2 至 9 中所敘述之薄膜電晶體的任一者能被適當地使用作為該等薄膜電晶體 4010 及 4011 之每一個，並可使用類似製程及類似材料被形成。在該等薄膜電晶體 4010 及 4011 之每一個的氧化物半導體層中，氫或水減少。因此，該等薄膜電晶體 4010 及 4011 具有高可靠性。在此實施例中，該等薄膜電晶體 4010 及 4011 為

n 通道薄膜電晶體。

導電層 4040 係設在該絕緣層 4021 之上，其與用於該驅動電路的薄膜電晶體 4011 中之氧化物半導體層的通道形成區域重疊。該導電層 4040 被提供於與該氧化物半導體層之通道形成區域相重疊的位置中，藉此該薄膜電晶體 4011 藉由 BT 測試的閾電壓中之變化的數量可被減少。該導電層 4040 之電位可為與該薄膜電晶體 4011 之閘極電極層的電位相同或不同。該導電層 4040 亦可作為第二閘極電極層。此外，該導電層 4040 之電位可為 GND 或 0 伏特，或該導電層 4040 可為在一浮動狀態中。

被包含於該液晶元件 4013 中之像素電極層 4030 係電連接至該薄膜電晶體 4010 之源極電極層或汲極電極層。該液晶元件 4013 之對置電極層 4031 被提供於該第二基板 4006 上。該像素電極層 4030、該對置電極層 4031、及該液晶層 4008 彼此重疊之部份對應於該液晶元件 4013。注意，該像素電極層 4030 及該對置電極層 4031 係分別設有絕緣層 4032 及絕緣層 4033，該等絕緣層之每一個用作為對齊膜，且該液晶層 4008 被夾在該像素電極層 4030 及該對置電極層 4031 之間，而使該等絕緣層 4032 及 4033 置入在其間。

當作該第一基板 4001 及該第二基板 4006 之每一個，透光基板能被使用，玻璃、陶瓷、或塑膠能被使用。如塑膠，玻璃纖維強化塑膠（FRP）板、聚氟乙烯（PVF）膜、聚酯膜、或丙烯酸樹脂膜能被使用。

間隔體 4035 係藉由選擇性地蝕刻絕緣膜所獲得之圓柱狀間隔體，且被提供以便控制該像素電極層 4030 及該對置電極層 4031 間之距離（單一晶胞空隙）。或者，球形間隔體可被使用。此外，該對置電極層 4031 被電連接至形成在該相同一基板之上的共用電位線當作該薄膜電晶體 4010。以共用連接部之使用，該對置電極層 4031 及該共用電位線能藉由配置在一對基板間之導電微粒被電連接至彼此。該等導電微粒被包含在該密封劑 4005 中。

當作該液晶，熱致變液晶、低分子液晶、高分子液晶、高分子分散液晶、鐵電液晶、反鐵電液晶等被使用。此一液晶材料視條件而呈現膽固醇相、層列相、立方相、手徵絲狀相、等向性相等。

或者，呈現不需要對齊膜的藍相之液晶可被使用。藍相為液晶相位的其中之一，其係剛好在膽固醇相變為等向性相之前才被產生，且同時膽固醇液晶之溫度被升高。因為該藍相係僅只產生於狹窄之溫度範圍內，包含在大於或等於 5 重量百分比的對掌性分子之液晶成份被使用於該液晶層 4008，以便加寬該溫度範圍。包含呈現藍相之液晶及對掌性分子的液晶成份具有少於或等於 1 毫秒之短反應時間，具有光學等向性，其造成該對齊處理不必要，且具有小的觀看角度相依性。對齊膜不須被提供，且不需要如此之摩擦處理；據此，藉由該摩擦處理所造成之靜電放電損壞能被防止，且於該製造製程中之液晶顯示器裝置的缺陷及損壞能被減少。因此，該液晶顯示裝置之生產力能被

改善。包括氧化物半導體層之薄膜電晶體特別具有一可能性，即該薄膜電晶體之電特徵可藉由靜電之影響而大幅地改變及由該設計範圍偏離。因此，對於具有包括氧化物半導體層之薄膜電晶體的液晶顯示裝置，使用藍相液晶材料係更有效的。

於此實施例中，該液晶材料之電阻係數為 1×10^{12} 歐姆·公分或更多，較佳為 1×10^{13} 歐姆·公分或更多，更佳為 1×10^{14} 歐姆·公分或更多。於使用該液晶材料的液晶晶胞之情況中，該電阻為 1×10^{11} 歐姆·公分或更多，其中，來自該對齊膜或該密封劑之雜質可進入，且較佳為超過 1×10^{13} 歐姆·公分。此說明書中之電阻係數的值係測量於攝氏 20 度。

當該液晶材料之電阻係數增加時，透過該液晶材料所漏出之電荷的數量能被減少，以致用以保持該液晶元件之操作狀態的電壓隨著時間之消逝的減少能被抑制。結果，該保持週期能被延長，信號寫入之頻率能被減少，且該顯示裝置之低電力消耗能被達成。

本發明之此實施例亦可被應用至半透射（半透射式）或反射液晶顯示裝置的其中之一以及透射式液晶顯示裝置。此實施例之顯示裝置不被限制於液晶顯示裝置，且可為使用發光元件，諸如電致發光元件（亦被稱為 EL 元件）當作顯示元件之 EL 顯示裝置。

該液晶顯示裝置之範例被說明，其中，偏振板被設在該基板之外表面上（該觀看者側上），且著色層及被使用

於顯示元件之電極層係依此順序而被設在該基板之內表面上；然而，該偏振板可被設在該基板之內表面上。該偏振板及該著色層之堆層結構不被限制於此實施例中所敘述者，且如適當的話，可視該偏振板及該著色層之材料或該製造製程的條件而被設定。再者，具有黑色基質之作用的遮光膜可被提供在異於顯示部之區域中。

在該等薄膜電晶體 4011 及 4010 之上，該絕緣層 4041 被形成與該等氧化物半導體層接觸。該絕緣層 4041 可使用與實施例 2 中所敘述之氧化物絕緣層 416 類似的材料並藉由類似方法被形成。於此實施例中，當作該絕緣層 4041，氧化矽層係使用實施例 2 藉由濺鍍方法來予以形成。再者，該保護絕緣層 4042 被形成在該絕緣層 4041 上，並與該絕緣層 4041 接觸。該保護絕緣層 4042 能夠以與實施例 2 中所敘述之保護絕緣層 403 類似的方式被形成；譬如，氮化矽膜能被使用。此外，爲了減少該等薄膜電晶體之表面粗糙度，用作爲平坦化絕緣膜之保護絕緣層 4042 係覆蓋著該絕緣層 4021。

該絕緣層 4021 被形成爲該平坦化絕緣膜。當作該絕緣層 4021，具有耐熱性之有機材料，諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧基樹脂能被使用。異於此等有機材料，其係亦可能使用低介電常數之材料（低 k 材料）、矽氧烷基樹脂、磷化矽玻璃（PSG）、硼磷矽玻璃（BPSG）等。該絕緣層 4021 可藉由堆疊複數個絕緣膜所形成，該等絕緣膜係由這些材料所形成。

在用以形成該絕緣層 4021 之方法上無特別限制。該絕緣層 4021 能視該材料而藉由一方法或工具所形成，該方法諸濺鍍方法、SOG 方法、旋轉塗佈方法、浸漬方法、噴塗方法、或液滴排出方法（諸如，噴墨方法、網印、或平板印刷）；該工具（配備）諸如刮刀、輥式塗佈機、簾幕式塗佈機、或刀式塗佈機等。該絕緣層 4021 之烘乾步驟亦用作該半導體層之降溫，藉此液晶顯示裝置可被有效率地製成。

該像素電極層 4030 及該對置電極層 4031 可使用透光導電材料被形成，諸如氧化銦錫（ITO）；氧化銦鋅（IZO），其中，氧化鋅（ZnO）被混合在氧化銦中；導電材料，其中，氧化矽（SiO₂）被混合在氧化銦中；有機銦；有機錫；包含氧化鎢之氧化銦；包含氧化鎢之氧化銦鋅；包含氧化鈦之氧化銦；或包含氧化鈦之氧化銦錫。或者，在不需要用於反射液晶顯示裝置中之像素電極層 4030 或對置電極層 4031 的透光特性或需要反射特性之情況中，該像素電極層 4030 或該對置電極層 4031 能使用選自諸如鎢（W）、鉬（Mo）、鋯（Zr）、鈦（Hf）、釩（V）、鈮（Nb）、鉭（Ta）、鉻（Cr）、鈷（Co）、鎳（Ni）、鈦（Ti）、鉑（Pt）、鋁（Al）、銅（Cu）、或銀（Ag）之金屬的一種或複數種、其合金、及其氮化物被形成。

包含導電高分子（亦被稱為導電聚合物）之導電成份能被使用於該像素電極層 4030 及該對置電極層 4031。使

用該導電成份所形成之像素電極較佳地是在 550 奈米之波長具有每平方 10000 歐姆或更少的薄片電阻及 70%或更多的透光率。再者，被包含於該導電成份中之導電高分子的電阻率較佳為 0.1 歐姆·公分或更少。

當作該導電高分子，所謂之 π 電子共軛導電聚合物可被使用。譬如，聚苯胺或其衍生物、聚吡咯或其衍生物、聚塞吩或其衍生物、或它們之二或更多種的共聚物、等等能被給與。

再者，各種信號及電位係自 FPC 4018 而被供應至分開形成之信號線驅動電路 4003、該掃描線驅動電路 4004、或該像素部 4002。

連接端子電極 4015 係由與被包含於該液晶元件 4013 中之像素電極層 4030 相同的導電膜所形成，且端子電極 4016 係由與該等薄膜電晶體 4010 及 4011 之源極及汲極電極層相同的導電膜所形成。

該連接端子電極 4015 係經由異向性導電膜 4019 而被電連接至被包含於該 FPC 4018 中之端子。

圖 15A 至 15C 說明一範例，其中，該信號線驅動電路 4003 被分開地形成及安裝在該第一基板 4001 上；然而，此實施例不被限制於此結構。該掃描線驅動電路可被分開地形成與接著被安裝，或僅只部份該信號線驅動電路或部份該掃描線驅動電路可被分開地形成與接著被安裝。

如適當的話，黑色基質（遮光層）、光學構件（光學基板）、諸如偏振構件、減速構件、或抗反射構件、等等

被提供。譬如，圓形偏振可藉由使用偏振基板及減速基板而被採用。此外，背光、側面光等可被使用作為光源。

於主動矩陣型液晶顯示裝置中，顯示圖案係藉由以矩陣形式而配置之像素電極的驅動而被形成在螢幕上。特別是，電壓被施加於所選擇之像素電極及對應於該像素電極的對置電極之間，且因此，設置於該像素電極及該對置電極間之液晶層被光學地調變。此光學調變被觀看者認知為一顯示圖案。

再者，因為該薄膜電晶體係易於由於靜電等而被損壞，保護電路較佳係設在與該像素部或該驅動電路部相同的基板之上。該保護電路較佳係由包含氧化物半導體層之非線性元件所形成。譬如，保護電路被提供於該像素部、及掃描線輸入端子與信號線輸入端子之間。於此實施例中，複數個保護電路被提供，以致當由於靜電等之突波電壓被施加於該掃描線、該信號線、及電容器匯流排線時，該像素電晶體等等不被損壞。據此，該保護電路被組構成當突波電壓被施加於該保護電路時釋放電荷至共用佈線。該保護電路包括在該共用佈線及該掃描線、該信號線、或該電容器匯流排線之間平行配置的非線性元件。該該非線性元件之每一個包括諸如二極體之二端子元件、或諸如電晶體之三端子元件。譬如，該非線性元件可透過與該像素部之薄膜電晶體相同的步驟所形成。譬如，類似於二極體之那些者的特徵能藉由連接閘極端子至汲極端子被達成。

再者，用於液晶顯示器模組，扭轉向列型（TN）模

式、平面轉換（IPS）模式、邊界電場切換（FFS）模式、軸對稱排列微胞型（ASM）模式、光補償雙折射（OCB）模式、鐵電液晶（FLC）模式、反鐵電液晶（AFLC）模式等可被使用。

在此說明書中所揭示之液晶顯示裝置上無特別之限制；TN 液晶、OCB 液晶、STN 液晶、VA 液晶、ECB 液晶、GH 液晶、聚合物散佈液晶、盤狀液晶等能被使用。特別是，通常黑色之液晶面板、諸如利用垂直調整（VA）模式之透射式液晶顯示裝置係較佳的。有垂直調整模式的一些範例；譬如，多象限垂直配向（MVA）模式、圖像垂直調整（PVA）模式、及 ASV 模式能被採用。

再者，此實施例可被應用至 VA 液晶顯示裝置。該 VA 液晶顯示裝置具有一種形式，其中，液晶顯示面板之液晶分子的對齊被控制。於該 VA 液晶顯示裝置中，當沒有電壓被施加時，液晶分子係在一垂直方向上相對於面板表面而對齊。再者，有可能使用被稱為領域倍增或多領域設計之方法，其中，像素被分成一些區域（子像素），且分子係在不同方向上於其個別之區域中對齊。

實施例 11 能夠在與其他實施例中所敘述之結構的任一者之適當的組合中被施行。

（實施例 12）

於實施例 12 中，包括上述實施例之液晶顯示裝置的

任一者之電子設備的範例將被敘述。

圖 16A 說明手提式遊戲機，其可包括外殼 9630、顯示部 9631、喇叭 9633、操作按鍵 9635、連接端子 9636、記錄媒體讀取部 9672 等等。圖 16A 所說明之手提式遊戲機可具有讀取儲存於記錄媒體中之程式或資料的功能，以將該程式或資料顯示在該顯示部上；藉由無線通訊與另一手提式遊戲機分享資訊之功能、等等。圖 16A 所說明之手提式遊戲機可具有除了那些在上面所給與者以外的各種功能。

圖 16B 說明數位相機，其可包括外殼 9630、顯示部 9631、喇叭 9633、操作按鍵 9635、連接端子 9636、快門按鈕 9676、影像接收部 9677 等等。在圖 16B 中具有電視收訊功能的數位相機可具有拍攝靜止影像及／或移動影像之功能；自動或手動地修正所拍攝之影像的功能；由天線獲得各種資訊之功能；儲存所拍攝之影像或由該天線所獲得之資訊的功能；及將所拍攝之影像或由該天線所獲得之資訊顯示在該顯示部上之功能。具有圖 16B 中之電視收訊功能的數位相機可具有除了那些在上面所給與者以外的各種功能。

圖 16C 說明電視機，其可包括外殼 9630、顯示部 9631、喇叭 9633、操作按鍵 9635、連接端子 9636 等等。圖 16C 中之電視機可具有將用於電視電波處理及轉換成影像信號之功能；將該影像信號處理及轉換成適合用於顯示之信號的功能；轉換該影像信號的框頻率之功能、等等。

圖 16C 中之電視機可具有除了那些在上面所給與者以外的各種功能。

圖 17A 說明電腦，其可包括外殼 9630、顯示部 9631、喇叭 9633、操作按鍵 9635、連接端子 9636、指向裝置 9681、外部連接埠 9680 等等。圖 17A 中之電腦可具有在該顯示部上顯示各種資訊（例如，靜止影像、移動影像、及文字影像）之功能；控制藉由各種軟體（程式）之處理的功能；諸如無線通訊或有線通訊之通訊功能；以該通訊功能連接至各種電腦網路之功能；以該通訊功能發送或接收各種資料之功能、等等。圖 17A 所說明之電腦可具有除了那些在上面所給與者以外的各種功能。

圖 17B 說明行動電話，其可包括外殼 9630、顯示部 9631、喇叭 9633、操作按鍵 9635、麥克風 9638 等等。圖 17B 中之行動電話可具有在該顯示部上顯示各種資訊（例如靜止影像、移動影像、及文字影像）之功能；在該顯示部上顯示日曆、日期、時間等之功能；操作或編輯被顯示在該顯示部上之資訊的功能；控制藉由各種軟體（程式）之處理的功能、等等。圖 17B 中之行動電話可具有除了那些在上面所給與者以外的各種功能。

圖 17C 說明電子紙（亦被稱為 e-book（電子書）），其可包括外殼 9630、顯示部 9631、操作按鍵 9635 等等。圖 17C 中之電子紙可具有在該顯示部上顯示各種資訊（例如靜止影像、移動影像、及文字影像）之功能；在該顯示部上顯示日曆、日期、時間等等之功能；操

作或編輯被顯示在該顯示部上之資訊的功能；控制藉由各種軟體（程式）之處理的功能、等等。圖 17C 中之電子紙可具有除了那些在上面所給與者以外的各種功能。

於此實施例中所敘述之電子設備的每一個中，在液晶顯示裝置之顯示部的複數個像素之每一個中，該斷開狀態電流能被減少。據此，用於保持儲存電容器中之電壓的週期能被增加，且當靜止影像等被顯示在該液晶顯示裝置中時可減少該電力消耗之電子設備可被製成。再者，於靜止影像被顯示之情況中，藉由停止供應控制信號，電力消耗可被進一步減少。此外，靜止影像及移動影像能被切換，而不會故障。

實施例 12 可與其他實施例中所敘述之結構的任一者適當地組合來施行。

（實施例 13）

包括氧化物半導體之底部閘極電晶體的操作之原理將被敘述。

圖 19 為包括氧化物半導體之反向錯置絕緣閘極電晶體之剖面視圖。氧化物半導體層（OS）係設在閘極電極（G1）之上，而使第一閘極絕緣膜（GI1）置入在其間，且源極電極（S）與汲極電極（D）被提供在該第一閘極絕緣膜之上。再者，第二閘極絕緣膜（GI2）係設在該源極電極（S）與該汲極電極（D）之上，且第二閘極電極（G2）被提供在該源極電極（S）與該汲極電極（D）之

上。G2 被維持至接地電位。

下文，敘述使用能帶圖。爲了解之故，在此所敘述之能帶圖被儘可能多地簡化，以致它們係不精確的。圖 20A 及 20B 爲沿著圖 19 中所說明之剖線 A-A' 的能帶圖（概要圖）。圖 20A 說明施加至該源極的電壓之電位係等於施加至該汲極的電壓之電位（ $V_D=0$ V）的情況，且圖 20B 說明相對於該源極之正電位被施加於該汲極（ $V_D>0$ ）的情況。

圖 21A 及 21B 爲沿著圖 19 中所說明之剖線 B-B' 的能帶圖（概要圖）。圖 21A 說明開啓（on）狀態，其中，正電位（ $+V_G$ ）被施加於該閘極（G1）及該源極與該汲極間之載子（電子）流動。圖 21B 說明關閉（off）狀態，其中，負電位（ $-V_G$ ）被施加於該閘極（G1），且少數載子不流動。

圖 22 說明該真空能階及金屬（ ϕ_M ）的功函數間之關係、與該真空能階及氧化物半導體的電子親和力（ χ ）間之關係。

因爲金屬係退化，該傳導能帶及該費米能階彼此對應。在另一方面，傳統之氧化物半導體典型上爲 n 型半導體，在該情況中，該費米能階（ E_f ）係遠離位於能帶隙之中間的本質費米能階（ E_i ），且係位於較接近至該傳導能帶。注意，已知氫爲氧化物半導體中之施體，且爲造成氧化物半導體將成爲 n 型半導體的因素。

在另一方面，本發明之氧化物半導體爲本質（i 型）

或實質上本質氧化物半導體，其係藉由自氧化物半導體中去除 n 型雜質之氫及純化該氧化物半導體而被獲得，使得異於該氧化物半導體之主要成份的雜質儘可能多地防止被包含在其中。換句話說，一特色為經純化之 i 型（本質）半導體、或接近該 i 型半導體之半導體係不只藉由加入雜質而被獲得，而且亦藉由儘可能多地去掉諸如氫或水之雜質所獲得。這能夠讓該費米能階（ E_f ）將為與該本質費米能階（ E_i ）在相同的能階。

於氧化物半導體之能帶隙為 3.15 eV 的情況中，該電子親和力（ χ ）據說為 4.3 eV。被包括於該源極電極與該汲極電極中之鈦（Ti）的功函數係實質上等於該氧化物半導體之電子親和力（ χ ）。在該情況下，用於電子之肖特基能障並未形成在該金屬及該氧化物半導體間之介面。

換句話說，於金屬（ ϕ_M ）的功函數及該氧化物半導體的電子親和力（ χ ）係彼此相等、與該金屬及該氧化物半導體係彼此接觸之情況中，如圖 20A 所說明之能帶圖（概要圖）被獲得。

於圖 20B 中，黑色圓圈（●）代表電子，且當正電位被施加於該閘極與該汲極時，該電子係超過該能障（ h ）被注射進入該氧化物半導體及流向該汲極。在該情況下，該能障（ h ）之高度視該閘極電壓與該汲極電壓而變化；於正汲極電壓被施加之情況中，該能障（ h ）之高度係比圖 20A 中之能障的高度更小，其中，沒有電壓被施加，亦即，該能帶隙（ E_g ）的 1/2。

在此時，注射進入該氧化物半導體之電子流動於該氧化物半導體中，如圖 21A 所示。此外，於圖 21B 中，當負電位（逆向偏壓）被施加於該閘極電極（G1）時，電流之值係非常接近零，因為作為少數載子之電洞實質上為零。

譬如，甚至當如上述之絕緣閘極電晶體具有 1×10^4 微米之通道寬度 W 及 3 微米的通道長度時，該斷開狀態電流為 10^{-13}A 或更少，且該次臨界擺幅（ S 值）可為 0.1 V/dec（該閘極絕緣膜之厚度：100 奈米）。

注意，矽半導體之本質載子濃度為 1.45×10^{10} /立方公分（300K），且載子甚至於室溫存在。這意指熱激發載子甚至於室溫存在。實際上使用矽晶圓加入諸如磷或硼之雜質。此外，甚至在所謂之本質矽晶圓中，存在不能被控制之雜質。因此，載子實際上在 1×10^{14} /立方公分或更多存在於矽半導體中，其有助於該源極及該汲極間之傳導。再者，矽半導體的能帶隙為 1.12 eV，且因而包括矽半導體之電晶體的斷開狀態電流視溫度而大幅地改變。

因此，不只藉由簡單地使用具有用於電晶體的寬能帶隙之氧化物半導體，同時藉由純化該氧化物半導體，使得異於主要成份之雜質能儘可能多地防止被包含在其中，以致該載子濃度變成 1×10^{14} /立方公分，較佳為 1×10^{12} /立方公分或更少，將在實用之操作溫度被熱激發之載子能被消除，且該電晶體可僅只以由該源極側所注射之載子操作。這使得其可能將該斷開狀態電流減少至 $1 \times 10^{-13} \text{A}$ 或更少，

及獲得電晶體，其斷開狀態電流幾乎不會隨著溫度中之變化而改變，且其能夠有極穩定之操作。

本發明之技術概念為雜質不被添加至氧化物半導體，且反而是該氧化物半導體本身係藉由去除諸如不想要地存在其中之水或氫的雜質而被純化。換句話說，本發明之實施例的特色為氧化物半導體本身藉由去除形成施體能階之水或氫及進一步藉由充分地供應氧來消除氧缺陷而被純化。

於氧化物半導體中，甚至剛好在該沈積之後，氫藉由二次離子質譜儀（SIMS）被觀察大約 10^{20} /立方公分。本發明的技術概念係藉由故意地去除諸如形成施體能階的水或氫之雜質及進一步藉由加入氧（該氧化物半導體的諸成份的其中之一）至該氧化物半導體來純化氧化物半導體及獲得 i 型（本質）半導體，該氧當去除水或氫時同時減少。

結果，較佳的是該氫之數量為盡可能小的，且其亦較佳的是該氧化物半導體中之載子的數目係盡可能小的。該氧化物半導體為被純化之 i 型（本質）半導體，而載子已被由該半導體消除，且當用於絕緣閘極電晶體時，給與如半導體之載子的路徑之意義，而非故意地包括當作半導體之載子。

結果，藉由自氧化物半導體完全地消除載子或顯著地減少在其中的載子，絕緣閘極電晶體之斷開狀態電流能被減少，其為本發明之實施例的技術概念。換句話說，當作

一標準，該氫濃度為 1×10^{16} /立方公分或更少，且該載子濃度為少於 1×10^{14} /立方公分，較佳為 1×10^{12} /立方公分或更少。根據本發明之技術概念，該理想之氫濃度及載子濃度為零或接近零。

此外，結果，該氧化物半導體用作為路徑，且該氧化物半導體本身為被純化之 i 型（本質）半導體，以便不會包括載子或包括極少之載子，且載子係藉由該源極側上之電極來予以供應。供應之程度係藉由自該氧化物半導體之電子親和力 χ 所獲得之能障高度、理想地對應於該本質費米能階之費米能階、及該源極或汲極電極的功函數所決定。

因此，較佳的是該斷開狀態電流為盡可能小的，且本發明之實施例的特色為在施加 1 V 至 10 V 之汲極電壓至絕緣閘極電晶體的特徵中，每微米通道寬度之斷開狀態電流為 100 aA/微米或更少，較佳為 10 aA/微米或更少，更佳為 1 aA/微米或更少。

（實施例 14）

在實施例 14 中，使用測試元件組（亦被稱為 TEG）之斷開狀態電流的測量值將被敘述在下面。

圖 23 顯示具有 $L/W=3$ 微米/10000 微米的薄膜電晶體之最初特徵，其中，具有 $L/W=3$ 微米/50 微米的 200 個薄膜電晶體之每一個被平行地連接。此外，其俯視圖為圖 24A，且其局部放大俯視圖為圖 24B。藉由圖 24B 中之虛

線所包圍的區域為具有 $L/W=3$ 微米/50 微米及 $L_{ov}=1.5$ 微米的一級之薄膜電晶體。為了測量該薄膜電晶體之最初特徵，在該基板溫度被設定至室溫、源極與汲極間之電壓（下文，汲極電壓或 V_d ）被設定至 10 V、及源極與閘極之電壓（下文，閘極電壓或 V_g ）被由 0 V 改變至 +20 V 的條件之下，該源極-汲極電流（下文被稱為汲極電流或 I_d ）之改變特徵、亦即 V_g-I_d 特徵被測量。注意，該圖 23 顯示 V_g 在由 0 V 至 +5 V 之範圍中。

如圖 23 所示，具有 10000 微米之通道寬度 W 的薄膜電晶體在 1 V 及 10 V 之 V_d 具有 1×10^{-13} A 或更少之斷開狀態電流，其係少於或等於測量裝置（半導體參數分析器，藉由 Agilent 技術公司所製成之 Agilent 4156C）之解析度。

用以製造該測量用之薄膜電晶體的方法被敘述。

首先，氮化矽層藉由 CVD 方法被形成作為玻璃基板之上的基底層，且氮氧化矽層被形成在該氮化矽層之上。鎢層藉由濺鍍方法被形成為該氮氧化矽層之上的閘極電極層。於此實施例中，該鎢層被選擇性地蝕刻進入該閘極電極層。

然後，具有 100 奈米之厚度的氮氧化矽層藉由 CVD 方法被形成為該閘極電極層之上的閘極絕緣層。

然後，具有 50 奈米之厚度的氧化物半導體層藉由濺鍍方法被形成在該閘極絕緣層之上，並使用 In-Ga-Zn-O-基氧化物半導體膜（在 $\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}=1:1:2$ 之莫耳比

率)。在此，該氧化物半導體層被選擇性地蝕刻成島形氧化物半導體層。

然後，第一熱處理係在攝氏 450 度於清潔爐中之氮氛圍中在該氧化物半導體層上施行有 1 小時之久。

然後，鈦層（具有 150 奈米之厚度）係藉由濺鍍方法而被形成為在該氧化物半導體層之上的源極電極層與汲極電極層。在此，該源極電極層與該汲極電極層被選擇性地蝕刻，使得每一個具有 3 微米之通道長度 L 及 50 微米的通道寬度 W 之 200 個薄膜電晶體被平行地連接，以獲得具有 $L/W=3$ 微米/10000 微米之薄膜電晶體。

其次，具有 300 奈米之厚度的氧化矽層係藉由反應濺鍍方法而被形成為與該氧化物半導體層接觸之保護絕緣層。在此，作為保護層之氧化矽層被選擇性地蝕刻，以形成該閘極電極層、該源極電極層、與該汲極電極層之上的開口部。在此之後，第二熱處理係在氮氛圍中於攝氏 250 度施行有 1 小時之久。

然後，熱處理係在測量 V_g-I_d 特徵之前於攝氏 250 度施行有 10 小時之久。

透過該上面之製程，底部閘極薄膜電晶體被製成。

如圖 23 所示，為何該薄膜電晶體具有大約 $1 \times 10^{-13} A$ 之斷開狀態電流係因為該氧化物半導體層中之氫的濃度而可在該上面之製造製程中被充分地減少。該氧化物半導體層中之氫的濃度為 1×10^{16} /立方公分或更少。注意，該氧化物半導體層中之氫的濃度係藉由二次離子質譜儀

(SIMS) 來予以測量。

雖然使用 In-Ga-Zn-O-基氧化物半導體之範例被敘述，此實施例不被特別地受限於此。另一氧化物半導體材料、諸如 In-Sn-Zn-O-基氧化物半導體、Sn-Ga-Zn-O-基氧化物半導體、Al-Ga-Zn-O-基氧化物半導體、Sn-Al-Zn-O-基氧化物半導體、In-Zn-O-基氧化物半導體、In-Sn-O-基氧化物半導體、Sn-Zn-O-基氧化物半導體、Al-Zn-O-基氧化物半導體、In-O-基氧化物半導體、Sn-O-基氧化物半導體、或 Zn-O-基氧化物半導體亦可被使用。當作氧化物半導體材料，以 2.5 重量百分比至 10 重量百分比之 AlO_x 混合的 In-Al-Zn-O-基氧化物半導體、或以 2.5 重量百分比至 10 重量百分比之 SiO_x 混合的 In-Zn-O-基氧化物半導體能被使用。

藉由載子測量裝置所測量的氧化物半導體層之載子濃度為少於 1×10^{14} /立方公分，較佳為 1×10^{12} /立方公分或更少。換句話說，該氧化物半導體層之載子濃度可被製成為盡可能接近零。

該薄膜電晶體亦可具有大於或等於 10 奈米及少於或等於 1000 奈米之通道長度 L ，其能夠使電路的操作速度增加，且該斷開狀態電流係非常小的，並能夠使電力消耗進一步減少。

此外，於電路設計中，當該薄膜電晶體係處於關閉狀態中時，該氧化物半導體層能被當作絕緣體。

在此之後，此實施例中所製成之薄膜電晶體的斷開狀

態電流之溫度特徵被評估。於考慮最終產品的環境電阻、性能之維持等中，溫度特徵係重要的，其中，該薄膜電晶體被使用。應了解較小數量之變化係更佳的，這增加用於產品設計之自由度。

用於該等溫度特徵，該 V_g-I_d 特徵係使用恆溫室在該等條件之下而被獲得，其中，設有薄膜電晶體之基板被保持在攝氏 -30 度、攝氏 0 度、攝氏 25 度、攝氏 40 度、攝氏 60 度、攝氏 80 度、攝氏 100 度、及攝氏 120 度之個別的恆溫、該汲極電壓被設定至 6 V、且該閘極電壓被由 -20 V 改變至 +20 V。

圖 25A 顯示在該等上面之溫度所測量及彼此相重疊的 V_g-I_d 特徵，且圖 25B 顯示藉由圖 25A 中之虛線所包圍的斷開狀態電流之範圍的放大視圖。藉由該圖解中之箭頭所指示的最右邊曲線為在攝氏 -30 度所獲得之曲線；該最左邊曲線為在攝氏 120 度所獲得之曲線；且在其他溫度所獲得之曲線係位在其間。開啓狀態電流之溫度相依性幾乎不能被觀察到。在另一方面，如在圖 25B 之放大視圖中亦清楚地顯示，該等斷開狀態電流為少於或等於 $1 \times 10^{-12} \text{A}$ ，其接近該測量裝置之解析度，除了 -20 V 之閘極電壓的附近以外在所有溫度，且其溫度相依性未被觀察到。換句話說，甚至在攝氏 120 度之高溫，該斷開狀態電流被保持少於或等於 $1 \times 10^{-12} \text{A}$ ，且給與之通道寬度 W 為 10000 微米，其能被看到該斷開狀態電流係顯著地小的。

包括如上述被純化之氧化物半導體（被純化之 OS）

第 104139926 號

民國 106 年 6 月 30 日修正

的薄膜電晶體顯示在溫度上幾乎沒有斷開狀態電流之相依性。其可被說為氧化物半導體當被純化時不會顯示溫度相依性，因為該導電型式變得非常接近本質型，且該費米能階係位在該嚴禁能帶之中間，如圖 19 之能帶圖所說明。這亦源自該事實，即該氧化物半導體具有 3 eV 或更多之能隙，且包括極少之熱激發載子。此外，該源極區域與該汲極區域係在退化狀態中，其亦為一用以顯示沒有溫度相依性之因素。該薄膜電晶體主要地係以自該退化的源極區域而被注射至該氧化物半導體之載子來予以操作，且該等上面之特徵（斷開狀態電流在溫度上之獨立性）能藉由載子濃度在溫度上之獨立性所說明。

於顯示裝置係使用此薄膜電晶體來予以製成之情況中，該薄膜電晶體之斷開狀態電流係非常地小，該滲漏電流被減少，以致用以保固持顯示資料之週期能被延長。

〔範例 1〕

在範例 1 中，在該上面實施例中所敘述、被顯示在圖 1 中、及在顯示靜止影像之時真正地製成的液晶顯示裝置之影像信號保持特徵的評估之結果將被敘述。

首先，關於一像素部中所包括之複數個像素的上側布局圖，諸如取自該後側而形成在基板之上的薄膜電晶體之元件的圖示被顯示在圖 27 中。

由圖 27 所示之該等像素的圖示，其能被看出長方形之像素被提供，且閘極線 2701 及信號線 2702 被彼此成直

第 104139926 號

民國 106 年 6 月 30 日修正

角地提供。其亦可被看出該電容器線 2703 被提供於與該閘極線 2701 平行之位置中。於該閘極線 2701 與該電容器線 2703、及該信號線 2702 彼此重疊之區域中，絕緣膜被提供，以便減少寄生電容，且能於圖 27 中被觀察為一凸塊。此範例中所敘述之液晶顯示裝置為反射式液晶顯示裝置，且紅色（R）濾色片 2704R、綠色（G）濾色片 2704G、及藍色（B）濾色片 2704B 被觀察到。於圖 27 中，在藉由該閘極線 2701 所控制之區域中，為氧化物半導體之 In-Ga-Zn-O 基非單晶膜被提供當作透光半導體層，且薄膜電晶體被形成。

圖 28 顯示在根據該上面實施例顯示靜止影像之時，圖 27 所示每一個像素的亮度隨著時間消逝中之變化的曲線圖。

其能被由圖 28 看出在圖 27 之像素的上側布局之情況中，該影像信號保持週期為約 1 分鐘長。因此，在顯示靜止影像之時，恆定之亮度可藉由施行該操作被維持，以有規則地供應該相同之影像信號（於該圖解中，“再新”）。結果，施加電壓至驅動電路部中所包括之電晶體的時間之長度可被大大地縮短。再者，驅動電路隨著時間之消逝的惡化可被大大地減緩，並產生諸如液晶顯示裝置的可靠性中之改善的有利效果。

〔範例 2〕

在範例 2 中，在該上面實施例中所敘述、被顯示在圖

第 104139926 號

民國 106 年 6 月 30 日修正

1 中、及在顯示靜止影像之時被真正地製成至具有與範例 1 不同之結構的液晶顯示裝置之影像信號保持特徵的評估之結果將被敘述。

首先，關於一個像素部中所包括之複數個像素的上側布局圖，諸如取自該後側而形成在基板之上的薄膜電晶體之元件的圖示被顯示在圖 29 中。

由圖 29 所示之該等像素的圖示，其能被看出長方形之像素被提供，且閘極線 2901 及信號線 2902 被彼此成直角地提供。其亦可被看出電容器線 2903 被提供於與該等閘極線 2901 平行之位置中。於該閘極線 2901 與該電容器線 2903、及該信號線 2902 彼此重疊之區域中，絕緣膜被提供，以便減少寄生電容，且能於圖 29 中被觀察為一凸塊。此範例中所敘述之液晶顯示裝置為反射式液晶顯示裝置，且與紅色（R）濾色片重疊之反射式電極 2904R、與綠色（G）濾色片重疊之反射式電極 2904G、及與藍色（B）濾色片重疊之反射式電極 2904B 被觀察到。於圖 29 中，在藉由該閘極線 2901 所控制之區域中，為氧化物半導體之 In-Ga-Zn-O 基非單晶膜被提供當作透光半導體層，且薄膜電晶體被形成。

圖 30 顯示在根據該上面實施例顯示靜止影像之時，圖 29 所示每一個像素的亮度隨著時間消逝中之變化的曲線圖。

其能被由圖 30 看出在圖 29 之像素的上側布局之情況中，該影像信號保持週期為約 1 分鐘長。因此，在顯示靜

第 104139926 號

民國 106 年 6 月 30 日修正

止影像之時，恆定之亮度可藉由施行該操作被維持，以有規則地供應該相同之影像信號（於該圖解中，“再新”）。結果，施加電壓至驅動電路部中所包括之電晶體的時間之長度可被大大地縮短。再者，驅動電路隨著時間之消逝的惡化可被大大地減緩，並產生諸如液晶顯示裝置的可靠性中之改善的有利效果。

〔範例 3〕

在範例 3 中，在該上面實施例中所敘述、被顯示在圖 1 中、及在顯示靜止影像之時被真正地製成至具有與範例 1 與 2 不同之結構的液晶顯示裝置之影像信號保持特徵的評估之結果將被敘述。

首先，關於一個像素部中所包括之複數個像素的上側布局圖，諸如取自該後側而形成在基板之上的薄膜電晶體之元件的圖示被顯示在圖 31 中。

由圖 31 所示之該等像素的圖示，其能被看出長方形之像素被提供，且閘極線 3101 及信號線 3102 被彼此成直角地提供。其亦可被看出電容器線 3103 被提供於與該等閘極線 3101 平行之位置中。於該閘極線 3101 與該電容器線 3103、及該信號線 3102 彼此重疊之區域中，絕緣膜被提供，以便減少寄生電容，且能於圖 31 中被觀察為一凸塊。此範例中所敘述之液晶顯示裝置為使用聚合物散佈液晶之液晶顯示裝置，且反射式電極 3104 被觀察到。於圖 31 中，在藉由該閘極線 3101 所控制之區域中，為氧化物

第 104139926 號

民國 106 年 6 月 30 日修正

半導體之 In-Ga-Zn-O 基非單晶膜被提供當作透光半導體層，且薄膜電晶體被形成。

圖 32 顯示在根據該上面實施例顯示靜止影像之時，圖 31 所示每一個像素的亮度隨著時間消逝中之變化的曲線圖。

其能被由圖 32 看出在圖 31 之像素的上側布局之情況中，因為該聚合物散佈液晶具有保持影像信號之特性，該影像信號保持週期可為比範例 1 及 2 之任一者的週期更長。因此，在顯示靜止影像之時，供應相同影像信號之操作的間隔能被延長。結果，施加電壓至驅動電路部中所包括之電晶體的時間之長度可被大大地縮短。再者，驅動電路隨著時間之消逝的惡化可被大大地減緩，並產生諸如液晶顯示裝置的可靠性中之改善的有利效果。

〔範例 4〕

在範例 4 中，在該上面實施例中所敘述、被顯示在圖 1 中、及在顯示靜止影像之時被真正地製成至具有與範例 1 至 3 不同之結構的液晶顯示裝置之影像信號保持特徵的評估之結果將被敘述。尤其在此範例中，與範例 1 至 3 的任一者中所敘述之複數個像素的上側布局圖不同之範例將被敘述。諸如取自該後側而形成在基板之上的薄膜電晶體之元件的圖示被顯示在圖 33 中。

由圖 33 所示之該等像素的圖示，其能被看出長方形之像素被提供，且閘極線 3301 及信號線 3302 被彼此成直

第 104139926 號

民國 106 年 6 月 30 日修正

角地提供。不像範例 1 至 3 的任一者中所敘述之像素的圖示，敘述電容器線被省略之上側布局圖。此範例中所敘述之液晶顯示裝置為反射式液晶顯示裝置，且像素電極 3304 被觀察到。於圖 33 中，在藉由該閘極線 3301 所控制之區域中，為氧化物半導體之 In-Ga-Zn-O 基非單晶膜被提供當作透光半導體層，且薄膜電晶體被形成。

〔範例 5〕

於範例 5 中，圖 1 所示及在該上面實施例中所敘述之液晶顯示裝置的操作方法之範例將被敘述。於顯示靜止影像及移動影像之操作、或重新改寫即將被施加於液晶元件之電壓的操作（下文亦被稱為再新操作）期間，於使用在圖 2A 至 2C 及圖 3 中被給與作為範例的複數個 n 通道電晶體製成之驅動電路中，供應一電位至該驅動電路部之每一條佈線、或停止該供應之程序將參考圖 34 被敘述。注意，圖 34 在週期 T1 之前及之後說明用以供應高電源電位（VDD）之佈線、用以供應低電源電位（VSS）之佈線、用以供應開始脈衝（SP）之佈線、及用以供應第一至第四時鐘信號（CK1 至 CK4）至移位暫存器之佈線的電位中之變化。

此實施例之液晶顯示裝置能顯示靜止影像，而不會不斷地操作該驅動電路部。因此，如圖 34 所示，有一週期，其中，諸如該高電源電位（VDD）、該第一至第四時鐘信號（CK1 至 CK4）、及該開始脈衝之控制信號被供應

至移位暫存器；且有一週期，其中，控制信號不被供應。注意，圖 34 所說明之週期 T1 對應於控制信號被供應之週期，亦即，移動影像被顯示之週期及再新操作被施行之週期。圖 34 所說明之週期 T2 對應於控制信號不被供應之週期、亦即靜止影像被顯示之週期。

於圖 34 中，該高電源電位（VDD）被供應之週期係不只提供於該週期 T1 中，同時也提供於該週期 T2 的一部份中。此外，於圖 34 中，該第一至第四時鐘信號（CK1 至 CK4）被供應之週期係提供於該高電源電位（VDD）之供應的開始及該高電源電位（VDD）之供應的停止之間。

再者，如圖 34 所說明，該第一至第四時鐘信號（CK1 至 CK4）可被設定，以便一旦在該週期 T1 開始之前於被設定至高電位之後在恆定頻率開始擺動，且在該週期 T1 結束之後於被設定至低電位之後停止擺動。

如上面所述，於此範例之液晶顯示裝置中，諸如該高電源電位（VDD）、該第一至第四時鐘信號（CK1 至 CK4）、及該開始脈衝之控制信號的供應至該移位暫存器係停止於該週期 T2 中。然後，於控制信號之供應被停止的週期中，不論每一個電晶體是否打開或關掉被控制，且來自該移位暫存器的脈衝信號之輸出亦被停止。因此，該移位暫存器之電力消耗與藉由該移位暫存器所驅動之像素部的電力消耗能被減少。

該前述之再新操作需要被有規則地施行，因為有所顯示之靜止影像的品質可惡化之可能性。於此範例之液晶顯

示裝置中，包括氧化物半導體之前述電晶體被採用作為開關元件，用以控制電壓將被施加至每一個像素之液晶元件。據此，斷開狀態電流可被大大地減少，且將被施加至每一個像素之液晶元件的電壓中之變化能被減少。換言之，甚至當該移位暫存器之操作被停止的週期係由於靜止影像之顯示而為長的時，影像品質之惡化能被抑制。譬如，甚至當該週期為 3 分鐘長時，所顯示之靜止影像的品質能被維持。譬如，如果重新改寫係每秒施行 60 次之液晶顯示裝置及再新操作係在 3 分鐘施行一次之液晶顯示裝置被互相比較，電力消耗能被減少至大約 1/10000。

注意，該高電源電位（VDD）之供應的停止被設定於等於該低電源電位（VSS）之電位，如於圖 34 所示。此外，該高電源電位（VDD）之供應的停止可被設定為在浮動狀態中之佈線的電位，而該高電源電位係供應至該佈線。

注意，當供應該高電源電位（VDD）之佈線的電位增加時，其意指該電位係在該週期 T1 之前自該低電源電位（VSS）增加至該高電源電位（VDD），較佳的是該佈線之電位被控制，以便逐漸地改變。如果該佈線的電位中之改變的斜度係陡峭的，有電位中之變化可變成雜訊及錯誤脈衝可由該移位暫存器輸出之可能性。於該移位暫存器被包括在閘極線驅動電路之情況中，該錯誤脈衝具有用以開啓電晶體之信號的作用。因此，有即將被施加於液晶元件之電壓可被該錯誤脈衝所改變及靜止影像之品質可被改變

的可能性。因此，較佳的是控制如上面所述佈線的電位中之變化。由於該上面之內容，圖 34 說明一範例，其中，於信號中之上昇至該高電源電位（VDD）係比其掉落更漸進的。特別是，於此實施例之液晶顯示裝置中，當靜止影像被顯示在該像素部中時，如適當的話，施行該高電源電位（VDD）至該移位暫存器之供應的停止、及再供應。換句話說，於用以供應該高電源電位（VDD）之佈線的電位中之變化如雜訊般不利地影響該像素部之情況中，該雜訊直接地導致顯示影像之惡化。因此，其重要的是控制此實施例之液晶顯示裝置，以便防止該佈線的電位中之變化（尤其，電位中之增加）當作雜訊地進入該像素部。

此申請案係基於分別在 2009 年 10 月 16 日、2009 年 12 月 1 日、與 2009 年 12 月 8 日於日本專利局提出之日本專利申請案序號第 2009-238916、2009-273913 及 2009-278999 號，其等整個內容係以引用的方式併入本文中。

【符號說明】

1000：液晶顯示裝置

1001：顯示面板

1002：信號產生電路

1003：記憶體電路

1004：比較部

1005：選擇電路

1006：顯示控制電路

1007：驅動電路部

1008：像素部

1010：訊框記憶體

1009A：閘極線驅動電路

1009B：信號線驅動電路

第 104139926 號

民國 106 年 6 月 30 日修正

申請專利範圍

1. 一種液晶顯示裝置，包括：

顯示面板，其包括驅動電路部及像素部，其中，包含包括氧化物半導體之半導體層的電晶體被設置於每一個像素中；

信號產生電路，用以產生用來驅動該驅動電路部之控制信號及被供應至該像素部的影像信號；

記憶體電路，用以儲存供每一個框週期用之影像信號；

比較電路，用以在被儲存以供該記憶體電路中之個別框週期的影像信號之中，偵測一系列框週期用之影像信號的差異；

選擇電路，當在該比較電路中偵測到該差異時，該選擇電路選擇及輸出用於該系列框週期的該等影像信號；及

顯示控制電路，當在該比較電路中偵測到該差異時，該顯示控制電路將自該選擇電路所輸出之該控制信號及該等影像信號供應至該驅動電路部，且當在該比較電路中並未偵測到該差異時，該顯示控制電路停止將該控制信號供應至該驅動電路部，

其中，該氧化物半導體具有 1×10^{16} /立方公分或更少之氫濃度，而該氫濃度係藉由二次離子質譜儀來予以偵測。

2. 如申請專利範圍第 1 項之液晶顯示裝置，其中，該控制信號為高電源電位、低電源電位、時鐘信號、開始

第 104139926 號

民國 106 年 6 月 30 日修正

脈衝信號、或重置信號。

3. 如申請專利範圍第 1 項之液晶顯示裝置，其中，該氧化物半導體具有少於 1×10^{14} /立方公分之載子密度。

4. 如申請專利範圍第 1 項之液晶顯示裝置，其中，該電晶體之斷開狀態電阻率為 1×10^9 歐姆·米 ($\Omega \cdot m$) 或更多。

5. 如申請專利範圍第 1 項之液晶顯示裝置，其中，該液晶顯示裝置被併入選自由遊戲機、數位相機、電視機、電腦、行動電話、及電子紙所組成之群組中的其中一者中。

6. 一種液晶顯示裝置，包括：

顯示面板，其包括驅動電路部及像素部，其中，包含包括氧化物半導體之半導體層的電晶體被設置於每一個像素中；

信號產生電路，用以產生用來驅動該驅動電路部之控制信號及被供應至該像素部的影像信號；

記憶體電路，用以儲存供每一個框週期用之影像信號；

比較電路，用以在被儲存以供該記憶體電路中之個別框週期的影像信號之中，偵測一系列框週期用之影像信號的差異；

選擇電路，當在該比較電路中偵測到該差異時，該選擇電路選擇及輸出用於該系列框週期的該等影像信號；及

顯示控制電路，當在該比較電路中偵測到該差異時，

第 104139926 號

民國 106 年 6 月 30 日修正

該顯示控制電路將自該選擇電路所輸出之該控制信號及該等影像信號供應至該驅動電路部，且當在該比較電路中並未偵測到該差異時，該顯示控制電路停止將該控制信號供應至該驅動電路部，

其中，該氧化物半導體具有 1×10^{16} /立方公分或更少之氫濃度，而該氫濃度係藉由二次離子質譜儀來予以偵測，及

其中，該電晶體包括：

閘極電極，係設在基板之上；

閘極絕緣層，係設在該閘極電極之上；

該半導體層包括設在該閘極電極之上的氧化物半導體，連同該閘極絕緣層係位在其間；及

源極電極與汲極電極，係設在該半導體層之上且彼此分開於與該閘極電極相重疊之位置處。

7. 如申請專利範圍第 6 項之液晶顯示裝置，其中，該控制信號為高電源電位、低電源電位、時鐘信號、開始脈衝信號、或重置信號。

8. 如申請專利範圍第 6 項之液晶顯示裝置，其中，該氧化物半導體具有少於 1×10^{14} /立方公分之載子密度。

9. 如申請專利範圍第 6 項之液晶顯示裝置，其中，該電晶體之斷開狀態電阻率為 1×10^9 歐姆·米或更多。

10. 如申請專利範圍第 6 項之液晶顯示裝置，其中，該液晶顯示裝置被併入選自由遊戲機、數位相機、電視機、電腦、行動電話、及電子紙所組成之群組中的其中一

第 104139926 號

民國 106 年 6 月 30 日修正

者中。

11. 一種液晶顯示裝置，包括：

顯示面板，其包括驅動電路部及像素部，其中，包含包括氧化物半導體之半導體層的電晶體被設置於每一個像素中；

信號產生電路，用以產生用來驅動該驅動電路部之控制信號及被供應至該像素部的影像信號；

記憶體電路，用以儲存供每一個框週期用之影像信號；

比較電路，用以在被儲存以供該記憶體電路中之個別框週期的影像信號之中，偵測一系列框週期用之影像信號的差異；

選擇電路，當在該比較電路中偵測到該差異時，該選擇電路選擇及輸出用於該系列框週期的該等影像信號；及

顯示控制電路，當在該比較電路中偵測到該差異時，該顯示控制電路將自該選擇電路所輸出之該控制信號及該等影像信號供應至該驅動電路部，且當在該比較電路中並未偵測到該差異時，該顯示控制電路停止將該控制信號供應至該驅動電路部，

其中，該氧化物半導體具有 1×10^{16} /立方公分或更少之氫濃度，而該氫濃度係藉由二次離子質譜儀來予以偵測，及

其中，該電晶體包括：

閘極電極，係設在基板之上；

第 104139926 號

民國 106 年 6 月 30 日修正

閘極絕緣層，係設在該閘極電極之上；

通道區域，係設在該半導體層中且設在該閘極電極之上，連同該閘極絕緣層係位在其間；

氧化物絕緣層，係設在該通道區域之上；及

源極電極與汲極電極，係設在該半導體層及該氧化物絕緣層之上，且彼此分開於與該閘極電極相重疊之位置處。

12. 如申請專利範圍第 11 項之液晶顯示裝置，其中，該控制信號為高電源電位、低電源電位、時鐘信號、開始脈衝信號、或重置信號。

13. 如申請專利範圍第 11 項之液晶顯示裝置，其中，該氧化物半導體具有少於 1×10^{14} /立方公分之載子密度。

14. 如申請專利範圍第 11 項之液晶顯示裝置，其中，該電晶體之斷開狀態電阻率係 1×10^9 歐姆·米或更多。

15. 如申請專利範圍第 11 項之液晶顯示裝置，其中，該液晶顯示裝置被併入選自由遊戲機、數位相機、電視機、電腦、行動電話、及電子紙所組成之群組中的其中一者中。

圖式

圖1




圖 2A




圖 2B




圖 2C




圖 3




圖 4A




圖 4B




圖 4C




圖 5A




圖 5B




圖 6A




圖 6B




圖 6C




圖 6D




圖 6E




圖 7A




圖 7B




圖 8A




圖 8B




圖 8C




圖 8D




圖 8E




圖 9A




圖 9B




圖 10A




圖 10B




圖 10C




圖 10D




圖 10E




圖11A




圖11B




圖11C




圖11D




圖11E




圖 12A




圖 12B




圖 12C




圖 12D




圖 13A




圖 13B




圖 13C




圖 13D




圖 14




圖15A




圖15C




圖15B




圖 16A




圖 16B




圖 16C




圖 17A




圖 17B




圖 17C




圖 18A




圖 18B




圖 19




圖 20A





圖 20B






圖 21B




圖 22




圖 23




圖24A




圖 24B




圖 25A




圖 25B




圖 26A




圖 26B




圖 26C




圖 26D




圖 27




圖28




圖 29




圖 30




圖31




圖 32




圖 33




圖34

