

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11) 特許出願公開番号
特開2013-197340
(P2013-197340A)

(43) 公開日 平成25年9月30日 (2013.9.30)

(51) Int.Cl.	F I	テーマコード (参考)
H O 1 L 33/00 (2010.01)	H O 1 L 33/00 K	5 F 0 4 5
H O 1 L 33/32 (2010.01)	H O 1 L 33/00 1 8 6	5 F 1 4 1
H O 1 L 21/205 (2006.01)	H O 1 L 21/205	

審査請求 未請求 請求項の数 10 O L (全 11 頁)

(21) 出願番号	特願2012-63417 (P2012-63417)	(71) 出願人	000002303
(22) 出願日	平成24年3月21日 (2012.3.21)		スタンレー電気株式会社
			東京都目黒区中目黒2丁目9番13号
		(74) 代理人	110001025
			特許業務法人藤村合同特許事務所
		(72) 発明者	松本 孝治
			東京都目黒区中目黒2丁目9番13号 ス
			タンレー電気株式会社内
		(72) 発明者	堀尾 直史
			東京都目黒区中目黒2丁目9番13号 ス
			タンレー電気株式会社内
		Fターム (参考)	5F045 AA04 AB14 AC07 AC08 AC12
			AC19 BB08 CA10 CA11 EK26
			EM02
			5F141 AA42 AA46 CA04 CA40 CA65
			CA99 CB22


(54) 【発明の名称】 半導体発光素子ウェハの製造方法、半導体発光素子ウェハ、及びサセプタ

(57) 【要約】

【課題】 半導体発光素子の製造工程の早い段階にしかも低コストで全数点灯検査を行うことができる半導体発光素子ウェハの製造方法、半導体発光素子ウェハ、及びサセプタを提供する。

【解決手段】 製造方法は、基板上に、第1導電型を有する第1半導体層、活性層、及び第2導電型を有する第2半導体層をその順に積層して半導体構造層を形成する半導体成長工程を有する半導体発光素子ウェハの製造方法であって、半導体成長工程において、基板上の一部領域で半導体構造層の成長温度より低温にて異常成長させて第1半導体層の少なくとも一部が露出した異常成長部を生成し、半導体成長工程の終了後に、異常成長部以外の正常成長部の第2半導体層上に第1電極を形成し、異常成長部から露出した第1半導体層に接続された第2電極を形成する電極形成工程を含む。

【選択図】 図4



【特許請求の範囲】

【請求項 1】

基板上に、第 1 導電型を有する第 1 半導体層、活性層、及び第 2 導電型を有する第 2 半導体層をその順に積層して半導体構造層を形成する半導体成長工程を有する半導体発光素子ウェハの製造方法であって、

前記半導体成長工程において、前記基板上の一部領域で前記半導体構造層の成長温度より低温にて異常成長させて前記第 1 半導体層の少なくとも一部が露出した異常成長部を生成し、

前記半導体成長工程の終了後に、前記異常成長部以外の正常成長部の前記第 2 半導体層上に第 1 電極を形成し、前記異常成長部から露出した前記第 1 半導体層に接続された第 2 電極を形成する電極形成工程を含むことを特徴とする製造方法。

10

【請求項 2】

前記半導体構造層は、GaN（窒化ガリウム）系半導体構造層であり、

前記第 1 導電型は n 型であり、前記第 2 導電型は p 型であることを特徴とする請求項 1 記載の製造方法。

【請求項 3】

前記第 1 電極と、前記第 2 電極との間に電流を供給して前記半導体発光素子ウェハの点灯検査を行う点灯検査工程と、を含むことを特徴とする請求項 1 又は 2 記載の製造方法。

【請求項 4】

前記点灯検査工程後に前記第 1 電極と前記第 2 電極とを除去する電極除去工程を含むことを特徴とする請求項 3 記載の製造方法。

20

【請求項 5】

前記半導体成長工程では、前記基板の搭載面側の一部に前記基板への熱伝導率の低い低熱伝導部を有するサセプタが用いられることを特徴とする請求項 1～4 のいずれか 1 記載の製造方法。

【請求項 6】

表面に、第 1 導電型を有する第 1 半導体層、活性層、及び第 2 導電型を有する第 2 半導体層がその順に成長形成された半導体構造層を有する半導体発光素子ウェハであって、

前記半導体構造層は前記表面の一部領域に前記半導体構造層の成長温度より低温の成長温度で異常成長された前記第 1 半導体層の少なくとも一部が露出した異常成長部を含み、

30

前記異常成長部以外の正常成長部の前記第 2 半導体層上に配置された第 1 電極と、

前記異常成長部から露出した前記第 1 半導体層上に配置された第 2 電極と、を有することを特徴とする半導体発光素子ウェハ。

【請求項 7】

前記半導体構造層は、GaN（窒化ガリウム）系半導体構造層であり、

前記第 1 導電型は n 型であり、前記第 2 導電型は p 型であることを特徴とする請求項 6 記載の半導体発光素子ウェハ。

【請求項 8】

前記一部領域は前記表面の外周部であることを特徴とする請求項 6 又は 7 記載の半導体発光素子ウェハ。

40

【請求項 9】

半導体成長のために基板を搭載するサセプタであって、

前記基板の搭載面側の一部に前記基板への熱伝導率の低い低熱伝導部を有することを特徴とするサセプタ。

【請求項 10】

前記低熱伝導部は前記搭載面に垂直な方向に窪んだ段差部からなることを特徴とする請求項 9 記載のサセプタ。

【発明の詳細な説明】

【技術分野】

【0001】

50

本発明は、半導体発光素子ウェハの製造方法、半導体発光素子ウェハ、及びサセプタに関する。

【背景技術】

【0002】

従来、半導体発光素子の製造工程は大きく3つに分かれている。第1は半導体成長工程であり、第2は半導体プロセス工程であり、第3はパッケージ工程である。まず、半導体成長工程では、Ga₂N系半導体の場合には結晶成長基板にサファイア、SiC、SiC等のウェハ材料を用いて気相成長法で結晶成長が行われる。結晶成長によって成長基板上には、例えば、特許文献1に示されているように、Ga₂(x)Al₂(1-x)Nからなるバッファ層と、Siをドーピングしたn型クラッド層と、In₂(x)Ga₂(1-x)Nよりなる活性層と、Mgをドーピングしたp型クラッド層とからなる発光素子の半導体構造層が形成される。

10

【0003】

半導体プロセス工程では、成長基板上の半導体構造層に対してp型電極形成、n型電極形成、素子分割、光取出し構造形成などの工程が行われ、これにより発光素子本体が製造される。

【0004】

パッケージ工程では、発光素子本体に対して配線、蛍光体塗布、樹脂封止などの工程が行われ、発光素子の製品形状が作製される。

【0005】

これらの半導体成長工程、半導体プロセス工程、及びパッケージ工程の各工程で検査工程が必要になる。半導体成長工程から半導体プロセス工程までの検査工程で代表的な例として、PL検査工程(フォトルミネッセンス・マッピング(PL-mapping: Photoluminescence-mapping))検査工程、顕微鏡検査工程、及び全数点灯検査工程がある。

20

【0006】

PL検査工程は、半導体成長直後の検査工程で最も一般的であり、光の照射によって活性層を選択励起させ活性層に異常がないかを検査する工程と、光の干渉を利用した膜厚に異常がないかを検査する工程からなる。PL検査工程は最も初期段階でできる検査工程である。PL検査の目的は後工程に不良が多いウェハを流さないことである。しかしながら、PL検査工程によって不良と判断される要因全てを特定できるわけではない。よって、特定できない要因からなる不良を持つウェハは後工程へ流れてしまう。

30

【0007】

顕微鏡観察工程では、半導体成長直後に顕微鏡によって半導体構造層の表面状態を観察し、PL検査では発見できないような小さなビットや、非発光部を探し出すことが行われる。また、例えば、半導体プロセス工程の電極形成時にパターニング(patterning)したレジストが、次工程で不良の原因とならないように洗浄されているかを顕微鏡により目視検査する。上記のように顕微鏡観察工程は各工程間の検査で用いられており、ウェハの不良を発見する目的で行うというよりは各工程が正常に行われたかの確認に用いる。よって、顕微鏡観察工程においても不良の要因全てを特定できるわけではないので、特定できない要因からなる不良を持つウェハは後工程へ流れてしまう。

【0008】

全数点灯検査工程では、成長基板を残して全ての発光素子が電極形成、素子分割されている状態で点灯検査することが行われる。この全数点灯検査工程では不良部分が検出されるとその不良部分は除去される。発光素子の電流電圧特性(I-V特性)を簡易的に検査することができるので、不良の検査工程としては半導体発光素子の製造段階において、最も信頼性が高い検査工程である。

40

【0009】

このように半導体発光素子の製造工程においては様々な検査工程があり、後工程へ不良のものをできるだけ流さないように検査が組まれている。

【0010】

しかしながら、最も信頼性の高い全数点灯検査は半導体製造工程の最終工程に近い段階

50

で行うことになる。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特開平4-321280号公報

【特許文献2】特開2005-93682号公報

【発明の概要】

【発明が解決しようとする課題】

【0012】

従来技術の問題点は、半導体成長工程の終了直後に半導体プロセス工程へウェハを供給する際の不良検出工程にある。

10

【0013】

例えば、特許文献1や特許文献2に示されている発光素子を製造する場合に、半導体成長工程直後に、不良検出工程として先ずPL検査が行われる。このPL検査で把握できることは、(1)発光波長がどの程度であるか、(2)活性層不良による非発光部の発見、(3)全層の総膜厚の3つである。よって、上記3つに当てはまる不良であれば、半導体成長工程の終了直後のPL検査でウェハの異常を検出でき、後工程へ不良が流れない。しかしながら、不良となる要因は、活性層不良だけではない。例えば、n型クラッド層及びp型クラッド層の不良はPL検査で把握することはできない。クラッド層の不良とは、例えば、n型ドーパント(Si)やp型ドーパント(Mg)が想定濃度でドーピングされていないことや、クラッド層の結晶性低下などがある。また、各層の相互作用による不良なども考えられる。

20

【0014】

PL検査では把握できないこれらの不良に対して、更に専用の検査工程を挿入することも可能である。例えば、ドーパント濃度検査には、ホール測定や2次イオン質量分析(SIMS: Secondary Ion Mass Spectrometry)、キャリア濃度分析(ECV: Electrochemical Capacitance Voltage)などを用いればよい。また、結晶性検査には、X線回折(XRD: X-ray diffraction)を用いればよい。しかしながら、これらの分析の全てを行うことは現実的に不可能である。なぜならば、各工程において各分析に必要な準備時間、分析時間、解析時間などがあるため、大幅なコストアップに繋がる。また、分析によっては破壊試験になり、分析を行った後、半導体プロセス工程に回すことができない。

30

【0015】

更に、各層の相互作用による不良については、原因を究明する方法が多岐にわたりすぎるため、各要因を究明するために多くの分析装置が必要になってしまう。

【0016】

よって、半導体プロセス工程の終盤の全数点灯検査まで不良に気づかずに流してしまう要因は決して少なくなく、半導体成長段階での不良はウェハ単位となるため、大量の不良が後工程に流れることになる。

【0017】

結局のところ、半導体発光素子の目的が点灯することである以上、不良の原因が何であれ、最も確実に不良であるかないかを判断できる方法は、点灯検査である。よって、半導体発光素子の製造工程の早い段階で、点灯検査を行うことが最も不良を後工程に流さない方法である。

40

【0018】

そこで、半導体成長工程の終了直後にこれらの不良を発見できるように簡易的に点灯試験を行えるようにしようとした場合に、半導体成長工程の終了直後には、成長基板上にn型クラッド層と、活性層と、p型クラッド層が積層された半導体構造層であるので、p型電極は露出したp型クラッド層上に簡単に形成できるが、n型クラッド層は露出していないため、n型電極を形成することができない。n型電極を露出させる場合、ドライエッチング装置などの装置を用いてp型クラッド層及び活性層を除去しなければならないので検

50

査工程を増やすだけでなく、p型クラッド層、活性層の除去工程(レジスト塗布、ドライエッチング)n型電極及びp型電極の形成という新工程を組み込まなければならなくなる。不良の早期発見によるコストダウンを目的とした検査工程を入れることによって工数が増加し、コストアップに繋がりがねない。

【0019】

そこで、本発明の目的は、かかる点を鑑みてなされたものであり、半導体発光素子の製造工程の早い段階にしかも低コストで全数点灯検査を行うことができる半導体発光素子ウェハの製造方法、半導体発光素子ウェハ、及びサセプタを提供することである。

【課題を解決するための手段】

【0020】

本発明の半導体発光素子ウェハの製造方法は、基板上に、第1導電型を有する第1半導体層、活性層、及び第2導電型を有する第2半導体層をその順に積層して半導体構造層を形成する半導体成長工程を有する半導体発光素子ウェハの製造方法であって、前記半導体成長工程において、前記基板上の一部領域で前記半導体構造層の成長温度より低温にて異常成長させて前記第1半導体層の少なくとも一部が露出した異常成長部を生成し、前記半導体成長工程の終了後に、前記異常成長部以外の正常成長部の前記第2半導体層上に第1電極を形成し、前記異常成長部から露出した前記第1半導体層に接続された第2電極を形成する電極形成工程を含むことを特徴としている。

【0021】

本発明の半導体発光素子ウェハは、表面に、第1導電型を有する第1半導体層、活性層、及び第2導電型を有する第2半導体層がその順に成長形成された半導体構造層を有する半導体発光素子ウェハであって、前記半導体構造層は前記表面の一部領域に前記半導体構造層の成長温度より低温の成長温度で異常成長された前記第1半導体層の少なくとも一部が露出した異常成長部を含み、前記異常成長部以外の正常成長部の前記第2半導体層上に配置された第1電極と、前記異常成長部から露出した前記第1半導体層上に配置された第2電極と、を有することを特徴としている。

【0022】

本発明のサセプタは、半導体成長のために基板を搭載するサセプタであって、前記基板の搭載面側の一部に前記基板への熱伝導率の低い低熱伝導部を有することを特徴としている。

【発明の効果】

【0023】

本発明の半導体発光素子ウェハの製造方法によれば、半導体成長工程において、基板上の一部領域で半導体構造層の成長温度より低温にて異常成長させて第1半導体層の少なくとも一部が露出した異常成長部を生成し、半導体成長工程の終了後に、異常成長部以外の正常成長部の第2半導体層上に第1電極を形成し、異常成長部から露出した第1半導体層に接続された第2電極を形成するので、第1電極と第2電極との間に電流を供給することによりウェハ上の発光素子の点灯検査を行うことができ、また、半導体発光素子の製造工程の早い段階に低コストでウェハ上の発光素子の全数点灯検査を行うことができる。

【0024】

また、本発明の半導体発光素子ウェハによれば、半導体構造層は表面の一部領域に半導体構造層の成長温度より低温の成長温度で異常成長された第1半導体層の少なくとも一部が露出した異常成長部を含み、異常成長部以外の正常成長部の第2半導体層上に配置された第1電極と、異常成長部から露出した第1半導体層上に配置された第2電極と、を有するので、第1電極と第2電極との間に電流を供給することによりウェハ上の発光素子の点灯検査を行うことができる。また、このような半導体発光素子ウェハを用いれば半導体発光素子の製造工程の早い段階に低コストで全数点灯検査を行うことができる。

【0025】

本発明のサセプタによれば、基板の搭載面側の一部に基板への熱伝導率の低い低熱伝導部を有するので、半導体成長工程において本サセプタを用いて基板上に、第1導電型を有

10

20

30

40

50

する第 1 半導体層、活性層、及び第 2 導電型を有する第 2 半導体層をその順に積層して発光素子の半導体構造層を形成する場合に、半導体成長工程において基板上の一部領域で半導体構造層の成長温度より低温にて異常成長させて第 1 半導体層の少なくとも一部が露出した異常成長部を生成することができる。半導体成長工程の終了後に、異常成長部以外の正常成長部の第 2 半導体層上に第 1 電極を形成し、異常成長部から露出した第 1 半導体層に第 2 電極を形成して第 1 電極と第 2 電極との間に電流を供給することにより発光素子の点灯検査を行うことができ、また、発光素子の製造工程の早い段階に低コストで全数点灯検査を行うことができる。

【図面の簡単な説明】

【0026】

10

【図 1】本発明の実施例の製造方法に用いる半導体成長装置を示す側面図である。

【図 2】図 1 の装置のサセプタを示す上面図及び側面図である。

【図 3】半導体成長工程のウェハ上に形成された半導体構造層を示す断面図である。

【図 4】電極形成工程の半導体構造層の上面図、断面図及び断面拡大図である。

【図 5】電極形成工程で使用される金属マスクを示す図である。

【図 6】全点灯検査工程時の半導体構造層内の電流路を示す図である。

【図 7】ウェハの発光素子の領域取りを示す図である。

【図 8】従来の半導体発光素子の製造方法における全数点灯検査工程の状態を示す図である。

【発明を実施するための形態】

20

【0027】

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

【0028】

図 1 は実施例の製造方法の半導体成長工程で用いられる半導体成長装置を示している。半導体成長装置はサセプタ 11 及び加熱器 12 を備えている。サセプタ 11 はカーボンからなり、成長基板 20 を上面に搭載するディスク状の台座である。加熱器 12 はサセプタ 11 の下面側に配置され、サセプタ 11 を介して成長基板 20 を加熱する。

【0029】

図 2 (a) はサセプタ 11 の上面、すなわち成長基板 20 を搭載する搭載面を示し、図 2 (b) はサセプタ 11 の側面を示している。サセプタ 11 は図 1 及び図 2 (a), (b) に示すように、成長基板 20 の搭載面側外周部に段差部 13 を有している。段差部 13 はサセプタ 11 の外周から半径方向に 0.5 ~ 1.0 mm であり、搭載面から 0.1 ~ 1.0 μ m の深さを有している。段差部 13 は成長基板 20 に接触しない部分となり、その成長基板 20 の非接触部分の成長温度を、サセプタ 11 の段差部 13 以外の成長基板 20 の通常の成長温度より 20 以上低くさせるために形成されている。この段差部 13 は基板 20 への熱伝導率の低い低熱伝導部に相当する。

30

【0030】

成長基板 20 は、サファイア基板等の基板であり、絶縁性及び透光性を有する。また、成長基板 20 は複数の発光素子分の半導体構造層を形成することができる領域を有している。

40

【0031】

半導体成長工程では、図 1 に示した半導体成長装置を用いて、図 3 に示すように、成長基板 20 上に MOCVD (有機金属化学気相成長) 法を用いて窒化ガリウム (GaN) 系半導体からなる半導体構造層の正常成長部 21 と、正常成長部 21 と隣接して異常成長部 22 とを有する半導体発光素子ウェハが形成される。正常成長部 21 はサセプタ 11 の搭載面の段差部 13 以外の部分に対応した成長部分であり、通常の成長温度で正常に成長された部分である。異常成長部 22 は搭載面の段差部 13 に対応した成長部分であり、上記したように通常の成長温度より 20 以上低い成長温度で異常成長した部分である。

【0032】

正常成長部 21 には成長基板 20 側から、n 型クラッド層 25 (第 1 半導体層)、多重

50

量子井戸構造の活性層 2 6、及び p 型クラッド層 2 7（第 2 半導体層）がその順に積層され、半導体構造層が形成される。一方、異常成長部 2 2 は、正常成長部 2 1 の成長温度より低温での成長により、異常成長部 2 2 では異常成長の n 型クラッド層 2 5、活性層 2 6、及び p 型クラッド層 2 7 が形成される。ただし、それら異常成長の n 型クラッド層 2 5、活性層 2 6、及び p 型クラッド層 2 7 間の境界は図 3 では破線で示しているが、明確ではない場合もある。また、異常成長部 2 2 の表面は凹凸面となっており、異常成長部 2 2 の n 型クラッド層 2 5 の一部は、図 3 に露出部 2 8 として示したように露出している。

【0033】

半導体構造層の具体的な形成方法としては、例えば、先ず、成長基板 2 0 が上記の MOCVD 法の半導体成長装置に搬入され、1000 の水素雰囲気中で約 10 分程度の加熱処理が施される。続いて、雰囲気温度が約 500 に調整され、TMG（トリメチルガリウム）（流量：10.4 $\mu\text{mol/min}$ ）及び NH_3 （流量：3.3LM）が約 3 分間供給されることで、低温バッファ層（図示せず）が形成される。その後、雰囲気温度が約 1000 まで昇温され、かかる状態が約 30 秒間保持されることで低温バッファ層が結晶化される。続いて、雰囲気温度が約 1000 の状態に保持されたままで、TMG（流量：45 $\mu\text{mol/min}$ ）及び NH_3 （流量：4.4LM）が約 20 分間供給されることにより、膜厚約 1 μm 程度の下地 GaN 層 1 3 が形成される。次に、雰囲気温度が約 1000 の状態において、TMG（流量：45 $\mu\text{mol/min}$ ）、 NH_3 （流量：4.4LM）及びドーパントガスとして SiH_4 （流量：2.7 $\times 10^{-9} \text{mol/min}$ ）が約 100 分間供給されることにより、膜厚約 5 μm 程度の n 型クラッド層 2 5 である n 型 GaN 層が形成される。

【0034】

続いて、n 型クラッド層 2 5 上に活性層 2 6 である多重量子井戸構造の InGaIn/GaN 層が形成される。活性層 2 6 では InGaIn/GaN を 1 周期として 5 周期の成長が行われる。具体的には、雰囲気温度が約 700 の状態において、TMG（流量：3.6 $\mu\text{mol/min}$ ）、TMI（トリメチルインジウム）（流量：10 $\mu\text{mol/min}$ ）、 NH_3 （流量 4.4LM）が約 33 秒間供給されることにより、膜厚約 2.2 nm の InGaIn 井戸層が形成される。続いて、TMG（流量：3.6 $\mu\text{mol/min}$ ）、 NH_3 （流量：4.4LM）が約 320 秒間供給されることにより、膜厚約 15 nm の GaN 障壁層が形成される。かかる処理を 5 周期分繰り返すことにより活性層 2 6 が形成される。

【0035】

次に、雰囲気温度が約 800 まで昇温され、TMG（流量：8.1 $\mu\text{mol/min}$ ）、TMA（トリメチルアルミニウム）（流量：7.5 $\mu\text{mol/min}$ ）、 NH_3 （流量：4.4LM）及びドーパントとして Cp_2Mg （ビスシクロペンタジエニルマグネシウム：bis-cyclopentadieny l Mg）（流量：2.9 $\times 10^{-7} \mu\text{mol/min}$ ）が約 5 分間供給されることにより、膜厚約 40 nm の p 型 AlInGaIn 層（図示せず）が形成される。続いて、雰囲気温度が約 800 の状態に保持されたままで、TMG（流量：18 $\mu\text{mol/min}$ ）、 NH_3 （流量：4.4LM）及びドーパントとして Cp_2Mg （流量：2.9 $\times 10^{-7} \mu\text{mol/min}$ ）が約 7 分間供給されることにより、膜厚約 150 nm の p 型クラッド層 2 7 である p 型 GaN 層が形成される。

【0036】

半導体成長工程の終了後には電極形成工程が実行される。電極形成工程では、図 4 (a) ~ (c) に示すように、正常成長部 2 1 の p 型クラッド層 2 7 上に発光素子単位で p 電極 3 1（第 1 電極）が形成され、また、異常成長部 2 2 の凹凸面を埋めるように n 電極 3 2（第 2 電極）が形成され、これにより n 電極 3 2 は n 型クラッド層 2 5 の露出部 2 8 上に接触する。なお、図 4 (a) は電極形成工程時の半導体構造層の上面図であり、図 4 (b) は図 4 (a) の X - X 部分の断面図であり、図 4 (c) は図 4 (b) の異常成長部 2 2 の断面拡大図である。

【0037】

これらの電極 3 1、3 2 の形成には、図 5 に示すような金属マスク 3 5 を用いた抵抗加熱蒸着法が用いられる。金属マスク 3 5 には p 電極用の貫通孔 3 5 a と n 電極用の貫通孔 3 5 b が複数のウェハ分だけ形成されている。電極 3 1、3 2 には、Ni（膜厚 100 μm 程

10

20

30

40

50

度)/Au(膜厚100 μ m程度)電極を用いることができる。NiはGaN結晶とのコンタクトをとるために使用され、Auは、Niの酸化防止及びプローブ(図6の符号42, 43)との接触抵抗を下げるために使用される。なお、金属マスク35は図5に示すように、複数枚のウェハ(すなわち上記の成長基板20を複数枚)に同時に電極形成できるようにすることにより電極形成工程を更に効率化することができる。

【0038】

電極形成後、図6に示すように、複数のp電極31各々に対して異常成長部22に形成したn電極32を共通のn電極として使用して点灯検査工程が行われる。点灯検査工程では、複数のp電極31とその共通のn電極32との間に電流が電源装置41から供給される。また、その電源装置41からの電流供給のために電極31, 32との接続のためにプローブ42, 43が用いられる。

10

【0039】

上記した半導体成長工程において形成された正常成長部21に形成されたGaN系半導体発光素子のp型クラッド層27は、nクラッド層25に対して電気抵抗が非常に大きく、特に、積層方向に垂直な方向には電流が流れない。このため、p型クラッド層27の側面にn電極32が接触していても、図6に電流経路Aで示すように、p型クラッド層27で電流は拡散せず、活性層26を通りnクラッド層25で電流拡散するので、異常成長部22の共通のn電極32を使用することが可能である。よって、このようにp電極31のみが発光素子単位で別々の場合でも電流はp型クラッド層27内で拡散しないため、正常成長部21において発光素子単位で正常な半導体構造層であればp電極31の直下の活性層26が発光する。各p電極31の直下の活性層26の発光状態は成長基板20側から観測される。このようにして発光素子単位で発光の特性を評価することができるので、半導体プロセス工程の終盤で行う半導体発光素子全点灯検査と同等の検査を半導体成長工程直後に電極31, 32を形成するだけで行うことができる。

20

【0040】

なお、点灯検査工程では成長基板20上の全ての発光素子分の点灯検査を行うことに限らず、一部の発光素子の点灯検査を行うだけでも良い。また、発光素子単位で点灯検査に限らず、例えば、複数の発光素子に対応した半導体構造層の領域単位でp電極31を形成して点灯を検査しても良い。

【0041】

点灯検査工程後、p電極31及びn電極32は、王水洗浄することにより除去される(電極除去工程)。その後、通常の半導体プロセス工程、そしてパッケージ工程に移行することができる。

30

【0042】

なお、n電極32を形成した異常成長部22の表面は凹凸面であるため、王水洗浄でも電極を完全に取り除くことは困難であるが、異常成長部22はその後の素子分割工程で不要なエリアとなるため、n電極32の残渣があっても後工程への悪影響は全くない。

【0043】

このように、半導体成長工程の終了後であって半導体プロセス工程の実行前に、上記の電極形成工程と点灯検査工程とを実行することにより、半導体成長工程の終了直後に従来のPL検査等の検査で不良と判断することが困難であった半導体発光素子ウェハを後工程の半導体プロセス工程へ流すことがなくなる。また、上記の点灯検査は非破壊検査であるので、点灯検査工程後の半導体発光素子ウェハをそのまま半導体プロセス工程で半導体発光素子製造に用いることができる。

40

【0044】

また、異常成長部22としてはウェハにおいて発光素子領域として用いられていない領域が利用されている。図7はウェハ51の発光素子の領域取りを示しており、符号52で示す□が1つの発光素子の領域である。発光素子の各領域52より外周側の領域Bは発光素子が通常形成できない領域である。そのような外周領域を異常成長部22に用いるので、最終的な半導体発光素子の取り数の減少は起こらない。

50

【 0 0 4 5 】

図 8 は従来の半導体発光素子の製造方法における全数点灯検査工程の状態を示している。この全数点灯検査工程は、成長基板 6 1 上で発光素子毎に p 型電極形成、n 型電極形成、及び素子分割が半導体プロセス工程において行われた後に実行される。図 8 においては、成長基板 6 1 上には n 型クラッド層 6 2、活性層 6 3、及び p 型クラッド層 6 4 がその順に積層され 2 つの発光素子分の半導体構造層が形成され、各半導体構造層の n 型クラッド層 6 2 上には n 電極 6 5 が形成され、p 型クラッド層 6 4 上には p 電極 6 6 が形成されている。図 8 の全数点灯検査工程では発光素子単位で n 電極 6 5 と p 電極 6 6 との間にプローブ（図示せず）を用いて電流が電源装置（図示せず）から供給される。発光素子毎に n 電極 6 5 と p 電極 6 6 との間には図 8 に電流経路 C で示すように電流が流れ、これにより活性層 6 3 が発光するか否かが検査される。

10

【 0 0 4 6 】

この従来の半導体発光素子の製造方法における全数点灯検査工程は、半導体プロセス工程において p 型電極形成、n 型電極形成、及び素子分割が行われた終盤でなければ不可能であることに對し、実施例に示した点灯検査工程は半導体成長工程の終了直後に実行でき、しかも従来の全数点灯検査工程と同様にウェハ上の全ての発光素子の発光の良否を検査することができる。半導体成長工程における通常の検査工程で検出できなかったウェハ全体の不良に関しては、従来においては半導体プロセス工程の終盤までは不良ウェハが分からずにそのまま製造を進めることになるが、実施例の製造方法では全製造工程のうちの半導体成長工程の終了直後のような早期の段階で不良ウェハを判断することができる。よって、実施例に示した点灯検査工程を実行することにより半導体成長工程終了した状態の不良ウェハを半導体プロセス工程に移行させなくて済む。

20

【 0 0 4 7 】

更に、実施例の製造方法では、上記した電源装置 4 1 からの電極 3 1 又は 3 2 を流れる電流や素子毎の電極 3 1、3 2 間の電圧を測定することにより簡易的な I - V 特性やウェハ面内のばらつき特性も把握することが可能になり、特性の悪いウェハをはじくことも可能になる。

【 0 0 4 8 】

また、従来、半導体成長工程の終了直後に全数点灯検査工程を行うためには n クラッド層を露出させて n 電極を設けなければならない。半導体成長工程の終了直後に例えば、レジスト塗布工程、フォトリソグラフィ工程、レジスト形成工程、ドライエッチング工程、レジスト洗浄工程、電極形成工程、全数点灯検査、及び電極除去洗浄工程を組み込まねばならない。しかしながら、このような数多くの工程を組み込むことはコストアップが回避不能である。これに對し、実施例に示した製造方法においては、n 電極を設けるために半導体成長工程において n 型クラッド層 2 5 が露出した異常成長部 2 2 が形成されるので、従来の n 電極を設けるための多数の工程（上記例のレジスト塗布工程からレジスト洗浄工程まで）が不必要となり、低コスト化を図ることができる。

30

【 0 0 4 9 】

なお、上記した実施例では、異常成長部 2 2 を形成するためにサセプタ 1 1 に、低熱伝導部として段差部 1 3 を設けて段差部 1 3 に対応した成長基板 2 0 の部分の温度を 2 0 度以上低下させているが、本発明において異常成長部 2 2 を形成する方法はこれに限定されず、成長基板 2 0 の搭載面側の一部に例えば、成長基板 2 0 への熱伝導率の低い部材によって構成された低熱伝導部を有するなど、基板の一部の成長温度が他の部分より低温となるように構成されたサセプタであれば良い。また、成長基板 2 0 の異常成長部を形成させるべき領域の下面に段差部や溝部を設けても良い。

40

【 0 0 5 0 】

上記した実施例においては、成長基板 2 0 側から、n 型クラッド層 2 5、活性層 2 6、p 型クラッド層 2 7 がその順に積層された GaN 系半導体構造層が示されたが、本発明は GaN 系半導体構造層に限定されず、他の結晶系、例えば、GaAs 系等の他の結晶系の半導体構造層でも適用することができる。また、上記した実施例においては、第 1 導電型

50

をn型とし、その第1導電型とは反対導電型の第2導電型をp型としたが、本発明は第1導電型をp型とし、第2導電型をn型とした半導体構造層でも適用することができる。すなわち、本発明においては、成長基板上に、第1導電型を有する第1半導体層、活性層、及び第2導電型を有する第2半導体層をその順に積層して複数の発光素子分の半導体構造層を形成する半導体成長工程を有する半導体発光素子であれば適用することができ、半導体発光素子の製造工程の早い段階にしかも低コストで全数点灯検査を行うことができる。


【符号の説明】

【0051】


- 20, 61 成長基板
- 21 正常成長部
- 22 異常成長部
- 25, 62 n型クラッド層
- 26, 63 活性層
- 27, 64 p型クラッド層
- 28 露出部
- 31, 66 p電極
- 32, 65 n電極

10


【図1】




【図2】




【図3】




【図 4】




【図 5】



【図 6】



【図 7】



【図 8】

