(19) **日本国特許庁(JP)**

(12) 公 表 特 許 公 報(A)

(11)特許出願公表番号

特表2004-538638 (P2004-538638A)

(43) 公表日 平成16年12月24日 (2004. 12. 24)

(51) Int.C1.7

FI

テーマコード (参考)

HO1L 21/8247 HO1L 27/115

HO1L 29/78 371 HO1L 27/10 434 5F083 5F101

HO1L 29/788

HO1L 29/792

審査請求 未請求 予備審査請求 未請求 (全 40 頁)

(21) 出願番号 特願2003-519985 (P2003-519985)

(86) (22) 出願日 平成14年6月4日 (2002.6.4)

(85) 翻訳文提出日 平成16年2月5日 (2004.2.5) (86) 国際出願番号 PCT/IB2002/002040

(87) 国際公開番号 W02003/015152

(87) 国際公開日 平成15年2月20日 (2003.2.20)

(31) 優先権主張番号 01203000.3

(32) 優先日 平成13年8月6日 (2001.8.6)

(33) 優先権主張国 欧州特許庁 (EP) (31) 優先権主張番号 01203001.1

(32) 優先日 平成13年8月6日 (2001.8.6)

(33) 優先権主張国 欧州特許庁 (EP) (31) 優先権主張番号 02076743.0

(32) 優先日 平成14年5月2日 (2002.5.2)

(33) 優先権主張国 欧州特許庁 (EP)

(71) 出願人 590000248

コーニンクレッカ フィリップス エレク

トロニクス エヌ ヴィ

Koninklijke Philips Electronics N.V.

オランダ国 5621 ベーアー アイン ドーフェン フルーネヴァウツウェッハ

1

Groenewoudseweg 1, 5 621 BA Eindhoven, T

he Netherlands

(74) 代理人 100075812

弁理士 吉武 賢次

(74) 代理人 100088889


弁理士 橘谷 英俊

最終頁に続く

(54) 【発明の名称】アクセスゲートと制御ゲートと電荷蓄積領域とを有するメモリセルを含む不揮発性メモリを備えた半導体装置の製造方法

(57)【要約】

アクセスゲート(19)を有するゲート構造(4)と、 制御ゲート(5)とこの制御ゲート(5)と半導体基体 (1) との間に、例えばフローティングゲート(6)で ある電荷蓄積領域とを有するゲート構造(3)とを含む メモリセルを有する不揮発性メモリを表面(2)に備え た半導体基体(1)を有する半導体装置の製造方法。こ の方法においては、半導体基体(1)の表面(2)に、 この表面にほぼ垂直に延びる横壁(10)を有する上記 ゲート構造の一つである第1ゲート構造を形成し、第1 ゲート構造上とこれに隣接して導電層(13)を堆積し 、第1ゲート構造が露出するまで導電層を平坦化処理し 、この平坦化導電層をパターンニングして第1ゲート構 造に隣接する他の一つであるゲート構造の少なくとも一 部を形成する。平坦化導電層をパターンニングするに際 し、平坦化導電層(14)をエッチバックして第1ゲー ト構造の横壁の上部(15)を露出させ、第1ゲート構 造の横壁の露出した上部(15)の上にスペーサ(18)を形成し、そしてこのスペーサをマスクとして導電層 (16)を異方性エッチングする。これにより非常に小



10

20

30

40

50

【特許請求の範囲】

【請求項1】

アクセスゲートを有するゲート構造と、制御ゲートと該制御ゲートと半導体基体との間に電荷蓄積領域とを有するゲート構造とを含むメモリセルを有する不揮発性メモリを表面に備えた前記半導体基体を有する半導体装置の製造方法であって、前記半導体基体表面に、該表面にほぼ垂直に延びる横壁を有する、前記ゲート構造の一つである第1ゲート構造を形成し、前記第1ゲート構造上及び該第1ゲート構造に隣接して導電層を堆積し、前記第1ゲート構造が露出するまで前記導電層を平坦化処理し、該平坦化導電層をパターンニングして前記第1ゲート構造に隣接する他のゲート構造の少なくとも一部を形成する製造方法において、前記平坦化導電層をパターンニングするに際し、

前記平坦化導電層をエッチバックして前記第1ゲート構造の前記横壁の上部を露出させ、

前記第1ゲート構造の横壁の前記露出上部の上にスペーサを形成し、そして

前記スペーサをマスクとして用いて前記導電層を異方性エッチングすることを特徴とする半導体装置の製造方法。

【請求項2】

前記第1ゲート構造として、前記制御ゲートと該制御ゲートと前記半導体基体との間に前記電荷蓄積領域とを有するゲート構造を形成し、

その後、該ゲート構造の横壁を絶縁膜で覆い、該ゲート構造に隣接する前記半導体基体表面をゲート誘電体で覆い、

前記導電層を堆積し、平坦化し、エッチバックし、そして、前記ゲート構造の前記露出部上に形成されたスペーサをマスクとして用いてパターンニングして前記アクセスゲートを有するゲート構造を形成することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】

前記第1ゲート構造として、前記アクセスゲートを有するゲート構造を形成し、 その後、該ゲート構造の横壁を絶縁膜で覆い、

前記導電層を堆積し、平坦化し、エッチバックし、そして、前記ゲート構造の前記露出部上に形成されたスペーサをマスクとして用いてパターンニングして前記制御ゲートと前記半導体基体との間に前記電荷蓄積領域とを有するゲート構造を形成することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項4】

前記アクセスゲートを有するゲート構造を形成し、該ゲート構造の横壁を絶縁膜で覆った 後、

互いに分離されたトラッピングセンタの集合体として電荷蓄積領域を該ゲート構造に隣接 して形成し、

その後、前記導電層を堆積し、平坦化し、エッチバックし、そして、前記アクセスゲートを有するゲート構造の前記露出部上に形成されたスペーサをマスクとして用いてパターンニングして前記電荷蓄積領域上に前記制御ゲートを形成することを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項5】

前記アクセスゲートを有するゲート構造を形成し、該ゲート構造の横壁を絶縁膜で覆った 後、

トンネル誘電体上であってゲート間誘電体で覆われ、前記アクセスゲートを有するゲート 構造よりも低い上部表面を有するフローティングゲートを該ゲート構造に隣接して形成し

その後、前記導電層を堆積し、平坦化し、エッチバックし、そして、前記アクセスゲートを有するゲート構造の前記露出部上に形成されたスペーサをマスクとして用いてパターンニングして前記ゲート間誘電体上に前記制御ゲートを形成することを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項6】

前記アクセスゲートを有するゲート構造に隣接する前記トンネル誘電体上に前記フローテ

ィングゲートを形成する際に、

導電材料のさらなる層を堆積し、平坦化し、エッチバックして前記アクセスゲートを有するゲート構造の横壁の上部を露出し、ゲート間誘電体層で覆い、

前記導電層を堆積し、平坦化し、エッチバックし、そして前記アクセスゲートを有するゲート構造の前記露出部に形成されたスペーサをマスクとして用いてパターンニングして前記導電層内に前記制御ゲートを形成し、前記さらなる前記導電層内に前記フローティングゲートを形成することを特徴とする請求項 5 に記載の半導体装置の製造方法。

【請求項7】

前記アクセスゲートを有するゲート構造に隣接する前記トンネル誘電体上に前記フローティングゲートを形成する際に、

導電材料のさらなる層を堆積し、平坦化し、エッチバックして前記アクセスゲートを有するゲート構造の横壁の上部を露出し、

その後、さらなるスペーサを前記露出上部の上に形成し、

前記さらなるスペーサをマスクとして前記さらなる導電層をエッチングし、

その後、前記さらなるスペーサを除去して前記形成されたフローティングゲートにゲート 間誘電体層を設け

前記導電層を堆積し、平坦化し、エッチバックし、そして前記アクセスゲートを有するゲート構造の前記露出部上に形成された前記スペーサをマスクとして用いてパターンニングして前記フローティングゲート上に前記制御電極を形成することを特徴とする請求項 5 に記載の半導体装置の製造方法。

【請求項8】

前記第1ゲート構造上に前記導電層を形成する前に、前記導電層の平坦化の間にストップ層として機能することができる絶縁膜を形成することを特徴とする請求項1乃至7いずれかに記載の半導体装置の製造方法。

【請求項9】

前記導電層のパターンニングの後に、前記第2ゲート構造の上部の前記スペーサを除去することを特徴とする請求項1乃至8いずれかに記載の半導体装置の製造方法。

【請求項10】

前記スペーサを形成する際に、

比較的薄い第1層と比較的厚い第2層を堆積し、

その後、異方性エッチングにより、前記第1ゲート構造の上部が露出するまで前記第1層及び前記第2層をエッチングし、ここで、前記比較的厚い第2層が前記比較的薄い第1層に対して選択的にエッチングされるように前記第1層及び前記第2層を選択することを特徴とする請求項9に記載の半導体装置の製造方法。

【請求項11】

前記比較的厚い第2層は前記導電層と同じ材料の層であることを特徴とする請求項10に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

この発明は、アクセスゲートを有するゲート構造と、制御ゲートとこの制御ゲートと半導体基体との間に電荷蓄積領域とを有するゲート構造とを含むメモリセルを有する不揮発性メモリを表面に備えた半導体基体を有する半導体装置の製造方法において、この半導体基体の表面に、この表面にほぼ垂直に延びる横壁を有する前記ゲート構造の一つである第1ゲート構造を形成し、この第1ゲート構造上とこれに隣接して導電層を堆積し、そして、第1ゲート構造が露出するまで導電層を平坦化処理して、第1ゲート構造に隣接する前記ゲート構造の他の一つであるゲート構造の少なくとも一部分を形成する製造方法に関する

【背景技術】

[0 0 0 2]

10

20

40

30

20

30

40

50

実際には、電荷蓄積領域はフローティングゲート又は互いに分離されたトラッピングセンタ(trapping center)が散乱しているゲート誘電体とすることができる。このようなゲート誘電体は、例えば、不純物、例えば金属粒子が内部に散乱しているシリコン酸化膜とすることができ、不純物がトラッピングセンタなる。しかし、さらに普及している方法は、互いに分離されたトラッピングセンタを供給する境界層を形成する2種類の異なる材料の二重層を含むゲート誘電体を用いることである。上記方法により二つのゲート構造が隣接して、小寸法のメモリセルを形成することができる。勿論、実際には不揮発性メモリは非常に多くのこれらのメモリセルを備える。

[0003]

このような方法はWO 0 1 / 6 7 5 1 7 に記載されている。この方法では、第 1 ゲート構造とこれに隣接する平坦化導電層上にフォトレジストマスクを形成してから平坦化導電層を異方性エッチングによりパターンニングする。

【発明の開示】

【発明が解決しようとする課題】

[0004]

この公知の方法ではフォトレジストマスクを用いるのでコストが嵩む。しかし、それ以上に重大なことはフォトレジストマスクがメモリセル寸法に影響を与えることである。フォトレジストマスクは所望の位置に正確に載置することはできず、重ね合わせに誤差が生じることも考慮すべきこととなる。これにより、比較的大きなフォトレジストマスクを用いることになり、従って比較的大きなメモリセルが形成されることになる。

[0005]

この発明の目的は、非常に小さなメモリセルを比較的低コストで製造することができる方法を提供するものである。

【課題を解決するための手段】

[0006]

この発明の方法は、冒頭で述べた方法において、平坦化導電層をパターンニングする際に、平坦化導電層をエッチバックして第 1 ゲート構造の横壁の上部を露出させ、第 1 ゲート構造の横壁の露出した上部にスペーサを形成し、そしてこのスペーサをマスクとして導電層を異方性エッチングするものである。

[00007]

このスペーサは、フォトレジストマスクを用いずに、自己整合的に、最小コストで第1ゲート構造の横壁の露出した上部に形成することができる。このような縦壁上のスペーサは、実際には、補助層を堆積し、縦壁にスペーサのみが残るまで補助層を異方性エッチングすることにより形成できる。スペーサの幅はほぼ補助層の厚みと等しくなる。スペーサを非常に小さな幅で形成し、且つ、重ね合わせに誤差も考慮する必要が無いので、非常に小さなメモリセルを実現することができる。

[00008]

この発明の方法の第1実施形態では、上記ゲート構造の最初の一つであるゲート構造とを がートと、この制御ゲートと半導体基体間に電荷蓄積領域を有するゲート構造を 形成する。その後、このゲート構造の横壁を絶縁膜で覆い、このゲート構造に形成されたスペーサを用いてパターンニングしてアクセセゲート構造の露出はある。上述したように、電荷蓄積領域はフローティングゲートを有するゲート構造を形成する。上述したように、電荷蓄積領域はフローティングゲートスは互いに分離されたトラッピングセンタ(trapping center)が散乱しているゲート誘電体とすることができる。この制御ゲートと電荷蓄積領域を有するが一ト構造体は等に 方性エッチングにより半導体基体表面上に積層構造とすることができる。そして、異方性表面に垂直な横壁が自動的に形成される。これらの横壁は、層を堆積し、そして、異方性にの層の積層上部に、横壁上に絶縁膜を形成する間の保護層として、そして、平坦化の

10

20

30

40

50

理中のストップ層としてのさらなる層を堆積してもよい。

[0009]

この発明の方法の第2実施形態では、上記ゲート構造の最初の一つであるゲート構造として、ゲート構造にアクセスゲートを形成し、その後、このゲート構造の横壁を絶縁膜で覆い、導電層を堆積し、平坦化し、エッチバックし、そして、ゲート構造の露出部分上に形成されたスペーサをマスクとしてパターンニングして制御ゲートを形成する。このようにして、制御ゲートとこの制御ゲートと半導体基体間の電荷蓄積領域とを備えるゲート構造を形成する。この方法の実施形態では、図面を参照して後述するように、フォトレジストマスクを用いずに、制御ゲートと電荷蓄積領域を備える多くのゲート構造を実現することができる。

【発明を実施するための最良の形態】

[0 0 1 0]

図1乃至図9は、アクセスゲート19を有するゲート構造4と、制御ゲート5とこの制御ゲート5と半導体基体1との間に電荷蓄積領域6を有するゲート構造3とを含むメモリセルを有する不揮発性メモリを備えた半導体装置の一連の製造過程を示す概略断面図である。説明を簡単にするためにそのようなセルの一つのみの製造方法しか示さないが、不揮発性メモリは非常に多くのそのようなセルを備えることは明らかである。

[0011]

図1に示すように、半導体基体1(ここではp型ドープシリコン基体)の表面2上に、ゲート構造の最初の一つ、この例では、制御ゲート5とこの制御ゲートと半導体基体との間に電荷蓄積領域を有するゲート構造3を形成する。この例では、電荷蓄積領域はフローティングゲート6である。ここで、ゲート構造3はトンネル誘電体7、フローティングゲート6である。ここで、ゲート構造3はトンネル誘電体7、フローティングゲート6に新電体8そして上部層9を備える。このゲート構造は複数層の積層を異方性エッチングして形成する。トンネル誘電体7は7nm厚みのシリコン酸化膜で形成してもよい。ゲート間誘電体8は約18nm厚みのONO層(6nm厚みのシリコン酸化膜、6nm厚みのシリコン窒化膜、そして6nm厚みのシリコン酸化膜)で形成してもよい。制御ゲート5は約200nm厚みの多結晶シリコン層で形成してもよい。上部層9は約100m厚みのシリコン窒化膜で形成してもよい。ゲート構造3は異方性エッチングで形成するので、半導体基体1の表面2にほぼ垂直に延びる横壁10が形成される。

[0012]

図 2 に示すように、横壁 1 0 を約 3 0 n m 厚みの絶縁膜 1 1 (ここではシリコン酸化膜)で覆い、ゲート構造 3 に隣接する表面をゲート誘電体 1 2 (ここでは約 1 0 n m 厚みのシリコン酸化膜)で覆う。絶縁膜 1 1 はゲート構造を熱酸化処理して形成してもよく、又は層を堆積して異方性エッチングを行い、上部層 9 が露出したらエッチングを停止することにより形成してもよい。

[0013]

ゲート構造3を形成し、その横壁を絶縁膜11で覆った後、比較的厚い導電層13(ここでは約500nm厚みの多結晶シリコン層)をゲート構造3上とこのゲート構造に隣接する部分に堆積する。図3に示すように、ゲート構造3の上部層9が露出するまで導電層13を平坦化処理する。平坦化した導電層14をパターンニングして第1ゲート構造3に隣接する他のゲート構造の少なくとも一部分を形成する。

[0 0 1 4]

平坦化導電層14のパターンニングは図4,5及び6に示すように行う。第1ステップでは、図4に示すように、平坦化導電層14をエッチバックして第1ゲート構造3の横壁10の上部15を露出させる。このエッチバックは等方性エッチング又は異方性エッチングでもよく、さらに等方性エッチングと異方性エッチングを組み合わせてもよい。導電層14から、従って、部分16が残る。次に、第1ゲート構造3の横壁10の露出した上部15上にスペーサ18を形成する。スペーサ18は、通常の方法で、層17(ここではシリコン酸化膜)を堆積し、第1ゲート構造3の上部層9が露出するまで異方性エッチングし

て形成する。図6に示すように、スペーサをマスクとして導電層16の残部を異方性エッチングする。これにより、ゲート誘電体12とアクセスゲート19を備えた第2ゲート構造4が形成される。

[0015]

次に、図7に示すように、通常の方法で、イオン注入により、浅くドープしたソース・ドレイン領域20を形成する。そして、図8に示すように、さらなるスペーサ21と深くドープしたソース・ドレイン領域22を形成する。図9に示すように、ソース・ドレイン領域上にシリサイドの上部層23を設けてもよい。

[0016]

ゲート構造の一つである第1ゲート構造3の横壁15の露出した上部15上のスペーサ18は、フォトレジストマスクを用いずに、自己整合的に最小コストで形成することができる。スペーサ18は非常に小さい幅で形成でき、さらに重ね合わせ誤差について考慮する必要がないので、非常に小さなメモリセルを実現することができる。

[0017]

図1乃至9に示すこの方法の第1実施形態では、制御ゲート8と、この制御ゲートと半導体基体の間に電荷蓄積領域6を備えた、ゲート構造の最初の一つである第1ゲート構造3を形成し、その後、このゲート構造3の横壁を絶縁膜11で覆い、ゲート構造に隣接する半導体基体表面をゲート誘電体12で覆い、導電層13を堆積し、平坦化し、エッチバックし、スペーサ18を用いてパターンニングして、アクセスゲート19を有するゲート構造4を形成する。ゲート構造3は複数層の積層内に簡単に形成することができ、上部層9が横壁上に絶縁膜11を形成する間に保護層として機能し、さらに平坦化処理中にストップ層として機能する。

[0018]

以下、後述する各例においては、可能な限り、上述したメモリセルの各部分に対応する部分には同じ参照眼号を付与する。

[0019]

図10乃至図15は、前述の例と同様にアクセスゲート19を有するゲート構造4と、制御ゲート5とこの制御ゲートと半導体基体との間に電荷蓄積領域6を有するゲート構造3とを含むメモリセルを有する不揮発性メモリを備えた半導体装置の一連の製造過程を示す概略断面図である。

[0 0 2 0]

図10に示すように、この例では、電荷蓄積領域はトラッピングセンタを有する複数の絶縁膜の積層24で形成される。ここでは、半導体基体の表面2上に約6nm厚みのトンネル酸化膜を形成し、その上に約6nm厚みのシリコン窒化膜を形成し、その上に約6nm厚みのトンネル酸化膜を形成する。この積層上に制御電極5と上部層9を形成する。横壁10に絶縁膜11を設け、ゲート構造3に隣接する表面にゲート酸化膜を設ける。

[0021]

次に、図11に示すように、導電層を堆積し、平坦化し、エッチバックして部分16を残す。スペーサ18は上述の例とは異なる方法で形成する。最初に、ここでは約10nm厚みのシリコン酸化膜により、補助絶縁膜25を堆積し、そして導電層16と同じ材料の、この例では多結晶シリコンのさらなる層17を堆積する。ゲート構造3上の層25が露出するまで層17を異方性エッチングし、そして上部層9が露出するまで層25を異方性エッチングする。図13に示すように、導電層の残部16をエッチングしてスペーサ18を除去する。絶縁膜25の残部が除去されると図13に示す構造が得られる。

[0022]

図14に示すように、スペーサ21を形成し、さらにスペーサ26を形成する。しかし、ここではアクセスゲート19の部分27を露出させたままにする。シリサイド領域23をメモリセルのソース・ドレイン領域上に形成し、同じプロセスでアクセスゲート19上にシリサイド領域28を形成する。このゲートは比較的低電気抵抗を有するものとなる。

[0023]

50

40

20

20

30

40

50

図16乃至図21は、この発明の第3実施形態による、アクセスゲート19を有するゲート構造4と、制御ゲート5とこの制御ゲートと半導体基体との間に電荷蓄積領域6を有するゲート構造3とを含むメモリセルの一連の製造過程を示す概略断面図である。この例では、ゲート構造の最初の一つとしてアクセスゲート19を有するゲート構造4を形成する。約10nm厚みのゲート酸化膜12上に約400nm厚みの多結晶シリコンのアクセスゲート19を形成し、シリコン窒化物の上部層9で覆う。

[0024]

図17に示すように、ここでは熱酸化により、ゲート構造4の横壁10上に約30nm厚みの絶縁膜11を設ける。同時に同じプロセスステップで、ゲート構造4に隣接して約6nm厚みのシリコン酸化膜29を形成する。数ステップ後に、図18に示すように、導電層13を堆積する。図19に示すように、この層13を平坦化してゲート構造4上の上部層9を露出させる。平坦化した層14をエッチバックし、ゲート構造4の露出部分15上に形成したスペーサ18をマスクとしてパターンニングして制御ゲート5を形成する。このようにして、制御ゲート5とこの制御ゲートと半導体基体1との間に電荷蓄積領域6を有するゲート構造4が形成される。

[0025]

この方法により、フォトレジストマスクを用いずに、制御ゲート 5 とこの制御ゲートと半 導体基体との間に電荷蓄積領域を有する多くのゲート構造 4 を実現できる。

[0026]

この例では、制御ゲート5と半導体基体1との間の電荷蓄積領域を、導電層13が堆積する前にゲート構造4上に堆積するシリコン窒化物とシリコン窒化膜29とにより形成する。制御ゲート5を形成した後、図20に示すように、浅くドープしたソース・ドレイン領域を形成し、スペーサ21を形成する。そして図21に示すように、層30と、半導体基体1の表面2上に形成されたシリコン酸化膜29とを、スペーサ21をマスクとしてエッチングし、深くドープしたソース・ドレイン領域22とシリサイド領域を形成する。以上記載した方法により簡単にメモリセルを形成出来る。

[0 0 2 7]

次に、図22、23に示すメモリセルの製造方法の二つの実施形態では、アクセスゲート19を有するゲート構造4をゲート酸化物12上に形成し、ゲート構造4の横壁10を絶縁膜11で覆い、ゲート構造4に隣接する半導体基体1をトンネル誘電体膜7で覆う。そして、トンネル誘電体4上でゲート間誘電体に覆われたフローティングゲートをゲート構造4に隣接して形成する。このフローティングゲートはアクセスゲート19を有するゲート構造4よりも低い上部層を有する。そして、導電層13を堆積し、平坦化し、エッチバックしアクセスゲート19を有するゲート構造4の露出部分25上に形成されたスペーサ18をマスクとしてパターンニングしてゲート間誘電体8上に制御ゲート5を形成する。この方法により多くの簡単な構造のメモリセルを実現できる。

[0028]

図24万至30を参照して第1例について説明する。図24に示すように、導電材料のさらなる層31、ここでは、約600nm厚みの多結晶シリコンでゲート構造4を覆う。図13に示すように、上部層9が露出するまで、このさらなる導電層31を平坦化する。このさらなる層はゲート構造4より厚いので平坦化したさらなる導電層32に平面34が形成される。次に、図26に示すように、ゲート構造4の部分35が露出するまで、平坦化したさらなる導電層33をエッチバックする。このエッチバックは等方性エッチング又は異方性エッチングでもよく、さらに等方性エッチングと異方性エッチングを組み合わせてもよい。さらなる導電層の残部36の厚みは約100nmとなる。

[0029]

図 2 6 に示す構造を、 6 n m 厚みのシリコン酸化膜、 6 n m 厚みのシリコン窒化膜、 そして 6 n m 厚みのシリコン酸化膜より成るゲート間誘電体層 3 7 で覆う。そして、図 2 8 に示すように、導電層を堆積し、平坦化して平坦化導電層 1 4 を形成する。平坦化層 1 4 をエッチバックして導電層 1 6 を形成する。ゲート構造 4 の露出部分 1 5 上に形成されたス

ペーサ 1 8 をマスクとして用いて層 1 6 をパターンニングして、エッチバックした導電層 1 6 内に制御ゲート 5 を形成し、さらにエッチバックした導電層 3 6 内にフローティングゲート 6 を形成する。

[0030]

制御ゲート 5 を形成した後、浅くドープしたソース・ドレイン領域 2 0 を形成する。スペーサ 2 1 を形成し、そして、図 3 0 に示すように、深くドープしたソース・ドレイン領域 2 2 とシリサイド領域 2 3 を形成する。

[0031]

図30に見られるように、アクセスゲート19と制御ゲート5との間にゲート間誘電体37が存在するのでこれらゲート間の電気的結合が比較的小さくなる。

[0032]

図31万至36を参照して第二例について説明する。この方法で作られるメモリセルでは、制御ゲート5とアクセスゲート19との間の電気的結合が小さくなるが、フローティングゲート6が完全に制御ゲート5に囲まれるので制御ゲート5とフローティングゲート6との間の電気的結合は比較的大きくなる。

[0033]

第二例の製造方法では、図25に示す構造から始まり、アクセスゲート19を有するゲート構造4に隣接して約100mm厚みのさらなる導電層36が形成されている。そして、図31に示すように、さらなるスペーサ38を形成し、導電層36をエッチングして、アクセスゲートを有するゲート構造4に隣接するトンネル誘電体層7上にフローティングゲート6を形成する。さらなるスペーサ38を除去してから、このように形成されたフローティングゲート6にゲート間誘電体層37を設け、導電体層を堆積し、平坦化して導電体層14を形成する。層14をエッチバックして導電体層16を形成する。スペーサ18を形成後、スペーサ14をマスクとして導電体層14をパターンニングしてフローティングゲート6上に制御ゲート5を形成する。

[0034]

制御ゲート 5 を形成した後、浅くドープしたソース・ドレイン領域 2 0 を形成する。そしてスペーサ 2 1 を形成して、図 3 0 に示すように、深くドープしたソース・ドレイン領域 2 2 とシリサイド領域 2 3 を形成する。

[0 0 3 5]

さらなるスペーサ38はスペーサ18より幅が小さいので、フローティングゲート6が完全に制御ゲート5に囲まれる。従って、これらゲート間の電気的結合は良好なものとなる。 導電層を堆積して異方性エッチングによりゲート構造4の隣接部分にそのような小さなスペーサを形成することもできる。しかし、上述した方法の方が信頼性が高い。

[0036]

図13に示すように、導電層14をパターンニングした後、二つ目のゲート構造の上部からスペーサ18を除去してもよいことは明らかである。これらの上部により、図9、15において、アクセスゲート19が形成され、又は、図21,30そして36において、制御ゲート5が形成される。導電層16をパターンニングした後、図15に示すように、これら露出したゲートにシリサイドの上部層を設けてもよい。一つ目のゲート構造の上部に対しても同様である。

[0037]

なお、好ましくは、図11,12に示すように、比較的薄い第1層25と比較的厚い第2層17中にスペーサ18を形成するとよい。異方性エッチングの間に、一つ目のゲート構造の上部が露出するまで両層がエッチングされる。比較的厚い第2層が比較的薄い第1層に対して選択的にエッチングされるように第1、第2層を選択する。比較的厚い第2層17を導電層13と同じ材料とした場合、導電層14をパターンニングしたのと同じエッチングプロセスでスペーサ18の比較的厚い部分を除去する。

【図面の簡単な説明】

[0038]

50

10

20

30

- 【 図 1 】この発明の方法の第一実施形態による不揮発性メモリセルの製造の一過程を示す 概略断面図である。
- 【図2】この発明の方法の第一実施形態による不揮発性メモリセルの製造の一過程を示す 概略断面図である。
- 【図3】この発明の方法の第一実施形態による不揮発性メモリセルの製造の一過程を示す 概略断面図である。
- 【図4】この発明の方法の第一実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図 5 】この発明の方法の第一実施形態による不揮発性メモリセルの製造の一過程を示す 概略断面図である。
- 【図 6 】この発明の方法の第一実施形態による不揮発性メモリセルの製造の一過程を示す 概略断面図である。
- 【図7】この発明の方法の第一実施形態による不揮発性メモリセルの製造の一過程を示す 概略断面図である。
- 【図8】この発明の方法の第一実施形態による不揮発性メモリセルの製造の一過程を示す 概略断面図である。
- 【図9】この発明の方法の第一実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図 1 0 】この発明の方法の第二実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図 1 1 】この発明の方法の第二実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図12】この発明の方法の第二実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図 1 3 】この発明の方法の第二実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【 図 1 4 】この発明の方法の第二実施形態による不揮発性メモリセルの製造の一過を示す 概略断面図である。
- 【図 1 5 】この発明の方法の第二実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【 図 1 6 】この発明の方法の第三実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図 1 7 】この発明の方法の第三実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図 1 8 】この発明の方法の第三実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図 1 9 】この発明の方法の第三実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図 2 0 】この発明の方法の第三実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図 2 1 】この発明の方法の第三実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図22】この発明の方法の第四実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図23】この発明の方法の第四実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図24】この発明の方法の第四実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図 2 5 】この発明の方法の第四実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。

10

20

30

10

- 【図 2 6 】この発明の方法の第四実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図27】この発明の方法の第四実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図28】この発明の方法の第四実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図 2 9 】この発明の方法の第四実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図30】この発明の方法の第四実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図31】この発明の方法の第五実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図32】この発明の方法の第五実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図33】この発明の方法の第五実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図34】この発明の方法の第五実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図35】この発明の方法の第五実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。
- 【図36】この発明の方法の第五実施形態による不揮発性メモリセルの製造の一過程を示す概略断面図である。

【国際公開パンフレット】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization International Bureau



(43) International Publication Date 20 February 2003 (20.02.2003)

PCT

WO 03/015152 A2

(51) International Patent Classification?: H01L 21/336, 29/788

Michiel [NL/NL]; Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL). WIDDERSHOVEN, Franciscus, P. [NL/NL]; Prof. Holstlaan 6, NL-5656 AA Eindhoven (21) International Application Number: PCT/IB02/02040

(22) International Filing Date: 4 June 2002 (04.06.2002) (74) Agent: DULIVESTIJN, Adrianus, J.; International Octroolbureau B.V., Prof. Holstlaan 6, NL-5636 AA Eindhoren (NL).

English (81) Designated States (national): JP, KR, US.

(26) Publication Language:

(30) Priority Data: 01203000.3 6 August 2001 (06.08.2001) EP 6 August 2001 (06.08.2001) EP 2 May 2002 (02.05.2002) EP 01203001.1 02076743.0


(84) Designated States (regional): European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, FI, LU, MC, NL, PT, SE, TR).

without international search report and to be republished upon receipt of that report

(71) Applicant (for all designated States except US): KONIN-KLIJKE PHILIPS ELECTRONICS N.V. [NI/NL.]; Groenewoudseweg 1, NI.-5621 BA Eindhoven (NI.).

(72) Inventors; and
(75) Inventors/Applicants (for US only): SLOTBOOM,

(54) Title: METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH A NON-VOLATILE MEMORY COM-PRISING A MEMORY CELL WITH AN ACCESS GATE AND WITH A CONTROL GATE AND A CHARGE STORAGE RE-GION



(57) Abstract: Method of manufacturing

PCT/IB02/02040

Method of manufacturing a semiconductor device with a non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region

The invention relates to a method of manufacturing a semiconductor device comprising a semiconductor body which is provided at a surface with a non-volatile memory comprising a memory cell with a gate structure with an access gate and a gate structure with a control gate and a charge storage region situated between the control gate and the semiconductor body, in which method on thesurface of thesemiconductor body a first one of said gate structures is formed with side walls extending substantially perpendicular to the surface, a conductive layer is deposited on and next to said first gate-structure, the conductive layer is subjected to a planarizing treatment until the first gate structure is exposed and the so planarized conductive layer is patterned so as to form at least a part of the other gate structure adjoining the first gate structure.

In practice the charge storage region can be a floating gate or a gate dielectric comprising a distribution of mutually separated trapping centers. Such a gate dielectric may, for example, be a silicon oxide layer with contaminations, for example metal particles, distributed therein, the contaminations thereby providing the trapping centers. However, a more widespread way is the use of a gate dielectric comprising a double layer of two different materials, which form a border layer supplying the mutually separated trapping centers. Using the above mentioned method both gate structures adjoin each other, so that small sized memory cells can be made. In practice a non-volatile memory of course will comprise a very large number of these memory cells.

20

From WO 01/67517 A1 a method as mentioned before is known, in which method the planarized conductive layer is patterned by anisotropic etching, after a photo resist mask has been formed on the first gate structure and next to the first gate structure on the planarized conductive layer.

The use of the photo resist mask in the known method will lead to extra costs, but what is more important that it will influence the size of the memory cell. The photo resist mask can not be placed exactly in a desired position, but overlay errors, if any, should be

20

PCT/IB02/02040

considered. This will lead to a relatively large photo resist mask and thus to a relatively large memory cell.

The invention has for its object to provide a method, which offers the possibility of manufacturing very small memory cells with relatively small costs.

According to the invention the method mentioned in the opening paragraph is therefore characterized in that to perform the patterning of the planarized conductive layer, the planarized conductive layer is etched back so as to expose an upper portion of the side walls of the first gate structure, a spacer is formed on the exposed upper portion of the side walls of first gate structure and the conductive layer is etched anisotropically using the spacer as a mask

The spacer on the exposed upper portions of the side walls of the first one of the gate structures can be made at minimum costs, without using a photo resist mask, in a self aligned manner. Such spacers on vertical walls are formed in practice by depositing an auxiliary layer and then etching said auxiliary layer anisotropically until only spacers are left on the vertical walls. The width of the spacers then equals about the thickness of the auxiliary layer. Because the spacer thus can be made with a very small width and because overlay errors have not to be considered, very small memory cells can be realized.

A first preferred embodiment of the method according to the invention is characterized in that as the first one of said gate structures the gate structure with the control gate and the charge storage region situated between the control gate and the semiconductor body is formed, after which the side walls of this gate structure are covered by an insulating layer and the surface of the semiconductor body next to the gate structure with a gate dielectric, the conductive layer is deposited, planarized, etched back and patterned using the spacer formed on the exposed portions of the gate structure as a mask so as to form the gate structure with the access gate. As said before the charge storage region can be a floating gate or a gate dielectric comprising a distribution of mutually separated trapping centers. This gate structure with control gate and charge storage region can be etched anisotropically in a stack of layers formed on the surface of the semiconductor body. Then automatically said side walls perpendicular to the surface of the semiconductor are formed. These side walls can be covered easily by an insulating layer by depositing a layer followed by an anisotropic etch until the top of the gate structure is exposed or also by an oxidation treatment, when, what is usual in practice, the gates in the gate structure are formed in layers of polycrystalline silicon.

PCT/IB02/02040

On top of the stack of said layers an extra layer may be deposited which may act as a protection layer during forming the insulating layer on the side walls and also as a stop layer during the planarizing treatment.

A second preferred embodiment of the method according to the invention is

characterized in that as the first one of said gate structures the gate structure with the access
gate is formed, after which the side walls of this gate structure are covered by an insulating
layer, the conductive layer is deposited, planarized, etched back and patterned using the
spacer formed on the exposed portions of the gate structure as a mask so as to form the
control gate of the gate structure with the control gate and the charge storage region situated

between the control gate and the semiconductor body. This embodiment of the method offers,
as will be demonstrated later with reference to the drawing, the opportunity of realizing a lot
of gate structures with control gate and charge storage region, without using photo resist
masks.

15

These and other aspects of the invention will be apparent from and be elucidated with reference to the embodiments described hereinafter and shown in the drawing. In the drawing:

Figs. 1 to 9 show a diagrammatic cross-sectional views of successive stages in
20 the manufacture of a non volatile memory cell using a first embodiment of the method
according to the invention,

Figs. 10 to 15 show a diagrammatic cross-sectional views of successive stages in the manufacture of a non volatile memory cell using a second embodiment of the method according to the invention,

25 Figs. 16 to 21 show a diagrammatic cross-sectional views of successive stages in the manufacture of a non volatile memory cell using a third embodiment of the method according to the invention

Figs. 22 to 30 show a diagrammatic cross-sectional views of successive stages in the manufacture of a non volatile memory cell using a forth embodiment of the method according to the invention and

Figs. 31 to 36 show a diagrammatic cross-sectional views of successive stages in the manufacture of a non volatile memory cell using a fifth embodiment of the method according to the invention.

PCT/IB02/02040

4

Figures 1 to 9 show in diagrammatic cross-sectional views successive stages of manufacturing a semiconductor device with a non-volatile memory comprising a memory cell with a gate structure 4 with an access gate 19 and a gate structure 3 with a control gate 5 and a charge storage region 6 situated between the control gate 5 and a semiconductor body 1. For the sake of clarity the manufacture of only one of such cells is described, but it will be clear, that in practice a non volatile memory comprises a lot of these memory cells.

As shown in figure 1 on a surface 2 of thesemiconductor body 1, here a p-type doped silicon body, a first one of the gate structures, in this example the gate structure 3 with the control gate 5 and the charge storage region situated between the control gate and the semiconductor body are formed. In this example the charge storage region is a floating gate 6. The gate structure 3 here comprises a tunnel dielectric 7, a floating gate 6, an inter gate dielectric 8 and a top layer 9. The gate structure is formed by an anisotropic etch of a stack of layers. The tunnel dielectric 7 may be formed in a 7nm thick layer of silicon oxide, the floating gate 6 in an about 200 nm thick layer of polycrystalline silicon, the inter gate dielectric 8 in an about 18 nm thick layer of ONO (a 6 nm thick layer of silicon oxide, a 6 nm thick layer of silicon nitride and a 6 nm thick layer of silicon oxide), the control gate 5 in an about 200 nm thick layer of polycrystalline silicon and the top layer 9 in an about 100 nm thick layer of silicon nitride. Because the gate structure 3 is formed by an anisotropic etch the structure has side walls 10 extending substantially perpendicular to the surface 2 of the semiconductor body 1.

As shown in figure 2 the side walls 10 are covered by an about 30 nm thick insulating layer 11, here a layer of silicon oxide and the surface next to the gate structure 3 is covered with a gate dielectric 12, here an about 10 nm thick layer of silicon oxide. The insulating layer 11 may be formed by thermal oxidation of the gate structure or by depositing a layer followed by an anisotropic etch which is stopped as soon as the top layer 9 is exposed.

After the gate structure 3 is formed and its side walls are covered with the insulating layer 11, a relatively thick conductive layer 13, here an about 500 nm thick layer of polycrystalline silicon is deposited on and next to said first gate-structure 3. As shown in figure 3 the conductive layer 13 then is subjected to a planarizing treatment until the top layer 9 of the first gate structure 3 is exposed. The so planarized conductive layer 14 then is patterned so as to form at least a part of the other gate structure adjoining the first gate

PCT/IB02/02040

5

The patterning of the planarized conductive layer 14 is performed as shown in the figures 4, 5 and 6. In a first step, as shown in figure 4 the planarized conductive layer 14 is etched back so as to expose an upper portion 15 of the side walls 10 of the first gate structure 3. This etching back can be carried out by means of an isotropic etch or anisotropic etch or as a combination of an isotropic etch and an anisotropic etch. From the conductive layer 14 then remains a part 16. Then a spacer 18 is formed on the exposed upper portion 15 of the side walls 10 of first gate structure 3. The spacers 18 are formed in a usual manner by depositing a layer 17 here a layer of silicon oxide, followed by an anisotropic etch until the top layer 9 of the first gate structure 3 is exposed. As shown in figure 6, then the remaining part of the conductive layer 16 is etched anisotropically using the spacer as a mask. Thus the second gate structure 4 is formed her consisting of a gate dielectric 12 and an access gate 19.

Then as shown in the figure 7 in a usual manner lightly doped source- and drain zones 20 are formed by ion implantation. Then as shown in figure 8 further spacers 21 are formed and highly doped source- and drain zones 22 are formed. As shown in figure 9 the source- and drain zones the may be provided with a top layer 23 of a silicide.

The spacer 18 on the exposed upper portions 15 of the side walls 15 of the first one of the gate structures 3 can be made at minimum costs, without using a photo resist mask, in a self aligned manner. Because the spacer 18 can be made with a very small width and because overlay errors have not to be considered, very small memory cells can be realized.

In the figures 1 to 9 a first embodiment of the method is shown whereby the first one of said gate structures 3 is the gate structure with the control gate 8 and the charge storage region 6 between the control gate and the semiconductor body is formed after which the side walls of this gate structure 3 are covered by an insulating layer 11, the surface of the semiconductor body next to the gate structure with a gate dielectric 12, the conductive layer 13 is deposited, planarized, etched back and patterned using the spacer 18 whereby the gate structure 4 with the access gate 19 is formed. The gate structure 3 can be formed easily in a stack of layers whereby the top layer 9 may act as a protection layer during forming the insulating layer 11 on the side walls and also as a stop layer during the planarizing treatment.

In the examples that follow, as far as possible, for corresponding parts of the memory cells the same reference numbers are used as in the manufacture of the memory cell described before.

Figures 10 to 15 show in diagrammatic cross-sectional views successive stages of manufacturing a semiconductor device with a non-volatile memory comprising a memory $\frac{1}{2}$

20

25

PCT/IB02/02040

cell as in the preceding example with a gate structure 4 with an access gate 19 and a gate structure 3 with a control gate 5 and a charge storage region 6 situated between the control gate and the semiconductor body.

As shown in figure 10 the charge storage region here is formed by a stack 24 of insulating layers provided with trapping centers, here an about 6 nm thick layer of silicon oxide formed on an about 6 nm thick layer of silicon nitride formed on an about 6 nm thick layer of tunnel oxide formed on the surface 2 of the semiconductor body. On this stack the control gate 5 and the top layer 9 are formed. The side walls 10 are provided with the insulating layer 11 and the surface next to the gate-structure 3 with the layer gate oxide.

Then, as shown in figure 11, the conductive layer is deposited, planarized and etched back of which layer the remaining part 16 is shown. The spacer 18 here is formed in a different way as described before. First a relatively thin auxiliary insulating layer 25 is deposited, here an about 10 nm thick layer of silicon oxide, and then a further layer 17 in this example a layer of polycrystalline silicon, the same material as the conductive layer 16. Then the layer 17 is etched anisotropically until the layer 25 on top of the gate structure 3 is exposed and the layer 25 is etched anisotropically until the top layer 9 is exposed. When as shown in figure 13 the remaining part 16 of the conductive layer is etched the spacer 18 is also removed. When the remaining part of the insulating layer 25 is removed the structure as shown in figure 13 is obtained.

When as shown in figure 14 the spacer 21 is formed also a spacer 26 is formed, but a part 27 of the access gate 19 remains exposed. When the silicide regions 23 are formed on the source- and drain regions of the memory cells in the same process step silicide regions 28 are formed on the access gate 19. Said gate thus gets a relatively low electrical resistance.

Figures 16 to 21 show in diagrammatic cross-sectional views successive stages of manufacturing a memory cell with a gate structure 4 with an access gate 19 and a gate structure 3 with a control gate 5 and a charge storage region 6 situated between the control gate and the semiconductor body using a third embodiment of the method according to the invention. In this example as the first one of said gate structures the gate structure 4 with the access gate 19 is formed. Here the about 400 nm thick access gate 19 of polycrystalline silicon is formed on an about 10 nm thick layer of gate oxide 12 and covered by the top layer 9 of silicon nitride.

As shown in figure 17, the gate structure 4 is provided wit an about $30~\mathrm{nm}$ thick insulating layer 11 on its side walls 10, here by thermal oxidation. At the same time, in

20

PCT/IB02/02040

the same process step, next to this structure 4 an about 6 nm thick silicon oxide layer 29 is formed. Some steps later, as shown in figure 18, the conductive layer 13 is deposited. This layer 13 is, as shown in figure 19, planarized whereby the top layer 9 on the gate structure 4 is exposed. The planarized layer 14, is etched back and patterned using the spacer 18 formed on the exposed portions 15 of the gate structure 4 as a mask so as to form the control gate 5 of the gate structure 4 with the control gate 5 and the charge storage region 30 situated between the control gate 5 and the semiconductor body 1.

This method gives the opportunity of realizing a lot of gate structures 4 with control gate 5 and charge storage region between that control gate and the semiconductor body, without using photo resist masks.

In this example the charge storage region between the control gate 5 and the semiconductor body 1 is formed by a layer 30 consisting of a silicon nitride which is deposited on the gate structure 4 before the conductive layer 13 is deposited and the silicon oxide layer 29. After the control gate 5 has been is formed, as shown in figure 20, the lightly doped source- and drain zones are formed, the spacer 21 is formed. Then, as shown in figure 21, the layer 30 as well as the layer of silicon oxide 29 formed on the surface 2 of the semiconductor body 1 are etched using the spacer 21 as a mask, the highly doped source- and drain zones 22 and silicide regions are formed. Using the described method this memory cell can be made easily.

In the next two preferred embodiments of the manufacturing of memory cells, as shown in figures 22 to 23, the gate structure 4 with the access gate 19 on gate oxide 12 is formed, the side walls 10 of this gate structure 4 are covered with an insulating layer 11 and the semiconductor body 1 next to the gate structure 4 with tunnel dielectric layer 7. Then a floating gate on the tunnel dielectric 4 and covered with an inter gate dielectric will be 25 formed next to the gate structure 4, this floating gate having a top surface lower than the gate structure 4 with the access gate 19. Then the conductive layer 13 is deposited, planarized, etched back and patterned using the spacer 18 formed on the exposed portions 25 of the gate structure 4 with the access gate 19 as a mask so as to form the control gate 5 on the inter gate dielectric 8. This method offers the opportunity of realizing a number of simple memory cells.

The first example is described with reference to figures 24 to 30. As shown in figure 24 the gate structure 4 is covered with a further layer 31 of conductive material, here an about 600 nm thick layer of polycrystalline silicon. As shown in figure 13 this further conductive layer 31 is planarized until top layer 9 is exposed. Because the further layer has a PCT/IB02/02040

WO 03/015152

thickness larger than that of the gate structure 4 the planarized further conductive layer 32 has a flat surface 34. Then, as shown in figure 26 the planarized further conductive layer 33 is etched back until portions 35 of the gate structure 4 are exposed. This etching back can be carried out by means of an isotropic etch or anisotropic etch or as a combination of an isotropic etch and an anisotropic etch. The remaining part 36 of the further conductive layer has a thickness of about 100 nm.

The structure as shown in figure 26 the is covered with a layer 37 of an inter gate dielectric her a layer composed made up of a 6 nm thick layer of silicon oxide, a 6 nm thick layer of silicon nitride and a 6 nm thick layer of silicon oxide. Then, as shown in figure 28, the conductive layer is deposited, planarized so as to form the planarized conductive layer 14. The planarized layer 14 then is etched back to form the conductive layer 16. The layer 16 then is patterned using the spacer 18 formed on the exposed portions 15 of the gate structure 4 as a mask so as to form the control gate 5 in the etched back conductive layer 16 as well as the floating gate 6 in the further etched back conductive layer 36.

After the control gate 5 has been is formed, the lightly doped source- and drain zones 20 are formed. Then the spacer 21 is formed and, as shown in figure 30, the highly doped source- and drain zones 22 and silicide regions 23 are formed.

15

20

25

As can be seen in the figure 30 the inter gate dielectric 37 is present between the access gate 19 and the control gate 5 so that the electric coupling between these gates is relatively small.

The second example is described with reference to figures 31 to 36. In the memory cell made using this method the electric coupling between the control gate 5 and access gate 19 as also small and further the floating gate 6 is fully surrounded by the control gate 5 so that the electric coupling between the control gate 5 and the floating gate 6 is relatively large.

This manufacture of the second example starts with the structure as shown in figure 25, where next to the gate structure 4 comprising the access gate 19 the about 100nm thick further conductive layer 36 had been formed. Then, as shown in figure 31, a further spacer 38 is formed and the conductive layer 36 is etched so as to form the floating gate 6 on the tunnel dielectric layer 7 next to the gate structure 4 with the access gate. After removal of the further spacer 38, the so formed floating gate 6 is provided with a layer of an inter gate dielectric 37, the conductive layer is deposited, planarized, whereby the conductive layer 14 is formed. The layer 14 then is etched back to form conductive layer 16. After this the spacer

10

25

PCT/IB02/02040

18 is formed and the conductive layer 14 is patterned using the spacer 14 as a mask so as to form the control gate 5 on the floating gate 6.

After the control gate 5 has been is formed, the lightly doped source- and drain zones 20 are formed. Then the spacer 21 is formed and, as shown in figure 30, the highly doped source- and drain zones 22 and silicide regions 23 are formed.

The further spacer 38 has a width smaller than the width of the spacer 18 so that the floating gate 6 is fully surrounded by the control gate 5. The electrical coupling between both gates then is optimal. Such a small spacer could also be made by depositing a conductive layer followed by an anisotropic etch whereby a small conductive spacer would be left next to the gate structure 4. The method described before however is more reliable.

It will be clear that the spacer 18 as shown in figure 13 after patterning the conductive layer 14 may be removed from the upper portions of the second one of the gate structures. These upper portions form the access gate 19 in figures 9 and 15 or the control gate 5 in the figures 21, 30 and 36. The gates thus exposed after patterning the conductive layer 16 then can be provided with a silicide top layer as shown in figure 15. The same of course is applicable for the top layer 9 formed on the first one of the gate structures.

Preferably the spacer 18 then is formed as shown in figures 11 and 12 in a relatively thin first 25 and a relatively thick second layer 17. During an anisotropic etch both layers are etched until the top of the first one of the gate structures is exposed. The first and second layers are chosen in such a way that the second relatively thick layer can be etched selectively with respect to the relatively thin first layer. When the second relatively thick layer 17 is a layer of the same material as the material of the conductive layer 13 the relatively thick part of the spacer 18 is removed in the same etching process in which the conductive layer 14 is patterned. The thin layer part 25 under the spacer 18 then is used as the mask.

PCT/IB02/02040

CLAIMS:

15

Method of manufacturing a semiconductor device comprising a semiconductor body which is provided at a surface with a non-volatile memory comprising a memory cell with a gate structure with an access gate and a gate structure with a control gate and a charge storage region situated between the control gate and the semiconductor body, in which
 method on the surface of the semiconductor body a first one of said gate structures is formed with side walls extending substantially perpendicular to the surface, a conductive layer is deposited on and next to said first gate-structure, the conductive layer is subjected to a planarizing treatment until the first gate structure is exposed and the so planarized conductive layer is patterned so as to form at least a part of the other gate structure adjoining the first gate structure, characterized in that, to perform said patterning of the planarized conductive layer, the planarized conductive layer is etched back so as to expose an upper portion of the side walls of the first gate structure, a spacer is formed on the exposed upper portion of the side walls of first gate structure and the conductive layer is etched anisotropically using the spacer as a mask.

- 2. Method as claimed in claim 1, characterized in that, as the first one of said gate structures the gate structure with the control gate and the charge storage region situated between the control gate and the semiconductor body is formed, after which the side walls of this gate structure are covered by an insulating layer and the surface of the semiconductor body next to the gate structure with a gate dielectric, the conductive layer is deposited, planarized, etched back and patterned using the spacer formed on the exposed portions of the gate structure as a mask so as to form the gate structure with the access gate.
- 3. Method as claimed in claim 1, characterized in that, as the first one of said gate structures the gate structure with the access gate is formed, after which the side walls of this gate structure are covered by an insulating layer, the conductive layer is deposited, planarized, etched back and patterned using the spacer formed on the exposed portions of the gate structure as a mask so as to form the control gate of the gate structure with the control

PCT/IB02/02040

gate and the charge storage region situated between the control gate and the semiconductror body.

- 4. Method as claimed in claim 3, characterized in that, after the gate structure 5 with the access gate is formed and the side walls of this gate structure are covered with an insulating layer, a charge storage region is formed next to the gate structure in the form of a collection of mutually separated trapping centers, after which the conductive layer is deposited, planarized, etched back and patterned using the spacer formed on the exposed portions of the gate structure with the access gate as a mask so as to form the control gate on 10 the charge storage region.
 - 5. Method as claimed in claim 3, characterized in that, after the gate structure with the access gate is formed and the side walls of this gate structure are covered with an insulating layer, a floating gate on a tunnel dielectric and covered with an inter gate dielectric is formed next to the gate structure, this floating gate having a top surface lower than the gate structure with the access gate, after which the conductive layer is deposited, planarized, etched back and patterned using the spacer formed on the exposed portions of the gate structure with the access gate as a mask so as to form the control gate on the inter gate dielectric.
- 6. Method as claimed in claim 5, characterized in that, for forming the floating gate on the tunnel dielectric next to the gate structure with the access gate, a further layer of conductive material is deposited, planarized, etched back to expose upper portions of side walls of the gate structure with the access gate and covered with a layer of an inter gate
 25 dielectric, the conductive layer is deposited, planarized, etched back and patterned using the spacer formed on the exposed portions of the gate structure with the access gate as a mask so as to form the control gate in the conductive layer as well as the floating gate in the further conductive layer.
- 30 7. Method as claimed in claim 5, characterized in that, for forming the floating gate on the tunnel dielectric next to the gate structure with the access gate, a further layer of conductive material is deposited, planarized, etched back to expose upper portions of side walls of the gate structure with the access gate, after which a further spacer is formed on the exposed upper portions and the further conductive layer is etched using the further spacer as

PCT/IB02/02040

a mask, after which the further spacer is removed and the so formed floating gate is provided with a layer of an inter gate dielectric, the conductive layer is deposited, planarized, etched back and patterned using the spacer formed on the exposed portions of the gate structure with

12

5

8. Method as claimed in one of the preceding claims, characterized in that, before the deposition of the conductive layer on top of the first one of said gate structures an insulating layer is formed which may act as a stop layer during the planarization of he conductive layer.

the access gate as a mask so as to form the control gate on the floating gate.

10

- 9. Method as claimed in one of the preceding claims, characterized in that, after patterning the conductive layer the spacer on the upper portions of the second one of the gate structures is removed.
- 15 10. Method as claimed in claim 9, characterized in that for forming the spacer a relatively thin first and a relatively thick second layer are deposited, after which an anisotropic etch is performed whereby both layer are etched until the top of the first one of the gate structures is exposed, whereby the first and second layer are chosen so the second relatively thick layer can be etched selectively with respect to the relatively thin first layer.

20

11. Method as claimed in claim 10, characterized in that the second relatively thick layer is a layer of the same material as the material of the conductive layer.

FIG. 3


VO 03/015152

1/13

1/13

FIG. 1

FIG. 2



PCT/IB02/02040

3/13




FIG. 7





FIG. 8






FIG. 10

PCT/IB02/02040

5/13




FIG. 11








FIG. 12


WO 03/015152 PCT/IB02/02040

















FIG. 31




FIG. 32





FIG. 33



【国際公開パンフレット(コレクトバージョン)】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization International Bureau



(43) International Publication Date 20 February 2003 (20.02.2003)

PCT

WO 2003/015152 A3

(51) International Patent Classification⁷: H01L 21/336, 29/788, 21/28

Michiel [NL/NL]; Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL). WIDDERSHOVEN, Franciscus, P. [NL/NL]; Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL).

(21) International Application Number: PCT/IB2002/002040

(22) International Filing Date: 4 June 2002 (04.06.2002)

(25) Filing Language:

English

(26) Publication Language:

English

(30) Priority Data: 01203000.3 01203001.1 02076743.0 6 August 2001 (06.08.2001) EP 6 August 2001 (06.08.2001) EP 2 May 2002 (02.05.2002) EP

with international search report


(71) Applicant (for all designated States except US): KONIN-KLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).

(74) Agent: DUIJVESTIJN, Adrianus, J.; Philips Intellectual Property & Standards, Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL).

(81) Designated States (national): JP, KR, US.

(84) Designated States (regional): European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

(88) Date of publication of the international search report: 27 May 2004



【国際調査報告】

	INTERNATIONAL SEARCH REPO	RT	Internat App	lication No	
	INTERNATIONAL GENERALITAEN		PCT/IB 02	/02040	
A. CLASSII IPC 7	RCATION OF SUBJECT MATTER H01L21/336 H01L29/788 H01L21/2	28			
	o International Potenti Classification (IPC) or to both national classific	allon and IPC			
	SEARCHED				
IPC 7	cumentation searched (classification system followed by classification of the followed by classification of	on symbols)			
Documental	tion searched other than minimum documentation to the extent that s	ach documents are inc	lucked in the fields so	arched	
Electronic d	ala base consulted during the international search (name of data ba	se and, where practice	al, search terms used)	
EPO-In	ternal, PAJ				
C. DOCUME	ENTS CONSIDERED TO BE RELEVANT				
Category *	Citation of document, with indication, where appropriate, of the rel	evant passages		Relevant to claim No.	
A	US 5 541 130 A (OGURA SEIKI ET / 30 July 1996 (1996-07-30) the whole document	1-11			
A	EP 0 411 573 A (TOKYO SHIBAURA EL CO) 6 February 1991 (1991-02-06) the whole document	1-11			
Α	PATENT ABSTRACTS OF JAPAN vol. 2000, no. 20, 10 July 2001 (2001-07-10) -& JP 2001 085541 A (HITACHI LTD; DEVICE ENG CO LTD), 30 March 2001 (2001-03-30) abstract	1			
<u> — — — — — — — — — — — — — — — — — — —</u>	ner documents are listed in the continuation of box C.	χ Patent famili	members are listed	in aimes.	
"A" decume consid "E" earlier o filing d "L" docume which i citation "O" docume other :	att which may throw doubts on priority claim(s) or is olied to establish the publication date of another nor other special reason (as specified) ant referring to an onal displayars, use, exhibition or	To lader document published after the intermedical filling date or priority date and root in constitution the agridication but clided founderstand the principle or theory underthing the invention invention. You document of periodical reviewness the cestioned invention invention invention and the constitution of the constitu			
		& document member of the same patent family			
	actual completion of the International search February 2003	Date of malling of 12/02/2	f the international sec 2003	arch report	
	relling address of the ISA	Authorized officer			
reame and n	railing address of the ISA Buropean Paleint Office, P. B. 5618 Palentikan 2 NL – 2220 FV Figuriji TE, Is31-70) 340-2040, Tx. 31 851 epo nl, Fax: (+31-70) 340-2016	Authorized officer Albrecht, C			

Form PCT/ISA/210 (second sheet) (July 1692)

Pakert document Publication Public	INTERNATIO	SMIAI		Internat upplication No			
Glad in seauch report Gette Hember(s) Glatte	INTERNATIO	JNAL		PCT/IB	02/02040		
P 8340095 A 24-12-1996 US 5654917 A 05-08-1997 US 5654917 A 28-10-1997 US 5672892 A 30-09-1997 US 5672892 A 30-09-1997 EP 0411573 A 06-02-1991 JP 2597719 B2 09-04-1997 JP 3062574 A 18-03-1991 EP 0411573 A2 06-02-1991 US 5091882 A 25-02-1992	Patent document dited in search report				Patent family member(s)		
JP 3062574 A 18-03-1991 EP 0411573 A2 06-02-1991 US 5091882 A 25-02-1992	US 5541130	A	30-07-1996	JP US US	834009 565493 568177	15 A 17 A 10 A	24-12-1996 05-08-1997 28-10-1997
JP 2001085541 A 30-03-2001 WO 0120667 A1 22-03-2001	EP 0411573	A	06-02-1991	JP EP	306257 041157	'4 A '3 A2	18-03-1991 06-02-1991
	JP 2001085541	A	30-03-2001	MO	012066	7 A1	22-03-2001
Form PCT/1594/20 (patent tamily servers) (-luly 1880)							

フロントページの続き

(81)指定国 EP(AT,BE,CH,CY,DE,DK,ES,FI,FR,GB,GR,IE,IT,LU,MC,NL,PT,SE,TR),JP,KR,US

(74)代理人 100082991

弁理士 佐藤 泰和

(74)代理人 100096921

弁理士 吉元 弘

(74)代理人 100103263

弁理士 川崎 康

(72)発明者 ミキエル、スロットブーム

オランダ国5656、アーアー、アインドーフェン、プロフ.ホルストラーン、6

(72)発明者 フランシスカス、ピー.ビデルショーベン

オランダ国5656、アーアー、アインドーフェン、プロフ.ホルストラーン、6

F ターム(参考) 5F083 EP02 EP18 EP23 EP33 EP34 EP35 EP36 EP48 EP55 EP63

EP68 ER21 GA09 JA04 JA35 JA53 PR09 PR39

5F101 BA01 BA29 BA36 BA45 BB05 BD07 BD22 BE07 BH13

【要約の続き】

さなメモリセルを実現できる。