

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2011年4月7日(07.04.2011)



PCT



(10) 国際公開番号

WO 2011/040396 A1

(51) 国際特許分類:

H01L 21/318 (2006.01) H01L 27/115 (2006.01)
C23C 16/42 (2006.01) H01L 29/788 (2006.01)
C23C 16/511 (2006.01) H01L 29/792 (2006.01)
H01L 21/8247 (2006.01)

市穂坂町三ツ沢650 東京エレクトロンA
T株式会社内 Yamanashi (JP). 中西 敏雄
(NAKANISHI, Toshio) [JP/JP]; 〒4070192 山梨県
崎市穂坂町三ツ沢650 東京エレクトロン
A T株式会社内 Yamanashi (JP).

(21) 国際出願番号:

PCT/JP2010/066797

(22) 国際出願日:

2010年9月28日(28.09.2010)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願 2009-227640 2009年9月30日(30.09.2009) JP

(71) 出願人(米国を除く全ての指定国について): 東京エレクトロン株式会社(TOKYO ELECTRON LIMITED) [JP/JP]; 〒1076325 東京都港区赤坂五丁目3番1号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人(米国についてのみ): 本多 稔
(HONDA, Minoru) [JP/JP]; 〒4070192 山梨県
崎市穂坂町三ツ沢650 東京エレクトロンA
T株式会社内 Yamanashi (JP). 鴻野 真之
(KOHNO, Masayuki) [JP/JP]; 〒4070192 山梨県
崎市

(74) 代理人: 萩原 康司, 外(HAGIWARA, Yasushi et al.); 〒1620065 東京都新宿区住吉町1-20
角張ビル はづき国際特許事務所 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.


(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ

[続葉有]

(54) Title: METHOD FOR FORMING SILICON NITRIDE FILM, AND METHOD FOR PRODUCING SEMICONDUCTOR MEMORY DEVICE

(54) 発明の名称: 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法

[図1]



(57) Abstract: Disclosed is a method for producing by means of a plasma CVD method a silicon nitride film wherein traps exist in abundance and that is useful as a charge storage layer of a non-volatile semiconductor memory device. A silicon nitride film containing many traps is formed by means of setting the pressure inside a processing vessel within a range of at least 0.1 Pa and no more than 8 Pa and performing plasma CVD using a processing gas containing nitrogen gas and a gas of a compound comprising silicon atoms and chlorine atoms in a plasma CVD device, wherein film generation is performed by generating plasma by introducing microwaves into the processing vessel by means of a planar antenna that has a plurality of holes.

(57) 要約: 【課題】トラップが豊富に存在し、不揮発性半導体メモリ装置の電荷蓄積層として有用な窒化珪素膜をプラズマCVD法により成膜する方法を提供する。【解決手段】複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成して成膜を行うプラズマCVD装置においてシリコン原子と塩素原子からなる化合物のガスと窒素ガスを含む処理ガスを用い、処理容器内の圧力を0.1Pa以上8Pa以下の範囲内に設定してプラズマCVDを行うことにより、多くのトラップを含む窒化珪素膜を成膜する。

WO 2011/040396 A1



(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR,
GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT,
NL, NO, PL, PT, RO, SE, SI, SK, SM, TR), OAPI (BF,
BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE,
SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称：

窒化珪素膜の成膜方法および半導体メモリ装置の製造方法

技術分野

[0001] 本発明は、窒化珪素膜の成膜方法および半導体メモリ装置の製造方法に関する。

背景技術

[0002] 現在、電氣的書換え動作が可能なEEPROM (Electrically Erasable and Programmable ROM) などに代表される不揮発性半導体メモリ装置としては、SONOS (Silicon-Oxide-Nitride-Oxide-Silicon) 型やMONOS (Metal-Oxide-Nitride-Oxide-Silicon) 型と呼ばれる積層構造を有するものがある。これらのタイプの不揮発性半導体メモリ装置では、二酸化珪素膜 (Oxide) に挟まれた1層以上の窒化珪素膜 (Nitride) を電荷蓄積領域として情報の保持が行われる。つまり、上記不揮発性半導体メモリ装置では、半導体基板 (Silicon) とコントロールゲート電極 (SiliconまたはMetal) との間に電圧を印加することによって、電荷蓄積領域の窒化珪素膜に電子を注入してデータを保存したり、窒化珪素膜に蓄積された電子を除去したりして、データの保存と消去の書換えを行っている。不揮発性半導体メモリ装置において、データ書込み特性は電荷蓄積領域である窒化珪素膜への電子の注入のしやすさ、データ保持特性は窒化珪素膜からの電子の抜けやすさと関係しており、特に窒化珪素膜中に存在する電荷捕獲中心 (トラップ) と関係があると考えられる。

[0003] 不揮発性半導体メモリ装置に関する技術として、特許文献1には、窒化珪素膜とトップ酸化膜との界面のトラップ密度を増加させる目的で、これらの膜の中間部分にSiを多く含有する遷移層を設けることが記載されている。

先行技術文献

特許文献

[0004] 特許文献1：特開平5－145078号公報（例えば、段落0015など）

発明の概要

発明が解決しようとする課題

[0005] 近年の半導体装置の高集積化に伴い、不揮発性半導体メモリ装置の素子構造も急速に微細化が進んでいる。不揮発性半導体メモリ装置を微細化するためには、個々の不揮発性半導体メモリ装置において、電荷蓄積層である窒化珪素膜のトラップを増加させ、データ書込み性能を高める必要がある。

[0006] しかしながら、減圧CVD（Chemical Vapor Deposition）法や熱CVD法による成膜方法では、窒化珪素膜の形成過程で膜中のトラップ形成をコントロールすることは技術的に困難であった。プラズマCVD法では、処理容器内の処理圧力を高真空状態（例えば3 Pa以下）に設定してプラズマのイオン性を強めることにより、窒化珪素膜中に多くのトラップを形成することが可能であると考えられるが、処理容器内を高真空状態に維持するためには、高性能の排気装置が必要になることや、高真空状態に耐えうる真空シール技術、耐圧容器が必要になるなど、装置負荷が増大し、コストも高くなるという欠点があった。また、高真空状態では、プラズマエネルギーが高くなるため、処理容器内の部品等へのスパッタリング作用が強くなり、パーティクル等による汚染危険性が増加したり、形成された窒化珪素膜へのダメージ及び成膜におけるステップカバレッジが低下したりするなど、プロセス的な側面でも問題を有していた。

[0007] 本発明は上記実情に鑑みてなされたものであり、その目的は、トラップが豊富に存在し、不揮発性半導体メモリ装置の電荷蓄積層として有用な窒化珪素膜をプラズマCVD法により成膜する方法を提供することである。

課題を解決するための手段

[0008] 本発明に係る窒化珪素膜の成膜方法は、半導体メモリ装置の電荷蓄積層と

して用いられる窒化珪素膜の成膜方法であって、

複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成して成膜を行うプラズマCVD装置において、シリコン原子と塩素原子からなる化合物のガスと窒素ガスを含む処理ガスを用い、前記処理容器内の圧力を0.1 Pa以上8 Pa以下の範囲内に設定してプラズマCVDを行う。

[0009] 本発明に係る窒化珪素膜の成膜方法において、前記シリコン原子と塩素原子からなる化合物が、テトラクロロシラン (SiCl_4) またはヘキサクロロジシラン (Si_2Cl_6) であることが好ましい。この場合、全処理ガスに対する前記テトラクロロシラン (SiCl_4) またはヘキサクロロジシラン (Si_2Cl_6) のガスの流量比率が、0.03%以上15%以下の範囲内であることが好ましい。

[0010] また、本発明に係る窒化珪素膜の成膜方法において、全処理ガスに対する前記窒素ガスの流量比率が、5%以上99%以下の範囲内であることが好ましい。

[0011] また、本発明に係る窒化珪素膜の成膜方法において、前記窒化珪素膜は、二次イオン質量分析 (SIMS) によって測定される水素原子の濃度が $9 \times 10^{20} \text{ atoms/cm}^3$ 以下であることが好ましい。

[0012] また、本発明の半導体メモリ装置の製造方法は、シリコン層上に、トンネル酸化膜、電荷蓄積層としての窒化珪素膜、ブロック酸化珪素膜およびコントロールゲート電極が形成されてなる半導体メモリ装置の製造方法であって、

前記電荷蓄積層としての窒化珪素膜を、複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成して成膜を行うプラズマCVD装置において、シリコン原子と塩素原子からなる化合物のガスと窒素ガスを含む処理ガスを用い、前記処理容器内の圧力を0.1 Pa以上8 Pa以下の範囲内に設定してプラズマCVDを行うことによって成膜する。

発明の効果

[0013] 本発明の窒化珪素膜の成膜方法によれば、プラズマCVD装置においてシリコン原子と塩素原子からなる化合物のガスと窒素ガスを含む処理ガスを用い、処理容器内の圧力を0.1 Pa以上8 Pa以下の範囲内に設定してプラズマCVDを行うことにより、膜中のH含量が少なく、かつ多くのトラップを有する窒化珪素膜を成膜することができる。この窒化珪素膜を電荷蓄積層として使用することにより、データ書き込み特性およびデータ保持特性に優れた半導体メモリ装置を提供できる。

図面の簡単な説明

[0014] [図1]窒化珪素膜の形成に適したプラズマCVD装置の一例を示す概略断面図である。

[図2]平面アンテナの構造を示す図面である。

[図3]制御部の構成を示す説明図である。

[図4]本発明の窒化珪素膜の形成方法の工程例を示す図面である。

[図5]SIMS測定の結果を示すグラフである。

[図6]FT-IR測定の結果を示すグラフである。

[図7]SONOS構造の試験用デバイスの構成図である。

[図8]書き込み特性の原料ガス種依存性の試験結果を示すグラフである。

[図9]データ保持特性の原料ガス種依存性の試験結果を示すグラフである。

[図10]データ保持特性へのプリコート膜の影響の試験結果を示すグラフである。

[図11]データ保持特性と膜中の水素含量との関係を示すグラフである。

[図12]データ書き込み特性の成膜圧力依存性の試験結果を示すグラフである。

[図13]TANOS構造の試験用デバイスの構成図である。

[図14]信頼性試験の結果を示すグラフである。

[図15]プラズマCVDの処理圧力と窒化珪素膜の屈折率との関係を示すグラフである。

[図16]ラズマCVDのマイクロ波パワーと窒化珪素膜の屈折率との関係を示

すグ ラフである。

[図17] プラズマCVDの N_2 流量と窒化珪素膜の屈折率との関係を示すグラフである。

[図18] 本発明方法を適用可能な半導体メモリ装置の概略構成を示す図面である。

符号の説明

[0015] 1…処理容器、2…載置台、3…支持部材、5…ヒータ、12…排気管、14…ガス導入部、14a…第1のガス導入部、14b…第2のガス導入部、16…搬入出口、17…ゲートバルブ、18…ガス供給装置、19a…窒素ガス供給源、19b…Si含有ガス供給源、19c…不活性ガス供給源、19d…クリーニングガス供給源、24…排気装置、27…マイクロ波導入機構、28…透過板、29…シール部材、31…平面アンテナ、32…マイクロ波放射孔、37…導波管、39…マイクロ波発生装置、50…制御部、100…プラズマCVD装置、W…半導体ウエハ（基板）

発明を実施するための最良の形態

[0016] 以下、本発明の一実施の形態について図面を参照して詳細に説明する。図1は、本発明の窒化珪素膜の形成に利用可能なプラズマCVD装置100の概略構成を模式的に示す断面図である。

[0017] プラズマCVD装置100は、複数のスロット状の孔を有する平面アンテナ、特にRLSA（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）にて処理容器内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るRLSAマイクロ波プラズマ処理装置として構成されている。プラズマCVD装置100では、 $1 \times 10^{10} \sim 5 \times 10^{12} / \text{cm}^3$ のプラズマ密度で、かつ0.7～2 eVの低電子温度を有するプラズマによる処理が可能である。従って、プラズマCVD装置100は、各種半導体装置の製造過程においてプラズマCVDによる窒化珪素膜の成膜の目的で好適に利用できる。

[0018] プラズマCVD装置100は、主要な構成として、気密に構成された処理

容器 1 と、処理容器 1 内にガスを供給するガス供給装置 18 と、このガス供給装置 18 に接続するガス導入部 14 と、処理容器 1 内を減圧排気するための排気機構としての排気装置 24 と、処理容器 1 の上部に設けられ、処理容器 1 内にマイクロ波を導入するマイクロ波導入機構 27 と、これらプラズマ CVD 装置 100 の各構成部を制御する制御部 50 と、を備えている。なお、ガス供給装置 18 は、プラズマ CVD 装置 100 の構成部分には含めずに、外部のガス供給装置をガス導入部 14 に接続して使用する構成としてもよい。

- [0019] 処理容器 1 は、接地された略円筒状の容器により形成されている。なお、処理容器 1 は角筒形状の容器により形成してもよい。処理容器 1 は、アルミニウム等の材質からなる底壁 1a と側壁 1b とを有している。
- [0020] 処理容器 1 の内部には、被処理体である半導体ウエハ（以下、単に「ウエハ」と記す）W を水平に支持するための載置台 2 が設けられている。載置台 2 は、熱伝導性の高い材質例えば AlN 等のセラミックスにより構成されている。この載置台 2 は、排気室 11 の底部中央から上方に延びる円筒状の支持部材 3 により支持されている。支持部材 3 は、例えば AlN 等のセラミックスにより構成されている。
- [0021] また、載置台 2 には、その外縁部をカバーし、ウエハ W をガイドするためのカバーリング 4 が設けられている。このカバーリング 4 は、例えば石英、AlN、 Al_2O_3 、SiN 等の材質で構成された環状部材である。
- [0022] また、載置台 2 には、温度調節機構としての抵抗加熱型のヒータ 5 が埋め込まれている。このヒータ 5 は、ヒータ電源 5a から給電されることにより載置台 2 を加熱して、その熱で被処理基板であるウエハ W を均一に加熱する。
- [0023] また、載置台 2 には、熱電対（TC）6 が配備されている。この熱電対 6 により、温度計測を行うことにより、ウエハ W の加熱温度を例えば室温から 900℃までの範囲で制御可能となっている。
- [0024] また、載置台 2 には、ウエハ W を支持して昇降させるためのウエハ支持ピ

ン（図示せず）を有している。各ウエハ支持ピンは、載置台 2 の表面に対して突没可能に設けられている。

[0025] 処理容器 1 の底壁 1 a の略中央部には、円形の開口部 1 0 が形成されている。底壁 1 a にはこの開口部 1 0 と連通し、下方に向けて突出する排気室 1 1 が連設されている。この排気室 1 1 には、排気管 1 2 が接続されており、この排気管 1 2 を介して排気装置 2 4 に接続されている。

[0026] 処理容器 1 を形成する側壁 1 b の上端には、処理容器 1 を開閉させる蓋体（リッド）としての機能を有するプレート 1 3 が配置されている。プレート 1 3 は開口を有しており、プレート 1 3 の内周部は、内側（処理容器内空間）へ向けて突出し、環状の支持部 1 3 a を形成している。

[0027] プレート 1 3 には、第 1 のガス導入孔を有する環状の第 1 のガス導入部 1 4 a が設けられている。また、処理容器 1 の側壁 1 b には、第 2 のガス導入孔を有する環状の第 2 のガス導入部 1 4 b が設けられている。つまり、第 1 のガス導入部 1 4 a および第 2 のガス導入部 1 4 b は、上下 2 段に設けられ、ガス導入部 1 4 を構成している。第 1 のガス導入部 1 4 a および第 2 のガス導入部 1 4 b は処理ガスを供給するガス供給装置 1 8 に接続されている。なお、第 1 のガス導入部 1 4 a および第 2 のガス導入部 1 4 b はノズル状またはシャワーヘッド状に設けてもよい。また、第 1 のガス導入部 1 4 a および第 2 のガス導入部 1 4 b を単一のシャワーヘッドに設けてもよい。

[0028] また、処理容器 1 の側壁 1 b には、プラズマ CVD 装置 1 0 0 と、これに隣接する搬送室（図示せず）との間で、ウエハ W の搬入出を行うための搬入出口 1 6 と、この搬入出口 1 6 を開閉するゲートバルブ 1 7 とが設けられている。

[0029] ガス供給装置 1 8 は、ガス供給源（例えば、窒素ガス供給源 1 9 a、シリコン（Si）含有ガス供給源 1 9 b、不活性ガス供給源 1 9 c およびクリーニングガス供給源 1 9 d）と、配管（例えば、ガスライン 2 0 a、2 0 b、2 0 c、2 0 d）と、流量制御装置（例えば、マスフローコントローラ 2 1 a、2 1 b、2 1 c、2 0 d）と、バルブ（例えば、開閉バルブ 2 2 a、2

2 b、2 2 c、2 2 d) とを有している。窒素ガス供給源 1 9 a は、上段の第 1 のガス導入部 1 4 a に接続されている。また、S i 含有ガス供給源 1 9 b、不活性ガス供給源 1 9 c およびクリーニングガス供給源 1 9 d は、下段の第 2 のガス導入部 1 4 b に接続されている。クリーニングガス供給源 1 9 d は、処理容器 1 内に付着した不必要な膜をクリーニングする際に使用される。なお、ガス供給装置 1 8 は、上記以外の図示しないガス供給源として、例えば処理容器 1 内の雰囲気置換の際に用いるパージガス供給源等を有する。

[0030] 本発明では、シリコン (S i) 含有ガスとして、シリコン原子と塩素原子からなる化合物のガス、例えばテトラクロロシラン (SiCl_4) またはヘキサクロロジシラン (Si_2Cl_6) などの $\text{Si}_n\text{Cl}_{2n+2}$ を用いる。また、成膜原料として、シリコン (S i) 含有ガスとともに窒素ガス (N_2) を用いる。 SiCl_4 、 Si_2Cl_6 および N_2 は、原料ガス分子中に水素を含有しないため、本発明において好ましく使用できる。さらに、不活性ガスとしては、例えば希ガスを用いることができる。希ガスは、プラズマ励起用ガスとして安定したプラズマの生成に役立つものであり、例えば Ar ガス、Kr ガス、Xe ガス、He ガスなどを用いることができる。特にコスト的、工業的には Ar ガスが好ましい。

[0031] N_2 ガスは、ガス供給装置 1 8 の窒素ガス供給源 1 9 a から、ガスライン 2 0 a を介して第 1 のガス導入部 1 4 a に至り、第 1 のガス導入部 1 4 a のガス導入孔 (図示せず) から処理容器 1 内に導入される。一方、S i 含有ガス、不活性ガスおよびクリーニングガスは、S i 含有ガス供給源 1 9 b、不活性ガス供給源 1 9 c およびクリーニングガス供給源 1 9 d から、それぞれガスライン 2 0 b、2 0 c、2 0 d を介して第 2 のガス導入部 1 4 b に至り、第 2 のガス導入部 1 4 b のガス導入孔 (図示せず) から処理容器 1 内に導入される。各ガス供給源に接続する各々のガスライン 2 0 a ~ 2 0 d には、マスフローコントローラ 2 1 a ~ 2 1 d およびその前後の開閉バルブ 2 2 a ~ 2 2 d が設けられている。このようなガス供給装置 1 8 の構成により、供給

されるガスの切替えや流量等の制御が出来るようになっている。なお、Arガスなどのプラズマ励起用の希ガスは任意のガスであり、必ずしも成膜原料ガス（Si含有ガス、N₂ガス）と同時に供給する必要はないが、プラズマを安定化させる観点から添加することが好ましい。特に、Arガスを、SiCl₄ガスを処理容器内に安定して供給するためのキャリアガスとして用いてもよい。

[0032] 排気装置24は、ターボ分子ポンプなどの真空ポンプ（図示省略）を備えている。前記のように、排気装置24は、排気管12に接続されていて、この排気管12が処理容器1の排気室11に接続されている。この排気装置24を作動させることにより、処理容器1内のガスは、排気室11の空間11a内へ均一に流れ、さらに空間11aから排気管12を介して外部へ排気される。これにより、処理容器1内を、例えば0.133Paまで高速に減圧することが可能となっている。

[0033] 次に、マイクロ波導入機構27の構成について説明する。マイクロ波導入機構27は、主要な構成として、透過板28、平面アンテナ31、遅波材33、カバー34、導波管37およびマイクロ波発生装置39を備えている。

[0034] マイクロ波を透過する透過板28は、プレート13において内周側に張り出した支持部13a上に配備されている。透過板28は、誘電体、例えば石英やAl₂O₃、AlN等のセラミックスから構成されている。この透過板28と支持部13aとの間は、シール部材29を介して気密にシールされている。したがって、処理容器1内は気密に保持される。

[0035] 平面アンテナ31は、透過板28の上方において、載置台2と対向するように設けられている。平面アンテナ31は、円板状をなしている。なお、平面アンテナ31の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ31は、プレート13の上端に係止されている。

[0036] 平面アンテナ31は、例えば表面が金または銀メッキされた銅板、ニッケル板、SUS板またはアルミニウム板から構成されている。平面アンテナ31は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔32を有

している。マイクロ波放射孔 3 2 は、所定のパターンで平面アンテナ 3 1 を貫通して形成されている。

[0037] 個々のマイクロ波放射孔 3 2 は、例えば図 2 に示すように、細長い長方形状（スロット状）をなし、隣接する 2 つのマイクロ波放射孔が対をなしている。そして、典型的には隣接するマイクロ波放射孔 3 2 が「L」または「V」字状に配置されている。また、このように所定の形状に組み合わせて配置されたマイクロ波放射孔 3 2 は、さらに全体として同心円状に配置されている。

[0038] マイクロ波放射孔 3 2 の長さや配列間隔は、マイクロ波の波長（ λ_g ）に応じて決定される。例えば、マイクロ波放射孔 3 2 の間隔は、 $\lambda_g/4$ から λ_g となるように配置される。図 2 においては、同心円状に形成された隣接するマイクロ波放射孔 3 2 どうしの間隔を Δr で示している。なお、マイクロ波放射孔 3 2 の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔 3 2 の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。

[0039] 平面アンテナ 3 1 の上面には、真空よりも大きい誘電率を有する遅波材 3 3 が設けられている。この遅波材 3 3 は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。

[0040] なお、平面アンテナ 3 1 と透過板 2 8 との間、また、遅波材 3 3 と平面アンテナ 3 1 との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。

[0041] 処理容器 1 の上部には、これら平面アンテナ 3 1 および遅波材 3 3 を覆うように、カバー 3 4 が設けられている。カバー 3 4 は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。プレート 1 3 の上端とカバー 3 4 とは、シール部材 3 5 によりシールされている。カバー 3 4 の内部には、冷却水流路 3 4 a が形成されている。この冷却水流路 3 4 a に冷却水を通流させることにより、カバー 3 4、遅波材 3 3、平面アンテナ 3 1

および透過板 28 を冷却できるようになっている。なお、カバー 34 は接地されている。

[0042] カバー 34 の上壁（天井部）の中央には、開口部 36 が形成されており、この開口部 36 には導波管 37 が接続されている。導波管 37 の他端側は、マッチング回路 38 を介してマイクロ波を発生するマイクロ波発生装置 39 が接続されている。

[0043] 導波管 37 は、上記カバー 34 の開口部 36 から上方へ延出する断面円形状の同軸導波管 37 a と、この同軸導波管 37 a の上端部に接続された水平方向に延びる矩形導波管 37 b とを有している。

[0044] 同軸導波管 37 a の中心には内導体 41 が延在している。この内導体 41 は、その下端部において平面アンテナ 31 の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管 37 a の内導体 41 を介して平面アンテナ 31 へ放射状に効率よく均一に伝播される。

[0045] 以上のような構成のマイクロ波導入機構 27 により、マイクロ波発生装置 39 で発生したマイクロ波が導波管 37 を介して平面アンテナ 31 へ伝搬され、さらに透過板 28 を介して処理容器 1 内に導入されるようになっている。なお、マイクロ波の周波数としては、例えば 2.45 GHz が好ましく用いられ、他に、8.35 GHz、1.98 GHz 等を用いることもできる。

[0046] プラズマ CVD 装置 100 の各構成部は、制御部 50 に接続されて制御される構成となっている。制御部 50 は、コンピュータを有しており、例えば図 3 に示したように、CPU を備えたプロセスコントローラ 51 と、このプロセスコントローラ 51 に接続されたユーザーインターフェース 52 および記憶部 53 を備えている。プロセスコントローラ 51 は、プラズマ CVD 装置 100 において、例えば温度、圧力、ガス流量、マイクロ波出力などのプロセス条件に関係する各構成部（例えば、ヒータ電源 5a、ガス供給装置 18、排気装置 24、マイクロ波発生装置 39 など）を統括して制御する制御手段である。

[0047] ユーザーインターフェース 52 は、工程管理者がプラズマ CVD 装置 100

0を管理するためにコマンドの入力操作等を行うキーボードや、プラズマCVD装置100の稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部53には、プラズマCVD装置100で実行される各種処理をプロセスコントローラ51の制御にて実現するための制御プログラム（ソフトウェア）や処理条件データ等が記録されたレシピが保存されている。

[0048] そして、必要に応じて、ユーザーインターフェース52からの指示等にて任意のレシピを記憶部53から呼び出してプロセスコントローラ51に実行させることで、プロセスコントローラ51の制御下、プラズマCVD装置100の処理容器1内で所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD-ROM、ハードディスク、フレキシブルディスク、フラッシュメモリ、DVD、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。

[0049] 次に、RLSA方式のプラズマCVD装置100を用いたプラズマCVD法による窒化珪素膜の堆積処理について説明する。まず、ゲートバルブ17を開にして搬入出口16からウエハWを処理容器1内に搬入し、載置台2上に載置して加熱する。次に、処理容器1内を減圧排気しながら、ガス供給装置18の窒素ガス供給源19a、Si含有ガス供給源19bおよび不活性ガス供給源19cから、例えば窒素ガス、SiCl₄ガスおよび必要に応じてArガスを所定の流量でそれぞれ第1及び第2のガス導入部14a, 14bを介して処理容器1内に導入する。そして、処理容器1内を所定の圧力に設定する。このときの条件については後述する。

[0050] 次に、マイクロ波発生装置39で発生させた所定周波数例えば2.45GHzのマイクロ波を、マッチング回路38を介して導波管37に導く。導波管37に導かれたマイクロ波は、矩形導波管37bおよび同軸導波管37aを順次通過し、内導体41を介して平面アンテナ31に供給される。マイクロ波は、同軸導波管37aから平面アンテナ31に向けて放射状に伝搬して

いく。そして、マイクロ波は、平面アンテナ 31 のスロット状のマイクロ波放射孔 32 から透過板 28 を介して処理容器 1 内におけるウエハ W の上方空間に放射される。

[0051] 平面アンテナ 31 から透過板 28 を透過して処理容器 1 に放射されたマイクロ波により、処理容器 1 内で電磁界が形成され、窒素ガス、 SiCl_4 ガス、 Ar ガスがそれぞれプラズマ化する。そして、プラズマ中で原料ガスの解離が効率的に進み、 SiCl_3 、 N などの活性種（イオン、ラジカル等）の反応によって、窒化珪素（ SiN ；ここで、 Si と N との組成比は必ずしも化学量論的に決定されず、成膜条件により異なる値をとる。以下、同様である）の薄膜が堆積される。

[0052] 以上の条件は、制御部 50 の記憶部 53 にレシピとして保存されている。そして、プロセスコントローラ 51 がそのレシピを読み出してプラズマ CVD 装置 100 の各構成部例えばヒータ電源 5a、ガス供給装置 18、排気装置 24、マイクロ波発生装置 39 などへ制御信号を送出することにより、所望の条件でのプラズマ CVD 処理が実現する。

[0053] 図 4 は、プラズマ CVD 装置 100 において行われる窒化珪素膜の製造工程を示した工程図である。図 4 (a) に示したように、任意の下地層（例えば、 SiO_2 膜 60）の上に、プラズマ CVD 装置 100 を使用して、例えば SiCl_4/N_2 ガスプラズマによりプラズマ CVD 処理を行う。このプラズマ CVD 処理では、 SiCl_4 ガスと窒素ガスを含む成膜ガスを用い、以下の条件で行う。なお、以降の説明は SiCl_4 を例に挙げるが、 Si 含有ガスとして Si_2Cl_6 などの $\text{Si}_n\text{Cl}_{2n+2}$ を使用する場合も同様に適用できる。

[0054] 処理圧力は、0.1 Pa 以上 8 Pa 以下の範囲内に設定することが好ましく、0.1 Pa 以上 6.5 Pa 以下の範囲内がより好ましく、更に 0.1 Pa 以上 5.5 Pa 以下が望ましい。処理圧力は、低いほどよく、上記範囲の下限值 0.1 Pa は、装置上の制約（高真空度の限界）に基づき設定した値である。処理圧力が 8 Pa を超えると、 SiCl_4 ガスの解離が進まず、十分な成膜が出来ないため好ましくない。



- [0055] また、合計処理ガス流量に対して、 SiCl_4 ガスの流量比（ SiCl_4 ガス／合計処理ガス流量の百分率）を0.03%以上15%以下とすることが好ましく、0.03%以上1%以下とすることがより好ましい。なお、 SiCl_4 ガスの流量は、0.5mL/min（sccm）以上10mL/min（sccm）以下に設定することが好ましく、0.5mL/min（sccm）以上2mL/min（sccm）以下に設定することがより好ましい。
- [0056] また、合計処理ガス流量に対して、窒素ガス流量の比（ N_2 ガス／合計処理ガス流量の百分率）を5%以上99%以下とすることが好ましく、40%以上99%以下とすることがより好ましい。なお、窒素ガスの流量は、100mL/min（sccm）以上1000mL/min（sccm）以下に設定することが好ましく、300mL/min（sccm）以上600mL/min（sccm）以下に設定することがより好ましい。
- [0057] また、合計処理ガス流量に対して、Arガスの流量比（例えばArガス／合計処理ガス流量の百分率）を0%（添加せず）以上90%以下とすることが好ましく、0%以上60%以下とすることがより好ましい。なお、不活性ガスの流量は、0mL/min（sccm）以上1000mL/min（sccm）以下に設定することが好ましく、0mL/min（sccm）以上200mL/min（sccm）以下に設定することがより好ましい。
- [0058] また、プラズマCVD処理の温度は、載置台2の温度を300℃以上、好ましくは400℃以上600℃以下の範囲内に設定すればよい。
- [0059] また、プラズマCVD装置100におけるマイクロ波出力は、透過板28の面積あたりのパワー密度として0.25～2.56W/cm²の範囲内とすることが好ましい。マイクロ波出力は、例えば500～5000Wの範囲内から目的に応じて上記範囲内のパワー密度になるように選択することができる。
- [0060] 上記プラズマCVDによって、図4（b）に示したように、窒化珪素膜（ SiN 膜）70を堆積することができる。プラズマCVD装置100を使用して上記条件でプラズマCVDを行うことにより、例えば2nm～300nm

mの範囲内、好ましくは2 nm～50 nmの範囲内の膜厚で窒化珪素膜を高い成膜レートで形成できるとともに、ステップカバレージも80～100%と良好な成膜が可能である。

[0061] 以上のようにして得られる窒化珪素膜70は、成膜原料由来の水素原子（H）を含有せず、膜中に多くのトラップを有している。従って、例えば、窒化珪素膜70を半導体メモリ装置の電荷蓄積層として用いることによって、優れた書き込み特性とデータ保持特性が得られる。

[0062] <作用>

本発明の窒化珪素膜の形成方法では、成膜原料として、 SiCl_4 と窒素ガスを用いることによって、成膜原料由来の水素原子（H）を実質的に含有しない窒化珪素膜を形成するとともに、膜中に多くのトラップを形成することができる。本発明で使用する SiCl_4 ガスは、プラズマ中では、以下のi)～iv)に示す段階を踏んで解離反応が進行するものと考えられている。



[ここで、Clはイオンを意味する]

[0063] 電子温度が高いプラズマ中では、プラズマの高いエネルギーにより、上記i)～iv)に示した解離反応が進みやすく、 SiCl_4 分子がばらばらになって高解離状態となりやすい。そのため、 SiCl_4 分子から、エッチング作用を持つ活性種であるClイオン等のエッチャントが多量に生成してエッチング作用を生じ、膜を堆積させることが出来なかった。そのため、 SiCl_4 ガスは、これまで工業的規模で実施されるプラズマCVDの成膜原料として使用されたことはなかった。従って、プラズマ生成条件としては、 SiCl_3 が多く生成されて SiCl_3 とNとの反応で SiN が形成されることが、遊離のClイオンが少なくなり、ダメージも低減できるため好ましい。

[0064] 本発明方法で使用するプラズマCVD装置100は、複数のスロット（マ

マイクロ波放射孔 32) を有する平面アンテナ 31 により処理容器 1 内にマイクロ波を導入してプラズマを生成する構成によって、低電子温度のプラズマを形成できる。そのため、プラズマ CVD 装置 100 を用い、処理圧力と、処理ガスの流量を上記範囲に制御することによって、成膜原料として SiCl_4 ガスを用いても高解離状態が抑制される。すなわち、低電子温度・低エネルギーのプラズマによって SiCl_4 分子の解離が、上記 i) または ii) の段階まで抑制され、成膜に悪影響を与える上記エッチャントの形成を抑制することができる。よって、 SiCl_4 ガスを原料とするプラズマ CVD によって、水素を実質的に含有しない窒化珪素膜を形成することが可能になった。

[0065] また、 SiCl_4 と窒素ガスを用い、プラズマ CVD 装置 100 での処理圧力と、処理ガスの流量を上記範囲に制御することによって得られた水素を実質的に含有しない窒化珪素膜を、半導体メモリ装置の電荷蓄積層として用いることによって、優れた書き込み特性とデータ保持特性が得られる理由は未だ解明途中であるが、以下のように考えれば合理的な説明が可能である。すなわち、窒化珪素膜中に成膜原料由来の水素が多量に混入した場合、半導体メモリ装置の製造工程中で各種熱処理が行われることにより、水素が膜中から脱離する。その結果、窒化珪素膜中に含まれていた（脱離した）水素に対応して、膜中に非常に浅い準位が形成される。このような浅い準位が形成された窒化珪素膜を半導体メモリ装置の電荷蓄積層として用いると、以下のような作用を生じる。例えば、書き込み時には、窒化珪素膜中のトラップに捕獲されるべき電荷が、水素の脱離によって生じた浅い準位を介してリークしてしまうため、書き込み特性が低下する。また、データ保持時には、上記と同様に、トラップに捕獲された電荷が浅い準位を介してリークしてしまうため、データ保持特性が低下してしまう。これに対し、プラズマ CVD 装置 100 によって得られた水素を実質的に含有しない窒化珪素膜を半導体メモリ装置の電荷蓄積層として用いると、水素の脱離による浅い準位が存在しないため、安定して高い書き込み特性とデータ保持特性が得られるものと考えられる。

[0066] また、プラズマ CVD 装置 100 は、低電子温度のプラズマによって成膜

原料ガスの解離がマイルドに進行するので、窒化珪素膜の堆積速度（成膜レート）をコントロールしやすいという特長がある。従って、例えば2 nm程度の薄膜から300 nm程度の比較的厚い膜厚まで、膜厚をコントロールしつつ成膜を行うことができる。

[0067] 次に、本発明の基礎となった実験データについて説明する。ここでは、プラズマCVD装置100において、成膜原料ガスとして SiCl_4 ガスおよび N_2 ガスを使用し、下記の条件でシリコン基板上に50 nmの膜厚で窒化珪素膜を形成した。この窒化珪素膜について、二次イオン質量分析（RBS-SIMS）によって膜中に含まれる水素、窒素、シリコンの各原子の濃度を測定した。その結果を図5に示した。

[0068] また、比較のため、成膜原料ガスとして、 SiCl_4 に替えてジシラン（ Si_2H_6 ）を用いた以外は、同様の条件でプラズマCVDを行って形成した窒化珪素膜、並びに、下記条件のLPCVD（減圧CVD）によって形成した窒化珪素膜についても、同様にSIMSによる測定を行った。

[0069] [プラズマCVD条件]

処理温度（載置台）：400℃

マイクロ波パワー：3 kW（パワー密度1.53 W/cm²；透過板面積あたり）

処理圧力；2.7 Pa

SiCl_4 流量（または Si_2H_6 流量）；1 mL/min（sccm）

N_2 ガス流量；450 mL/min（sccm）

Arガス流量；40 mL/min（sccm）

[0070] [LPCVD条件]

処理温度：780℃

処理圧力；133 Pa

SiH_2Cl_2 ガス+ NH_3 ガス；100+1000 mL/min（sccm）

[0071] SIMSの測定は、以下の条件で実施した。

使用装置：ATOMIKA 4500型（ATOMIKA社製）二次イオン質量分析装置

一次イオン条件：Cs⁺、1 keV、約20 nA

照射領域：約350×490 μm

分析領域：約65×92 μm

二次イオン極性：負

帯電補正：有

[0072] なお、SIMS結果における水素原子量は、RBS/HR-ERDA（High Resolution Elastic Recoil Detection Analysis）で定量した標準サンプルのH濃度（ $6.6 \times 10^{21} \text{ atoms/cm}^3$ ）で算出した相対感度係数（RSF）を用いてHの二次イオン強度を原子濃度に換算したものである（RBS-SIMS測定法）。

[0073] 図5（a）は本発明方法によりSiCl₄+N₂を用いて成膜した窒化珪素膜、同（b）はLPCVDによる窒化珪素膜、同（c）はSi₂H₆+N₂を原料とした窒化珪素膜の測定結果を示している。図5（a）より、本発明方法で形成したSiN膜は、膜中に含まれる水素原子の濃度が $2 \times 10^{20} \text{ atoms/cm}^3$ であり、SIMS-RBS測定機器の検出限界レベルであった。一方、LPCVD、Si₂H₆+N₂で形成したSiN膜は、膜中に含まれる水素原子の濃度が、それぞれ $2 \times 10^{21} \text{ atoms/cm}^3$ 以上、 $1 \times 10^{22} \text{ atoms/cm}^3$ 以上であった。この結果から、本発明方法で得られるSiN膜は、従来方法で形成されたSiN膜と異なり、膜中に含まれる水素が検出出来ないレベルまで低減されていることが確認できた。つまり、本発明方法によって、水素原子が $9.9 \times 10^{20} \text{ atoms/cm}^3$ 以下のSiN膜を形成することが出来た。

[0074] また、上記SiCl₄+N₂を原料とした窒化珪素膜（本発明）、LPCVDによる窒化珪素膜、Si₂H₆+N₂を原料とした窒化珪素膜について、フーリエ変換赤外分光光度計（FT-IR）による測定を行った。その結果を図6（a）、（b）に示した。なお、図6（b）は、図6（a）の要部拡大図

である。LPCVDによる窒化珪素膜と、 $\text{Si}_2\text{H}_6 + \text{N}_2$ を原料とした窒化珪素膜では、波数3300 [1/cm] 付近にN-H結合に固有のピークが検出されたが、 $\text{SiCl}_4 + \text{N}_2$ を原料とした本発明の窒化珪素膜では、上記ピークが検出されなかった。この結果から、 $\text{SiCl}_4 + \text{N}_2$ を原料とした本発明の窒化珪素膜は、膜中のN-H結合がFT-IR分析では検出出来ない低レベルであることが確認された。

[0075] 次に、本発明方法によって成膜した窒化珪素膜を半導体メモリ装置の電荷蓄積層として用いる場合の電気的特性について試験を行った。まず、図7に示したようなSONOS構造の試験用デバイスを作成した。図7における符号60は SiO_2 膜、符号70は窒化珪素(SiN)膜、符号80はブロック SiO_2 膜、符号90aは、単結晶シリコンからなるSi基板、符号90bは多結晶シリコン膜であり、 SiN 膜70が電荷蓄積層、多結晶シリコン膜90bがコントロールゲート電極として機能する。この試験では、シリコン基板90aを接地電位として、多結晶シリコン膜90bに所定範囲で電圧を変化させて印加した(フォワード)後、逆向きに変化させて印加し(リバース)、この往復の電圧印加過程におけるキャパシタンスを計測し、フォワードとリバースの各CVカーブ(ヒステリシス曲線)から、 ΔV_{fb} (V_{fb} ヒステリシス)を求めた。往復の電圧印加でCVカーブが変化することとは、電圧印加によって SiN 膜70中に正孔(ホール)がトラップされた結果、その電荷を打ち消すために電圧の変化が生じたものであり、 V_{fb} ヒステリシスが大きいほど、 SiN 膜70中にトラップが多く、書き込み特性に優れていることを示している。本試験では、図7の試験用デバイスに、4~6Vの範囲の電圧を印加して ΔV_{fb} を計測し、データ書き込み特性を評価した。

[0076] 試験例1：書き込み特性の原料ガス種依存性評価

図7に示したSONOS構造の試験用デバイスの SiN 膜70として、Si含有ガスの種類を変えて成膜した窒化珪素膜を適用し、データ書き込み特性を評価した。Si含有ガスとしては、 SiCl_4 、 SiH_2Cl_2 およびSi

Si_2H_6 を用いた。成膜条件は、以下のとおりである。

[0077] プラズマCVD条件：

図1に示したものと同様の構成のプラズマCVD装置100を用いた。

Arガス流量；40 mL/min (sccm)

N₂ガス流量；450 mL/min (sccm)

Si含有ガス流量；1 mL/min (sccm)

処理圧力；2.7 Pa

処理温度（載置台）；500°C

マイクロ波パワー；3 kW（出力密度0.25~0.56 W/cm²；透過板面積あたり）

処理時間；300秒

[0078] 図8に、上記各条件で成膜された窒化珪素膜への書き込み特性を示す ΔV_{fb} の測定結果を示した。なお、図8の横軸はデータ書き込み時間であり、目盛の「1E-n」、「1E+n」（nは数字）等は、それぞれ「 1×10^{-n} 」、「 1×10^n 」を意味する（図5、図12、図14も同様である）。

[0079] Si含有ガスとして SiCl_4 を用いることによって、 SiH_2Cl_2 や Si_2H_6 を用いる場合よりも、書き込み特性が格段に向上していた。これは、 SiCl_4 をプリカーサーとして成膜することによって、 SiH_2Cl_2 や Si_2H_6 をプリカーサーとする場合に比べ、膜中のトラップが増加したことを示している。また、各窒化珪素膜の水素含量を測定したところ、 SiCl_4 をプリカーサーとした場合は 1.7×10^{20} [atoms/cm³]、 SiH_2Cl_2 をプリカーサーとした場合は 5.0×10^{21} [atoms/cm³]、 Si_2H_6 をプリカーサーとした場合は 9.5×10^{21} [atoms/cm³]であった。このことから、窒化珪素膜中の水素含量とトラップの量とは関連があり、水素を含有しない SiCl_4 とN₂をプリカーサーとすることによって、原料由来の水素を含有せず水素含量が極めて低く、かつ多くのトラップを有する窒化珪素膜を形成できることが確認できた。

[0080] 試験例2：データ保持特性の原料ガス種依存性評価

試験例 1 と同様の方法で成膜した窒化珪素膜を、図 7 に示した SONOS 構造の試験用デバイスの SiN 膜 70 として適用し、データ保持特性を評価した。試験用デバイスのデータ保持特性は、4 ~ 6 V の電圧でデータを書き込み後、300 °C で一時間放置した後の ΔV_{fb} により測定した。その結果を図 9 に示した。

[0081] 図 9 から、Si 含有ガスとして $SiCl_4$ を用いることによって、 SiH_2Cl_2 や Si_2H_6 を用いる場合よりも、データ保持特性が格段に向上していた。これは、 $SiCl_4$ をプリカーサーとして成膜することによって、 $SiCl_2H_2$ や Si_2H_6 をプリカーサーとする場合に比べ、膜中のトラップが増加するとともに、膜中に原料由来の水素が存在しないことに関係すると考えられた。

[0082] 試験例 3 : データ保持特性へのプリコート膜の影響評価

下記の条件で、プラズマ CVD 装置 100 の処理容器 1 内にプリコートを行った後、プリカーサーとして $SiCl_4$ を使用して試験例 1 と同様の方法で窒化珪素膜を成膜した。プリコート用の Si 含有ガスとしては、 $SiCl_4$ 、 Si_2H_6 及び SiH_2Cl_2 を用いた。得られた窒化珪素膜を、図 7 に示した SONOS 構造の試験用デバイスの SiN 膜 70 として適用し、データ保持特性を評価した。なお、本試験では、ブロック SiO_2 膜 80 を成膜した後、 N_2 雰囲気中 1000 °C、60 秒間のアニールを実施した。試験用デバイスのデータ保持特性は、4 ~ 6 V の電圧でデータを書き込み後、300 °C で一時間放置した後の ΔV_{fb} により測定した。その結果を図 10 に示した。

[0083] プリコート条件 :

Ar ガス流量 ; 40 mL / min (sccm)

N₂ ガス流量 ; 450 mL / min (sccm)

Si 含有ガス流量 ; 1 mL / min (sccm)

処理圧力 ; 2.7 Pa

処理温度 (載置台) : 500 °C

マイクロ波パワー : 3 kW (出力密度 1.53 W / cm² ; 透過板面積あた

り)

[0084] 図10から、Si含有ガスとしてSiCl₄を用いた場合でも、プリコートの形成にSi₂H₆を用いると、データ保持特性が大幅に低下することが判明した。一方、プリコートの形成にもプリカーサーと同じSiCl₄を使用した場合には、優れたデータ保持特性を示した。また、各窒化珪素膜の水素含量を測定したところ、SiCl₄プリコート/SiCl₄プリカーサーでは、水素含量が 1.7×10^{20} [atoms/cm³]であったのに対し、SiH₂Cl₂プリコート/SiCl₄プリカーサーでは 4.2×10^{21} [atoms/cm³]、Si₂H₆プリコート/SiCl₄プリカーサーでは 8.5×10^{21} [atoms/cm³]であった。

[0085] 試験例4：データ保持特性への水素含量の影響評価

図11に、試験例1と同様の方法で成膜した窒化珪素膜のデータ保持特性と膜中の水素含量との関係を示した。なお、本試験では、ブロックSiO₂膜80を成膜した後、1000℃、60秒間のアニールを実施したサンプルについても、水素含量とデータ保持特性を測定し、アニールの有無による影響も評価した。

[0086] アニールの条件：

処理温度：1000℃

雰囲気：N₂

処理時間：60秒

[0087] 図11から、窒化珪素膜中の水素含量が低いほど、データ保持特性が高くなる傾向を読み取ることができる。また、この傾向は、膜中の水素を除去する効果があるアニールの有無によって変化しなかった。水素を含むプリカーサーであるSi₂H₆等を使用して成膜した場合には、水素を含有しないSiCl₄等のプリカーサーを使用した場合に比べると、はるかに多くの水素が膜中に含まれ、しかも、アニールを行ってもその水素が完全に抜け切らないことから、アニールによるデータ保持特性の改善にも限界があると考えられる。一方、水素を含有しないSiCl₄等のプリカーサーを使用して得られた窒

化珪素膜では、膜中の水素含量が極端に低く、アニールの有無に関わらず優れたデータ保持特性を示した。

[0088] 以上、試験例 1～4 の結果を総合すると、水素を含有しない SiCl_4 等のプリカーサーを使用して成膜された実質的に原料由来の水素を含有しない窒化珪素膜は、膜中に多くのトラップが存在するため、半導体メモリ素子の電荷蓄積層として優れたデータ書き込み特性およびデータ保持特性を有していることが確認できた。

[0089] 試験例 5：データ書き込み特性の成膜圧力依存性評価

膜厚を変えた以外は図 7 と同様の構成の試験用デバイスを用いて窒化珪素膜 (SiN 膜 70) 成膜時の圧力の影響を評価した。 Si 基板 90a と多結晶シリコン膜 90b (コントロールゲート電極) との間に形成した各膜の膜厚は、 SiO_2 膜 60 が 7 nm、 SiN 膜 70 が 8 nm、ブロック SiO_2 膜 80 が 13 nm とした。

[0090] プラズマ CVD 条件：

図 1 に示したものと同様の構成のプラズマ CVD 装置 100 を用いた。

Ar ガス流量；40 mL/min (sccm)

N₂ ガス流量；400 mL/min (sccm)

SiCl_4 ガス流量；1 mL/min (sccm)

処理圧力；2.7 Pa、6.5 Pa、10 Pa

処理温度 (載置台)；500℃

マイクロ波パワー；3 kW (出力密度 0.25～0.56 W/cm²；透過板面積あたり)

処理時間；300 秒

[0091] 結果を図 12 に示した。データ書き込み特性は、成膜時の圧力が 2.7 Pa が最も高く、次に 6.5 Pa、10 Pa の順となった。この結果から、プラズマ CVD 装置 100 を用いて窒化珪素膜を成膜する場合、処理圧力は低いほどよいことが示された。従って、処理圧力は、例えば 0.1 Pa 以上 8 Pa 以下の範囲内が好ましく、0.1 Pa 以上 6.5 Pa 以下の範囲内がよ

り好ましく、更に0.1 Pa以上5.5 Pa以下が望ましいと考えられる。

[0092] 信頼性評価：

図13に示したTANOS構造($Ti/Al_2O_3/SiN/SiO_2/Si$)の試験用デバイスを作製した。図13における符号91はSi基板、符号92は SiO_2 膜、符号93は窒化珪素(SiN)膜、符号94は Al_2O_3 膜、符号95は TiN 膜、符号96はW(タングステン)膜、符号97は TiN 膜であり、 SiN 膜93が電荷蓄積層、 TiN 膜95、W膜96および TiN 膜97の三層の積層膜がコントロールゲート電極として機能する。この試験では、 SiN 膜93として試験例1と同様の条件で成膜した窒化珪素膜を適用し、試験用デバイスの書き込みと消去を繰り返して V_{fb} (フラットバンド電位)の変化から信頼性を評価した。データ書き込みは+16 Vの電圧で10 m秒間、データ消去は-16 Vの電圧で10 m秒間行い、書き込みと消去を1サイクルとして約100000回繰り返した。その結果を図14に示した。図14(a)は、プリカーサーとして水素を含む Si_2H_6 と N_2 を用いて成膜した窒化珪素膜を適用した結果であり、同図(b)は、プリカーサーとして $SiCl_4$ と N_2 を用いて成膜した窒化珪素膜を適用した結果である。図14(a)に示したように、水素を含むプリカーサーである Si_2H_6 を用いて成膜した窒化珪素膜を使用した試験用デバイスでは、1万回前後から書き込み特性の V_{fb} が低下した。一方、本発明方法により成膜した水素を実質的に含まない窒化珪素膜を使用した試験用デバイスでは、図14(b)に示すように、100000回のデータ書き込み/消去を行っても V_{fb} がほとんど変化せず、実用上十分な信頼性を示した。

[0093] 試験例6：

下記条件でプラズマCVDにより成膜された窒化珪素膜の屈折率を測定し、処理圧力、マイクロ波パワー、 N_2 ガス流量による影響を検証した。

[0094] プラズマCVD条件：

図1に示したものと同様の構成のプラズマCVD装置100を用いた。

Arガス流量；40 mL/min (sccm)

N_2 ガス流量 ; 100、300、400、600 mL/min (sccm)

$SiCl_4$ ガス流量 ; 1 mL/min (sccm)

処理圧力 ; 1. 3 Pa、2. 7 Pa、5 Pa、10 Pa、15 Pa

処理温度 (載置台) : 400°C

マイクロ波パワー : 1000、2000、3000 W

[0095] 図15に、プラズマCVDの処理圧力と窒化珪素膜の屈折率との関係を示した。この結果から、処理圧力を低くするほど、屈折率が高くなっていることがわかる。高い屈折率の窒化珪素膜を得るためには、処理圧力を5 Pa以下に設定することが好ましいと考えられた。

[0096] 図16に、処理圧力が2. 7 Paの条件におけるプラズマCVDのマイクロ波パワーと窒化珪素膜の屈折率との関係を示した。この結果から、マイクロ波パワーを大きくするほど、屈折率が高くなっていることがわかる。高い屈折率の窒化珪素膜を得るためには、マイクロ波出力を例えば1500 W~5000 W程度にすることが好ましいと考えられた。

[0097] 図17に、処理圧力が2. 7 Pa、5 Paおよび10 Paの条件におけるプラズマCVDの N_2 流量と窒化珪素膜の屈折率との関係を示した。この結果から、処理圧力を低くするほど、また、 N_2 流量を高くするほど、屈折率が高くなっていることがわかる。高い屈折率の窒化珪素膜を得るためには、 N_2 流量を例えば100~1000 mL/min (sccm)程度にすることが好ましく、300~600 mL/min (sccm)程度にすることがより好ましいと考えられた。

[0098] [半導体メモリ装置の製造への適用例]

次に、図18を参照しながら、本実施の形態に係る窒化珪素膜の製造方法を半導体メモリ装置の製造過程に適用した例について説明する。図18は、半導体メモリ装置201の概略構成を示す断面図である。半導体メモリ装置201は、半導体層としてのp型のシリコン基板101と、このp型のシリコン基板101上に積層形成された、複数の絶縁膜と、さらにその上に形成されたゲート電極103と、を有している。シリコン基板101とゲート電

極 103 との間には、第 1 の絶縁膜 111 と、第 2 の絶縁膜 112 と、第 3 の絶縁膜 113 とが設けられている。このうち、第 2 の絶縁膜 112 は窒化珪素膜であり、半

導体メモリ装置 201 における電荷蓄積層を形成している。

[0099] また、シリコン基板 101 には、ゲート電極 103 の両側に位置するように、表面から所定の深さで n 型拡散層である第 1 のソース・ドレイン 104 および第 2 のソース・ドレイン 105 が形成され、両者の間はチャンネル形成領域 106 となっている。なお、半導体メモリ装置 201 は、半導体基板内に形成された p ウェルや p 型シリコン層に形成されていてもよい。また、ここでは、n チャネル MOS デバイスを例に挙げて説明を行うが、p チャネル MOS デバイスで実施してもかまわない。従って、以下に記載する内容は、全て n チャネル MOS デバイス、及び、p チャネル MOS デバイスに適用することができる。

[0100] 第 1 の絶縁膜 111 は、例えばシリコン基板 101 の表面を熱酸化法により酸化して形成された二酸化珪素膜 (SiO_2 膜) である。

[0101] 第 2 の絶縁膜 112 は、第 1 の絶縁膜 111 の表面に形成された窒化珪素膜 (SiN 膜) である。

[0102] 第 3 の絶縁膜 113 は、第 2 の絶縁膜 112 上に、例えば CVD 法により堆積させた二酸化珪素膜 (SiO_2 膜) である。この第 3 の絶縁膜 113 は、電極 103 と第 2 の絶縁膜 112 との間でブロック層 (バリア層) として機能する。

[0103] ゲート電極 103 は、例えば CVD 法により成膜された多結晶シリコン膜からなり、コントロールゲート (CG) 電極として機能する。また、ゲート電極 103 は、例えば W, Ti, Ta, Cu, Al, Au, Pt 等の金属を含む層であってもよい。ゲート電極 103 は、単層に限らず、ゲート電極 103 の比抵抗を下げ、半導体メモリ装置 201 の動作速度を高速化する目的で、例えばタングステン、モリブデン、タンタル、チタン、白金それらのシリサイド、ナイトライド、合金等を含む積層構造にすることもできる。ゲー

ト電極 103 は、図示しない配線層に接続されている。

[0104] また、半導体メモリ装置 201 において、第 2 の絶縁膜 112 は、主に電荷を蓄積する電荷蓄積領域である。従って、第 2 の絶縁膜 112 の形成に際して、本発明の窒化珪素膜の成膜方法を適用し、窒化珪素膜のトラップ量とその分布を成膜条件により制御することによって、半導体メモリ装置 201 のデータ書き込み性能やデータ保持性能を調節できる。

[0105] ここでは代表的な例を挙げて、本発明方法を半導体メモリ装置 201 の製造に適用した例について説明を行う。まず、LOCOS (Local Oxidation of Silicon) 法や STI (Shallow Trench Isolation) 法などの手法で素子分離膜 (図示せず) が形成されたシリコン基板 101 を準備し、その表面に、例えば熱酸化法によって第 1 の絶縁膜 111 を形成する。

[0106] 次に、第 1 の絶縁膜 111 の上に、プラズマ CVD 装置 100 を用いプラズマ CVD 法によって第 2 の絶縁膜 112 を形成する。

[0107] 第 2 の絶縁膜 112 を形成する場合は、水素を含有しない SiCl_4 等のプリカーサーを使用することにより、膜中への水素の混入を抑え、かつトラップを多く形成する条件で成膜することができる。

[0108] 次に、第 2 の絶縁膜 112 の上に、第 3 の絶縁膜 113 を形成する。この第 3 の絶縁膜 113 は、例えば CVD 法によって形成することができる。さらに、第 3 の絶縁膜 113 の上に、例えば CVD 法や PVD 法などによって、例えばポリシリコン層や WSi/W 、 TiSi/W 、ポリシリコン/ WSi/W 、 WN/Cu 、 Ta/Cu などの金属層あるいは金属シリサイド層などを成膜してゲート電極 103 となる金属膜を形成する。

[0109] 次に、フォトリソグラフィ技術を用い、パターン形成したレジストをマスクとして、前記金属膜、第 3 の絶縁膜 113 ~ 第 1 の絶縁膜 111 をエッチングすることにより、パターン形成されたゲート電極 103 と複数の絶縁膜を有するゲート積層構造体を得られる。次に、ゲート積層構造体の両側に隣接するシリコン表面に n 型不純物を高濃度にイオン注入し、第 1 のソース

・ドレイン１０４および第２のソース・ドレイン１０５を形成する。このようにして、図１８に示した構造の半導体メモリ装置２０１を製造できる。

[0110] 以上のような構造の半導体メモリ装置２０１の動作例について説明する。まず、データ書き込み時には、シリコン基板１０１の電位を基準として、第１のソース・ドレイン１０４および第２のソース・ドレイン１０５を０Ｖに保持し、ゲート電極１０３に所定の正の電圧を印加する。このとき、チャンネル形成領域１０６に電子が蓄積されて反転層が形成され、その反転層内の電荷の一部がトンネル現象により第１の絶縁膜１１１を介して第２の絶縁膜１１２に移動する。第２の絶縁膜１１２に移動した電子は、その内部に形成された電荷捕獲中心に捕獲され、データの蓄積が行われる。

[0111] データ読み出し時には、シリコン基板１０１の電位を基準として第１のソース・ドレイン１０４または第２のソース・ドレイン１０５のいずれか一方に０Ｖの電圧を印加し、もう一方に所定の電圧を印加する。さらに、ゲート電極１０３にも所定の電圧を印加する。このように電圧を印加することにより、第２の絶縁膜１１２内に蓄積された電荷の有無や、蓄積された電荷の量に応じ、チャンネルの電流量やドレイン電圧が変化する。従って、このチャンネル電流またはドレイン電圧の変化を検出することによって、データを外部に読み出すことができる。

[0112] データの消去時には、シリコン基板１０１の電位を基準とし、第１のソース・ドレイン１０４および第２のソース・ドレイン１０５の両方に０Ｖの電圧を印加し、ゲート電極１０３に所定の大きさの負の電圧を印加する。このような電圧の印加によって、第２の絶縁膜１１２内に保持されていた電荷は第１の絶縁膜１１１を介してシリコン基板１０１のチャンネル形成領域１０６に移動する。これにより、半導体メモリ装置２０１は、第２の絶縁膜１１２内の電子蓄積量が低い消去状態に戻る。

[0113] なお、半導体メモリ装置２０１における情報の書き込み、読み出し、消去の方法は限定されるものではなく、例えば、ＦＮトンネル現象、ホットエレクトロン注入現象、ホットホール注入現象、光電効果等々の物理現象を用い

て情報の書き込み、読み出し、消去を行うことができる。また、第1のソース・ドレイン104と第2のソース・ドレイン105を固定せず、交互にソースまたはドレインとなるように機能させて1メモリセルで2ビット以上、例えば3ビット、4ビットの情報の書き込み・読み出しを行えるようにしてもよい。

[0114] また、図18では、電荷蓄積領域として、第2の絶縁膜112を有する構成を例に挙げたが、本発明方法は、電荷蓄積層として2層以上の窒化珪素膜が積層された構造の半導体メモリ装置を製造する場合にも適用できる。


[0115] 以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。

請求の範囲


- [請求項1] 半導体メモリ装置の電荷蓄積層として用いられる窒化珪素膜の成膜方法であって、
- 複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成して成膜を行うプラズマCVD装置においてシリコン原子と塩素原子からなる化合物のガスと窒素ガスを含む処理ガスを用い、前記処理容器内の圧力を0.1 Pa以上8 Pa以下の範囲内に設定してプラズマCVDを行うことを特徴とする窒化珪素膜の成膜方法。
- [請求項2] 前記シリコン原子と塩素原子からなる化合物が、テトラクロロシラン(SiCl_4)またはヘキサクロロジシラン(Si_2Cl_6)であることを特徴とする請求項1に記載の窒化珪素膜の成膜方法。
- [請求項3] 全処理ガスに対する前記テトラクロロシラン(SiCl_4)またはヘキサクロロジシラン(Si_2Cl_6)のガスの流量比率が、0.03%以上15%以下の範囲内であることを特徴とする請求項2に記載の窒化珪素膜の成膜方法。
- [請求項4] 全処理ガスに対する前記窒素ガスの流量比率が、5%以上99%以下の範囲内であることを特徴とする請求項1に記載の窒化珪素膜の成膜方法。
- [請求項5] 前記窒化珪素膜は、二次イオン質量分析(SIMS)によって測定される水素原子の濃度が $9.9 \times 10^{20} \text{ atoms/cm}^3$ 以下である請求項1に記載の窒化珪素膜の成膜方法。
- [請求項6] 前記処理容器内の圧力を0.1 Pa以上8 Pa以下の範囲内に設定する請求項1に記載の窒化珪素膜の成膜方法。
- [請求項7] シリコン層上に、トンネル酸化膜、電荷蓄積層としての窒化珪素膜、ブロック酸化珪素膜およびコントロールゲート電極が形成されてなる半導体メモリ装置の製造方法であって、
- 前記電荷蓄積層としての窒化珪素膜を、複数の孔を有する平面アン

テナにより処理容器内にマイクロ波を導入してプラズマを生成して成膜を行うプラズマCVD装置においてシリコン原子と塩素原子からなる化合物のガスと窒素ガスを含む処理ガスを用い、前記処理容器内の圧力を0.1 Pa以上8 Pa以下の範囲内に設定してプラズマCVDを行うことによって成膜することを特徴とする半導体メモリ装置の製造方法。


[図1]




[図2]




[図3]





[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]





[図12]




[図13]




[図14]




[図15]




[図16]



[図17]



[図18]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2010/066797

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/318(2006.01)i, C23C16/42(2006.01)i, C23C16/511(2006.01)i,
H01L21/8247(2006.01)i, H01L27/115(2006.01)i, H01L29/788(2006.01)i,
H01L29/792(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/318, C23C16/42, C23C16/511, H01L21/8247, H01L27/115, H01L29/788,
H01L29/792

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2010
Kokai Jitsuyo Shinan Koho	1971-2010	Toroku Jitsuyo Shinan Koho	1994-2010

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2002-118184 A (Sony Corp.), 19 April 2002 (19.04.2002), entire text; all drawings (Family: none)	1-7
A	JP 2002-203917 A (Sony Corp.), 19 July 2002 (19.07.2002), entire text; all drawings & US 2003/0122204 A1 & US 2005/0230766 A1 & WO 2002/035610 A1 & DE 10194678 T & IL 150401 D & TW 529169 B & IL 150401 A	1-7

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
20 October, 2010 (20.10.10)

Date of mailing of the international search report
02 November, 2010 (02.11.10)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2010/066797

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2008-277530 A (Renesas Technology Corp.), 13 November 2008 (13.11.2008), entire text; all drawings & US 2008/0265286 A1 & CN 101295735 A & KR 10-2008-0096388 A	1-7
A	JP 2000-77406 A (NEC Corp.), 14 March 2000 (14.03.2000), entire text; all drawings (Family: none)	1-7
A	JP 2008-270706 A (Tokyo Electron Ltd.), 06 November 2008 (06.11.2008), entire text; all drawings & US 2010/0140683 A1 & WO 2008/123289 A1 & KR 10-2010-0014564 A & CN 101641783 A	1-7

A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. H01L21/318(2006.01)i, C23C16/42(2006.01)i, C23C16/511(2006.01)i, H01L21/8247(2006.01)i, H01L27/115(2006.01)i, H01L29/788(2006.01)i, H01L29/792(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. H01L21/318, C23C16/42, C23C16/511, H01L21/8247, H01L27/115, H01L29/788, H01L29/792

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 0 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 0 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 0 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2002-118184 A (ソニー株式会社) 2002.04.19, 全文, 全図 (ファミリーなし)	1-7
A	JP 2002-203917 A (ソニー株式会社) 2002.07.19, 全文, 全図 & US 2003/0122204 A1 & US 2005/0230766 A1 & WO 2002/035610 A1 & DE 10194678 T & IL 150401 D & TW 529169 B & IL 150401 A	1-7

☒ C 欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」 口頭による開示、使用、展示等に言及する文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」 同一パテントファミリー文献

国際調査を完了した日

2 0 . 1 0 . 2 0 1 0

国際調査報告の発送日

0 2 . 1 1 . 2 0 1 0

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)
郵便番号 1 0 0 - 8 9 1 5
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

柴山 将隆

4 M

3 0 3 5

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 4 6 2

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2008-277530 A (株式会社ルネサステクノロジ) 2008.11.13, 全文, 全図 & US 2008/0265286 A1 & CN 101295735 A & KR 10-2008-0096388 A	1-7
A	JP 2000-77406 A (日本電気株式会社) 2000.03.14, 全文, 全図 (ファミリーなし)	1-7
A	JP 2008-270706 A (東京エレクトロン株式会社) 2008.11.06, 全文, 全図 & US 2010/0140683 A1 & WO 2008/123289 A1 & KR 10-2010-0014564 A & CN 101641783 A	1-7