

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4458048号
(P4458048)

(45) 発行日 平成22年4月28日 (2010.4.28)

(24) 登録日 平成22年2月19日 (2010.2.19)

(51) Int. Cl. F I
 HO 1 L 29/786 (2006.01) HO 1 L 29/78 6 1 8 B
 HO 1 L 21/336 (2006.01) HO 1 L 29/78 6 2 7 C
 HO 1 L 29/78 6 1 7 U

請求項の数 12 (全 17 頁)

(21) 出願番号	特願2006-46072 (P2006-46072)	(73) 特許権者	000001443
(22) 出願日	平成18年2月23日 (2006.2.23)		カシオ計算機株式会社
(62) 分割の表示	特願2005-170348 (P2005-170348) の分割		東京都渋谷区本町1丁目6番2号
原出願日	平成17年6月10日 (2005.6.10)	(72) 発明者	石井 裕満
(65) 公開番号	特開2006-344926 (P2006-344926A)		東京都八王子市石川町2951番地の5
(43) 公開日	平成18年12月21日 (2006.12.21)		カシオ計算機株式会社八王子技術センター 内
審査請求日	平成18年2月23日 (2006.2.23)	審査官	河本 充雄

最終頁に続く

(54) 【発明の名称】 薄膜トランジスタの製造方法

(57) 【特許請求の範囲】

【請求項1】

ソース・ドレイン電極上に、該ソース・ドレイン電極に対応した平面形状にパターンニングされたオーミックコンタクト層形成用層を形成する工程と、

前記オーミックコンタクト層形成用層を覆うようにして酸化亜鉛を含む半導体薄膜形成用膜を成膜し、その後、前記半導体薄膜形成用膜上に絶縁材料からなる保護膜形成用膜を成膜する工程と、

反応ガスに六フッ化イオウを用いた反応性プラズマエッチングで前記保護膜形成用膜を所定の平面形状にパターンニングすることにより保護膜を形成する工程と、

水酸化ナトリウムをエッチング液に用いるとともに前記保護膜をマスクとして用いて前記半導体薄膜形成用膜と前記オーミックコンタクト層形成用層とをパターンニングすることにより、半導体薄膜とオーミックコンタクト層とを形成する工程と、

前記保護膜上に絶縁材料からなるゲート絶縁膜を成膜し、前記ゲート絶縁膜上にゲート電極を形成する工程と、

を有することを特徴とする薄膜トランジスタの製造方法。

【請求項2】

請求項1に記載の発明において、

前記ゲート絶縁膜は、前記保護膜から露出されている前記オーミックコンタクト層の端面を覆うように成膜することを特徴とする薄膜トランジスタの製造方法。

【請求項3】

10

20

請求項 2 に記載の発明において、
前記保護膜から露出されている前記オーミックコンタクト層の端面が前記ゲート絶縁膜に覆われた状態で前記ゲート電極を形成することを特徴とする薄膜トランジスタの製造方法。

【請求項 4】

請求項 1 から 3 のいずれかに記載の発明において、
前記ゲート絶縁膜は、前記保護膜から露出されている前記半導体薄膜の端面を覆うように成膜することを特徴とする薄膜トランジスタの製造方法。

【請求項 5】

請求項 4 に記載の発明において、
前記保護膜から露出されている前記半導体薄膜の端面が前記ゲート絶縁膜により覆われた状態で前記ゲート電極を形成することを特徴とする薄膜トランジスタの製造方法。

10

【請求項 6】

請求項 1 から 5 のいずれかに記載の発明において、
前記保護膜形成用膜上にパターンニングされたレジストを剥離した後に、前記半導体薄膜形成用膜と前記オーミックコンタクト層形成用層とをパターンニングすることを特徴とする薄膜トランジスタの製造方法。

【請求項 7】

請求項 6 に記載の発明において、
前記保護膜形成用膜上にパターンニングされたレジストをマスクとして前記保護膜形成用膜をパターンニングすることにより、前記保護膜を形成することを特徴とする薄膜トランジスタの製造方法。

20

【請求項 8】

請求項 1 から 7 のいずれかに記載の発明において、
前記オーミックコンタクト層形成用層は n 型酸化亜鉛からなることを特徴とする薄膜トランジスタの製造方法。

【請求項 9】

請求項 1 から 8 のいずれかに記載の発明において、
前記ゲート電極を覆う絶縁膜を成膜した後に、前記オーミックコンタクト層の形成領域を避けるように且つ前記ソース・ドレイン電極の一部が露出するように前記絶縁膜と前記ゲート絶縁膜とにコンタクトホールを形成することを特徴とする薄膜トランジスタの製造方法。

30

【請求項 10】

請求項 1 から 9 のいずれかに記載の発明において、
前記ソース・ドレイン電極は、遮光性の金属からなることを特徴とする薄膜トランジスタの製造方法。

【請求項 11】

請求項 1 から 10 のいずれかに記載の発明において、
前記半導体薄膜の平面形状が前記保護膜の平面形状と等しくなるように前記保護膜をマスクとして前記半導体薄膜形成用膜をパターンニングすることを特徴とする薄膜トランジスタの製造方法。

40

【請求項 12】

請求項 1 から 10 のいずれかに記載の発明において、
前記保護膜及び前記ゲート絶縁膜は窒化シリコンからなることを特徴とする薄膜トランジスタの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は薄膜トランジスタの製造方法に関する。

【背景技術】

50

【 0 0 0 2 】

例えば、アクティブマトリクス型液晶表示装置のスイッチング素子として用いられる薄膜トランジスタには、絶縁基板の上面にゲート電極が設けられ、ゲート電極を含む絶縁基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性アモルファスシリコンからなる半導体薄膜が設けられ、半導体薄膜の上面中央部にチャンネル保護膜が設けられ、チャンネル保護膜の上面両側およびその両側における半導体薄膜の上面にn型アモルファスシリコンからなるオーミックコンタクト層が設けられ、各オーミックコンタクト層の上面にソース・ドレイン電極が設けられたものがある（例えば、特許文献1参照）。

【 0 0 0 3 】

【特許文献1】特開平5 - 67786号公報（図2）

【 0 0 0 4 】

ところで、最近では、アモルファスシリコンの代わりに、それよりも高い移動度が得られることから、酸化亜鉛（ZnO）を用いることが考えられている。このような酸化亜鉛を用いた薄膜トランジスタの製造方法としては、例えば、ゲート絶縁膜上に真性酸化亜鉛からなる半導体薄膜形成用層を成膜し、半導体薄膜形成用層の上面に窒化シリコンからなるチャンネル保護膜をパターン形成し、チャンネル保護膜を含む半導体薄膜形成用層の上面にn型酸化亜鉛からなるオーミックコンタクト層形成用層を成膜し、オーミックコンタクト層形成用層および半導体薄膜形成用層を連続してパターンニングして、デバイスエリアにオーミックコンタクト層および半導体薄膜を形成し、各オーミックコンタクト層の上面にソース・ドレイン電極をパターン形成することが考えられる。

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 5 】

しかしながら、上記製造方法では、酸化亜鉛が酸にもアルカリにも溶けやすく、エッチング耐性が極めて低いため、デバイスエリアに形成された酸化亜鉛からなる半導体薄膜およびオーミックコンタクト層に後工程で比較的大きなサイドエッチングが生じ、加工精度が悪くなってしまうということが分かった。

【 0 0 0 6 】

そこで、この発明は、加工精度を良くすることができる薄膜トランジスタの製造方法を提供することを目的とする。

【課題を解決するための手段】

【 0 0 0 7 】

この発明は、上記目的を達成するため、ソース・ドレイン電極上に、該ソース・ドレイン電極に対応した平面形状にパターンニングされたオーミックコンタクト層形成用層を形成する工程と、前記オーミックコンタクト層形成用層を覆うようにして酸化亜鉛を含む半導体薄膜形成用膜を成膜し、その後、前記半導体薄膜形成用膜上に絶縁材料からなる保護膜形成用膜を成膜する工程と、反応ガスに六フッ化イオウを用いた反応性プラズマエッチングで前記保護膜形成用膜を所定の平面形状にパターンニングすることにより保護膜を形成する工程と、水酸化ナトリウムをエッチング液に用いるとともに前記保護膜をマスクとして用いて前記半導体薄膜形成用膜と前記オーミックコンタクト層形成用層とをパターンニングすることにより、半導体薄膜とオーミックコンタクト層とを形成する工程と、前記保護膜上に絶縁材料からなるゲート絶縁膜を成膜し、前記ゲート絶縁膜上にゲート電極を形成する工程と、を有することを特徴とする。

【発明の効果】

【 0 0 0 8 】

この発明によれば、薄膜トランジスタの加工精度を良くすることができる。

【発明を実施するための最良の形態】

【 0 0 0 9 】

（第1実施形態）

図1はこの発明の第1実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図2(A)は図1の一部の拡大透過平面図を示し、図2(B)は図2(A)のII_B-II_B線に沿う断面図を示す。この液晶表示装置はガラス基板1を備えている。

【0010】

まず、図1を参照して説明する。ガラス基板1の上側には走査ライン2およびデータライン3がマトリクス状に設けられ、両ライン2、3で囲まれた領域内には画素電極4が薄膜トランジスタ5を介して走査ライン2およびデータライン3に接続されて設けられ、さらに格子状の補助容量電極6が走査ライン2およびデータライン3と平行して設けられている。ここで、図1を含む図面全体において、その平面構成を明確にする目的で、画素電極4の縁部に斜めの短い実線のハッチングが記入されている。

10

【0011】

画素電極4の図1における左下角部は切り欠かれ、この切り欠かれた領域に薄膜トランジスタ5の主要部が配置されている。画素電極4の全周辺部は、その周囲に配置された格子状の補助容量電極6と重ね合わされている。格子状の補助容量電極6は、データライン3と重ね合わされた部分を含む第1の補助容量電極部6aと、走査ライン2と重ね合わされた部分を含む第2の補助容量電極部6bと、薄膜トランジスタ5の主要部と重ね合わされた部分を含む第3の補助容量電極部6cとからなっている。この場合、後で説明するが、補助容量電極6は走査ライン2と別の層上に設けられ、且つ、そのうちの特に第1の補助容量電極部6aは、厚さ方向において、すなわち、図1における紙面垂直方向において、データライン3と画素電極4との間にそれぞれ絶縁膜を介して設けられている。

20

【0012】

そして、第1の補助容量電極部6aの幅はデータライン3の幅よりもある程度大きくなっている。これにより、第1の補助容量電極部6aは、データライン3と直交する方向の位置ずれがあっても、データライン3が画素電極4と直接対向しないように、データライン3を確実に覆うようになっている。また、第1の補助容量電極部6aはデータライン3の配置領域のほぼ全域に亘って配置されている。これにより、第1の補助容量電極部6aは、画素電極4に対し、データライン3と平行な方向の位置ずれがあっても、画素電極4の左右辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。

30

【0013】

第2の補助容量電極部6bの幅は走査ライン2の幅よりもある程度大きくなっている。これにより、第2の補助容量電極部6bは、走査ライン2と直交する方向の位置ずれがあっても、走査ライン2を確実に覆うようになっている。また、第2の補助容量電極部6bは走査ライン2の配置領域のほぼ全域に亘って配置されている。これにより、第2の補助容量電極部6bは、画素電極4に対し、走査ライン2と平行な方向の位置ずれがあっても、画素電極4の上下辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。

【0014】

次に、この液晶表示装置の具体的な構造について、図2(A)、(B)を参照して説明する。ガラス基板1の上面の各所定の箇所にはアルミニウム、クロム、ITOなどからなるソース電極11、ドレイン電極12および該ドレイン電極12に接続されたデータライン3が設けられている。ソース電極11の上面のドレイン電極12側にはn型酸化亜鉛からなる一方のオーミックコンタクト層13が設けられている。データライン3の一部を含むドレイン電極12の上面のソース電極11側にはn型酸化亜鉛からなる他方のオーミックコンタクト層14が設けられている。この場合、オーミックコンタクト層13、14の互いに対向する端面13a、14aはソース電極11およびドレイン電極12の互いに対向する端面11a、12aと同一形状となっている。なお、ここで、酸化亜鉛とは、ZnOのみならず、ZnOの他、Mg、Cd等を含むZnO系全体を意味するものである。

40

【0015】

50

2つのオーミックコンタクト層13、14の上面全体およびその間のガラス基板1の上面には真性酸化亜鉛からなる半導体薄膜15が設けられている。半導体薄膜15の上面全体には窒化シリコンからなる保護膜16が設けられている。ここで、半導体薄膜15と保護膜16とは、図2(A)に図示される如く、平面形状が同一である。また、2つのオーミックコンタクト層13、14は、互いに対向する端面13a、14aを除く周端面が半導体薄膜15および保護膜16の周端面と同一形状となっている。そして、2つのオーミックコンタクト層13、14間の端面13aと14aの間隔がチャンネル長Lとなっており、オーミックコンタクト層13、14のチャンネル長Lに直交する方向の寸法がチャンネル幅Wとなっている。

【0016】

保護膜16、ソース電極11およびデータライン3を含むガラス基板1の上面には窒化シリコンからなる絶縁膜17が設けられている。絶縁膜17の上面の所定の箇所にはアルミニウム、クロム、ITOなどからなるゲート電極18および該ゲート電極18に接続された走査ライン2が設けられている。

【0017】

ここで、ソース電極11、ドレイン電極12、オーミックコンタクト層13、14、半導体薄膜15、保護膜16、絶縁膜17およびゲート電極18により、トツブゲート構造の薄膜トランジスタ5が構成されている。この場合、薄膜トランジスタ5のゲート絶縁膜は、保護膜16および絶縁膜17によって形成されている。

【0018】

ゲート電極18および走査ライン2を含む絶縁膜17の上面には窒化シリコンからなる上層絶縁膜19が設けられている。上層絶縁膜19の上面の所定の箇所にはアルミニウム、クロムなどの遮光性金属からなるほぼ格子状の補助容量電極6が設けられている。補助容量電極6を含む上層絶縁膜19の上面には窒化シリコンからなるオーバーコート膜20が設けられている。ソース電極11の所定の箇所に対応する部分におけるオーバーコート膜20、上層絶縁膜19および絶縁膜17にはコンタクトホール21が設けられている。オーバーコート膜20の上面の所定の箇所にはITOなどの透明導電材料からなる画素電極4がコンタクトホール21を介してソース電極11に接続されて設けられている。

【0019】

次に、この液晶表示装置における薄膜トランジスタ5の部分の製造方法の一例について説明する。まず、図3(A)、(B)に示すように、ガラス基板1の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム、クロム、ITOなどからなる金属膜をフォトリソグラフィ法によりパターンニングすることにより、ソース電極11、ドレイン電極12および該ドレイン電極12に接続されたデータライン3を形成する。

【0020】

次に、ソース電極11、ドレイン電極12およびデータライン3を含むガラス基板1の上面に、対向ターゲット方式のスパッタリングにより、n型酸化亜鉛からなる第1のオーミックコンタクト層形成用層31を成膜する。この場合、インジウムおよび亜鉛をターゲットとして、若しくは、ガリウムおよび亜鉛をターゲットとして、酸素ガスを用いた反応性スパッタリングにより形成することができる。また、インジウム-亜鉛酸化物(InZnO)やガリウム-亜鉛酸化物(GaZnO)をターゲットとして形成してもよい。

【0021】

次に、第1のオーミックコンタクト層形成用層31の上面の各所定の箇所に、裏面露光(ガラス基板1の下面側からの露光)を含むフォトリソグラフィ法により、レジストパターン32a、32bを形成する。この場合、裏面露光であるため、一方のレジストパターン32aはソース電極11上に形成され、他方のレジストパターン32bはドレイン電極12およびデータライン3上に形成される。

【0022】

次に、レジストパターン32a、32bをマスクとして、第1のオーミックコンタクト層形成用層31をエッチングすると、図4(A)、(B)に示すように、レジストパター

10

20

30

40

50

ン32a、32b下に第2のオーミックコンタクト層形成用層31a、31bが形成される。この場合、n型酸化亜鉛からなる第1のオーミックコンタクト層形成用層31のエッチング液としては、アルカリ水溶液を用いる。例えば、水酸化ナトリウム(NaOH)30wt%未満水溶液、好ましくは2~10wt%水溶液を用いる。エッチング液の温度は、5~40、好ましくは室温(22~23)とする。

【0023】

そして、エッチング液として水酸化ナトリウム(NaOH)5wt%水溶液(温度は室温(22~23))を用いたところ、エッチング速度は約80nm/分であった。ところで、エッチング速度は、加工の制御性を考慮した場合、余り大きいと膜厚や密度などのばらつきの要因のためエッチング終了の制御が難しく、勿論、小さすぎれば生産性が低下する。そこで、エッチング速度は、一般的に、100~200nm/分程度が好ましいと言われている。エッチング速度が約80nm/分の水酸化ナトリウム(NaOH)5wt%水溶液は、一応、満足できる範囲と言える。

10

【0024】

しかし、更に、生産効率を上げるために、ナトリウムの濃度を大きくしてもよい。また、エッチング液としてリン酸水溶液などの速度が大きいものを使用する場合、0.05%程度と極めて低濃度にしなければならぬが、このように低濃度のものを用いる場合、使用時における変質速度が大きいので、やはり制御が困難となる。従って、水酸化ナトリウム水溶液の場合、30wt%未満水溶液、好ましくは2~10wt%程度の水溶液を適用することができるので、このような面で極めて有効である。なお、ウエットエッチングによる第1のオーミックコンタクト層形成用層31のサイドエッチング量がオーミックコンタクト層13、14間の端面13aと14aの間隔、すなわち、チャンネル長Lに影響を及ぼす場合には、ドライエッチングとしてもよい。

20

【0025】

次に、レジストパターン32a、32bをレジスト剥離液を用いて剥離する。ここで、レジスト剥離液として、酸性もアルカリ性も呈さない(電解質を含まない)もの、例えば、単一の有機溶媒(例えばジメチルスルホキシド(DMSO))を用いても、レジスト剥離を良好に行えることは、発明者において確認されている。この場合、レジスト剥離液は、n型酸化亜鉛からなる第2のオーミックコンタクト層形成用層31a、31bをエッチングするが、その場合のサイドエッチング量はそれ程大きくなく、チャンネル長Lに影響を及ぼすに影響を与える程ではない。また、レジスト剥離液により第2のオーミックコンタクト層形成用層31a、31bの上面がエッチングされるが、オーミックコンタクト層の膜減りは、薄膜トランジスタの特性に影響を与えることがないので、問題はない。なお、オーミックコンタクト層として、n型酸化亜鉛に代えてITOを用いることもできる。

30

【0026】

次に、図5(A)、(B)に示すように、第2のオーミックコンタクト層形成用層31a、31bを含むガラス基板1の上面に、プラズマCVD法により、真性酸化亜鉛からなる半導体薄膜形成用膜15aおよび窒化シリコンからなる保護膜形成用膜16aを連続して成膜する。次に、保護膜形成用膜16aの上面の所定の箇所に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン33を形成する。

40

【0027】

次に、レジストパターン33をマスクとして、保護膜形成用膜16aをエッチングすると、図6(A)、(B)に示すように、レジストパターン33下に保護膜16が形成される。この場合、レジストパターン33下以外の領域における半導体薄膜形成用膜15aの表面が露出される。そこで、窒化シリコンからなる保護膜形成用膜16aのエッチング方法としては、保護膜形成用膜16aのエッチング速度は速いが、真性酸化亜鉛からなる半導体薄膜形成用膜15aをなるべく侵さないようにするために、六フッ化イオウ(SF₆)を用いた反応性プラズマエッチング(ドライエッチング)が好ましい。

【0028】

次に、レジストパターン33をレジスト剥離液を用いて剥離する。この場合、保護膜1

50

6下以外の領域における半導体薄膜形成用膜15aの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、オーミックコンタクト層の場合と異なり、チャンネル領域のサイドエッチングおよびチャンネル領域の上面のエッチングは薄膜トランジスタの特性に大きな影響を与える。しかしながら、本発明においては、保護膜16下の半導体薄膜形成用膜15aは保護膜16によって保護されている。なお、この場合のレジスト剥離液として、酸性もアルカリ性も呈さない(電解質を含まない)もの、例えば、単一の有機溶媒(例えばジメチルスルホキシド(DMSO))を用いてもよい。

【0029】

次に、保護膜16をマスクとして、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bを連続してエッチングすると、図7(A)、(B)に示すように、保護膜16下に半導体薄膜15が形成され、半導体薄膜15下の両側にオーミックコンタクト層13、14が形成される。

10

【0030】

この場合、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bは真性酸化亜鉛およびn型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。ここで、2つのオーミックコンタクト層13、14間の間隔がチャンネル長Lとなり、オーミックコンタクト層13、14のチャンネル長Lに直交する方向の寸法がチャンネル幅Wとなる。

20

【0031】

なお、上記では、レジストパターン33を剥離した後、保護膜16をマスクとして、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bをエッチングする順序としているが、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bをエッチングした後、レジストパターン33を剥離するようにしてもよい。

【0032】

次に、図8(A)、(B)に示すように、保護膜16、ソース電極11およびデータライン3を含むガラス基板1の上面に、プラズマCVD法により、窒化シリコンからなる絶縁膜17を成膜する。次に、絶縁膜17の上面の所定の箇所に、スパッタ法により成膜されたクロム、アルミニウム、ITOなどからなる金属膜をフォトリソグラフィ法によりパターンニングすることにより、ゲート電極18および該ゲート電極18に接続された走査ライン2を形成する。

30

【0033】

次に、図9(A)、(B)に示すように、ゲート電極18および走査ライン2を含む絶縁膜17の上面に、プラズマCVD法により、窒化シリコンからなる上層絶縁膜19を成膜する。次に、上層絶縁膜19の上面の所定の箇所に、スパッタ法により成膜されたクロム、アルミニウムなどからなる遮光性金属膜をフォトリソグラフィ法によりパターンニングすることにより、補助容量電極6を形成する。

【0034】

40

次に、図2(A)、(B)に示すように、補助容量電極6を含む上層絶縁膜19の上面に、プラズマCVD法により、窒化シリコンからなるオーバーコート膜20を成膜する。次に、ソース電極15の所定の箇所に対応する部分におけるオーバーコート膜20、上層絶縁膜19および絶縁膜17に、フォトリソグラフィ法により、コンタクトホール21を連続して形成する。次に、オーバーコート膜20の上面の所定の箇所に、スパッタ法により成膜されたITOなどの透明導電材料からなる画素電極形成用膜をフォトリソグラフィ法によりパターンニングすることにより、画素電極4をコンタクトホール21を介してソース電極11に接続させて形成する。かくして、図2(A)、(B)に示す液晶表示装置が得られる。

【0035】

50

以上のように、上記製造方法では、酸化亜鉛を含む半導体薄膜形成用膜および保護膜形成用膜を連続して成膜して前記保護膜形成用膜をエッチングして保護膜を形成し、この後、前記保護膜をマスクとして前記半導体薄膜形成用膜をエッチングするので、半導体薄膜形成用膜 15 a の上面に保護膜 16 を形成するためのレジストパターン 33 を剥離するとき、保護膜 16 下の半導体薄膜形成用膜 15 a を保護膜 16 で保護し、次いで保護膜 16 をマスクとして半導体薄膜形成用膜 15 a および第 2 のオーミックコトタクト層形成用層 31 a、31 b を連続してエッチングすることにより、保護膜 16 下に半導体薄膜 15 を形成し、半導体薄膜 15 下の両側にオーミックコトタクト層 13、14 を形成し、そして半導体薄膜 15 の上面全体に保護膜 16 をそのまま残しているため、加工精度を良くすることができる。

10

【0036】

また、上記製造方法により得られた薄膜トランジスタ 5 では、2 つのオーミックコトタクト層 13、14 間の間隔がチャネル長 L となり、オーミックコトタクト層 13、14 のチャネル長 L に直交する方向の寸法がチャネル幅 W となるので、その寸法をボトムゲート構造でチャネルエッチ型の薄膜トランジスタの寸法と同等とすることができ、ひいては小型化することができる。

【0037】

さらに、上記製造方法により得られた液晶表示装置では、画素電極 4 と走査ライン 2 およびデータライン 3 との間に走査ライン 2 およびデータライン 3 の幅よりも広い幅を有する第 1、第 2 の補助容量電極部 6 a、6 b を設けているので、この第 1、第 2 の補助容量電極部 6 a、6 b により、画素電極 4 と走査ライン 2 およびデータライン 3 との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。

20

【0038】

なお、当初の工程において、ガラス基板 1 の上面にソース・ドレイン電極形成用膜および第 1 のオーミックコトタクト層形成用層 31 を連続して成膜し、第 1 のオーミックコトタクト層形成用層 31 の上面に例えば図 3 (A)、(B) に示すようなレジストパターン 32 a、32 b を形成し、レジストパターン 32 a、32 b をマスクとして第 1 のオーミックコトタクト層形成用層 31 およびソース・ドレイン電極形成用膜を連続してエッチングすることにより、例えば図 4 (A)、(B) に示すように、レジストパターン 32 a、32 b 下に第 2 のオーミックコトタクト層形成用層 31 a、31 b を形成し、第 2 のオーミックコトタクト層形成用層 31 a、31 b 下にソース電極 11 およびドレイン電極 12 を形成するようにしてもよい。

30

【0039】

(第 2 実施形態)

図 10 (A) はこの発明の第 2 実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図 10 (B) は図 10 (A) の $X_B - X_B$ 線に沿う断面図を示す。この液晶表示装置において、図 2 (A)、(B) に示す液晶表示装置と異なる点は、ソース電極 11 の上面のドレイン電極 12 側の所定の箇所およびその近傍のガラス基板 1 の上面に一方のオーミックコトタクト層 13 を設け、データライン 3 の一部を含むドレイン電極 12 の上面のソース電極 11 側の所定の箇所およびその近傍のガラス基板 1 の上面に他方のオーミックコトタクト層 14 を設けた点である。すなわち、ソース電極 11 およびドレイン電極 12 の各上面にはそれぞれオーミックコトタクト層 13、14 がその互いに対向する端面 13 a、14 a をソース電極 11 およびドレイン電極 12 の互いに対向する端面 11 a、12 a から突出されて設けられている。

40

【0040】

次に、この液晶表示装置における薄膜トランジスタ 5 の部分の製造方法の一例について説明する。まず、図 11 (A)、(B) に示すように、ガラス基板 1 の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム、クロム、ITO などからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極 11、ドレイン電

50

極 1 2 および該ドレイン電極 1 2 に接続されたデータライン 3 を形成する。

【 0 0 4 1 】

次に、ソース電極 1 1、ドレイン電極 1 2 およびデータライン 3 を含むガラス基板 1 の上面に、対向ターゲット方式のスパッタリングにより、n 型酸化亜鉛からなる第 1 のオーミックコンタクト層形成用層 3 1 を成膜する。次に、第 1 のオーミックコンタクト層形成用層 3 1 の上面の各所定の箇所に、フォトリソグラフィ法により、レジストパターン 3 2 a、3 2 b を形成する。

【 0 0 4 2 】

この場合、一方のレジストパターン 3 2 a は、ソース電極 1 1 よりもある程度大きめで、ソース電極 1 1 を完全に覆うように形成する。他方のレジストパターン 3 2 b は、データライン 3 の一部を含むドレイン電極 1 2 よりもある程度大きめで、データライン 3 の一部を含むドレイン電極 1 2 を完全に覆うように形成する。

10

【 0 0 4 3 】

レジストパターン 3 2 a、3 2 b をこのように形成するのは、図 1 0 (A)、(B) を参照して説明すると、例えば、ソース電極 1 1 の端面 1 1 a と一方のオーミックコンタクト層 1 3 の端面 1 3 a との間隔がこれらの端面 1 1 a、1 3 a の位置関係を所望の関係に保つためのマージンであり、加工精度にもよるが、一般的に、1 ~ 4 μm 必要であるからである。

【 0 0 4 4 】

次に、レジストパターン 3 2 a、3 2 b をマスクとして、第 1 のオーミックコンタクト層形成用層 3 1 をエッチングすると、図 1 2 (A)、(B) に示すように、レジストパターン 2 1 下に第 2 のオーミックコンタクト層形成用層 3 1 a、3 1 b が形成される。この場合、第 1 のオーミックコンタクト層形成用層 3 1 は n 型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウムを用いると、加工の制御性を良好とすることができる。

20

【 0 0 4 5 】

次に、レジストパターン 3 2 a、3 2 b をレジスト剥離液を用いて剥離する。この場合、第 2 のオーミックコンタクト層形成用層 3 1 a、3 1 b の表面が露出される。したがって、この場合のレジスト剥離液としては、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（DMSO））を用いる。

30

【 0 0 4 6 】

次に、図 1 3 (A)、(B) に示すように、第 2 のオーミックコンタクト層形成用層 3 1 a、3 1 b およびデータライン 3 を含むガラス基板 1 の上面に、プラズマ CVD 法により、真性酸化亜鉛からなる半導体薄膜形成用膜 1 5 a および窒化シリコンからなる保護膜形成用膜 1 6 a を連続して成膜する。次に、保護膜形成用膜 1 6 a の上面の所定の箇所に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン 3 3 を形成する。

【 0 0 4 7 】

次に、レジストパターン 3 3 をマスクとして、保護膜形成用膜 1 6 a をエッチングすると、図 1 4 (A)、(B) に示すように、レジストパターン 3 3 下に保護膜 1 6 が形成される。この場合、レジストパターン 3 3 下以外の領域における半導体薄膜形成用膜 1 5 a の表面が露出される。したがって、窒化シリコンからなる保護膜 1 6 を形成するためのエッチング方法としては、六フッ化イオウ（ SF_6 ）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。

40

【 0 0 4 8 】

次に、レジストパターン 3 3 をレジスト剥離液を用いて剥離する。この場合、保護膜 1 6 下以外の領域における半導体薄膜形成用膜 1 5 a の表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、保護膜 1 6 下の半導体薄膜形成用膜 1 5 a は保護膜 1 6 によって保護されている。なお、この

50

場合のレジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（DMSO））を用いてもよい。

【0049】

次に、保護膜16をマスクとして、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bを連続してエッチングすると、図15(A)、(B)に示すように、保護膜16下に半導体薄膜15が形成され、半導体薄膜15下の両側にオーミックコンタクト層13、14が形成される。

【0050】

この場合、半導体薄膜形成用膜15aおよび第2のオーミックコンタクト層形成用層31a、31bは真性酸化亜鉛およびn型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。ここで、2つのオーミックコンタクト層13、14間の間隔がチャンネル長Lとなり、オーミックコンタクト層13、14のチャンネル長Lに直交する方向の寸法がチャンネル幅Wとなる。以下、上記第1実施形態の場合と同様の工程を経ると、図10(A)、(B)に示す液晶表示装置が得られる。

【0051】

（第3実施形態）

図16(A)はこの発明の第3実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図16(B)は図16(A)のXVI_B-XVI_B線に沿う断面図を示す。この液晶表示装置において、図2(A)、(B)に示す液晶表示装置と異なる点は、上層絶縁膜16を設けずに、絶縁膜17の上面の各所定の箇所にアルミニウム、クロムなどの遮光性金属からなるゲート電極18、該ゲート電極18に接続された走査ライン2および補助容量電極6を設けた点である。

【0052】

この場合、補助容量電極6は、データライン3の一部と重ね合わされた部分を含む第1の補助容量電極部6dと、走査ライン2の近傍に走査ライン2と平行に配置された第2の補助容量電極部6eと、画素電極4の所定の縁部に沿って配置された第3の補助容量電極部6fとからなっている。

【0053】

この液晶表示装置の薄膜トランジスタ5の部分の製造方法では、絶縁膜17の上面の各所定の箇所にアルミニウム、クロムなどの遮光性金属からなるゲート電極18、該ゲート電極18に接続された走査ライン2および補助容量電極6を同時に形成することができるので、図2(A)、(B)に示す場合と比較して、上層絶縁膜を成膜する工程、補助容量電極形成用膜を成膜する工程、補助容量電極形成用のレジストパターンを形成する工程、レジストパターンをマスクとして補助容量電極形成用膜をエッチングして補助容量電極を形成する工程、レジストパターンを剥離する工程を省略することができ、工程数を低減することができる。

【0054】

（その他の実施形態）

半導体薄膜形成用膜15aおよびオーミックコンタクト層形成用層31の成膜は、プラズマCVD法に限らず、スパッタ法、蒸着法、キャスト法、メッキ法などであってもよい。また、オーミックコンタクト層13、14は、n型酸化亜鉛に限らず、p型酸化亜鉛であってもよく、また酸素欠損を生じさせて導電率を変化させた酸化亜鉛であってもよい。

【0055】

また、ガラス基板1とソース電極11およびドレイン電極12との間に下地絶縁膜を設けるようにしてもよい。例えば、下地絶縁膜をイオンバリア性材料によって形成した場合には、ガラス基板1からの不純物拡散を抑制することができ、またガラス基板1と酸化亜鉛膜との反応を抑制することができる。下地絶縁膜の材質として、格子定数や結晶構造が酸化亜鉛に近いものを選択した場合には、酸化亜鉛膜の結晶性を向上させることができる。

。

10

20

30

40

50

【図面の簡単な説明】

【0056】

【図1】この発明の第1実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図。

【図2】(A)は図1の一部の拡大透過平面図、(B)はそのII_B - II_B線に沿う断面図。

【図3】(A)は図2に示す薄膜トランジスタの部分の製造に際し、当初の工程の透過平面図、(B)はそのIII_B - III_B線に沿う断面図。

【図4】(A)は図3に続く工程の透過平面図、(B)はそのIV_B - IV_B線に沿う断面図。

【図5】(A)は図4に続く工程の透過平面図、(B)はそのV_B - V_B線に沿う断面図。

【図6】(A)は図5に続く工程の透過平面図、(B)はそのVI_B - VI_B線に沿う断面図。

【図7】(A)は図6に続く工程の透過平面図、(B)はそのVII_B - VII_B線に沿う断面図。

【図8】(A)は図7に続く工程の透過平面図、(B)はそのVIII_B - VIII_B線に沿う断面図。

【図9】(A)は図8に続く工程の透過平面図、(B)はそのIX_B - IX_B線に沿う断面図。

【図10】(A)はこの発明の第2実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図、(B)はそのX_B - X_B線に沿う断面図。

【図11】(A)は図10に示す薄膜トランジスタの部分の製造に際し、当初の工程の透過平面図、(B)はそのXI_B - XI_B線に沿う断面図。

【図12】(A)は図11に続く工程の透過平面図、(B)はそのXII_B - XII_B線に沿う断面図。

【図13】(A)は図12に続く工程の透過平面図、(B)はそのXIII_B - XIII_B線に沿う断面図。

【図14】(A)は図13に続く工程の透過平面図、(B)はそのXIV_B - XIV_B線に沿う断面図。

【図15】(A)は図14に続く工程の透過平面図、(B)はそのXV_B - XV_B線に沿う断面図。

【図16】(A)はこの発明の第3実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図、(B)はそのXVI_B - XVI_B線に沿う断面図。

【符号の説明】

【0057】

- 1 ガラス基板
- 2 走査ライン
- 3 データライン
- 4 画素電極
- 5 薄膜トランジスタ
- 6 補助容量電極
- 11 ソース電極
- 12 ドレイン電極
- 13、14 オーミックコンタクト層
- 15 半導体薄膜
- 16 保護膜
- 17 絶縁膜
- 18 ゲート電極
- 19 上層絶縁膜

10

20


30

40


50

- 20 オーバーコート膜
- 21 コンタクトホール


【図1】




【図2】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【図 1 1】




【図 1 2】




(B)




(B)




【図 1 3】




【図 1 4】




(B)




(B)



【 図 15 】



【 図 16 】



フロントページの続き

- (56)参考文献 特開2005-033172(JP,A)
特開2000-195794(JP,A)
特開2001-264740(JP,A)
特開2003-037268(JP,A)
特開平04-051529(JP,A)
特開昭62-252973(JP,A)
特開平10-041519(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 29/786
H01L 21/336