

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局

(43) 国際公開日  
2018年1月4日(04.01.2018)




(10) 国際公開番号

WO 2018/002978 A1

- (51) 国際特許分類:  
*H03G 3/10* (2006.01)
- (21) 国際出願番号: PCT/JP2016/068948
- (22) 国際出願日: 2016年6月27日(27.06.2016)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人:三菱電機株式会社(MITSUBISHI ELECTRIC CORPORATION) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目7番3号 Tokyo (JP).
- (72) 発明者:矢尾 知博(YAO, Tomohiro); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP). 丸山 隆也
- (74) 代理人:田澤 英昭, 外(TAZAWA, Hideaki et al.); 〒1000014 東京都千代田区永田町二丁目12番4号 赤坂山王センタービル5階 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR,
- (MARUYAMA, Takaya); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP). 谷口 英司(TANIGUCHI, Eiji); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP).

(54) Title: POWER AMPLIFIER AND VARIABLE-GAIN AMPLIFIER

(54) 発明の名称: 電力増幅器及び可変利得増幅器



AA Power amplifier  
BB Power amplifier  
CC Power amplifier

(57) Abstract: The present invention is provided with a state switching unit that sets a first transistor amplification operation to an enabled state and sets a capacitance member to a disconnected state between a signal input terminal (1) and the ground, or sets the first transistor amplification operation to a disabled state and sets the capacitance member to a connected state between the signal input terminal (1) and the ground. Fluctuations in input impedance when the amplification operation switches between enabled and disabled states can thus be minimized.



WO 2018/002978 A1

KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME,  
MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO,  
NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU,  
RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY,  
TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC,  
VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

- 一 国際調査報告 (条約第21条(3))

---

(57) 要約：第1のトランジスタの増幅動作を有効な状態に設定して、信号入力端子(1)とグラウンドの間から容量部材が切り離されている状態に設定する一方、第1のトランジスタの増幅動作を無効な状態に設定して、容量部材が信号入力端子(1)とグラウンドの間に接続されている状態に設定する状態切換部を備えるように構成する。これにより、増幅動作が有効な状態と無効な状態を切り換えたときの入力インピーダンスの変動を抑えることができる。

## 明 細 書

**発明の名称**：電力増幅器及び可変利得増幅器

### 技術分野

[0001] この発明は、可変利得増幅器に実装される電力増幅器と、利得が変化する可変利得増幅器とに関するものである。

### 背景技術

[0002] 例えば、無線通信装置やレーダ装置は信号を送信する場合、通信相手との間の距離に応じて、送信信号の電力を調整する必要があり、送信信号の電力を調整する装置として、可変利得増幅器を実装している。

以下の特許文献1に記載されている可変利得増幅器では、利得を可変できるようにするために、N個の信号増幅用トランジスタが並列に接続されている。Nは2以上の整数である。

[0003] この可変利得増幅器は、N個の信号増幅用トランジスタのうち、電力増幅に用いる信号増幅用トランジスタの個数を切り換えることで、利得を調整することができる。

また、この可変利得増幅器は、信号増幅用トランジスタと同数の容量補償用トランジスタを実装しており、容量補償用トランジスタは、信号増幅用トランジスタと同じ入力容量を有している。

容量補償用トランジスタは、対応している信号増幅用トランジスタが電力増幅に用いられているときは動作を停止しており、対応している信号増幅用トランジスタが電力増幅に用いられていないときに動作する。

### 先行技術文献

#### 特許文献

[0004] 特許文献1：特開2010-239401号公報

### 発明の概要

#### 発明が解決しようとする課題

[0005] 従来の可変利得増幅器は以上のように構成されているので、電力増幅に用

いる信号増幅用トランジスタの個数を切り換えることで生じる入力インピーダンスの変動を小さくすることはできるが、入力インピーダンスの変動を無くすることはできない。このため、電力増幅に用いる信号増幅用トランジスタの個数を切り換えたときの利得のステップに変動が生じてしまうという課題があった。

[0006] この発明は上記のような課題を解決するためになされたもので、増幅動作が有効な状態と無効な状態を切り換えたときの入力インピーダンスの変動を抑えることができる電力増幅器を得ることを目的とする。

また、この発明は、電力増幅に用いる信号増幅用トランジスタの個数を切り換えたときの利得のステップの変動を抑えることができる可変利得増幅器を得ることを目的とする。

### 課題を解決するための手段

[0007] この発明に係る電力増幅器は、第1の端子が信号入力端子と接続され、第2の端子が信号出力端子と接続され、第3の端子がグランドと接続されている状態で、信号入力端子から入力された信号が第1の端子に与えられると、その信号を増幅して、第2の端子から増幅後の信号を信号出力端子に出力する第1のトランジスタと、第1のトランジスタの入力容量と同じ入力容量を有する容量部材と、第1のトランジスタの増幅動作を有効な状態に設定して、信号入力端子とグランドの間から容量部材が切り離されている状態に設定する一方、第1のトランジスタの増幅動作を無効な状態に設定して、容量部材が信号入力端子とグランドの間に接続されている状態に設定する状態切換部とを備えるようにしたものである。

### 発明の効果

[0008] この発明によれば、第1のトランジスタの増幅動作を有効な状態に設定して、信号入力端子とグランドの間から容量部材が切り離されている状態に設定する一方、第1のトランジスタの増幅動作を無効な状態に設定して、容量部材が信号入力端子とグランドの間に接続されている状態に設定する状態切換部を備えるように構成したので、増幅動作が有効な状態と無効な状態を切

り換えたときの入力インピーダンスの変動を抑えることができる効果がある。

### 図面の簡単な説明

- [0009] [図1]この発明の実施の形態1による可変利得増幅器を示す構成図である。
- [図2]図1の可変利得増幅器に実装される電力増幅器を示す構成図である。
- [図3]信号増幅用トランジスタ $2-n$ の増幅動作が有効である場合の等価回路を示す説明図である。
- [図4]信号増幅用トランジスタ $2-n$ の増幅動作が無効である場合の等価回路を示す説明図である。
- [図5]信号増幅用トランジスタ $2-n$ の増幅動作が有効である場合の等価回路と増幅動作が無効である場合の等価回路とを示す説明図である。
- [図6]増幅動作が有効な状態の信号増幅用トランジスタ $2-n$ の個数と入力インピーダンスとの関係を示す説明図である。
- [図7]増幅動作が有効な状態の信号増幅用トランジスタ $2-n$ の個数と可変利得増幅器の利得との関係を示す説明図である。
- [図8]図1の可変利得増幅器に実装される他の電力増幅器を示す構成図である。
- [図9]この発明の実施の形態2による可変利得増幅器を示す構成図である。
- [図10]図9の可変利得増幅器に実装される電力増幅器を示す構成図である。
- [図11]信号増幅用トランジスタ $2-n$ の増幅動作が有効である場合の等価回路と増幅動作が無効である場合の等価回路とを示す説明図である。
- [図12]この発明の実施の形態3による可変利得増幅器を示す構成図である。
- [図13]図12の可変利得増幅器に実装される電力増幅器を示す構成図である。
- [図14]信号増幅用トランジスタ $2-n$ の増幅動作が有効である場合の等価回路と増幅動作が無効である場合の等価回路とを示す説明図である。
- [図15]図12の可変利得増幅器に実装される他の電力増幅器を示す構成図である。

[図16]この発明の実施の形態4による可変利得増幅器を示す構成図である。

[図17]図16の可変利得増幅器に実装される電力増幅器を示す構成図である。

[図18]信号増幅用トランジスタ $2-n$ の増幅動作が有効である場合の等価回路と増幅動作が無効である場合の等価回路とを示す説明図である。

### 発明を実施するための形態

[0010] 以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。

[0011] 実施の形態1.

図1はこの発明の実施の形態1による可変利得増幅器を示す構成図であり、図2は図1の可変利得増幅器に実装される電力増幅器を示す構成図である。

図1及び図2において、信号入力端子1は増幅対象の信号を入力する端子である。

第1のトランジスタである信号増幅用トランジスタ $2-n$  ( $n=1, 2, \dots, N$ )はエミッタ接地のトランジスタであり、ベース端子B(第1の端子)が信号入力端子1と接続され、コレクタ端子C(第2の端子)が信号出力端子3と接続され、エミッタ端子E(第3の端子)がグランドと接続されている状態で、信号入力端子1から入力された信号がベース端子Bに与えられると、その信号を増幅して、コレクタ端子Cから増幅後の信号を信号出力端子3に出力する。

図1では、信号増幅用トランジスタ $2-n$ の段数がNである例を示しているが、段数Nは、可変利得増幅器における利得の調整分解能によって決まり、例えば、2bitの分解能が求められる場合、 $N=2^2-1=3$ になる。

[0012] この実施の形態1では、信号増幅用トランジスタ $2-n$ がエミッタ接地のトランジスタであるものを想定しているが、信号増幅用トランジスタ $2-n$ は信号を増幅することができればよく、例えば、信号増幅用トランジスタ $2-n$ がコレクタ接地のトランジスタであってもよい。

また、信号増幅用トランジスタ $2-n$ は、信号を増幅することができればよく、信号増幅用トランジスタ $2-n$ の種類は、例えば、バイポーラトランジスタであってもよいし、電界効果トランジスタであってもよい。

[0013] 信号出力端子3は並列に接続されている信号増幅用トランジスタ $2-n$  ( $n=1, 2, \dots, N$ )のコレクタ端子Cから出力された増幅後の信号を外部に出力する端子である。

第2のトランジスタである容量補償用トランジスタ $4-n$  ( $n=1, 2, \dots, N$ )は信号増幅用トランジスタ $2-n$  ( $n=1, 2, \dots, N$ )と寸法が等しく、信号増幅用トランジスタ $2-n$ と同じ入力容量を有している容量部材である。

容量補償用トランジスタ $4-n$ はベース端子Bが信号入力端子1と接続され、コレクタ端子Cが直流電源VCCと接続され、エミッタ端子Eがスイッチ $6-n$  ( $n=1, 2, \dots, N$ )の端子6aと接続されている。

この実施の形態1では、容量補償用トランジスタ $4-n$ がエミッタ接地のトランジスタであるものを想定しているが、エミッタ接地のトランジスタに限るものではなく、コレクタ接地のトランジスタであってもよい。

また、容量補償用トランジスタ $4-n$ は、信号増幅用トランジスタ $2-n$ と同じ入力容量を有していればよく、容量補償用トランジスタ $4-n$ の種類は、例えば、バイポーラトランジスタであってもよいし、電界効果トランジスタであってもよい。

[0014] スイッチ $5-n$  ( $n=1, 2, \dots, N$ )及びスイッチ $6-n$  ( $n=1, 2, \dots, N$ )は状態切換部であり、状態切換部は、信号増幅用トランジスタ $2-n$ の増幅動作を有効な状態に設定して、信号入力端子1とグラウンドの間から容量補償用トランジスタ $4-n$ が切り離されている状態に設定する一方、信号増幅用トランジスタ $2-n$ の増幅動作を無効な状態に設定して、容量補償用トランジスタ $4-n$ が信号入力端子1とグラウンドの間に接続されている状態に設定する。

[0015] スイッチ $5-n$  ( $n=1, 2, \dots, N$ )は端子5aが信号増幅用トラ

ンジスタ 2 - n のエミッタ端子 E と接続され、端子 5 b がグランドと接続されており、信号増幅用トランジスタ 2 - n のエミッタ端子 E とグランド間の接続と非接続の状態を切り換える第 1 のスイッチング素子である。

スイッチ 6 - n ( n = 1, 2, . . . , N ) は端子 6 a が容量補償用トランジスタ 4 - n のエミッタ端子 E と接続され、端子 6 b がグランドと接続されており、容量補償用トランジスタ 4 - n のエミッタ端子 E とグランド間の接続と非接続の状態を切り換える第 2 のスイッチング素子である。

この実施の形態 1 では、スイッチ 5 - n とスイッチ 6 - n の性能及び特性が全く同じであるものとする。

[0016] 次に動作について説明する。

可変利得増幅器の利得は、増幅動作が有効な状態の信号増幅用トランジスタ 2 - n の個数で決定される。

信号増幅用トランジスタ 2 - n を増幅動作が有効な状態に設定する場合、図示せぬ制御回路によって、信号増幅用トランジスタ 2 - n のエミッタ端子 E と接続されているスイッチ 5 - n がオン状態に設定され、また、容量補償用トランジスタ 4 - n のエミッタ端子 E と接続されているスイッチ 6 - n がオフ状態に設定される。

スイッチ 5 - n がオン状態に設定されることで、信号増幅用トランジスタ 2 - n のエミッタ端子 E がグランドと接続されている状態になるため、信号増幅用トランジスタ 2 - n の増幅動作が有効になる。

[0017] 信号増幅用トランジスタ 2 - n を増幅動作が無効な状態に設定する場合、図示せぬ制御回路によって、信号増幅用トランジスタ 2 - n のエミッタ端子 E と接続されているスイッチ 5 - n がオフ状態に設定され、また、容量補償用トランジスタ 4 - n のエミッタ端子 E と接続されているスイッチ 6 - n がオン状態に設定される。

スイッチ 5 - n がオフ状態に設定されることで、信号増幅用トランジスタ 2 - n のエミッタ端子 E がグランドと接続されていない状態になるため、信号増幅用トランジスタ 2 - n の増幅動作が無効になる。

[0018] ここで、図3は信号増幅用トランジスタ2-nの増幅動作が有効である場合の等価回路を示す説明図である。

信号増幅用トランジスタ2-nの増幅動作が有効である場合、信号入力端子1から入力された信号が信号増幅用トランジスタ2-nによって増幅され、信号出力端子3から増幅後の信号が出力される。

このとき、スイッチ5-nはオン状態であるため、スイッチ5-nの端子5aと端子5b間には、スイッチ5-nのオン抵抗 $R_{sw5-n}$ が存在し、スイッチ6-nはオフ状態であるため、スイッチ6-nの端子6aと端子6b間には、スイッチ6-nのオフ容量 $C_{sw6-n}$ が存在する。

このため、信号入力端子1から電力増幅器を見た入力インピーダンスを示す等価回路は、図3のように表される。図3において、 $C_{be2-n}$ は信号増幅用トランジスタ2-nの入力容量、 $C_{be4-n}$ は容量補償用トランジスタ4-nの入力容量であり、 $C_{be2-n} = C_{be4-n}$ である。

[0019] 図4は信号増幅用トランジスタ2-nの増幅動作が無効である場合の等価回路を示す説明図である。

信号増幅用トランジスタ2-nの増幅動作が無効である場合、信号入力端子1から入力された信号は信号増幅用トランジスタ2-nで増幅されず、信号出力端子3から増幅後の信号が出力されない。

このとき、スイッチ5-nはオフ状態であるため、スイッチ5-nの端子5aと端子5b間には、スイッチ5-nのオフ容量 $C_{sw5-n}$ が存在し、スイッチ6-nはオン状態であるため、スイッチ6-nの端子6aと端子6b間には、スイッチ6-nのオン抵抗 $R_{sw6-n}$ が存在する。

このため、信号入力端子1から電力増幅器を見た入力インピーダンスを示す等価回路は、図4のように表される。

[0020] 図5は信号増幅用トランジスタ2-nの増幅動作が有効である場合の等価回路と増幅動作が無効である場合の等価回路とを示す説明図である。

この実施の形態1では、信号増幅用トランジスタ2-nの入力容量 $C_{be2-n}$ と容量補償用トランジスタ4-nの入力容量 $C_{be4-n}$ とが等しい。また、スイ

スイッチ5-nとスイッチ6-nの性能及び特性が全く同じであるため、スイッチ5-nのオン抵抗 $R_{SW5-n}$ とスイッチ6-nのオン抵抗 $R_{SW6-n}$ とが等しく、スイッチ5-nのオフ容量 $C_{SW5-n}$ とスイッチ6-nのオフ容量 $C_{SW6-n}$ とが等しい。

このため、信号増幅用トランジスタ2-nの増幅動作が有効である場合の等価回路と、増幅動作が無効である場合の等価回路とは等しい回路になる。

$$C_{be2-n} = C_{be4-n}$$

$$R_{SW5-n} = R_{SW6-n}$$

$$C_{SW5-n} = C_{SW6-n}$$

[0021] したがって、増幅動作が有効な状態の信号増幅用トランジスタ2-nの個数を変更しても、図6に示すように、信号入力端子1から可変利得増幅器を見た入力インピーダンスは変動しない。このため、増幅動作が有効な状態の信号増幅用トランジスタ2-nの個数を変更しても、図7に示すように、利得のステップの変動を抑えることができる。即ち、利得のステップを一定にすることができる。

図6は増幅動作が有効な状態の信号増幅用トランジスタ2-nの個数と入力インピーダンスとの関係を示す説明図である。

図7は増幅動作が有効な状態の信号増幅用トランジスタ2-nの個数と可変利得増幅器の利得との関係を示す説明図である。

[0022] 以上で明らかなように、この実施の形態1によれば、第1のトランジスタの増幅動作を有効な状態に設定して、信号入力端子1とグラウンドの間から容量部材が切り離されている状態に設定する一方、第1のトランジスタの増幅動作を無効な状態に設定して、容量部材が信号入力端子1とグラウンドの間に接続されている状態に設定する状態切換部を備えるように構成したので、増幅動作が有効な状態と無効な状態を切り換えたときの入力インピーダンスの変動を抑えることができる効果を奏する。

[0023] また、この実施の形態1によれば、増幅動作が有効な状態と無効な状態を切り換えたときの入力インピーダンスの変動を抑えることができる電力増幅

器が複数並列に接続されているように構成したので、電力増幅に用いる第1のトランジスタの個数を切り換えたときの利得のステップの変動を抑えることができる効果を奏する。

[0024] この実施の形態1では、第1のスイッチング素子としてスイッチ5-n ( $n=1, 2, \dots, N$ ) が用いられ、第2のスイッチング素子としてスイッチ6-n ( $n=1, 2, \dots, N$ ) が用いられているものを示したが、第1及び第2のスイッチング素子としてトランジスタが用いられていてもよい。

[0025] 図8は図1の可変利得増幅器に実装される他の電力増幅器を示す構成図であり、図8において、図1と同一符号は同一または相当部分を示すので説明を省略する。

トランジスタ7-n ( $n=1, 2, \dots, N$ ) は信号増幅用トランジスタ2-nのエミッタ端子Eとグランドの間に接続されており、信号増幅用トランジスタ2-nのエミッタ端子Eとグランド間の接続と非接続の状態を切り換える第1のスイッチング素子である。

トランジスタ8-n ( $n=1, 2, \dots, N$ ) は容量補償用トランジスタ4-nのエミッタ端子Eとグランドの間に接続されており、容量補償用トランジスタ4-nのエミッタ端子Eとグランド間の接続と非接続の状態を切り換える第2のスイッチング素子である。トランジスタ7-nとトランジスタ8-nの性能及び特性は、全く同じであるものとする。

スイッチ5-nの代わりにトランジスタ7-nが用いられ、スイッチ6-nの代わりにトランジスタ8-nが用いられても、スイッチ5-n及びスイッチ6-nが用いられている場合と同様に、信号増幅用トランジスタ2-nの増幅動作が有効である場合の等価回路と、増幅動作が無効である場合の等価回路とは等しい回路になる。

[0026] 実施の形態2.

上記実施の形態1では、容量部材として容量補償用トランジスタ4-nが用いられているものを示したが、この実施の形態2では、容量部材としてキ

キャパシタ  $10-n$  が用いられているものを説明する。

[0027] 図9はこの発明の実施の形態2による可変利得増幅器を示す構成図であり、図10は図9の可変利得増幅器に実装される電力増幅器を示す構成図である。

図9及び図10において、図1及び図2と同一符号は同一または相当部分を示すので説明を省略する。

キャパシタ  $10-n$  ( $n=1, 2, \dots, N$ ) は信号増幅用トランジスタ  $2-n$  と同じ入力容量を有している容量部材である。

キャパシタ  $10-n$  は一端が信号入力端子1と接続され、他端がスイッチ  $6-n$  の端子  $6a$  と接続されている。

[0028] 図11は信号増幅用トランジスタ  $2-n$  の増幅動作が有効である場合の等価回路と増幅動作が無効である場合の等価回路とを示す説明図である。

この実施の形態2では、信号増幅用トランジスタ  $2-n$  の入力容量  $C_{be2-n}$  とキャパシタ  $10-n$  の入力容量  $C_{ca10-n}$  とが等しい。また、スイッチ  $5-n$  とスイッチ  $6-n$  の性能及び特性が全く同じであるため、スイッチ  $5-n$  のオン抵抗  $R_{sw5-n}$  とスイッチ  $6-n$  のオン抵抗  $R_{sw6-n}$  とが等しく、スイッチ  $5-n$  のオフ容量  $C_{sw5-n}$  とスイッチ  $6-n$  のオフ容量  $C_{sw6-n}$  とが等しい。

このため、信号増幅用トランジスタ  $2-n$  の増幅動作が有効である場合の等価回路と、増幅動作が無効である場合の等価回路とは等しい回路になる。

$$C_{be2-n} = C_{ca10-n}$$

$$R_{sw5-n} = R_{sw6-n}$$

$$C_{sw5-n} = C_{sw6-n}$$

[0029] したがって、増幅動作が有効な状態の信号増幅用トランジスタ  $2-n$  の個数を変更しても、図6に示すように、信号入力端子1から可変利得増幅器を見た入力インピーダンスは変動しない。このため、増幅動作が有効な状態の信号増幅用トランジスタ  $2-n$  の個数を変更しても、図7に示すように、利得のステップの変動を抑えることができる。即ち、利得のステップを一定に

することができる。

これにより、この実施の形態2でも、上記実施の形態1と同様に、増幅動作が有効な状態と無効な状態を切り換えたときの入力インピーダンスの変動を抑えることができる効果を奏する。

また、電力増幅に用いる信号増幅用トランジスタ $2-n$ の個数を切り換えたときの利得のステップの変動を抑えることができる効果を奏する。

なお、容量補償用トランジスタ $4-n$ の代わりに、キャパシタ $10-n$ を用いたことにより、上記実施の形態1よりも省電力化を図ることができる。

[0030] この実施の形態2でも、上記実施の形態1と同様に、スイッチ $5-n$ の代わりにトランジスタ $7-n$ が用いられ、スイッチ $6-n$ の代わりにトランジスタ $8-n$ が用いられているものであってもよい。

[0031] 実施の形態3.

上記実施の形態1では、スイッチ $5-n$ が信号増幅用トランジスタ $2-n$ のエミッタ端子Eとグランド間に接続され、スイッチ $6-n$ が容量補償用トランジスタ $4-n$ のエミッタ端子Eとグランド間に接続されているものを示したが、この実施の形態3では、スイッチ $11-n$ が信号入力端子1と信号増幅用トランジスタ $2-n$ のベース端子B間に接続され、スイッチ $12-n$ が信号入力端子1と容量補償用トランジスタ $4-n$ のベース端子B間に接続されているものについて説明する。

[0032] 図12はこの発明の実施の形態3による可変利得増幅器を示す構成図であり、図13は図12の可変利得増幅器に実装される電力増幅器を示す構成図である。

図12及び図13において、図1及び図2と同一符号は同一または相当部分を示すので説明を省略する。

スイッチ $11-n$  ( $n=1, 2, \dots, N$ ) 及びスイッチ $12-n$  ( $n=1, 2, \dots, N$ ) は状態切換部であり、状態切換部は、信号増幅用トランジスタ $2-n$ の増幅動作を有効な状態に設定して、信号入力端子1とグランドの間から容量補償用トランジスタ $4-n$ が切り離されている状態に設

定する一方、信号増幅用トランジスタ $2-n$ の増幅動作を無効な状態に設定して、容量補償用トランジスタ $4-n$ が信号入力端子1とグラウンドの間に接続されている状態に設定する。

[0033] スイッチ $11-n$  ( $n=1, 2, \dots, N$ )は端子 $11a$ が信号入力端子1と接続され、端子 $11b$ が信号増幅用トランジスタ $2-n$ のベース端子Bと接続されており、信号入力端子1と信号増幅用トランジスタ $2-n$ のベース端子B間の接続と非接続の状態を切り換える第1のスイッチング素子である。

スイッチ $12-n$  ( $n=1, 2, \dots, N$ )は端子 $12a$ が信号入力端子1と接続され、端子 $12b$ が容量補償用トランジスタ $4-n$ のベース端子Bと接続されており、信号入力端子1と容量補償用トランジスタ $4-n$ のベース端子B間の接続と非接続の状態を切り換える第2のスイッチング素子である。

この実施の形態3では、スイッチ $11-n$ とスイッチ $12-n$ の性能及び特性が全く同じであるものとする。

[0034] 次に動作について説明する。

可変利得増幅器の利得は、増幅動作が有効な状態の信号増幅用トランジスタ $2-n$ の個数で決定される。

信号増幅用トランジスタ $2-n$ を増幅動作が有効な状態に設定する場合、図示せぬ制御回路によって、信号増幅用トランジスタ $2-n$ のベース端子Bと接続されているスイッチ $11-n$ がオン状態に設定され、また、容量補償用トランジスタ $4-n$ のベース端子Bと接続されているスイッチ $12-n$ がオフ状態に設定される。

スイッチ $11-n$ がオン状態に設定されることで、信号増幅用トランジスタ $2-n$ のベース端子Bが信号入力端子1と接続されている状態になるため、信号増幅用トランジスタ $2-n$ の増幅動作が有効になる。

[0035] 信号増幅用トランジスタ $2-n$ を増幅動作が無効な状態に設定する場合、図示せぬ制御回路によって、信号増幅用トランジスタ $2-n$ のベース端子B

と接続されているスイッチ  $11-n$  がオフ状態に設定され、また、容量補償用トランジスタ  $4-n$  のベース端子 B と接続されているスイッチ  $12-n$  がオン状態に設定される。

スイッチ  $11-n$  がオフ状態に設定されることで、信号増幅用トランジスタ  $2-n$  のベース端子 B が信号入力端子 1 と接続されていない状態になるため、信号増幅用トランジスタ  $2-n$  の増幅動作が無効になる。

[0036] 図 14 は信号増幅用トランジスタ  $2-n$  の増幅動作が有効である場合の等価回路と増幅動作が無効である場合の等価回路とを示す説明図である。

信号増幅用トランジスタ  $2-n$  の増幅動作が有効である場合、信号入力端子 1 から入力された信号が信号増幅用トランジスタ  $2-n$  によって増幅され、信号出力端子 3 から増幅後の信号が出力される。

このとき、スイッチ  $11-n$  はオン状態であるため、スイッチ  $11-n$  の端子  $11a$  と端子  $11b$  間には、スイッチ  $11-n$  のオン抵抗  $R_{SW11-n}$  が存在し、スイッチ  $12-n$  はオフ状態であるため、スイッチ  $12-n$  の端子  $12a$  と端子  $12b$  間には、スイッチ  $12-n$  のオフ容量  $C_{SW12-n}$  が存在する。

このため、信号入力端子 1 から電力増幅器を見た入力インピーダンスを示す等価回路は、図 14 の左図のように表される。

[0037] 信号増幅用トランジスタ  $2-n$  の増幅動作が無効である場合、信号入力端子 1 から入力された信号は信号増幅用トランジスタ  $2-n$  で増幅されず、信号出力端子 3 から増幅後の信号が出力されない。

このとき、スイッチ  $11-n$  はオフ状態であるため、スイッチ  $11-n$  の端子  $11a$  と端子  $11b$  間には、スイッチ  $11-n$  のオフ容量  $C_{SW11-n}$  が存在し、スイッチ  $12-n$  はオン状態であるため、スイッチ  $12-n$  の端子  $12a$  と端子  $12b$  間には、スイッチ  $12-n$  のオン抵抗  $R_{SW12-n}$  が存在する。

このため、信号入力端子 1 から電力増幅器を見た入力インピーダンスを示す等価回路は、図 14 の右図のように表される。

[0038] この実施の形態3では、信号増幅用トランジスタ $2-n$ の入力容量 $C_{be2-n}$ と容量補償用トランジスタ $4-n$ の入力容量 $C_{be4-n}$ とが等しい。また、スイッチ $11-n$ とスイッチ $12-n$ の性能及び特性が全く同じであるため、スイッチ $11-n$ のオン抵抗 $R_{sw11-n}$ とスイッチ $12-n$ のオン抵抗 $R_{sw12-n}$ とが等しく、スイッチ $11-n$ のオフ容量 $C_{sw11-n}$ とスイッチ $12-n$ のオフ容量 $C_{sw12-n}$ とが等しい。

このため、信号増幅用トランジスタ $2-n$ の増幅動作が有効である場合の等価回路と、増幅動作が無効である場合の等価回路とは等しい回路になる。

$$C_{be2-n} = C_{be4-n}$$

$$R_{sw11-n} = R_{sw12-n}$$

$$C_{sw11-n} = C_{sw12-n}$$

[0039] したがって、増幅動作が有効な状態の信号増幅用トランジスタ $2-n$ の個数を変更しても、図6に示すように、信号入力端子1から可変利得増幅器を見た入力インピーダンスは変動しない。このため、増幅動作が有効な状態の信号増幅用トランジスタ $2-n$ の個数を変更しても、図7に示すように、利得のステップの変動を抑えることができる。即ち、利得のステップを一定にすることができる。

これにより、この実施の形態3でも、上記実施の形態1と同様に、増幅動作が有効な状態と無効な状態を切り換えたときの入力インピーダンスの変動を抑えることができる効果を奏する。

また、電力増幅に用いる信号増幅用トランジスタ $2-n$ の個数を切り換えたときの利得のステップの変動を抑えることができる効果を奏する。

[0040] この実施の形態3では、第1のスイッチング素子としてスイッチ $11-n$  ( $n=1, 2, \dots, N$ ) が用いられ、第2のスイッチング素子としてスイッチ $12-n$  ( $n=1, 2, \dots, N$ ) が用いられているものを示したが、第1及び第2のスイッチング素子としてトランジスタが用いられていてもよい。

[0041] 図15は図12の可変利得増幅器に実装される他の電力増幅器を示す構成

図であり、図 15 において、図 13 と同一符号は同一または相当部分を示すので説明を省略する。

トランジスタ  $13-n$  ( $n=1, 2, \dots, N$ ) は信号入力端子 1 と信号増幅用トランジスタ  $2-n$  のベース端子 B との間に接続されており、信号入力端子 1 と信号増幅用トランジスタ  $2-n$  のベース端子 B 間の接続と非接続の状態を切り換える第 1 のスイッチング素子である。

トランジスタ  $14-n$  ( $n=1, 2, \dots, N$ ) は信号入力端子 1 と容量補償用トランジスタ  $4-n$  のベース端子 B との間に接続されており、信号入力端子 1 と容量補償用トランジスタ  $4-n$  のベース端子 B 間の接続と非接続の状態を切り換える第 2 のスイッチング素子である。トランジスタ  $13-n$  とトランジスタ  $14-n$  の性能及び特性は、全く同じであるものとする。

スイッチ  $11-n$  の代わりにトランジスタ  $13-n$  が用いられ、スイッチ  $12-n$  の代わりにトランジスタ  $14-n$  が用いられても、スイッチ  $11-n$  及びスイッチ  $12-n$  が用いられている場合と同様に、信号増幅用トランジスタ  $2-n$  の増幅動作が有効である場合の等価回路と、増幅動作が無効である場合の等価回路とは等しい回路になる。

[0042] 実施の形態 4.

上記実施の形態 3 では、容量部材として容量補償用トランジスタ  $4-n$  が用いられているものを示したが、この実施の形態 4 では、容量部材としてキャパシタ  $15-n$  が用いられているものを説明する。

[0043] 図 16 はこの発明の実施の形態 4 による可変利得増幅器を示す構成図であり、図 17 は図 16 の可変利得増幅器に実装される電力増幅器を示す構成図である。

図 16 及び図 17 において、図 12 及び図 13 と同一符号は同一または相当部分を示すので説明を省略する。

キャパシタ  $15-n$  ( $n=1, 2, \dots, N$ ) は信号増幅用トランジスタ  $2-n$  と同じ入力容量を有している容量部材である。

キャパシタ  $15-n$  は一端がスイッチ  $12-n$  の端子  $12b$  と接続され、

他端がグラウンドと接続されている。

[0044] 図18は信号増幅用トランジスタ $2-n$ の増幅動作が有効である場合の等価回路と増幅動作が無効である場合の等価回路とを示す説明図である。

この実施の形態4では、信号増幅用トランジスタ $2-n$ の入力容量 $C_{be2-n}$ とキャパシタ $15-n$ の入力容量 $C_{ca15-n}$ とが等しい。また、スイッチ $11-n$ とスイッチ $12-n$ の性能及び特性が全く同じであるため、スイッチ $11-n$ のオン抵抗 $R_{sw11-n}$ とスイッチ $12-n$ のオン抵抗 $R_{sw12-n}$ とが等しく、スイッチ $11-n$ のオフ容量 $C_{sw11-n}$ とスイッチ $12-n$ のオフ容量 $C_{sw12-n}$ とが等しい。

このため、信号増幅用トランジスタ $2-n$ の増幅動作が有効である場合の等価回路と、増幅動作が無効である場合の等価回路とは等しい回路になる。

$$C_{be2-n} = C_{ca15-n}$$

$$R_{sw11-n} = R_{sw12-n}$$

$$C_{sw11-n} = C_{sw12-n}$$

[0045] したがって、増幅動作が有効な状態の信号増幅用トランジスタ $2-n$ の個数を変更しても、図6に示すように、信号入力端子1から可変利得増幅器を見た入力インピーダンスは変動しない。このため、増幅動作が有効な状態の信号増幅用トランジスタ $2-n$ の個数を変更しても、図7に示すように、利得のステップの変動を抑えることができる。即ち、利得のステップを一定にすることができる。

これにより、この実施の形態4でも、上記実施の形態3と同様に、増幅動作が有効な状態と無効な状態を切り換えたときの入力インピーダンスの変動を抑えることができる効果を奏する。

また、電力増幅に用いる信号増幅用トランジスタ $2-n$ の個数を切り換えたときの利得のステップの変動を抑えることができる効果を奏する。

なお、容量補償用トランジスタ $4-n$ の代わりに、キャパシタ $15-n$ を用いたことにより、上記実施の形態3よりも省電力化を図ることができる。

[0046] この実施の形態4でも、上記実施の形態3と同様に、スイッチ $11-n$ の

代わりにトランジスタ 13-n が用いられ、スイッチ 12-n の代わりにトランジスタ 14-n が用いられているものであってもよい。

[0047] なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

### 産業上の利用可能性

[0048] この発明は、可変利得増幅器に実装されている電力増幅器に適しており、また、利得が変化する可変利得増幅器に適している。

### 符号の説明

[0049] 1 信号入力端子、2-1~2-N 信号増幅用トランジスタ（第1のトランジスタ）、3 信号出力端子、4-1~4-N 容量補償用トランジスタ（容量部材、第2のトランジスタ）、5-1~5-N スイッチ（状態切換部、第1のスイッチング素子）、5a, 5b 端子、6-1~6-N スイッチ（状態切換部、第2のスイッチング素子）、6a, 6b 端子、7-1~7-N トランジスタ（状態切換部、第1のスイッチング素子）、8-1~8-N トランジスタ（状態切換部、第2のスイッチング素子）、10-1~10-N キャパシタ（容量部材）、11-1~11-N スイッチ（状態切換部、第1のスイッチング素子）、11a, 11b 端子、12-1~12-N スイッチ（状態切換部、第2のスイッチング素子）、12a, 12b 端子、13-1~13-N トランジスタ（状態切換部、第1のスイッチング素子）、14-1~14-N トランジスタ（状態切換部、第2のスイッチング素子）、15-1~15-N キャパシタ（容量部材）。

## 請求の範囲

- [請求項1] 第1の端子が信号入力端子と接続され、第2の端子が信号出力端子と接続され、第3の端子がグランドと接続されている状態で、前記信号入力端子から入力された信号が前記第1の端子に与えられると、前記信号を増幅して、前記第2の端子から増幅後の信号を前記信号出力端子に出力する第1のトランジスタと、
- 前記第1のトランジスタの入力容量と同じ入力容量を有する容量部材と、
- 前記第1のトランジスタの増幅動作を有効な状態に設定して、前記信号入力端子と前記グランドの間から前記容量部材が切り離されている状態に設定する一方、前記第1のトランジスタの増幅動作を無効な状態に設定して、前記容量部材が前記信号入力端子と前記グランドの間に接続されている状態に設定する状態切換部と
- を備えた電力増幅器。
- [請求項2] 前記容量部材として、第2のトランジスタが用いられており、
- 前記状態切換部によって、前記第1のトランジスタの増幅動作が無効な状態に設定された場合、前記第2のトランジスタの第1の端子が前記信号入力端子と接続され、前記第2のトランジスタの第2の端子が電源と接続され、前記第2のトランジスタの第3の端子が前記グランドと接続されることを特徴とする請求項1記載の電力増幅器。
- [請求項3] 前記状態切換部は、
- 前記第1のトランジスタの第3の端子と前記グランド間の接続と非接続の状態を切り換える第1のスイッチング素子と、
- 前記第2のトランジスタの第3の端子と前記グランド間の接続と非接続の状態を切り換える第2のスイッチング素子とを備えていることを特徴とする請求項2記載の電力増幅器。
- [請求項4] 前記状態切換部は、
- 前記トランジスタの第1の端子と前記信号入力端子間の接続と非接

続の状態を切り換える第1のスイッチング素子と、

前記第2のトランジスタの第1の端子と前記信号入力端子間の接続と非接続の状態を切り換える第2のスイッチング素子とを備えていることを特徴とする請求項2記載の電力増幅器。

[請求項5] 前記第2のトランジスタが電界効果トランジスタであることを特徴とする請求項2記載の電力増幅器。

[請求項6] 前記容量部材として、キャパシタが用いられており、  
前記状態切換部によって、前記第1のトランジスタの増幅動作が無効な状態に設定された場合、前記キャパシタの一端が前記信号入力端子と接続され、前記キャパシタの他端が前記グランドと接続されることを特徴とする請求項1記載の電力増幅器。

[請求項7] 前記状態切換部は、  
前記第1のトランジスタの第3の端子と前記グランド間の接続と非接続の状態を切り換える第1のスイッチング素子と、  
前記キャパシタと前記グランド間の接続と非接続の状態を切り換える第2のスイッチング素子とを備えていることを特徴とする請求項6記載の電力増幅器。

[請求項8] 前記状態切換部は、  
前記トランジスタの第1の端子と前記信号入力端子間の接続と非接続の状態を切り換える第1のスイッチング素子と、  
前記信号入力端子と前記キャパシタ間の接続と非接続の状態を切り換える第2のスイッチング素子とを備えていることを特徴とする請求項6記載の電力増幅器。


[請求項9] 第1の端子が信号入力端子と接続され、第2の端子が信号出力端子と接続され、第3の端子がグランドと接続されている状態で、前記信号入力端子から入力された信号が前記第1の端子に与えられると、前記信号を増幅して、前記第2の端子から増幅後の信号を前記信号出力端子に出力する第1のトランジスタと、

前記第 1 のトランジスタの入力容量と同じ入力容量を有する容量部材と、


前記第 1 のトランジスタの増幅動作を有効な状態に設定して、前記信号入力端子と前記グランドの間から前記容量部材が切り離されている状態に設定する一方、前記第 1 のトランジスタの増幅動作を無効な状態に設定して、前記容量部材が前記信号入力端子と前記グランドの間に接続されている状態に設定する状態切換部とを備え、

前記第 1 のトランジスタ、前記容量部材及び前記状態切換部の組が複数並列に接続されていることを特徴とする可変利得増幅器。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]



[図8]




[図9]







[図12]




[図13]




[図14]




[図15]




[図16]



[図17]



[図18]



**INTERNATIONAL SEARCH REPORT**

International application No.

PCT/JP2016/068948

<p>A. CLASSIFICATION OF SUBJECT MATTER H03G3/10(2006.01) i</p> <p>According to International Patent Classification (IPC) or to both national classification and IPC</p>														
<p>B. FIELDS SEARCHED</p> <p>Minimum documentation searched (classification system followed by classification symbols) H03G3/10</p> <p>Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched</p> <table style="width:100%; border:none;"> <tr> <td style="width:33%;">Jitsuyo Shinan Koho</td> <td style="width:16%;">1922-1996</td> <td style="width:33%;">Jitsuyo Shinan Toroku Koho</td> <td style="width:18%;">1996-2016</td> </tr> <tr> <td>Kokai Jitsuyo Shinan Koho</td> <td>1971-2016</td> <td>Toroku Jitsuyo Shinan Koho</td> <td>1994-2016</td> </tr> </table> <p>Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)</p>			Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2016	Kokai Jitsuyo Shinan Koho	1971-2016	Toroku Jitsuyo Shinan Koho	1994-2016				
Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2016											
Kokai Jitsuyo Shinan Koho	1971-2016	Toroku Jitsuyo Shinan Koho	1994-2016											
<p>C. DOCUMENTS CONSIDERED TO BE RELEVANT</p> <table border="1" style="width:100%; border-collapse: collapse;"> <thead> <tr> <th style="width:10%;">Category*</th> <th style="width:70%;">Citation of document, with indication, where appropriate, of the relevant passages</th> <th style="width:20%;">Relevant to claim No.</th> </tr> </thead> <tbody> <tr> <td>X Y</td> <td>JP 2011-119987 A (Renesas Electronics Corp.), 16 June 2011 (16.06.2011), paragraphs [0058] to [0087]; fig. 2 to 6 (Family: none)</td> <td>1, 6-9 2-5</td> </tr> <tr> <td>Y A</td> <td>JP 2010-239401 A (Panasonic Corp.), 21 October 2010 (21.10.2010), paragraphs [0034] to [0053]; fig. 1 to 4 (Family: none)</td> <td>2-5 1, 6-9</td> </tr> <tr> <td>A</td> <td>JP 2000-101371 A (Matsushita Electric Industrial Co., Ltd.), 07 April 2000 (07.04.2000), paragraphs [0018] to [0024]; fig. 1 (Family: none)</td> <td>1-9</td> </tr> </tbody> </table>			Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	X Y	JP 2011-119987 A (Renesas Electronics Corp.), 16 June 2011 (16.06.2011), paragraphs [0058] to [0087]; fig. 2 to 6 (Family: none)	1, 6-9 2-5	Y A	JP 2010-239401 A (Panasonic Corp.), 21 October 2010 (21.10.2010), paragraphs [0034] to [0053]; fig. 1 to 4 (Family: none)	2-5 1, 6-9	A	JP 2000-101371 A (Matsushita Electric Industrial Co., Ltd.), 07 April 2000 (07.04.2000), paragraphs [0018] to [0024]; fig. 1 (Family: none)	1-9
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.												
X Y	JP 2011-119987 A (Renesas Electronics Corp.), 16 June 2011 (16.06.2011), paragraphs [0058] to [0087]; fig. 2 to 6 (Family: none)	1, 6-9 2-5												
Y A	JP 2010-239401 A (Panasonic Corp.), 21 October 2010 (21.10.2010), paragraphs [0034] to [0053]; fig. 1 to 4 (Family: none)	2-5 1, 6-9												
A	JP 2000-101371 A (Matsushita Electric Industrial Co., Ltd.), 07 April 2000 (07.04.2000), paragraphs [0018] to [0024]; fig. 1 (Family: none)	1-9												
<p><input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C.      <input type="checkbox"/> See patent family annex.</p>														
<p>* Special categories of cited documents:</p> <table style="width:100%; border:none;"> <tr> <td style="width:50%;"> <p>“A” document defining the general state of the art which is not considered to be of particular relevance</p> <p>“E” earlier application or patent but published on or after the international filing date</p> <p>“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>“O” document referring to an oral disclosure, use, exhibition or other means</p> <p>“P” document published prior to the international filing date but later than the priority date claimed</p> </td> <td style="width:50%;"> <p>“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>“&amp;” document member of the same patent family</p> </td> </tr> </table>			<p>“A” document defining the general state of the art which is not considered to be of particular relevance</p> <p>“E” earlier application or patent but published on or after the international filing date</p> <p>“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>“O” document referring to an oral disclosure, use, exhibition or other means</p> <p>“P” document published prior to the international filing date but later than the priority date claimed</p>	<p>“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>“&amp;” document member of the same patent family</p>										
<p>“A” document defining the general state of the art which is not considered to be of particular relevance</p> <p>“E” earlier application or patent but published on or after the international filing date</p> <p>“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>“O” document referring to an oral disclosure, use, exhibition or other means</p> <p>“P” document published prior to the international filing date but later than the priority date claimed</p>	<p>“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>“&amp;” document member of the same patent family</p>													
<p>Date of the actual completion of the international search 02 September 2016 (02.09.16)</p>		<p>Date of mailing of the international search report 13 September 2016 (13.09.16)</p>												
<p>Name and mailing address of the ISA/ Japan Patent Office 3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-8915, Japan</p>		<p>Authorized officer</p> <p>Telephone No.</p>												

**INTERNATIONAL SEARCH REPORT**

International application No.

PCT/JP2016/068948

## C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 2012/100947 A1 (ST-ERICSSON SA), 02 August 2012 (02.08.2012), page 8, line 20 to page 9, line 30; fig. 4 & US 2014/0197893 A1 & EP 2482449 A1	1-9

A. 発明の属する分野の分類（国際特許分類（IPC）） Int.Cl. H03G3/10(2006.01)i		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） Int.Cl. H03G3/10		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2016年 日本国実用新案登録公報 1996-2016年 日本国登録実用新案公報 1994-2016年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	JP 2011-119987 A（ルネサスエレクトロニクス株式会社） 2011.06.16, 段落[0058]-[0087], 図 2-6（ファミリーなし）	1, 6-9 2-5
Y A	JP 2010-239401 A（パナソニック株式会社） 2010.10.21, 段落[0034]-[0053], 図 1-4（ファミリーなし）	2-5 1, 6-9
A	JP 2000-101371 A（松下電器産業株式会社） 2000.04.07, 段落[0018]-[0024], 図 1（ファミリーなし）	1-9
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日 02.09.2016	国際調査報告の発送日 13.09.2016	
国際調査機関の名称及びあて先 日本国特許庁（ISA/J P） 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官（権限のある職員） 緒方 寿彦 電話番号 03-3581-1101 内線 3576	5W 8321

C (続き) . 関連すると認められる文献		
引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	WO 2012/100947 A1 (ST-ERICSSON SA) 2012.08.02, 第8頁第20行-第9頁第30行, 図4 & US 2014/0197893 A1 & EP 2482449 A1	1-9