

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-232230

(P2010-232230A)

(43) 公開日 平成22年10月14日(2010.10.14)

(51) Int.Cl.

H01L 23/12 (2006.01)

F I

H01L 23/12 501P

テーマコード (参考)

審査請求 未請求 請求項の数 19 O L (全 16 頁)

(21) 出願番号 特願2009-75277 (P2009-75277)
 (22) 出願日 平成21年3月25日 (2009. 3. 25)

(71) 出願人 000001443
 カシオ計算機株式会社
 東京都渋谷区本町1丁目6番2号
 (74) 代理人 100096699
 弁理士 鹿嶋 英實
 (72) 発明者 三原 一郎
 東京都青梅市藤橋3丁目3番地2
 カシオ計算機株式会社青梅
 事業所内


(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【要約】 (修正有)

【課題】 渦巻き形状の薄膜誘導素子を備えたCSPと呼ばれる半導体装置において、シリコン基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減する。

【解決手段】 シリコン基板1上にはパッシベーション膜3および第1の保護膜5が設けられている。第1の保護膜の周辺部を除く上面には第2の保護膜7が設けられている。第2の保護膜の上面には渦巻き形状の薄膜誘導素子11が設けられている。この場合、第1、第2の保護膜の合計厚さにより、シリコン基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

半導体基板と、前記半導体基板上に設けられた第 1 の樹脂膜と、前記第 1 の樹脂膜の少なくとも周辺部を除く上面に設けられた第 2 の樹脂膜と、前記第 2 の樹脂膜上に設けられた薄膜誘導素子とを備えていることを特徴とする半導体装置。

【請求項 2】

請求項 1 に記載の発明において、前記半導体基板の周辺部上に複数の接続パッドが設けられ、前記第 2 の樹脂膜は、前記半導体基板上における前記接続パッドよりも内側の領域に設けられていることを特徴とする半導体装置。

【請求項 3】

請求項 2 に記載の発明において、前記第 2 の樹脂膜の厚さは前記第 1 の樹脂膜の厚さよりも厚くなっていることを特徴とする半導体装置。

【請求項 4】

請求項 3 に記載の発明において、前記第 1 の樹脂膜の厚さと前記第 2 の樹脂膜の厚さの合計は $10 \sim 20 \mu\text{m}$ であることを特徴とする半導体装置。

【請求項 5】

請求項 4 に記載の発明において、前記第 2 の樹脂膜の厚さは前記第 1 の樹脂膜の厚さの 2 倍以上であることを特徴とする半導体装置。

【請求項 6】

請求項 5 に記載の発明において、前記第 1 の樹脂膜の厚さは $2 \sim 6 \mu\text{m}$ であることを特徴とする半導体装置。

【請求項 7】

請求項 1 に記載の発明において、前記第 1、第 2 の樹脂膜上に配線および薄膜誘導素子用配線が設けられ、前記配線の一端部および前記薄膜誘導素子用配線の一端部は前記接続パッドに接続され、前記薄膜誘導素子用配線の他端部は前記薄膜誘導素子の外端部に接続されていることを特徴とする半導体装置。

【請求項 8】

請求項 7 に記載の発明において、前記第 2 の樹脂膜の側面は傾斜面となっていることを特徴とする半導体装置。

【請求項 9】

請求項 8 に記載の発明において、前記配線の接続パッド部上および前記薄膜誘導素子の内端部上に柱状電極が設けられていることを特徴とする半導体装置。

【請求項 10】

請求項 1 に記載の発明において、前記第 1 の樹脂膜下に薄膜誘導素子用下層配線が設けられ、前記薄膜誘導素子用下層配線の一端部は前記接続パッドに接続され、他端部は前記薄膜誘導素子の内端部に前記第 1、第 2 の樹脂膜に設けられた開口部を介して接続されていることを特徴とする半導体装置。

【請求項 11】

周辺部に複数の接続パッドを有する半導体基板の上面全体に第 1 の樹脂膜を形成する工程と、
前記第 1 の樹脂膜上における前記接続パッドの内側領域に第 2 の樹脂膜を形成する工程と、
前記第 2 の樹脂膜上に薄膜誘導素子を形成する工程と、
を有することを特徴とする半導体装置の製造方法。

【請求項 12】

請求項 11 に記載の発明において、前記第 2 の樹脂膜の厚さは前記第 1 の樹脂膜の厚さよりも厚くなるようにすることを特徴とする半導体装置の製造方法。

【請求項 13】

請求項 12 に記載の発明において、前記第 1 の樹脂膜の厚さと前記第 2 の樹脂膜の厚さの合計は $10 \sim 20 \mu\text{m}$ であることを特徴とする半導体装置の製造方法。

10

20

30

40

50

【請求項 14】

請求項 13 に記載の発明において、前記第 2 の樹脂膜の厚さは前記第 1 の樹脂膜の厚さの 2 倍以上となるようにすることを特徴とする半導体装置の製造方法。

【請求項 15】

請求項 14 に記載の発明において、前記第 1 の樹脂膜の厚さは 2 ~ 6 μm とすることを特徴とする半導体装置の製造方法。

【請求項 16】

請求項 15 に記載の発明において、前記第 2 の樹脂膜を形成する工程の前に、前記半導体基板の周辺部上に形成された前記複数の接続パッドに対応する部分における前記第 1 の樹脂膜にフォトリソグラフィ法により開口部を形成する工程を有することを特徴とする半導体装置の製造方法。

10

【請求項 17】

請求項 16 に記載の発明において、前記薄膜誘導素子を形成する工程は、前記第 1、第 2 の樹脂膜上に配線および薄膜誘導素子用配線を形成する工程を含み、前記配線の一端部および前記薄膜誘導素子用配線の一端部は前記接続パッドに接続され、前記薄膜誘導素子用配線の他端部は前記薄膜誘導素子の外端部に接続されることを特徴とする半導体装置の製造方法。

【請求項 18】

請求項 11 に記載の発明において、前記第 2 の樹脂膜はスクリーン印刷法により形成することを特徴とする半導体装置の製造方法。

20

【請求項 19】

請求項 18 に記載の発明において、前記スクリーン印刷法により塗布された液状樹脂膜の側面がだれることにより、前記第 2 の樹脂膜の側面が傾斜面となるようにすることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は半導体装置およびその製造方法に関する。

【背景技術】

【0002】

30

従来の半導体装置には、CSP (chip size package) と呼ばれ、且つ、渦巻き形状の薄膜誘導素子を備えたものが知られている（例えば、特許文献 1 参照）。この半導体装置は半導体基板を備えている。半導体基板の上面には絶縁膜が設けられている。絶縁膜の上面には複数の配線および渦巻き形状の薄膜誘導素子が設けられている。配線の接続パッド部上面には柱状電極が設けられている。柱状電極の周囲には封止膜が設けられている。柱状電極の上面には半田ボールが設けられている。

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特開 2008 - 210828 号公報

40

【0004】

ところで、上記のような半導体装置において、絶縁膜が、半導体基板の上面に設けられた酸化シリコン等からなるパッシベーション膜およびその上面に設けられたポリイミド系樹脂等からなる保護膜からなり、保護膜の上面に配線および薄膜誘導素子が設けられている場合には、配線に電流が流れたとき、誘導によって半導体基板に発生する渦電流により、薄膜誘導素子に渦電流損が生じ、薄膜誘導素子の特性が劣化してしまう。

【0005】

これを解決するため、特許文献 1 に記載の半導体装置では、半導体基板上のパッシベーション膜と薄膜誘導素子との間に、ポリイミド系樹脂等からなる保護膜の代わりに、ポリイミド系樹脂等からなる熱硬化性樹脂中に軟磁性体粉末を混入したものからなる磁性膜を

50

設け、これにより、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減するようにしている。

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、上記従来の半導体装置では、磁性膜をポリイミド系樹脂等からなる熱硬化性樹脂中に比較的高価な材料である軟磁性体粉末を混入したものによって形成しているので、比較的高価となるばかりでなく、熱硬化性樹脂中への軟磁性体粉末の分散を均一にしがたく、軟磁性体粉末の分散が密となる箇所が生じると、回路が短絡するおそれがあり、一方、軟磁性体粉末の分散が疎となる箇所が生じると、渦電流損低減の効果が薄れてしまう。

10

【0007】

そこで、この発明は、比較的安価である上、回路短絡を防止し、且つ、渦電流損低減の効果を均一に発揮することができる半導体装置およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

請求項1に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた第1の樹脂膜と、前記第1の樹脂膜の少なくとも周辺部を除く上面に設けられた第2の樹脂膜と、前記第2の樹脂膜上に設けられた薄膜誘導素子とを備えていることを特徴とするものである。

20

請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記半導体基板の周辺部上に複数の接続パッドが設けられ、前記第2の樹脂膜は、前記半導体基板上における前記接続パッドよりも内側の領域に設けられていることを特徴とするものである。

請求項3に記載の発明に係る半導体装置は、請求項2に記載の発明において、前記第2の樹脂膜の厚さは前記第1の樹脂膜の厚さよりも厚くなっていることを特徴とするものである。

請求項4に記載の発明に係る半導体装置は、請求項3に記載の発明において、前記第1の樹脂膜の厚さと前記第2の樹脂膜の厚さの合計は10～20μmであることを特徴とするものである。

30

請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記第2の樹脂膜の厚さは前記第1の樹脂膜の厚さの2倍以上であることを特徴とするものである。

請求項6に記載の発明に係る半導体装置は、請求項5に記載の発明において、前記第1の樹脂膜の厚さは2～6μmであることを特徴とするものである。

請求項7に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記第1、第2の樹脂膜上に配線および薄膜誘導素子用配線が設けられ、前記配線の一端部および前記薄膜誘導素子用配線の一端部は前記接続パッドに接続され、前記薄膜誘導素子用配線の他端部は前記薄膜誘導素子の外端部に接続されていることを特徴とするものである。

40

請求項8に記載の発明に係る半導体装置は、請求項7に記載の発明において、前記第2の樹脂膜の側面は傾斜面となっていることを特徴とするものである。

請求項9に記載の発明に係る半導体装置は、請求項8に記載の発明において、前記配線の接続パッド部上および前記薄膜誘導素子の内端部上に柱状電極が設けられていることを特徴とするものである。

請求項10に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記第1の樹脂膜下に薄膜誘導素子用下層配線が設けられ、前記薄膜誘導素子用下層配線の一端部は前記接続パッドに接続され、他端部は前記薄膜誘導素子の内端部に前記第1、第2の樹脂膜に設けられた開口部を介して接続されていることを特徴とするものである。

請求項11に記載の発明に係る半導体装置の製造方法は、周辺部に複数の接続パッドを

50

有する半導体基板の上面全体に第１の樹脂膜を形成する工程と、記第１の樹脂膜上における前記接続パッドの内側領域に第２の樹脂膜を形成する工程と、前記第２の樹脂膜上に薄膜誘導素子を形成する工程と、を有することを特徴とするものである。

請求項１２に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記第２の樹脂膜の厚さは前記第１の樹脂膜の厚さよりも厚くなるようにすることを特徴とするものである。

請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記第１の樹脂膜の厚さと前記第２の樹脂膜の厚さの合計は１０～２０μｍであることを特徴とするものである。

請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の発明において、前記第２の樹脂膜の厚さは前記第１の樹脂膜の厚さの２倍以上となるようにすることを特徴とするものである。

請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１４に記載の発明において、前記第１の樹脂膜の厚さは２～６μｍとすることを特徴とするものである。

請求項１６に記載の発明に係る半導体装置の製造方法は、請求項１５に記載の発明において、前記第２の樹脂膜を形成する工程の前に、前記半導体基板の周辺部上に形成された前記複数の接続パッドに対応する部分における前記第１の樹脂膜にフォトリソグラフィ法により開口部を形成する工程を有することを特徴とするものである。

請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１６に記載の発明において、前記薄膜誘導素子を形成する工程は、前記第１、第２の樹脂膜上に配線および薄膜誘導素子用配線を形成する工程を含み、前記配線の一端部および前記薄膜誘導素子用配線の一端部は前記接続パッドに接続され、前記薄膜誘導素子用配線の他端部は前記薄膜誘導素子の外端部に接続されることを特徴とするものである。

請求項１８に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記第２の樹脂膜はスクリーン印刷法により形成することを特徴とするものである。

請求項１９に記載の発明に係る半導体装置の製造方法は、請求項１８に記載の発明において、前記スクリーン印刷法により塗布された液状樹脂膜の側面がだれることにより、前記第２の樹脂膜の側面が傾斜面となるようにすることを特徴とするものである。半導体基板と、前記半導体基板上に設けられた第１の樹脂膜と、前記第１の樹脂膜の周辺部を除く上面に設けられた第２の樹脂膜と、前記第２の樹脂膜上に設けられた渦巻き形状の薄膜誘導素子とを備えていることを特徴とするものである。

【発明の効果】

【０００９】

この発明によれば、半導体基板上に設けられた第１の樹脂膜の少なくとも周辺部を除く上面に設けられた第２の樹脂膜上に薄膜誘導素子を設けているので、第１、第２の樹脂膜の合計厚さにより、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる。この場合、第２の樹脂膜は比較的安価な樹脂によって形成しているので、比較的安価である上、回路短絡を防止し、且つ、渦電流損低減の効果を均一に発揮することができる。

【図面の簡単な説明】

【００１０】

【図１】（Ａ）はこの発明の第１実施形態としての半導体装置の要部の平面図（図１（Ｂ）における封止膜を除去した状態）、（Ｂ）はそのＢ－Ｂ線に沿う断面図。

【図２】図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。

【図３】図２に続く工程の断面図。

【図４】図３に続く工程の断面図。

【図５】図４に続く工程の断面図。

【図６】図５に続く工程の断面図。

【図７】図６に続く工程の断面図。

10

20

30

40

50

【図 8】図 7 に続く工程の断面図。

【図 9】図 8 に続く工程の断面図。

【図 10】図 9 に続く工程の断面図。

【図 11】図 10 に続く工程の断面図。

【図 12】図 11 に続く工程の断面図。

【図 13】(A) はこの発明の第 2 実施形態としての半導体装置の要部の平面図 (図 13 (B) における封止膜を除去した状態)、(B) はその B - B 線に沿う断面図。

【図 14】図 13 に示す半導体装置の製造方法の一例において、所定の工程の断面図。

【図 15】図 14 に続く工程の断面図。

【図 16】図 15 に続く工程の断面図。

【図 17】図 16 に続く工程の断面図。

【発明を実施するための形態】

【0011】

10

(第 1 実施形態)

図 1 (A) はこの発明の第 1 実施形態としての半導体装置の要部の平面図 (図 1 (B) における封止膜を除去した状態) を示し、図 1 (B) はその B - B 線に沿う断面図を示す。この半導体装置は、一般的には CSP と呼ばれるものであり、平面形状のシリコン基板 (半導体基板) 1 を備えている。シリコン基板 1 の上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子 (図示せず) が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド 2 a、2 b が集積回路に接続されて設けられている。この場合、符号 2 b で示す接続パッドは、後述する渦巻き形状の薄膜誘導素子 11 の外端部に接続されるものである。

20

【0012】

接続パッド 2 a、2 b の中央部を除くシリコン基板 1 の上面には酸化シリコン等からなるパッシベーション膜 3 が設けられ、接続パッド 2 a、2 b の中央部はパッシベーション膜 3 に設けられた開口部 4 a、4 b を介して露出されている。パッシベーション膜 3 の上面にはポリイミド系樹脂やポリベンザオキシドール等の樹脂からなる第 1 の保護膜 (第 1 の樹脂膜) 5 が設けられている。パッシベーション膜 3 の開口部 4 a、4 b に対応する部分における第 1 の保護膜 5 には開口部 6 a、6 b が設けられている。

【0013】

30

第 1 の保護膜 5 上における半導体基板 1 の上記接続パッドよりも内側領域、つまり開口部 6 a、6 b が設けられた周辺部を除く領域には、第 1 の保護膜 5 と同一の樹脂または異なる樹脂からなる第 2 の保護膜 (第 2 の樹脂膜) 7 が設けられている。この場合、第 2 の保護膜 7 の側面は傾斜面 8 となっている。

【0014】

ここで、第 1 の保護膜 5 の厚さは例えば 2 ~ 6 μm 程度と比較的薄いのに対し、第 2 の保護膜 7 の厚さはそれよりも厚く、例えば 8 ~ 14 μm 程度と 2 倍以上となっている。この場合、第 1 の保護膜 5 と第 2 の保護膜 7 の厚さの合計が 10 ~ 20 μm 程度とすればよく、必ずしも、第 2 の保護膜 7 の厚さを第 1 の保護膜 5 の厚さよりも大きくする必要は無いが、配線の高密度化のためには、開口部 6 a、6 b を形成する必要がある第 1 の保護膜 5 の厚さは、可能な限り薄い方が望ましい。

40

【0015】

第 1 の保護膜 5 の周辺部上面および第 2 の保護膜 7 の傾斜面 8 を含む上面には複数の配線 9 および 1 つの薄膜誘導素子用配線 10 が設けられ、第 2 の保護膜 7 の上面には渦巻き形状の薄膜誘導素子 11 が設けられている。配線 9、薄膜誘導素子用配線 10 および薄膜誘導素子 11 は、銅等からなる下地金属層 12、13、14 の上面に銅からなる上部金属層 15、16、17 が設けられた 2 層構造となっている。なお、薄膜誘導素子 11 の渦巻き形状は、図 1 (A) では、四角形状としているが、これよりも多角な角形状、円形状、楕円形状、多角形状と円弧形状の組合せ形状等としてもよい。また、渦巻き形状に限らず、ほぼ一重の環状としてもよい。

50

【 0 0 1 6 】

配線 9 の一端部はパッシベーション膜 3 の開口部 4 a および第 1 の保護膜 5 の開口部 4 b を介して接続パッド 2 a に接続されている。薄膜誘導素子用配線 1 0 の一端部はパッシベーション膜 3 の開口部 4 b および第 1 の保護膜 5 の開口部 6 b を介して接続パッド 2 b に接続されている。薄膜誘導素子 1 1 の外端部は薄膜誘導素子用配線 1 0 の他端部に接続されている。配線 9 の他端部および薄膜誘導素子 1 1 の内端部は接続パッド部 9 a 、 1 1 a となっている。この場合、配線 9 の接続パッド部 9 a は第 2 の保護膜 7 の上面のみに設けられている。

【 0 0 1 7 】

配線 9 および薄膜誘導素子 1 1 の接続パッド部 9 a 、 1 1 a の上面には銅からなる柱状電極 1 8 、 1 9 が設けられている。第 1 の保護膜 5 の周辺部上面、配線 9 、薄膜誘導素子用配線 1 0 および薄膜誘導素子 1 1 の上面および第 2 の保護膜 7 の傾斜面 8 を含む上面にはエポキシ系樹脂等からなる封止膜 2 0 が設けられている。柱状電極 1 8 、 1 9 は、その上面が封止膜 2 0 の上面と面一乃至数 μm 低くなるように設けられている。柱状電極 1 8 、 1 9 の上面には半田ボール 2 1 、 2 2 が設けられている。

10

【 0 0 1 8 】

以上のように、この半導体装置では、シリコン基板 1 上にパッシベーション膜 3 および第 1 の保護膜 5 を介して設けられた第 2 の保護膜 7 の上面に薄膜誘導素子 1 1 を設けているので、シリコン基板 1 に発生する渦電流に起因する薄膜誘導素子 1 1 の渦電流損を低減することができ、ひいては薄膜誘導素子 1 1 の特性劣化を抑制することができる。

20

【 0 0 1 9 】

また、接続パッド 2 a 、 2 b に接続するための開口部 6 a 、 6 b を形成する第 1 の保護膜 5 上に第 2 の保護膜 7 を設けているので、高密度配線をすることができる。さらに、第 2 の保護膜 7 をポリイミド系樹脂等の比較的安価な樹脂によって形成しているので、比較的安価である上、回路短絡を防止し、且つ、渦電流損低減の効果を均一に発揮することができる。

【 0 0 2 0 】

次に、この半導体装置の製造方法の一例について説明する。まず、図 2 に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ 3 1 という）の上面にアルミニウム系金属等からなる接続パッド 2 a 、 2 b および酸化シリコン等からなるパッシベーション膜 3 が形成され、接続パッド 2 a 、 2 b の中央部がパッシベーション膜 3 に形成された開口部 4 a 、 4 b を介して露出されたものを準備する。なお、図 2 において、符号 3 2 で示す領域はダイシングストリートである。

30

【 0 0 2 1 】

次に、図 3 に示すように、パッシベーション膜 3 の開口部 4 a 、 4 b を介して露出された接続パッド 2 a 、 2 b の上面を含むパッシベーション膜 3 の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂やポリベンザオキシドール等の樹脂からなる第 1 の保護膜 5 を形成する。次に、図 4 に示すように、パッシベーション膜 3 の開口部 4 a 、 4 b に対応する部分における第 1 の保護膜 5 に、フォトリソグラフィ法により、開口部 6 a 、 6 b を形成する。

40

【 0 0 2 2 】

次に、図 5 に示すように、ダイシングストリート 3 2 で囲まれた各半導体装置形成領域において、第 1 の保護膜 5 の周辺部つまり開口部 6 a 、 6 b が形成された周辺部を除く上面に、スクリーン印刷法により、第 1 の保護膜 5 と同一の樹脂または異なる樹脂からなる第 2 の保護膜 7 を形成する。この場合、スクリーン印刷法により塗布された液状樹脂膜の周辺部がだれることにより、第 2 の保護膜 7 の側面は傾斜面 8 となる。

【 0 0 2 3 】

次に、図 6 に示すように、パッシベーション膜 3 および第 1 の保護膜 5 の開口部 4 a 、 6 a および開口部 4 b 、 6 b を介して露出された接続パッド 2 a 、 2 b の上面を含む第 1 の保護膜 5 の上面および第 2 の保護膜 7 の傾斜面 8 を含む上面に下地金属層 3 3 を形成す

50

る。この場合、下地金属層 33 は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタン等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。

【0024】

次に、下地金属層 33 の上面にメッキレジスト膜 34 をパターン形成する。この場合、上部金属層 15、16、17 形成領域に対応する部分におけるメッキレジスト膜 34 には開口部 35、36、37 が形成されている。次に、下地金属層 33 をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜 34 の開口部 35、36、37 内の下地金属層 33 の上面に上部金属層 15、16、17 を形成する。次に、メッキレジスト膜 34 を剥離する。

10

【0025】

次に、図 7 に示すように、上部金属層 15、16、17 および下地金属層 33 の上面にメッキレジスト膜 38 をパターン形成する。この場合、上部金属層 15、17 の接続パッド部 9a、11a つまり柱状電極 18、19 形成領域に対応する部分におけるメッキレジスト膜 38 には開口部 39、40 が形成されている。次に、下地金属層 33 をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜 38 の開口部 39、40 内の上部金属層 15、17 の接続パッド部 9a、11a の上面に柱状電極 18、19 を形成する。

【0026】

次に、メッキレジスト膜 38 を剥離し、次いで、上部金属層 15、16、17 をマスクとして下地金属層 33 の不要な部分をエッチングして除去すると、図 8 に示すように、上部金属層 15、16、17 下にのみ下地金属層 12、13、14 が残存される。この状態では、上部金属層 15、16、17 およびその下に残存された下地金属層 12、13、14 により、2 層構造の配線 9、薄膜誘導素子用配線 10 および薄膜誘導素子 11 が形成されている。

20

【0027】

なお、上記においては、配線 9、薄膜誘導素子用配線 10 および薄膜誘導素子 11 をセミアデティブ法で形成する場合で説明したが、サブトラクト法により形成することもできる。その場合には、図 6 において、パッシベーション膜 3 および第 1 の保護膜 5 の開口部 4a、6a および開口部 4b、6b を介して露出された接続パッド 2a、2b の上面を含む第 1 の保護膜 5 の上面および第 2 の保護膜 7 の傾斜面 8 を含む上面に下地金属層 33 を形成した後、該下地金属層 33 の上面全面に電解めっき法により上部金属形成用層を形成し、該上部金属形成用層上における上部 15、16、17 を形成する領域上にフォトリジストマスクを形成し、このフォトリジストマスクから露出された領域の上部金属形成用層および下地金属層 33 をエッチングすればよい。但し、このエッチングは、図 7 に示すように（但し、サブトラクト法の場合には、上部金属層 15、16、17 に代わって下地金属層 33 上全面に上部金属形成用層が形成されている）、柱状電極 18、19 を形成した後に行う。

30

【0028】

ここで、配線 9 および薄膜誘導素子用配線 10 は第 1、第 2 の保護膜 5、7 の上面に形成されているが、第 2 の保護膜 7 の側面が傾斜面 8 となっているので、配線 9 および薄膜誘導素子用配線 10 が断線しにくいようにすることができる。また、図 6 に示すように、下地金属層 33 を上面全体に形成するとき、下地金属層 33 を良好に形成することができる。

40

【0029】

次に、図 9 に示すように、配線 9、薄膜誘導素子用配線 10、薄膜誘導素子 11 および柱状電極 18、19 を含む第 1、第 2 の保護膜 5、7 の上面に、スクリーン印刷法やスピコート法等により、エポキシ系樹脂等からなる封止膜 20 をその厚さが柱状電極 18、19 の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極 18、19 の上面は封止膜 20 によって覆われている。

50

【 0 0 3 0 】

次に、封止膜 20 の上面側を適宜に研削し、図 10 に示すように、柱状電極 18、19 の上面を露出させ、且つ、この露出された柱状電極 18、19 の上面を含む封止膜 20 の上面を平坦化する。次に、図 11 に示すように、柱状電極 18、19 の上面に半田ボール 21、22 を形成する。次に、図 12 に示すように、ダイシングストリート 32 に沿って、封止膜 20、第 1 の保護膜 5、パッシベーション膜 3 および半導体ウエハ 31 を切断すると、図 1 (A)、(B) に示す半導体装置が複数個得られる。

【 0 0 3 1 】

ここで、図 4 に示すように、第 2 の保護膜 7 を第 1 の保護膜 5 の上面全体に形成せずに、ダイシングストリート 32 で囲まれた各半導体装置形成領域において、第 1 の保護膜 5 の周辺部つまり開口部 6a、6b が形成された周辺部を除く上面に形成する理由および第 1、第 2 の保護膜 5、7 の厚さについて説明する。

【 0 0 3 2 】

第 2 の保護膜 7 を第 1 の保護膜 5 の上面全体に形成する場合には、接続パッド 2a、2b を露出させるために、第 1 の保護膜 5 の開口部 6a、6b に対応する部分における第 2 の保護膜 7 に開口部を形成する必要がある。しかるに、微細化に伴い、接続パッド 2a、2b のピッチおよび平面サイズが小さくなった場合には、それに伴い、第 1 の保護膜 5 の開口部 6a、6b および該開口部 6a、6b に対応する部分における第 2 の保護膜 7 に形成する開口部のピッチおよび平面サイズも小さくなってしまふ。これらの開口部をフォトリソグラフィ法により形成する場合には、第 1、第 2 の保護膜 3、7 の合計厚さがかなり厚くなるので、解像度が悪くなり、好ましくない。

【 0 0 3 3 】

そこで、この実施形態のように、第 2 の保護膜 7 を第 1 の保護膜 5 の上面全体に形成せずに、ダイシングストリート 32 で囲まれた各半導体装置形成領域において、第 1 の保護膜 5 の周辺部つまり開口部 6a、6b が形成された周辺部を除く上面に形成すると、厚さが例えば 2 ~ 6 μm 程度と比較的薄い第 1 の保護膜 5 のみに開口部 6a、6b を形成すればよいので、微細化に対応することが可能となる。但し、第 1 の保護膜 5 の厚さはこれに限定されるものではない。また、上述した如く、渦電流損低減の効果を得るためには、第 1 の保護膜 5 と第 2 の保護膜 7 の厚さの合計を 10 ~ 20 μm 程度とすればよく、第 2 の保護膜 7 の厚さは、第 1 の保護膜 5 の厚さに対応して決定される。

【 0 0 3 4 】

(第 2 実施形態)

図 13 (A) はこの発明の第 2 実施形態としての半導体装置の要部の平面図 (図 13 (B) における封止膜を除去した状態) を示し、図 13 (B) はその B - B 線に沿う断面図を示す。この半導体装置において、図 1 (A)、(B) に示す半導体装置と大きく異なる点は、渦巻き形状の薄膜誘導素子 11 の内端部のみならず外端部もシリコン基板 1 の上面に形成された集積回路 (図示せず) に接続された接続パッドに接続するようにした点である。

【 0 0 3 5 】

すなわち、符号 2b、2c で示す接続パッドは、渦巻き形状の薄膜誘導素子 13 の内端部および外端部に接続されるものであり、図 13 (A) では互いに隣接して配置されている。接続パッド 2a、2b、2c の中央部を除くシリコン基板 1 の上面にはパッシベーション膜 3 が設けられ、接続パッド 2a、2b、2c の中央部はパッシベーション膜 3 に設けられた開口部 4a、4b、4c を介して露出されている。

【 0 0 3 6 】

パッシベーション膜 3 の上面には、接続パッド 2a、2b、2c と異なる金属、例えばクロム系金属からなる薄膜誘導素子用 (下層) 配線 10b が設けられている。薄膜誘導素子用配線 10b の一端部は、パッシベーション膜 3 の開口部 4b を介して接続パッド 2b に接続されている。薄膜誘導素子用配線 10b を含むパッシベーション膜 3 の上面には第 1 の保護膜 5 が設けられている。パッシベーション膜 3 の開口部 4a、4c に対応する部

分における第 1 の保護膜 5 には開口部 6 a、6 c が設けられている。

【0037】

第 1 の保護膜 5 の周辺部つまり開口部 6 a、6 c が設けられた周辺部を除く上面には第 2 の保護膜 7 が設けられている。この場合も、第 2 の保護膜 7 の側面は傾斜面 8 となっている。また、第 1 の保護膜 5 の厚さおよび第 2 の保護膜 7 は、第 1 実施形態の場合と同様である。ここで、薄膜誘導素子用配線 10 b の接続パッド部に対応する部分における第 1、第 2 の保護膜 5、7 には開口部 4 1 が設けられている。

【0038】

第 1 の保護膜 5 の周辺部上面および第 2 の保護膜 7 の傾斜面 8 を含む上面には複数の配線 9 および 1 つの薄膜誘導素子用配線 10 c が設けられ、第 2 の保護膜 7 の上面には渦巻き形状の薄膜誘導素子 11 が設けられている。配線 9、薄膜誘導素子用配線 10 c および薄膜誘導素子 11 は、下地金属層 12、13、14 の上面に上部金属層 15、16、17 が設けられた 2 層構造となっている。

10

【0039】

配線 9 の一端部はパッシベーション膜 3 および第 1 の保護膜 5 の開口部 4 a、6 a を介して接続パッド 2 a に接続されている。薄膜誘導素子用配線 10 c の一端部はパッシベーション膜 3 および第 1 の保護膜 5 の開口部 4 c、6 c を介して接続パッド 2 c に接続されている。薄膜誘導素子 11 の内端部は第 1、第 2 の保護膜 5、7 の開口部 4 1 を介して薄膜誘導素子用配線 10 b の接続パッド部に接続され、外端部は薄膜誘導素子用配線 10 c の他端部に接続されている。

20

【0040】

配線 9 の接続パッド部 9 a の上面には柱状電極 18 が設けられている。第 1 の保護膜 5 の周辺部上面、配線 9、薄膜誘導素子用配線 10 c および薄膜誘導素子 11 の上面および第 1 の保護膜 5 の傾斜面 8 を含む上面には封止膜 20 が設けられている。柱状電極 18 の上面には半田ボール 21 が設けられている。

【0041】

以上のように、この半導体装置でも、シリコン基板 1 上にパッシベーション膜 3 および第 1 の保護膜 5 を介して設けられた第 2 の保護膜 7 の上面に薄膜誘導素子 11 を設けているので、シリコン基板 1 に発生する渦電流に起因する薄膜誘導素子 11 の渦電流損を低減することができ、ひいては薄膜誘導素子 11 の特性劣化を抑制することができる。

30

【0042】

次に、この半導体装置の製造方法の一例について説明する。この場合、図 2 に示すものを準備した後に、図 14 に示すように、パッシベーション膜 3 の上面に、スパッタ法等により成膜されたクロム系金属等からなる金属膜をフォトリソグラフィ法によりパターンニングすることにより、薄膜誘導素子用配線 10 b を形成する。この状態では、薄膜誘導素子用配線 10 b の一端部は、パッシベーション膜 3 の開口部 4 b を介して接続パッド 2 b に接続されている。

【0043】

ここで、薄膜誘導素子用配線 10 b を接続パッド 2 a、2 b と異なる金属によって形成するのは、パッシベーション膜 3 の開口部 4 a を介して接続パッド 2 a が露出されるため、この露出された接続パッド 2 a をエッチングしないようにするためである。なお、図 13 (A) において、符号 2 c で示す接続パッドについての説明は省略する。

40

【0044】

次に、図 15 に示すように、パッシベーション膜 3 の開口部 4 a を介して露出された接続パッド 2 a および薄膜誘導素子用配線 10 b を含むパッシベーション膜 3 の上面に、スクリーン印刷法やスピンコート法等により、第 1 の保護膜 5 を形成する。次に、ダイシングストリート 32 で囲まれた各半導体装置形成領域において、第 1 の保護膜 5 の周辺部を除く上面に、スクリーン印刷法により、第 2 の保護膜 7 を形成する。この場合も、スクリーン印刷法により塗布された液状樹脂膜の周辺部がだれることにより、第 2 の保護膜 7 の側面は傾斜面 8 となる。

50

【 0 0 4 5 】

次に、図 1 6 に示すように、フォトリソグラフィ法により、パッシベーション膜 3 の開口部 2 a に対応する部分における第 1 の保護膜 5 に開口部 6 a を形成し、且つ、薄膜誘導素子用配線 1 0 b の接続パッド部に対応する部分における第 1、第 2 の保護膜 5、7 に開口部 4 1 を形成する。この場合、第 1、第 2 の保護膜 5、7 に形成する開口部 4 1 は、接続パッド 2 a、2 b の微細化とは関係がないので、解像度の関係から平面サイズを比較的大きくしても、別に問題はない。

【 0 0 4 6 】

次に、図 1 7 に示すように、パッシベーション膜 3 および第 1 の保護膜 5 の開口部 4 a、6 a を介して露出された接続パッド 2 a の上面を含む第 1 の保護膜 5 の上面および第 1、第 2 の保護膜 5、7 の開口部 4 1 を介して露出された薄膜誘導素子用配線 1 0 b の接続パッド部の上面を含む第 2 の保護膜 7 の傾斜面 8 を含む上面に下地金属層 3 3 を形成する。以下、上記第 1 実施形態の場合と同様の工程を経ると、図 1 3 (A)、(B) に示す半導体装置が複数個得られる。

10

【 0 0 4 7 】

なお、第 2 実施形態において、薄膜誘導素子用配線 1 0 b の材料および構造を薄膜誘導素子用配線 1 0 c とは異なるものとして説明をしたが、両配線を同一の材料および構造としてもよいことは当然である。その場合には、図 1 4 に図示された、金属膜をフォトリソグラフィ法によりパターニングして薄膜誘導素子用配線 1 0 b を形成する工程において、接続パッド 2 a がエッチングされないように接続パッド 2 a 上にマスクを形成した後、金属膜をフォトリソグラフィ法によりパターニングすればよい。

20

【 0 0 4 8 】

また、上記各実施形態では、第 2 の保護膜 7 を、ダイシングストリート 3 2 で囲まれた各半導体装置形成領域において、第 1 の保護膜 5 の周辺部つまり開口部 6 a、6 b が形成された周辺部を除く上面に形成する場合について説明したが、これに限定されるものではない。例えば、第 2 の保護膜 7 を薄膜誘導素子 1 1 の形成領域に対応する部分における第 1 の保護膜 3 の上面のみに形成するようにしてもよい。

【 0 0 4 9 】

さらに、第 2 の保護膜 7 の形成はスクリーン印刷による場合で説明したが、第 1 の保護膜 5 の上面全体に、スピンコーティング、塗布、スクリーン印刷法等により被着した後、ウエットエッチングにより形成してもよい。この場合、等方的なエッチング液を用いることにより、第 2 の保護膜 7 の側面を好適な角度の傾斜面とすることができる。

30


【 符号の説明 】

【 0 0 5 0 】


- 1 シリコン基板
- 2 a、2 b、2 c 接続パッド
- 3 絶縁膜
- 5 第 1 の保護膜
- 7 第 2 の保護膜
- 8 傾斜面
- 9 配線
- 1 0、1 0 b、1 0 c 薄膜誘導素子用配線
- 1 1 薄膜誘導素子
- 1 8、1 9 柱状電極
- 2 0 封止膜
- 2 1、2 2 半田ボール
- 3 1 半導体ウエハ
- 3 2 ダイシングストリート
- 3 3 下地金属層

40


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】



【図 15】



【図 16】



【図 17】

