

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2007年11月1日 (01.11.2007)

PCT


(10) 国際公開番号
WO 2007/123052 A1

- (51) 国際特許分類:
G01S 3/86 (2006.01) G10L 21/02 (2006.01)
G01S 3/808 (2006.01) H04B 7/10 (2006.01)
G01S 7/523 (2006.01) H04R 1/40 (2006.01)
G01S 7/526 (2006.01) H04R 3/00 (2006.01)
- (21) 国際出願番号: PCT/JP2007/058098
- (22) 国際出願日: 2007年4月12日 (12.04.2007)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願2006-117289 2006年4月20日 (20.04.2006) JP
- (71) 出願人 (米国を除く全ての指定国について): 日本電気株式会社 (NEC CORPORATION) [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 杉山 昭彦 (SUGIYAMA, Akihiko) [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 日本電気株式会社内 Tokyo (JP).
- (74) 代理人: 高橋 勇 (TAKAHASHI, Isamu); 〒1010031 東京都千代田区東神田1丁目10番7号 篠田ビル7階 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

[続葉有]

(54) Title: ADAPTIVE ARRAY CONTROL DEVICE, METHOD, PROGRAM, ADAPTIVE ARRAY PROCESSING DEVICE, METHOD, PROGRAM

(54) 発明の名称: 適応アレイ制御装置、方法、プログラム、及び適応アレイ処理装置、方法、プログラム



(57) Abstract: [PROBLEMS] To enable accurate coefficient update control not depending on an input signal characteristic or arrival direction and provide a high-quality array processing output which is hardly affected by input signal frequency characteristic or arrival direction. [MEANS FOR SOLVING PROBLEMS] Identification information for a target signal and a disturbing signal based on an amplitude is corrected by identification information for the target signal and the disturbing signal based on a phase. By using the correction result, the target signal and the disturbing signal are identified. More specifically, an adaptive array control device includes a phase identification information generation unit, a correction signal generation unit, and a correction unit.

(57) 要約: 【課題】 入力信号の周波数特性や到来方向によらず、正確な係数更新制御を可能とすることにより、入力信号の周波数特性や到来方向の影響を受けにくい高品質なアレイ処理出力を得ることができる。【解決手段】

[続葉有]



WO 2007/123052 A1



(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

添付公開書類:

— 国際調査報告書

明 細 書

適応アレイ制御装置、方法、プログラム、及び適応アレイ処理装置、方法、プログラム

技術分野

- [0001] 本発明は、適応アレイ制御装置、適応アレイ制御の方法およびそのプログラム並びに適応アレイ処理装置、適応アレイ処理の方法およびそのプログラムに関し、特に複数のセンサを用いて、信号を空間選択的に受信する適応アレイ制御装置、適応アレイ制御の方法およびそのプログラム並びに適応アレイ処理装置、適応アレイ処理の方法およびそのプログラムに関する。
- [0002] 音声信号取得や、ソーナー、無線通信などの分野において、適応マイクロフォンアレイによる音声強調装置、適応アンテナアレイによる無線送受信装置などが知られている。これらの装置は、複数の信号源の中から特定の信号だけを強調して受信することが可能であり、適応アレイ技術の応用である。センサとしては、マイクロフォン、超音波センサ、ソーナー受音器、アンテナなどを用いることができる。
- [0003] ここでは、センサとしてマイクロフォンを用いた場合について説明する。以降、説明を簡単にするため、マイクロフォンが直線上に等間隔に配置されている場合を考える。また、目標音源がマイクロフォンの配置されている直線から十分に離れており、目標音源の方向は前記直線に対して直交していると仮定する。
- [0004] マイクロフォンアレイは、複数のマイクロフォンに入力された信号をフィルタリングした後、加算することによって空間フィルタを形成する。この空間フィルタにより、事前に規定した方向から到来した信号、すなわち目標信号だけを強調し、目標以外の信号を減衰させる。適応マイクロフォンアレイは、空間フィルタ特性を適応的に変化させる機能を有したマイクロフォンアレイである。
- 適応マイクロフォンアレイの構成として、非特許文献1に開示されている「一般化サイドローブキャンセラ」、非特許文献2に開示されている構成、非特許文献3に開示されている構成、非特許文献4に開示されている「フロスト・ビームフォーマ」、非特許文献5に開示されている構成などが知られている。

- [0005] 非特許文献1に開示されている基本的な適応アレイ処理装置である一般化サイドローブキャンセラは、固定ビームフォーマ、ブロッキング行列回路、多入力キャンセラから構成される。ブロッキング行列回路には、適応フィルタを含む適応ブロッキング行列回路も使用される。固定ビームフォーマは、複数のセンサ信号を処理して目標信号を強調する。ブロッキング行列回路は、前記複数のセンサ信号に含まれる目標信号を抑圧し、妨害信号を相対的に強調する。
- [0006] 適応ブロッキング行列回路は、前記固定ビームフォーマ出力を参照信号として、適応フィルタによって生成した擬似目標信号を前記複数のセンサ信号から差し引き、多入力キャンセラに供給する。適応ブロッキング行列回路の適応フィルタ係数は、固定ビームフォーマ出力と適応ブロッキング行列回路の出力を用いて、適応ブロッキング行列回路の出力が最小化されるように更新される。
- [0007] 多入力キャンセラは、ブロッキング行列回路の出力を参照信号として、適応フィルタによって生成した擬似妨害信号を、前記固定ビームフォーマ出力から差し引く。この減算処理によって得られた信号においては、目標信号が強調され、妨害信号が抑圧されており、これをアレイ装置出力とする。この減算により、出力信号の妨害信号に対する相関が除去される。多入力キャンセラの適応フィルタ係数は、ブロッキング行列回路出力と多入力キャンセラ出力を用いて、多入力キャンセラ出力が最小化されるように更新される。
- [0008] 固定ビームフォーマとして、複数のセンサ信号をそれぞれ遅延して加算するディレイアンドサムビームフォーマや、フィルタリングして加算するフィルタアンドサムビームフォーマを用いることが可能である。これらの固定ビームフォーマについては、非特許文献6に詳細に説明されている。
- [0009] ディレイアンドサムビームフォーマは、複数のセンサ信号を各信号に固有のサンプル数だけ遅延させ、さらに各信号に固有の係数を乗算した後に、総和を計算して出力する。各信号の遅延時間は、各センサ信号を遅延した後に、それに含まれる目標信号の位相が同じになるように設定する。その結果、ディレイアンドサムビームフォーマの出力に含まれる目標信号が強調される。
- [0010] 一方、目標信号とは異なる方向から到来する妨害信号は、前記の各遅延信号にお

いて、位相が互いに異なるため、加算によって互いに打ち消し合い、減衰する。従って、ディレイアンドサムビームフォーマの出力では、目標信号が強調され、妨害信号が減衰する。フィルタドサムビームフォーマは、ディレイアンドサムビームフォーマにおける複数のセンサ信号に対する遅延と定数倍が、フィルタで置換された構成を有する。これら複数のフィルタは、ディレイアンドサムビームフォーマにおける遅延と定数倍の効果が、各周波数に対して異なるようにすることができる。このため、スペクトルが平坦でない信号に対して、目標信号強調効果がディレイアンドサムビームフォーマよりも高い。

- [0011] 適応ブロッキング行列回路及び多入力キャンセラは、複数の適応フィルタを含む。これらの適応フィルタとして、FIRフィルタ、IIRフィルタ、及びラティスフィルタなどの構造を用いることが可能である。また、これらの適応フィルタにおける係数更新アルゴリズムとして、NLMSアルゴリズム(学習同定法または正規化LMSアルゴリズム)、RLSアルゴリズム(逐次最小自乗法)、射影アルゴリズム、勾配法、LSアルゴリズム(最小自乗法)、ブロック適応アルゴリズム、変換領域の適応アルゴリズムなどを用いることができる。さらに、係数更新に際して、新たに計算される係数値に制約を課するタップ係数拘束適応アルゴリズムやリーク適応アルゴリズム、さらには係数値ノルムに拘束を課するタップノルム拘束適応アルゴリズムなどを用いることが可能である。これらの制約付係数更新アルゴリズムについては、非特許文献7に詳しいので、説明を省略する。
- [0012] 適応ブロッキング行列回路の係数更新では強調された妨害信号が、多入力キャンセラの係数更新では強調された目標信号が、係数更新には不要な信号となり、係数更新を妨害する。このため、いずれの場合も、適応フィルタ係数が乱れ、アレイ処理装置の出力信号に不快な息つき雑音が生じる。これを防ぐためには、係数更新ステップサイズを小さく設定する必要がある。しかし、小さなステップサイズは、適応ブロッキング行列回路の特性が目標信号の移動に追従する速度を鈍らせ、最終出力である適応アレイ装置出力の品質が劣化する。この問題を解決するために、適応モード制御装置が、非特許文献8及び9に開示されている。
- [0013] 非特許文献8に開示された方法では、隣接するセンサから得られる信号間の相関を

利用して、前記妨害信号の存在を検出する。妨害信号が検出されたときに係数更新を停止することによって、良好な適応アレイ装置の出力を得ることができる。この方法では、ヒアリングエイドを応用として開発されているためにマイク間隔が広く、空間折返しを避けるために信号帯域が600から1200Hz程度に制限されている。通常の音声信号を利用する応用では、時として音声パワーがこの周波数範囲外にも存在するために、妨害信号の存在を正確に検出することができない。また、固定ブロッキング行列回路を想定して多入力キャンセラだけの係数更新を制御する構成となっており、適応ブロッキング行列回路にそのまま適用することはできない。

- [0014] 非特許文献9に開示された方法では、目標信号対妨害信号のパワー比(SIR)を用いて、妨害信号の存在を検出する。目標信号のパワー推定は、固定ビームフォーマ出力を用いて行う。妨害信号のパワー推定は、適応ブロッキング行列回路の出力を用いて行う。これらの推定値の比、すなわちSIRの推定値を閾値と比較する。閾値よりSIRが大きいときは、入力信号において目標信号が支配的であり、妨害信号の影響が少ないので適応ブロッキング行列回路で係数更新を行う。反対に、多入力キャンセラの係数更新に目標信号が妨害を与えるので、多入力キャンセラの係数更新は停止する。閾値よりSIRが小さいときは、適応ブロッキング行列回路で係数更新を停止し、多入力キャンセラで係数更新を実行する。
- [0015] この方法では、適応ブロッキング行列回路に含まれる適応フィルタ係数が収束するまでは、適応ブロッキング行列回路が十分な性能を発揮せず、妨害信号パワー推定が不正確になる。このため、特に動作初期に、適応ブロッキング行列回路と多入力キャンセラの係数更新制御を誤り易くなり、アレイ処理装置出力音声の劣化を引き起こす。この問題を解決するために、専用の固定ブロッキング行列回路を有する適応モード制御装置が非特許文献10に開示されている。
- [0016] 非特許文献10に開示された方法では、妨害信号のパワー推定を、専用の固定ブロッキング行列回路を用いて行う。このため、適応ブロッキング行列回路に含まれる適応フィルタ係数の収束とは無関係に所望の性能が得られ、正確な妨害信号パワー推定が可能となる。
- [0017] 図31に非特許文献9に開示されている適応アレイ処理装置と、非特許文献10に開

示された適応モード制御装置を組み合わせた構成を示す。非特許文献9に開示されている適応アレイ処理装置は、固定ビームフォーマ200、適応ブロッキング行列回路300、遅延素子400、及び多入力キャンセラ500から構成される。適応モード制御装置は、ブロッキング行列回路310、SIR推定部700、及び比較部800から構成される。

- [0018] 固定ビームフォーマ200は、M個のセンサ $100_0 \sim 100_{M-1}$ から得られた信号を処理して目標信号を強調する。適応ブロッキング行列回路300は、前記複数のセンサ信号に含まれる目標信号を抑圧し、妨害信号を相対的に強調する。これは、前記固定ビームフォーマ200の出力を参照信号として、複数の適応フィルタによって擬似目標信号を生成し、これらをM個のセンサ $100_0 \sim 100_{M-1}$ から得られた信号から減算することによって達成される。適応フィルタの係数は、固定ビームフォーマ200の出力と適応ブロッキング行列回路300の出力を用いて、適応ブロッキング行列回路300の出力が最小化されるように更新される。
- [0019] 遅延素子400は、固定ビームフォーマ200の出力をLサンプル遅延させて、多入力キャンセラ500に供給する。Lの値は、遅延素子400の出力における目標信号成分と適応ブロッキング行列回路300の出力における目標信号成分の位相が揃うように設定する。例えば、固定ビームフォーマ200の群遅延時間と、適応ブロッキング行列回路300のタップ数の4分の1から2分の1程度に相当する時間の和に設定すればよい。
- [0020] 多入力キャンセラ500は、固定ビームフォーマ200の出力信号を遅延した信号と適応ブロッキング行列回路300の出力信号を受けて処理することによって、妨害信号を抑圧し、目標信号を相対的にさらに強調する。多入力キャンセラ500は、適応ブロッキング行列回路300から強調された妨害信号を参照信号として受け、これと相関のある信号として、適応フィルタによって擬似妨害信号を生成する。生成した擬似妨害信号を、遅延素子400の出力である強調された目標信号から差し引く。この出力は、出力端子600に伝達される。多入力キャンセラ500の適応フィルタ係数は、適応ブロッキング行列回路300の出力と出力端子600に伝達される出力信号を用いて、該出力信号が最小化されるように更新される。

- [0021] 適応ブロッキング行列回路300の係数更新で用いる適応ブロッキング行列回路300の出力は、妨害信号と抑圧された目標信号を含む。しかし、適応ブロッキング行列回路300が影響を与えることができるのは目標信号成分だけであり、妨害信号はそのまま出力される。すなわち、適応ブロッキング行列回路300が最小化することができるのは目標信号成分だけであり、出力に含まれる妨害信号成分は、係数更新に対して妨害を与える。妨害によって適応ブロッキング行列回路300に含まれる適応フィルタ係数が乱れ、多入力キャンセラ500に伝達される信号が不安定となる。その結果、多入力キャンセラ500の出力、すなわち適応アレイ装置出力が乱れ、不快な息つき雑音が生じる。これを防ぐために、前記複数のセンサ信号を用いてSIRを推定し、この推定値を用いて適応ブロッキング行列回路300の係数更新を制御する。
- [0022] 同様に、多入力キャンセラ500の係数更新では強調された目標信号が、係数更新には不要な信号となり、係数更新を妨害する。妨害によって多入力キャンセラ500に含まれる適応フィルタ係数が乱れ、適応アレイ装置出力において不快な息つき雑音が生じる。このため、適応ブロッキング行列回路300と同様に、前記複数のセンサ信号のSIRを推定し、この推定値を用いて多入力キャンセラ500の係数更新を制御する。
- [0023] SIR推定部700は、ブロッキング行列回路310の出力と固定ビームフォーマ200の出力を用いて、SIR推定を行う。目標信号のパワー推定は、固定ビームフォーマ出力を用いて行う。妨害信号のパワー推定は、固定ブロッキング行列回路の出力を用いて行う。これら2つの推定値はSIR推定部700に供給され、その比がSIR推定値となる。SIR推定値は、SIR推定部700から比較部800に伝達される。比較部800では、SIR推定値を閾値と比較する。
- [0024] 閾値よりSIR推定値が大きいときは、入力信号において目標信号が支配的であり、妨害信号の影響が少ないので適応ブロッキング行列回路で係数更新を行う制御信号を発生し、適応ブロッキング行列回路300に供給する。反対に、多入力キャンセラの係数更新に目標信号が妨害を与えるので、多入力キャンセラの係数更新を停止する制御信号を発生し、多入力キャンセラ500に供給する。閾値よりSIR推定値が小さいときは、適応ブロッキング行列回路で係数更新を停止し、多入力キャンセラで係数更新を実行するような信号を発生し、それぞれ適応ブロッキング行列回路300と多入力

キャンセラ500に供給する。

- [0025] ブロッキング行列回路310とSIR推定部700は、識別情報生成部810を構成する。SIRは目標信号のパワーと妨害信号のパワーの比であり、SIRを求めることは振幅による目標信号と妨害信号の識別情報を生成することに相当する。この識別情報を閾値と比較して、目標信号が支配的な状況と妨害信号が支配的な状況を識別する。すなわち、識別情報生成部810は、振幅による識別情報を生成する。
- [0026] 図32にブロッキング行列回路310の構成例を示す。i番目のセンサ信号 $x_i(k)$ と(i+1)番目のセンサ信号 $x_{i+1}(k)$ の差分を求めるための減算器311から構成される。ここに、kは時刻を表す指標、iは0からM-2の範囲の整数である。ブロッキング行列回路310の出力信号z(k)は、 $x_i(k) - x_{i+1}(k)$ となる。正面から到来する目標信号に対して、 $x_i(k)$ と $x_{i+1}(k)$ は等しいので、z(k)=0となる。それ以外の方向から到来する妨害信号に対しては、z(k)はゼロとならない。このため、ブロッキング行列回路310は、目標信号を抑圧する効果を有する。
- [0027] 非特許文献1:1982年1月、アイ・イー・イー・イー・トランザクションズ・オン・アンテナス・アンド・プロパゲーションズ、第30巻、第1号、(IEEE TRANSACTIONS ON ANTENNAS AND PROPAGATIONS, VOL.30, NO.1, PP.27-34,Jan. 1982) 27~34 ページ
- 非特許文献2:1992年9月、アイ・イー・イー・イー・トランザクションズ・オン・アンテナス・アンド・プロパゲーションズ、第40巻、第9号、(IEEE TRANSACTIONS ON ANTENNAS AND PROPAGATIONS, VOL.40, NO.9, PP.1093-1096,Sep. 1992) 1093~1096 ページ
- 非特許文献3:1996年9月、電子情報通信学会論文誌A、第79巻、第9号、1516~1524ページ
- 非特許文献4:1972年8月、プロシーディングス・オブ・アイ・イー・イー・イー、第60巻、第8号、(PROCEEDINGS OF IEEE, VOL.60, NO.8, PP.926-935, Aug. 1972) 926~935 ページ
- 非特許文献5:1994年4月、アイ・イー・イー・イー・プロシーディングス・オブ・インターナショナル・カンファレンス・オン・アクースティクス・スピーチ・アンド・シグナルプロセ

シング、第IV巻、(IEEEPROCEEDINGS OF INTERNATIONAL CONFERENCE ON ACOUSTICS, SPEECH, AND SIGNNALPROCESSING, VOL.IV, PP.269-272, Apr . 1994) 269~272 ページ

非特許文献6:1993年、「アレイ・シグナル・プロセッシング」、第4章、プレントイス・ホール、イングルウッド・クリフス (CH.4, ARRAY SIGNAL PROCESSING, PRENTICE-HALL, ENGLEWOOD CLIFS, 1993.)

非特許文献7:2001年、「マイクロフォンアレイ」、スプリンガー(MICROPHONE ARRAYS, SPRINGER, 2001.)

非特許文献8:1992年3月、ジャーナル・オブ・アコースティカル・ソサイエティ・オブ・アメリカ、第91巻、第3号、(JOURNAL OF ACOUSTICAL SOCIETY OF AMERICA , VOL.91, NO.3, PP.1662-1676,Mar. 1992) 1662~1676ページ

非特許文献9:1998年4月、アイ・イー・イー・イー・プロシーディングス・オブ・アイ・シー・エイ・エス・エス・ピー、(IEEE PROCEEDINGS OF ICASSP, PP.3605-3608, APR. 1998) 3605~3608ページ

非特許文献10:1999年3月、アイ・イー・イー・イー・プロシーディングス・オブ・アイ・シー・エイ・エス・エス・ピー、(IEEEPROCEEDINGS OF ICASSP, PP.949-952, MAR . 1999) 949~952ページ

非特許文献11:2001年、「マイクロフォン・アレイズ」、第1章、スプリンガー—バーラグ、ベルリン (CH.1, MICROPHONE ARRAYS, SPRINGER-VERLAG, BERLIN,2001.)

非特許文献12:1993年、「マルチレートシステムズ・アンド・フィルタバンクス」、プレントイス・ホール(MULTIRATE SYSTEMS AND FILTER BANKS, PRENTICE-HALL, 1993.)

発明の開示

発明が解決しようとする課題

[0028] 空間折り返し歪を避けるために、センサ間隔には波長と音速から定まる上限がある。また、現実的には、センサの個数Mの値にも上限がある。このため、妨害信号のパワー推定を行う固定ブロッキング行列回路の周波数特性が平坦ではなく、方向に基づ

く選択度も十分でない。従って、図31を含む従来の技術では、妨害信号の周波数特性や到来方向によっては、そのパワー推定に誤りが避けられず、適応アレイ処理装置の不適切な係数更新制御による性能劣化を引き起こす。

[0029] 本発明の目的は、入力信号の周波数特性や到来方向によらず、正確な係数更新制御を可能にすることにより、入力信号の周波数特性や到来方向の影響を受けにくい高品質なアレイ処理出力を得ることができる適応アレイ処理装置、処理の方法及びプログラムを提供することである。

課題を解決するための手段

[0030] 上記課題を解決するため、本発明の適応アレイ制御装置は、アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報とする第1の識別情報生成部と、前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるような補正信号を生成する補正信号生成部と、振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とする第2の識別情報生成部と、前記補正信号によって前記第2の識別情報を補正して補正識別情報を求める補正部と、前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する制御部とを少なくとも具備することを特徴とする。

[0031] 上記課題を解決するため、本発明の適応アレイ制御の方法は、アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報とし、前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるような補正信号を生成し、振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とし、前記補正信号によって前記第2の識別情報を補正して補正識別情報を求め、前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御することを特徴とする。

[0032] 上記課題を解決するため、本発明の適応アレイ制御用プログラムでは、コンピュータ

に、アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報とする機能と、前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるような補正信号を生成する機能と、振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とする機能と、前記補正信号によって前記第2の識別情報を補正して補正識別情報を求める機能と、前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する機能とを実行させることを特徴とする。

[0033] 上記課題を解決するため、本発明の適応アレイ処理装置は、目標信号を他の信号に対して強調して第6のアレイ処理信号を求める第6のアレイ処理部と、目標信号を他の信号に対して減衰させて第7のアレイ処理信号を求める第7のアレイ処理部と、前記第7のアレイ処理信号と相関のある信号成分を前記第6のアレイ処理信号から消去して出力する相関除去部と、アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報とする第1の識別情報生成部と、前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるような補正信号を生成する補正信号生成部と、振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とする第2の識別情報生成部と、前記補正信号によって前記第2の識別情報を補正して補正識別情報を求める補正部と、前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する制御部とを少なくとも具備することを特徴とする。

[0034] 上記課題を解決するため、本発明の適応アレイ処理の方法は、目標信号を他の信号に対して強調して第6のアレイ処理信号を求め、目標信号を他の信号に対して減衰させて第7のアレイ処理信号を求め、前記第7のアレイ処理信号と相関のある信号成分を前記第6のアレイ処理信号から消去して出力する際に、アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報とし、前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補

正が行われるような補正信号を生成し、振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とし、前記補正信号によって前記第2の識別情報を補正して補正識別情報を求め、前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御することを特徴とする。

- [0035] 上記課題を解決するため、本発明の適応アレイ処理のプログラムでは、コンピュータに、目標信号を他の信号に対して強調して第6のアレイ処理信号を求める機能と、目標信号を他の信号に対して減衰させて第7のアレイ処理信号を求める機能と、前記第7のアレイ処理信号と相関のある信号成分を前記第6のアレイ処理信号から消去して出力する機能と、アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報とする機能と、前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるような補正信号を生成する機能と、振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とする機能と、前記補正信号によって前記第2の識別情報を補正して補正識別情報を求める機能と、前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する機能とを実行させることを特徴とする。

- [0036] 以上述べたように、本発明の適応アレイ制御装置、制御の方法及びそのプログラム、並びに適応アレイ処理装置、処理の方法及びそのプログラムでは、振幅による目標信号と妨害信号の識別情報を、位相による目標信号と妨害信号の識別情報によって補正し、補正結果を用いて目標信号と妨害信号の識別を行うことを特徴とする。より具体的には、位相による識別情報生成部と、補正信号生成部と、補正部を備えていることを特徴とする。

発明の効果

- [0037] 以上の構成により、本発明では、振幅による目標信号と妨害信号の識別情報を、位相による目標信号と妨害信号の識別情報によって補正するので、振幅による識別情報と位相による識別情報を組み合わせた、高精度の目標信号と妨害信号の識別情報を得ることができる。このため、適応アレイ処理装置の係数更新制御を適切に行う

ことが可能となり、入力信号の周波数特性や到来方向の影響を受けにくい高品質なアレイ処理出力を得ることができる。

発明を実施するための最良の形態

[0038] 以下、本発明の実施形態について図面を用いて詳細に説明する。

[0039] (第1の実施形態)

図1は、本発明の第1の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図である。第1の実施形態は、図31に示された従来の適応アレイ制御装置において、ブロッキング行列回路310とSIR計算部700から構成される識別情報生成部810に加えて、識別情報生成部820、補正信号生成部830、補正部840を有する。識別情報生成部810、識別情報生成部820、補正信号生成部830、補正部840から構成される識別情報生成部850が、従来の識別情報生成部810と同等の機能を提供する。以下、識別情報生成部820、補正信号生成部830、補正部840の動作を中心に、構成と効果について説明する。

[0040] 識別情報生成部820は、M個のセンサ $100_0 \sim 100_{M-1}$ から得られた信号の位相情報に基づいて、目標信号と妨害信号の識別に関する情報を生成する。この情報は、単に目標信号や妨害信号の存在だけでなく、両者の相対的な割合に関する情報も含む。識別情報生成部820で得られた識別情報は、補正信号生成部830へ伝達される。補正信号生成部830は、識別情報生成部820から供給された識別情報を用いて、識別情報生成部810から供給される識別情報を補正するための補正信号を生成し、補正部840に供給する。補正部840は、識別情報生成部810から供給される識別情報を、補正信号生成部830から供給される補正信号を用いて補正し、補正された識別情報を制御部800に伝達する。

[0041] 閾値より補正された識別情報が大きいときは、入力信号において目標信号が支配的であり、妨害信号の影響が少ないので係数更新を行う制御信号を発生し、適応ブロッキング行列回路300に供給する。反対に、多入力キャンセラの係数更新には目標信号が妨害を与えるので、多入力キャンセラの係数更新を停止する制御信号を発生し、多入力キャンセラ500に供給する。閾値より補正された識別情報が小さいときは、適応ブロッキング行列回路で係数更新を停止し、多入力キャンセラで係数更新を実

行するような信号を発生し、それぞれ適応ブロッキング行列回路300と多入力キャンセラ500に供給する。また、求められた補正された識別情報の値を、目標信号が妨害信号に対して強いときに大きな値を、そうでないときに小さな値をとるような利得に変換して、適応ブロッキング行列回路300と多入力キャンセラ500に供給することもできる。ただし、この利得は、0と1の範囲の値をとるように正規化されているものとする。

- [0042] 適応ブロッキング行列回路300と多入力キャンセラ500は、供給された利得と係数更新ステップサイズの積を係数更新ステップサイズに代えて用いることにより、係数更新の速度と精度を制御することができる。正規化相互相関に代えて、妨害信号に対して1に近い大きな値を持ち、目標信号に対して相関が小さい指標を用いるときには、係数更新ステップサイズと供給された利得の比を係数更新ステップサイズに代えて用いることにより、同等の効果を得ることができる。その結果、閾値との比較結果を用いた制御よりも、精度の高い係数更新制御を行うことができる。
- [0043] 識別情報生成部820の構成例を、図2に示す。識別情報生成部820は、漏れブロッキング行列回路330と340、及び相関部920から構成される。漏れブロッキング行列回路330及び340の入力信号は、従来例におけるブロッキング行列回路310の入出力信号と等しい。漏れブロッキング行列回路330及び340は対称な構造を有し、正面から到来する目標信号に対する利得は等しく、目標信号を減衰させる空間選択性を有する。一方、正面以外の方向から到来する妨害信号に対する漏れブロッキング行列回路330及び340の出力信号の位相差は、180度に近い大きな値となる。漏れブロッキング行列回路330及び340の出力信号は、相関計算部920に供給される。相関計算部920では、漏れブロッキング行列回路330及び340の出力の相互相関を計算し、補正信号生成部830に伝達する。
- [0044] 相互相関としては、例えば、漏れブロッキング行列回路330及び340の各出力サンプルの積を過去の複数サンプルに対して累算したものを、漏れブロッキング行列回路330及び340の出力の各サンプルをそれぞれ過去の複数サンプルに対して累算した結果の平方根の積で除した結果である正規化相互相関を用いることができる。このように定められる、サンプルnにおける正規化相互相関 $\gamma(n)$ は、次式で与えられ

る。

[0045] [数1]

$$\gamma(n) = \frac{\sum_{k=0}^{N-1} v_1^2(n-k) \cdot v_2(n-k)}{\sqrt{\sum_{k=0}^{N-1} v_1^2(n-k)} \cdot \sqrt{\sum_{k=0}^{N-1} v_2^2(n-k)}} \quad (1)$$

ここで、 $v_1(n)$ と $v_2(n)$ はそれぞれ、漏れブロッキング行列回路330及び340の出力である。入力信号が白色であると仮定すると、式(1)は次式で近似することができる。

[0046] [数2]

$$\gamma(n) \approx \hat{\gamma}(\rho, \theta) = \frac{\sum_{i=0}^{N-1} \{G^2(i, \theta) \cdot \cos[\phi(i, \theta) + \rho \cdot G^2(i, 0)]\}}{\sum_{i=0}^{N-1} \{G^2(i, \theta) + \rho \cdot G^2(i, 0)\}} \quad (2)$$

ここで、 $G(i, \theta)$ は*i*番目の周波数成分、方向 θ に対する、漏れブロッキング行列回路330及び340の(共通な)利得、 $\phi(i, \theta)$ は*i*番目の周波数成分、方向 θ に対する、漏れブロッキング行列回路330及び340の出力信号間の位相差、 ρ は実際のSIRである。 $G(i, \theta)$ は、漏れブロッキング行列回路330及び340の実際の構成から計算することができる。

[0047] 正面から到来する目標信号に対して、漏れブロッキング行列回路330及び340の出力は等しく、これらに対する正規化相互相関は1に近い大きな値を持つ。一方、正面以外の方向から到来する妨害信号に対しては、漏れブロッキング行列回路330及び340の出力が大きな位相差を有するために、正規化相互相関は小さな値となる。従って、相関計算部920で求めた正規化相互相関を制御部800に伝達し、予め定められた閾値との関係を用いて、適応ブロッキング行列回路300と多入力キャンセラ500の係数更新制御信号を生成することができる。

ここでは、正規化相互相関を例として動作を説明したが、目標信号に対して1に近い大きな値を持ち、妨害信号に対して相関が小さい指標であれば、いかなるものでも用いることができる。また、その反対に、妨害信号に対して1に近い大きな値を持ち、目

標信号に対して相関が小さい指標であっても同様の効果が期待できる。

[0048] 図3に、漏れブロッキング行列回路330の一構成例を示す。図3では、ブロッキング行列回路330が、乗算器 $331_1 \sim 331_{M-2}$ 、減算器 $332_0 \sim 332_{M-2}$ 、及び加算器333から構成される。乗算器 $331_1 \sim 331_{M-2}$ は、 i 番目(i は1から $M-2$ の整数)のセンサ信号 $x_i(k)$ に対して g_i を乗算し、その積 $g_i x_i(k)$ を出力する。減算器 332_i (i は0から $M-2$ の整数)は、 $M-1$ 番目のセンサ信号 $x_{M-1}(k)$ と乗算器 331_i の出力の差分 $z_i(k) = x_{M-1}(k) - g_i x_i(k)$ を求めて、加算器333に伝達する。ここに、 i は1から $M-2$ の範囲の整数である。減算器 332_0 は、 $M-1$ 番目のセンサ信号 $x_{M-1}(k)$ と0番目のセンサ信号 $x_0(k)$ との差分 $z_0(k) = x_{M-1}(k) - x_0(k)$ を求めて、加算器333に伝達する。加算器333は、これら $M-1$ 個の入力信号をすべて加算して、加算結果を $z_3(k)$ として出力する。すなわち、 $z_3(k)$ は式(3)で与えられる。

[0049] [数3]

$$z_3(k) = (M-1)x_{M-1}(k) - \sum_{m=1}^{M-2} g_m x_m(k) - x_0(k) \quad (3)$$

[0050] 図4に、漏れブロッキング行列回路340の一構成例を示す。図4では、ブロッキング行列回路340が、乗算器 $341_1 \sim 341_{M-2}$ 、減算器 $342_1 \sim 342_{M-1}$ 、及び加算器343から構成される。乗算器 $341_1 \sim 341_{M-2}$ は、 i 番目(i は1から $M-2$ の整数)のセンサ信号 $x_i(k)$ に対して g_i を乗算し、その積 $g_i x_i(k)$ を出力する。減算器 342_i (i は1から $M-1$ の整数)は、0番目のセンサ信号 $x_0(k)$ と乗算器 341_i の出力の差分 $z_i(k) = x_0(k) - g_i x_i(k)$ を求めて、加算器343に伝達する。ここに、 i は1から $M-2$ の範囲の整数である。減算器 342_{M-1} は、0番目のセンサ信号 $x_0(k)$ と $M-1$ 番目のセンサ信号 $x_{M-1}(k)$ との差分 $z_{M-1}(k) = x_0(k) - x_{M-1}(k)$ を求めて、加算器343に伝達する。加算器343は、これら $M-1$ 個の入力信号をすべて加算して、加算結果を $z_4(k)$ として出力する。すなわち、 $z_4(k)$ は式(4)で与えられる。

[0051] [数4]

$$z_4(k) = (M-1)x_0(k) - \sum_{m=1}^{M-2} g_m x_m(k) - x_{M-1}(k) \quad (4)$$

[0052] 信号源が十分遠方にあると仮定すれば、センサに到来する信号はすべて、どれかひとつの信号を基準として表現することができる。いま、 $x_0(k)$ を基準信号とすれば、 $x_i(k)$ は次式で表すことができる。

[0053] [数5]

$$x_i(k) = z^{-iD} x_0(k) \quad (5)$$

ここで、 z^{-iD} は隣接するセンサの間隔に対応した遅延である。式(5)を式(3)と式(4)に適用し、式(6)と式(7)を得る。

[0054] [数6]

$$z_3(k) = x_0(k) \left\{ (M-1)z^{-(M-1)D} - \sum_{m=1}^{M-2} g_m z^{-mD} - 1 \right\} \quad (6)$$

[0055] [数7]

$$z_4(k) = x_0(k) \left\{ (M-1) - \sum_{m=1}^{M-2} g_m z^{-mD} - z^{-(M-1)D} \right\} \quad (7)$$

式(6)と式(7)から、漏れブロッキング行列回路330と340の利得 $G_3(k)$ と $G_4(k)$ を求めると、式(8)と式(9)を得る。

[0056] [数8]

$$G_3(k) = (M-1)z^{-(M-1)D} - \sum_{m=1}^{M-2} g_m z^{-mD} - 1 \quad (8)$$

[0057] [数9]

$$G_4(k) = (M-1) - \sum_{m=1}^{M-2} g_m z^{-mD} - z^{-(M-1)D} \quad (9)$$

[0058] 漏れブロッキング行列回路330と340の利得 $G_3(k)$ と $G_4(k)$ が等しく $G(k)$ になるという条件を式(8)と式(9)に適用すると、式(10)を得る。

[0059] [数10]

$$\sum_{m=1}^{M-2} g_m [z^{(m-M+1)D} + z^{(M-1-m)D}] = \sum_{m=1}^{M-2} g_m (z^{-mD} + z^{mD}) \quad (10)$$

式(10)が成立するためには、

[0060] [数11]

$$g_m = g_{M-1-m} \quad (11)$$

が成立しなければならない。

[0061] これは、漏れブロッキング行列回路330と340における乗算器係数が、対称であることを表す。さらに、すべての乗算器係数を定数倍することは出力を定数倍することに等しいので、漏れブロッキング行列回路330と340では、 $x_0(k)$ と $x_{M-1}(k)$ を定数倍してから対応する減算器に供給する構成をとることもできる。平面波を仮定すれば、センサアレイに対して直角方向から到来する信号はすべて等しい。式(3)と式(4)に式(11)を適用してから、 $D=0$ とした式(5)を適用すると、 $z_3(k) = z_4(k)$ となる。すなわち、正面から到来する信号に対して、漏れブロッキング行列回路330と340の出力は等しい。

[0062] 図3及び図4に示す漏れブロッキング行列回路330及び340に対して、すべての m に対して $g_m = g_L$ とすると、式(2)に含まれる利得 $G(i, \theta)$ は、センサ数 M の場合、次式で与えられる。

[0063] [数12]

$$\begin{aligned}
 G(i, \theta) = & \left\{ (M-1)^2 + 1 + (M-2)g_L^2 \right\} \\
 & + \sum_{m=1}^{M-2} \left(\left[2(M-2-m)g_L^2 + (4-2M)g_L \right] \cdot \cos \left[\frac{2\pi m i f_s}{N} t_0(\theta) \right] \right) \\
 & - 2(M-1) \cdot \cos \left[\frac{2\pi(M-1)i f_s}{N} t_0(\theta) \right] \left. \right\}^{1/2}
 \end{aligned} \tag{12}$$

[0064] 図3及び図4から明らかなように、漏れブロッキング行列回路330と340は、対称な構造を有しており、式(11)を満たす。特に、 $g_i = 1$ (i は1から $M-2$ の整数)のとき、漏れブロッキング行列回路330と340はそれぞれ、図5及び図6に示す構成となる。

構造の対称性によって、それぞれの出力信号 $z_3(k)$ と $z_4(k)$ は、正面以外の方向から到来する妨害信号に対して、特に低域で大きな位相差を生じる。また、正面から到来する目標信号に対して、 $z_3(k) = z_4(k) = 0$ が成立する。従って、目標信号に対しては、

$z_3(k)$ と $z_4(k)$ の正規化相互相関はゼロになる。

[0065] 本来、妨害信号に対して正規化相互相関がゼロになるべきなので、このままでは目標信号と妨害信号を区別することができない。そこで、 $g_i \neq 1$ (i は1から $M-2$ の整数)に設定する。このような g_i の値は、 $z_3(k)$ と $z_4(k)$ に目標信号の漏れを発生させ、正規化相互相関がゼロになることを防止する。

[0066] このように構成された漏れブロッキング行列回路330と340の出力信号を用いて関連計算部920で計算される正規化相互相関が、目標信号と妨害信号に対して大きな違いを生じ、正規化相互相関を用いた目標信号と妨害信号の区別を正確に行うことが可能になる。これは、目標信号が支配的な目標信号区間と妨害信号が支配的な妨害信号区間を正確に区別できることを意味している。さらに、目標信号区間と妨害信号区間をどちらか一方に決定する(硬判定)するかわりに、両者の中間に位置する状態を連続的に決定する(軟判定)ことも可能である。

[0067] このようにして得られた高精度の目標信号区間と妨害信号区間の情報に基づいて、係数更新ステップサイズや忘却係数などの適応フィルタの追従性と演算精度を決定するパラメータを制御することで、適応アレイ処理装置の係数更新を適切に制御する

ことが可能となる。その結果、入力信号の周波数特性や目標信号と妨害信号の方向の影響を受けにくい、高品質なアレイ処理出力を得ることができる。

- [0068] 図7及び8に、漏れブロッキング行列回路330と340の第2の構成例を示す。図3及び4と比較すると、センサ信号 $x_{M-3}(k)$ と $x_2(k)$ が利用されていない。これに対応して、乗算器 331_{M-3} と減算器 332_{M-3} 、及び乗算器 341_2 と減算器 342_2 が、存在しない構成となっている。すなわち、漏れブロッキング行列回路330と340は、最も間隔の広いセンサの組に対応した経路は乗算器なしで、それ以外の経路には係数 g_i と減算器を配置した対称な構成であってもよい。
- [0069] 図9及び10に、漏れブロッキング行列回路330と340の第3の構成例を示す。図7及び8と比較すると、センサ信号 $x_0(k)$ が利用されていない。センサ信号 $x_1(k) \sim x_{M-1}(k)$ に着目すると、図7及び8と同様の構成となっている。すなわち、漏れブロッキング行列回路330と340は、最も間隔の広いセンサの組に対応した信号の片方は利用せず、二番目に間隔の広いセンサの組に対応した経路は乗算器なしで、それ以外の経路には係数 g_i と減算器を配置した対称な構成であってもよい。
- [0070] 図11及び12に、漏れブロッキング行列回路330と340の第4の構成例を示す。図9及び10と比較すると、センサ信号 $x_{M-1}(k)$ が利用されていない。センサ信号 $x_1(k) \sim x_{M-2}(k)$ に着目すると、図7及び8と同様の構成となっている。すなわち、漏れブロッキング行列回路330と340は、最も間隔の広いセンサの組に対応した信号は利用せず、それらに挟まれていて最も近接したセンサの組に対応した経路は乗算器なしで、それ以外の経路には係数 g_i と減算器を配置した対称な構成であってもよい。
- [0071] 図13に、漏れブロッキング行列回路330の第5の構成例を示す。図13では、ブロッキング行列回路330が、乗算器 331_i 、 331_{i+1} 、減算器 332_i (i は1から $M-2$ のいずれかの整数)から構成される。乗算器 331_i は、 i 番目のセンサ信号 $x_i(k)$ に対して g_i を乗算し、その積 $g_i x_i(k)$ を出力する。乗算器 331_{i+1} は、 $i+1$ 番目のセンサ信号 $x_{i+1}(k)$ に対して g_{i+1} を乗算し、その積 $g_{i+1} x_{i+1}(k)$ を出力する。減算器 332_i は、乗算器 331_{i+1} の出力と乗算器 331_i の出力の差分 $z_3(k) = g_{i+1} x_{i+1}(k) - g_i x_i(k)$ を求めて出力する。なお、式(1)の条件を適用すると、 $g_{i+1} = g_i$ となる。さらに、これらの係数は減算器 332_i の後に配置することが可能であることは、言うまでもない。そのときの構成は、図32と同じになる

。

[0072] 図14に、漏れブロッキング行列回路340の第5の構成例を示す。図14では、ブロッキング行列回路340が、乗算器341_i、341_{i+1}、減算器342_i (iは1からM-2のいずれかの整数)から構成される。乗算器341_iは、i番目のセンサ信号x_i(k)に対してg_iを乗算し、その積g_ix_i(k)を出力する。乗算器341_{i+1}は、i+1番目のセンサ信号x_{i+1}(k)に対してg_{i+1}を乗算し、その積g_{i+1}x_{i+1}(k)を出力する。減算器342_iは、乗算器341_iの出力と乗算器341_{i+1}の出力の差分z₄(k)=g_ix_i(k)-g_{i+1}x_{i+1}(k)を求めて出力する。なお、式(11)の条件を適用すると、g_i=g_{i+1}となる。さらに、これらの係数は減算器342_iの後に配置することが可能であることは、言うまでもない。

[0073] 以上、漏れブロッキング行列回路330と340に関する5構成例を説明した。これらの5構成例は、内部の減算器を介して組み合わされるセンサ信号の組の数と対応するセンサ間隔が異なる。正面から到来する目標信号に対して、すべての減算器の出力は、極めてゼロに近い値となるように構成する。目標信号以外の方向から到来する妨害信号に対しては、減算器出力はゼロとならない。すなわち、すべての減算器出力は、それぞれ単独でブロッキング行列回路として機能する。しかし、それぞれの減算器出力は、異なった周波数応答と空間選択特性を有する。これは、次の2つの理由による。

。

[0074] まず、減算器入力である2つのセンサ信号間の相対的な遅延は、センサ間距離と信号到来方向の正弦(sin)の積を音速で除した形で与えられることがあげられる。また、センサ間距離は、すべての減算器出力において異なる。減算器出力の周波数特性及び空間選択特性は、センサ間距離の関数となるのである。逆にいえば、異なるセンサ間距離に対応した減算器出力は、異なった周波数特性と空間選択特性を有する。これは、減算器を加算器に交換しても正しい。ただし、利得が減算器における利得の逆数となる点が異なる。加算器を用いた場合は、目標信号が強調されるが、その場合の周波数特性と空間選択特性が、非特許文献11の図1.1に開示されている。

[0075] 減算器の場合には、非特許文献11の図1.1に記された特性の逆数をとって正規化すればよいことは明らかである。同図を参照すると、センサ間距離が一定の場合、入力信号周波数が高くなるほど空間選択性が急峻になることがわかる。低い周波数に

においては、ビーム角度が広く、空間選択性も劣化する。これを上記の減算器の場合にあてはめてみると、低い周波数において、正面方向から到来する目標信号に対して感度が低く、正面からはずれた方向に対してより感度が高い。しかしながら、感度が低い方向から感度が高い方向への遷移はゆるやかであり、十分な空間選択性を得ることができない。一方、センサ間隔が広くなれば、相対遅延が大きくなり、高い空間選択性を実現できる。すなわち、急峻な空間選択性を得ることができる。

[0076] この原理に基づき、漏れブロッキング行列回路330と340に関する5構成例では、間隔が異なるセンサの組から得られた信号の差分を複数求め、これらを加算することによって、総合的に優れた空間選択性を有するブロッキング行列回路を得る。このように構成することにより、低域信号に対しては間隔が広いセンサから得られた信号ペアの差分が、高域信号に対しては間隔が狭いセンサから得られた信号ペアの差分が有効に作用し、広帯域信号に対して優れた空間選択性を実現することができる。このため、漏れブロッキング行列回路330と340は、優れた周波数特性と空間選択性で、目標信号を抑圧することができる。前記五構成例では、それぞれ異なった減算器出力を用いているので、異なった空間選択性を実現することができる。当然、用いる減算器出力の種類が多い方が空間選択特性は優れており、構成例1、2、3、4、5の順となる。

[0077] これらの組となるブロッキング行列回路の共通点として、構造が対称で正面に対する利得が等しいことがある。これは、既に式(11)で示した通りである。このために、目標信号に対しては出力が等しく、妨害信号に対しては出力の位相差が180度に近い値となる。従って、これらのブロッキング行列回路出力の相関は、目標信号に対して大きく、妨害信号に対して小さい。この性質を有する限り、これらの組となるブロッキング行列回路はどのような構造をとってもよい。例えば、漏れブロッキング行列回路330と340の構成は、複数のセンサ間隔に対応した複数のブロッキング行列回路を組み合わせたものとすることができる。この例では、既に説明したフィルタアンドサムビームフォーマにおけるフィルタ特性を調整して、目標信号方向にヌルを形成することができる。このようなヌルを形成するアレイ処理を複数、複数のセンサ間隔に対応して独立に行い、その結果を組み合わせることができる。

[0078] 補正信号生成部830は、識別情報生成部820から供給された正規化相互相関を用いて、補正部840で用いる補正信号を生成する。式(2)から明らかなように、正規化相互相関 γ ハットは実際のSIRである ρ の関数となり、その範囲は -1 から $+1$ の間である。特に、正規化相互相関 γ ハットが大きな値をとるときは、目標信号パワーが妨害信号パワーに比べて極めて大きい。このような場合には、補正信号生成部830は大きな利得 K (γ ハット)を生成する。そうでないときには、補正信号生成部830は小さな利得 K (γ ハット)を生成する。従って、利得 K (γ ハット)は γ ハットの増加関数となる。すなわち、目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるように、利得を決定する。このような関数の一例として、 γ ハットの対数領域における線形関数を考えることができる。すなわち、 γ ハットの対数と線形関係がある利得 K (γ ハット)であり、式(13)で表すことができる。

[0079] [数13]

$$K(\hat{\gamma}) = \delta \cdot (\hat{\gamma} - \gamma_T) \quad (13)$$

[0080] ここに、 δ と γ_T は定数である。これらの定数を定めるためには、二つの条件が必要である。第1の条件は、目標信号と妨害信号の識別が不要なとき、すなわち $\rho=0$ dBのときである。このときにも式(2)は満足しなければならないので、式(2)で $\rho=0$ dBとすることができる。しかし、 γ ハットは信号到来方向 θ にも依存するので、一意に決定できない。実際、異なる θ に対してどのように γ ハットが変化するかの一例を、すでに図16に示した。ここで利得 K がどのような θ に対して最も重要であるかを考えると、それはより小さな θ であることが容易に理解できる。これは、より小さな θ において、目標信号が正面から到来すると仮定しているアレイ処理(ステアリングがゼロの処理)が、目標信号と妨害信号の識別が困難になり、推定されたSIRの精度が低くなるからである。推定精度の低いSIRは、補正の必要性がより高くなる。

[0081] そこで、図16のようなグラフにおいて、想定する妨害信号到来方向の最小値を設定すれば、その方向である θ_{\min} に対応した γ ハットの値を γ_T とすればよいことになる。

ステアリングが非ゼロの場合には、ステアリング量に対応して θ_{\min} を補正し、 γ_T の値を設定すればよい。もう一つの定数である δ の決定には、トレードオフがある。実際の環境で推定されるSIRをどの程度補正すれば、実際のSIRに最も近い値が得られるかを考慮して、 δ の値を決定することとなる。例えば、一般的な室内において、4つのマイクから構成されるマイクロフォンアレイを用いる場合に、 δ を70に設定することで適切な補正が達成された。なお、補正信号生成部830におけるKの計算に γ ハットの線形関数を用いる例について説明したが、これは任意の関数、或いは多項式を用いてもよいことは明らかである。

- [0082] このようにして設計された関数によって得られた利得Kは、補正部840に伝達される。補正部840は、識別情報生成部810から供給された推定SIRと補正信号生成部830から供給された利得Kを乗算し、その積を制御部800に伝達する。ここでは、補正部840における補正が、利得Kを乗算する例について説明したが、乗算以外にも単純加算やより複雑な関数、或いは多項式などで定義される補正を適用してもよいことは、明らかである。
- [0083] 識別情報生成部820の第2の構成例を、図15に示す。識別情報生成部820の第2の構成例は、図2に示された第1の構成例において、漏れブロッキング行列回路330と相関計算部920の間にフィルタ334を、漏れブロッキング行列回路340と相関計算部920の間にフィルタ344を装備した構成となっている。フィルタ334及び344は、漏れブロッキング行列回路330と340によって定められる空間選択性の、特に正面以外の方向に対する減衰特性が、方向に対して平坦になるような周波数を通過帯域とするように設計する。
- [0084] フィルタ334及び344を装備することによって、これらのフィルタの出力信号を用いて相関計算部920で計算される相互相関が、目標信号と妨害信号に対して大きな違いを生じ、相互相関を用いた目標信号と妨害信号の区別を正確に行うことができる。これは、目標信号が支配的な目標信号区間と妨害信号が支配的な妨害信号区間を正確に区別できることを意味している。これ以外の動作、及びその効果は、既に図2を用いて説明した第1の構成例と同様である。
- [0085] これまで、識別情報生成部820の第1及び第2の構成例におけるパラメータ g_i の値に

関して議論してこなかった。しかし、漏れブロッキング行列回路330と340の出力信号が目標信号に対してゼロになることを防止するためには、1以外の値をとる必要があることは、既に説明した。このことから g_i の値は、 $g_i \neq 1$ であれば、大きな位相差を生じるために1近傍が望ましいことがわかる。実際に、センサに到来する信号を白色信号と仮定して正規化相互相関を計算すると、真のSIR ρ 、信号到来方向 θ 、及び漏れブロッキング行列回路330と340の出力信号の位相差 ϕ の関数となる。

[0086] そこで、信号到来方向 θ の範囲を30~90度、信号帯域を500~1500Hz、センサ数を4と仮定して、漏れブロッキング行列回路330と340の利得と位相を求めると、特定のSIR ρ に対して正規化相互相関 γ ハットをプロットすることができる。 $\rho = 0\text{dB}$ と $\rho = -\infty\text{dB}$ に対応して、横軸に信号到来方向 θ をとって、縦軸に正規化相互相関 γ ハットをプロットすると、図16を得る。

[0087] 広範囲の θ に対して唯一の γ ハットが定まることが望ましいことから、 γ ハットの値の軌跡は水平に近い方がよい。また、 $\rho = 0\text{dB}$ と $\rho = -\infty\text{dB}$ に対応する γ ハットの範囲は、重なり合ってはいけない。これは、目標信号と妨害信号が同程度の割合で混合されている $\rho = 0\text{dB}$ と、目標信号に対して妨害信号のパワーが圧倒的に強い $\rho = -\infty\text{dB}$ の場合で、明らかに異なる γ ハットを得るためである。このような条件で1近傍の g_i に対する γ ハットをプロットすると、 g_i の最適値として0.92が得られる。図16は、上記条件に対して得られた最適値 $g_i = 0.92$ に対して得られた γ ハットの軌跡である。ただし、フィルタ334及び344の通過帯域を音声に対応させて500~1500Hzとした。

[0088] 識別情報生成部820の第3の構成例を、図17に示す。識別情報生成部820の第3の構成例は、図16

に示された第2の構成例において、漏れブロッキング行列回路330とフィルタ334、漏れブロッキング行列回路340とフィルタ344に加えて、漏れブロッキング行列回路350とフィルタ354、漏れブロッキング行列回路360とフィルタ364を備えていることである。漏れブロッキング行列回路360は、フィルタ334によって主として低域信号に作用する漏れブロッキング行列回路330に対して、高域信号に対する効果を生じるためのものである。そのため、フィルタ364の通過帯域は、フィルタ334の通過帯域より

も高く、フィルタ334と364の通過帯域を合わせて、より広い周波数帯域をカバーするように設定する。

- [0089] すなわち、第1の構成例で漏れブロッキング行列回路330が担当してきた処理を、漏れブロッキング行列回路330と360が周波数帯域別に担当することになる。フィルタ364の出力は、乗算器365に伝達される。乗算器365は、高周波成分を強調し、フィルタ364の出力とフィルタ334の出力のパワーが、ほぼ等しくなるようにする。例えば、センサに入力される信号の帯域が8kHzの場合、乗算器365の係数は3前後とすることができる。乗算器365の出力は加算器336に伝達され、フィルタ334の出力と加算される。加算結果は、相関計算部920に供給される。
- [0090] 同様に、漏れブロッキング行列回路350は、フィルタ344によって主として低域信号に作用する漏れブロッキング行列回路340に対して、高域信号に対する効果を生じるためのものである。そのため、フィルタ354の通過帯域は、フィルタ344の通過帯域よりも高く、フィルタ344と354の通過帯域を合わせて、より広い周波数帯域をカバーするように設定する。フィルタ354の出力は、乗算器355に伝達される。乗算器355は、高周波成分を強調し、フィルタ354の出力とフィルタ344の出力のパワーが、ほぼ等しくなるようにする。従って、乗算器355の係数は乗算器365の係数と同じ値とすることができる。乗算器355の出力は加算器346に伝達され、フィルタ344の出力と加算される。加算結果は、相関計算部920に供給される。
- [0091] 漏れブロッキング行列回路350、360およびフィルタ354及び364を装備することによって、これらが存在しないときに利用されていなかった周波数帯域の信号成分を利用することができるので、相関計算部920で計算される相互相関が、目標信号と妨害信号に対して大きな違いを生じ、相互相関を用いた目標信号と妨害信号の区別が正確になる。これは、目標信号が支配的な目標信号区間と妨害信号が支配的な妨害信号区間を正確に区別できることを意味している。これ以外の動作、及びその効果は、既に図2を用いて説明した第1の構成例と同様である。
- [0092] 以上の説明から明らかなように、漏れブロッキング行列回路350と360は、漏れブロッキング行列回路330と340と同様に、互いに対称な構成並びに等しい g_i の値を有する。漏れブロッキング行列回路330と340の組み合わせによる出力信号の位相差 ϕ

と漏れブロッキング行列回路350と360の組み合わせによる出力信号の位相差 ϕ の例をそれぞれ、図18と図19に示す。センサの数は4、信号帯域は8000Hzとして計算しており、縦軸を位相差 ϕ の余弦($\text{COS } \phi$)として表示した。両図から、信号到来方向DOAが0に近いときは、周波数によらず、余弦の値が1となることがわかる。これは、目標信号に対応している。

[0093] 一方、信号到来方向DOAが0から離れているときは、特定の周波数帯域においてだけ、余弦の値が-1である。これは、妨害信号に対応している。余弦の値が-1になる周波数帯域は図18と図19で異なっており、その中心周波数は図18で1000Hz程度、図19で3000Hz程度となっている。すなわち、妨害信号に対して正規化相互相関が-1となる周波数帯域は、図19の方が高い。従って、漏れブロッキング行列回路330と340の出力と漏れブロッキング行列回路350と360の出力をそれぞれ、対応した周波数帯域を通過させるような帯域通過フィルタで処理することによって、一組の漏れブロッキング行列回路出力位相差を、目標信号に対しては1、妨害信号に対して-1となる指標として求めることができる。

[0094] 図17を用いて説明した第3の構成例においては、2組の漏れブロッキング行列回路を用いて相関計算部920に対する入力信号を求めた。しかし、漏れブロッキング行列回路の組をさらに増やしてもよいことは明らかである。続いて、多数の漏れブロッキング行列回路の組を有する際の、漏れブロッキング行列回路における漏れ係数 g_i の設計法について説明する。

[0095] 漏れブロッキング行列回路における、漏れ係数 g_i の設計手続きを図20に示す。まず、最初に、対象となる漏れブロッキング行列回路の組が処理すべき信号帯域と妨害信号とみなす信号到来方向(DOA) θ の最小値 θ_{\min} を指定する(S101)。次に、適切と思われる漏れ係数 g_i を設定する(S102)。これらの設定に基づいて、実際の目標信号対妨害信号のパワー比(SIR) ρ を0dBとした場合の γ ハットを、 θ_{\min} より大きく90度より小さい θ に対して、(2)を用いて計算する。(2)における利得 $G(i, \theta)$ は、漏れブロッキング行列回路の構成が定まれば、それに対応して求めることができる。図3及び図4に示す構成を用いる場合の利得は、(12)に示したものとなる。同様に、 ρ を ∞ dBとした場合の γ ハットを、 θ_{\min} より大きく90度より小さい θ に対して計算する(S1

03)。

[0096] これらの ρ を図16のように図示したときに、軌跡が交差するかどうかを調べる (S104)。交差するときには、交点に対応した信号到来方向 (DOA) θ が、 $\rho = 0\text{dB}$ にも ∞dB にも対応することになり、目標信号と妨害信号のパワーがほぼ等しい状態と目標信号パワーが圧倒的に妨害信号パワーより強い状態を区別できない。この現象は、最初に設定した漏れ係数 g_i の値によって生じるので、別の漏れ係数 g_i を用いて、これまでの処理をやり直す。軌跡が交差しなければ、漏れ係数 g_i と $\rho = 0\text{dB}$ に対応する γ ハットのデータを保存する (S105)。

[0097] ここで、さらに別の漏れ係数 g_i と評価する場合には、最初に戻ってこれまでの手続きを反復する (S106)。この時点までに、最低一つの漏れ係数 g_i と対応する γ ハットのデータが得られていなければいけない。また、この時点までに複数の漏れ係数 g_i と対応する γ ハットのデータが得られている場合には、一つの値を選択する。この選択は、次に示す手続きで行う。

まず、 γ minハットの極性と γ maxハットの極性が反対になる漏れ係数 g_i があるかを調べる。

[0098] ここに、 γ minハットと γ maxハットはそれぞれ、 $\rho = 0\text{dB}$ で θ を変更したときに得られる γ ハットの最小値と最大値である。そのような漏れ係数 g_i が存在するときには、 γ minハットと γ maxハットの平均の絶対値が最小となる漏れ係数 g_i を選択する (S108)。これは、 $\rho = 0\text{dB}$ で θ を変更したときに得られる γ ハットがゼロを中心として分布していることを表し、 γ ハットから ρ を求めるための精度を高くすることができる。前記条件を満たす漏れ係数 g_i が存在しないときには、 $\rho = 0\text{dB}$ で γ ハットの θ に対する分散が最小となる g_i を選択する (S109)。

[0099] 以上の手続きを異なる周波数帯域に対して反復することによって、多数の漏れブロッキング行列回路の組を有する構成を設計することができる。このときに、各周波数帯域は重なりあわないように選択することが基本であるが、極端に大きく重なり合わない限り、大きな問題は生じない。このように、多数の漏れブロッキング行列回路とフィルタの縦続接続の組を装備することによって、これらが存在しないときに利用されていなかった周波数帯域の信号成分を利用することができるので、関連計算部920で計

算される相互相関が、目標信号と妨害信号に対して大きな違いを生じ、相互相関を用いた目標信号と妨害信号の区別が正確になる。これは、目標信号が支配的な目標信号区間と妨害信号が支配的な妨害信号区間を正確に区別できることを意味している。これ以外の動作、及びその効果は、既に図1を用いて説明した第1の実施形態と同様である。

[0100] 図21に、識別情報生成部810の第2の構成例を示す。第1の構成例が示されている図31との相違点は、利得制御部900である。利得制御部900は、目標信号の特性に応じて適応的に目標信号パワーの推定値を補正する。このため、特定の周波数成分を適応的に強調して平坦度の高い周波数及び空間選択特性を実現することができ、目標信号パワーを正確に推定することができる。より正確に推定された目標信号パワーは、SIR推定部700に伝達され、SIR計算に用いられる。このようにして得られた高精度のSIR推定値に基づいて、係数更新ステップサイズや忘却係数などの適応フィルタの追従性と演算精度を決定するパラメータを制御することで、適応アレイ処理装置の係数更新を適切に制御することが可能となる。その結果、入力信号の周波数特性や目標信号と妨害信号の方向の影響を受けにくい、高品質なアレイ処理出力を得ることができる。

[0101] 利得制御部900の一構成例を、図22に示す。利得制御部900は、記憶部901、フーリエ変換部902、分析部903、利得計算部904、スペクトル修正部905、逆フーリエ変換部906、記憶部907から構成されている。固定ビームフォーマ200の出力は、記憶部901に供給され、フレーム化される。フレーム化された信号はフーリエ変換部902に伝達され、フーリエ変換される。フーリエ変換結果は、分析部903とスペクトル修正部905に供給される。分析部903は、フーリエ変換結果を用いて入力信号を分析し、特定の性質を有する入力信号を検出する。入力信号の性質に関する情報と検出結果は利得計算部904に伝達される。入力信号の性質に関する情報として代表的なものはスペクトルであるが、スペクトルに代わる特徴量、例えばケプストラムやこれらの間引いた情報なども利用することができる。利得計算部904は、入力信号に対応した補正利得を求め、スペクトル修正部905に供給する。

[0102] 特定の性質の一例としては、摩擦音あげられる。摩擦音の周波数スペクトルは、よ

り高域までパワーを有し、非摩擦音と比較して平坦であることが知られている。これらの事実を用いれば、高域におけるパワーの値とスペクトルの平坦度に応じて、適切な補正利得を求めることができる。具体的には、高域パワーとスペクトル平坦度を基準値と比較して、その大小関係に応じた値を補正利得とすることができる。さらに単純な例では、高域パワーとスペクトル平坦度が予め定めた閾値よりも大きい場合に、補正利得を1でない値に設定し、それ以外の場合は1に設定することもできる。補正利得の値は、各周波数成分に対して共通でもよいし、異なってもよい。

[0103] スペクトル修正部905は、利得計算部904から供給された一つ以上の補正利得を用いて、フーリエ変換部902から供給されたフーリエ変換結果を補正することによって、スペクトルを修正する。具体的には、フーリエ変換結果の振幅またはパワーを補正利得で補正し、その結果を逆フーリエ変換部906に供給する。位相情報は、修正せずに、そのまま逆フーリエ変換部906に供給する。逆フーリエ変換部906はスペクトル修正部905から供給されたデータを逆フーリエ変換し、その結果を記憶部907に伝達する。記憶部907は、記憶しているデータを1サンプルずつ出力することで、信号サンプルの逆フレーム化を行う。なお、フーリエ変換部902及び逆フーリエ変換部906は、対をなす別の変換・逆変換処理に置き換えてもよいことは明らかである。このような変換の例として、コサイン変換、MDCTとしても知られる修正離散コサイン変換、アダマール変換、ハール変換などがある。さらに、これらの変換処理に先立って、また逆変換処理に続いて、窓関数を用いた窓がけ処理を行うことによって、特に高域成分の正確性を改善できることも広く知られている。

[0104] 利得制御部900の他の構成例を、図23に示す。利得制御部900は、帯域分割フィルタバンク911、分析部912、利得計算部913、スペクトル修正部914、帯域合成フィルタバンク915から構成される。固定ビームフォーマ200の出力は、帯域分割フィルタバンク911に供給され、複数の周波数帯域に分割される。各周波数帯域の信号は、分析部912とスペクトル修正部914に供給される。分析部912と利得計算部913の動作は、分析部903と利得計算部904と同等である。スペクトル修正部914は、利得計算部913から供給された一つ以上の補正利得を用いて、各周波数帯域信号のレベルを補正し、その結果を帯域合成フィルタバンク915に伝達する。帯域合成フィ

ルタバンク915は、スペクトル修正部914から供給されたデータを合成して全帯域信号に変換し、その結果を出力する。図22に示した構成例と異なり、記憶回路に信号サンプルを蓄積することなく逐次処理によって同等の処理が可能である。このため、利得制御に付随する遅延を少なくすることができ、変動する系に対する追従特性が向上する。

- [0105] なお、帯域分割フィルタバンク及び帯域合成フィルタバンクの各周波数帯域は等間隔であってもよいし、不等間隔であってもよい。不等間隔に帯域分割することによって、低域では狭帯域に分割して時間分解能を低く、高域では広い帯域に分割して時間分解能を高くすることができる。不等分割の代表例には、低域に向かって帯域が逐次半分になるオクターブ分割や人間の聴覚特性に対応した臨界帯域分割などがある。不等分割は、特に音声信号と整合性が高いことが知られている。帯域分割フィルタバンク及び帯域合成フィルタバンクの詳細、さらにそれらの設計法については、非特許文献12に開示されているので、詳細を省略する。
- [0106] 図24に、識別情報生成部810の第3の構成例を示す。第2の構成例が示されている図21との相違点は、多重ブロッキング行列回路320である。以下、多重ブロッキング行列回路320の動作を中心に、構成と効果について説明する。
- [0107] 多重ブロッキング行列回路320の入出力信号は、第2の構成例におけるブロッキング行列回路310の入出力信号と等しい。多重ブロッキング行列回路320の第1の構成例を図25に示す。図25では、多重ブロッキング行列回路320が減算器321₀～321_{M-1}と加算器322から構成される。図25の構成は既に説明した図6の構成と等しく、その効果も変わらない。
- [0108] 多重ブロッキング行列回路320の第2の構成例を図26に示す。図26では、多重ブロッキング行列回路320が減算器321₀～321_{M-1}、フィルタ323₀～323_{M-1}、及び加算器322から構成される。減算器 i は、1番目のセンサ信号 $x_0(k)$ と i 番目のセンサ信号 $x_i(k)$ の差分 $z_i(k) = x_0(k) - x_i(k)$ を求めて、フィルタ323 _{i} に伝達する。ここに、 i は0から $M-2$ の範囲の整数である。フィルタ323 _{i} は、通過帯域の信号成分を加算器322に伝達する。加算器322は、これら $M-1$ 個の入力信号をすべて加算して、加算結果を $z(k)$ として出力する。フィルタ323 _{i} の通過帯域は、0番目と i 番目のマイクロフォン間隔によ

って決定する。0番目とi番目のマイクロフォン信号によって定められる空間選択性の、とくに正面以外の方向に対する減衰特性が、方向に対して平坦になるような周波数を通過帯域とするように、フィルタ323_iを設計する。

[0109] 多重ブロッキング行列回路320は、さらに別の構成とすることができる。M個のセンサからなる直製アレイにおいて、2つのセンサの間隔は短いものから順に、D、2D、3D、…、(M-1)Dとなる。センサ間隔がDとなるセンサの組はM-1あり、2Dとなる組はM-2、同様に考えて、(M-1)Dとなる組は1となる。従って、これらそれぞれのセンサ間隔に対応した一組のセンサを選択し、それらから得られる信号の差分を求め、これらを加算器322で加算する構成である限り、多重ブロッキング行列回路320は上記の効果を有する。このような構成例を、第3の構成例として図27に示す。図27では、減算器321₀と321_{M-2}の動作が、図26と異なる。図26では、これらの減算器はセンサ間隔Dと(M-1)Dに対応した差分信号を出力するが、図27では、(M-1)DとDのセンサ間隔に対応した差分信号を出力する。この他にも、様々な類似構成が可能となる。なお、図27において、フィルタ323₀～323_{M-1}を具備しない構成が可能であることは明らかである。

[0110] さらに、図26において特定のセンサ間隔に対応した信号を用いない構成であっても、従来のブロッキング行列回路310よりは、目標信号のブロック効果が高い。このような多重ブロッキング行列回路320の構成例を、第4の構成例として図28に示す。図28を図26と比較すると、減算器321₁が存在しない。このため、センサ間隔が2Dに対応した差分信号は存在せず、センサ間隔2Dによる効果は期待できない。しかし、それ以外のセンサ間隔に対応した信号によって、図26の例には及ばないものの、総合的に優れた空間選択性を有するブロッキング行列回路を得ることができる。なお、図28において、フィルタ323₀～323_{M-1}を具備しない構成が可能であることは明らかである。

[0111] 多重ブロッキング行列回路320の構成はまた、複数のセンサ間隔に対応した複数のブロッキング行列回路を組み合わせたものとしてすることができる。例えば、既に説明したフィルタアンドサムビームフォーマにおけるフィルタ特性を調整して、目標信号方向にヌルを形成することができる。このようなヌルを形成するアレイ処理を複数、複数の

センサ間隔に対応して独立に行い、その結果を組み合わせることができる。

[0112] 図29に、識別情報生成部810の第4の構成例を示す。第4の構成例と図24に示す第3の構成例の関係は、図31で説明した第1の構成例と図21に示す第2の構成例の関係に等しく、相違点は利得制御部900だけである。従って、動作と効果は明らかであるので、説明を省略する。

[0113] (第2の実施形態)

図30は、本発明の第2の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図である。本発明の第2の実施形態は、プログラム制御により動作するコンピュータ(中央処理装置;プロセッサ;データ処理装置)1000と、入力端子 $101_0 \sim 101_{M-1}$ 、及び出力端子600とから構成されている。コンピュータ(中央処理装置;プロセッサ;データ処理装置)1000は、固定ビームフォーマ200、適応ブロッキング行列回路300、遅延素子400、及び多入力キャンセラ500、識別情報生成部810、820、補正信号生成部830、補正部840、制御部800を含む。

[0114] 入力端子 $101_0 \sim 101_{M-1}$ に供給された目標信号と妨害信号は、コンピュータ1000内のアレイ処理装置に供給され、妨害信号が抑圧される。アレイ処理装置の主たる構成要素は、固定ビームフォーマ200、適応ブロッキング行列回路300、遅延素子400、多入力キャンセラ500であり、識別情報生成部810、820、補正信号生成部830、補正部840、制御部800から構成される適応モード制御装置が、適応ブロッキング行列回路300と多入力キャンセラ500に含まれる適応フィルタの係数更新速度及び精度を制御する。

[0115] 適応モード制御装置は、複数のセンサ群の出力を受け、振幅による目標信号と妨害信号の識別情報を、位相による目標信号と妨害信号の識別情報によって補正し、補正結果を用いて目標信号と妨害信号の識別を行うので、振幅による識別情報と位相による識別情報を組み合わせた、高精度の目標信号と妨害信号の識別情報を得ることができる。このため、適応アレイ処理装置の係数更新制御を適切に行うことが可能となり、入力信号の周波数特性や到来方向の影響を受けにくい高品質なアレイ処理出力を得ることができる。

[0116] 以上、センサとしてマイクロフォンを用いた例で説明してきたが、マイクロフォン以外に、超音波センサや、ソナー受信器、アンテナなどのセンサを用いることができる。

産業上の利用可能性

[0117] 本発明によって、適応アレイ処理装置の係数更新制御を適切に行うことが可能となり、入力信号の周波数特性や目標信号と妨害信号の方向の影響を受けにくい、高品質なアレイ処理出力を得ることが可能になる。したがって、複数の信号源から特定の信号だけを強調して受信することが可能になり、この手法は、適応マイクロフォンアレイによる音声信号の取得や水中音響分野でのソナーあるいは適応アンテナアレイによる無線送受信装置などに広く用いることができ、このような分野の産業に与える影響が大きい。

図面の簡単な説明

[0118] [図1]本発明の第1の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図である。

[図2]識別情報生成部820の第1の構成例を示したブロック図である。

[図3]漏れブロッキング行列回路330の第1の構成例を示したブロック図である。

[図4]漏れブロッキング行列回路340の第1の構成例を示したブロック図である。

[図5]漏れブロッキング行列回路330の漏れをゼロとした構成例を示したブロック図である。

[図6]漏れブロッキング行列回路340の漏れをゼロとした構成例を示したブロック図である。

[図7]漏れブロッキング行列回路330の第2の構成例を示したブロック図である。

[図8]漏れブロッキング行列回路340の第2の構成例を示したブロック図である。

[図9]漏れブロッキング行列回路330の第3の構成例を示したブロック図である。

[図10]漏れブロッキング行列回路340の第3の構成例を示したブロック図である。

[図11]漏れブロッキング行列回路330の第4の構成例を示したブロック図である。

[図12]漏れブロッキング行列回路340の第4の構成例を示したブロック図である。

[図13]漏れブロッキング行列回路330の第5の構成例を示したブロック図である。

[図14]漏れブロッキング行列回路340の第5の構成例を示したブロック図である。

[図15]識別情報生成部820の第2の構成例を示したブロック図である。

[図16]信号到来方向と正規化相互相関を複数の信号対妨害信号比に対して示した図である。

[図17]識別情報生成部820の第3の構成例を示したブロック図である。

[図18]漏れブロッキング行列回路330と340の出力位相差の余弦を示したブロック図である。

[図19]漏れブロッキング行列回路350と360の出力位相差の余弦を示したブロック図である。

[図20]漏れ係数の設計法の一例を示したフローチャートである。

[図21]識別情報生成部810の第2の構成例を示したブロック図である。

[図22]利得制御回路900の第1の構成例を示したブロック図である。

[図23]利得制御回路900の第2の構成例を示したブロック図である。

[図24]識別情報生成部810の第3の構成例を示したブロック図である。

[図25]多重ブロッキング行列回路320の第1の構成例を示したブロック図である。

[図26]多重ブロッキング行列回路320の第2の構成例を示したブロック図である。

[図27]多重ブロッキング行列回路320の第3の構成例を示したブロック図である。

[図28]多重ブロッキング行列回路320の第4の構成例を示したブロック図である。

[図29]識別情報生成部810の第4の構成例を示したブロック図である。

[図30]本発明の第2の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図である。

[図31]従来例に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図である。

[図32]ブロッキング行列回路310の構成例を示したブロック図である。

符号の説明

- [0119] 311 、 $321_0 \sim 321_{M-1}$ 、 $332_0 \sim 332_{M-2}$ 、 $342_1 \sim 342_{M-1}$ 減算器
 322 、 333 、 343 、 336 、 346 加算器
 $323_0 \sim 323_{M-1}$ 、 334 、 344 、 354 、 364 フィルタ
 330 、 340 、 350 、 360 漏れブロッキング行列回路

- 331₁-331_{M-2}、341₁-341_{M-2}、355、365 乗算器
- 400 遅延素子
- 500 多入力キャンセラ
- 600 出力端子
- 700 目標信号対妨害信号比(SIR)計算部
- 800 制御部
- 810 第2の識別情報生成部
- 820 第1の識別情報生成部
- 830 補正信号生成部
- 840 補正部
- 900 利得制御部
- 901、907 記憶部
- 902 フーリエ変換部
- 903、912 分析部
- 904、913 利得計算部
- 905、914 スペクトル修正部
- 906 逆フーリエ変換部
- 911 帯域分割フィルタバンク
- 915 帯域合成フィルタバンク
- 920 相関計算部
- 1000 コンピュータ

請求の範囲

- [1] アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報とする第1の識別情報生成部と、
前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるような補正信号を生成する補正信号生成部と、
振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とする第2の識別情報生成部と、
前記補正信号によって前記第2の識別情報を補正して補正識別情報を求める補正部と、
前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する制御部とを少なくとも具備することを特徴とする適応アレイ制御の装置。
- [2] 前記第2の識別情報生成部は、
前記アレイ状の複数のセンサにおいて得られる信号に第2のアレイ処理を適用して振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とすることを特徴とする請求項1に記載の適応アレイ制御の装置。
- [3] 前記第2の識別情報生成部は、
目標信号を他の信号に対して減衰させて第3のアレイ処理信号を求める第3のアレイ処理部と、目標信号を他の信号に対して強調して第4のアレイ処理信号を求める第4のアレイ処理部とを含み、前記第3のアレイ処理信号と前記第4のアレイ処理信号に基づいて第2の識別情報を求めることを特徴とする請求項2に記載の適応アレイ制御の装置。
- [4] 前記第2の識別情報生成部は、
アレイ状の複数のセンサのうち異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理することによって目標信号を他の信号に対して減衰させて第3のアレイ処理信号を求めることを特徴とする請求項3に記載の適応アレイ制御の装置。
- [5] 前記第2の識別情報生成部は、

前記第4のアレイ処理信号を分析して信号特性を求める分析部と、前記信号特性に応じて前記第4のアレイ処理信号を修正して修正アレイ処理信号を求める補正部とを含み、前記第3のアレイ処理信号と前記修正アレイ処理信号に基づいて第2の識別情報を求めることを特徴とする請求項3又は4に記載の適応アレイ制御の装置。

- [6] 前記第1の識別情報生成部は、
入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと180度の間の値をとる第5と第6のアレイ処理を行って第5のアレイ処理信号と第6のアレイ処理信号を求める第5と第6のアレイ処理部を含み、前記第5及び第6のアレイ処理信号を用いて前記第1の識別情報を求めることを特徴とする請求項1乃至5のいずれかに1項に記載の適応アレイ制御の装置。
- [7] 前記第5のアレイ処理と前記第6のアレイ処理部は、目標信号に対する利得が非ゼロであることを特徴とする請求項6に記載の適応アレイ制御の装置。
- [8] 前記第1の識別情報生成部は、
前記第5のアレイ処理と前記第6のアレイ処理信号の相関を用いて前記制御信号を生成することを特徴とする請求項6又は7に記載の適応アレイ制御の装置。
- [9] 前記第1の識別情報生成部は、
前記第5のアレイ処理と前記第6のアレイ処理信号をフィルタ処理して第5のフィルタ処理信号と第6のフィルタ処理信号を求め、前記第5のフィルタ処理信号及び前記第6のフィルタ処理信号を用いて前記第1の識別情報を求めることを特徴とする請求項6、7又は8のいずれかに記載の適応アレイ制御の装置。
- [10] 前記第5のアレイ処理及び前記第6のアレイ処理部は、
前記アレイ状の複数のセンサのうち異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理することによって第5のアレイ処理信号と第6のアレイ処理信号を求めることを特徴とする請求項6ないし9のいずれかに1項に記載の適応アレイ制御の装置。
- [11] アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報と

し、

前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるような補正信号を生成し、

振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とし、

前記補正信号によって前記第2の識別情報を補正して補正識別情報を求め、

前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御することを特徴とする適応アレイ制御の方法。

[12] 前記アレイ状の複数のセンサにおいて得られる信号に第2のアレイ処理を適用して振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とすることを特徴とする請求項11に記載の適応アレイ制御の方法。

[13] 前記第2のアレイ処理は、

目標信号を他の信号に対して減衰させて第3のアレイ処理信号を求め、目標信号を他の信号に対して強調して第4のアレイ処理信号を求め、前記第3のアレイ処理信号と前記第4のアレイ処理信号に基づいて第2の識別情報を求めることを特徴とする請求項12に記載の適応アレイ制御の方法。

[14] 前記第2のアレイ処理は、

アレイ状の複数のセンサのうち異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理することによって目標信号を他の信号に対して減衰させて第3のアレイ処理信号を求めることを特徴とする請求項13に記載の適応アレイ制御の方法。

[15] 前記第2のアレイ処理は、

前記第4のアレイ処理信号を分析して信号特性を求め、前記信号特性に応じて前記第4のアレイ処理信号を修正して修正アレイ処理信号を求め、前記修正アレイ処理信号と前記第4のアレイ処理信号に基づいて第2の識別情報を求めることを特徴とする請求項13又は14に記載の適応アレイ制御の方法。

[16] 前記第1のアレイ処理は、

入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に

対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと180度の間の値をとる第5と第6のアレイ処理を行って第5のアレイ処理信号と第6のアレイ処理信号を求め、前記第5及び第6のアレイ処理信号を用いて前記第1の識別情報を求めることを特徴とする請求項11ないし15のいずれか1項に記載の適応アレイ制御の方法。

- [17] 前記第5のアレイ処理と前記第6のアレイ処理は、目標信号に対する利得が非ゼロであることを特徴とする請求項16に記載の適応アレイ制御の方法。
- [18] 前記第1のアレイ処理は、
前記第5のアレイ処理信号と第6のアレイ処理信号の相関を用いて前記制御信号を生成することを特徴とする請求項16又は17に記載の適応アレイ制御の方法。
- [19] 前記第1のアレイ処理は、
前記第5のアレイ処理信号及び前記第6のアレイ処理信号をフィルタ処理して第5のフィルタ処理信号と第6のフィルタ処理信号を求め、前記第5のフィルタ処理信号及び前記第6のフィルタ処理信号を用いて前記第1の識別情報を求めることを特徴とする請求項16、17又は18のいずれか1項に記載の適応アレイ制御の方法。
- [20] 前記第5のアレイ処理及び前記第6のアレイ処理は、
前記アレイ状の複数のセンサのうち異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理することによって第5のアレイ処理信号と第6のアレイ処理信号を求め、前記第5のアレイ処理信号と第6のアレイ処理信号を用いて前記第1の識別情報を求めることを特徴とする請求項16乃至19のいずれか1項に記載の適応アレイ制御の方法。
- [21] コンピュータに、
アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報とする機能と、
前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるような補正信号を生成する機能と、
振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とする機能と、

前記補正信号によって前記第2の識別情報を補正して補正識別情報を求める機能と、

前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する機能とを実行させることを特徴とする適応アレイ制御用プログラム。

- [22] 目標信号を他の信号に対して強調して第6のアレイ処理信号を求める第6のアレイ処理部と、
- 目標信号を他の信号に対して減衰させて第7のアレイ処理信号を求める第7のアレイ処理部と、
- 前記第7のアレイ処理信号と相関のある信号成分を前記第6のアレイ処理信号から消去して出力する相関除去部と、
- アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報とする第1の識別情報生成部と、
- 前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるような補正信号を生成する補正信号生成部と、
- 振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とする第2の識別情報生成部と、
- 前記補正信号によって前記第2の識別情報を補正して補正識別情報を求める補正部と、
- 前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する制御部とを少なくとも具備することを特徴とする適応アレイ処理の装置。

- [23] 前記第2の識別情報生成部は、
- 前記アレイ状の複数のセンサにおいて得られる信号に第2のアレイ処理を適用して振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報と
- することを特徴とする請求項22に記載の適応アレイ処理の装置。

- [24] 前記第2の識別情報生成部は、
- 目標信号を他の信号に対して減衰させて第3のアレイ処理信号を求める第3のアレイ

処理部と、目標信号を他の信号に対して強調して第4のアレイ処理信号を求める第4のアレイ処理部とを含み、前記第3のアレイ処理信号と前記第4のアレイ処理信号に基づいて第2の識別情報を求めることを特徴とする請求項23に記載の適応アレイ処理の装置。

[25] 前記第2の識別情報生成部は、

アレイ状の複数のセンサのうち異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理することによって目標信号を他の信号に対して減衰させて第3のアレイ処理信号を求めることを特徴とする請求項24に記載の適応アレイ処理の装置。

[26] 前記第2の識別情報生成部は、前記第4のアレイ処理信号を分析して信号特性を求める分析部と、前記信号特性に応じて前記第4のアレイ処理信号を修正して修正アレイ処理信号を求める補正部とを含み、前記第3のアレイ処理信号と前記修正アレイ処理信号に基づいて第2の識別情報を求めることを特徴とする請求項24又は25に記載の適応アレイ処理の装置。

[27] 前記第1の識別情報生成部は、

入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと180度の間の値をとる第5と第6のアレイ処理を行って第5のアレイ処理信号と第6のアレイ処理信号を求める第5と第6のアレイ処理部を含み、前記第5及び第6のアレイ処理信号を用いて前記第1の識別情報を求めることを特徴とする請求項22乃至26のいずれか1項に記載の適応アレイ処理の装置。

[28] 前記第5のアレイ処理と前記第6のアレイ処理部は、

目標信号に対する利得が非ゼロであることを特徴とする請求項27に記載の適応アレイ処理の装置。

[29] 前記第1の識別情報生成部は、

前記第5のアレイ処理と前記第6のアレイ処理信号の相関を用いて前記制御信号を生成することを特徴とする請求項27又は28に記載の適応アレイ処理の装置。

[30] 前記第1の識別情報生成部は、

前記第5のアレイ処理と前記第6のアレイ処理信号をフィルタ処理して第5のフィルタ処理信号と第6のフィルタ処理信号を求め、前記第5のフィルタ処理信号及び前記第6のフィルタ処理信号を用いて前記第1の識別情報を求めることを特徴とする請求項27、28又は29のいずれかに記載の適応アレイ処理の装置。

- [31] 前記第5のアレイ処理及び前記第6のアレイ処理部は、
前記アレイ状の複数のセンサのうち異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理することによって第5のアレイ処理信号と第6のアレイ処理信号を求め、前記第5のアレイ処理信号と第6のアレイ処理信号を用いて前記第1の識別情報を求めることを特徴とする請求項27乃至30のいずれか1項に記載の適応アレイ処理の装置。
- [32] 目標信号を他の信号に対して強調して第6のアレイ処理信号を求め、
目標信号を他の信号に対して減衰させて第7のアレイ処理信号を求め、
前記第7のアレイ処理信号と相関のある信号成分を前記第6のアレイ処理信号から消去して出力する際に、アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報とし、
前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるような補正信号を生成し、
振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とし、
前記補正信号によって前記第2の識別情報を補正して補正識別情報を求め、
前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御することを特徴とする適応アレイ処理の方法。
- [33] 前記アレイ状の複数のセンサにおいて得られる信号に第2のアレイ処理を適用して振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とすることを特徴とする請求項32に記載の適応アレイ処理の方法。
- [34] 前記第2のアレイ処理は、
目標信号を他の信号に対して減衰させて第3のアレイ処理信号を求め、目標信号を他の信号に対して強調して第4のアレイ処理信号を求め、前記第3のアレイ処理信号

と前記第4のアレイ処理信号に基づいて第2の識別情報を求めることを特徴とする請求項32または33に記載の適応アレイ処理の方法。

[35] 前記第2のアレイ処理は、

アレイ状の複数のセンサのうち異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理することによって目標信号を他の信号に対して減衰させて第3のアレイ処理信号を求めることを特徴とする請求項34に記載の適応アレイ処理の方法。

[36] 前記第2のアレイ処理は、

前記第4のアレイ処理信号を分析して信号特性を求め、前記信号特性に応じて前記第4のアレイ処理信号を補正して補正アレイ処理信号を求め、前記補正アレイ処理信号と前記第4のアレイ処理信号に基づいて第2の識別情報を求めることを特徴とする請求項34または35に記載の適応アレイ処理の方法。

[37] 前記第1のアレイ処理は、

入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと180度の間の値をとる第5と第6のアレイ処理を行って第5のアレイ処理信号と第6のアレイ処理信号を求め、前記第5及び第6のアレイ処理信号を用いて前記第1の識別情報を求めることを特徴とする請求項32乃至36のいずれか1項に記載の適応アレイ処理の方法。

[38] 前記第5のアレイ処理と前記第6のアレイ処理は、目標信号に対する利得が非ゼロであることを特徴とする請求項37に記載の適応アレイ処理の方法。

[39] 前記第1のアレイ処理は、

前記第5のアレイ処理信号と第6のアレイ処理信号の相関を用いて前記制御信号を生成することを特徴とする請求項37又は38に記載の適応アレイ処理の方法。


[40] 前記第1のアレイ処理は、

前記第5のアレイ処理信号及び前記第6のアレイ処理信号をフィルタ処理して第5のフィルタ処理信号と第6のフィルタ処理信号を求め、前記第5のフィルタ処理信号及び前記第6のフィルタ処理信号を用いて前記第1の識別情報を求めることを特徴とする


る請求項37、38または39のいずれかに記載の適応アレイ処理の方法。

- [41] 前記第5のアレイ処理及び前記第6のアレイ処理は、
前記アレイ状の複数のセンサのうち異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理することによって第5のアレイ処理信号と第6のアレイ処理信号を求めることを特徴とする請求項37乃至40のいずれか1項に記載の適応アレイ処理の方法。
- [42] コンピュータに、
目標信号を他の信号に対して強調して第6のアレイ処理信号を求める機能と、
目標信号を他の信号に対して減衰させて第7のアレイ処理信号を求める機能と、
前記第7のアレイ処理信号と相関のある信号成分を前記第6のアレイ処理信号から消去して出力する機能と、
アレイ状の複数のセンサにおいて得られる信号に第1のアレイ処理を適用して位相情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第1の識別情報とする機能と、
前記第1の識別情報を用いて目標信号パワーが妨害信号パワーに比べて大きいときに、より大きな補正が行われるような補正信号を生成する機能と、
振幅情報に基づく目標信号と妨害信号の相対的な割合を求めてこれを第2の識別情報とする機能と、
前記補正信号によって前記第2の識別情報を補正して補正識別情報を求める機能と、
、
前記補正識別情報を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する機能とを実行させることを特徴とする適応アレイ処理用プログラム。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]




[図15]




[図16]




[図17]




[図18]




[図19]




[図20]




[図21]




[図22]




[図23]




[図24]




[図25]




[図26]




[図27]




[図28]




[図29]




[図30]



[図31]



[図32]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2007/058098

A. CLASSIFICATION OF SUBJECT MATTER
G01S3/86(2006.01) i, G01S3/808(2006.01) i, G01S7/523(2006.01) i, G01S7/526(2006.01) i, G10L21/02(2006.01) i, H04B7/10(2006.01) i, H04R1/40(2006.01) i, H04R3/00(2006.01) i
 According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED
 Minimum documentation searched (classification system followed by classification symbols)
 G01S1/72-17/95, G10L11/00-21/06, H04B7/10, H04R1/40, H04R3/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2007
Kokai Jitsuyo Shinan Koho	1971-2007	Toroku Jitsuyo Shinan Koho	1994-2007

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)
 IEEE, JSTPlus (JDream2)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2003-232849 A (Ok Electric Industry Co., Ltd.), 22 August, 2003 (22.08.03), Full text; all drawings (Family: none)	1-42
A	JP 2005-249816 A (International Business Machines Corp.), 15 September, 2005 (15.09.05), Full text; all drawings & US 2006/0122832 A1	1-42
A	JP 2003-333683 A (Tokai Rika Co., Ltd.), 21 November, 2003 (21.11.03), Full text; all drawings (Family: none)	1-42

Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents:
 "A" document defining the general state of the art which is not considered to be of particular relevance
 "E" earlier application or patent but published on or after the international filing date
 "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 "O" document referring to an oral disclosure, use, exhibition or other means
 "P" document published prior to the international filing date but later than the priority date claimed
 "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 "&" document member of the same patent family

Date of the actual completion of the international search 11 May, 2007 (11.05.07)	Date of mailing of the international search report 22 May, 2007 (22.05.07)
--	---

Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer
Facsimile No.	Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2007/058098

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2000-181498 A (Toshiba Corp., Toshiba Computer Engineering Kabushiki Kaisha), 30 June, 2000 (30.06.00), Full text; all drawings (Family: none)	1-42
A	JP 11-52988 A (NEC Corp.), 26 February, 1999 (26.02.99), Full text; all drawings (Family: none)	1-42
A	JP 2004-289762 A (Toshiba Corp.), 14 October, 2004 (14.10.04), Full text; all drawings (Family: none)	1-42
A	JP 2003-140700 A (NEC Corp.), 16 May, 2003 (16.05.03), Full text; all drawings (Family: none)	1-42
A	JP 10-207490 A (Toshiba Corp.), 07 August, 1998 (07.08.98), Full text; all drawings (Family: none)	1-42
A	JP 8-122424 A (NEC Corp.), 17 May, 1996 (17.05.96), Full text; all drawings & US 5627799 A & EP 0700156 A2	1-42
A	JP 2003-271191 A (Toshiba Corp.), 25 September, 2003 (25.09.03), Full text; all drawings & US 2003/0177007 A1	1-42
A	O. Hoshuyama et al. 'A Realtime Robust Adaptive Microphone Array Controlled By An SNR Estimate' In: IEEE Proc. Of ICASSP'98, Apr. 1998, Vol.6, pages 3605 to 3608.	1-42
A	O. Hoshuyama et al. 'An Adaptive Microphone Array with Good Sound Quality Using Auxiliary Fixed Beamformers and Its DSP Implementation' In: IEEE Proc. Of ICASSP'99, Mar. 1999, Vol.2, pages 949 to 952.	1-42
A	Osamu HOSHUYAMA, Akihiko SUGIYAMA, "Blocking Gyoretsu ni Leak Tekio Filter o Mochiita Robust Ippanka Sidelobe Canceller", The Transactions of the Institute of Electronics, Information and Communication Engineers, 25 September, 1996 (25.09.96), Vol.J79-A, No.9, pages 1516 to 1524	1-42

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. G01S3/86(2006.01)i, G01S3/808(2006.01)i, G01S7/523(2006.01)i, G01S7/526(2006.01)i, G10L21/02(2006.01)i, H04B7/10(2006.01)i, H04R1/40(2006.01)i, H04R3/00(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. G01S1/72-17/95, G10L11/00-21/06, H04B7/10, H04R1/40, H04R3/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2007年
日本国実用新案登録公報	1996-2007年
日本国登録実用新案公報	1994-2007年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

IEEE, JSTPlus(JDream2)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 2003-232849 A (沖電気工業株式会社) 2003.08.22, 全文, 全図 (ファミリーなし)	1-42
A	JP 2005-249816 A (インターナショナル・ビジネス・マシーンズ・ コーポレーション) 2005.09.15, 全文, 全図 & US 2006/0122832 A1	1-42

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」同一パテントファミリー文献

国際調査を完了した日

11.05.2007

国際調査報告の発送日

22.05.2007

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)
 郵便番号100-8915
 東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

川瀬 徹也

電話番号 03-3581-1101 内線 3258

2S

3710

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 2003-333683 A (株式会社東海理化電機製作所) 2003. 11. 21, 全文, 全図 (ファミリーなし)	1-42
A	JP 2000-181498 A (株式会社東芝, 東芝コンピュータエンジニア リング株式会社) 2000. 06. 30, 全文, 全図 (ファミリーなし)	1-42
A	JP 11-52988 A (日本電気株式会社) 1999. 02. 26, 全文, 全図 (ファミリーなし)	1-42
A	JP 2004-289762 A (株式会社東芝) 2004. 10. 14, 全文, 全図 (ファミリーなし)	1-42
A	JP 2003-140700 A (日本電気株式会社) 2003. 05. 16, 全文, 全図 (ファミリーなし)	1-42
A	JP 10-207490 A (株式会社東芝) 1998. 08. 07, 全文, 全図 (ファミリーなし)	1-42
A	JP 8-122424 A (日本電気株式会社) 1996. 05. 17, 全文, 全図 & US 5627799 A & EP 0700156 A2	1-42
A	JP 2003-271191 A (株式会社東芝) 2003. 09. 25, 全文, 全図 & US 2003/0177007 A1	1-42
A	O. Hoshuyama et al. 'A Realtime Robust Adaptive Microphone Array Controlled By An SNR Estimate' In: IEEE Proc. Of ICASSP' 98, Apr. 1998, Vol.6, pages 3605 to 3608.	1-42
A	O. Hoshuyama et al. 'An Adaptive Microphone Array with Good Sound Quality Using Auxiliary Fixed Beamformers and Its DSP Implementation' In: IEEE Proc. Of ICASSP' 99, Mar. 1999, Vol.2, pages 949 to 952.	1-42
A	宝珠山治, 杉山昭彦, ブロッキング行列にリーク適応フィルタを用 いたロバスト一般化サイドローブキャンセラ, 電子情報通信学会論 文誌, 1996. 09. 25, Vol. J79-A, No. 9, p. 1516-1524	1-42