

【公報種別】特許法第 17 条の 2 の規定による補正の掲載  
 【部門区分】第 6 部門第 1 区分  
 【発行日】平成 21 年 3 月 5 日 (2009.3.5)

【公表番号】特表 2008-527346 (P2008-527346A)  
 【公表日】平成 20 年 7 月 24 日 (2008.7.24)  
 【年通号数】公開・登録公報 2008-029  
 【出願番号】特願 2007-550379 (P2007-550379)  
 【国際特許分類】

G 0 1 R 31/28 (2006.01)

H 0 1 L 21/66 (2006.01)

【F I】

G 0 1 R 31/28 M

H 0 1 L 21/66 B

【手続補正書】

【提出日】平成 21 年 1 月 16 日 (2009.1.16)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

テストと被テスト電子デバイスとの間でテスト信号をインターフェースするための装置であって、

構造体と、

前記構造体上に配置され、かつ、前記テストからの通信チャネルと電氣的に接続するように構成された複数のチャネル端子と、

前記構造体上に配置され、かつ、前記電子デバイスのテスト機構と接触するように構成された複数のプローブと、

前記チャネル端子のいくつかと前記プローブのいくつかを接続する複数の導電性経路と

、

前記構造体上に配置され、かつ、各々が前記導電性経路の 1 つと直接的に接続されている複数の分路抵抗と、

を備え、

前記導電性経路の少なくとも 1 つが複数の分岐を有し、

それぞれの前記分岐が、前記チャネル端子の 1 つと電氣的に接続され、前記プローブの異なる 1 つのプローブ内において終端しており、前記チャネル端子と前記分岐が終端する前記プローブとの間に配置されたアイソレーション抵抗を含み、かつ、前記分岐が終端する前記プローブと前記分岐内に配置された前記アイソレーション抵抗との間から、前記分路抵抗の 1 つを介して電圧ポテンシャルに電氣的に接続されている、装置。

【請求項 2】

前記分路抵抗が、薄膜抵抗である請求項 1 に記載の装置。

【請求項 3】

前記構造体が、前記プローブがその上に配置される第 1 の基板を備える請求項 1 に記載の装置。

【請求項 4】

前記分路抵抗が、前記第 1 の基板上に配置されている請求項 3 に記載の装置。

【請求項 5】

前記分路抵抗が、薄膜抵抗である請求項 4 に記載の装置。

【請求項 6】

前記プローブおよび前記分路抵抗が、前記第 1 の基板の第 1 の表面上に配置されている請求項 4 に記載の装置。

【請求項 7】

前記分路抵抗が、前記第 1 の基板の内部に配置されている請求項 4 に記載の装置。

【請求項 8】

前記構造体が、前記チャネル端子がその上に配置される第 2 の基板をさらに備える請求項 3 に記載の装置。

【請求項 9】

前記構造体が、前記プローブがその上に配置される第 1 の基板を備える請求項 1 に記載の装置。

【請求項 10】

前記分路抵抗が、前記第 1 の基板上に配置されている請求項 9 に記載の装置。

【請求項 11】

前記アイソレーション抵抗が、前記第 1 の基板上に配置されている請求項 10 に記載の装置。

【請求項 12】

前記プローブおよび前記分路抵抗が、前記第 1 の基板の第 1 の表面上に配置されている請求項 10 に記載の装置。

【請求項 13】

前記分路抵抗が、薄膜抵抗であり、かつ、前記アイソレーション抵抗が、前記第 1 の基板上に配置された薄膜抵抗である請求項 10 に記載の装置。

【請求項 14】

前記分路抵抗が、前記第 1 の基板の内部に配置されている請求項 10 に記載の装置。

【請求項 15】

各々の前記分路抵抗が、前記電子デバイスの前記テスト機構の 1 つの入力抵抗を減少させるように、前記導電性経路の 1 つに接続されている請求項 1 に記載の装置。

【請求項 16】

各々の前記分路抵抗が、前記導電性経路の 1 つから接地へ接続されている請求項 1 に記載の装置。

【請求項 17】

テストとプローブ内において終端する複数のドライブチャネルを備えるテストシステムで使用するための、容量を含む複数の入力端子を備える電子デバイスをテストする方法であって、

前記プローブを前記入力端子と接触させること、

前記ドライブチャネルのいくつかから前記分路抵抗を選択的に接続及び切断するよう構成されたスイッチを使用して、前記分路抵抗を前記ドライブチャネルの前記いくつかに接続すること、

前記ドライブチャネルの前記いくつかを介して、前記テストから前記電子デバイスに、交流信号であるテスト信号を供給すること、

前記スイッチを使用して、前記ドライブチャネルの前記いくつかから前記分路抵抗を切断すること、および、

前記分路抵抗が前記ドライブチャネルの前記いくつかから切断されている間、前記ドライブチャネルを介して直流信号を含む第 2 のテスト信号を供給すること、  
を含む、方法。

【請求項 18】

前記分路抵抗が、前記テスト信号が前記ドライブチャネルの前記いくつかを介して前記テストから前記電子デバイスに供給され得る周波数を増加させるように構成されている請求項 17 に記載の方法。

**【請求項 19】**

前記分路抵抗が、前記入力端子の立上がり時間を減少させる請求項 17 に記載の方法。

**【請求項 20】**

前記分路抵抗が、前記入力端子の立下がり時間を減少させる請求項 19 に記載の方法。

**【請求項 21】**

前記分路抵抗が、前記ドライブチャネルの前記いくつかと接続されている間、各々の前記分路抵抗が、前記ドライブチャネルの1つと接地の間に抵抗電気経路を提供する請求項 17 に記載の方法。

**【請求項 22】**

前記テスト信号を使用して前記電子デバイスの機能動作をテストすることをさらに含む請求項 17 記載の方法。

**【請求項 23】**

前記通信チャネルが前記構造体上には配置されていない請求項 1 記載の装置。

**【請求項 24】**

前記電圧ポテンシャルが接地である請求項 1 記載の装置。