

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2024年8月15日(15.08.2024)



(10) 国際公開番号
WO 2024/166751 A1

(51) 国際特許分類:
H03F 1/32 (2006.01) **H03F 3/24** (2006.01)

(21) 国際出願番号: PCT/JP2024/002943

(22) 国際出願日: 2024年1月30日(30.01.2024)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
63/444,286 2023年2月9日(09.02.2023) US


(71) 出願人: 株式会社村田製作所
(MURATA MANUFACTURING CO., LTD.) [JP/
JP]; 〒6178555 京都府長岡京市東神足 1
丁目 10 番 1 号 Kyoto (JP).

(72) 発明者: ホバーステン ジョン (HOVERSTEN, John); 02142 マサチューセッツ州ケンブリッジ, 11 フロア, メインストリート 1 イータ・ワイヤレス インク内 Massachusetts (US). ルイス タイ (LEWIS, Ty); 02142 マサチューセッツ州ケンブリッジ, 11 フロア, メインストリート 1 イータ・ワイヤレス インク内 Massachusetts (US). トカチェンコ イェブゲニー (TKACHENKO, Yevgeniy); 02142 マサチューセッツ州ケンブリッジ, 11 フロア, メインストリート 1 イータ・ワイヤレス インク内 Massachusetts (US). 加藤 棟治 (KATO, Muneharu); 〒6178555 京都府長岡京市東神足 1 丁目 10 番 1 号 株式会社村田製作所内 Kyoto (JP). 小暮 武 (KOGURE,

(54) Title: POWER AMPLIFICATION SYSTEM, DIGITAL PRE-DISTORTION METHOD, AND DIGITAL PRE-DISTORTION CIRCUIT

(54) 発明の名称: 電力増幅システム、デジタルプリディストーション方法及びデジタルプリディストーション回路

図2



1 Tracker circuit
6 Communication device
7 Power amplification system
10 Pre-regulator circuit
20 Switched capacitor circuit
30 Output switch circuit
41 First filter circuit
42 Second filter circuit
60 Digital control circuit
71 DPD circuit
73 Orthogonal modulator

(57) Abstract: A power amplification system (7) comprises: a power amplifier (2); an output switch circuit (30) configured to output at least one of a plurality of discrete voltages selectively to the power amplifier (2); a first filter circuit (41) connected to a path (44) connecting the output switch circuit (30) and the power amplifier (2); a second filter circuit (42) connected to the path (44) in a switchable manner; and a DPD circuit (71) configured to distort an input signal to the power amplifier (2) in advance. When (i) the second filter circuit (42) is not connected to the path (44), the DPD circuit (71) uses a first parameter set in a first mathematical model to distort the input signal to the power amplifier (2) in advance. When (ii) the second filter circuit (42) is connected to the path (44), the DPD circuit (71) uses a second parameter set in a second mathematical model to distort the input signal to the power amplifier (2) in advance. The first and second parameter sets

Takeshi); 〒6178555 京都府長岡京市東神足 1 丁目 1 0 番 1 号 株式会社村田製作所内 Kyoto (JP). 松井 利樹(**MATSUI, Toshiki**); 〒6178555 京都府長岡京市東神足 1 丁目 1 0 番 1 号 株式会社村田製作所内 Kyoto (JP).

(74) 代理人: 吉川 修一, 外(**YOSHIKAWA, Shuichi et al.**); 〒5320011 大阪府大阪市淀川区西中島 5 丁目 3 番 1 0 号イトーピア新大阪ビル 6 階 新居国際特許事務所内 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MU, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

are at least partially different from each other.

(57) 要約: 電力増幅システム (7) は、電力増幅器 (2) と、複数の離散的電圧の少なくとも 1 つを選択的に電力増幅器 (2) に出力するよう構成された出力スイッチ回路 (30) と、出力スイッチ回路 (30) 及び電力増幅器 (2) の間を結ぶ経路 (44) に接続される第 1 フィルタ回路 (41) と、経路 (44) に切り替え可能に接続される第 2 フィルタ回路 (42) と、電力増幅器 (2) の入力信号を予め歪ませるよう構成された DPD 回路 (71) と、を備え、DPD 回路 (71) は、(i) 第 2 フィルタ回路 (42) が経路 (44) に接続されない場合に、第 1 数式モデルに第 1 パラメータセットを用いて電力増幅器 (2) の入力信号を予め歪ませ、(ii) 第 2 フィルタ回路 (42) が経路 (44) に接続される場合に、第 2 数式モデルに第 2 パラメータセットを用いて電力増幅器 (2) の入力信号を予め歪ませ、第 1 及び第 2 パラメータセットは、少なくとも部分的に互いに異なる。

明 細 書

発明の名称：

電力増幅システム、デジタルプリディストーション方法及びデジタルプリディストーション回路

技術分野

[0001] 本発明は、電力増幅システム、デジタルプリディストーション方法及びデジタルプリディストーション回路に関する。

背景技術

[0002] 近年、電力増幅回路にトラッキング技術を適用することで、電力付加効率の改善が図られている。特許文献1には、複数の離散的なレベルに時間とともに変化する電源電圧（以下、複数の離散的電圧という）を供給するデジタルエンベロープトラッキング（D-E T : Digital Envelope Tracking）のためのトラッカ回路が開示されている。また、特許文献2には、複数の離散的電圧を供給するシンボルパワートラッキング（S P T : Symbol Power Tracking）のためのトラッカ回路が開示されている。

先行技術文献

特許文献

[0003] 特許文献1：米国特許第8829993号明細書
特許文献2：米国特許第10686407号明細書

発明の概要

発明が解決しようとする課題

[0004] このような複数の離散的電圧が電力増幅器に供給される場合、電力増幅器が非線形領域で動作することによって生じる非線形歪みを削減するために、デジタルプリディストーション（D P D : Digital Pre-Distortion）が用いられることがある。D P Dでは、電力増幅器の入力信号を予め歪ませることにより、電力増幅器で生じる非線形歪みを低減することができるが、複数の

離散的電圧が電力増幅器に供給される場合には、さらなる非線形歪みの低減が望まれる。

[0005] そこで、本発明は、非線形歪みを低減させることができる電力増幅システム、デジタルプリディストーション方法及びデジタルプリディストーション回路を提供する。

課題を解決するための手段

[0006] 本発明の一態様に係る電力増幅システムは、第1電力増幅器と、複数の離散的電圧の少なくとも1つを選択的に第1電力増幅器に出力するよう構成された出力スイッチ回路と、出力スイッチ回路及び第1電力増幅器の間を結ぶ第1経路に切り替え可能に接続されるフィルタ回路と、第1電力増幅器の第1入力信号を予め歪ませるよう構成されたデジタルプリディストーション回路と、を備え、デジタルプリディストーション回路は、(i) フィルタ回路が第1経路に接続されない場合に、第1数式モデルに第1パラメータセットを用いて第1入力信号を予め歪ませ、(ii) フィルタ回路が第1経路に接続される場合に、第2数式モデルに第2パラメータセットを用いて第1入力信号を予め歪ませ、第1パラメータセット及び第2パラメータセットは、少なくとも部分的に互いに異なる。

[0007] 本発明の一態様に係るデジタルプリディストーション方法は、複数の離散的電圧の少なくとも1つを選択的に電力増幅器に供給する出力スイッチ回路と電力増幅器との間に接続される可変フィルタ回路の減衰帯域に基づいて、デジタルプリディストーションのための数式モデル及びパラメータセットを決定し、決定された数式モデルに決定されたパラメータセットを用いて、電力増幅器の入力信号を予め歪ませる。

[0008] 本発明の一態様に係るデジタルプリディストーション回路は、(i) 複数の離散的電圧の少なくとも1つを第1電力増幅器に選択的に供給するための第1経路に切り替え可能に接続されるフィルタ回路が第1経路に接続されない場合に、第1数式モデルに第1パラメータセットを用いて第1電力増幅器の第1入力信号を予め歪ませ、(ii) フィルタ回路が第1経路に接続される場

合に、第2数式モデルに第2パラメータセットを用いて第1入力信号を予め歪ませ、第1パラメータセット及び第2パラメータセットは、少なくとも部分的に互いに異なる。

発明の効果

[0009] 本発明の一態様に係る電力増幅システム等によれば、非線形歪みを低減させることができる。

図面の簡単な説明

[0010] [図1A]図1Aは、A P T (Average Power Tracking) モードにおける電源電圧の推移の一例を示すグラフである。

[図1B]図1Bは、A - E T (Analog Envelope Tracking) モードにおける電源電圧の推移の一例を示すグラフである。

[図1C]図1Cは、D - E T モードにおける電源電圧の推移の一例を示すグラフである。

[図2]図2は、実施の形態1に係る通信装置の回路構成図である。

[図3]図3は、実施の形態1に係るトラッカ回路の回路構成図である。

[図4]図4は、実施の形態1に係るD P D方法を示すフローチャートである。

[図5]図5は、実施の形態1の変形例1に係るトラッカ回路の部分回路構成図である。

[図6]図6は、実施の形態1の変形例2に係るトラッカ回路の部分回路構成図である。

[図7]図7は、実施の形態1の変形例3に係るトラッカ回路の部分回路構成図である。

[図8]図8は、実施の形態2に係る通信装置の回路構成図である。

[図9]図9は、実施の形態2に係るトラッカ回路の回路構成図である。

[図10]図10は、実施の形態2の変形例1に係るトラッカ回路の部分回路構成図である。

[図11]図11は、実施の形態2の変形例2に係るトラッカ回路の部分回路構成図である。

[図12]図 1 2 は、実施の形態 3 に係る通信装置の回路構成図である。

[図13]図 1 3 は、実施の形態 3 に係るトラック回路の回路構成図である。

[図14]図 1 4 は、実施の形態 3 の変形例 1 に係るトラック回路の部分回路構成図である。

発明を実施するための形態

[0011] 以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。

[0012] なお、各図は、本発明を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。

[0013] 本発明の回路構成において、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電氣的に接続される場合も含む。「直接接続される」とは、他の回路素子を介せずに接続端子及び／又は配線導体で直接接続されることを意味する。「CがA及びBの間に接続される」とは、Cの一端がAに接続され、Cの他端がBに接続されることを意味し、A及びBの間を結ぶ経路にシリーズ接続されることを意味する。「A及びBの間を結ぶ経路」とは、AをBに電氣的に接続する導体で構成された経路を意味する。

[0014] また、「Aが経路に接続される」とは、Aの一端が経路の一端に接続され、Aの他端が経路の他端に接続されること（以下、シリーズ接続ともいう）に加えて、Aの一端が経路に接続され、Aの他端がグランドに接続されること（以下、シャント接続ともいう）を含む。「Aが経路に切り替え可能に接続される」とは、Aと経路との間の接続及び非接続が切り替え可能であるこ

とを意味し、Aがスイッチを介して経路に接続されることを意味する。なお、「Aが経路に接続される」には、「Aが経路に切り替え可能に接続される」が含まれる。

[0015] 以下の説明において、「端子」とは、要素内の導体が終了するポイントの意味する。なお、要素間の導体のインピーダンスが十分に低い場合には、端子は、単一のポイントだけでなく、要素間の導体上の任意のポイント又は導体全体と解釈される。

[0016] また、「フィルタ回路の減衰帯域」とは、フィルタ回路によって減衰される周波数スペクトルの部分を意味し、出力電力が最大出力電力よりも15 dB以上減衰する周波数帯域として定義される。

[0017] また、「平行」及び「垂直」などの要素間の関係性を示す用語、及び、「矩形」などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数%程度の誤差をも含むことを意味する。

[0018] まず、高周波信号を高効率に増幅する技術として、高周波信号に基づいて時間の経過とともに動的に調整された電源電圧を電力増幅器に供給するトラッキングモードについて説明する。トラッキングモードとは、電力増幅器に印加される電源電圧を動的に調整するモードである。トラッキングモードにはいくつかの種類があるが、ここでは、APTモード、AETモード及びDETモードについて図1A～図1Cを参照しながら説明する。図1A～図1Cにおいて、横軸は時間を表し、縦軸は電圧を表す。また、太い実線は、電源電圧を表し、細い実線（波形）は、変調波を表す。

[0019] 図1Aは、APTモードにおける電源電圧の推移の一例を示すグラフである。APTモードでは、アベレージパワーに基づいて、1フレーム単位で複数の離散的な電圧レベルに電源電圧を変動させる。その結果、電源電圧信号は矩形波を形成する。

[0020] フレームとは、高周波信号（変調波）を構成する単位を意味する。例えば5G NR（5th Generation New Radio）及びLTE（Long Term Evolution）

では、フレームは、10個のサブフレームを含み、各サブフレームは、複数のスロットを含み、各スロットは、複数のシンボルで構成される。サブフレーム長は1msであり、フレーム長は10msである。

[0021] なお、アベレージパワーに基づいて1フレーム単位又はそれよりも大きな単位で電圧レベルを変動させるモードをAPTモードと呼び、1フレームよりも小さな単位（例えばサブフレーム、スロット又はシンボル単位）で電圧レベルを変動させるモードと区別する。

[0022] 図1Bは、A-E Tモードにおける電源電圧の推移の一例を示すグラフである。A-E Tモードでは、エンベロープ信号に基づいて電源電圧を連続的に変動させることで変調波の包絡線が追跡される。

[0023] エンベロープ信号とは、変調波の包絡線を示す信号である。エンベロープ値は、例えば $(I^2 + Q^2)$ の平方根で表される。ここで、 (I, Q) は、コンスタレーションポイントを表す。コンスタレーションポイントとは、デジタル変調された信号をコンスタレーションダイアグラム上で表す点である。 (I, Q) は、例えば、送信情報に基づいてBBIC (Baseband Integrated Circuit) で決定される。

[0024] 図1Cは、D-E Tモードにおける電源電圧の推移の一例を示すグラフである。D-E Tモードでは、エンベロープ信号に基づいて、1フレーム内で複数の離散的な電圧レベルに電源電圧を変動させることで変調波の包絡線が追跡される。その結果、電源電圧信号は矩形波を形成する。

[0025] (実施の形態1)

以下に、実施の形態1について説明する。

[0026] [1. 1 通信装置6の回路構成]

まず、本実施の形態に係る通信装置6の回路構成について、図2を参照しながら説明する。図2は、本実施の形態に係る通信装置6の回路構成図である。

[0027] なお、図2は、例示的な回路構成であり、通信装置6は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に

提供される通信装置 6 の説明は、限定的に解釈されるべきではない。

[0028] 本実施の形態に係る通信装置 6 は、セルラーネットワークにおけるユーザ端末（UE：User Equipment）に相当し、典型的には、携帯電話、スマートフォン、タブレットコンピュータ、ウェアラブル・デバイス等である。なお、通信装置 6 は、IoT（Internet of Things）センサ・デバイス、医療／ヘルスケア・デバイス、車、無人航空機（UAV：Unmanned Aerial Vehicle）（いわゆるドローン）、無人搬送車（AGV：Automated Guided Vehicle）であってもよい。また、通信装置 6 は、セルラーネットワークにおける BS（Base Station）として機能してもよい。

[0029] 図 2 に示すように、通信装置 6 は、トラッカ回路 1 と、電力増幅器 2 と、RFIC（Radio Frequency Integrated Circuit）3 と、BBIC 4 と、アンテナ 5 と、を備える。なお、電力増幅システム 7 には、トラッカ回路 1 と、電力増幅器 2 と、RFIC 3 と、が含まれる。

[0030] トラッカ回路 1 は、トラッキングモードに基づいて、複数の離散的電圧を電源電圧 V_{cc} として電力増幅器 2 に供給することができる。本実施の形態では、トラッキングモードとしては、DET モード及び APT モードが用いられるが、これに限定されない。

[0031] 電力増幅器 2 は、第 1 電力増幅器の一例であり、RFIC 3 とアンテナ 5 との間に接続される。さらに、電力増幅器 2 は、トラッカ回路 1 に接続される。電力増幅器 2 は、トラッカ回路 1 から供給された電源電圧 V_{cc} を用いて、RFIC 3 から供給される高周波信号 RF（第 1 入力信号の一例）を増幅することができる。

[0032] RFIC 3 は、高周波信号を処理する信号処理回路の一例である。RFIC 3 は、BBIC 4 からデジタル I/Q 信号を受けて、電力増幅器 2 に高周波信号 RF を供給することができる。RFIC 3 の内部構成については後述する。

[0033] BBIC 4 は、高周波信号 RF よりも低い周波数帯域を用いて信号処理するベースバンド信号処理回路である。BBIC 4 では、例えば、画像表示の

ための画像信号、及び／又は、スピーカを介した通話のために音声信号を示すビット系列をデジタル変調してデジタル I Q 信号を生成する。生成されたデジタル I Q 信号は、R F I C 3 に供給される。なお、B B I C 4 は、通信装置 6 に含まれなくてもよい。

[0034] アンテナ 5 は、電力増幅器 2 で増幅された高周波信号 R F を通信装置 6 の外部に送信する。なお、アンテナ 5 は、通信装置 6 に含まれなくてもよい。

[0035] [1. 2 R F I C 3 の内部構成]

R F I C 3 の内部構成について図 2 を参照しながら説明する。R F I C 3 は、D P D 回路 7 1 と、デジタルアナログコンバータ (D A C : Digital-to-Analog Converter) 7 2 と、直交変調器 (Quadrature Modulator) 7 3 と、を含む。また、R F I C 3 は、トラッカ回路 1 を制御する制御部 (図示せず) を有してもよい。なお、R F I C 3 の制御部としての機能の一部又は全部は、R F I C 3 の外部に実装されてもよい。

[0036] D P D 回路 7 1 は、D P D のための数式モデルを用いて、B B I C 4 から供給されるデジタル I Q 信号を予め歪ませることができる。例えば、D P D 回路 7 1 は、デジタル I Q 信号から予め歪められたデジタル I Q 信号を生成することができる。予め歪められたデジタル I Q 信号は、D A C 7 2 に供給される。なお、D P D 回路 7 1 は、D P D 処理をスキップしてもよい。この場合、D P D 回路 7 1 は、B B I C 4 から供給されるデジタル I Q 信号 (つまり、予め歪めされていないデジタル I Q 信号) を D A C 7 2 に供給することができる。

[0037] D A C 7 2 は、D P D 回路 7 1 から供給されるデジタル I Q 信号をアナログ I Q 信号に変換することができる。変換されたアナログ I Q 信号は、直交変調器 7 3 に供給される。なお、D A C 7 2 としては、従来の D A C を用いることができ、特に限定される必要はない。

[0038] 直交変調器 7 3 は、D A C 7 2 から供給されるアナログ I Q 信号に直交変調及びアップコンバートを行うことにより高周波信号 R F を生成することができる。生成された高周波信号 R F は、電力増幅器 2 に供給される。なお、

直交変調器 7 3 としては、従来の直交変調器を用いることができ、特に限定される必要はない。

[0039] なお、図 2 に表された R F I C 3 の回路構成は、例示であり、これに限定されない。例えば、D P D 回路 7 1、D A C 7 2 及び直交変調器 7 3 の一部又は全部は、R F I C 3 に含まれなくてもよい。例えば、D P D 回路 7 1 は、B B I C 4 に含まれてもよい。

[0040] ここで、D P D 回路 7 1 で D P D に用いられる数式モデルについて説明する。本実施の形態では、D P D のための数式モデルとしては、メモリ効果が組み込まれている数式モデル、又は、メモリ効果が組み込まれていない数式モデルを用いることができる。

[0041] メモリ効果とは、過去の入力信号によって生じる電力増幅器の歪みの変化として定義される。したがって、メモリ効果が組み込まれている数式モデルでは、現在の入力信号によって生じる歪みだけではなく、過去の入力信号によって生じる歪みの変化がモデル化される。そのため、メモリ効果が組み込まれている数式モデルでは、メモリ効果が組み込まれていない数式モデルよりも非線形歪みを低減することができるが、計算負荷が増大してしまう。

[0042] ここで、メモリ効果が組み込まれていない数式モデルの具体例について説明する。

[0043] [数1]

$$x[n] = \sum_{i=0}^{N-1} c_i r[n] |r[n]|^i \dots (1)$$

$x[n]$: predistorted signal
 $r[n]$: original input signal
 c_i : DPD coefficients
 N : polynomial order

[0044] 上式 (1) は、メモリ効果が組み込まれていない数式モデルで用いられる多項式の一例である。式 (1) が用いられる数式モデルは、メモリレス多項式モデル (Memoryless Polynomial Model) と呼ばれる。式 (1) では、現在の入力信号 $r[n]$ について、入力信号と指数化された入力信号とが掛け合

わされる。多項式次数 N 及び DPD 係数 c_i は、メモリレス多項式モデルのパラメータセットであり、実験的及び／又は経験的に予め決定することができ、例えば $RFIC3$ に含まれるメモリ（図示せず）に予め格納される。

[0045] 式（１）において、多項式次数 N が増加されれば、非線形歪みの低減が期待されるが、計算負荷の増大が懸念される。なお、式（１）では、メモリ効果が考慮されていないので、メモリレス多項式モデルにおける非線形歪みの低減には限界がある。

[0046] 次に、メモリ効果が組み込まれている数式モデルの具体例について説明する。

[0047] [数2]

$$x[n] = \sum_{i=0}^{N-1} \sum_{q=0}^Q c_{qi} r[n-q] |r[n-q]|^i \dots (2)$$

$x[n]$: predistorted signal

$r[n]$: original input signal

c_{qi} : DPD coefficients

Q : memory depth

N : polynomial order

[0048] 上式（２）は、メモリ効果が組み込まれている数式モデルで用いられる多項式の一例である。式（２）が用いられる数式モデルは、メモリ多項式モデル（MPM: Memory Polynomial Model）と呼ばれる。式（２）では、過去 Q ～現在 0 までの入力信号 $r[n-q]$ の各々について、入力信号と指数化された入力信号とが掛け合わされる。多項式次数 N 、メモリ深さ Q 及び DPD 係数 c_{qi} は、MPMのパラメータセットであり、実験的及び／又は経験的に予め決定することができ、例えば $RFIC3$ に含まれるメモリ（図示せず）に予め格納される。

[0049] 式（２）において、多項式次数 N 及びメモリ深さ Q が増加されれば、非線形歪みの低減が期待されるが、パラメータ数の増加、計算負荷の増大、及び、 DPD 係数 c_{qi} 決定時の収束性の低下が懸念される。

[0050] [数3]

$$\begin{aligned}
x[n] = & \sum_{i=0}^{N-1} \sum_{q=0}^Q c_{qi} r[n-q] |r[n-q]|^i \cdots (3-1) \\
& + \sum_{i=1}^{N_d} \sum_{m=1}^{M_d} \sum_{q=0}^{Q_d} d_{qmi} r[n-q] |r[n-q-m]|^i \cdots (3-2) \\
& + \sum_{i=1}^{N_e} \sum_{m=1}^{M_e} \sum_{q=0}^{Q_e} e_{qmi} r[n-q] |r[n-q+m]|^i \cdots (3-3) \cdots (3)
\end{aligned}$$

 $x[n]$: predistorted signal $r[n]$: original input signal c_{qi}, d_{qmi}, e_{qmi} : DPD coefficients Q : sync memory depth N : sync order Q_d : lag memory depth M_d : maximum lag N_d : lag order Q_e : lead memory depth M_e : maximum lead N_e : lead order

[0051] 上式（３）は、メモリ効果が組み込まれている数式モデルで用いられる多項式の別の一例である。式（３）が用いられる数式モデルは、一般化メモリ多項式モデル（GMP : Generalized Memory Polynomial Model）と呼ばれる。式（３）では、s y n c項（３－１）が、L a g項（３－２）、及び、L e a d項（３－３）と結合される。s y n c項（３－１）は、MPMのための式（２）の項と同一である。L a g項（３－２）では、入力信号と指数化された過去の入力信号とが掛け合わされる。L e a d項（３－３）では、入力信号と指数化された未来の入力信号とが掛け合わされる。各項の次数 N 、 N_d 及び N_e 、メモリ深さ Q 、並びに、DPD係数 c_{qi} 、 d_{qmi} 及び e_{qmi} は、GMPのパラメータセットであり、実験的及び／又は経験的に予め決定することができ、例えばRFIC3に含まれるメモリ（図示せず）に予め格納される。

[0052] 式(3)において、各項のメモリ深さ Q 、 Q_d 、 Q_e 及びクロス幅 M_d 、 M_e が増加されれば、非線形歪みの低減を期待することができるが、パラメータ数の増加、計算負荷の増加、並びに、DPD係数 c_{qi} 、 d_{qmi} 及び e_{qmi} 決定時の収束性の低下が懸念される。

[0053] メモリレス多項式モデル、MPM、GMPの順で、非線形歪みの低減効果が大きくなるが、パラメータ数が増加し、計算負荷（つまり消費電力）も大きくなる。つまり、GMPでは、MPM及びメモリレス多項式モデルよりも非線形歪み低減することができ、MPMでは、メモリレス多項式モデルよりも非線形歪み低減することができる。逆に、メモリレス多項式モデルでは、MPM及びGMPよりも計算負荷を低減することができ、MPMでは、GMPよりも計算負荷を低減することができる。さらに、メモリレス多項式モデルでは、MPM及びGMPよりもパラメータを格納するためのメモリ量を削減することができ、MPMでは、GMPよりもパラメータを格納するためのメモリ量を低減することができる。

[0054] なお、メモリ効果が組み込まれている数式モデルは、MPM及びGMPに限定されない。つまり、メモリ効果が組み込まれている数式モデルでは、上記式(2)及び(3)と異なる数式が用いられてもよい。また、メモリ効果が組み込まれていない数式モデルは、メモリレス多項式モデルに限定されない。つまり、メモリ効果が組み込まれている数式モデルでは、上記式(1)と異なる数式が用いられてもよい。

[0055] [1.3 トラッカ回路1の回路構成]

次に、トラッカ回路1の回路構成について、図2を参照しながら説明する。トラッカ回路1は、プリレギュレータ回路10と、スイッチトキャパシタ回路20と、出力スイッチ回路30と、第1フィルタ回路41及び第2フィルタ回路42と、スイッチS56及びS57と、デジタル制御回路60と、を備える。

[0056] プリレギュレータ回路10は、パワーインダクタを用いて、直流電源（図示せず）から供給される入力電圧を調整電圧に変換することができる。プリ

レギュレータ回路 10 は、パワーインダクタ及びスイッチを含む。パワーインダクタとは、直流（DC : Direct Current）電圧の昇圧及び／又は降圧に用いられるインダクタである。パワーインダクタは、直流経路に直列配置される。なお、パワーインダクタは、直流経路とグランドとの間に接続（つまり、直流経路に並列配置）されていてもよい。このようなプリレギュレータ回路 10 は、磁気レギュレータ又は DC / DC コンバータと呼ばれる場合もある。

[0057] スイッチトキャパシタ回路 20 は、複数のキャパシタ及び複数のスイッチを含み、プリレギュレータ回路 10 から供給される電圧から、複数の離散的な電圧レベルをそれぞれ有する複数の離散的電圧を生成することができる。スイッチトキャパシタ回路 20 は、スイッチトキャパシタ電圧バランサ（Switched-Capacitor Voltage Balancer）と呼ばれる場合もある。

[0058] 出力スイッチ回路 30 は、スイッチトキャパシタ回路 20 で生成された複数の離散的電圧の少なくとも 1 つを選択的に電力増幅器 2 に出力することができる。

[0059] 第 1 フィルタ回路 41 及び第 2 フィルタ回路 42 は、電力増幅器 2 に供給される複数の離散的電圧からノイズを減衰させることができる。第 1 フィルタ回路 41 及び第 2 フィルタ回路 42 は、パルス成形ネットワーク（pulse shaping network）又はトランジション成形フィルタ（transition shaping filter）と呼ばれる場合もある。なお、第 1 フィルタ回路 41 及び第 2 フィルタ回路 42 の一方はトラッカ回路 1 に含まれなくてもよい。逆に言えば、第 1 フィルタ回路 41 及び第 2 フィルタ回路 42 の一方のみがトラッカ回路 1 に含まれてもよい。

[0060] スイッチ S56 及び S57 は、それぞれ、第 1 スイッチ及び第 2 スイッチの一例であり、第 1 フィルタ回路 41 及び第 2 フィルタ回路 42 のオン／オフスイッチである。スイッチ S56 は、出力スイッチ回路 30 及び第 1 フィルタ回路 41 の間に接続される。スイッチ S57 は、出力スイッチ回路 30 及び第 2 フィルタ回路 42 の間に接続される。なお、スイッチ S56 及び S

５７の一方は、トラッカ回路１に含まなくてもよい。つまり、スイッチＳ５６及びＳ５７の一方のみが、トラッカ回路１に含まれてもよい。

[0061] デジタル制御回路６０は、ＲＦＩＣ３からのデジタル制御信号に基づいて、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、スイッチＳ５６及びＳ５７と、を制御することができる。

[0062] なお、トラッカ回路１は、プリレギュレータ回路１０とスイッチトキャパシタ回路２０と出力スイッチ回路３０と第１フィルタ回路４１及び第２フィルタ回路４２とスイッチＳ５６及びＳ５７とデジタル制御回路６０との一部を含まなくてもよい。例えば、トラッカ回路１は、プリレギュレータ回路１０を含まなくてもよい。また例えば、トラッカ回路１は、第１フィルタ回路４１及び第２フィルタ回路４２とスイッチＳ５６及びＳ５７とを含まなくてもよい。また、プリレギュレータ回路１０とスイッチトキャパシタ回路２０と出力スイッチ回路３０と第１フィルタ回路４１及び第２フィルタ回路４２とスイッチＳ５６及びＳ５７との任意の組み合わせは、単一の回路に統合されてもよい。また、トラッカ回路１は、プリレギュレータ回路１０とスイッチトキャパシタ回路２０との代わりに、特許文献２のように複数の電圧供給回路を含んでもよい。この場合、出力スイッチ回路３０は、複数の電圧供給回路の少なくとも１つを選択するよう構成されてもよい。

[0063] 次に、トラッカ回路１に含まれる各回路の回路構成について、図３を参照しながら説明する。図３は、本実施の形態に係るトラッカ回路１の回路構成図である。

[0064] なお、図３は、例示的な回路構成であり、トラッカ回路１は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路１の説明は、限定的に解釈されるべきではない。

[0065] [１．３．１ スイッチトキャパシタ回路２０の回路構成]

まず、図３を参照しながら、スイッチトキャパシタ回路２０の回路構成に

ついて説明する。スイッチトキャパシタ回路20は、図3に示すように、キャパシタC11～C16と、キャパシタC10、C20、C30及びC40と、スイッチS11～S14、S21～S24、S31～S34、及びS41～S44と、を備える。エネルギー及び電荷は、ノードN1～N4でプリレギュレータ回路10からスイッチトキャパシタ回路20に入力され、ノードN1～N4でスイッチトキャパシタ回路20から出力スイッチ回路30に引き出される。

[0066] キャパシタC11～C16の各々は、フライングキャパシタ（トランスファキャパシタと呼ばれる場合もある）として機能する。つまり、キャパシタC11～C16の各々は、プリレギュレータ回路10から供給された調整電圧を昇圧又は降圧するために用いられる。より具体的には、キャパシタC11～C16は、4つのノードN1～N4において $V1 : V2 : V3 : V4 = 1 : 2 : 3 : 4$ を満たす電圧 $V1 \sim V4$ （グラウンド電位に対する電圧）が維持されるように、キャパシタC11～C16とノードN1～N4との間で電荷を移動させる。この電圧 $V1 \sim V4$ が複数の離散的な電圧レベルをそれぞれ有する複数の離散的電圧に相当する。

[0067] キャパシタC11は、2つの電極を有する。キャパシタC11の2つの電極の一方は、スイッチS11の一端及びスイッチS12の一端に接続される。キャパシタC11の2つの電極の他方は、スイッチS21の一端及びスイッチS22の一端に接続される。

[0068] キャパシタC12は、2つの電極を有する。キャパシタC12の2つの電極の一方は、スイッチS21の一端及びスイッチS22の一端に接続される。キャパシタC12の2つの電極の他方は、スイッチS31の一端及びスイッチS32の一端に接続される。

[0069] キャパシタC13は、2つの電極を有する。キャパシタC13の2つの電極の一方は、スイッチS31の一端及びスイッチS32の一端に接続される。キャパシタC13の2つの電極の他方は、スイッチS41の一端及びスイッチS42の一端に接続される。

- [0070] キャパシタC 1 4 は、2つの電極を有する。キャパシタC 1 4 の2つの電極の一方は、スイッチS 1 3 の一端及びスイッチS 1 4 の一端に接続される。キャパシタC 1 4 の2つの電極の他方は、スイッチS 2 3 の一端及びスイッチS 2 4 の一端に接続される。
- [0071] キャパシタC 1 5 は、2つの電極を有する。キャパシタC 1 5 の2つの電極の一方は、スイッチS 2 3 の一端及びスイッチS 2 4 の一端に接続される。キャパシタC 1 5 の2つの電極の他方は、スイッチS 3 3 の一端及びスイッチS 3 4 の一端に接続される。
- [0072] キャパシタC 1 6 は、2つの電極を有する。キャパシタC 1 6 の2つの電極の一方は、スイッチS 3 3 の一端及びスイッチS 3 4 の一端に接続される。キャパシタC 1 6 の2つの電極の他方は、スイッチS 4 3 の一端及びスイッチS 4 4 の一端に接続される。
- [0073] キャパシタC 1 1 及びC 1 4 のセットと、キャパシタC 1 2 及びC 1 5 のセットと、キャパシタC 1 3 及びC 1 6 のセットとの各々は、第1フェーズ及び第2フェーズが繰り返されることで相補的に充電及び放電を行うことができる。
- [0074] 具体的には、第1フェーズでは、スイッチS 1 2、S 1 3、S 2 2、S 2 3、S 3 2、S 3 3、S 4 2 及びS 4 3 がオンにされる。これにより、例えば、キャパシタC 1 2 の2つの電極の一方はノードN 3 に接続され、キャパシタC 1 2 の2つの電極の他方及びキャパシタC 1 5 の2つの電極の一方はノードN 2 に接続され、キャパシタC 1 5 の2つの電極の他方はノードN 1 に接続される。
- [0075] 一方、第2フェーズでは、スイッチS 1 1、S 1 4、S 2 1、S 2 4、S 3 1、S 3 4、S 4 1 及びS 4 4 がオンにされる。これにより、例えば、キャパシタC 1 5 の2つの電極の一方はノードN 3 に接続され、キャパシタC 1 5 の2つの電極の他方及びキャパシタC 1 2 の2つの電極の一方はノードN 2 に接続され、キャパシタC 1 2 の2つの電極の他方は、ノードN 1 に接続される。

- [0076] このような第1フェーズ及び第2フェーズが繰り返されることにより、例えばキャパシタC12及びC15の一方がノードN2から充電されているときに、キャパシタC12及びC15の他方がキャパシタC30に放電することができる。つまり、キャパシタC12及びC15は、相補的に充電及び放電を行うことができる。
- [0077] キャパシタC11及びC14のセットとキャパシタC13及びC16のセットとの各々も、第1フェーズ及び第2フェーズが繰り返されることで、キャパシタC12及びC15のセットと同様に、相補的に充電及び放電を行うことができる。
- [0078] キャパシタC10、C20、C30及びC40の各々は、平滑キャパシタとして機能する。つまり、キャパシタC10、C20、C30及びC40の各々は、ノードN1～N4における電圧V1～V4の保持及び平滑化に用いられる。
- [0079] キャパシタC10は、ノードN1及びグラウンドの間に接続される。具体的には、キャパシタC10の2つの電極の一方は、ノードN1に接続される。一方、キャパシタC10の2つの電極の他方は、グラウンドに接続される。
- [0080] キャパシタC20は、ノードN2及びN1の間に接続される。具体的には、キャパシタC20の2つの電極の一方は、ノードN2に接続される。一方、キャパシタC20の2つの電極の他方は、ノードN1に接続される。
- [0081] キャパシタC30は、ノードN3及びN2の間に接続される。具体的には、キャパシタC30の2つの電極の一方は、ノードN3に接続される。一方、キャパシタC30の2つの電極の他方は、ノードN2に接続される。
- [0082] キャパシタC40は、ノードN4及びN3の間に接続される。具体的には、キャパシタC40の2つの電極の一方は、ノードN4に接続される。一方、キャパシタC40の2つの電極の他方は、ノードN3に接続される。
- [0083] スイッチS11は、キャパシタC11の2つの電極の一方とノードN3との間に接続される。具体的には、スイッチS11の一端は、キャパシタC11の2つの電極の一方に接続される。一方、スイッチS11の他端は、ノードN3に接続される。

ドN 3に接続される。

[0084] スイッチS 1 2は、キャパシタC 1 1の2つの電極の一方とノードN 4との間に接続される。具体的には、スイッチS 1 2の一端は、キャパシタC 1 1の2つの電極の一方に接続される。一方、スイッチS 1 2の他端は、ノードN 4に接続される。

[0085] スイッチS 2 1は、キャパシタC 1 2の2つの電極の一方とノードN 2との間に接続される。具体的には、スイッチS 2 1の一端は、キャパシタC 1 2の2つの電極の一方及びキャパシタC 1 1の2つの電極の他方に接続される。一方、スイッチS 2 1の他端は、ノードN 2に接続される。

[0086] スイッチS 2 2は、キャパシタC 1 2の2つの電極の一方とノードN 3との間に接続される。具体的には、スイッチS 2 2の一端は、キャパシタC 1 2の2つの電極の一方及びキャパシタC 1 1の2つの電極の他方に接続される。一方、スイッチS 2 2の他端は、ノードN 3に接続される。

[0087] スイッチS 3 1は、キャパシタC 1 2の2つの電極の他方とノードN 1との間に接続される。具体的には、スイッチS 3 1の一端は、キャパシタC 1 2の2つの電極の他方及びキャパシタC 1 3の2つの電極の一方に接続される。一方、スイッチS 3 1の他端は、ノードN 1に接続される。

[0088] スイッチS 3 2は、キャパシタC 1 2の2つの電極の他方とノードN 2との間に接続される。具体的には、スイッチS 3 2の一端は、キャパシタC 1 2の2つの電極の他方及びキャパシタC 1 3の2つの電極の一方に接続される。一方、スイッチS 3 2の他端は、ノードN 2に接続される。つまり、スイッチS 3 2の他端は、スイッチS 2 1の他端に接続される。

[0089] スイッチS 4 1は、キャパシタC 1 3の2つの電極の他方とグラウンドとの間に接続される。具体的には、スイッチS 4 1の一端は、キャパシタC 1 3の2つの電極の他方に接続される。一方、スイッチS 4 1の他端は、グラウンドに接続される。

[0090] スイッチS 4 2は、キャパシタC 1 3の2つの電極の他方とノードN 1との間に接続される。具体的には、スイッチS 4 2の一端は、キャパシタC 1

3の2つの電極の他方に接続される。一方、スイッチS42の他端は、ノードN1に接続される。つまり、スイッチS42の他端は、スイッチS31の他端に接続される。

[0091] スイッチS13は、キャパシタC14の2つの電極の一方とノードN3との間に接続される。具体的には、スイッチS13の一端は、キャパシタC14の2つの電極の一方に接続される。一方、スイッチS13の他端は、ノードN3に接続される。つまり、スイッチS13の他端は、スイッチS11の他端及びスイッチS22の他端に接続される。

[0092] スイッチS14は、キャパシタC14の2つの電極の一方とノードN4との間に接続される。具体的には、スイッチS14の一端は、キャパシタC14の2つの電極の一方に接続される。一方、スイッチS14の他端は、ノードN4に接続される。つまり、スイッチS14の他端は、スイッチS12の他端に接続される。

[0093] スイッチS23は、キャパシタC15の2つの電極の一方とノードN2との間に接続される。具体的には、スイッチS23の一端は、キャパシタC15の2つの電極の一方及びキャパシタC14の2つの電極の他方に接続される。一方、スイッチS23の他端は、ノードN2に接続される。つまり、スイッチS23の他端は、スイッチS21の他端及びスイッチS32の他端に接続される。

[0094] スイッチS24は、キャパシタC15の2つの電極の一方とノードN3との間に接続される。具体的には、スイッチS24の一端は、キャパシタC15の2つの電極の一方及びキャパシタC14の2つの電極の他方に接続される。一方、スイッチS24の他端は、ノードN3に接続される。つまり、スイッチS24の他端は、スイッチS11の他端、スイッチS22の他端及びスイッチS13の他端に接続される。

[0095] スイッチS33は、キャパシタC15の2つの電極の他方とノードN1との間に接続される。具体的には、スイッチS33の一端は、キャパシタC15の2つの電極の他方及びキャパシタC16の2つの電極の一方に接続され

る。一方、スイッチS 3 3の他端は、ノードN 1に接続される。つまり、スイッチS 3 3の他端は、スイッチS 3 1の他端及びスイッチS 4 2の他端に接続される。

[0096] スイッチS 3 4は、キャパシタC 1 5の2つの電極の他方とノードN 2との間に接続される。具体的には、スイッチS 3 4の一端は、キャパシタC 1 5の2つの電極の他方及びキャパシタC 1 6の2つの電極の一方に接続される。一方、スイッチS 3 4の他端は、ノードN 2に接続される。つまり、スイッチS 3 4の他端は、スイッチS 2 1の他端、スイッチS 3 2の他端及びスイッチS 2 3の他端に接続される。

[0097] スイッチS 4 3は、キャパシタC 1 6の2つの電極の他方とグラウンドとの間に接続される。具体的には、スイッチS 4 3の一端は、キャパシタC 1 6の2つの電極の他方に接続される。一方、スイッチS 4 3の他端は、グラウンドに接続される。

[0098] スイッチS 4 4は、キャパシタC 1 6の2つの電極の他方とノードN 1との間に接続される。具体的には、スイッチS 4 4の一端は、キャパシタC 1 6の2つの電極の他方に接続される。一方、スイッチS 4 4の他端は、ノードN 1に接続される。つまり、スイッチS 4 4の他端は、スイッチS 3 1の他端、スイッチS 4 2の他端及びスイッチS 3 3の他端に接続される。

[0099] スイッチS 1 2、S 1 3、S 2 2、S 2 3、S 3 2、S 3 3、S 4 2及びS 4 3を含む第1セットのスイッチと、スイッチS 1 1、S 1 4、S 2 1、S 2 4、S 3 1、S 3 4、S 4 1及びS 4 4を含む第2セットのスイッチとは、制御信号S 2に基づいて相補的にオン及びオフが切り替えられる。具体的には、第1フェーズでは、第1セットのスイッチがオンにされ、第2セットのスイッチがオフにされる。逆に、第2フェーズでは、第1セットのスイッチがオフにされ、第2セットのスイッチがオンにされる。

[0100] 例えば、第1フェーズ及び第2フェーズの一方において、キャパシタC 1 1～C 1 3からキャパシタC 1 0～C 4 0への充電が実行され、第1フェーズ及び第2フェーズに他方において、キャパシタC 1 4～C 1 6からキャパ

シタC10～C40への充電が実行される。つまり、キャパシタC10～C40には、キャパシタC11～C13又はキャパシタC14～C16から常に充電されるので、ノードN1～N4から出力スイッチ回路30へ高速で電流が流れても、ノードN1～N4には高速で電荷が補充されるので、ノードN1～N4の電位変動を抑制できる。

[0101] このように動作することで、スイッチトキャパシタ回路20は、キャパシタC10、C20、C30及びC40のそれぞれの両端でほぼ等しい電圧を維持することができる。具体的には、V1～V4のラベルが付された4つのノードにおいて、 $V1 : V2 : V3 : V4 = 1 : 2 : 3 : 4$ を満たす電圧V1～V4（グラウンド電位に対する電圧）が維持される。電圧V1～V4の電圧レベルは、スイッチトキャパシタ回路20によって出力スイッチ回路30に供給可能な複数の離散的な電圧レベルに対応する。

[0102] なお、電圧比（V1：V2：V3：V4）は、（1：2：3：4）に限定されない。例えば、電圧比（V1：V2：V3：V4）は、（1：2：4：8）であってもよい。

[0103] また、図3に示したスイッチトキャパシタ回路20の構成は、一例であり、これに限定されない。図3において、スイッチトキャパシタ回路20は、4つの離散的電圧を供給可能に構成されていたが、離散的電圧の数はこれに限定されない。スイッチトキャパシタ回路20は、2以上の任意の数の離散的電圧を供給可能に構成されてもよい。例えば、2つの離散的電圧を供給する場合、スイッチトキャパシタ回路20は、少なくとも、キャパシタC12及びC15と、スイッチS21～S24及びS31～S34と、を備えればよい。

[0104] [1. 3. 2 出力スイッチ回路30の回路構成]

次に、図3を参照しながら、出力スイッチ回路30の回路構成について説明する。出力スイッチ回路30は、図3に示すように、入力端子131～134と、スイッチS51～S54と、出力端子130と、を備える。

[0105] 出力端子130は、第1フィルタ回路41及び第2フィルタ回路42に接

続される。出力端子 130 は、第 1 フィルタ回路 41 及び／又は第 2 フィルタ回路 42 を介して電力増幅器 2 に、電圧 V1～V4 の中から選択された電源電圧を供給するための端子である。

[0106] 入力端子 131～134 は、スイッチトキャパシタ回路 20 のノード N4～N1 にそれぞれ接続される。入力端子 131～134 は、スイッチトキャパシタ回路 20 から電圧 V4～V1 を受けるための端子である。

[0107] スイッチ S51 は、入力端子 131 と出力端子 130 との間に接続される。具体的には、スイッチ S51 は、入力端子 131 に接続された端子と、出力端子 130 に接続された端子と、を有する。この接続構成において、スイッチ S51 は、制御信号 S3 によってオン／オフが切り替えられることで、入力端子 131 と出力端子 130 との接続及び非接続を切り替えることができる。

[0108] スイッチ S52 は、入力端子 132 と出力端子 130 との間に接続される。具体的には、スイッチ S52 は、入力端子 132 に接続された端子と、出力端子 130 に接続された端子と、を有する。この接続構成において、スイッチ S52 は、制御信号 S3 によってオン／オフが切り替えられることで、入力端子 132 と出力端子 130 との接続及び非接続を切り替えることができる。

[0109] スイッチ S53 は、入力端子 133 と出力端子 130 との間に接続される。具体的には、スイッチ S53 は、入力端子 133 に接続された端子と、出力端子 130 に接続された端子と、を有する。この接続構成において、スイッチ S53 は、制御信号 S3 によってオン／オフが切り替えられることで、入力端子 133 と出力端子 130 との接続及び非接続を切り替えることができる。

[0110] スイッチ S54 は、入力端子 134 と出力端子 130 との間に接続される。具体的には、スイッチ S54 は、入力端子 134 に接続された端子と、出力端子 130 に接続された端子と、を有する。この接続構成において、スイッチ S54 は、制御信号 S3 によってオン／オフが切り替えられることで、

入力端子 134 と出力端子 130 との接続及び非接続を切り替えることができる。

[0111] これらのスイッチ S51～S54 は排他的にオンになるように制御される。つまり、スイッチ S51～S54 のいずれかのみがオンにされ、スイッチ S51～S54 の残りがオフにされる。これにより、出力スイッチ回路 30 は、電圧 V1～V4 の中から選択された 1 つの電圧を出力することができる。

[0112] なお、図 3 に示した出力スイッチ回路 30 の構成は、一例であり、これに限定されない。特にスイッチ S51～S54 は、4 つの入力端子 131～134 の少なくとも 1 つを選択的に出力端子 130 に接続できればよく、どのような構成であってもよい。例えば、出力スイッチ回路 30 は、さらに、スイッチ S51～S53 とスイッチ S54 及び出力端子 130 との間に接続されたスイッチを備えてもよい。また例えば、出力スイッチ回路 30 は、さらに、スイッチ S51 及び S52 とスイッチ S53 及び S54 並びに出力端子 130 との間に接続されたスイッチを備えてもよい。

[0113] なお、スイッチトキャパシタ回路 20 から 2 つの離散的な電圧レベルの電圧が供給される場合、出力スイッチ回路 30 は、スイッチ S51～S54 のうちの少なくとも 2 つを備えればよい。

[0114] [1. 3. 3 プリレギュレータ回路 10 の回路構成]

次に、図 3 を参照しながら、プリレギュレータ回路 10 の構成について説明する。図 3 に示すように、プリレギュレータ回路 10 は、入力端子 110 と、出力端子 111～114 と、スイッチ S61～S63、S71 及び S72 と、パワーインダクタ L71 と、キャパシタ C61～C64 と、を備える。

[0115] 入力端子 110 は、直流電圧の入力端子である。つまり、入力端子 110 は、直流電源 50 から入力電圧を受けるための端子である。

[0116] 出力端子 111 は、電圧 V4 の出力端子である。つまり、出力端子 111 は、スイッチトキャパシタ回路 20 に電圧 V4 を供給するための端子である。

。出力端子 1 1 1 は、スイッチトキャパシタ回路 2 0 のノード N 4 に接続される。

[0117] 出力端子 1 1 2 は、電圧 V 3 の出力端子である。つまり、出力端子 1 1 2 は、スイッチトキャパシタ回路 2 0 に電圧 V 3 を供給するための端子である。出力端子 1 1 2 は、スイッチトキャパシタ回路 2 0 のノード N 3 に接続される。

[0118] 出力端子 1 1 3 は、電圧 V 2 の出力端子である。つまり、出力端子 1 1 3 は、スイッチトキャパシタ回路 2 0 に電圧 V 2 を供給するための端子である。出力端子 1 1 3 は、スイッチトキャパシタ回路 2 0 のノード N 2 に接続される。

[0119] 出力端子 1 1 4 は、電圧 V 1 の出力端子である。つまり、出力端子 1 1 4 は、スイッチトキャパシタ回路 2 0 に電圧 V 1 を供給するための端子である。出力端子 1 1 4 は、スイッチトキャパシタ回路 2 0 のノード N 1 に接続される。

[0120] スイッチ S 7 1 は、入力端子 1 1 0 とパワーインダクタ L 7 1 の一端との間に接続される。具体的には、スイッチ S 7 1 は、入力端子 1 1 0 に接続される端子と、パワーインダクタ L 7 1 の一端に接続される端子と、を有する。この接続構成において、スイッチ S 7 1 は、制御信号 S 1 に基づいて開閉を切り替えることで、入力端子 1 1 0 とパワーインダクタ L 7 1 の一端との間の接続及び非接続を切り替えることができる。

[0121] スイッチ S 7 2 は、パワーインダクタ L 7 1 の一端とグラウンドとの間に接続される。具体的には、スイッチ S 7 2 は、パワーインダクタ L 7 1 の一端に接続される端子と、グラウンドに接続される端子と、を有する。この接続構成において、スイッチ S 7 2 は、制御信号 S 1 に基づいて開閉を切り替えることで、パワーインダクタ L 7 1 の一端とグラウンドとの間の接続及び非接続を切り替えることができる。

[0122] スイッチ S 6 1 は、パワーインダクタ L 7 1 の他端と出力端子 1 1 1 との間に接続される。具体的には、スイッチ S 6 1 は、パワーインダクタ L 7 1

の他端に接続された端子と、出力端子１１１に接続された端子と、を有する。この接続構成において、スイッチＳ６１は、制御信号Ｓ１に基づいて開閉を切り替えることで、パワーインダクタＬ７１の他端と出力端子１１１との間の接続及び非接続を切り替えることができる。

[0123] スイッチＳ６２は、パワーインダクタＬ７１の他端と出力端子１１２との間に接続される。具体的には、スイッチＳ６２は、パワーインダクタＬ７１の他端に接続された端子と、出力端子１１２に接続された端子と、を有する。この接続構成において、スイッチＳ６２は、制御信号Ｓ１に基づいて開閉を切り替えることで、パワーインダクタＬ７１の他端と出力端子１１２との間の接続及び非接続を切り替えることができる。

[0124] スイッチＳ６３は、パワーインダクタＬ７１の他端と出力端子１１３との間に接続される。具体的には、スイッチＳ６３は、パワーインダクタＬ７１の他端に接続された端子と、出力端子１１３に接続された端子と、を有する。この接続構成において、スイッチＳ６３は、制御信号Ｓ１に基づいて開閉を切り替えることで、パワーインダクタＬ７１の他端と出力端子１１３との間の接続及び非接続を切り替えることができる。

[0125] キャパシタＣ６１の２つの電極の一方は、スイッチＳ６１と出力端子１１１とに接続される。キャパシタＣ６１の２つの電極の他方は、スイッチＳ６２と出力端子１１２とキャパシタＣ６２の２つの電極の一方とに接続される。

[0126] キャパシタＣ６２の２つの電極の一方は、スイッチＳ６２と出力端子１１２とキャパシタＣ６１の２つの電極の他方とに接続される。キャパシタＣ６２の２つの電極の他方は、スイッチＳ６３と出力端子１１３とキャパシタＣ６３の２つの電極の一方とを接続する経路に接続される。

[0127] キャパシタＣ６３の２つの電極の一方は、スイッチＳ６３と出力端子１１３とキャパシタＣ６２の２つの電極の他方とに接続される。キャパシタＣ６３の２つの電極の他方は、出力端子１１４とキャパシタＣ６４の２つの電極の一方とに接続される。

[0128] キャパシタC 6 4 の2つの電極の一方は、出力端子1 1 4 とキャパシタC 6 3 の2つの電極の他方とに接続される。キャパシタC 6 4 の2つの電極の他方は、グラウンドに接続される。

[0129] スイッチS 6 1 ～S 6 3 は、排他的にオンになるように制御される。つまり、スイッチS 6 1 ～S 6 3 のいずれかのみがオンにされ、スイッチS 6 1 ～S 6 3 の残りがオフにされる。スイッチS 6 1 ～S 6 3 のいずれかのみをオンとすることにより、プリレギュレータ回路1 0 は、スイッチトキャパシタ回路2 0 に供給する電圧を電圧V 2 ～V 4 の電圧レベルで変化させることが可能となる。

[0130] このように構成されたプリレギュレータ回路1 0 は、出力端子1 1 1 ～1 1 4 の少なくとも1つを介してスイッチトキャパシタ回路2 0 に電荷を供給することができる。

[0131] なお、入力電圧が1つの調整電圧に変換されればよい場合、プリレギュレータ回路1 0 は、少なくとも、スイッチS 7 1 及びS 7 2 と、パワーインダクタL 7 1 と、を備えればよい。

[0132] [1. 3. 4 第1フィルタ回路4 1 及び第2フィルタ回路4 2 の回路構成]

次に、図3を参照しながら、本実施の形態に係る第1フィルタ回路4 1 及び第2フィルタ回路4 2 の回路構成について説明する。

[0133] 第1フィルタ回路4 1 は、出力スイッチ回路3 0 及び電力増幅器2の間を結ぶ経路4 4（第1経路の一例）に切り替え可能に接続される。具体的には、第1フィルタ回路4 1 は、スイッチS 5 6 を介して、出力スイッチ回路3 0 及び電力増幅器2の間に接続される。第1フィルタ回路4 1 は、インダクタL 5 1 及びキャパシタC 5 1 の並列回路（LC並列回路）を含む。インダクタL 5 1 及びキャパシタC 5 1 の並列回路の一端は、スイッチS 5 6 を介して出力スイッチ回路3 0 に接続され、インダクタL 5 1 及びキャパシタC 5 1 の並列回路の他端は、電力増幅器2に接続される。なお、第1フィルタ回路4 1 は、LC並列回路に限定されない。

- [0134] 第2フィルタ回路42は、経路44に切り替え可能に接続される。具体的には、第2フィルタ回路42は、スイッチS57を介して、出力スイッチ回路30及び電力増幅器2の間に、第1フィルタ回路41と並列に接続される。第2フィルタ回路42は、インダクタL52及びキャパシタC52の並列回路を含む。インダクタL52及びキャパシタC52の並列回路の一端は、スイッチS57を介して出力スイッチ回路30に接続され、インダクタL52及びキャパシタC52の並列回路の他端は、電力増幅器2に接続される。なお、第2フィルタ回路42は、LC並列回路に限定されない。
- [0135] このように接続された第1フィルタ回路41及び第2フィルタ回路42は、スイッチS56及びS57によってオン／オフが切り替えられる。これにより、第1フィルタ回路41及び第2フィルタ回路42は、経路44において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第1フィルタ回路41及び第2フィルタ回路42は、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。
- [0136] 本実施の形態に係る第1フィルタ回路41及び第2フィルタ回路42は、スイッチS56及びS57の開閉制御によって、以下の(i)～(iii)に示す3種類の帯域除去フィルタを実現することができる。
- [0137] (i) スイッチS56が閉じられ、かつ、スイッチS57が開かれることで、第1フィルタ回路41が経路44に接続され、第2フィルタ回路42が経路44に接続されない。これにより、経路44において、第1フィルタ回路41が帯域除去フィルタとして機能し、第2フィルタ回路42が帯域除去フィルタとして機能しない。
- [0138] (ii) スイッチS56が閉じられ、かつ、スイッチS57が閉じられることで、第1フィルタ回路41及び第2フィルタ回路42が経路44に接続される。これにより、経路44において、第1フィルタ回路41及び第2フィルタ回路42が、帯域除去フィルタとして機能する。
- [0139] (iii) スイッチS56が開かれ、かつ、スイッチS57が閉じられること

で、第2フィルタ回路42が経路44に接続され、第1フィルタ回路41が経路44に接続されない。これにより、経路44において、第2フィルタ回路42が帯域除去フィルタとして機能し、第1フィルタ回路41が帯域除去フィルタとして機能しない。

[0140] このようなスイッチS56及びS57の開閉は、例えば、高周波信号のチャネル帯域幅（つまり変調帯域幅）に基づいて制御することができる。また、電力増幅器2が複数の周波数バンドの高周波信号を増幅可能である場合には、スイッチS56及びS57の開閉は、例えば、高周波信号の周波数バンドに基づいて制御されてもよい。また、スイッチS56及びS57の開閉は、高周波信号のチャネル帯域幅及び周波数バンドの組み合わせに基づいて制御されてもよい。なお、スイッチS56及びS57の開閉の制御は上記に限定されない。

[0141] なお、スイッチS56は、トラッカ回路1に含まなくてもよい。この場合、第1フィルタ回路41及び第2フィルタ回路42は、上記(iii)の帯域除去フィルタを実現できないが、上記(i)及び(ii)の2種類の帯域除去フィルタを実現することができる。

[0142] 本発明者らは、このような電力増幅システム7において、経路44に接続されるフィルタ回路によって電力増幅器2の線形性が変化することを発見した。そこで、本実施の形態では、DPD回路71は、上記(i)～(iii)に応じて、DPDのための数式モデル及び／又はそのパラメータセットを切り替える。具体的には、DPD回路71は、上記(i)～(iii)において、以下の数式モデル及び／又はそのパラメータセットを用いて、予め歪められた信号を計算することができる。

[0143] (i) DPD回路71は、第1数式モデルに第1パラメータセットを用いて、予め歪められた信号を計算する。

[0144] (ii) DPD回路71は、第2数式モデルに第2パラメータセットを用いて、予め歪められた信号を計算する。

[0145] (iii) DPD回路71は、第3数式モデルに第3パラメータセットを用い

て、予め歪められた信号を計算する。

[0146] 以上をまとめると、第1フィルタ回路41及び第2フィルタ回路42のオン／オフ状態とDPDのための数式モデルに用いられるパラメータセットとの関係は、以下の表1のようになる。

[0147] [表1]

	第1フィルタ回路	第2フィルタ回路	DPD
(i)	ON	OFF	第1数式モデル 第1パラメータセット
(ii)	ON	ON	第2数式モデル 第2パラメータセット
(iii)	OFF	ON	第3数式モデル 第3パラメータセット

[0148] なお、上記において、第1数式モデル、第2数式モデル及び第3数式モデルは、互いに異なってよく、任意の組み合わせで同じであってもよい。例えば、第1数式モデル、第2数式モデル及び第3数式モデルの任意の2つは、同じ数式モデルであってもよく、残りの1つと異なる数式モデルであってもよい。また例えば、第1数式モデル、第2数式モデル及び第3数式モデルは、すべて同じ数式モデルであってもよい。また例えば、第1数式モデル、第2数式モデル及び第3数式モデルは、互いに異なる数式モデルであってもよい。また、第1数式モデル、第2数式モデル及び第3数式モデルとしては、互いに独立に、メモリレス多項式モデル、MPM、GMP及び他の数式モデルのいずれが用いられてもよい。

[0149] また、第1パラメータセット～第3パラメータセットは、少なくとも部分的に互いに異なる。つまり、第1パラメータセット～第3パラメータセットの少なくとも1つは、残りのパラメータセットに含まれないパラメータ、又は、残りのパラメータセットと異なる値を有するパラメータを含む。なお、各パラメータセットには、少なくとも1つのパラメータが含まれればよく、必ずしも複数のパラメータが含まれなくてもよい。

[0150] [1. 3. 5 デジタル制御回路60の回路構成]

次に、デジタル制御回路 60 の回路構成について説明する。デジタル制御回路 60 は、図 3 に示すように、第 1 コントローラ 61 と、第 2 コントローラ 62 と、を備える。

[0151] 第 1 コントローラ 61 は、R F I C 3 から供給されるクロック信号 (C L K) に基づいてシリアルデータ信号 (D A T A) を処理して制御信号 S 1 ~ S 4 を生成することができる。ここで、シリアルデータ信号とは、1 つの信号線又は回線で 1 ビットずつ伝送されるデータ信号を意味する。

[0152] 制御信号 S 1 は、プリレギュレータ回路 10 に含まれるスイッチ S 6 1 ~ S 6 3、S 7 1 及び S 7 2 の開閉を制御するための信号である。制御信号 S 2 は、スイッチトキャパシタ回路 20 に含まれるスイッチ S 1 1 ~ S 1 4、S 2 1 ~ S 2 4、S 3 1 ~ S 3 4 及び S 4 1 ~ S 4 4 の開閉を制御するための信号である。制御信号 S 3 は、電力増幅器 2 に A P T モードが適用される場合に、出力スイッチ回路 30 に含まれるスイッチ S 5 1 ~ S 5 4 の開閉を制御するための信号である。制御信号 S 4 は、第 1 フィルタ回路 4 1 及び第 2 フィルタ回路 4 2 のためのスイッチ S 5 6 及び S 5 7 の開閉を制御するための信号である。

[0153] 第 1 コントローラ 61 でシリアルデータ信号を処理するためのクロック信号には、シリアルデータ信号と別の信号線が用いられているが、これに限定されない。例えば、クロック信号は、シリアルデータ信号と同じ信号線で伝送されてもよい。

[0154] また、本実施の形態では、プリレギュレータ回路 10、スイッチトキャパシタ回路 20、出力スイッチ回路 30、並びに、スイッチ S 5 6 及び S 5 7 の制御のために 1 つのシリアルデータ信号が用いられているが、複数のシリアルデータ信号が用いられてもよい。

[0155] 第 2 コントローラ 62 は、R F I C 3 から供給されるデジタル制御論理 (D C L : Digital Control Logic/Line) 信号 (D C L 1、D C L 2) を処理して制御信号 S 5 を生成することができる。D C L 信号は、パラレルデータ信号の一例である。ここで、パラレルデータ信号とは、複数の信号線又は回

線で同時に並列的に伝送されるデータ信号を意味する。

[0156] DCL信号(DCL1、DCL2)は、電力増幅器2にD-E Tモードが適用される場合に、RFIC3によって、高周波信号のエンベロープ信号に基づいて生成される。したがって、制御信号S5は、電力増幅器2にD-E Tモードが適用される場合に、出力スイッチ回路30に含まれるスイッチS51～S54の開閉を制御するための信号である。

[0157] DCL信号(DCL1、DCL2)の各々は、1ビット信号である。電圧V1～V4の各々は、2つの1ビット信号の組み合わせによって表される。例えば、V1、V2、V3及びV4は、「00」、「01」、「10」及び「11」によってそれぞれ表される。電圧レベルの表現には、グレイコード(Gray code)が用いられてもよい。

[0158] なお、本実施の形態では、D-E Tモードにおいて出力スイッチ回路30の制御に2つのDCL信号が用いられているが、DCL信号の数は、これに限定されない。例えば、出力スイッチ回路30の各々が選択可能な電圧レベルの数に応じて1つ又は3以上の任意の数のDCL信号が用いられてもよい。また、出力スイッチ回路30の制御に用いられるデジタル制御信号は、DCL信号に限定されない。

[0159] [1.4 DPD方法]

次に、本実施の形態に係るDPD方法について図4を参照しながら説明する。図4は、本実施の形態に係るDPD方法を示すフローチャートである。

[0160] まず、RFIC3は、第1フィルタ回路41及び第2フィルタ回路42とスイッチS56及びS57によって実現される可変フィルタ回路の減衰帯域に基づいて、DPDのための数式モデル及びそれに用いるパラメータセットを決定する(S10)。例えば、表1の(i)のように、第1フィルタ回路41によって減衰帯域が形成される場合に、第1数式モデル及び第1パラメータセットが決定される。また例えば、表1の(ii)のように、第1フィルタ回路41及び第2フィルタ回路42によって減衰帯域が形成される場合に、第2数式モデル及び第2パラメータセットが決定される。また例えば、表1の

(iii) のように、第2フィルタ回路42によって減衰帯域が形成される場合に、第3数式モデル及び第3パラメータセットが決定される。

[0161] より具体的には、可変フィルタ回路の減衰帯域が閾値帯域よりも広い場合に、第1パラメータセットを決定し、可変フィルタ回路の減衰帯域が閾値帯域よりも広くない場合に、第1パラメータセットよりもパラメータ数が少ない第2パラメータセットを決定してもよい。なお、閾値帯域は、実験的及び／又は経験的に予め決定することができる。

[0162] なお、第1フィルタ回路41及び第2フィルタ回路42とスイッチS56及びS57によって実現される可変フィルタ回路の減衰帯域は、出力スイッチ回路30の出力端子130からトラック回路1の電力増幅器2に接続される出力端子までの減衰特性を計測することで特定される。減衰特性の計測には、ネットワークアナライザが用いられる。また、トラック回路1の電力増幅器2に接続される出力端子における出力電圧の周波数特性をスペクトラムアナライザ又はオシロスコープで計測することで減衰帯域を計測することもできる。

[0163] RFIC3は、決定されたパラメータセットを決定された数式モデルに用いて、電力増幅器2の入力信号を予め歪ませる(S20)。例えば、DPD回路71は、決定されたパラメータセット(例えば、多項式次数N、メモリ深さQ及びDPD係数 $c_{q,i}$)を数式モデル(例えば式(2))に用いて、予め歪ませられたデジタルIQ信号を計算し、計算された予め歪ませられたデジタルIQ信号を予め歪まされたアナログIQ信号に変換する。そして、直交変調器73は、DPD回路71から供給される予め歪まされたアナログIQ信号に直交変調及びアップコンバートを行うことにより、予め歪ませられた高周波信号RFを生成する。

[0164] [1.5 効果など]

以上のように、本実施の形態に係る電力増幅システム7は、電力増幅器2と、複数の離散的電圧の少なくとも1つを選択的に電力増幅器2に出力するよう構成された出力スイッチ回路30と、出力スイッチ回路30及び電力増

幅器 2 の間を結ぶ経路 4 4 に切り替え可能に接続される第 2 フィルタ回路 4 2 と、電力増幅器 2 の入力信号を予め歪ませるよう構成された D P D 回路 7 1 と、を備え、D P D 回路 7 1 は、(i) 第 2 フィルタ回路 4 2 が経路 4 4 に接続されない場合に、第 1 数式モデルに第 1 パラメータセットを用いて電力増幅器 2 の入力信号を予め歪ませ、(ii) 第 2 フィルタ回路 4 2 が経路 4 4 に接続される場合に、第 2 数式モデルに第 2 パラメータセットを用いて電力増幅器 2 の入力信号を予め歪ませ、第 1 パラメータセット及び第 2 パラメータセットは、少なくとも部分的に互いに異なる。

[0165] これによれば、複数の離散的電圧を電力増幅器 2 に供給するための経路 4 4 に第 2 フィルタ回路 4 2 が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第 2 フィルタ回路 4 2 の経路 4 4 への接続及び非接続によって線形性が変化する電力増幅器 2 に適した数式モデル及びパラメータセットを用いて電力増幅器 2 の入力信号を予め歪ませることができ、電力増幅器 2 における非線形歪みを低減することができる。例えば、第 2 フィルタ回路 4 2 の接続及び非接続が電力増幅器 2 の入力信号のチャネル帯域幅に応じて切り替えられる場合には、チャネル帯域幅に応じた数式モデル及びパラメータセットを用いて電力増幅器 2 の入力信号を予め歪ませることもでき、電力増幅器 2 における非線形歪みをさらに低減することができる。

[0166] また例えば、本実施の形態に係る電力増幅システム 7 は、さらに、経路 4 4 に切り替え可能に接続される第 1 フィルタ回路 4 1 を備えてもよく、D P D 回路 7 1 は、(i) 第 1 フィルタ回路 4 1 が経路 4 4 に接続され、かつ、第 2 フィルタ回路 4 2 が経路 4 4 に接続されない場合に、第 1 数式モデルに第 1 パラメータセットを用いて電力増幅器 2 の入力信号を予め歪ませてもよく、(ii) 第 1 フィルタ回路 4 1 が経路 4 4 に接続され、かつ、第 2 フィルタ回路 4 2 が経路 4 4 に接続される場合に、第 2 数式モデルに第 2 パラメータセットを用いて電力増幅器 2 の入力信号を予め歪ませてもよく、(iii) 第 1 フィルタ回路 4 1 が経路 4 4 に接続されず、かつ、第 2 フィルタ回路 4 2 が

経路 4 4 に接続される場合に、第 3 数式モデルに第 3 パラメータセットを用いて電力増幅器 2 の入力信号を予め歪ませてもよく、第 1 パラメータセット～第 3 パラメータセットは、少なくとも部分的に互いに異なってもよい。

[0167] これによれば、複数の離散的電圧を電力増幅器 2 に供給するための経路 4 4 に、第 1 フィルタ回路 4 1 が接続されるか否か、及び、第 2 フィルタ回路 4 2 が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、電力増幅器 2 に適した数式モデル及びパラメータセットを用いて電力増幅器 2 の入力信号を予め歪ませることができ、電力増幅器 2 における非線形歪みを低減することができる。

[0168] また例えば、本実施の形態に係る電力増幅システム 7 において、第 1 フィルタ回路 4 1 は、出力スイッチ回路 3 0 及び電力増幅器 2 の間に接続されてもよく、第 2 フィルタ回路 4 2 は、出力スイッチ回路 3 0 及び電力増幅器 2 の間に、第 1 フィルタ回路 4 1 と並列に接続されてもよく、電力増幅システム 7 は、さらに、出力スイッチ回路 3 0 及び第 1 フィルタ回路 4 1 の間に接続されるスイッチ S 5 6 と、出力スイッチ回路 3 0 及び第 2 フィルタ回路 4 2 の間に接続されるスイッチ S 5 7 と、を備えてもよい。

[0169] これによれば、第 1 フィルタ回路 4 1 及び第 2 フィルタ回路 4 2 が経路 4 4 にシリーズ接続される場合に、電力増幅器 2 における非線形歪みを低減することができる。

[0170] 本実施の形態に係る D P D 方法は、複数の離散的電圧の少なくとも 1 つを選択的に電力増幅器に供給する出力スイッチ回路 3 0 と電力増幅器 2 との間に接続される可変フィルタ回路の減衰帯域に基づいて、D P D のための数式モデル及びパラメータセットを決定し（S 1 0）、決定された数式モデルに決定されたパラメータセットを用いて、電力増幅器の入力信号を予め歪ませる（S 2 0）。

[0171] これによれば、複数の離散的電圧を電力増幅器 2 に供給する出力スイッチ回路 3 0 と電力増幅器 2 との間に接続される可変フィルタ回路（例えば、第 1 フィルタ回路 4 1、第 2 フィルタ回路 4 2、並びに、スイッチ S 5 6 及び

S 5 7) の減衰帯域に応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、可変フィルタ回路の減衰帯域に応じて線形性が変化する電力増幅器 2 に適した数式モデル及びパラメータセットを用いて電力増幅器 2 の入力信号を予め歪ませることができ、電力増幅器 2 における非線形歪みを低減することができる。例えば、可変フィルタ回路の減衰帯域が電力増幅器 2 の入力信号のチャネル帯域幅に応じて変更される場合には、チャネル帯域幅に応じた数式モデル及びパラメータセットを用いて電力増幅器 2 の入力信号を予め歪ませることもでき、電力増幅器 2 における非線形歪みをさらに低減することができる。

[0172] また例えば、本実施の形態に係る D P D 方法において、数式モデル及びパラメータセットの決定 (S 2 0) では、可変フィルタ回路の減衰帯域が閾値帯域よりも広い場合に、第 1 パラメータセットを決定してもよく、可変フィルタ回路の減衰帯域が閾値帯域よりも広くない場合に、第 1 パラメータセットよりもパラメータ数が少ない第 2 パラメータセットを決定してもよい。

[0173] これによれば、減衰帯域が狭く、高周波信号 R F のチャネル帯域幅が狭い場合に、パラメータ数を減らすことで、D P D の計算負荷を低減して消費電力を削減することができる。一方、減衰帯域が広く、高周波信号 R F のチャネル帯域幅が広い場合に、パラメータ数を増やすことで、電力増幅器 2 における非線形歪みを低減することができる。

[0174] (i) 複数の離散的電圧の少なくとも 1 つを電力増幅器 2 に選択的に供給するための経路 4 4 に切り替え可能に接続される第 2 フィルタ回路 4 2 が経路 4 4 に接続されない場合に、第 1 数式モデルに第 1 パラメータセットを用いて電力増幅器 2 の第 1 入力信号を予め歪ませ、(ii) 第 2 フィルタ回路 4 2 が経路 4 4 に接続される場合に、第 2 数式モデルに第 2 パラメータセットを用いて第 1 入力信号を予め歪ませ、第 1 パラメータセット及び第 2 パラメータセットは、少なくとも部分的に互いに異なる。

[0175] これによれば、複数の離散的電圧を電力増幅器 2 に供給するための経路 4 4 に第 2 フィルタ回路 4 2 が接続されるか否かに応じて、数式モデル及び／

又はパラメータセットが切り替えられる。したがって、第2フィルタ回路42の経路44への接続及び非接続によって線形性が変化する電力増幅器2に適した数式モデル及びパラメータセットを用いて電力増幅器2の入力信号を予め歪ませることができ、電力増幅器2における非線形歪みを低減することができる。例えば、第2フィルタ回路42の接続及び非接続が電力増幅器2の入力信号のチャンネル帯域幅に応じて切り替えられる場合には、チャンネル帯域幅に応じた数式モデル及びパラメータセットを用いて電力増幅器2の入力信号を予め歪ませることもでき、電力増幅器2における非線形歪みをさらに低減することができる。

[0176] また例えば、本実施の形態に係るデジタルプリディストーション回路71は、(i) 経路44に切り替え可能に接続される第1フィルタ回路41が経路44に接続され、かつ、第2フィルタ回路42が経路44に接続されない場合に、第1数式モデルに第1パラメータセットを用いて第1入力信号を予め歪ませてもよく、(ii) 第1フィルタ回路41が経路44に接続され、かつ、第2フィルタ回路42が経路44に接続される場合に、第2数式モデルに第2パラメータセットを用いて第1入力信号を予め歪ませてもよく、(iii) 第1フィルタ回路41が経路44に接続されず、かつ、第2フィルタ回路42が経路44に接続される場合に、第3数式モデルに第3パラメータセットを用いて第1入力信号を予め歪ませてもよく、第1パラメータセット～第3パラメータセットは、少なくとも部分的に互いに異なってもよい。

[0177] これによれば、複数の離散的電圧を電力増幅器2に供給するための経路44に、第1フィルタ回路41が接続されるか否か、及び、第2フィルタ回路42が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、電力増幅器2に適した数式モデル及びパラメータセットを用いて電力増幅器2の入力信号を予め歪ませることができ、電力増幅器2における非線形歪みを低減することができる。

[0178] (実施の形態1の変形例1)

次に、上記実施の形態1の変形例1について説明する。本変形例では、第

１フィルタ回路及び第２フィルタ回路の回路構成が、上記実施の形態１と主として異なる。以下に、本変形例について、上記実施の形態１と異なる点を中心に図面を参照しながら説明する。

[0179] なお、本変形例に係る通信装置６の回路構成については、トラック回路１の一部を除いて、実施の形態１と同様であるので、図示及び説明を適宜省略する。

[0180] [２． １　トラック回路１の回路構成]

本変形例に係るトラック回路１の回路構成について図５を参照しながら説明する。図５は、本変形例に係るトラック回路１の部分回路構成図である。

[0181] なお、図５は、例示的な回路構成であり、トラック回路１は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラック回路１の説明は、限定的に解釈されるべきではない。

[0182] 本変形例に係るトラック回路１は、実施の形態１の第１フィルタ回路４１、第２フィルタ回路４２、並びに、スイッチＳ５６及びＳ５７の代わりに、第１フィルタ回路４１Ａ、第２フィルタ回路４２Ａ、並びに、スイッチＳ５６Ａ及びＳ５７Ａを備える。

[0183] 第１フィルタ回路４１Ａは、経路４４に切り替え可能に接続される。具体的には、第１フィルタ回路４１Ａは、スイッチＳ５６Ａを介して、経路４４及びグラウンドの間に接続される。第１フィルタ回路４１Ａは、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路（ＬＣ直列回路）を含む。インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の一端は、スイッチＳ５６Ａを介して経路４４に接続され、インダクタＬ５１Ａ及びキャパシタＣ５１Ａの直列回路の他端は、グラウンドに接続される。なお、第１フィルタ回路４１Ａは、ＬＣ直列回路に限定されない。

[0184] 第２フィルタ回路４２Ａは、出力スイッチ回路３０及び電力増幅器２の間を結ぶ経路４４に切り替え可能に接続される。具体的には、第２フィルタ回路４２Ａは、スイッチＳ５７Ａを介して、経路４４及びグラウンドの間に接続

される。第2フィルタ回路42Aは、インダクタL52A及びキャパシタC52Aの直列回路を含む。インダクタL52A及びキャパシタC52Aの直列回路の一端は、スイッチS57Aを介して経路44に接続され、インダクタL52A及びキャパシタC52Aの直列回路の他端は、グラウンドに接続される。なお、第2フィルタ回路42Aは、LC直列回路に限定されない。

[0185] 第1フィルタ回路41A及び第2フィルタ回路42Aは、パルス成形ネットワーク又はトランジション成形フィルタと呼ばれる場合もある。なお、第1フィルタ回路41A及び第2フィルタ回路42Aの一方はトラック回路1に含まなくてもよい。逆に言えば、第1フィルタ回路41A及び第2フィルタ回路42Aの一方のみがトラック回路1に含まれてもよい。

[0186] スイッチS56Aは、第1スイッチの一例であり、第1フィルタ回路41Aのオン／オフスイッチである。スイッチS56Aは、経路44及び第1フィルタ回路41Aの間に接続される。

[0187] スイッチS57Aは、第2スイッチの一例であり、第2フィルタ回路42Aのオン／オフスイッチである。スイッチS57Aは、経路44及び第2フィルタ回路42Aの間に接続される。

[0188] このように接続された第1フィルタ回路41A及び第2フィルタ回路42Aは、スイッチS56A及びS57Aによってオン／オフが切り替えられる。これにより、第1フィルタ回路41A及び第2フィルタ回路42Aは、経路44において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第1フィルタ回路41A及び第2フィルタ回路42Aは、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

[0189] 本変形例に係る第1フィルタ回路41A及び第2フィルタ回路42Aは、スイッチS56A及びS57Aの開閉制御によって、以下の(i)～(iii)に示す3種類の帯域除去フィルタを実現することができる。

[0190] (i) スイッチS56Aが閉じられ、かつ、スイッチS57Aが開かれることで、第1フィルタ回路41Aが経路44に接続され、第2フィルタ回路4

2 Aが経路4 4に接続されない。これにより、経路4 4において、第1フィルタ回路4 1 Aが帯域除去フィルタとして機能し、第2フィルタ回路4 2 Aが帯域除去フィルタとして機能しない。

[0191] (ii) スイッチS 5 6 Aが閉じられ、かつ、スイッチS 5 7 Aが閉じられることで、第1フィルタ回路4 1 A及び第2フィルタ回路4 2 Aが経路4 4に接続される。これにより、経路4 4において、第1フィルタ回路4 1 A及び第2フィルタ回路4 2 Aが、帯域除去フィルタとして機能する。

[0192] (iii) スイッチS 5 6 Aが開かれ、かつ、スイッチS 5 7 Aが閉じられることで、第2フィルタ回路4 2 Aが経路4 4に接続され、第1フィルタ回路4 1 Aが経路4 4に接続されない。これにより、経路4 4において、第2フィルタ回路4 2 Aが帯域除去フィルタとして機能し、第1フィルタ回路4 1 Aが帯域除去フィルタとして機能しない。

[0193] このようなスイッチS 5 6 A及びS 5 7 Aの開閉は、実施の形態1のスイッチS 5 6及びS 5 7と同様に、例えば、高周波信号R Fのチャネル帯域幅、及び／又は、周波数バンドなどに基づいて制御することができる。

[0194] 本変形例に係るD P D回路7 1は、実施の形態1と同様に、上記(i)～(iii)に応じて、D P Dのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本変形例における第1フィルタ回路4 1 A及び第2フィルタ回路4 2 Aのオン／オフ状態とD P Dのための数式モデルに用いられるパラメータセットとの関係は、以下の表2のようにまとめられる。

[0195] [表2]

	第1フィルタ回路	第2フィルタ回路	DPD
(i)	ON	OFF	第1数式モデル 第1パラメータセット
(ii)	ON	ON	第2数式モデル 第2パラメータセット
(iii)	OFF	ON	第3数式モデル 第3パラメータセット

[0196] なお、表2において、第1数式モデル、第2数式モデル及び第3数式モデル

ルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第1パラメータセット～第3パラメータセットは、少なくとも部分的に互いに異なる。

[0197] なお、スイッチS56Aは、トラッカ回路1に含まなくてもよい。この場合、第1フィルタ回路41A及び第2フィルタ回路42Aは、上記(iii)の帯域除去フィルタを実現できないが、上記(i)及び(ii)の2種類の帯域除去フィルタを実現することができる。

[0198] なお、上記(i)～(iii)では、スイッチS56A及びS57Aの少なくとも1つが閉じられていたが、スイッチS56A及びS57Aの両方が開かれてもよい。この場合、経路44において、第1フィルタ回路41A及び第2フィルタ回路42Aの両方が帯域除去フィルタとして機能しない。つまり、第1フィルタ回路41A及び第2フィルタ回路42Aで構成される可変フィルタ回路に、有効な減衰帯域が存在しないことが含まれてもよい。

[0199] [2. 2 効果など]

以上のように、本変形例に係る電力増幅システム7において、第1フィルタ回路41Aは、経路44及びグラウンドの間に接続されてもよく、第2フィルタ回路42Aは、経路44及びグラウンドの間に、第1フィルタ回路41Aと並列に接続されてもよく、電力増幅システム7は、さらに、経路44及び第1フィルタ回路41Aの間に接続されるスイッチS56Aと、経路44及び第2フィルタ回路42Aの間に接続されるスイッチS57Aと、を備えてもよい。

[0200] これによれば、第1フィルタ回路41A及び第2フィルタ回路42Aが経路44にシャント接続される場合にも、電力増幅器2における非線形歪みを低減することができる。

[0201] (実施の形態1の変形例2)

次に、上記実施の形態1の変形例2について説明する。本変形例では、第1フィルタ回路及び第2フィルタ回路の回路構成が、上記実施の形態1及びその変形例1と主として異なる。以下に、本変形例について、上記実施の形

態 1 及びその変形例 1 と異なる点を中心に図面を参照しながら説明する。

[0202] なお、本変形例に係る通信装置 6 の回路構成については、トラック回路 1 の一部を除いて、実施の形態 1 と同様であるので、図示及び説明を適宜省略する。

[0203] [3. 1 トラック回路 1 の回路構成]

本変形例に係るトラック回路 1 の回路構成について図 6 を参照しながら説明する。図 6 は、本変形例に係るトラック回路 1 の部分回路構成図である。

[0204] なお、図 6 は、例示的な回路構成であり、トラック回路 1 は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラック回路 1 の説明は、限定的に解釈されるべきではない。

[0205] 本変形例に係るトラック回路 1 は、実施の形態 1 の第 1 フィルタ回路 4 1、第 2 フィルタ回路 4 2、並びに、スイッチ S 5 6 及び S 5 7 の代わりに、第 1 フィルタ回路 4 1 A、第 2 フィルタ回路 4 2 B、及び、スイッチ S 5 6 B を備える。

[0206] 第 1 フィルタ回路 4 1 A は、経路 4 4 に切り替え可能に接続される。具体的には、第 1 フィルタ回路 4 1 A は、スイッチ S 5 6 B を介して、経路 4 4 及びグラウンドの間に接続される。第 1 フィルタ回路 4 1 A において、インダクタ L 5 1 A 及びキャパシタ C 5 1 A の直列回路の一端は、経路 4 4 のうちインダクタ L 5 2 B 及び電力増幅器 2 の間の部分に接続され、インダクタ L 5 1 A 及びキャパシタ C 5 1 A の直列回路の他端は、グラウンドに接続される。

[0207] 第 2 フィルタ回路 4 2 B は、経路 4 4 に切り替え可能に接続される。具体的には、第 2 フィルタ回路 4 2 B は、インダクタ L 5 2 B と、インダクタ L 5 1 A 及びキャパシタ C 5 1 A の直列回路と、を含む。インダクタ L 5 2 B の一端は、出力スイッチ回路 3 0 に接続され、インダクタ L 5 2 B の他端は、電力増幅器 2 に接続される。第 2 フィルタ回路 4 2 B は、パルス成形ネットワーク又はトランジション成形フィルタと呼ばれる場合もある。

- [0208] スイッチS 5 6 Bは、第1フィルタ回路4 1 A及び第2フィルタ回路4 2 Bの切り替えスイッチである。スイッチS 5 6 Bは、インダクタL 5 2 Bと並列に接続される。つまり、スイッチS 5 6 Bの一端は、インダクタL 5 2 Bの一端に接続され、スイッチS 5 6 Bの他端は、インダクタL 5 2 Bの他端に接続される。
- [0209] このように接続された第1フィルタ回路4 1 A及び第2フィルタ回路4 2 Bは、スイッチS 5 6 Bによってオン／オフが切り替えられる。これにより、第1フィルタ回路4 1 A及び第2フィルタ回路4 2 Bは、経路4 4において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第1フィルタ回路4 1 A及び第2フィルタ回路4 2 Bは、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。
- [0210] 本変形例に係る第1フィルタ回路4 1 A及び第2フィルタ回路4 2 Bは、スイッチS 5 6 Bの開閉制御によって、以下の(i)～(ii)に示す2種類の帯域除去フィルタを実現することができる。
- [0211] (i) スイッチS 5 6 Bが閉じられることで、第1フィルタ回路4 1 Aが経路4 4に接続される。これにより、経路4 4において、第1フィルタ回路4 1 Aが帯域除去フィルタとして機能し、第2フィルタ回路4 2 Bが帯域除去フィルタとして機能しない。
- [0212] (ii) スイッチS 5 6 Bが開かれることで、第2フィルタ回路4 2 Bが経路4 4に接続される。これにより、経路4 4において、第1フィルタ回路4 1 Aが帯域除去フィルタとして機能せず、第2フィルタ回路4 2 Bが帯域除去フィルタとして機能する。
- [0213] このようなスイッチS 5 6 Bの開閉は、実施の形態1のスイッチS 5 6及びS 5 7と同様に、例えば、高周波信号R Fのチャネル帯域幅、及び／又は、周波数バンドなどに基づいて制御することができる。
- [0214] 本変形例に係るD P D回路7 1は、上記(i)～(ii)に応じて、D P Dのための数式モデル及び／又はそのパラメータセットを切り替えることができ

る。本変形例における第1フィルタ回路41A及び第2フィルタ回路42Bのオン／オフ状態とDPDのための数式モデルに用いられるパラメータセットとの関係は、以下の表3のようにまとめられる。

[0215] [表3]

	第1フィルタ回路	第2フィルタ回路	DPD
(i)	ON	OFF	第1数式モデル 第1パラメータセット
(ii)	OFF	ON	第2数式モデル 第2パラメータセット

[0216] なお、表3において、第1数式モデル及び第2数式モデルは、互いに異なってもよく、同じであってもよい。また、第1パラメータセット及び第2パラメータセットは、少なくとも部分的に互いに異なる。

[0217] [3. 2 効果など]

以上のように、本変形例に係る電力増幅システム7において、第1フィルタ回路41Aは、経路44及びグラウンドの間に接続されるインダクタL51A及びキャパシタC51Aの直列回路を含んでもよく、第2フィルタ回路42Bは、インダクタL51A及びキャパシタC51Aと、出力スイッチ回路30及び電力増幅器2の間に接続されるインダクタL52Bと、を含んでもよく、電力増幅システム7は、さらに、インダクタL52Bと並列に接続されるスイッチS56Bを備えてもよい。

[0218] これによれば、第1フィルタ回路41Aが経路44にシャント接続され、第2フィルタ回路42Bが経路44にシリーズ接続される場合にも、電力増幅器2における非線形歪みを低減することができる。

[0219] (実施の形態1の変形例3)

次に、上記実施の形態1の変形例3について説明する。本変形例では、第2フィルタ回路がトラッカ回路に含まれない点が、上記実施の形態1と主として異なる。以下に、本変形例について、上記実施の形態1と異なる点を中心に図面を参照しながら説明する。

[0220] なお、本変形例に係る通信装置6の回路構成については、トラッカ回路1

の一部を除いて、実施の形態１と同様であるので、図示及び説明を適宜省略する。

[0221] [４．１　トラック回路１の回路構成]

本変形例に係るトラック回路１の回路構成について図７を参照しながら説明する。図７は、本変形例に係るトラック回路１の部分回路構成図である。

[0222] なお、図７は、例示的な回路構成であり、トラック回路１は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラック回路１の説明は、限定的に解釈されるべきではない。

[0223] 本変形例に係るトラック回路１は、実施の形態１の第２フィルタ回路４２がトラック回路１に含まれない。これにともなって、スイッチＳ５７は、第１フィルタ回路４１のバイパス経路の接続及び非接続を切り替えるスイッチとして機能する。具体的には、スイッチＳ５７は、出力スイッチ回路３０及び電力増幅器２の間に第１フィルタ回路４１を介さずに接続される。より具体的には、スイッチＳ５７の一端は、スイッチＳ５６を介して第１フィルタ回路４１の一端に接続され、スイッチＳ５７の他端は、第１フィルタ回路４１の他端に接続される。

[0224] 図７において、第１フィルタ回路４１は、スイッチＳ５６及びＳ５７によってオン／オフが切り替えられる。これにより、第１フィルタ回路４１は、経路４４において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。より具体的には、スイッチＳ５６及びＳ５７は、経路４４における帯域除去フィルタの有無を切り替えることができる。つまり、第１フィルタ回路４１は、減衰帯域の有無を切り替え可能な可変フィルタ回路として機能する。

[0225] 本変形例に係る第１フィルタ回路４１は、スイッチＳ５６及びＳ５７の開閉制御によって、以下の（ｉ）～（ｉｉ）を実現することができる。

[0226] （ｉ）スイッチＳ５６が開かれ、かつ、スイッチＳ５７が閉じられることで、第１フィルタ回路４１が経路４４に接続されない。これにより、経路４４

において、第1フィルタ回路41が帯域除去フィルタとして機能しない。

[0227] (ii) スイッチS56が閉じられ、かつ、スイッチS57Aが開かれることで、第1フィルタ回路41が経路44に接続される。これにより、経路44において、第1フィルタ回路41が、帯域除去フィルタとして機能する。

[0228] このようなスイッチS56及びS57の開閉は、実施の形態1と同様に、例えば、高周波信号RFのチャネル帯域幅、及び／又は、周波数バンドなどに基づいて制御することができる。

[0229] 本変形例に係るDPD回路71は、実施の形態1と同様に、上記(i)～(ii)に応じて、DPDのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本変形例における第1フィルタ回路41のオン／オフ状態とDPDのための数式モデルに用いられるパラメータセットとの関係は、以下の表4のようにまとめられる。

[0230] [表4]

	第1フィルタ回路	DPD
(i)	OFF	第1数式モデル 第1パラメータセット
(ii)	ON	第2数式モデル 第2パラメータセット

[0231] なお、表7において、第1数式モデル及び第2数式モデルは、互いに異なってもよく、同じであってもよい。また、第1パラメータセット及び第2パラメータセットは、少なくとも部分的に互いに異なる。

[0232] [4. 2 効果など]

以上のように、本変形例に係る電力増幅システム7において、第1フィルタ回路41は、出力スイッチ回路30及び電力増幅器2の間に接続されてもよく、電力増幅システム7は、さらに、出力スイッチ回路30及び第1フィルタ回路41の間に接続されるスイッチS56と、出力スイッチ回路30及び電力増幅器2の間に第1フィルタ回路41を介さずに接続されるスイッチS57と、を備えてもよい。

[0233] これによれば、第1フィルタ回路41が経路44にシリーズ接続される／

接続されないで数式モデル及び／又はパラメータセットを切り替えることができ、電力増幅器 2 における非線形歪みを低減することができる。

[0234] (実施の形態 2)

次に、実施の形態 2 について説明する。本実施の形態では、トラック回路から 2 つの電力増幅器に電源電圧が供給される点が上記実施の形態 1 と主として異なる。以下に、本実施の形態について、上記実施の形態 1 と異なる点を中心に図面を参照しながら説明する。

[0235] [5. 1 通信装置 6 A の回路構成]

本実施の形態に係る通信装置 6 A の回路構成について図 8 を参照しながら説明する。図 8 は、本実施の形態に係る通信装置 6 A の回路構成図である。

[0236] なお、図 8 は、例示的な回路構成であり、通信装置 6 A は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置 6 A の説明は、限定的に解釈されるべきではない。

[0237] 図 8 に示すように、通信装置 6 A は、トラック回路 1 A と、第 1 電力増幅器 2 A 及び第 2 電力増幅器 2 B と、RFIC 3 と、BBIC 4 と、アンテナ 5 A 及び 5 B と、を備える。なお、電力増幅システム 7 A には、トラック回路 1 A と、第 1 電力増幅器 2 A 及び第 2 電力増幅器 2 B と、RFIC 3 と、が含まれる。

[0238] トラック回路 1 A は、トラッキングモードに基づいて、複数の離散的電圧を電源電圧 V_{cc1} 及び V_{cc2} として第 1 電力増幅器 2 A 及び第 2 電力増幅器 2 B に排他的に供給することができる。本実施の形態では、トラッキングモードとしては、DET モード及び APT モードが用いられるが、これに限定されない。

[0239] 第 1 電力増幅器 2 A は、RFIC 3 とアンテナ 5 A との間に接続される。さらに、第 1 電力増幅器 2 A は、トラック回路 1 A に接続される。第 1 電力増幅器 2 A は、トラック回路 1 A から供給された電源電圧 V_{cc1} を用いて、RFIC 3 から供給される高周波信号 RF1 (第 1 入力信号の一例) を増幅することができる。

[0240] 第2電力増幅器2Bは、RFIC3とアンテナ5Bとの間に接続される。さらに、第2電力増幅器2Bは、トラック回路1Aに接続される。第2電力増幅器2Bは、トラック回路1Aから供給された電源電圧Vcc2を用いて、RFIC3から供給される高周波信号RF2（第2入力信号の一例）を増幅することができる。

[0241] RFIC3は、高周波信号を処理する信号処理回路の一例である。RFIC3は、BBIC4からデジタルIQ信号を受けて、第1電力増幅器2Aに高周波信号RF1を供給することができる。さらに、RFIC3は、BBIC4からデジタルIQ信号を受けて、第2電力増幅器2Bに高周波信号RF2を供給することができる。RFIC3の内部構成については、実施の形態1と同様であるので、その説明を省略する。

[0242] BBIC4は、高周波信号RF1及びRF2よりも低い周波数帯域を用いて信号処理するベースバンド信号処理回路である。BBIC4では、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のために音声信号を示すビット系列をデジタル変調してデジタルIQ信号を生成する。生成されたデジタルIQ信号は、RFIC3に供給される。なお、BBIC4は、通信装置6Aに含まれなくてもよい。

[0243] アンテナ5Aは、第1電力増幅器2Aで増幅された高周波信号RF1を通信装置6Aの外部に送信する。アンテナ5Bは、第2電力増幅器2Bで増幅された高周波信号RF2を通信装置6Aの外部に送信する。なお、アンテナ5A及び／又は5Bは、通信装置6Aに含まれなくてもよい。

[0244] [5.2 トラック回路1Aの回路構成]

次に、トラック回路1Aの回路構成について、図8を参照しながら説明する。トラック回路1Aは、プリレギュレータ回路10と、スイッチトキャパシタ回路20と、出力スイッチ回路30と、第1フィルタ回路41及び第2フィルタ回路42と、スイッチS56Cと、デジタル制御回路60と、を備える。プリレギュレータ回路10、スイッチトキャパシタ回路20及びデジタル制御回路60については、実施の形態1と同様であるので、その説明を

省略する。

[0245] 出力スイッチ回路 30 は、スイッチトキャパシタ回路 20 で生成された複数の離散的電圧の少なくとも 1 つを選択的に第 1 電力増幅器 2 A 及び第 2 電力増幅器 2 B に排他的に出力することができる。

[0246] 第 1 フィルタ回路 4 1 及び第 2 フィルタ回路 4 2 は、第 1 電力増幅器 2 A 及び第 2 電力増幅器 2 B に供給される複数の離散的電圧からノイズを減衰させることができる。

[0247] スイッチ S 5 6 C は、第 1 スイッチの一例であり、第 2 フィルタ回路 4 2 のオン／オフスイッチである。スイッチ S 5 6 C は、出力スイッチ回路 30 及び第 2 フィルタ回路 4 2 の間に接続される。

[0248] [5 . 2 . 1 第 1 フィルタ回路 4 1 及び第 2 フィルタ回路 4 2 の回路構成]

次に、トラッカ回路 1 A に含まれる第 1 フィルタ回路 4 1 及び第 2 フィルタ回路 4 2 の回路構成について、図 9 を参照しながら説明する。図 9 は、本実施の形態に係るトラッカ回路 1 A の回路構成図である。

[0249] なお、図 9 は、例示的な回路構成であり、トラッカ回路 1 A は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路 1 A の説明は、限定的に解釈されるべきではない。

[0250] プリレギュレータ回路 10、スイッチトキャパシタ回路 20、出力スイッチ回路 30 及びデジタル制御回路 60 の回路構成については、実施の形態 1 と同様であるので、その説明を省略する。

[0251] 第 1 フィルタ回路 4 1 は、出力スイッチ回路 30 及び第 1 電力増幅器 2 A の間を結ぶ第 1 経路 4 4 1 と、出力スイッチ回路 30 及び第 2 電力増幅器 2 B の間を結ぶ第 2 経路 4 4 2 と、に接続される。具体的には、第 1 フィルタ回路 4 1 は、出力スイッチ回路 30 及び第 1 電力増幅器 2 A の間に接続される。第 1 フィルタ回路 4 1 において、インダクタ L 5 1 及びキャパシタ C 5 1 の並列回路の一端は、出力スイッチ回路 30 に接続され、インダクタ L 5

1 及びキャパシタ C 5 1 の並列回路の他端は、第 1 電力増幅器 2 A に接続される。

[0252] 第 2 フィルタ回路 4 2 は、第 1 経路 4 4 1 及び第 2 経路 4 4 2 に切り替え可能に接続される。具体的には、第 2 フィルタ回路 4 2 は、スイッチ S 5 6 C を介して、出力スイッチ回路 3 0 及び第 2 電力増幅器 2 B の間に接続される。第 2 フィルタ回路 4 2 において、インダクタ L 5 2 及びキャパシタ C 5 2 の並列回路の一端は、スイッチ S 5 6 C を介して出力スイッチ回路 3 0 に接続され、インダクタ L 5 2 及びキャパシタ C 5 2 の並列回路の他端は、第 2 電力増幅器 2 B に接続される。

[0253] このように接続された第 2 フィルタ回路 4 2 は、スイッチ S 5 6 C によってオン／オフが切り替えられる。これにより、第 2 フィルタ回路 4 2 は、第 1 経路 4 4 1 及び第 2 経路 4 4 2 において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第 1 フィルタ回路 4 1 及び第 2 フィルタ回路 4 2 は、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

[0254] 本実施の形態に係る第 1 フィルタ回路 4 1 及び第 2 フィルタ回路 4 2 は、スイッチ S 5 6 C の開閉制御によって、以下の (i) ～ (iii) に示す 3 種類の帯域除去フィルタを実現することができる。

[0255] (i) 第 1 電力増幅器 2 A で高周波信号 R F 1 が増幅される場合に、スイッチ S 5 6 C が開かれることで、第 1 フィルタ回路 4 1 が第 1 経路 4 4 1 に接続され、第 2 フィルタ回路 4 2 が第 1 経路 4 4 1 に接続されない。これにより、第 1 経路 4 4 1 において、第 1 フィルタ回路 4 1 が帯域除去フィルタとして機能し、第 2 フィルタ回路 4 2 が帯域除去フィルタとして機能しない。

[0256] (ii) 第 1 電力増幅器 2 A で高周波信号 R F 1 が増幅される場合に、スイッチ S 5 6 C が閉じられることで、第 1 フィルタ回路 4 1 及び第 2 フィルタ回路 4 2 が第 1 経路 4 4 1 に接続される。これにより、第 1 経路 4 4 1 において、第 1 フィルタ回路 4 1 及び第 2 フィルタ回路 4 2 が、帯域除去フィルタとして機能する。

[0257] (iii) 第2電力増幅器2Bで高周波信号RF2が増幅される場合に、スイッチS56Cが閉じられることで、第1フィルタ回路41及び第2フィルタ回路42が第2経路442に接続される。これにより、第2経路442において、第1フィルタ回路41及び第2フィルタ回路42が帯域除去フィルタとして機能する。

[0258] このようなスイッチS56Cの開閉は、例えば、高周波信号の増幅に用いられる電力増幅器、高周波信号のチャネル帯域幅、高周波信号の周波数バンド、又は、それらの任意の組み合わせなどに基づいて制御することができる。

[0259] 本実施の形態に係るDPD回路71は、上記(i)～(iii)に応じて、DPDのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本実施の形態において、第1電力増幅器2A及び第2電力増幅器2Bのオン／オフ状態と、第1フィルタ回路41及び第2フィルタ回路42のオン／オフ状態と、DPDのための数式モデルに用いられるパラメータセットとの関係は、以下の表5のようにまとめられる。

[0260] [表5]

	第1電力増幅器	第2電力増幅器	第1フィルタ回路	第2フィルタ回路	DPD
(i)	ON	OFF	ON	OFF	第1数式モデル 第1パラメータセット
(ii)	ON	OFF	ON	ON	第2数式モデル 第2パラメータセット
(iii)	OFF	ON	ON	ON	第3数式モデル 第3パラメータセット

[0261] なお、表5において、第1数式モデル、第2数式モデル及び第3数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第1パラメータセット～第3パラメータセットは、少なくとも部分的に互いに異なる。

[0262] なお、トラッカ回路1Aは、出力スイッチ回路30及び第1フィルタ回路41の間に接続される追加スイッチをさらに含んでもよい。この場合、第1

フィルタ回路 4 1 及び第 2 フィルタ回路 4 2 は、上記 (i) ~ (iii) に加えて、以下の (iv) の帯域除去フィルタを実現することができる。

[0263] (iv) 第 2 電力増幅器 2 B で高周波信号 R F 2 が増幅される場合に、追加スイッチが開かれ、スイッチ S 5 6 C が閉じられることで、第 2 経路 4 4 2 に、第 1 フィルタ回路 4 1 が接続されず、第 2 フィルタ回路 4 2 が接続される。これにより、第 2 経路 4 4 2 において、第 1 フィルタ回路 4 1 が帯域除去フィルタとして機能せず、第 2 フィルタ回路 4 2 が帯域除去フィルタとして機能する。

[0264] [5 . 3 効果など]

以上のように、本実施の形態に係る電力増幅システム 7 A は、第 1 電力増幅器 2 A 及び第 2 電力増幅器 2 B と、複数の離散的電圧の少なくとも 1 つを選択的に第 1 電力増幅器 2 A 及び第 2 電力増幅器 2 B に出力するよう構成された出力スイッチ回路 3 0 と、出力スイッチ回路 3 0 及び第 1 電力増幅器 2 A の間を結ぶ第 1 経路 4 4 1 に接続され、かつ、出力スイッチ回路 3 0 及び第 2 電力増幅器 2 B の間を結ぶ第 2 経路 4 4 2 に接続される第 1 フィルタ回路 4 1 と、第 1 経路 4 4 1 に切り替え可能に接続され、かつ、第 2 経路 4 4 2 に切り替え可能に接続される第 2 フィルタ回路 4 2 と、第 1 電力増幅器 2 A の第 1 入力信号及び第 2 電力増幅器 2 B の第 2 入力信号を予め歪ませるよう構成された D P D 回路 7 1 と、を備え、D P D 回路 7 1 は、第 1 電力増幅器 2 A が第 1 入力信号を増幅する場合に、(i) 第 2 フィルタ回路 4 2 が第 1 経路 4 4 1 に接続されないときに、第 1 数式モデルに第 1 パラメータセットを用いて、第 1 入力信号を予め歪ませ、(ii) 第 2 フィルタ回路 4 2 が第 1 経路 4 4 1 に接続されるときに、第 2 数式モデルに第 2 パラメータセットを用いて、第 1 入力信号を予め歪ませ、第 2 電力増幅器 2 B が第 2 入力信号を増幅する場合に、(iii) 第 2 フィルタ回路 4 2 が第 2 経路 4 4 2 に接続されるときに、第 3 数式モデルに第 3 パラメータセットを用いて、第 2 入力信号を予め歪ませ、第 1 パラメータセット ~ 第 3 パラメータセットは、少なくとも部分的に互いに異なる。

[0265] これによれば、複数の離散的電圧を第1電力増幅器2Aに供給するための第1経路441に第2フィルタ回路42が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第2フィルタ回路42の第1経路441への接続及び非接続によって線形性が変化する第1電力増幅器2Aに適した数式モデル及びパラメータセットを用いて第1電力増幅器2Aの入力信号を予め歪ませることができ、第1電力増幅器2Aにおける非線形歪みを低減することができる。さらに、本実施の形態によれば、第1電力増幅器2A及び第2電力増幅器2Bに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第1電力増幅器2A及び第2電力増幅器2Bにそれぞれ適した数式モデル及びパラメータセットを用いて第1電力増幅器2A及び第2電力増幅器2Bの入力信号を予め歪ませることができ、第1電力増幅器2A及び第2電力増幅器2Bにおける非線形歪みを低減することができる。

[0266] また例えば、本実施の形態に係る電力増幅システム7Aにおいて、第1フィルタ回路41は、出力スイッチ回路30及び第1電力増幅器2Aの間に接続されてもよく、第2フィルタ回路42は、出力スイッチ回路30及び第2電力増幅器2Bの間に接続されてもよく、電力増幅システムは、さらに、出力スイッチ回路30及び第2フィルタ回路42の間に接続されるスイッチS56Cを備えてもよい。

[0267] これによれば、第1フィルタ回路41が第1経路441にシリーズ接続され、第2フィルタ回路42が第2経路442にシリーズ接続される場合に、第1電力増幅器2A及び第2電力増幅器2Bにおける非線形歪みを低減することができる。

[0268] また、本実施の形態に係るDPD回路71は、第1電力増幅器2Aが第1入力信号を増幅する場合に、(i)第2フィルタ回路42が第1経路441に接続されないときに、第1数式モデルに第1パラメータセットを用いて第1電力増幅器2Aの第1入力信号を予め歪ませ、(ii)第2フィルタ回路42が第1経路441に接続されるときに、第2数式モデルに第2パラメータセ

ットを用いて第1入力信号を予め歪ませ、第2電力増幅器2Bが第2入力信号を増幅する場合に、(iii)第2フィルタ回路42が第2経路442に接続されるときに、第3数式モデルに第3パラメータセットを用いて第2入力信号を予め歪ませ、第1パラメータセット～第3パラメータセットは、少なくとも部分的に互いに異なる。

[0269] これによれば、複数の離散的電圧を第1電力増幅器2Aに供給するための第1経路441に第2フィルタ回路42が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第2フィルタ回路42の第1経路441への接続及び非接続によって線形性が変化する第1電力増幅器2Aに適した数式モデル及びパラメータセットを用いて第1電力増幅器2Aの入力信号を予め歪ませることができ、第1電力増幅器2Aにおける非線形歪みを低減することができる。さらに、本実施の形態によれば、第1電力増幅器2A及び第2電力増幅器2Bに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第1電力増幅器2A及び第2電力増幅器2Bにそれぞれ適した数式モデル及びパラメータセットを用いて第1電力増幅器2A及び第2電力増幅器2Bの入力信号を予め歪ませることができ、第1電力増幅器2A及び第2電力増幅器2Bにおける非線形歪みを低減することができる。

[0270] (実施の形態2の変形例1)

次に、上記実施の形態2の変形例1について説明する。本変形例では、第1フィルタ回路及び第2フィルタ回路の構成が、上記実施の形態2と主として異なる。以下に、本変形例について、上記実施の形態2及び上記実施の形態1の変形例1と異なる点を中心に図面を参照しながら説明する。

[0271] なお、本変形例に係る通信装置6Aの回路構成については、トラッカ回路1Aの一部を除いて、実施の形態2と同様であるので、図示及び説明を適宜省略する。

[0272] [6. 1 トラッカ回路1Aの回路構成]

本変形例に係るトラッカ回路1Aの回路構成について図10を参照しながら

ら説明する。図10は、本変形例に係るトラック回路1Aの部分回路構成図である。

[0273] なお、図10は、例示的な回路構成であり、トラック回路1Aは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラック回路1Aの説明は、限定的に解釈されるべきではない。

[0274] 本変形例に係るトラック回路1Aは、実施の形態2の第1フィルタ回路41、第2フィルタ回路42、及び、スイッチS56Cの代わりに、第1フィルタ回路41A、第2フィルタ回路42A、及び、スイッチS56Dを備える。

[0275] 第1フィルタ回路41Aは、第1経路441及び第2経路442に接続される。具体的には、第1フィルタ回路41Aは、第1経路441及び第2経路442とグランドとの間に接続される。第1フィルタ回路41Aにおいて、インダクタL51A及びキャパシタC51Aの直列回路の一端は、第1経路441及び第2経路442に接続され、インダクタL51A及びキャパシタC51Aの直列回路の他端は、グランドに接続される。

[0276] 第2フィルタ回路42Aは、第1経路441及び第2経路442に切り替え可能に接続される。具体的には、第2フィルタ回路42Aは、スイッチS56Dを介して、第1経路441及び第2経路442とグランドとの間に接続される。第2フィルタ回路42Aにおいて、インダクタL52A及びキャパシタC52Aの直列回路の一端は、スイッチS56Dを介して第1経路441及び第2経路442に接続され、インダクタL52A及びキャパシタC52Aの直列回路の他端は、グランドに接続される。

[0277] スイッチS56Dは、第1スイッチの一例であり、第2フィルタ回路42Aのオン／オフスイッチである。スイッチS56Dは、第1経路441及び第2フィルタ回路42Aの間に接続される。

[0278] このように接続された第1フィルタ回路41A及び第2フィルタ回路42Aは、スイッチS56Dによってオン／オフが切り替えられる。これにより

、第1フィルタ回路41A及び第2フィルタ回路42Aは、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第1フィルタ回路41A及び第2フィルタ回路42Aは、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

[0279] 本変形例に係る第1フィルタ回路41A及び第2フィルタ回路42Aは、スイッチS56Dの開閉制御によって、以下の(i)～(iii)に示す3種類の帯域除去フィルタを実現することができる。

[0280] (i) 第1電力増幅器2Aで高周波信号RF1が増幅される場合に、スイッチS56Dが開かれることで、第1フィルタ回路41Aが第1経路441に接続され、第2フィルタ回路42Aが第1経路441に接続されない。これにより、第1経路441において、第1フィルタ回路41Aが帯域除去フィルタとして機能し、第2フィルタ回路42Aが帯域除去フィルタとして機能しない。

[0281] (ii) 第1電力増幅器2Aで高周波信号RF1が増幅される場合に、スイッチS56Dが閉じられることで、第1フィルタ回路41A及び第2フィルタ回路42Aが第1経路441に接続される。これにより、第1経路441において、第1フィルタ回路41A及び第2フィルタ回路42Aが、帯域除去フィルタとして機能する。

[0282] (iii) 第2電力増幅器2Bで高周波信号RF2が増幅される場合に、スイッチS56Dが閉じられることで、第1フィルタ回路41A及び第2フィルタ回路42Aが第2経路442に接続される。これにより、第2経路442において、第1フィルタ回路41A及び第2フィルタ回路42Aが帯域除去フィルタとして機能する。

[0283] (iv) 第2電力増幅器2Bで高周波信号RF2が増幅される場合に、スイッチS56Dが開かれることで、第1フィルタ回路41Aが接続され、第2フィルタ回路42Aが第2経路442に接続されない。これにより、第2経路442において、第1フィルタ回路41Aが帯域除去フィルタとして機能し、第2フィルタ回路42Aが帯域除去フィルタとして機能しない。

[0284] このようなスイッチ S 5 6 D の開閉は、実施の形態 2 のスイッチ S 5 6 C と同様に、例えば、高周波信号の増幅に用いられる電力増幅器、高周波信号のチャネル帯域幅、高周波信号の周波数バンド、又は、それらの任意の組み合わせなどに基づいて制御することができる。

[0285] 本変形例に係る D P D 回路 7 1 は、上記 (i) ~ (iv) に応じて、D P D のための数式モデル及び／又はそのパラメータセットを切り替えることができる。本変形例において、第 1 電力増幅器 2 A 及び第 2 電力増幅器 2 B のオン／オフ状態と、第 1 フィルタ回路 4 1 A 及び第 2 フィルタ回路 4 2 A のオン／オフ状態と、D P D のための数式モデルに用いられるパラメータセットとの関係は、以下の表 6 のようにまとめられる。

[0286] [表6]

	第1電力増幅器	第2電力増幅器	第1フィルタ回路	第2フィルタ回路	DPD
(i)	ON	OFF	ON	OFF	第1数式モデル 第1パラメータセット
(ii)	ON	OFF	ON	ON	第2数式モデル 第2パラメータセット
(iii)	OFF	ON	ON	ON	第3数式モデル 第3パラメータセット
(iv)	OFF	ON	ON	OFF	第4数式モデル 第4パラメータセット

[0287] なお、表 6 において、第 1 数式モデル～第 4 数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第 1 パラメータセット～第 4 パラメータセットは、少なくとも部分的に互いに異なる。

[0288] なお、トラッカ回路 1 A は、第 1 経路 4 4 1 及び第 1 フィルタ回路 4 1 A の間に接続される追加スイッチをさらに含んでもよい。この場合、第 1 フィルタ回路 4 1 A 及び第 2 フィルタ回路 4 2 A は、上記 (i) ~ (iv) に加えて、以下の (v) 及び (vi) の帯域除去フィルタを実現することができる。

[0289] (v) 第 1 電力増幅器 2 A で高周波信号 R F 1 が増幅される場合に、追加スイッチが開かれ、スイッチ S 5 6 D が閉じられることで、第 1 フィルタ回路 4 1 A が第 1 経路 4 4 1 に接続されず、第 2 フィルタ回路 4 2 A が第 1 経路

４４１に接続される。これにより、第１経路４４１において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能せず、第２フィルタ回路４２Ａが帯域除去フィルタとして機能する。

[0290] (vi) 第２電力増幅器２Ｂで高周波信号ＲＦ２が増幅される場合に、追加スイッチが開かれ、スイッチＳ５６Ｄが閉じられることで、第１フィルタ回路４１Ａが第２経路４４２に接続されず、第２フィルタ回路４２Ａが第２経路４４２に接続される。これにより、第２経路４４２において、第１フィルタ回路４１Ａが帯域除去フィルタとして機能せず、第２フィルタ回路４２Ａが帯域除去フィルタとして機能する。

[0291] [６． ２ 効果など]

以上のように、本変形例に係る電力増幅システム７Ａにおいて、第１フィルタ回路４１Ａは、第１経路４４１及びグラウンドの間に接続されてもよく、第２フィルタ回路４２Ａは、第２経路４４２及びグラウンドの間に接続されてもよく、電力増幅システム７Ａは、さらに、第２経路４４２及び第２フィルタ回路４２の間に接続されるスイッチＳ５６Ｄを備えてもよい。

[0292] これによれば、第１フィルタ回路４１Ａ及び第２フィルタ回路４２Ａが第１経路４４１及び第２経路４４２にシャント接続される場合に、第１電力増幅器２Ａ及び第２電力増幅器２Ｂにおける非線形歪みを低減することができる。

[0293] (実施の形態２の変形例２)

次に、上記実施の形態２の変形例２について説明する。本変形例では、第１フィルタ回路及び第２フィルタ回路の構成が、上記実施の形態２及びその変形例１と主として異なる。以下に、本変形例について、上記実施の形態２及びその変形例１と異なる点を中心に図面を参照しながら説明する。

[0294] なお、本変形例に係る通信装置６Ａの回路構成については、トラッカ回路１Ａの一部を除いて、実施の形態２と同様であるので、図示及び説明を適宜省略する。

[0295] [７． １ トラッカ回路１Ａの回路構成]

本変形例に係るトラック回路 1 A の回路構成について図 1 1 を参照しながら説明する。図 1 1 は、本変形例に係るトラック回路 1 A の部分回路構成図である。

[0296] なお、図 1 1 は、例示的な回路構成であり、トラック回路 1 A は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラック回路 1 A の説明は、限定的に解釈されるべきではない。

[0297] 本変形例に係るトラック回路 1 A は、実施の形態 2 の第 1 フィルタ回路 4 1、第 2 フィルタ回路 4 2、及び、スイッチ S 5 6 C の代わりに、第 1 フィルタ回路 4 1 A と、第 2 フィルタ回路 4 2 C と、第 3 フィルタ回路 4 3 C と、スイッチ S 5 6 E 及び S 5 7 E と、を備える。

[0298] 第 1 フィルタ回路 4 1 A は、第 1 経路 4 4 1 に切り替え可能に接続される。具体的には、第 1 フィルタ回路 4 1 A において、インダクタ L 5 1 A 及びキャパシタ C 5 1 A の直列回路の一端は、スイッチ S 5 6 E を介して第 1 経路 4 4 1 に接続され、インダクタ L 5 1 A 及びキャパシタ C 5 1 A の直列回路の他端は、グラウンドに接続される。

[0299] 第 2 フィルタ回路 4 2 C は、第 1 経路 4 4 1 及び第 2 経路 4 4 2 に切り替え可能に接続される。具体的には、第 2 フィルタ回路 4 2 C は、インダクタ L 5 2 C、インダクタ L 5 1 A 及びキャパシタ C 5 1 A の直列回路を含む。インダクタ L 5 2 C、インダクタ L 5 1 A 及びキャパシタ C 5 1 A の直列回路の一端は、スイッチ S 5 7 E を介して第 1 経路 4 4 1 及び第 2 経路 4 4 2 に接続され、インダクタ L 5 2 C、インダクタ L 5 1 A 及びキャパシタ C 5 1 A の直列回路の他端は、グラウンドに接続される。

[0300] 第 3 フィルタ回路 4 3 C は、第 2 経路 4 4 2 に切り替え可能に接続される。具体的には、第 3 フィルタ回路 4 3 C は、インダクタ L 5 2 C と、インダクタ L 5 1 A 及びキャパシタ C 5 1 A の直列回路と、を含む。インダクタ L 5 2 C の一端は、スイッチ S 5 6 E を介して出力スイッチ回路 3 0 に接続され、インダクタ L 5 2 C の他端は、第 2 電力増幅器 2 B に接続される。イン

ダクタL 5 1 A及びキャパシタC 5 1 Aの直列回路の一端は、スイッチS 5 6 Eを介して第2経路4 4 2に接続され、インダクタL 5 1 A及びキャパシタC 5 1 Aの直列回路の他端は、グラウンドに接続される。つまり、第3フィルタ回路4 3 Cは、インダクタL 5 2 Cが第2経路4 4 2にシャント接続ではなくシリーズ接続される点が第2フィルタ回路4 2 Cと異なる。

[0301] スイッチS 5 6 Eは、第1フィルタ回路4 1 A及び第3フィルタ回路4 3 Cのオン／オフスイッチである。スイッチS 5 6 Eは、第1経路4 4 1及び第1フィルタ回路4 1 Aの間に接続され、出力スイッチ回路3 0及び第3フィルタ回路4 3 Cの間に接続される。つまり、スイッチS 5 6 Eの一端は、第1経路4 4 1及び出力スイッチ回路3 0に接続され、スイッチS 5 6 Eの他端は、インダクタL 5 1 A及びL 5 2 Cに接続される。

[0302] スイッチS 5 7 Eは、第2フィルタ回路4 2 Cのオン／オフスイッチである。スイッチS 5 7 Eは、第1経路4 4 1及び第2フィルタ回路4 2 Cの間に接続され、出力スイッチ回路3 0及び第2電力増幅器2 Bの間に接続される。つまり、スイッチS 5 7 Eの一端は、第1経路4 4 1及び出力スイッチ回路3 0に接続され、スイッチS 5 7 Eの他端は、インダクタL 5 2 C及び第2電力増幅器2 Bに接続される。

[0303] このように接続された第1フィルタ回路4 1 A、第2フィルタ回路4 2 C及び第3フィルタ回路4 3 Cは、スイッチS 5 6 E及びS 5 7 Eによってオン／オフが切り替えられる。これにより、第1フィルタ回路4 1 A、第2フィルタ回路4 2 C及び第3フィルタ回路4 3 Cは、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第1フィルタ回路4 1 A、第2フィルタ回路4 2 C及び第3フィルタ回路4 3 Cは、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

[0304] 本変形例に係る第1フィルタ回路4 1 A、第2フィルタ回路4 2 C及び第3フィルタ回路4 3 Cは、スイッチS 5 6 E及びS 5 7 Eの開閉制御によって、以下の(i)～(iv)に示す4種類の帯域除去フィルタを実現することが

できる。

- [0305] (i) 第1電力増幅器2Aで高周波信号RF1が増幅される場合に、スイッチS56Eが閉じられ、スイッチS57Eが開かれることで、第1経路441に、第1フィルタ回路41Aが接続され、第2フィルタ回路42Cが接続されない。これにより、第1経路441において、第1フィルタ回路41Aが帯域除去フィルタとして機能し、第2フィルタ回路42Cが帯域除去フィルタとして機能しない。
- [0306] (ii) 第1電力増幅器2Aで高周波信号RF1が増幅される場合に、スイッチS56Eが開かれ、スイッチS57Eが閉じられることで、第1経路441に、第1フィルタ回路41Aが接続されず、第2フィルタ回路42Cが接続される。これにより、第1経路441において、第2フィルタ回路42Cが、帯域除去フィルタとして機能する。
- [0307] (iii) 第2電力増幅器2Bで高周波信号RF2が増幅される場合に、スイッチS56Eが開かれ、スイッチS57Eが閉じられることで、第2経路442に、第2フィルタ回路42Cが接続され、第3フィルタ回路43Cが接続されない。これにより、第2経路442において、第2フィルタ回路42Cが帯域除去フィルタとして機能する。
- [0308] (iv) 第2電力増幅器2Bで高周波信号RF2が増幅される場合に、スイッチS56Eが開かれ、スイッチS57Eが閉じられることで、第2経路442に、第2フィルタ回路42Cが接続されず、第3フィルタ回路43Cが接続される。これにより、第2経路442において、第3フィルタ回路43Cが帯域除去フィルタとして機能する。
- [0309] このようなスイッチS56E及びS57Eの開閉は、実施の形態2のスイッチS56Cと同様に、例えば、高周波信号の増幅に用いられる電力増幅器、高周波信号のチャネル帯域幅、高周波信号の周波数バンド、又は、それらの任意の組み合わせなどに基づいて制御することができる。
- [0310] 本変形例では、DPD回路71は、上記(i)～(iv)に応じて、DPDのための数式モデル及び／又はそのパラメータセットを切り替えることができ

る。本変形例において、第1電力増幅器2A及び第2電力増幅器2Bのオン／オフ状態と、第1フィルタ回路41A、第2フィルタ回路42C及び第3フィルタ回路43Cのオン／オフ状態と、DPDのための数式モデルに用いられるパラメータセットとの関係は、以下の表7のようにまとめられる。

[0311] [表7]

	第1電力増幅器	第2電力増幅器	第1フィルタ回路	第2フィルタ回路	第3フィルタ回路	DPD
(i)	ON	OFF	ON	OFF	—	第1数式モデル 第1パラメータセット
(ii)	ON	OFF	OFF	ON	—	第2数式モデル 第2パラメータセット
(iii)	OFF	ON	—	ON	OFF	第3数式モデル 第3パラメータセット
(iv)	OFF	ON	—	OFF	ON	第4数式モデル 第4パラメータセット

[0312] なお、表7において、第1数式モデル～第4数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第1パラメータセット～第4パラメータセットは、少なくとも部分的に互いに異なる。

[0313] [7. 2 効果など]

以上のように、本変形例に係る電力増幅システム7Aは、さらに、第3フィルタ回路43Cを含んでもよく、第1フィルタ回路41Aは、第1経路441及びグラウンドの間に切り替え可能に接続されるインダクタL51A及びキャパシタC51Aの直列回路を含んでもよく、第2フィルタ回路42Cは、第1経路441及び第2経路442とグラウンドとの間に切り替え可能に接続されるインダクタL51A及びL52C並びにキャパシタC51Aの直列回路を含んでもよく、第3フィルタ回路43Cは、インダクタL51A及びキャパシタC51Aと、出力スイッチ回路30及び第2電力増幅器2Bの間に接続されるインダクタL52Cと、を含んでもよく、電力増幅システム7Aは、さらに、第1経路441及び第1フィルタ回路41Aの間に接続されるスイッチS56Eと、第1経路441及び第2フィルタ回路42Cの間に接続されるスイッチS57Eと、を備えてもよい。

[0314] これによれば、第1フィルタ回路41A及び第2フィルタ回路42Cが第1経路441に切り替え可能に接続され、第2フィルタ回路42C及び第3フィルタ回路43Cが第2経路442に切り替え可能に接続される場合に、第1電力増幅器2A及び第2電力増幅器2Bにおける非線形歪みを低減することができる。

[0315] (実施の形態3)

次に、実施の形態3について説明する。本実施の形態では、トラック回路から3つの電力増幅器に電源電圧が供給される点が上記実施の形態1及び2と主として異なる。以下に、本実施の形態について、上記実施の形態1及び2と異なる点を中心に図面を参照しながら説明する。

[0316] [8. 1 通信装置6Bの回路構成]

本実施の形態に係る通信装置6Bの回路構成について図12を参照しながら説明する。図12は、本実施の形態に係る通信装置6Bの回路構成図である。

[0317] なお、図12は、例示的な回路構成であり、通信装置6Bは、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置6Bの説明は、限定的に解釈されるべきではない。

[0318] 図12に示すように、通信装置6Bは、トラック回路1Bと、第1電力増幅器2A～第3電力増幅器2Cと、RFIC3と、BBIC4と、アンテナ5A～5Cと、を備える。なお、電力増幅システム7Bには、トラック回路1Bと、第1電力増幅器2Aと、第2電力増幅器2Bと、第3電力増幅器2Cと、RFIC3と、が含まれる。

[0319] トラック回路1Bは、トラッキングモードに基づいて、複数の離散的電圧を電源電圧 V_{cc1} ～ V_{cc3} として第1電力増幅器2A～第3電力増幅器2Cに排他的に供給することができる。本実施の形態では、トラッキングモードとしては、DETモード及びAPTモードが用いられるが、これに限定されない。

[0320] 第1電力増幅器2Aは、RFIC3とアンテナ5Aとの間に接続される。

さらに、第1電力増幅器2Aは、トラック回路1Bに接続される。第1電力増幅器2Aは、トラック回路1Bから供給された電源電圧 V_{cc1} を用いて、RFIC3から供給される高周波信号RF1（第1入力信号の一例）を増幅することができる。

[0321] 第2電力増幅器2Bは、RFIC3とアンテナ5Bとの間に接続される。さらに、第2電力増幅器2Bは、トラック回路1Bに接続される。第2電力増幅器2Bは、トラック回路1Bから供給された電源電圧 V_{cc2} を用いて、RFIC3から供給される高周波信号RF2（第2入力信号の一例）を増幅することができる。

[0322] 第3電力増幅器2Cは、RFIC3とアンテナ5Cとの間に接続される。さらに、第3電力増幅器2Cは、トラック回路1Bに接続される。第3電力増幅器2Cは、トラック回路1Bから供給された電源電圧 V_{cc3} を用いて、RFIC3から供給される高周波信号RF3（第3入力信号の一例）を増幅することができる。

[0323] RFIC3は、高周波信号を処理する信号処理回路の一例である。RFIC3は、BBIC4からデジタルIQ信号を受けて、第1電力増幅器2Aに高周波信号RF1を供給することができる。さらに、RFIC3は、BBIC4からデジタルIQ信号を受けて、第2電力増幅器2Bに高周波信号RF2を供給することができる。さらに、RFIC3は、BBIC4からデジタルIQ信号を受けて、第3電力増幅器2Cに高周波信号RF3を供給することができる。RFIC3の内部構成については、実施の形態1と同様であるので、その説明を省略する。

[0324] BBIC4は、高周波信号RF1～RF3よりも低い周波数帯域を用いて信号処理するベースバンド信号処理回路である。BBIC4では、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のために音声信号を示すビット系列をデジタル変調してデジタルIQ信号を生成する。生成されたデジタルIQ信号は、RFIC3に供給される。なお、BBIC4は、通信装置6Bに含まなくてもよい。

[0325] アンテナ 5 A は、第 1 電力増幅器 2 A で増幅された高周波信号 R F 1 を通信装置 6 B の外部に送信する。アンテナ 5 B は、第 2 電力増幅器 2 B で増幅された高周波信号 R F 2 を通信装置 6 B の外部に送信する。アンテナ 5 C は、第 3 電力増幅器 2 C で増幅された高周波信号 R F 3 を通信装置 6 B の外部に送信する。なお、アンテナ 5 A、5 B、5 C、又は、それらの任意の組み合わせは、通信装置 6 B に含まれなくてもよい。

[0326] [8. 2 トラッカ回路 1 B の回路構成]

次に、トラッカ回路 1 B の回路構成について、図 1 2 を参照しながら説明する。トラッカ回路 1 B は、プリレギュレータ回路 1 0 と、スイッチトキャパシタ回路 2 0 と、出力スイッチ回路 3 0 と、第 1 フィルタ回路 4 1、第 2 フィルタ回路 4 2 及び第 3 フィルタ回路 4 3 と、スイッチ S 5 6 C 及び S 5 7 F と、デジタル制御回路 6 0 と、を備える。プリレギュレータ回路 1 0、スイッチトキャパシタ回路 2 0 及びデジタル制御回路 6 0 については、実施の形態 1 と同様であるので、その説明を省略する。

[0327] 出力スイッチ回路 3 0 は、スイッチトキャパシタ回路 2 0 で生成された複数の離散的電圧の少なくとも 1 つを選択的に第 1 電力増幅器 2 A ~ 第 3 電力増幅器 2 C に排他的に出力することができる。

[0328] 第 1 フィルタ回路 4 1、第 2 フィルタ回路 4 2 及び第 3 フィルタ回路 4 3 は、第 1 電力増幅器 2 A ~ 第 3 電力増幅器 2 C に供給される複数の離散的電圧からノイズを減衰させることができる。

[0329] スイッチ S 5 6 C 及び S 5 7 F は、それぞれ、第 1 スイッチ及び第 2 スイッチの一例であり、第 2 フィルタ回路 4 2 及び第 3 フィルタ回路 4 3 のオン／オフスイッチである。スイッチ S 5 6 C は、出力スイッチ回路 3 0 及び第 2 フィルタ回路 4 2 の間に接続され、スイッチ S 5 7 F は、出力スイッチ回路 3 0 及び第 3 フィルタ回路 4 3 の間に接続される。

[0330] [8. 2. 1 第 3 フィルタ回路 4 3 の回路構成]

次に、トラッカ回路 1 B に含まれる第 3 フィルタ回路 4 3 の回路構成について、図 1 3 を参照しながら説明する。図 1 3 は、本実施の形態に係るトラ

ッカ回路 1 B の回路構成図である。

[0331] なお、図 1 3 は、例示的な回路構成であり、トラッカ回路 1 B は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラッカ回路 1 B の説明は、限定的に解釈されるべきではない。

[0332] プリレギュレータ回路 1 0、スイッチトキャパシタ回路 2 0、出力スイッチ回路 3 0、第 1 フィルタ回路 4 1、第 2 フィルタ回路 4 2 及びデジタル制御回路 6 0 の回路構成については、実施の形態 1 又は 2 と同様であるので、その説明を省略する。

[0333] 第 3 フィルタ回路 4 3 は、第 1 経路 4 4 1 と、第 2 経路 4 4 2 と、出力スイッチ回路 3 0 及び第 2 電力増幅器 2 B の間を結ぶ第 3 経路 4 4 3（第 3 経路の一例）と、に切り替え可能に接続される。具体的には、第 3 フィルタ回路 4 3 は、スイッチ S 5 7 F を介して、出力スイッチ回路 3 0 及び第 3 電力増幅器 2 C の間に接続される。第 3 フィルタ回路 4 3 は、インダクタ L 5 3 及びキャパシタ C 5 3 の並列回路を含む。インダクタ L 5 3 及びキャパシタ C 5 3 の並列回路の一端は、スイッチ S 5 7 F を介して出力スイッチ回路 3 0 に接続され、インダクタ L 5 3 及びキャパシタ C 5 3 の並列回路の他端は、第 3 電力増幅器 2 C に接続される。なお、第 3 フィルタ回路 4 3 は、L C 並列回路に限定されない。

[0334] このように接続された第 3 フィルタ回路 4 3 は、スイッチ S 5 7 F によってオン／オフが切り替えられる。これにより、第 3 フィルタ回路 4 3 は、第 1 経路 4 4 1 ～第 3 経路 4 4 3 において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第 1 フィルタ回路 4 1、第 2 フィルタ回路 4 2 及び第 3 フィルタ回路 4 3 は、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

[0335] 本実施の形態に係る第 1 フィルタ回路 4 1、第 2 フィルタ回路 4 2 及び第 3 フィルタ回路 4 3 は、スイッチ S 5 6 C 及び S 5 7 F の開閉制御によって、以下の (i) ～ (viii) に示す 8 種類の帯域除去フィルタを実現することが

できる。

- [0336] (i) 第1電力増幅器2Aで高周波信号RF1が増幅される場合に、スイッチS56C及びS57Fが開かれることで、第1フィルタ回路41が第1経路441に接続され、第2フィルタ回路42及び第3フィルタ回路43が第1経路441に接続されない。これにより、第1経路441において、第1フィルタ回路41が帯域除去フィルタとして機能し、第2フィルタ回路42及び第3フィルタ回路43が帯域除去フィルタとして機能しない。
- [0337] (ii) 第1電力増幅器2Aで高周波信号RF1が増幅される場合に、スイッチS56Cが閉じられ、スイッチS57Fが開かれることで、第1フィルタ回路41及び第2フィルタ回路42が第1経路441に接続され、第3フィルタ回路43が第1経路441に接続されない。これにより、第1経路441において、第1フィルタ回路41及び第2フィルタ回路42が帯域除去フィルタとして機能し、第3フィルタ回路43が帯域除去フィルタとして機能しない。
- [0338] (iii) 第1電力増幅器2Aで高周波信号RF1が増幅される場合に、スイッチS56Cが開かれ、スイッチS57Fが閉じられることで、第1フィルタ回路41及び第3フィルタ回路43が第1経路441に接続され、第2フィルタ回路42が第1経路441に接続されない。これにより、第1経路441において、第1フィルタ回路41及び第3フィルタ回路43が帯域除去フィルタとして機能し、第2フィルタ回路42が帯域除去フィルタとして機能しない。
- [0339] (iv) 第1電力増幅器2Aで高周波信号RF1が増幅される場合に、スイッチS56C及びS57Fが閉じられることで、第1フィルタ回路41、第2フィルタ回路42及び第3フィルタ回路43が第1経路441に接続される。これにより、第1経路441において、第1フィルタ回路41、第2フィルタ回路42及び第3フィルタ回路43が帯域除去フィルタとして機能する。
- [0340] (v) 第2電力増幅器2Bで高周波信号RF2が増幅される場合に、スイッ

チS 5 6 Cが閉じられ、スイッチS 5 7 Fが開かれることで、第1フィルタ回路4 1及び第2フィルタ回路4 2が第2経路4 4 2に接続され、第3フィルタ回路4 3が第2経路4 4 2に接続されない。これにより、第2経路4 4 2において、第1フィルタ回路4 1及び第2フィルタ回路4 2が帯域除去フィルタとして機能し、第3フィルタ回路4 3が帯域除去フィルタとして機能しない。

[0341] (vi) 第2電力増幅器2 Bで高周波信号R F 2が増幅される場合に、スイッチS 5 6 C及びS 5 7 Fが閉じられることで、第1フィルタ回路4 1、第2フィルタ回路4 2及び第3フィルタ回路4 3が第2経路4 4 2に接続される。これにより、第2経路4 4 2において、第1フィルタ回路4 1、第2フィルタ回路4 2及び第3フィルタ回路4 3が帯域除去フィルタとして機能する。

[0342] (vii) 第3電力増幅器2 Cで高周波信号R F 3が増幅される場合に、スイッチS 5 6 Cが開かれ、スイッチS 5 7 Fが閉じられることで、第1フィルタ回路4 1及び第3フィルタ回路4 3が第3経路4 4 3に接続され、第2フィルタ回路4 2が第3経路4 4 3に接続されない。これにより、第3経路4 4 3において、第1フィルタ回路4 1及び第3フィルタ回路4 3が帯域除去フィルタとして機能し、第2フィルタ回路4 2が帯域除去フィルタとして機能しない。

[0343] (viii) 第3電力増幅器2 Cで高周波信号R F 3が増幅される場合に、スイッチS 5 6 C及びS 5 7 Fが閉じられることで、第1フィルタ回路4 1、第2フィルタ回路4 2及び第3フィルタ回路4 3が第3経路4 4 3に接続される。これにより、第3経路4 4 3において、第1フィルタ回路4 1、第2フィルタ回路4 2及び第3フィルタ回路4 3が帯域除去フィルタとして機能する。

[0344] このようなスイッチS 5 6 C及びS 5 7 Fの開閉は、実施の形態2のスイッチS 5 6 Cと同様に、例えば、高周波信号の増幅に用いられる電力増幅器、高周波信号のチャネル帯域幅、高周波信号の周波数バンド、又は、それら

の任意の組み合わせなどに基づいて制御することができる。

[0345] 本実施の形態に係るDPD回路71は、上記(i)～(viii)に応じて、DPDのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本実施の形態において、第1電力増幅器2A、第2電力増幅器2B及び第3電力増幅器2Cのオン／オフ状態と、第1フィルタ回路41、第2フィルタ回路42及び第3フィルタ回路43のオン／オフ状態と、DPDのための数式モデルに用いられるパラメータセットとの関係は、以下の表8のようにまとめられる。

[0346] [表8]

	第1 電力 増幅器	第2 電力 増幅器	第3 電力 増幅器	第1 フィルタ 回路	第2 フィルタ 回路	第3 フィルタ 回路	DPD
(i)	ON	OFF	OFF	ON	OFF	OFF	第1数式モデル 第1パラメータセット
(ii)	ON	OFF	OFF	ON	ON	OFF	第2数式モデル 第2パラメータセット
(iii)	ON	OFF	OFF	ON	OFF	ON	第3数式モデル 第3パラメータセット
(iv)	ON	OFF	OFF	ON	ON	ON	第4数式モデル 第4パラメータセット
(v)	OFF	ON	OFF	ON	ON	OFF	第5数式モデル 第5パラメータセット
(vi)	OFF	ON	OFF	ON	ON	ON	第6数式モデル 第6パラメータセット
(vii)	OFF	OFF	ON	ON	OFF	ON	第7数式モデル 第7パラメータセット
(viii)	OFF	OFF	ON	ON	ON	ON	第8数式モデル 第8パラメータセット

[0347] なお、表8において、第1数式モデル～第8数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第1パラメータセット～第8パラメータセットは、少なくとも部分的に互いに異なる。

[0348] なお、トラッカ回路1Bは、出力スイッチ回路30及び第1フィルタ回路41の間に接続される追加スイッチをさらに含んでもよい。この場合、第1フィルタ回路41、第2フィルタ回路42及び第3フィルタ回路43は、上記(i)～(viii)に加えて、以下の(ix)～(xii)の帯域除去フィルタを

実現することができる。

- [0349] (ix) 第2電力増幅器2Bで高周波信号RF2が増幅される場合に、追加スイッチ及びスイッチS57Fが開かれ、スイッチS56Cが閉じられることで、第1フィルタ回路41及び第3フィルタ回路43が第2経路442に接続されず、第2フィルタ回路42が第2経路442に接続される。これにより、第2経路442において、第1フィルタ回路41及び第3フィルタ回路43が帯域除去フィルタとして機能せず、第2フィルタ回路42が帯域除去フィルタとして機能する。
- [0350] (x) 第2電力増幅器2Bで高周波信号RF2が増幅される場合に、追加スイッチが開かれ、スイッチS56C及びS57Fが閉じられることで、第1フィルタ回路41が第2経路442に接続されず、第2フィルタ回路42及び第3フィルタ回路43が第2経路442に接続される。これにより、第2経路442において、第1フィルタ回路41が帯域除去フィルタとして機能せず、第2フィルタ回路42及び第3フィルタ回路43が帯域除去フィルタとして機能する。
- [0351] (xi) 第3電力増幅器2Cで高周波信号RF3が増幅される場合に、追加スイッチ及びスイッチS56Cが開かれ、スイッチS57Fが閉じられることで、第1フィルタ回路41及び第2フィルタ回路42が第3経路443に接続されず、第3フィルタ回路43が第3経路443に接続される。これにより、第3経路443において、第1フィルタ回路41及び第2フィルタ回路42が帯域除去フィルタとして機能せず、第3フィルタ回路43が帯域除去フィルタとして機能する。
- [0352] (xii) 第3電力増幅器2Cで高周波信号RF3が増幅される場合に、追加スイッチが開かれ、スイッチS56C及びS57Fが閉じられることで、第1フィルタ回路41が第3経路443に接続されず、第2フィルタ回路42及び第3フィルタ回路43が第3経路443に接続される。これにより、第3経路443において、第1フィルタ回路41が帯域除去フィルタとして機能せず、第2フィルタ回路42及び第3フィルタ回路43が帯域除去フィル

タとして機能する。

[0353] [8. 3 効果など]

以上のように、本実施の形態に係る電力増幅システム 7 B は、第 1 電力増幅器 2 A、第 2 電力増幅器 2 B 及び第 3 電力増幅器 2 C と、複数の離散的電圧の少なくとも 1 つを選択的に第 1 電力増幅器 2 A、第 2 電力増幅器 2 B 及び第 3 電力増幅器 2 C に出力するよう構成された出力スイッチ回路 3 0 と、出力スイッチ回路 3 0 及び第 1 電力増幅器 2 A の間を結ぶ第 1 経路 4 4 1、出力スイッチ回路 3 0 及び第 2 電力増幅器 2 B の間を結ぶ第 2 経路 4 4 2、並びに、出力スイッチ回路 3 0 及び第 3 電力増幅器 2 C の間を結ぶ第 3 経路 4 4 3 に接続される第 1 フィルタ回路 4 1 と、第 1 経路 4 4 1 に切り替え可能に接続され、かつ、第 2 経路 4 4 2 に切り替え可能に接続され、かつ、第 3 経路 4 4 3 に切り替え可能に接続される第 2 フィルタ回路 4 2 と、第 1 経路 4 4 1 に切り替え可能に接続され、かつ、第 2 経路 4 4 2 に切り替え可能に接続され、かつ、第 3 経路 4 4 3 に切り替え可能に接続される第 3 フィルタ回路 4 3 と、第 1 電力増幅器 2 A の第 1 入力信号、第 2 電力増幅器 2 B の第 2 入力信号及び第 3 電力増幅器 2 C の第 3 入力信号を予め歪ませるよう構成された D P D 回路と、を備え、D P D 回路は、第 1 電力増幅器 2 A が第 1 入力信号を増幅する場合に、(i) 第 2 フィルタ回路 4 2 及び第 3 フィルタ回路 4 3 が第 1 経路 4 4 1 に接続されないときに、第 1 数式モデルに第 1 パラメータセットを用いて第 1 入力信号を予め歪ませ、(ii) 第 2 フィルタ回路 4 2 が第 1 経路 4 4 1 に接続され、かつ、第 3 フィルタ回路 4 3 が第 1 経路 4 4 1 に接続されないときに、第 2 数式モデルに第 2 パラメータセットを用いて第 1 入力信号を予め歪ませ、(iii) 第 2 フィルタ回路 4 2 が第 1 経路 4 4 1 に接続されず、かつ、第 3 フィルタ回路 4 3 が第 1 経路 4 4 1 に接続されるときに、第 3 数式モデルに第 3 パラメータセットを用いて第 1 入力信号を予め歪ませ、(iv) 第 2 フィルタ回路 4 2 及び第 3 フィルタ回路 4 3 が第 1 経路 4 4 1 に接続されるときに、第 4 数式モデルに第 4 パラメータセットを用いて第 1 入力信号を予め歪ませ、第 2 電力増幅器 2 B が第 2 入力信号を

増幅する場合に、(v) 第2フィルタ回路42が第2経路442に接続され、かつ、第3フィルタ回路43が第2経路442に接続されないときに、第5数式モデルに第5パラメータセットを用いて第2入力信号を予め歪ませ、(vi) 第2フィルタ回路42及び第3フィルタ回路43が第2経路442に接続されるときに、第6数式モデルに第6パラメータセットを用いて第2入力信号を予め歪ませ、第3電力増幅器2Cが第3入力信号を増幅する場合に、(vii) 第2フィルタ回路42が第3経路443に接続されず、かつ、第3フィルタ回路43が第3経路443に接続されるときに、第7数式モデルに第7パラメータセットを用いて第3入力信号を予め歪ませ、(viii) 第2フィルタ回路42及び第3フィルタ回路43が第3経路443に接続されるときに、第8数式モデルに第8パラメータセットを用いて第3入力信号を予め歪ませ、第1パラメータセット～第8パラメータセットは、少なくとも部分的に互いに異なる。

[0354] これによれば、複数の離散的電圧を第1電力増幅器2Aに供給するための第1経路441に、第2フィルタ回路42が接続されるか否か、及び、第3フィルタ回路43が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第2フィルタ回路42及び第3フィルタ回路43の第1経路441への接続及び非接続によって線形性が変化する第1電力増幅器2Aに適した数式モデル及びパラメータセットを用いて第1電力増幅器2Aの入力信号を予め歪ませることができ、第1電力増幅器2Aにおける非線形歪みを低減することができる。また、本実施の形態によれば、複数の離散的電圧を第2電力増幅器2Bに供給するための第2経路442に、第3フィルタ回路43が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第3フィルタ回路43の第2経路442への接続及び非接続によって線形性が変化する第2電力増幅器2Bに適した数式モデル及びパラメータセットを用いて第2電力増幅器2Bの入力信号を予め歪ませることができ、第2電力増幅器2Bにおける非線形歪みを低減することができる。また、本実施の形態によれば

、複数の離散的電圧を第3電力増幅器2Cに供給するための第3経路443に、第2フィルタ回路42が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第2フィルタ回路42の第3経路443への接続及び非接続によって線形性が変化する第3電力増幅器2Cに適した数式モデル及びパラメータセットを用いて第3電力増幅器2Cの入力信号を予め歪ませることができ、第3電力増幅器2Cにおける非線形歪みを低減することができる。さらに、本実施の形態によれば、第1電力増幅器2A～第3電力増幅器2Cに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第1電力増幅器2A～第3電力増幅器2Cにそれぞれ適した数式モデル及びパラメータセットを用いて第1電力増幅器2A～第3電力増幅器2Cの入力信号を予め歪ませることができ、第1電力増幅器2A～第3電力増幅器2Cにおける非線形歪みを低減することができる。

[0355] また例えば、本実施の形態に係る電力増幅システム7Bにおいて、第1フィルタ回路41は、出力スイッチ回路30及び第1電力増幅器2Aの間に接続されてもよく、第2フィルタ回路42は、出力スイッチ回路30及び第2電力増幅器2Bの間に接続されてもよく、第3フィルタ回路43は、出力スイッチ回路30及び第3電力増幅器2Cの間に接続されてもよく、電力増幅システム7Bは、さらに、出力スイッチ回路30及び第2フィルタ回路42の間に接続されるスイッチS56Cと、出力スイッチ回路30及び第3フィルタ回路43の間に接続されるスイッチS57Fと、を備えてもよい。

[0356] これによれば、第1フィルタ回路41が第1経路441にシリーズ接続され、第2フィルタ回路42が第2経路442にシリーズ接続され、第3フィルタ回路43が第3経路443にシリーズ接続される場合に、第1電力増幅器2A～第3電力増幅器2Cにおける非線形歪みを低減することができる。

[0357] また、本実施の形態に係るDPD回路71は、第1電力増幅器2Aが第1入力信号を増幅する場合に、(i)第2フィルタ回路42及び第3フィルタ回路43が第1経路441に接続されないときに、第1数式モデルに第1パラ

メータセットを用いて第1入力信号を予め歪ませ、(ii)第2フィルタ回路42が第1経路441に接続され、かつ、第3フィルタ回路43が第1経路441に接続されないときに、第2数式モデルに第2パラメータセットを用いて第1入力信号を予め歪ませ、(iii)第2フィルタ回路42が第1経路441に接続されず、かつ、第3フィルタ回路43が第1経路441に接続されるときに、第3数式モデルに第3パラメータセットを用いて第1入力信号を予め歪ませ、(iv)第2フィルタ回路42及び第3フィルタ回路43が第1経路441に接続されるときに、第4数式モデルに第4パラメータセットを用いて第1入力信号を予め歪ませ、第2電力増幅器2Bが第2入力信号を増幅する場合に、(v)第2フィルタ回路42が第2経路442に接続され、かつ、第3フィルタ回路43が第2経路442に接続されないときに、第5数式モデルに第5パラメータセットを用いて第2入力信号を予め歪ませ、(vi)第2フィルタ回路42及び第3フィルタ回路43が第2経路442に接続されるときに、第6数式モデルに第6パラメータセットを用いて第2入力信号を予め歪ませ、第3電力増幅器2Cが第3入力信号を増幅する場合に、(vii)第2フィルタ回路42が第3経路443に接続されず、かつ、第3フィルタ回路43が第3経路443に接続されるときに、第7数式モデルに第7パラメータセットを用いて第3入力信号を予め歪ませ、(viii)第2フィルタ回路42及び第3フィルタ回路43が第3経路443に接続されるときに、第8数式モデルに第8パラメータセットを用いて第3入力信号を予め歪ませ、第1パラメータセット～第8パラメータセットは、少なくとも部分的に互いに異なる。

[0358] これによれば、複数の離散的電圧を第1電力増幅器2Aに供給するための第1経路441に、第2フィルタ回路42が接続されるか否か、及び、第3フィルタ回路43が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第2フィルタ回路42及び第3フィルタ回路43の第1経路441への接続及び非接続によって線形性が変化する第1電力増幅器2Aに適した数式モデル及びパラメータセットを用

いて第1電力増幅器2Aの入力信号を予め歪ませることができ、第1電力増幅器2Aにおける非線形歪みを低減することができる。また、本実施の形態によれば、複数の離散的電圧を第2電力増幅器2Bに供給するための第2経路442に、第3フィルタ回路43が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第3フィルタ回路43の第2経路442への接続及び非接続によって線形性が変化する第2電力増幅器2Bに適した数式モデル及びパラメータセットを用いて第2電力増幅器2Bの入力信号を予め歪ませることができ、第2電力増幅器2Bにおける非線形歪みを低減することができる。また、本実施の形態によれば、複数の離散的電圧を第3電力増幅器2Cに供給するための第3経路443に、第2フィルタ回路42が接続されるか否かに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第2フィルタ回路42の第3経路443への接続及び非接続によって線形性が変化する第3電力増幅器2Cに適した数式モデル及びパラメータセットを用いて第3電力増幅器2Cの入力信号を予め歪ませることができ、第3電力増幅器2Cにおける非線形歪みを低減することができる。さらに、本実施の形態によれば、第1電力増幅器2A～第3電力増幅器2Cに応じて、数式モデル及び／又はパラメータセットが切り替えられる。したがって、第1電力増幅器2A～第3電力増幅器2Cにそれぞれ適した数式モデル及びパラメータセットを用いて第1電力増幅器2A～第3電力増幅器2Cの入力信号を予め歪ませることができ、第1電力増幅器2A～第3電力増幅器2Cにおける非線形歪みを低減することができる。

[0359] (実施の形態3の変形例1)

次に、上記実施の形態3の変形例1について説明する。本変形例では、第1フィルタ回路、第2フィルタ回路及び第3フィルタ回路の構成が、上記実施の形態3と主として異なる。以下に、本変形例について、上記実施の形態3及び上記実施の形態2の変形例1と異なる点を中心に図面を参照しながら説明する。

[0360] なお、本変形例に係る通信装置 6 B の回路構成については、トラック回路 1 B の一部を除いて、実施の形態 2 の変形例 1 及び実施の形態 3 と同様であるので、図示及び説明を適宜省略する。

[0361] [9. 1 トラック回路 1 B の回路構成]

本変形例に係るトラック回路 1 B の回路構成について図 1 4 を参照しながら説明する。図 1 4 は、本変形例に係るトラック回路 1 B の部分回路構成図である。

[0362] なお、図 1 4 は、例示的な回路構成であり、トラック回路 1 B は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるトラック回路 1 B の説明は、限定的に解釈されるべきではない。

[0363] 本変形例に係るトラック回路 1 B は、実施の形態 3 の第 1 フィルタ回路 4 1、第 2 フィルタ回路 4 2、第 3 フィルタ回路 4 3、並びに、スイッチ S 5 6 C 及び S 5 7 F の代わりに、第 1 フィルタ回路 4 1 A と、第 2 フィルタ回路 4 2 A と、第 3 フィルタ回路 4 3 A と、スイッチ S 5 6 D 及び S 5 7 G と、を備える。

[0364] 第 3 フィルタ回路 4 3 A は、第 1 経路 4 4 1 ～第 3 経路 4 4 3 に切り替え可能に接続される。具体的には、第 3 フィルタ回路 4 3 A は、スイッチ S 5 7 G を介して、第 1 経路 4 4 1 ～第 3 経路 4 4 3 とグラウンドとの間に接続される。第 3 フィルタ回路 4 3 A は、インダクタ L 5 3 A 及びキャパシタ C 5 3 A の直列回路を含む。インダクタ L 5 3 A 及びキャパシタ C 5 3 A の直列回路の一端は、スイッチ S 5 7 G を介して第 1 経路 4 4 1 ～第 3 経路 4 4 3 に接続され、インダクタ L 5 3 A 及びキャパシタ C 5 3 A の直列回路の他端は、グラウンドに接続される。なお、第 3 フィルタ回路 4 3 A は、L C 直列回路に限定されない。

[0365] スイッチ S 5 7 G は、第 2 スイッチの一例であり、第 3 フィルタ回路 4 3 A のオン／オフスイッチである。スイッチ S 5 7 G は、第 3 経路 4 4 3 及び第 3 フィルタ回路 4 3 A の間に接続される。

[0366] このように接続された第3フィルタ回路43Aは、スイッチS57Gによってオン／オフが切り替えられる。これにより、第3フィルタ回路43Aは、第1経路441～第3経路443において、複数の離散的電圧からノイズを除去するための帯域除去フィルタの減衰帯域を変化させることができる。つまり、第1フィルタ回路41A、第2フィルタ回路42A及び第3フィルタ回路43Aは、複数の減衰帯域を切り替え可能な可変フィルタ回路として機能する。

[0367] 本変形例に係る第1フィルタ回路41A、第2フィルタ回路42A及び第3フィルタ回路43Aは、スイッチS56D及びS57Gの開閉制御によって、以下の(i)～(xii)に示す12種類の帯域除去フィルタを実現することができる。

[0368] (i) 第1電力増幅器2Aで高周波信号RF1が増幅される場合に、スイッチS56D及びS57Gが開かれることで、第1フィルタ回路41Aが第1経路441に接続され、第2フィルタ回路42A及び第3フィルタ回路43Aが第1経路441に接続されない。これにより、第1経路441において、第1フィルタ回路41Aが帯域除去フィルタとして機能し、第2フィルタ回路42A及び第3フィルタ回路43Aが帯域除去フィルタとして機能しない。

[0369] (ii) 第1電力増幅器2Aで高周波信号RF1が増幅される場合に、スイッチS56Dが閉じられ、スイッチS57Gが開かれることで、第1フィルタ回路41A及び第2フィルタ回路42Aが第1経路441に接続され、第3フィルタ回路43Aが第1経路441に接続されない。これにより、第1経路441において、第1フィルタ回路41A及び第2フィルタ回路42Aが帯域除去フィルタとして機能し、第3フィルタ回路43Aが帯域除去フィルタとして機能しない。

[0370] (iii) 第1電力増幅器2Aで高周波信号RF1が増幅される場合に、スイッチS56Dが開かれ、スイッチS57Gが閉じられることで、第1フィルタ回路41A及び第3フィルタ回路43Aが第1経路441に接続され、第

2 フィルタ回路 4 2 A が第 1 経路 4 4 1 に接続されない。これにより、第 1 経路 4 4 1 において、第 1 フィルタ回路 4 1 A 及び第 3 フィルタ回路 4 3 A が帯域除去フィルタとして機能し、第 2 フィルタ回路 4 2 A が帯域除去フィルタとして機能しない。

[0371] (iv) 第 1 電力増幅器 2 A で高周波信号 R F 1 が増幅される場合に、スイッチ S 5 6 D 及び S 5 7 G が閉じられることで、第 1 フィルタ回路 4 1 A、第 2 フィルタ回路 4 2 A 及び第 3 フィルタ回路 4 3 A が第 1 経路 4 4 1 に接続される。これにより、第 1 経路 4 4 1 において、第 1 フィルタ回路 4 1 A、第 2 フィルタ回路 4 2 A 及び第 3 フィルタ回路 4 3 A が帯域除去フィルタとして機能する。

[0372] (v) 第 2 電力増幅器 2 B で高周波信号 R F 2 が増幅される場合に、スイッチ S 5 6 D が閉じられ、スイッチ S 5 7 G が開かれることで、第 1 フィルタ回路 4 1 A 及び第 2 フィルタ回路 4 2 A が第 2 経路 4 4 2 に接続され、第 3 フィルタ回路 4 3 A が第 2 経路 4 4 2 に接続されない。これにより、第 2 経路 4 4 2 において、第 1 フィルタ回路 4 1 A 及び第 2 フィルタ回路 4 2 A が帯域除去フィルタとして機能し、第 3 フィルタ回路 4 3 A が帯域除去フィルタとして機能しない。

[0373] (vi) 第 2 電力増幅器 2 B で高周波信号 R F 2 が増幅される場合に、スイッチ S 5 6 D 及び S 5 7 G が閉じられることで、第 1 フィルタ回路 4 1 A、第 2 フィルタ回路 4 2 A 及び第 3 フィルタ回路 4 3 A が第 2 経路 4 4 2 に接続される。これにより、第 2 経路 4 4 2 において、第 1 フィルタ回路 4 1 A、第 2 フィルタ回路 4 2 A 及び第 3 フィルタ回路 4 3 A が帯域除去フィルタとして機能する。

[0374] (vii) 第 3 電力増幅器 2 C で高周波信号 R F 3 が増幅される場合に、スイッチ S 5 6 D が開かれ、スイッチ S 5 7 G が閉じられることで、第 1 フィルタ回路 4 1 A 及び第 3 フィルタ回路 4 3 A が第 3 経路 4 4 3 に接続され、第 2 フィルタ回路 4 2 A が第 3 経路 4 4 3 に接続されない。これにより、第 3 経路 4 4 3 において、第 1 フィルタ回路 4 1 A 及び第 3 フィルタ回路 4 3 A

が帯域除去フィルタとして機能し、第2フィルタ回路42Aが帯域除去フィルタとして機能しない。

[0375] (viii) 第3電力増幅器2Cで高周波信号RF3が増幅される場合に、スイッチS56D及びS57Gが閉じられることで、第1フィルタ回路41A、第2フィルタ回路42A及び第3フィルタ回路43Aが第3経路443に接続される。これにより、第3経路443において、第1フィルタ回路41A、第2フィルタ回路42A及び第3フィルタ回路43Aが帯域除去フィルタとして機能する。

[0376] (ix) 第2電力増幅器2Bで高周波信号RF2が増幅される場合に、スイッチS56D及びS57Gが開かれることで、第1フィルタ回路41Aが第2経路442に接続され、第2フィルタ回路42A及び第3フィルタ回路43Aが第2経路442に接続されない。これにより、第2経路442において、第1フィルタ回路41Aが帯域除去フィルタとして機能し、第2フィルタ回路42A及び第3フィルタ回路43Aが帯域除去フィルタとして機能しない。

[0377] (x) 第2電力増幅器2Bで高周波信号RF2が増幅される場合に、スイッチS56Dが開かれ、スイッチS57Gが閉じられることで、第1フィルタ回路41A及び第3フィルタ回路43Aが第2経路442に接続され、第2フィルタ回路42Aが第2経路442に接続されない。これにより、第2経路442において、第1フィルタ回路41A及び第3フィルタ回路43Aが帯域除去フィルタとして機能し、第2フィルタ回路42Aが帯域除去フィルタとして機能しない。

[0378] (xi) 第3電力増幅器2Cで高周波信号RF3が増幅される場合に、スイッチS56D及びS57Gが開かれることで、第1フィルタ回路41Aが第3経路443に接続され、第2フィルタ回路42A及び第3フィルタ回路43Aが第3経路443に接続されない。これにより、第3経路443において、第1フィルタ回路41Aが帯域除去フィルタとして機能し、第2フィルタ回路42A及び第3フィルタ回路43Aが帯域除去フィルタとして機能し

ない。

[0379] (xii) 第3電力増幅器2Cで高周波信号RF3が増幅される場合に、スイッチS56Dが閉じられ、スイッチS57Gが開かれることで、第1フィルタ回路41A及び第2フィルタ回路42Aが第3経路443に接続され、第3フィルタ回路43Aが第3経路443に接続されない。これにより、第3経路443において、第1フィルタ回路41A及び第2フィルタ回路42Aが帯域除去フィルタとして機能し、第3フィルタ回路43Aが帯域除去フィルタとして機能しない。

[0380] このようなスイッチS56D及びS57Gの開閉は、実施の形態3のスイッチS56C及びS57Fと同様に、例えば、高周波信号の増幅に用いられる電力増幅器、高周波信号のチャネル帯域幅、高周波信号の周波数バンド、又は、それらの任意の組み合わせなどに基づいて制御することができる。

[0381] 本変形例に係るDPD回路71は、上記(i)～(xii)に応じて、DPDのための数式モデル及び／又はそのパラメータセットを切り替えることができる。本変形例において、第1電力増幅器2A、第2電力増幅器2B及び第3電力増幅器2Cのオン／オフ状態と、第1フィルタ回路41A、第2フィルタ回路42A及び第3フィルタ回路43Aのオン／オフ状態と、DPDのための数式モデルに用いられるパラメータセットとの関係は、以下の表9のようにまとめられる。

[0382]

[表9]

	第1 電力 増幅器	第2 電力 増幅器	第3 電力 増幅器	第1 フィルタ 回路	第2 フィルタ 回路	第3 フィルタ 回路	DPD
(i)	ON	OFF	OFF	ON	OFF	OFF	第1数式モデル 第1パラメータセット
(ii)	ON	OFF	OFF	ON	ON	OFF	第2数式モデル 第2パラメータセット
(iii)	ON	OFF	OFF	ON	OFF	ON	第3数式モデル 第3パラメータセット
(iv)	ON	OFF	OFF	ON	ON	ON	第4数式モデル 第4パラメータセット
(v)	OFF	ON	OFF	ON	ON	OFF	第5数式モデル 第5パラメータセット
(vi)	OFF	ON	OFF	ON	ON	ON	第6数式モデル 第6パラメータセット
(vii)	OFF	OFF	ON	ON	OFF	ON	第7数式モデル 第7パラメータセット
(viii)	OFF	OFF	ON	ON	ON	ON	第8数式モデル 第8パラメータセット
(ix)	OFF	ON	OFF	ON	OFF	OFF	第9数式モデル 第9パラメータセット
(x)	OFF	ON	OFF	ON	OFF	ON	第10数式モデル 第10パラメータセット
(xi)	OFF	OFF	ON	ON	OFF	OFF	第11数式モデル 第11パラメータセット
(xii)	OFF	OFF	ON	ON	ON	OFF	第12数式モデル 第12パラメータセット

[0383] なお、表9において、第1数式モデル～第12数式モデルは、互いに異なってもよく、任意の組み合わせで同じであってもよい。また、第1パラメータセット～第12パラメータセットは、少なくとも部分的に互いに異なる。

[0384] [9.2 効果など]

以上のように、本変形例に係る電力増幅システム7Bにおいて、第1フィルタ回路41Aは、第1経路441及びグラウンドの間に接続されてもよく、第2フィルタ回路42Aは、第2経路442及びグラウンドの間に接続されてもよく、第3フィルタ回路43Aは、第3経路443及びグラウンドの間に接続されてもよく、電力増幅システム7Bは、さらに、第2経路442及び第2フィルタ回路42Aの間に接続されるスイッチS56Dと、第3経路443及び第3フィルタ回路43Aの間に接続されるスイッチS57Gと、を備

えてもよい。

[0385] これによれば、第1フィルタ回路41A～第3フィルタ回路43Aが第1経路441～第3経路443にシャント接続される場合に、第1電力増幅器2A～第3電力増幅器2Cにおける非線形歪みを低減することができる。

[0386] (他の実施の形態)

以上、本発明に係る電力増幅システム及びDPD方法について、実施の形態及びその変形例に基づいて説明したが、本発明に係る電力増幅システム及びDPD方法は、上記実施の形態及びその変形例に限定されるものではない。上記実施の形態及びその変形例における任意の構成要素を組み合わせることで実現される別の実施の形態や、上記実施の形態及びその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記電力増幅システムを内蔵した各種機器も本発明に含まれる。

[0387] 例えば、上記実施の形態に係る各種回路の回路構成において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されてもよい。例えば、DAC72と直交変調器73との間にフィルタが挿入されてもよい。また例えば、電力増幅器2とアンテナ5との間にフィルタが挿入されてもよい。

[0388] なお、上記実施の形態では、スイッチトキャパシタ回路から複数の離散的電圧が出力スイッチ回路に供給されていたが、これに限定されない。例えば、複数のDCDCコンバータから複数の電圧がそれぞれ供給されてもよい。なお、複数の離散的電圧の電圧レベルが等間隔である場合には、スイッチトキャパシタ回路が用いられることが好ましく、トラックモジュールの小型化に効果的である。

[0389] なお、上記実施の形態では、4つの離散的電圧が電力増幅器に供給されていたが、離散的電圧の数は4つに限定されない。例えば、複数の離散的電圧に、少なくとも、最大出力電力に対応する電圧と、最も発生頻度が高い出力電力に対応する電圧とが含まれれば、電力付加効率の改善を実現することができる。

産業上の利用可能性

[0390] 本発明は、高周波信号を増幅する電力増幅システムとして、携帯電話などの通信機器に広く利用できる。

符号の説明

[0391] 1、1 A、1 B トラッカ回路
2 電力増幅器
2 A 第1電力増幅器
2 B 第2電力増幅器
2 C 第3電力増幅器
3 R F I C
4 B B I C
5、5 A、5 B、5 C アンテナ
6、6 A、6 B 通信装置
7、7 A、7 B 電力増幅システム
1 0 プリレギュレータ回路
2 0 スイッチトキャパシタ回路
3 0 出力スイッチ回路
4 1、4 1 A 第1フィルタ回路
4 2、4 2 A、4 2 B、4 2 C 第2フィルタ回路
4 3、4 3 A、4 3 C 第3フィルタ回路
4 4 経路
6 0 デジタル制御回路
6 1 第1コントローラ
6 2 第2コントローラ
7 1 D P D回路
7 2 D A C
7 3 直交変調器
4 4 1 第1経路

4 4 2 第2経路

4 4 3 第3経路

請求の範囲

[請求項1]

第1電力増幅器と、

複数の離散的電圧の少なくとも1つを選択的に前記第1電力増幅器に出力するよう構成された出力スイッチ回路と、

前記出力スイッチ回路及び前記第1電力増幅器の間を結ぶ第1経路に切り替え可能に接続されるフィルタ回路と、

前記第1電力増幅器の第1入力信号を予め歪ませるよう構成されたデジタルプリディストーション回路と、を備え、

前記デジタルプリディストーション回路は、

(i) 前記フィルタ回路が前記第1経路に接続されない場合に、第1数式モデルに第1パラメータセットを用いて前記第1入力信号を予め歪ませ、

(ii) 前記フィルタ回路が前記第1経路に接続される場合に、第2数式モデルに第2パラメータセットを用いて前記第1入力信号を予め歪ませ、

前記第1パラメータセット及び前記第2パラメータセットは、少なくとも部分的に互いに異なる、

電力増幅システム。

[請求項2]

前記フィルタ回路は、第2フィルタ回路であり、

前記電力増幅システムは、さらに、前記第1経路に切り替え可能に接続される第1フィルタ回路を備え、

前記デジタルプリディストーション回路は、

(i) 前記第1フィルタ回路が前記第1経路に接続され、かつ、前記第2フィルタ回路が前記第1経路に接続されない場合に、前記第1数式モデルに前記第1パラメータセットを用いて前記第1入力信号を予め歪ませ、

(ii) 前記第1フィルタ回路が前記第1経路に接続され、かつ、前記第2フィルタ回路が前記第1経路に接続される場合に、前記第2数

式モデルに前記第2パラメータセットを用いて前記第1入力信号を予め歪ませ、

(iii) 前記第1フィルタ回路が前記第1経路に接続されず、かつ、前記第2フィルタ回路が前記第1経路に接続される場合に、第3数式モデルに第3パラメータセットを用いて前記第1入力信号を予め歪ませ、

前記第1パラメータセット～前記第3パラメータセットは、少なくとも部分的に互いに異なる、

請求項1に記載の電力増幅システム。

[請求項3] 前記第1フィルタ回路は、前記出力スイッチ回路及び前記第1電力増幅器の間に接続され、

前記第2フィルタ回路は、前記出力スイッチ回路及び前記第1電力増幅器の間に、前記第1フィルタ回路と並列に接続され、

前記電力増幅システムは、さらに、

前記出力スイッチ回路及び前記第1フィルタ回路の間に接続される第1スイッチと、

前記出力スイッチ回路及び前記第2フィルタ回路の間に接続される第2スイッチと、を備える、

請求項2に記載の電力増幅システム。

[請求項4] 前記第1フィルタ回路は、前記第1経路及びグランドの間に接続され、

前記第2フィルタ回路は、前記第1経路及びグランドの間に、前記第1フィルタ回路と並列に接続され、

前記電力増幅システムは、さらに、

前記第1経路及び前記第1フィルタ回路の間に接続される第1スイッチと、

前記第1経路及び前記第2フィルタ回路の間に接続される第2スイッチと、を備える、

請求項 2 に記載の電力増幅システム。

[請求項5]

前記フィルタ回路は、第 2 フィルタ回路であり、

前記電力増幅システムは、さらに、

前記第 1 経路に接続される第 1 フィルタ回路と、

第 2 電力増幅器と、を備え、

前記出力スイッチ回路は、さらに、前記複数の離散的電圧の少なくとも 1 つを選択的に前記第 2 電力増幅器に出力するよう構成され、

前記第 1 フィルタ回路は、さらに、前記出力スイッチ回路及び前記第 2 電力増幅器の間を結ぶ第 2 経路に接続され、

前記第 2 フィルタ回路は、さらに、前記第 2 経路に切り替え可能に接続され、

前記デジタルプリディストーション回路は、

前記第 1 電力増幅器が前記第 1 入力信号を増幅する場合に、

(i) 前記第 2 フィルタ回路が前記第 1 経路に接続されないときに、前記第 1 数式モデルに前記第 1 パラメータセットを用いて前記第 1 入力信号を予め歪ませ、

(ii) 前記第 2 フィルタ回路が前記第 1 経路に接続されるときに、前記第 2 数式モデルに前記第 2 パラメータセットを用いて前記第 1 入力信号を予め歪ませ、

前記第 2 電力増幅器が第 2 入力信号を増幅する場合に、

(iii) 前記第 2 フィルタ回路が前記第 2 経路に接続されるときに、第 3 数式モデルに第 3 パラメータセットを用いて前記第 2 入力信号を予め歪ませ、

前記第 1 パラメータセット～前記第 3 パラメータセットは、少なくとも部分的に互いに異なる、

請求項 1 に記載の電力増幅システム。

[請求項6]

前記第 1 フィルタ回路は、前記出力スイッチ回路及び前記第 1 電力増幅器の間に接続され、

前記第 2 フィルタ回路は、前記出力スイッチ回路及び前記第 2 電力増幅器の間に接続され、

前記電力増幅システムは、さらに、前記出力スイッチ回路及び前記第 2 フィルタ回路の間に接続される第 1 スwitchを備える、

請求項 5 に記載の電力増幅システム。

[請求項 7] 前記第 1 フィルタ回路は、前記第 1 経路及びグランドの間に接続され、

前記第 2 フィルタ回路は、前記第 2 経路及びグランドの間に接続され、

前記電力増幅システムは、さらに、前記第 2 経路及び前記第 2 フィルタ回路の間に接続される第 1 スwitchを備える、

請求項 5 に記載の電力増幅システム。

[請求項 8] 前記フィルタ回路は、第 2 フィルタ回路であり、

前記電力増幅システムは、さらに、

前記第 1 経路に接続される第 1 フィルタ回路と、

第 2 電力増幅器及び第 3 電力増幅器と、

前記第 1 経路に切り替え可能に接続され、かつ、前記出力スイッチ回路及び前記第 2 電力増幅器の間を結ぶ第 2 経路に切り替え可能に接続され、かつ、前記出力スイッチ回路及び前記第 3 電力増幅器の間を結ぶ第 3 経路に切り替え可能に接続される第 3 フィルタ回路と、を備え、

前記出力スイッチ回路は、さらに、前記複数の離散的電圧の少なくとも 1 つを選択的に前記第 2 電力増幅器及び前記第 3 電力増幅器に出力するよう構成され、

前記第 1 フィルタ回路は、さらに、前記第 2 経路及び前記第 3 経路に接続され、

前記第 2 フィルタ回路は、さらに、前記第 2 経路に切り替え可能に接続され、かつ、前記第 3 経路に切り替え可能に接続され、

前記デジタルプリディストーション回路は、

前記第1電力増幅器が前記第1入力信号を増幅する場合に、

(i) 前記第2フィルタ回路及び前記第3フィルタ回路が前記第1経路に接続されないときに、前記第1数式モデルに前記第1パラメータセットを用いて前記第1入力信号を予め歪ませ、

(ii) 前記第2フィルタ回路が前記第1経路に接続され、かつ、前記第3フィルタ回路が前記第1経路に接続されないときに、前記第2数式モデルに前記第2パラメータセットを用いて前記第1入力信号を予め歪ませ、

(iii) 前記第2フィルタ回路が前記第1経路に接続されず、かつ、前記第3フィルタ回路が前記第1経路に接続されるときに、第3数式モデルに第3パラメータセットを用いて前記第1入力信号を予め歪ませ、

(iv) 前記第2フィルタ回路及び前記第3フィルタ回路が前記第1経路に接続されるときに、第4数式モデルに第4パラメータセットを用いて前記第1入力信号を予め歪ませ、

前記第2電力増幅器が第2入力信号を増幅する場合に、

(v) 前記第2フィルタ回路が前記第2経路に接続され、かつ、前記第3フィルタ回路が前記第2経路に接続されないときに、第5数式モデルに第5パラメータセットを用いて前記第2入力信号を予め歪ませ、

(vi) 前記第2フィルタ回路及び前記第3フィルタ回路が前記第2経路に接続されるときに、第6数式モデルに第6パラメータセットを用いて前記第2入力信号を予め歪ませ、

前記第3電力増幅器が第3入力信号を増幅する場合に、

(vii) 前記第2フィルタ回路が前記第3経路に接続されず、かつ、前記第3フィルタ回路が前記第3経路に接続されるときに、第7数式モデルに第7パラメータセットを用いて前記第3入力信号を予め歪

ませ、

(viii) 前記第2フィルタ回路及び前記第3フィルタ回路が前記第3経路に接続されるときに、第8数式モデルに第8パラメータセットを用いて前記第3入力信号を予め歪ませ、

前記第1パラメータセット～前記第8パラメータセットは、少なくとも部分的に互いに異なる、

請求項1に記載の電力増幅システム。

[請求項9] 前記第1フィルタ回路は、前記出力スイッチ回路及び前記第1電力増幅器の間に接続され、

前記第2フィルタ回路は、前記出力スイッチ回路及び前記第2電力増幅器の間に接続され、

前記第3フィルタ回路は、前記出力スイッチ回路及び前記第3電力増幅器の間に接続され、

前記電力増幅システムは、さらに、

前記出力スイッチ回路及び前記第2フィルタ回路の間に接続される第1スイッチと、

前記出力スイッチ回路及び前記第3フィルタ回路の間に接続される第2スイッチと、を備える、

請求項8に記載の電力増幅システム。

[請求項10] 前記第1フィルタ回路は、前記第1経路及びグラウンドの間に接続され、

前記第2フィルタ回路は、前記第2経路及びグラウンドの間に接続され、

前記第3フィルタ回路は、前記第3経路及びグラウンドの間に接続され、

前記電力増幅システムは、さらに、

前記第2経路及び前記第2フィルタ回路の間に接続される第1スイッチと、

前記第 3 経路及び前記第 3 フィルタ回路の間に接続される第 2 スイッチと、を備える、

請求項 8 に記載の電力増幅システム。

[請求項 11] 前記フィルタ回路は、前記出力スイッチ回路及び前記第 1 電力増幅器の間に接続され、

前記電力増幅システムは、さらに、

前記出力スイッチ回路及び前記フィルタ回路の間に接続される第 1 スイッチと、

前記出力スイッチ回路及び前記第 1 電力増幅器の間に前記フィルタ回路を介さずに接続される第 2 スイッチと、を備える、

請求項 1 に記載の電力増幅システム。

[請求項 12] 複数の離散的電圧の少なくとも 1 つを選択的に電力増幅器に供給する出力スイッチ回路と前記電力増幅器との間に接続される可変フィルタ回路の減衰帯域に基づいて、デジタルプリディストーションのための数式モデル及びパラメータセットを決定し、

決定された前記数式モデルに決定された前記パラメータセットを用いて、前記電力増幅器の入力信号を予め歪ませる、

デジタルプリディストーション方法。

[請求項 13] 前記数式モデル及び前記パラメータセットの決定において、前記可変フィルタ回路の減衰帯域が閾値帯域よりも広い場合に、第 1 パラメータセットを決定し、

前記可変フィルタ回路の減衰帯域が前記閾値帯域よりも広くない場合に、前記第 1 パラメータセットよりもパラメータ数が少ない第 2 パラメータセットを決定する、

請求項 1 2 に記載のデジタルプリディストーション方法。

[請求項 14] (i) 複数の離散的電圧の少なくとも 1 つを第 1 電力増幅器に選択的に供給するための第 1 経路に切り替え可能に接続されるフィルタ回路が前記第 1 経路に接続されない場合に、第 1 数式モデルに第 1 パラ

メータセットを用いて前記第1電力増幅器の第1入力信号を予め歪ませ、

(ii) 前記フィルタ回路が前記第1経路に接続される場合に、第2数式モデルに第2パラメータセットを用いて前記第1入力信号を予め歪ませ、

前記第1パラメータセット及び前記第2パラメータセットは、少なくとも部分的に互いに異なる、

デジタルプリディストーション回路。

[請求項15]

前記フィルタ回路は、第2フィルタ回路であり、

前記デジタルプリディストーション回路は、

(i) 前記第1経路に切り替え可能に接続される第1フィルタ回路が前記第1経路に接続され、かつ、前記第2フィルタ回路が前記第1経路に接続されない場合に、前記第1数式モデルに前記第1パラメータセットを用いて前記第1入力信号を予め歪ませ、

(ii) 前記第1フィルタ回路が前記第1経路に接続され、かつ、前記第2フィルタ回路が前記第1経路に接続される場合に、前記第2数式モデルに前記第2パラメータセットを用いて前記第1入力信号を予め歪ませ、

(iii) 前記第1フィルタ回路が前記第1経路に接続されず、かつ、前記第2フィルタ回路が前記第1経路に接続される場合に、第3数式モデルに第3パラメータセットを用いて前記第1入力信号を予め歪ませ、

前記第1パラメータセット～前記第3パラメータセットは、少なくとも部分的に互いに異なる、

請求項14に記載のデジタルプリディストーション回路。

[請求項16]

前記フィルタ回路は、第2フィルタ回路であり、

前記第2フィルタ回路は、さらに、前記複数の離散的電圧の少なくとも1つを第2電力増幅器に選択的に供給するための第2経路に切り

替え可能に接続され、

第1フィルタ回路は、前記第1経路及び前記第2経路に接続され、

前記デジタルプリディストーション回路は、

前記第1電力増幅器が前記第1入力信号を増幅する場合に、

(i) 前記第2フィルタ回路が前記第1経路に接続されないときに、前記第1数式モデルに前記第1パラメータセットを用いて前記第1入力信号を予め歪ませ、

(ii) 前記第2フィルタ回路が前記第1経路に接続されるときに、前記第2数式モデルに前記第2パラメータセットを用いて前記第1入力信号を予め歪ませ、

前記第2電力増幅器が第2入力信号を増幅する場合に、

(iii) 前記第2フィルタ回路が前記第2経路に接続されるときに、第3数式モデルに第3パラメータセットを用いて前記第2入力信号を予め歪ませ、

前記第1パラメータセット～前記第3パラメータセットは、少なくとも部分的に互いに異なる、

請求項14に記載のデジタルプリディストーション回路。

[請求項17]

前記フィルタ回路は、第2フィルタ回路であり、

前記第2フィルタ回路は、さらに、前記複数の離散的電圧の少なくとも1つを第2電力増幅器に選択的に供給するための第2経路に切り替え可能に接続され、かつ、前記複数の離散的電圧の少なくとも1つを第3電力増幅器に選択的に供給するための第3経路に切り替え可能に接続され、

第1フィルタ回路は、前記第1経路、前記第2経路及び前記第3経路に接続され、

第3フィルタ回路は、前記第1経路に切り替え可能に接続され、かつ、前記第2経路に切り替え可能に接続され、かつ、前記第3経路に切り替え可能に接続され、

前記デジタルプリディストーション回路は、

前記第1電力増幅器が前記第1入力信号を増幅する場合に、

(i) 前記第2フィルタ回路及び前記第3フィルタ回路が前記第1経路に接続されないときに、前記第1数式モデルに前記第1パラメータセットを用いて前記第1入力信号を予め歪ませ、

(ii) 前記第2フィルタ回路が前記第1経路に接続され、かつ、前記第3フィルタ回路が前記第1経路に接続されないときに、前記第2数式モデルに前記第2パラメータセットを用いて前記第1入力信号を予め歪ませ、

(iii) 前記第2フィルタ回路が前記第1経路に接続されず、かつ、前記第3フィルタ回路が前記第1経路に接続されるときに、第3数式モデルに第3パラメータセットを用いて前記第1入力信号を予め歪ませ、

(iv) 前記第2フィルタ回路及び前記第3フィルタ回路が前記第1経路に接続されるときに、第4数式モデルに第4パラメータセットを用いて前記第1入力信号を予め歪ませ、

前記第2電力増幅器が第2入力信号を増幅する場合に、

(v) 前記第2フィルタ回路が前記第2経路に接続され、かつ、前記第3フィルタ回路が前記第2経路に接続されないときに、第5数式モデルに第5パラメータセットを用いて前記第2入力信号を予め歪ませ、

(vi) 前記第2フィルタ回路及び前記第3フィルタ回路が前記第2経路に接続されるときに、第6数式モデルに第6パラメータセットを用いて前記第2入力信号を予め歪ませ、

前記第3電力増幅器が第3入力信号を増幅する場合に、

(vii) 前記第2フィルタ回路が前記第3経路に接続されず、かつ、前記第3フィルタ回路が前記第3経路に接続されるときに、第7数式モデルに第7パラメータセットを用いて前記第3入力信号を予め歪


ませ、

(viii) 前記第2フィルタ回路及び前記第3フィルタ回路が前記第3経路に接続されるときに、第8数式モデルに第8パラメータセットを用いて前記第3入力信号を予め歪ませ、


前記第1パラメータセット～前記第8パラメータセットは、少なくとも部分的に互いに異なる、

請求項14に記載のデジタルプリディストーション回路。


[図1A]




[図1B]




[図1C]



[図2]




3
✕




[図4]

図4




[図5]

図5




[図6]

図6




[図7]


図7



[図8]




9
✕




[図10]

図10




[図11]


図11



[図12]




13



[図14]

図14



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2024/002943

A. CLASSIFICATION OF SUBJECT MATTER H03F 1/32 (2006.01)i; H03F 3/24 (2006.01)i FI: H03F1/32 141; H03F3/24 According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) H03F1/32; H03F3/24 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2024 Registered utility model specifications of Japan 1996-2024 Published registered utility model applications of Japan 1994-2024 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2021/0218370 A1 (SKYWOKS SOLUTIONS, INC.) 15 July 2021 (2021-07-15) entire text, all drawings	1-11, 14-17
A	JP 2015-535668 A (ETA DEVICES, INC.) 14 December 2015 (2015-12-14) entire text, all drawings	1-11, 14-17
A	WO 2013/027498 A1 (NEC CORPORATION) 28 February 2013 (2013-02-28) entire text, all drawings	1-11, 14-17
☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.		
* Special categories of cited documents: “A” document defining the general state of the art which is not considered to be of particular relevance “D” document cited by the applicant in the international application “E” earlier application or patent but published on or after the international filing date “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) “O” document referring to an oral disclosure, use, exhibition or other means “P” document published prior to the international filing date but later than the priority date claimed “T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art “&” document member of the same patent family		
Date of the actual completion of the international search 18 April 2024		Date of mailing of the international search report 07 May 2024
Name and mailing address of the ISA/JP Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan		Authorized officer Telephone No.

Box No. III Observations where unity of invention is lacking (Continuation of item 3 of first sheet)

This International Searching Authority found multiple inventions in this international application, as follows:

Document 1: US 2021/0218370 A1 (SKYWORKS SOLUTIONS, INC.) 15 July 2021 (2021-07-15), entire text, all drawings
(Family: none)

The claims are classified into the two inventions below.

(Invention 1) Claims 1-11 and 14-17

Claims 1-11 have the special technical feature wherein "the digital predistortion circuit (i) uses a first parameter set in a first mathematical model to distort the first input signal in advance when the filter circuit is not connected to the first path, and (ii) uses a second parameter set in a second mathematical model to distort the first input signal in advance when the filter circuit is connected to the first path, and the first and second parameter sets at least partly differ from each other".

Claim 14 does not depend from claim 1. However, claim 14 has a special technical feature corresponding to claim 1.

Accordingly claims 1-11 and 14-17 are classified as invention 1.

(Invention 2) Claims 12-13

Claim 12 shares, with claim 1 classified as invention 1, the technical feature of "a digital predistortion method that is provided with a filter circuit connected between a power amplifier and an output switch circuit for selectively supplying at least one of multiple discrete voltages to the power amplifier, and that distorts an input signal for the power amplifier in advance". However, this technical feature does not make a contribution over the prior art in light of the disclosure of document 1, and thus cannot be considered a special technical feature. Apart from this feature, there are not the same or corresponding special technical features among these inventions.

Furthermore, claim 12 does not depend from claim 1. In addition, claim 12 is not substantially identical to or similarly closely related to any of the claims classified as invention 1.

Accordingly claim 12 cannot be identified as invention 1.

Meanwhile claims 12-13 have the special technical feature of "determining a parameter set and a mathematical model for digital predistortion on the basis of the attenuation band of a variable filter circuit, and using the determined parameter set in the determined mathematical model to distort the input signal for the power amplifier in advance"; thus these claims are classified as invention 2.

1. ☐ As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.
2. ☐ As all searchable claims could be searched without effort justifying additional fees, this Authority did not invite payment of additional fees.
3. ☐ As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:
4. ☒ No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.: **Claims 1-11 and 14-17**

Remark on Protest

- ☐ The additional search fees were accompanied by the applicant's protest and, where applicable, the payment of a protest fee.
- ☐ The additional search fees were accompanied by the applicant's protest but the applicable protest fee was not paid within the time limit specified in the invitation.
- ☐ No protest accompanied the payment of additional search fees.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2024/002943

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
US	2021/0218370	A1	15 July 2021	(Family: none)	
JP	2015-535668	A	14 December 2015	US 2014/0132354 A1	
				entire text, all drawings	
				EP 2926452 B1	
				WO 2014/085097 A1	
WO	2013/027498	A1	28 February 2013	(Family: none)	

A. 発明の属する分野の分類（国際特許分類（IPC））

H03F 1/32(2006.01)i; H03F 3/24(2006.01)i

FI: H03F1/32 141; H03F3/24

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

H03F1/32; H03F3/24

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922 - 1996年

日本国公開実用新案公報

1971 - 2024年

日本国実用新案登録公報

1996 - 2024年

日本国登録実用新案公報

1994 - 2024年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	US 2021/0218370 A1 (SKYWORKS SOLUTIONS, INC.) 15.07.2021 (2021 - 07 - 15) 全文全文図	1-11, 14-17
A	JP 2015-535668 A (イーティーエー デバイシズ, インコーポレイテッド) 14.12.2015 (2015 - 12 - 14) 全文全文図	1-11, 14-17
A	WO 2013/027498 A1 (日本電気株式会社) 28.02.2013 (2013 - 02 - 28) 全文全文図	1-11, 14-17

☐ C欄の続きにも文献が列挙されている。

☒ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

“A” 特に関連のある文献ではなく、一般的技術水準を示すもの

“D” 国際出願で出願人が先行技術文献として記載した文献

“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

“O” 口頭による開示、使用、展示等に言及する文献

“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献

“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの

“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

“&” 同一パテントファミリー文献

国際調査を完了した日

18. 04. 2024

国際調査報告の発送日

07. 05. 2024

名称及びあて先

日本国特許庁(ISA/JP)

〒100-8915

日本国

東京都千代田区霞が関三丁目4番3号

権限のある職員（特許庁審査官）

工藤 一光 5G 9274

電話番号 03-3581-1101 内線 3533

様式 PCT/ISA/210（第2ページ）（2022年7月）

第III欄 発明の単一性が欠如しているときの意見（第1ページの3の続き）

次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。

文献1：US 2021/0218370 A1 (SKYWOKS SOLUTIONS, INC.) 15.07.2021(2021-07-15) 全文全図
(ファ
ミリーなし)

請求の範囲は、以下の2つの発明に区分される。

(発明1) 請求項1-11、14-17

請求項1-11は、「前記デジタルプリディストーション回路は、(i) 前記フィルタ回路が前記第1経路に接続されない場合に、第1数式モデルに第1パラメータセットを用いて前記第1入力信号を予め歪ませ、(ii) 前記フィルタ回路が前記第1経路に接続される場合に、第2数式モデルに第2パラメータセットを用いて前記第1入力信号を予め歪ませ、前記第1パラメータセット及び前記第2パラメータセットは、少なくとも部分的に互いに異なる」という特別な技術的特徴を有している。

また、請求項14は、請求項1の従属請求項ではない。しかしながら、請求項14は、請求項1と対応する特別な技術的特徴を有している。

したがって、請求項1-11、14-17を発明1に区分する。

(発明2) 請求項12-13

請求項12は、発明1に区分された請求項1と、「複数の離散的電圧の少なくとも1つを選択的に電力増幅器に供給する出力スイッチ回路と前記電力増幅器との間に接続されるフィルタ回路とを備え、前記電力増幅器の入力信号を予め歪ませるデジタルプリディストーション方法」という共通の技術的特徴を有している。しかしながら、当該技術的特徴は、文献1の開示内容に照らして、先行技術に対する貢献をもたらすものではないから、当該技術的特徴は、特別な技術的特徴であるとはいえない。また、これらの発明の間には、他に同一の又は対応する特別な技術的特徴は存在しない。

さらに、請求項12は、請求項1の従属請求項ではない。また、請求項12は、発明1に区分されたいずれの請求項に対しても実質同一又はそれに準ずる関係にはない。

したがって、請求項12は発明1に区分できない。

そして、請求項12-13は、「可変フィルタ回路の減衰帯域に基づいて、デジタルプリディストーションのための数式モデル及びパラメータセットを決定し、決定された前記数式モデルに決定された前記パラメータセットを用いて、前記電力増幅器の入力信号を予め歪ませる」という特別な技術的特徴を有しているので、発明2に区分する。

1. ☐ 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求項について作成した。
2. ☐ 追加調査手数料を要求するまでもなく、すべての調査可能な請求項について調査することができたので、追加調査手数料の納付を求めなかった。
3. ☐ 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったため、この国際調査報告は、手数料の納付のあった次の請求項のみについて作成した。
4. ☒ 出願人が必要な追加調査手数料を期間内に納付しなかったため、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求項について作成した。 請求項1-11、14-17

追加調査手数料の異議の
申立てに関する注意

- ☐ 追加調査手数料及び、該当する場合には、異議申立手数料の納付と共に、出願人から異議申立てがあった。
- ☐ 追加調査手数料の納付と共に出願人から異議申立てがあったが、異議申立手数料が納付命令書に示した期間内に支払われなかった。
- ☐ 追加調査手数料の納付はあったが、異議申立てはなかった。

国際調査報告
パテントファミリーに関する情報

国際出願番号
PCT/JP2024/002943

引用文献			公表日	パテントファミリー文献	公表日
US	2021/0218370	A1	15.07.2021	(ファミリーなし)	
JP	2015-535668	A	14.12.2015	US 2014/0132354	A1
				全文全図	
				EP 2926452	B1
				WO 2014/085097	A1
WO	2013/027498	A1	28.02.2013	(ファミリーなし)	