

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014 年 1 月 9 日(09.01.2014)



(10) 国際公開番号
WO 2014/007199 A1

- (51) 国際特許分類:
G09G 3/36 (2006.01) *G09G 3/20* (2006.01)
G02F 1/133 (2006.01)
- (21) 国際出願番号: PCT/JP2013/067996
- (22) 国際出願日: 2013 年 7 月 1 日(01.07.2013)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2012-152442 2012 年 7 月 6 日(06.07.2012) JP
- (71) 出願人: シャープ株式会社(SHARP KABUSHIKI KAISHA) [JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 Osaka (JP).
- (72) 発明者: 野島 孝志(NOJIMA, Takashi). 西久保 圭志(NISHIKUBO, Keishi). 上坂 望(KOHSAKA, Nozomu).
- (74) 代理人: 特許業務法人深見特許事務所(FUKAMI PATENT OFFICE, P.C.); 〒5300005 大阪府大阪市北区中之島二丁目 2 番 7 号 中之島セントラルタワー Osaka (JP).

- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).


添付公開書類:

— 国際調査報告 (条約第 21 条(3))

(54) Title: LIQUID CRYSTAL DISPLAY APPARATUS, METHOD FOR CONTROLLING SAME, AND GATE DRIVER

(54) 発明の名称: 液晶表示装置およびその制御方法、ならびにゲートドライバ

[図6]



- 200A Gate driver
300 Control apparatus
400 Source driver
AA First group: GL1 to GLn
BB Second group: GLn+1 to GLm
CC Third group: GLm+1 to GLx

(57) Abstract: A liquid crystal display apparatus (10A) is provided with: an active matrix liquid crystal display panel (100) having pixel elements disposed at intersections of a plurality of gate lines and a plurality of source lines, said gate lines and source lines being disposed orthogonal to each other; a gate driver (200A) that drives the gate lines; and a control apparatus (300). The control apparatus sorts the gate lines into a plurality of groups on the basis of the flicker generation state of the liquid crystal display panel. The gate driver separately drives the gate lines using gate voltages set on the basis of signals received from the control apparatus such that feed-through voltage differences among the groups are small, said gate lines having been sorted into the groups. Consequently, flicker on the whole screen is uniformly adjusted in the liquid crystal display apparatus.

(57) 要約: 液晶表示装置 (10A) は、互いに直交配置された複数のゲートラインと複数のソースラインとの交点に画素素子が配置される、アクティブマトリクス型の液晶表示パネル (100) と、複数のゲートラインを駆動するゲートドライバ (200A) と、制御装置 (300) とを備える。制御装置は、液晶表示パネルのフリッカの発生状態に基づいて、複数のゲートラインを複数のグループに分割する。ゲートドライバは、複数のグループに分割されたゲートラインについて、グループ間のフィードスルー電圧の差が小さくなるように、制御装置からの信号に基づいて設定したゲート電圧を用いて、ゲートラインを個別に駆動する。これにより、液晶表示装置において画面全体のフリッカを均一に調整する。

明 細 書

発明の名称：

液晶表示装置およびその制御方法、ならびにゲートドライバ

技術分野

[0001] 本発明は、液晶表示装置およびその制御方法ならびにゲートドライバに関し、より特定的には、液晶表示装置の駆動制御に関する。

背景技術

[0002] 近年、液晶表示画面において、さらなる大画面化および高精細化の要求が高まっている。このような大画面化、高精細化を行なった場合には、一般的には、1画素領域全体のうち表示に有効な領域の面積比で表わされる開口率、および、画素における入射光量に対する出射光量の割合で表わされる透過率が低下する傾向にあることが知られている。このような大画面化、高精細化の一方で、画面の高輝度化がさらに要望されており、画素自体の設計における余裕度が小さくなっている。

[0003] また、画面の高開口率および高透過率を実現するための画素設計のトレードオフとして、画面内におけるフリッカ率の悪化が生じる可能性がある。

[0004] 特開2000-137247号公報（特許文献1）は、アクティブマトリクス液晶表示装置において、ゲートドライバ出力の立下り波形を、線形関数、指数関数、または階段関数のいずれかの形態を用いて緩やかに変化させることによって、引き込み電圧（フィールドスルー電圧）を抑制し、フリッカおよび残像の発生を防止する技術を開示する。

[0005] また、国際公開第2009/133906号パンフレット（特許文献2）は、液晶表示装置において、走査信号線駆動回路からのゲートライン引き出し配線（映像信号線）の長さの違いに起因して生じるフリッカを低減するために、映像信号線の長さに応じて出力電圧を変化させる技術を開示する。

先行技術文献

特許文献

[0006] 特許文献1：特開2000-137247号公報

特許文献2：国際公開第2009/133906号パンフレット

発明の概要

発明が解決しようとする課題

[0007] 液晶表示装置が大画面化された場合、表示面の面積が大きくなるために、製造時における画面内のセル厚の不均一（ばらつき）が生じやすくなる。特に画面の中央部と周辺部との間において、セル厚に差が生じる可能性が高くなる。そうすると、画面の中央付近においてフリッカが小さくなるように調整した場合であっても、画面の周辺部においては十分にフリッカを抑制できず、画面全体としてフリッカを均一に調整できない状態となり得る問題があった。

[0008] 上記の特許文献1および特許文献2の技術においては、このような製造時における画面内のセル厚のばらつきに伴うフリッカについては十分に考慮されていなかった。

[0009] 本発明は、以上のような課題を解決するためになされたものであって、その目的は、画面全体としてフリッカを均一に調整可能な液晶表示装置を提供することである。

課題を解決するための手段

[0010] 本発明による液晶表示装置は、互いに直交配置された複数のゲートラインと複数のソースラインとの交点に画素素子が配置された液晶表示パネルと、複数のゲートラインを駆動するゲートドライバとを備える。ゲートドライバは、複数のグループに分割された複数のゲートラインを、各グループ毎に個別のゲート電圧を用いて駆動するように構成される。

[0011] 好ましくは、液晶表示装置は、ゲートドライバを制御する制御装置をさらに備える。制御装置は、複数のグループ間のフィールドスルー電圧の差が小さくなるように、複数のグループの各々についてゲート電圧を設定する。

[0012] 好ましくは、制御装置は、複数のグループにおける液晶表示パネルの周辺部にある第1のグループのフィールドスルー電圧が、第1のグループよりも

液晶表示パネルの中央部にある第2のグループのフィールドスルー電圧に近づくように、第1のグループのゲート電圧を設定する。

[0013] 好ましくは、フィールドスルー電圧は液晶セルの厚さに応じて変化し、液晶セルの厚さが厚くなるほどフィールドスルー電圧が大きくなる傾向を有する。制御装置は、液晶セルの厚さが厚い場合には、液晶セルの厚さが薄い場合よりもゲート電圧の振幅が小さくなるようにゲート電圧を制御する。

[0014] 好ましくは、ゲートドライバは、複数のグループに対応した複数のレベルシフト回路をそれぞれ含む。複数のレベルシフト回路の各々は、制御装置で設定されたゲート電圧に基づいて、対応するグループのゲートラインを駆動する。

[0015] 好ましくは、制御装置は、液晶表示装置の表示状態に基づいてフリッカの有無を検出し、フリッカが生じているゲートライン位置に基づいて、複数のグループの各々に含まれるゲートラインを決定する。

[0016] 本発明によるゲートドライバは、互いに直交配置された複数のゲートラインと複数のソースラインとの交点に画素素子が配置された液晶表示パネルの複数のゲートラインを駆動するためのものである。ゲートドライバは、複数のゲートラインを複数のグループに分割するための複数のレベルシフト回路と、複数のレベルシフト回路に対応して設けられ、複数のグループについてゲート電圧をそれぞれ個別に設定するための複数の電圧発生回路とを備える。

[0017] 本発明による液晶表示装置の制御方法は、互いに直交配置された複数のゲートラインと複数のソースラインとの交点に画素素子が配置された液晶表示装置についての制御方法である。制御方法は、液晶表示装置の表示状態に基づいてフリッカの有無を検出するステップと、フリッカが生じているゲートライン位置に基づいて複数のゲートラインを複数のグループに分割するステップと、複数のグループ間のフィールドスルー電圧の差が小さくなるように、複数のグループの各々についてゲート電圧を個別に設定して、複数のゲートラインを駆動するステップとを備える。

発明の効果

[0018] 本発明によれば、液晶表示装置において、画面全体としてフリッカを均一に調整することができる。

図面の簡単な説明

[0019] [図1]一般的な液晶表示装置の概略構成図である。

[図2]画素素子の等価回路を説明するための図である。

[図3]画素の印加電圧および出力電圧の変化と、フリッカに影響するパラメータを説明するための図である。

[図4]セル厚が厚い場合についての、本実施の形態のゲート電圧制御を説明するための図である。

[図5]セル厚が薄い場合についての、本実施の形態のゲート電圧制御を説明するための図である。

[図6]本実施の形態に従う液晶表示装置の全体概略図である。

[図7]図6におけるゲートドライバの詳細な構成を説明するための図である。

[図8]本実施の形態におけるゲート電圧制御処理を説明するためのフローチャートである。

発明を実施するための形態

[0020] 以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

[0021] 図1は、一般的な液晶表示装置10の概略構成図を示す。図1を参照して、液晶表示装置10は、液晶表示パネル100と、ゲートドライバ200と、ソースドライバ400と、制御装置300とを含む。

[0022] 液晶表示パネル100は、互いに直交配置された複数のゲートラインGL1～GLxと複数のソースラインSL1～SLyとの交点に画素素子PXが配置された、アクティブマトリクス型の液晶パネルである。

[0023] ゲートラインGL1～GLxには、ゲートドライバ200からゲート電圧VG1～VGxのゲート信号がそれぞれ印加される。ソースラインSL1～

S L y には、ソースドライバ400から、調整されたソース電圧 $V_{S1} \sim V_{Sy}$ がそれぞれ印加される。

[0024] ゲートラインとソースラインとの交点に配置される画素素子P Xには、図2で後述するように、ソース電圧に応答して透過光量が変化する液晶セルと、ソースラインから液晶セルへのソース電圧の供給および遮断を切替える薄膜トランジスタとが含まれる。そして、ソース電圧の大きさと、ゲート電圧の印加タイミングとを調整することによって、各画素素子について所望の透過光量を実現し、画面全体の映像が表示される。

[0025] ゲートドライバ200は、制御装置300からの制御信号S I G 1により制御され、たとえば、ゲートラインG L 1からゲートラインG L xの方向（図1のX方向）に、順次ゲート電圧を走査させながら印加する。

[0026] ソースドライバ400は、制御装置300からの制御信号S I G 2により制御され、各ゲートラインへのゲート電圧の印加に同期させて、各ソースラインに対してソース電圧の大きさを個別に制御して印加する。

[0027] 制御装置300は、液晶表示パネル100へ表示すべき映像信号I M Gを受ける。そして、制御装置300は、受信した映像信号I M Gに基づいて制御信号S I G 1、S I G 2を生成し、ゲートドライバ200およびソースドライバ400へそれぞれ出力する。

[0028] 次に、図2を用いて、図1の液晶表示パネルの画素素子P Xの構成について説明する。図2は、画素素子P Xの等価回路の模式図である。

[0029] 図2を参照して、画素素子P Xは、薄膜トランジスタT F Tと、液晶セルを表わす画素容量C l cと、補助容量C c sとを含む。

[0030] 薄膜トランジスタT F Tのソース端子はソースラインS Lに接続され、ゲート端子はゲートラインG Lに接続される。

[0031] 画素容量C l cの一方端は薄膜トランジスタT F Tのドレイン端子に接続され、他方端は対向電極C O Mに接続される。補助容量C c sの一方端は薄膜トランジスタT F Tのドレイン端子に接続され、他方端は補助容量信号線C Sに接続される。

[0032] なお、薄膜トランジスタTFTのドレイン端子は、ゲートラインGLに対して寄生容量Cgdを有する。

[0033] 画素素子PXにおいて、ゲートラインGLにゲート電圧が印加されると、ソースラインSLに印加されている調整されたソース電圧によって画素容量Cicが充電される。そして、画素容量Cicに印加されたソース電圧の大きさに応じて、液晶セルの透過率が変化する。

[0034] このときの、ゲートラインGLへ印加されたゲート電圧と、薄膜トランジスタTFTのドレイン端子に現れるドレイン電圧の変化を図3に示す。

[0035] 図2および図3を参照して、ゲートラインGLに対してゲート電圧が印加されて薄膜トランジスタTFTがターンオンしている間は、ソースラインSLに印加されているソース電圧がドレイン端子に現れる。その後、ゲート電圧の印加が終了すると、本来であればドレイン電圧は、印加されたソース電圧を保持するはずであるが、薄膜トランジスタTFTのゲートドレイン間に存在する寄生容量Cgdによって、ゲート信号の立下り時にドレイン端子の電位がΔVだけ低下する「フィールドスルー」と呼ばれる電圧変化が生じることが知られている。

[0036] このフィールドスルーによって生じる電圧変化ΔV（以下、「フィールドスルー電圧」とも称する。）のために、対向電極の電圧Vcomに対するドレイン端子の電位が変化してしまい、これが液晶表示パネルにおける焼き付きやフリッカの原因となり得る。そして、フィールドスルー電圧ΔVは、ゲート信号の電圧変化をVgppとすると、以下の式（1）のように表わすことができる。

[0037]
$$\Delta V = C_{gd} \times V_{gpp} / (C_{ic} + C_{gd} + C_{cs}) \quad \dots \quad (1)$$

上記における各パラメータが液晶パネル全体として均一である場合には、対向電圧Vcomを、フィールドスルー電圧ΔVに対応して（図3中の破線L10から実線L11へ）調整することによって、フリッカの発生を抑制することができる。

[0038] しかしながら、特に大型の液晶表示パネルにおいては、パネル面内の中央

部と周辺部とで液晶セルの厚さ等にはばらつきが生じやすく、それによって液晶セルの画素容量 C_{lc} が変化し得る。そうすると、パネル面内におけるフリッカの分布が不均一となってしまうので、対向電圧 V_{com} の調整だけではパネル全体のフリッカの発生を抑制することが困難となり得る。

[0039] そこで、本実施の形態においては、ゲートラインに対して個別にゲート電圧を調整するゲート電圧制御を行なうことによって、液晶セル厚のばらつきに起因して生じ得る、特に液晶表示パネルのゲートラインに対して垂直方向についてのフリッカを低減する。

[0040] 図4および図5は、本実施の形態におけるゲート電圧制御を説明するための図である。図4は、液晶セル厚が液晶パネルの中央付近よりも厚くなった場合のゲート電圧の調整手法を示し、一方、図5は液晶セル厚が液晶パネルの中央付近よりも薄くなった場合のゲート電圧の調整手法を示す。

[0041] 図4を参照して、図4の上段のグラフは本実施の形態を適用していない場合のゲート電圧とドレイン電圧の変化を示しており、図4の下段のグラフは本実施の形態を適用した場合のゲート電圧とドレイン電圧の変化を示している。

[0042] ゲート電圧 V_{gpp} は、ゲート信号の H_i 電位(V_{GH})と L_o 電位(V_{GL})との差によって、 $V_{gpp} = V_{GH} - V_{GL}$ で定められる。

[0043] また、液晶セルの画素容量 C_{lc} は、誘電率を ϵ 、極板面積を S 、セルギャップ（すなわち、セルの厚さ）を d とすると、以下の式(2)で表わされる。

[0044]
$$C_{lc} = \epsilon \times S / d \quad \dots \quad (2)$$

式(2)より、液晶セル厚 d が大きくなると、画素容量 C_{lc} が小さくなる。これにより、結果として式(1)からフィールド電圧 ΔV が大きくなる。すなわち、周辺部の液晶セル厚が中央付近の液晶セル厚よりも厚い場合には、フィールド電圧 $V_{FD}(b)$ は、中央付近でのフィールド電圧 $V_{FD}(a)$ よりも大きくなる。

[0045] そこで、図4の下段のグラフのように、式(1)において、画素容量 C_{lc}

cの増加に対応してゲート電圧 V_{gpp} を小さく設定($V_{gpp1} = V_{GH1} - V_{GL1} < V_{gpp}$)するように調整することによって、フィールド電圧 ΔV が中央付近でのフィールド電圧 $V_{FD}(a)$ と同じになるようにする。

[0046] 一方、液晶セル厚 d が小さくなると、式(2)より画素容量 C_{lc} が大きくなるので、結果として式(1)からフィールド電圧 ΔV が小さくなる。すなわち、図5の上段のグラフに見られるように、周辺部の液晶セル厚が中央付近の液晶セル厚よりも薄い場合には、フィールド電圧 $V_{FD}(c)$ は、中央付近でのフィールド電圧 $V_{FD}(a)$ よりも小さくなる。

[0047] そのため、このような場合には、図5の下段のグラフのように、画素容量 C_{lc} の減少に対応して、フィールド電圧 ΔV が中央付近でのフィールド電圧 $V_{FD}(a)$ と同じになるようにゲート電圧 V_{gpp} を大きく設定($V_{gpp2} = V_{GH2} - V_{GL2} > V_{gpp}$)するように調整が行われる。

[0048] 次に、図6および図7を用いて本実施の形態に従う液晶表示装置についての詳細を説明する。

[0049] 図6は、本実施の形態に従う液晶表示装置10Aの全体概略図である。液晶表示装置10Aは、図1で示した液晶表示装置10におけるゲートドライバ200がゲートドライバ200Aに置き換わったものとなっている。なお、図6において、図1と重複する要素の説明は繰り返さない。

[0050] 図6を参照して、ゲートドライバ200Aは、液晶表示パネル100における複数のゲートライン $GL_1 \sim GL_x$ を複数のグループに分割し、分割された各グループ毎にゲート電圧を個別に設定して駆動するように構成される。

[0051] たとえば、図6の例においては、ゲートラインは、X方向の中央付近のグループ(第2グループ: $GL_{n+1} \sim GL_m$)、および、周辺付近のグループ(第1グループ: $GL_1 \sim GL_n$, 第3グループ: $GL_{m+1} \sim GL_x$)の3つのグループに分割される。そして、ゲートドライバ200Aは、第1グループについての電圧をゲート電圧 $V_{G1} \sim V_{Gn}$ として印加し、第2グ

ループについての電圧をゲート電圧 $V_{Gn+1} \sim V_{Gm}$ として印加し、第3グループについての電圧をゲート電圧 $V_{Gm+1} \sim V_{Gx}$ として印加する。

[0052] そして、周辺付近の第1および第3グループのゲートラインにおけるフィールドスルー電圧が、中央付近の第2のグループのゲートラインにおけるフィールドスルー電圧に近づくように（すなわち、グループ間のフィールドスルー電圧の差が小さくなるように）、第1および第3のグループのゲートラインに印加する各ゲート電圧が設定される。

[0053] ゲートドライバ200Aにおける各ゲートラインのグループへの割り当て、および、各グループにおけるゲート電圧の大きさについては、制御装置300からの制御信号SIG1に基づいて設定される。

[0054] なお、ゲートラインのグルーピングについては、液晶表示パネル100において発生するフリッカの発生位置に基づいて決定される。このフリッカの発生位置は、液晶表示装置10Aの組立時あるいは調整時において、実際の映像を表示させたときのフリッカの発生状態により判定される。

[0055] この判定については、検査者または調整員の目視により行なってもよいが、たとえば、図6に示されるようなフリッカメータ450を用いて、図6のY方向の中央付近においてX方向にスキャンさせながら映像表示中の輝度を測定し、測定された輝度情報あるいは輝度情報に基づくフリッカの有無を示す情報を含む検出信号FLKを用いて、制御装置300が判定するようにしてもよい。また、フリッカメータのスキャンについても、スキャン用の専用の装置を用いて自動的に実行されてもよい。

[0056] なお、図6および図7においては、複数のゲートラインを3つのグループに分割する場合を例としているが、グループの数は、フリッカの発生状態に応じて、2つのグループに分割してもよいし、3つより多くのグループに分割してもよい。

[0057] 図7は、図6におけるゲートドライバ200Aの詳細な構成を説明するための図である。図7を参照して、ゲートドライバ200Aは、シリアルインターフェース（Serial Peripheral Interface：SPI）回路210と、シ

フトレジスタ 220 と、レベルシフト回路 230, 240, 250 と、電圧発生装置 231, 232, 241, 242, 251, 252 とを含む。

[0058] SPI 回路 210 は、制御装置 300 からの制御信号 SIG1 を受信し、受信した情報に基づいて、レベルシフト回路 230, 240, 250 および電圧発生装置 231, 232, 241, 242, 251, 252 に対して信号を出力するためのインターフェース回路である。

[0059] SPI 回路 210 は、制御信号 SIG1 に基づいて、各レベルシフト回路にグルーピングされるべきゲートラインを定める信号 NUM1 ~ NUM3 を、レベルシフト回路 230, 240, 250 にそれぞれ出力する。信号 NUM1 ~ NUM3 は、たとえば、連続したゲートラインでグルーピングがなされる場合には各レベルシフト回路に含まれるべきゲートラインの数を設定するものであってもよいし、あるいは、各レベルシフト回路に含まれるべきゲートラインを個別に設定するものであってもよい。

[0060] また SPI 回路 210 は、各レベルシフト回路におけるゲート電圧を設定するための設定信号 SET1 ~ SET3 を、電圧発生装置 231, 232, 241, 242, 251, 252 へ出力する。

[0061] 電圧発生装置 231, 232 は、SPI 回路 210 からの設定信号 SET1 に基づいて、レベルシフト回路 230 において設定するゲート信号の Hi 電圧 VGH1, Lo 電圧 VGL1 を設定する。

[0062] 電圧発生装置 241, 242 は、SPI 回路 210 からの設定信号 SET2 に基づいて、レベルシフト回路 240 において設定するゲート信号の Hi 電圧 VGH2, Lo 電圧 VGL2 を設定する。

[0063] 電圧発生装置 251, 252 は、SPI 回路 210 からの設定信号 SET3 に基づいて、レベルシフト回路 250 において設定するゲート信号の Hi 電圧 VGH3, Lo 電圧 VGL3 を設定する。

[0064] レベルシフト回路 230, 240, 250 の各々は、SPI 回路 210 からの信号 NUM および対応する電圧発生回路からのゲート信号の Hi 電圧 VGH, Lo 電圧 VGL を用いて、対応するゲートラインのグループについて

のゲート信号を生成する。

- [0065] シフトレジスタ 220 は、図示しない基準クロック信号に従って、ゲートライン GL1 から GLx へと順次ゲート信号が出力されるように、レベルシフト回路 230, 240, 250 へ駆動信号を出力する。レベルシフト回路 230, 240, 250 は、シフトレジスタ 220 からの駆動信号に基づいて、指定されたゲートラインへ、上記のように設定された所定の電圧を有するゲート信号を出力する。
- [0066] 次に、図 8 のフローチャートを用いて、本実施の形態におけるゲート電圧制御処理を説明する。図 8 に示されたフローチャートに含まれる各ステップは、図 6 における制御装置 300 あるいはゲートドライバ 200A において実行される。
- [0067] 図 8 を参照して、まず、ステップ（以下、ステップを S と略す。）100 にて、制御装置 300 において、図 6 に示したフリッカセンサからの情報等に基づいて、フリッカの有無が検出される。
- [0068] 次に、S110 にて、制御装置 300 において、フリッカの有無に基づいて、複数のゲートラインを、ゲートドライバ 200A の各レベルシフト回路で駆動すべき複数のグループに分割する。
- [0069] そして、S120 にて、制御装置 300 は、フリッカの状態から各グループのフィールドスルー電圧を判定する。そして、ゲートドライバ 200A の各電圧発生装置において、制御装置 300 からの信号に基づいて、グループ間のフィールドスルー電圧の差が小さくなるように、各レベルシフト回路によって設定するゲート電圧を調整する。
- [0070] その後、S130 にて、ゲートドライバ 200A のシフトレジスタからの駆動信号に応答して、各レベルシフト回路において、S120 で設定されたゲート電圧を用いてゲートラインが順次駆動される。
- [0071] 以上のように、液晶表示装置において、フリッカの発生状態に基づいて、複数のゲートラインを複数のグループに分割するとともに、フィールド電圧が等しくなるように各グループのゲート電圧を個別に設定するように制御装

置およびゲートドライバを構成する。これによって、液晶表示パネルの液晶セルの厚さのばらつきに伴うフリッカの発生を低減することが可能となる。

[0072] 今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

符号の説明

[0073] 10, 10A 液晶表示装置、100 液晶表示パネル、200, 200A ゲートドライバ、210 SPI回路、220 シフトレジスタ、230, 240, 250 レベルシフト回路、231, 232, 241, 242, 251, 252 電圧発生装置、300 制御装置、400 ソースドライバ、450 フリッカメータ、COM 対向電極、CS 補助容量信号線、Ccs 補助容量、Cgd 寄生容量、Cic 画素容量、GL, GL1~GLx ゲートライン、PX 画素素子、SL, SL1~SLy ソースライン、TFT 薄膜トランジスタ。

請求の範囲

- [請求項1] 液晶表示装置であって、
- 互いに直交配置された複数のゲートラインと複数のソースラインとの交点に画素素子が配置された液晶表示パネルと、
- 前記複数のゲートラインを駆動するゲートドライバとを備え、
- 前記ゲートドライバは、複数のグループに分割された前記複数のゲートラインを、各グループ毎に個別のゲート電圧を用いて駆動するように構成される、液晶表示装置。
- [請求項2] 前記ゲートドライバを制御する制御装置をさらに備え、
- 前記制御装置は、前記複数のグループ間のフィールドスルー電圧の差が小さくなるように、前記複数のグループの各々について前記ゲート電圧を設定する、請求項1に記載の液晶表示装置。
- [請求項3] 前記制御装置は、前記複数のグループにおける前記液晶表示パネルの周辺部にある第1のグループの前記フィールドスルー電圧が、前記第1のグループよりも前記液晶表示パネルの中央部にある第2のグループの前記フィールドスルー電圧に近づくように、前記第1のグループのゲート電圧を設定する、請求項2に記載の液晶表示装置。
- [請求項4] 前記フィールドスルー電圧は液晶セルの厚さに応じて変化し、前記液晶セルの厚さが厚くなるほど前記フィールドスルー電圧が大きくなる傾向を有し、
- 前記制御装置は、前記液晶セルの厚さが厚い場合には、前記液晶セルの厚さが薄い場合よりも前記ゲート電圧の振幅が小さくなるように前記ゲート電圧を制御する、請求項2に記載の液晶表示装置。
- [請求項5] 前記ゲートドライバは、前記複数のグループに対応した複数のレベルシフト回路をそれぞれ含み、
- 前記複数のレベルシフト回路の各々は、前記制御装置で設定されたゲート電圧に基づいて、対応するグループのゲートラインを駆動する、請求項2に記載の液晶表示装置。

[請求項6] 前記制御装置は、前記液晶表示装置の表示状態に基づいてフリッカの有無を検出し、前記フリッカが生じているゲートライン位置に基づいて、前記複数のグループの各々に含まれるゲートラインを決定する、請求項2に記載の液晶表示装置。

[請求項7] 互いに直交配置された複数のゲートラインと複数のソースラインとの交点に画素素子が配置された液晶表示パネルの前記複数のゲートラインを駆動するためのゲートドライバであって、

前記複数のゲートラインを複数のグループに分割するための複数のレベルシフト回路と、

前記複数のレベルシフト回路に対応して設けられ、前記複数のグループについてゲート電圧をそれぞれ個別に設定するための複数の電圧発生回路とを備える、ゲートドライバ。


[請求項8] 互いに直交配置された複数のゲートラインと複数のソースラインとの交点に画素素子が配置された液晶表示装置の制御方法であって、

前記液晶表示装置の表示状態に基づいてフリッカの有無を検出するステップと、

前記フリッカが生じているゲートライン位置に基づいて、前記複数のゲートラインを複数のグループに分割するステップと、


前記複数のグループ間のフィールドスルー電圧の差が小さくなるように、前記複数のグループの各々についてゲート電圧を個別に設定して、前記複数のゲートラインを駆動するステップとを備える、液晶表示装置の制御方法。

[図1]




[図2]

図2




[図3]

図3




[図4]

図4




[図5]


図5



[図6]




[図7]



[図8]

図8



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/067996

A. CLASSIFICATION OF SUBJECT MATTER

G09G3/36(2006.01)i, G02F1/133(2006.01)i, G09G3/20(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G3/36, G02F1/133, G09G3/20

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2013
Kokai Jitsuyo Shinan Koho	1971-2013	Toroku Jitsuyo Shinan Koho	1994-2013

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2007-323041 A (L.G. Philips LCD Co., Ltd.), 13 December 2007 (13.12.2007), entire text; all drawings & JP 2011-107730 A & US 2007/0279360 A1 & EP 1863010 A1 & KR 10-2007-0115422 A & CN 101083062 A	1-2 3-8
Y	JP 2010-223995 A (Toppoly Optoelectronics Corp.), 07 October 2010 (07.10.2010), paragraphs [0040], [0042] & US 2010/0238154 A1 & CN 101840685 A & TW 201035960 A	3-8

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
12 September, 2013 (12.09.13)

Date of mailing of the international search report
24 September, 2013 (24.09.13)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/067996

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2003-223148 A (NEC Kansai, Ltd.), 08 August 2003 (08.08.2003), entire text; all drawings (Family: none)	5, 7
Y	JP 1-167734 A (Matsushita Electric Industrial Co., Ltd.), 03 July 1989 (03.07.1989), page 6, lower left column, line 11 to lower right column, line 7; fig. 10(b) (Family: none)	6, 8
Y	JP 2007-183433 A (Canon Inc.), 19 July 2007 (19.07.2007), paragraphs [0064] to [0074] (Family: none)	6, 8

A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. G09G3/36(2006.01)i, G02F1/133(2006.01)i, G09G3/20(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. G09G3/36, G02F1/133, G09G3/20

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 3 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 3 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 3 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	JP 2007-323041 A (エルジー・フィリップス エルシーデー カンパニー, リミテッド) 2007.12.13, 全文全図 & JP 2011-107730 A & US 2007/0279360 A1 & EP 1863010 A1 & KR 10-2007-0115422 A & CN 101083062 A	1-2 3-8
Y	JP 2010-223995 A (統寶光電股▲ふん▼有限公司) 2010.10.07, 【O O 4 O】, 【O O 4 2】 & US 2010/0238154 A1 & CN 101840685 A & TW 201035960 A	3-8

☒ C 欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

1 2 . 0 9 . 2 0 1 3

国際調査報告の発送日

2 4 . 0 9 . 2 0 1 3

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)
郵便番号 1 0 0 - 8 9 1 5
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

森口 忠紀

2 G

4 4 0 2

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 2 2 6

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2003-223148 A (関西日本電気株式会社) 2003.08.08, 全文全図 (ファミリーなし)	5, 7
Y	JP 1-167734 A (松下電器産業株式会社) 1989.07.03, 第6頁左下欄 第11行ー右下欄第7行, 第10図 (b) (ファミリーなし)	6, 8
Y	JP 2007-183433 A (キヤノン株式会社) 2007.07.19, 【0064】 ー【0074】 (ファミリーなし)	6, 8