(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号
特許第3604502号
(P3604502)
(45)発行日　平成16年12月22日(2004.12.22)　(24)登録日　平成16年10月8日(2004.10.8)

(51)Int.Cl.[7]　F I
H01L 21/338　H01L 29/80　H
H01L 29/778
H01L 29/812

請求項の数 3　(全 6 頁)

(21)出願番号　特願平8-120974
(22)出願日　平成8年4月18日(1996.4.18)
(65)公開番号　特開平9-283746
(43)公開日　平成9年10月31日(1997.10.31)
審査請求日　平成14年11月26日(2002.11.26)

前置審査

(73)特許権者　000005326
本田技研工業株式会社
東京都港区南青山二丁目１番１号
(74)代理人　100088786
弁理士　櫻井　俊彦
(72)発明者　鈴木　敏文
埼玉県和光市中央１丁目４番１号　株式会社本田技術研究所内
(72)発明者　石川　大和
埼玉県和光市中央１丁目４番１号　株式会社本田技術研究所内

審査官　渕　真悟

最終頁に続く

(54)【発明の名称】高電子移動度トランジスタ

(57)【特許請求の範囲】

【請求項１】

チャネル層の上下にこのチャネル層のバンドギャップよりも大きなバンドギャップとこのチャネル層の厚みよりも大きな厚みを有する高抵抗のワイドバンドギャップ層が形成されると共に、これら上下の高抵抗のワイドバンドギャップ層のそれぞれの内部にシリコンプレーナ・ドーピング層が形成されているダブルヘテロ構造の高電子移動度トランジスタであって、

前記上部の高抵抗のワイドバンドギャップ層の上部にあるゲート電極の直下に、前記高抵抗のワイドバンドギャップ層と同一組成の母材から成り、この高抵抗のワイドバンドギャップ層の厚みよりも小さな厚みとこの高抵抗のワイドバンドギャップ層と同一の伝導型とを有する薄型低抵抗のワイドバンドギャップ層が形成されたことを特徴とする高電子移動度トランジスタ。

【請求項２】

請求項１記載の高電子移動度トランジスタであって

前記上下の高抵抗のワイドバンドギャップ層及びシリコンプレーナ・ドーピング層は、前記チャネル層を中心に対称に形成されていることを特徴とする高電子移動度トランジスタ。

【請求項３】

請求項１又は２記載の高電子移動度トランジスタであって、

前記チャネル層はInGaAsから成り、前記高抵抗及び薄型低抵抗のワイドバンドギャップ層

はAlGaAsから成ることを特徴とする高電子移動度トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波の増幅回路などとして利用される高電子移動度トランジスタ（ＨＥＭＴ）に関するものである。
【０００２】
【従来の技術】
高電子移動度のＩｎＧａＡｓによってチャネル層を形成することにより、高周波特性の向上を実現した高電子移動度トランジスタ（ＨＥＭＴ）が開発されている。この高電子移動度トランジスタでは、高抵抗のＡｌＧａＡｓから成るワイドバンドギャップ層の中間に薄いＩｎＧａＡｓを形成することによりダブルヘテロ構造のチャネル層を形成すると共に、上下のワイドバンドギャップ層のそれぞれの内部に形成したシリコンプレーナ・ドーピング層からこのチャネル層内に比較的高濃度の電子を供給する構成となっている。
【０００３】
本出願人が平成７年８月７日付けで出願した「電界効果トランジスタ」と題する特許出願（特願平７－２０１１４５号）によれば、上記チャネル層の厚みを電子ガス層の厚さ方向への密度分布がほぼ均一となる程度の小さな値に制限すると共に、上下のＡｌＧａＡｓ層を高抵抗とすることにより、ゲート電圧に対する相互コンダクタンスの変化量が小さな高性能の高電子移動度トランジスタの発明が開示されている。
【０００４】
すなわち、チャネル層が厚くなると、このチャンネル層内に形成される電子ガス層がヘテロ接合面の近傍に局在する結果、表面からの深さ、従って、ゲート電極からの距離が異なる二つの層に分離してしまう。このようにゲート電極からの距離を異ならせて深さ方向に分離した二つの電子ガス層のそれぞれについては、ゲート電圧の影響の仕方が異なってくる。この結果、相互コンダクタンスのゲート電圧依存性が大きくなるものと考えられた。
【０００５】
そこで、上記発明によれば、チャンネル内に形成される電子ガス層の密度をほぼ均一と見做せる程度の厚み、具体的には５０Å乃至　１５０Åの厚みの範囲に制限すると共に、このような薄いチャネル層に隣接する上下のＡｌＧａＡｓ層の抵抗値を高い値に設定した。このようにチャネル層の上下のＡｌＧａＡｓの抵抗値を高い値に設定したのは、これを高くするほど、ゲート電圧の影響がチャネル層を含む広い範囲に及ぶようになり、チャネル層の厚みが実効的に減少したと同様の効果が奏されると考えたからである。
【０００６】
図２は、上記発明の高電子移動度トランジスタについて得られた電気特性の実験データである。この電気特性は、ゲート電圧を一定値ずつ変化させた場合のドレイン電圧とドレイン電流との関係を示している。ゲート電圧の増加に対するドレイン電流の増加量もほぼ均一化されており、相互コンダクタンスがゲート電圧によってあまり変化しないことが判る。
【０００７】
図３は、上記発明の高電子移動度トランジスタの相互コンダクタンスとゲート電圧との関係を示す特性図であり、縦軸は単位ゲート幅当たりの相互コンダクタンスｇｍであり、横軸はゲート電圧である。実線で示された曲線Ａが本実施例の高電子移動度トランジスタのデータ、点線で示された曲線Ｂが従来の高電子移動度トランジスタのデータ、一点鎖点で示された曲線Ｃが従来の改良型高電子移動度トランジスタのデータである。これらの実験結果から、上記本発明者の考察の正当性が裏付けられた。
【０００８】
【発明が解決しようとする課題】
上記発明によれば、チャネル内の電子ガスについて、チャネル層の厚みで決まる物理的な一体性と、隣接するＡｌＧａＡｓ層の高抵抗性によって決まる実効的な一体性とを備えさ

せることにより、図２と図３に示したように、相互コンダクタンスに関する良好な特性が得られている。しかしながら、特性の改良のためにチャネル層の上部のＡｌＧａＡｓ層を高抵抗にしたため、ゲート電極の影響がチャネル層まで及びすぎてしまい、この結果閾値電圧が負の小さな値になり過ぎるというと問題が生じた。
従って、本発明の目的は、上述した相互コンダクタンスに関する良好な特性を保持したまま、より低い閾値の特性も実現できる高電子移動度トランジスタを提供することにある。

【０００９】
【課題を解決するための手段】
本発明の高電子移動度トランジスタによれば、チャネル層の上下にこのチャネル層のバンドギャップよりも大きなバンドギャップを有する高抵抗のワイドバンドギャップ層が形成されると共に、これら上下の高抵抗のワイドバンドギャップ層のそれぞれの内部にシリコンプレーナ・ドーピング層が形成されているダブルヘテロ構造の高電子移動度トランジスタにおいて、上部の高抵抗のワイドバンドギャップ層の上部のゲート電極の直下にこの高抵抗のワイドバンドギャップ層と同一組成の母材から成る低抵抗のワイドバンドギャップ層が形成されている。

【００１０】
【発明の実施の形態】
本発明の実施の形態によれば、低抵抗層のワイドバンドギャップ層の不純物濃度は　３×１０^{17}ｃｍ$^{-3}$～１×１０^{18}ｃｍ$^{-3}$であり、厚みは４０Å～１２０　Åである。本発明の他の実施の形態によれば、チャネル層の厚みは、５０Å乃至　１５０Åであり、上下の高抵抗のワイドバンドギャップ層は、前記チャネル層を中心に対称に形成されている。

【００１１】
【実施例】
図１は、この発明の一実施例の高電子移動度トランジスタの構造を示す模式断面図である。この高電子移動度トランジスタは、半絶縁性のＧａＡｓ基板１の上に超格子バッファ層２が形成され、その上に、ＡｌＧａＡｓのワイドバンドギャップ層３，５とＩｎＧａＡｓチャネル層４とから成るダブルヘテロ構造が形成され、その上にN^{+}　コンタクト層６が形成され、最後に、ソース電極７、ドレイン電極８、ゲート電極９が形成されている。

【００１２】
半絶縁性のＧａＡｓ基板１の上部に形成された超格子構造のバッファ層２は、不要キャリアの漏れを防止するためのものである。このバッファ層２上に形成される厚み３３０　Å程度のＡｌＧａＡｓのワイドバンドギャップ層３は、$Al_{x}Ga_{1-x}As$（０．２＜１＜０．３）から構成されている。このＡｌＧａＡｓのワイドバンドギャップ層３内のチャネル層４とのヘテロ接合面から３０Å離れた箇所に、面密度２．５　×１０^{12}　ｃｍ$^{-2}$のＳｉを不純物として含むシリコンプレーナ・ドーピング層３ａが形成されている。

【００１３】
チャネル層４の厚みは、その上下に形成されるＡｌＧａＡｓのワイドバンドギャップ層３，５との間に形成される各ヘテロ接合の近傍に局在することにより、互いに分離しようとする傾向を示す電子ガスが、実質的に一体となってゲート電圧の変化に追随できる程度の小さな値、具体的には　５０　Å～１５０　Åの範囲の小さな値に設定されている。

【００１４】
チャネル層４の上部に形成される厚み２５０　Åの上部のＡｌＧａＡｓのワイドバンドギャップ層５についても、その組成と電気抵抗値のいずれもが下部のワイドバンドギャップ層３のそれぞれと同一の値に設定されている。また、この上部のワイドバンドギャップ層５内に形成されるシリコンプレーナ・ドーピング層５ａも、下部のワイドバンドギャップ層３内に形成されるシリコンプレーナ・ドーピング層３ａと、チャネル層４からの距離についてもドーピング量についても同一の値に設定されている。このように、この実施例の高電子移動度トランジスタは、ＩｎＧａＡｓチャネル層４を中心に上下に対称な構造を呈

している。
【００１５】
さらに、本実施例の高電子移動度トランジスタでは、高抵抗のＡｌＧａＡｓのワイドバンドギャップ層５の上部に　３×１０^{17} ｃｍ$^{-3}$～１×１０^{18} ｃｍ$^{-3}$　　の濃度でＳｉがドーピングされた厚み８０Åの低抵抗のＡｌＧａＡｓワイドバンドギャップ層５ｂが形成されている。この低抵抗のＡｌＧａＡｓワイドバンドギャップ層５ｂの上に、　５×１０^{18} ｃｍ$^{-3}$
の濃度でＳｉがドーピングされた厚み５００　Åの低抵抗のＮ$^{+}$　ＧａＡｓコンタクト層６が形成されている。
【００１６】
ゲート電極９の直下に低抵抗のAlGaAsのワイドバンドギャップ層５ｂが形成されたことにより、このゲート電極９に印加される電圧が低い場合には、ゲート電極の直下に形成される空乏層の拡大がこの低抵抗のワイドバンドギャップ層５ｂによって阻止される。すなわち、ゲート電極９の直下に形成される空乏層は、低抵抗のワイドバンドギャップ層５ｂを突き抜けて下方の高抵抗のワイドバンドギャップ層５の内部までは拡大せず、この高電子移動度トランジスタはノーマリーオン状態となる。
【００１７】
一方、低抵抗のＡｌＧａＡｓのワイドバンドギャップ層５ｂの厚みが８０Å程度の薄い値に設定されているため、ゲート電極９に印加される電圧が多少変化すると、その直下に形成される空乏層は、低抵抗のＡｌＧａＡｓのワイドバンドギャップ層５ｂを突き抜けて高抵抗のワイドバンドギャップ層５内に急速に拡大し、ＩｎＧａＡｓチャネル層４内の電子ガスの挙動に影響を及ぼし始める。
【００１８】
ゲート電圧が一定値増減したことに伴う空乏層の拡がり（より正確には、チャネル近傍の各箇所における電位の変化量）の増減は、ワイドバンドギャップ層５の抵抗値が大きくなるほど増加する。そして、単位ゲート電圧当たりの空乏層の拡がりの増減の大きさがチャネル層４の幅に対して大きくなるほど、すなわち、ゲート電圧がチャネルに影響を及ぼし易くなり、チャネル層４内の電子ガスの挙動の一体性の傾向が高まり、相互コンダクタンスの特性が向上する。
【００１９】
このように、ＩｎＧａＡｓチャネル層４の厚みが薄い値に設定されると共に、チャネル層４に隣接するＡｌＧａＡｓワイドバンドギャップ層３，５が高抵抗に設定されているため、チャネル４内の電子ガス層がこのチャネル層の厚みで決まる物理的な一体性と、隣接するワイドバンドギャップ層の高抵抗性で決まる実効的な一体性を有しながら、ゲート電圧に追随し、この結果、相互コンダクタンスに関する良好な特性が得られる。
【００２０】
特公平１－５６５４２　号公報などに代表される従来技術によれば、上部のワイドバンドギャップ層についてはその全体にわたって均一で中間的な抵抗値が設定されてきた。これはこのワイドバンドギャップ層がチャネル層内への電子の供給という使命を受け持つため、あまり高抵抗にはできなかったことによる。
【００２１】
本発明によれば、チャネル層４内に電子を供給するという機能は全てシリコンプレーナ・ドーピング層３ａと５ａとに譲り、チャネル層４近傍のワイドバンドギャップ層の内部についてはかなりの高抵抗を設定すると共に、ゲート電極直下についてはかなり低抵抗のかなり薄い層を形成している。すなわち、ノーマリーオフ／オンに関する調整は、低抵抗層のドーピング濃度や厚みを調整することによって実現される。このように、本発明によれば、相互コンダクタンスに関する特性の改良と、閾値電圧の設定とがほぼ独立に行われる。
【００２２】
以上、チャネル層の近傍のワイドバンドギャップ層の抵抗を高くすると共に、チャネル層

の厚みを小さな値に制限する構成を例示した。しかしながら、チャネル層の厚みをそのような範囲に限定することなく、チャネル層近傍についてはワイドバンドギャップ層の抵抗値を高くするだけでも、相互コンダクタンスの特性に関する改良が図られる。

【００２３】

また、ワイドバンドギャップ層としてＡｌＧａＡｓ層、ナローバンドギャップのチャネル層としてＩｎＧａＡｓを使用する構成を例示したが、バンドギャップ（禁止帯）の幅の広狭、あるいは電子親和力の大小に関して同様の関係を有する任意の半導体結晶の組合せを採用できる。

【図面の簡単な説明】

【図１】本発明の一実施例の高電子移動度トランジスタの構造を模式的に示す模式断面図である。


【図２】本出願人の先願の発明に係わる高電子移動度トランジスタの特性図。

【図３】本出願人の先願の発明に係わる高電子移動度トランジスタの相互コンダクタンスのゲート電圧依存性を示す特性図である。


【符号の説明】

1　　GaAs基板
3,5　　高抵抗のAlGaAsワイドバンドギャップ層
4　　InGaAsチャネル層
3a,5a　　シリコンプレーナ・ドーピング層
5b　　低抵抗のAlGaAsワイドバンドギャップ層


【図１】



【図２】



【図３】



フロントページの続き

(56)参考文献 特開平０５－１２９３４１（ＪＰ，Ａ）
特開平０５－０７４８１５（ＪＰ，Ａ）
A. Mesquida Kusters et.al., "Double-Heterojunction Lattice-Matched and Pseudomorphic InGaAs HEMT with δ-Doped InP Supply Layers, IEEE ELECTRON DEVICE LETTERS, １９９３年１月, Vol.14, No.1, pp.36-39, タイトル欠損あり
W. E. Hoke et.al., "High performance double pulse doped pseudomorphic AlGaAs/InGaAs transistors grown by molecular-beam, Journal of Vacuum Science & Technology B, １９９２年, Vol.10, No.3, pp.1066-1069, タイトル欠損あり

(58)調査した分野(Int.Cl.^{7}, ＤＢ名)
H01L 21/338
H01L 27/095
H01L 29/778
H01L 29/80-29/812