

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2018 年 5 月 31 日 (31.05.2018)



(10) 国际公布号
WO 2018/094858 A1

- (51) 国际专利分类号:
G09G 3/3208 (2016.01)
- (21) 国际申请号: PCT/CN2017/070196
- (22) 国际申请日: 2017 年 1 月 5 日 (05.01.2017)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201611050661.0 2016 年 11 月 22 日 (22.11.2016) CN
- (71) 申请人: 武汉华星光电技术有限公司(WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD) [CN/CN]; 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。
- (72) 发明人: 王硕晟 (WANG, Shou-Cheng); 中国广东省深圳市光明新区塘明大道 9-2 号,

Guangdong 518132 (CN)。张娣(ZHANG, Di); 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。

(74) 代理人: 深圳市威世博知识产权代理事务所(普通合伙)(CHINA WISPRO INTELLECTUAL PROPERTY LLP.); 中国广东省深圳市南山区高新区粤兴三道 8 号中国地质大学产学研基地中地大楼 A806, Guangdong 518057 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM,

(54) Title: PIXEL DRIVER CIRCUIT

(54) 发明名称: 像素驱动电路




图 1

(57) Abstract: A pixel driver circuit, comprising multiple cascaded pixel drive units. Each pixel drive unit comprises: a first reset circuit (10) connected to a first pixel (OLED1) and receiving an input voltage (VDD) to reset the first pixel (OLED1); a second reset circuit (20) connected to a second pixel (OLED2) and receiving the input voltage (VDD) to reset the second pixel (OLED2); a first control circuit (30) connected to the first and second reset circuits (10, 20) and receiving and providing a reference voltage (Vref) to the first and second reset circuits (10, 20); and a second control circuit (40) connected to the first and second reset circuits (10, 20) and receiving and providing a data voltage (Vdata) to the first and second reset circuits (10, 20) to simultaneously drive the first and second pixels (OLED1, OLED2).

ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US,
UZ, VC, VN, ZA, ZM, ZW。

- (84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

- 包括国际检索报告 (条约第21条(3))。

(57) 摘要: 一种像素驱动电路, 包括级联的多个像素驱动单元, 每一像素驱动单元包括第一复位电路 (10), 连接第一像素 (OLED1), 接收输入电压 (VDD) 并对第一像素 (OLED1) 进行复位; 第二复位电路 (20), 连接第二像素 (OLED2), 接收输入电压 (VDD) 并对第二像素 (OLED2) 进行复位; 第一控制电路 (30), 连接第一及第二复位电路 (10, 20), 接收参考电压 (Vref) 并提供给第一及第二复位电路 (10, 20); 第二控制电路 (40), 连接第一及第二复位电路 (10, 20), 接收数据电压 (Vdata) 并提供给第一及第二复位电路 (10, 20), 以同时驱动第一及第二像素 (OLED1, OLED2)。

像素驱动电路

【技术领域】

本发明涉及显示技术领域，特别是涉及一种像素驱动电路。

【背景技术】

随着高清显示屏的发展，人们追求更大屏，更高的分辨率，更刺激的视觉效果，广视角、高色域、高 PPI 显示技术的开发已经成为了行业的趋势。OLED 屏高对比度、宽视角、高饱和度、低能耗等优势，无疑将其推向显示市场发展前沿。然而 OLED 显示驱动技术的像素驱动电路属于电流型，需要 GOA (gate on array) 供给扫描信号，同时，为了较佳的显示效果和阈值电压补偿效果，需要额外为像素驱动电路提供多重信号。其次，为了实现较高画面均匀和舒适的画面体验感，2T1C 的 OLED 像素驱动电路已经逐渐退出大众视野，市面上所用的 OLED 像素驱动电路中包含很多功能性的薄膜晶体管 (TFT)，例如可以补偿驱动晶体管阈值电压的 6T1C/7T1C 像素驱动电路，多重晶体管的使用使得电路设计复杂而且会增加成本。

【发明内容】

本发明主要解决的技术问题是提供一种像素驱动电路，以使用较少的薄膜晶体管来简化电路并降低成本。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种像素驱动电路，其中，所述像素驱动电路包括级联的多个像素驱动单元，每一所述像素驱动单元包括：

第一复位电路，连接第一像素，用于接收输入电压并对所述第一像素进行复位；

第二复位电路，连接第二像素，用于接收输入电压并对所述第二像素进行复位；

第一控制电路，连接所述第一及第二复位电路，用于接收参考电压并提供给所述第一及第二复位电路；及

第二控制电路，连接所述第一及第二复位电路，用于接收数据电压并提供

给所述第一及第二复位电路，以同时驱动所述第一及第二像素；

所述第一控制电路包括参考可控开关，所述参考可控开关的控制端接收发光信号，所述参考可控开关的第一端接收所述参考电压，所述参考可控开关的第二端连接所述第二控制电路、第一及第二复位电路；

所述第一复位电路包括第一至第三可控开关及第一电容，所述第一可控开关的第一端接收所述输入电压，所述第一可控开关的控制端连接所述第一电容的第一端，所述第一电容的第二端连接所述参考可控开关的第二端、所述第二复位电路及所述第二控制电路，所述第一可控开关的第二端连接所述第二可控开关的第一端及所述第三可控开关的第一端，所述第二可控开关的控制端接收第一扫描信号，所述第二可控开关的第二端连接所述第一电容的第一端及所述第一可控开关的控制端，所述第三可控开关的控制端接收所述发光信号，所述第三可控开关的第二端连接所述第一像素的阳极，所述第一像素的阴极接地；

所述第二复位电路包括第四至第六可控开关及第二电容，所述第四可控开关的第一端接收所述输入电压，所述第四可控开关的控制端连接所述第二电容的第一端，所述第二电容的第二端连接所述第一电容的第二端、所述参考可控开关的第二端及所述第二控制电路，所述第四可控开关的第二端连接所述第五可控开关的第一端及所述第六可控开关的第一端，所述第五可控开关的控制端接收第二扫描信号，所述第五可控开关的第二端连接所述第二电容的第一端及所述第四可控开关的控制端，所述第六可控开关的控制端接收所述发光信号，所述第六可控开关的第二端连接所述第二像素的阳极，所述第二像素的阴极接地；

所述第一复位电路或所述第二复位电路还包括第七可控开关，所述第七可控开关的控制端接收复位信号，所述第七可控开关的第一端接收输入电压，所述第七可控开关的第二端连接所述第一可控开关的第一端及所述第四可控开关的第一端；

所述第一复位电路还包括第八可控开关，所述第八可控开关的控制端接收复位信号，所述第八可控开关的第一端接收初始信号，所述第八可控开关的第二端连接所述第一可控开关的控制端及所述第一电容的第一端；

所述第二复位电路还包括第九可控开关，所述第九可控开关的控制端接收所述复位信号，所述第九可控开关的第一端接收所述初始信号，所述第九可控开关的第二端连接所述第四可控开关的控制端及所述第二电容的第一端。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种像素驱动电路，所述像素驱动电路包括级联的多个像素驱动单元，每一所述像素驱动单元包括：

第一复位电路，连接第一像素，用于接收输入电压并对所述第一像素进行复位；

第二复位电路，连接第二像素，用于接收输入电压并对所述第二像素进行复位；

第一控制电路，连接所述第一及第二复位电路，用于接收参考电压并提供给所述第一及第二复位电路；及

第二控制电路，连接所述第一及第二复位电路，用于接收数据电压并提供给所述第一及第二复位电路，以同时驱动所述第一及第二像素。

其中，所述第一控制电路包括参考可控开关，所述参考可控开关的控制端接收发光信号，所述参考可控开关的第一端接收所述参考电压，所述参考可控开关的第二端连接所述第二控制电路、第一及第二复位电路。

其中，所述第一复位电路包括第一至第三可控开关及第一电容，所述第一可控开关的第一端接收所述输入电压，所述第一可控开关的控制端连接所述第一电容的第一端，所述第一电容的第二端连接所述参考可控开关的第二端、所述第二复位电路及所述第二控制电路，所述第一可控开关的第二端连接所述第二可控开关的第一端及所述第三可控开关的第一端，所述第二可控开关的控制端接收第一扫描信号，所述第二可控开关的第二端连接所述第一电容的第一端及所述第一可控开关的控制端，所述第三可控开关的控制端接收所述发光信号，所述第三可控开关的第二端连接所述第一像素的阳极，所述第一像素的阴极接地；

所述第二复位电路包括第四至第六可控开关及第二电容，所述第四可控开关的第一端接收所述输入电压，所述第四可控开关的控制端连接所述第二电容的第一端，所述第二电容的第二端连接所述第一电容的第二端、所述参考可控开关的第二端及所述第二控制电路，所述第四可控开关的第二端连接所述第五可控开关的第一端及所述第六可控开关的第一端，所述第五可控开关的控制端接收第二扫描信号，所述第五可控开关的第二端连接所述第二电容的第一端及所述第四可控开关的控制端，所述第六可控开关的控制端接收所述发光信号，所述第六可控开关的第二端连接所述第二像素的阳极，所述第二像素的阴极接

地。

其中，所述第一复位电路或所述第二复位电路还包括第七可控开关，所述第七可控开关的控制端接收复位信号，所述第七可控开关的第一端接收输入电压，所述第七可控开关的第二端连接所述第一可控开关的第一端及所述第四可控开关的第一端。

其中，所述第一至第七可控开关及所述参考可控开关均为P型薄膜晶体管，所述第一至第七可控开关及所述参考可控开关的控制端、第一端及第二端分别对应所述P型薄膜晶体管的栅极、漏极及源极。

其中，所述第一复位电路还包括第七可控开关，所述第七可控开关的控制端接收复位信号，所述第七可控开关的第一端接收初始信号，所述第七可控开关的第二端连接所述第一可控开关的控制端及所述第一电容的第一端；

所述第二复位电路还包括第八可控开关，所述第八可控开关的控制端接收所述复位信号，所述第八可控开关的第一端接收所述初始信号，所述第八可控开关的第二端连接所述第四可控开关的控制端及所述第二电容的第一端。

其中，所述第一复位电路还包括第九可控开关，所述第九可控开关的控制端接收所述复位信号，所述第九可控开关的第一端连接所述第三可控开关的第二端，所述第九可控开关的第二端接收所述初始信号；

所述第二复位电路还包括第十可控开关，所述第十可控开关的控制端接收所述复位信号，所述第十可控开关的第一端连接所述第六可控开关的第二端，所述第十可控开关的第二端接收所述初始信号。

其中，所述第一至第十可控开关均为P型薄膜晶体管，所述第一至第十可控开关的控制端、第一端及第二端分别对应所述P型薄膜晶体管的栅极、漏极及源极。

其中，所述第二控制电路包括数据可控开关，所述数据可控开关的控制端接收扫描复位信号，所述数据可控开关的第一端接收所述数据电压，所述数据可控开关的第二端连接所述第一电容的第二端及所述第二电容的第二端，所述数据可控开关为P型薄膜晶体管，所述数据可控开关的控制端、第一端及第二端分别对应所述P型薄膜晶体管的栅极、漏极及源极。

其中，所述第二控制电路包括数据可控开关，所述数据可控开关的控制端接收所述发光信号，所述数据可控开关的第一端接收所述数据电压，所述数据可控开关的第二端连接所述第一电容的第二端及所述第二电容的第二端，所述

数据可控开关为 N 型薄膜晶体管，所述数据可控开关的控制端、第一端及第二端分别对应所述 N 型薄膜晶体管的栅极、漏极及源极。

本发明的有益效果是：区别于现有技术的情况，本发明的所述像素驱动电路将简单的单矩形脉冲级传信号作为驱动控制信号，把两行由第一及第二扫描信号控制的像素驱动电路合并，来达到节省电晶体数目的目的，同时实现了电路中阈值电压补偿，避免了像素闪烁问题。

【附图说明】

图1是本发明的像素驱动电路的一个像素驱动单元的第一实施例的结构示意图；

图 2 是图 1 的一种时间波形图；

图 3 是图 1 的另一种时间波形图；

图 4 是图 1 的模拟结果波形图；

图 5 是本发明的像素驱动电路的一个扫描驱动单元的第二实施例的结构示意图；

图 6 是图 5 的时间波形图；

图 7 是本发明的像素驱动电路的一个扫描驱动单元的第三实施例的结构示意图；

图 8 是图 7 的时间波形图；

图 9 是图 7 的模拟结果波形图；

图 10 是本发明的像素驱动电路的一个扫描驱动单元的第四实施例的结构示意图；

图 11 是图 10 的时间波形图；

图 12 是本发明的像素驱动电路的一个扫描驱动单元的第五实施例的结构示意图；

图 13 是图 10 的时间波形图；

图 14 是本发明的像素驱动电路的一个扫描驱动单元的第六实施例的结构示意图；

图 15 是图 14 的时间波形图；

图 16 是本发明的像素驱动电路的一个扫描驱动单元的第七实施例的结构示意图；

图 17 是图 16 的时间波形图；

图 18 是本发明的像素驱动电路的一个扫描驱动单元的第八实施例的结构示意图；

图 19 是图 18 的时间波形图；

图 20 是图 18 的模拟结果波形图。

【具体实施方式】

请参阅图 1，请参阅图 1 至图 4，是本发明的像素驱动电路的一个像素驱动单元的第一实施例的结构示意图。所述像素驱动电路包括级联的多个像素驱动单元，每一所述像素驱动单元包括：

第一复位电路 10，连接第一像素 OLED1，用于接收输入电压 VDD 并对所述第一像素 OLED1 进行复位；

第二复位电路 20，连接第二像素，用 OLED2 于接收输入电压 VDD 并对所述第二像素 OLED2 进行复位；

第一控制电路 30，连接所述第一及第二复位电路 10、20，用于接收参考电压 Vref 并提供给所述第一及第二复位电路 10、20；及

第二控制电路 40，连接所述第一及第二复位电路 10、20，用于接收数据电压 Vdata 并提供给所述第一及第二复位电路 10、20，以同时驱动所述第一及第二像素 OLED1、OLED2。

具体地，所述第一控制电路 30 包括参考可控开关 T11，所述参考可控开关 T11 的控制端接收发光信号 EM，所述参考可控开关 T11 的第一端接收所述参考电压 Vref，所述参考可控开关 T11 的第二端连接所述第二控制电路 40、第一及第二复位电路 10、20。

所述第一复位电路 10 包括第一至第三可控开关 T1-T3 及第一电容 C1，所述第一可控开关 T1 的第一端接收所述输入电压 VDD，所述第一可控开关 T1 的控制端连接所述第一电容 C1 的第一端，所述第一电容 C1 的第二端连接所述参考可控开关 T11 的第二端、所述第二复位电路 20 及所述第二控制电路 40，所述第一可控开关 T1 的第二端连接所述第二可控开关 T2 的第一端及所述第三可控开关 T3 的第一端，所述第二可控开关 T2 的控制端接收第一扫描信号 SG1，所述第二可控开关 T2 的第二端连接所述第一电容 C1 的第一端及所述第一可控开关 T1 的控制端，所述第三可控开关 T3 的控制端接收所述发光信号 EM，所述

第三可控开关 T3 的第二端连接所述第一像素 OLED1 的阳极, 所述第一像素 OLED1 的阴极接地;

所述第二复位电路 20 包括第四至第六可控开关 T4-T6 及第二电容 C2, 所述第四可控开关 T4 的第一端接收所述输入电压 VDD, 所述第四可控开关 T4 的控制端连接所述第二电容 C2 的第一端, 所述第二电容 C2 的第二端连接所述第一电容 C1 的第二端、所述参考可控开关 T11 的第二端及所述第二控制电路 40, 所述第四可控开关 T4 的第二端连接所述第五可控开关 T5 的第一端及所述第六可控开关 T6 的第一端, 所述第五可控开关 T5 的控制端接收第二扫描信号 SG2, 所述第五可控开关 T5 的第二端连接所述第二电容 C2 的第一端及所述第四可控开关 T4 的控制端, 所述第六可控开关 T6 的控制端接收所述发光信号 EM, 所述第六可控开关 T6 的第二端连接所述第二像素 OLED2 的阳极, 所述第二像素 OLED2 的阴极接地。

所述第二控制电路 40 包括数据可控开关 T12, 所述数据可控开关 T12 的控制端接收扫描复位信号 SG, 所述数据可控开关 T12 的第一端接收所述数据电压 Vdata, 所述数据可控开关 T12 的第二端连接所述第一电容 C1 的第二端及所述第二电容 C2 的第二端, 所述数据可控开关 T12 为 P 型薄膜晶体管, 所述数据可控开关 T12 的控制端、第一端及第二端分别对应所述 P 型薄膜晶体管的栅极、漏极及源极。

在本实施例中, 所述第一至第六可控开关 T1-T6 及所述参考可控开关 T11 均为 P 型薄膜晶体管, 所述第一至第六可控开关 T1-T6 及所述参考可控开关 T11 的控制端、第一端及第二端分别对应所述 P 型薄膜晶体管的栅极、漏极及源极。

以下对所述像素驱动电路的第一实施例的工作原理进行详细描述:

第一阶段: 所述第二及第三可控开关 T2 和 T3 导通, 所述第一可控开关 T1 的控制端通过放电进行复位, 为写入第一阈值电压 V_{th1} 做准备;

第二阶段: 所述数据可控开关 T12 及所述第二可控开关 T2 均导通, 所述参考可控开关 T11 及所述第三可控开关 T3 均截止, 此时写入第一数据信号 Vdata1, 获取所述第一可控开关 T1 的阈值电压 V_{th1} , 此时所述第一电容 C1 两端的电压分别为 $VDD-V_{th1}$ 和 data1, 其中 VDD 为输入电压;

第三阶段: 所述第五及第六可控开关 T5 和 T6 均导通, 所述第四可控开关 T4 的控制端通过放电进行复位, 为写入第二阈值电压 V_{th2} 做准备;

第四阶段: 所述数据可控开关 T12 及所述第五可控开关 T5 均导通, 所述参

考可控开关 T11 及所述第六可控开关 T6 均截止,此时写入第二数据信号 Vdata2, 获取所述第四可控开关 T4 的阈值电压 Vth2, 此时所述第二电容 C2 两端的电压分别为 VDD-Vth2 和 Vdata2;

第五阶段: 所述发光信号 EM 为低电平时, 所述第一电容 C1 由于耦合作用两端电位分别为 VDD-Vth1-Vdata1+Vref 和 Vref; 所述第二电容 C2 由于耦合作用两端电位分别为 VDD-Vth2-Vdata2+Vref 和 Vref; 其中, Vref 为参考电压, 此时第一及第二像素 OLED1、OLED2 通过的电流分别为

$$I_{OLED1} = K(VGS1 - Vth) = K(Vdata1 - Vref)^2$$

$$I_{OLED2} = K(VGS2 - Vth) = K(Vdata2 - Vref)^2$$

以此实现通过所述像素驱动单元同时驱动第一及第二像素 OLED1 及 OLED2, 并且实现阈值电压 Vth 补偿。

请参阅图 3, 由于复位时会通过第一及第二像素 OLED1、OLED2 的电流瞬间变大, 产生屏幕闪烁, 所以输入电压 VDD 采用高低电平交替信号以防止出现闪烁问题。

请参阅图 5 及图 6, 是本发明的像素驱动电路的一个像素驱动单元的第二实施例的结构示意图。所述像素驱动单元的第二实施例与所述像素驱动单元的第一实施例的区别之处在于: 所述第二控制电路 40 包括数据可控开关 T12, 所述数据可控开关 T12 的控制端接收所述发光信号 EM, 所述数据可控开关 T12 的第一端接收所述数据电压 Vdata, 所述数据可控开关 T12 的第二端连接所述第一电容 C1 的第二端及所述第二电容 C2 的第二端, 所述数据可控开关 T12 为 N 型薄膜晶体管, 所述数据可控开关 T12 的控制端、第一端及第二端分别对应所述 N 型薄膜晶体管的栅极、漏极及源极。

在本实施例中, 所述像素驱动电路的数据可控开关 T12 的控制端接收发光信号 EM, 以此来减少驱动信号数量, 其工作原理与上述像素驱动电路的第一实施例的工作原理相同, 在此不再赘述。

请参阅图 7 至图 9, 是本发明的像素驱动电路的一个像素驱动单元的第三实施例的结构示意图。所述像素驱动单元的第三实施例与所述像素驱动单元的第一实施例的区别之处在于: 所述第一复位电路 10 或所述第二复位电路 20 还包括第七可控开关 T7, 所述第七可控开关 T7 的控制端接收复位信号 Reset, 所述第七可控开关 T7 的第一端接收输入电压 VDD, 所述第七可控开关 T7 的第二端连接所述第一可控开关 T1 的第一端及所述第四可控开关 T4 的第一端。

在本实施例中,所述第七可控开关 T7 为 P 型薄膜晶体管,所述第七可控开关 T7 的控制端、第一端及第二端分别对应所述 P 型薄膜晶体管的栅极、漏极及源极。

以下对所述像素驱动电路的第三实施例的工作原理进行详细描述:

第一阶段:第二及第三可控开关 T2 和 T3 导通,所述第六可控开关 T6 截止,所述第一可控开关 T1 的控制端通过放电进行复位,为写入阈值电压 V_{th1} 做准备,同时所述输入电压 VDD 被截断,所述第一像素 OLED1 通过的电流不会突变;

第二阶段:所述第六可控开关 T6、所述数据可控开关 T12 及所述第二可控开关 T2 均导通,所述参考可控开关 T11 及所述第三可控开关 T3 均截止,此时写入数据信号 Vdata1,获取所述第一可控开关 T1 的阈值电压 V_{th1} ,第一电容 C1 两端的电压分别为 $VDD-V_{th1}$ 和 Vdata1;

第三阶段:所述第五及第六可控开关 T5 和 T6 均导通,所述第六可控开关 T6 截止,所述第四可控开关 T4 的控制端通过放电进行复位,为写入阈值电压 V_{th2} 做准备,所述第二像素 OLED2 通过的电流不会突变;

第四阶段:所述第六可控开关 T6、所述数据可控开关 T12 及所述第五可控开关 T5 均导通,所述参考可控开关 T11 及所述第六可控开关 T6 均截止,此时写入数据信号 Vdata2,获取所述第四可控开关 T4 的阈值电压 V_{th2} ,所述第二电容 C2 两端的电压分别为 $VDD-V_{th2}$ 和 Vdata2;

第五阶段:所述发光信号 EM 为低电平时,所述第一电容 C1 由于耦合作用两端电位分别为 $VDD-V_{th1}-Vdata1+V_{ref}$ 和 V_{ref} ;所述第二电容 C2 由于耦合作用两端电位分别为 $VDD-V_{th2}-Vdata2+V_{ref}$ 和 V_{ref} ;此时第一及第二像素 OLED1 及 OLED2 通过的电流分别为:

$$I_{OLED1} = K(V_{GS1} - V_{th}) = K(Vdata1 - V_{ref})^2$$

$$I_{OLED2} = K(V_{GS2} - V_{th}) = K(Vdata2 - V_{ref})^2$$

以此实现通过所述像素驱动单元同时驱动第一及第二像素 OLED1 及 OLED2,并且实现阈值电压 V_{th} 补偿,避免了复位阶段第一及第二像素 OLED1、OLED2 的闪烁问题。

请参阅图 10 及图 11,是本发明的像素驱动电路的一个像素驱动单元的第四实施例的结构示意图。所述像素驱动单元的第四实施例与所述像素驱动单元的第三实施例的区别之处在于:所述第二控制电路 40 包括数据可控开关 T12,所

述数据可控开关 T12 的控制端接收所述发光信号 EM, 所述数据可控开关 T12 的第一端接收所述数据电压 Vdata, 所述数据可控开关 T12 的第二端连接所述第一电容 C1 的第二端及所述第二电容 C2 的第二端, 所述数据可控开关 T12 为 N 型薄膜晶体管, 所述数据可控开关 T12 的控制端、第一端及第二端分别对应所述 N 型薄膜晶体管的栅极、漏极及源极。

在本实施例中, 所述像素驱动电路的数据可控开关 T12 的控制端接收发光信号 EM, 以此来减少驱动信号数量, 其工作原理与上述像素驱动电路的第三实施例的工作原理相同, 在此不再赘述。

请参阅图 12 及图 13, 是本发明的像素驱动电路的一个像素驱动单元的第五实施例的结构示意图。所述像素驱动单元的第五实施例与所述像素驱动单元的第一实施例的区别之处在于: 所述第一复位电路 10 还包括第七可控开关 T7, 所述第七可控开关 T7 的控制端接收复位信号 Reset, 所述第七可控开关 T7 的第一端接收初始信号 VI, 所述第七可控开关 T7 的第二端连接所述第一可控开关 T1 的控制端及所述第一电容 C1 的第一端;

所述第二复位电路 20 还包括第八可控开关 T8, 所述第八可控开关 T8 的控制端接收所述复位信号 Reset, 所述第八可控开关 T8 的第一端接收所述初始信号 VI, 所述第八可控开关 T8 的第二端连接所述第四可控开关 T4 的控制端及所述第二电容 C2 的第一端。

在本实施例中, 所述第七及第八可控开关 T7、T8 均为 P 型薄膜晶体管, 所述第七及第八可控开关 T7、T8 的控制端、第一端及第二端分别对应所述 P 型薄膜晶体管的栅极、漏极及源极。

以下对所述像素驱动电路的第五实施例的工作原理进行详细描述:

第一阶段: 所述第七及第八可控开关 T7 和 T8 均导通, 所述第一及第四可控开关 T1、T4 通过初始信号 VI 进行复位, 为写入阈值电压 Vth1 及 Vth2 做准备; 此时第一及第二电容 C1、C2 两端电位均为 VI 和 Vref;

第二阶段: 所述数据可控开关 T12 及所述第二可控开关 T2 均导通, 此时写入数据信号 Vdata1, 获取所述第一可控开关 T1 的阈值电压 Vth1, 所述第一电容 C1 两端的电压分别为 $VDD-Vth1$ 和 Vdata1 ;

第三阶段: 所述数据可控开关 T12 及所述第五可控开关 T5 均导通, 此时写入数据信号 Vdata2, 获取所述第四可控开关 T4 的阈值电压 Vth2, 所述第二电容 C2 两端的电压分别为 $VDD-Vth2$ 和 Vdata2;

第四阶段：所述发光信号 EM 为低电平时，所述第一电容 C1 由于耦合作用两端电位分别为 $VDD - V_{th1} - V_{data1} + V_{ref}$ 和 V_{ref} ；所述第二电容 C2 由于耦合作用两端电位分别为 $VDD - V_{th2} - V_{data2} + V_{ref}$ 和 V_{ref} ；此时所述第一及第二像素 OLED1、OLED2 通过的电流分别为：

$$I_{OLED1} = K(V_{GS1} - V_{th}) = K(V_{data1} - V_{ref})^2$$

$$I_{OLED2} = K(V_{GS2} - V_{th}) = K(V_{data2} - V_{ref})^2$$

以此实现通过所述像素驱动单元同时驱动第一及第二像素 OLED1 及 OLED2，并且实现阈值电压 V_{th} 补偿。

请参阅图 14 及图 15，是本发明的像素驱动电路的一个像素驱动单元的第六实施例的结构示意图。所述像素驱动单元的第六实施例与所述像素驱动单元的第五实施例的区别之处在于：所述第二控制电路 40 包括数据可控开关 T12，所述数据可控开关 T12 的控制端接收所述发光信号 EM，所述数据可控开关 T12 的第一端接收所述数据电压 V_{data} ，所述数据可控开关 T12 的第二端连接所述第一电容 C1 的第二端及所述第二电容 C2 的第二端，所述数据可控开关 T12 为 N 型薄膜晶体管，所述数据可控开关 T12 的控制端、第一端及第二端分别对应所述 N 型薄膜晶体管的栅极、漏极及源极。

在本实施例中，所述像素驱动电路的数据可控开关 T12 的控制端接收发光信号 EM，以此来减少驱动信号数量，其工作原理与上述像素驱动电路的第五实施例的工作原理相同，在此不再赘述。

请参阅图 16 及图 17，是本发明的像素驱动电路的一个像素驱动单元的第七实施例的结构示意图。所述像素驱动单元的第七实施例与所述像素驱动单元的第五实施例的区别之处在于：所述第一复位电路 10 还包括第九可控开关 T9，所述第九可控开关 T9 的控制端接收所述复位信号 Reset，所述第九可控开关 T9 的第一端连接所述第三可控开关 T3 的第二端，所述第九可控开关 T9 的第二端接收所述初始信号 VI；

所述第二复位电路 20 还包括第十可控开关 T10，所述第十可控开关 T10 的控制端接收所述复位信号 Reset，所述第十可控开关 T10 的第一端连接所述第六可控开关 T6 的第二端，所述第十可控开关 T10 的第二端接收所述初始信号 VI。

在本实施例中，所述第九及第十可控开关 T9、T10 均为 P 型薄膜晶体管，所述第九及第十可控开关 T9、T10 的控制端、第一端及第二端分别对应所述 P 型薄膜晶体管的栅极、漏极及源极。

以下对所述像素驱动电路的第七实施例的工作原理进行详细描述:

第一阶段: 所述第七可控开关 T7、所述第八可控开关 T8、所述第九可控开关 T9 及所述第十可控开关 T10 均导通, 所述第一可控开关 T1 和所述第四可控开关 T4 均通过初始讯号 VI 进行复位, 为写入阈值电压 Vth1 及 Vth2 做准备; 此时第一及第二电容 C1 和 C2 两端电位均为 VI 和 Vref; 同时所述第一及第二像素 OLED1 及 OLED2 的阳极通过所述第九及第十可控开关 T9、T10 进行复位;

第二阶段: 所述数据可控开关 T12 及所述第二可控开关 T2 均导通, 此时写入数据信号 Vdata1, 获取所述第一可控开关 T1 的阈值电压 Vth1, 所述第一电容 C1 两端的电压分别为 VDD-Vth1 和 Vdata1 ;

第三阶段: 所述数据可控开关 T12 及所述第五可控开关 T5 均导通, 此时写入数据信号 Vdata2, 获取所述第四可控开关 T4 的阈值电压 Vth2, 所述第二电容 C2 两端的电压分别为 VDD-Vth2 和 Vdata2;

第四阶段: 所述发光信号 EM 为低电平时, 所述第一电容 C1 由于耦合作用两端电位分别为 VDD-Vth1-Vdata1+Vref 和 Vref ; 所述第二电容 C2 由于耦合作用两端电位分别为 VDD-Vth2-Vdata2+Vref 和 Vref; 此时所述第一及第二像素 OLED1、OLED2 通过的电流分别为:

$$I_{OLED1} = K(V_{GS1} - V_{th}) = K(V_{data1} - V_{ref})^2$$

$$I_{OLED2} = K(V_{GS2} - V_{th}) = K(V_{data2} - V_{ref})^2$$

以此实现通过所述像素驱动单元同时驱动第一及第二像素 OLED1 及 OLED2, 并且实现阈值电压 Vth 补偿。

请参阅图 18 至图 20, 是本发明的像素驱动电路的一个像素驱动单元的第八实施例的结构示意图。所述像素驱动单元的第八实施例与所述像素驱动单元的第七实施例的区别之处在于: 所述第二控制电路 40 包括数据可控开关 T12, 所述数据可控开关 T12 的控制端接收所述发光信号 EM, 所述数据可控开关 T12 的第一端接收所述数据电压 Vdata, 所述数据可控开关 T12 的第二端连接所述第一电容 C1 的第二端及所述第二电容 C2 的第二端, 所述数据可控开关 T12 为 N 型薄膜晶体管, 所述数据可控开关 T12 的控制端、第一端及第二端分别对应所述 N 型薄膜晶体管的栅极、漏极及源极。

在本实施例中, 所述像素驱动电路的数据可控开关 T12 的控制端接收发光信号 EM, 以此来减少驱动信号数量, 其工作原理与上述像素驱动电路的第七实施例的工作原理相同, 在此不再赘述。

所述像素驱动电路将简单的单矩形脉冲级传信号作为驱动控制信号，把两行由第一及第二扫描信号控制的像素驱动电路合并，来达到节省电晶体数目的目的，同时实现了电路中阈值电压补偿，避免了像素闪烁问题。

以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

权利要求书

1. 一种像素驱动电路，其中，所述像素驱动电路包括级联的多个像素驱动单元，每一所述像素驱动单元包括：

第一复位电路，连接第一像素，用于接收输入电压并对所述第一像素进行复位；

第二复位电路，连接第二像素，用于接收输入电压并对所述第二像素进行复位；

第一控制电路，连接所述第一及第二复位电路，用于接收参考电压并提供给所述第一及第二复位电路；及

第二控制电路，连接所述第一及第二复位电路，用于接收数据电压并提供给所述第一及第二复位电路，以同时驱动所述第一及第二像素；

所述第一控制电路包括参考可控开关，所述参考可控开关的控制端接收发光信号，所述参考可控开关的第一端接收所述参考电压，所述参考可控开关的第二端连接所述第二控制电路、第一及第二复位电路；

所述第一复位电路包括第一至第三可控开关及第一电容，所述第一可控开关的第一端接收所述输入电压，所述第一可控开关的控制端连接所述第一电容的第一端，所述第一电容的第二端连接所述参考可控开关的第二端、所述第二复位电路及所述第二控制电路，所述第一可控开关的第二端连接所述第二可控开关的第一端及所述第三可控开关的第一端，所述第二可控开关的控制端接收第一扫描信号，所述第二可控开关的第二端连接所述第一电容的第一端及所述第一可控开关的控制端，所述第三可控开关的控制端接收所述发光信号，所述第三可控开关的第二端连接所述第一像素的阳极，所述第一像素的阴极接地；

所述第二复位电路包括第四至第六可控开关及第二电容，所述第四可控开关的第一端接收所述输入电压，所述第四可控开关的控制端连接所述第二电容的第一端，所述第二电容的第二端连接所述第一电容的第二端、所述参考可控开关的第二端及所述第二控制电路，所述第四可控开关的第二端连接所述第五可控开关的第一端及所述第六可控开关的第一端，所述第五可控开关的控制端接收第二扫描信号，所述第五可控开关的第二端连接所述第二电容的第一端及所述第四可控开关的控制端，所述第六可控开关的控制端接收所述发光信号，所述第六可控开关的第二端连接所述第二像素的阳极，所述第二像素的阴极接

地;

所述第一复位电路或所述第二复位电路还包括第七可控开关, 所述第七可控开关的控制端接收复位信号, 所述第七可控开关的第一端接收输入电压, 所述第七可控开关的第二端连接所述第一可控开关的第一端及所述第四可控开关的第一端;

所述第一复位电路还包括第八可控开关, 所述第八可控开关的控制端接收复位信号, 所述第八可控开关的第一端接收初始信号, 所述第八可控开关的第二端连接所述第一可控开关的控制端及所述第一电容的第一端;

所述第二复位电路还包括第九可控开关, 所述第九可控开关的控制端接收所述复位信号, 所述第九可控开关的第一端接收所述初始信号, 所述第九可控开关的第二端连接所述第四可控开关的控制端及所述第二电容的第一端。

2. 一种像素驱动电路, 其中, 所述像素驱动电路包括级联的多个像素驱动单元, 每一所述像素驱动单元包括:

第一复位电路, 连接第一像素, 用于接收输入电压并对所述第一像素进行复位;

第二复位电路, 连接第二像素, 用于接收输入电压并对所述第二像素进行复位;

第一控制电路, 连接所述第一及第二复位电路, 用于接收参考电压并提供给所述第一及第二复位电路; 及

第二控制电路, 连接所述第一及第二复位电路, 用于接收数据电压并提供给所述第一及第二复位电路, 以同时驱动所述第一及第二像素。

3. 根据权利要求 2 所述的像素驱动电路, 其中, 所述第一控制电路包括参考可控开关, 所述参考可控开关的控制端接收发光信号, 所述参考可控开关的第一端接收所述参考电压, 所述参考可控开关的第二端连接所述第二控制电路、第一及第二复位电路。

4. 根据权利要求 3 所述的像素驱动电路, 其中, 所述第一复位电路包括第一至第三可控开关及第一电容, 所述第一可控开关的第一端接收所述输入电压, 所述第一可控开关的控制端连接所述第一电容的第一端, 所述第一电容的第二端连接所述参考可控开关的第二端、所述第二复位电路及所述第二控制电路, 所述第一可控开关的第二端连接所述第二可控开关的第一端及所述第三可控开关的第一端, 所述第二可控开关的控制端接收第一扫描信号, 所述第二可控开

关的第二端连接所述第一电容的第一端及所述第一可控开关的控制端，所述第三可控开关的控制端接收所述发光信号，所述第三可控开关的第二端连接所述第一像素的阳极，所述第一像素的阴极接地；

所述第二复位电路包括第四至第六可控开关及第二电容，所述第四可控开关的第一端接收所述输入电压，所述第四可控开关的控制端连接所述第二电容的第一端，所述第二电容的第二端连接所述第一电容的第二端、所述参考可控开关的第二端及所述第二控制电路，所述第四可控开关的第二端连接所述第五可控开关的第一端及所述第六可控开关的第一端，所述第五可控开关的控制端接收第二扫描信号，所述第五可控开关的第二端连接所述第二电容的第一端及所述第四可控开关的控制端，所述第六可控开关的控制端接收所述发光信号，所述第六可控开关的第二端连接所述第二像素的阳极，所述第二像素的阴极接地。

5. 根据权利要求 4 所述的像素驱动电路，其中，所述第二控制电路包括数据可控开关，所述数据可控开关的控制端接收扫描复位信号，所述数据可控开关的第一端接收所述数据电压，所述数据可控开关的第二端连接所述第一电容的第二端及所述第二电容的第二端，所述数据可控开关为 P 型薄膜晶体管，所述数据可控开关的控制端、第一端及第二端分别对应所述 P 型薄膜晶体管的栅极、漏极及源极。

6. 根据权利要求 4 所述的像素驱动电路，其中，所述第二控制电路包括数据可控开关，所述数据可控开关的控制端接收所述发光信号，所述数据可控开关的第一端接收所述数据电压，所述数据可控开关的第二端连接所述第一电容的第二端及所述第二电容的第二端，所述数据可控开关为 N 型薄膜晶体管，所述数据可控开关的控制端、第一端及第二端分别对应所述 N 型薄膜晶体管的栅极、漏极及源极。

7. 根据权利要求 4 所述的像素驱动电路，其中，所述第一复位电路或所述第二复位电路还包括第七可控开关，所述第七可控开关的控制端接收复位信号，所述第七可控开关的第一端接收输入电压，所述第七可控开关的第二端连接所述第一可控开关的第一端及所述第四可控开关的第一端。

8. 根据权利要求 7 所述的像素驱动电路，其中，所述第二控制电路包括数据可控开关，所述数据可控开关的控制端接收扫描复位信号，所述数据可控开关的第一端接收所述数据电压，所述数据可控开关的第二端连接所述第一电容

的第二端及所述第二电容的第二端，所述数据可控开关为 P 型薄膜晶体管，所述数据可控开关的控制端、第一端及第二端分别对应所述 P 型薄膜晶体管的栅极、漏极及源极。

9. 根据权利要求 7 所述的像素驱动电路，其中，所述第二控制电路包括数据可控开关，所述数据可控开关的控制端接收所述发光信号，所述数据可控开关的第一端接收所述数据电压，所述数据可控开关的第二端连接所述第一电容的第二端及所述第二电容的第二端，所述数据可控开关为 N 型薄膜晶体管，所述数据可控开关的控制端、第一端及第二端分别对应所述 N 型薄膜晶体管的栅极、漏极及源极。

10. 根据权利要求 7 所述的像素驱动电路，其中，所述第一至第七可控开关及所述参考可控开关均为 P 型薄膜晶体管，所述第一至第七可控开关及所述参考可控开关的控制端、第一端及第二端分别对应所述 P 型薄膜晶体管的栅极、漏极及源极。

11. 根据权利要求 4 所述的像素驱动电路，其中，所述第一复位电路还包括第七可控开关，所述第七可控开关的控制端接收复位信号，所述第七可控开关的第一端接收初始信号，所述第七可控开关的第二端连接所述第一可控开关的控制端及所述第一电容的第一端；

所述第二复位电路还包括第八可控开关，所述第八可控开关的控制端接收所述复位信号，所述第八可控开关的第一端接收所述初始信号，所述第八可控开关的第二端连接所述第四可控开关的控制端及所述第二电容的第一端。

12. 根据权利要求 11 所述的像素驱动电路，其中，所述第二控制电路包括数据可控开关，所述数据可控开关的控制端接收扫描复位信号，所述数据可控开关的第一端接收所述数据电压，所述数据可控开关的第二端连接所述第一电容的第二端及所述第二电容的第二端，所述数据可控开关为 P 型薄膜晶体管，所述数据可控开关的控制端、第一端及第二端分别对应所述 P 型薄膜晶体管的栅极、漏极及源极。

13. 根据权利要求 11 所述的像素驱动电路，其中，所述第二控制电路包括数据可控开关，所述数据可控开关的控制端接收所述发光信号，所述数据可控开关的第一端接收所述数据电压，所述数据可控开关的第二端连接所述第一电容的第二端及所述第二电容的第二端，所述数据可控开关为 N 型薄膜晶体管，所述数据可控开关的控制端、第一端及第二端分别对应所述 N 型薄膜晶体管的

栅极、漏极及源极。

14. 根据权利要求 11 所述的像素驱动电路，其中，所述第一复位电路还包括第九可控开关，所述第九可控开关的控制端接收所述复位信号，所述第九可控开关的第一端连接所述第三可控开关的第二端，所述第九可控开关的第二端接收所述初始信号；

所述第二复位电路还包括第十可控开关，所述第十可控开关的控制端接收所述复位信号，所述第十可控开关的第一端连接所述第六可控开关的第二端，所述第十可控开关的第二端接收所述初始信号。

15. 根据权利要求 14 所述的像素驱动电路，其中，所述第一至第十可控开关均为 P 型薄膜晶体管，所述第一至第十可控开关的控制端、第一端及第二端分别对应所述 P 型薄膜晶体管的栅极、漏极及源极。

16. 根据权利要求 14 所述的像素驱动电路，其中，所述第二控制电路包括数据可控开关，所述数据可控开关的控制端接收扫描复位信号，所述数据可控开关的第一端接收所述数据电压，所述数据可控开关的第二端连接所述第一电容的第二端及所述第二电容的第二端，所述数据可控开关为 P 型薄膜晶体管，所述数据可控开关的控制端、第一端及第二端分别对应所述 P 型薄膜晶体管的栅极、漏极及源极。

17. 根据权利要求 14 所述的像素驱动电路，其中，所述第二控制电路包括数据可控开关，所述数据可控开关的控制端接收所述发光信号，所述数据可控开关的第一端接收所述数据电压，所述数据可控开关的第二端连接所述第一电容的第二端及所述第二电容的第二端，所述数据可控开关为 N 型薄膜晶体管，所述数据可控开关的控制端、第一端及第二端分别对应所述 N 型薄膜晶体管的栅极、漏极及源极。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19



图 20

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2017/070196

A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/3208 (2016.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, CNKI, WPI, EPODOC: 华星, 像素, 象素, 画素, 电路, 结构, 二, 两, 共用, 共享, 共同, 数据, 参考, 5T1C, 减, 省, 开关, 晶体管, 有机, OLED, pixel?, circuit, structure, shar+, ?data, ?ref, sav+, reduc+, switch, transistor, organic

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	CN 104064142 A (SHANGHAI TIANMA ORGANIC LUMINESCENT DISPLAY TECHNOLOGY CO., LTD. et al.), 24 September 2014 (24.09.2014), description, paragraphs [0060]-[0093] and [0105]-[0111], and figures 6-8, 11 and 12	1-17
Y	CN 106023889 A (SHANGHAI TIANMA ORGANIC LUMINESCENT DISPLAY TECHNOLOGY CO., LTD. et al.), 12 October 2016 (12.10.2016), description, paragraphs [0003] and [0004], and figures 1 and 2	1-17
A	CN 105513534 A (BOE TECHNOLOGY GROUP CO., LTD.), 20 April 2016 (20.04.2016), entire document	1-17
A	CN 103531149 A (BOE TECHNOLOGY GROUP CO., LTD. et al.), 22 January 2014 (22.01.2014), entire document	1-17
A	CN 105609052 A (SHANGHAI TIANMA ORGANIC LUMINESCENT DISPLAY TECHNOLOGY CO., LTD. et al.), 25 May 2016 (25.05.2016), entire document	1-17
A	US 2006186822 A1 (SAMSUNG SDI CO., LTD.), 24 August 2006 (24.08.2006), entire document	1-17

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 27 June 2017	Date of mailing of the international search report 28 July 2017
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer YAN, Jingwen Telephone No. (86-10) 62414451

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2017/070196

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 104064142 A	24 September 2014	DE 102014114955 B4 US 2015364082 A1 DE 102014114955 A1 CN 104064142 B	28 April 2016 17 December 2015 17 December 2015 21 September 2016
CN 106023889 A	12 October 2016	None	
CN 105513534 A	20 April 2016	None	
CN 103531149 A	22 January 2014	WO 2015062318 A1 US 2016019836 A1 CN 103531149 B	07 May 2015 21 January 2016 15 July 2015
CN 105609052 A	25 May 2016	None	
US 2006186822 A1	24 August 2006	US 9349314 B2 KR 100685818 B1 KR 20060093142 A	24 May 2016 22 February 2007 24 August 2006

国际检索报告

国际申请号

PCT/CN2017/070196

A. 主题的分类 G09G 3/3208(2016.01) i 按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类																							
B. 检索领域 检索的最低限度文献(标明分类系统和分类号) G09G 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用)) CNPAT, CNKI, WPI, EPODOC: 华星, 像素, 象素, 画素, 电路, 结构, 二, 两, 共用, 共享, 共同, 数据, 参考, 5T1C, 减, 省, 开关, 晶体管, 有机, OLED, pixel?, circuit, structure, shar+, ?data, ?ref, sav+, reduc+, switch, transistor, organic																							
C. 相关文件 <table border="1"> <thead> <tr> <th>类 型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>Y</td> <td>CN 104064142 A (上海天马有机发光显示技术有限公司 等) 2014年 9月 24日 (2014 - 09 - 24) 说明书第[0060]-[0093]、[0105]-[0111]段, 附图6-8、11、12</td> <td>1-17</td> </tr> <tr> <td>Y</td> <td>CN 106023889 A (上海天马有机发光显示技术有限公司 等) 2016年 10月 12日 (2016 - 10 - 12) 说明书第[0003]、[0004]段, 附图1、2</td> <td>1-17</td> </tr> <tr> <td>A</td> <td>CN 105513534 A (京东方科技集团股份有限公司) 2016年 4月 20日 (2016 - 04 - 20) 全文</td> <td>1-17</td> </tr> <tr> <td>A</td> <td>CN 103531149 A (京东方科技集团股份有限公司 等) 2014年 1月 22日 (2014 - 01 - 22) 全文</td> <td>1-17</td> </tr> <tr> <td>A</td> <td>CN 105609052 A (上海天马有机发光显示技术有限公司 等) 2016年 5月 25日 (2016 - 05 - 25) 全文</td> <td>1-17</td> </tr> <tr> <td>A</td> <td>US 2006186822 A1 (SAMSUNG SDI CO., LTD.) 2006年 8月 24日 (2006 - 08 - 24) 全文</td> <td>1-17</td> </tr> </tbody> </table>			类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求	Y	CN 104064142 A (上海天马有机发光显示技术有限公司 等) 2014年 9月 24日 (2014 - 09 - 24) 说明书第[0060]-[0093]、[0105]-[0111]段, 附图6-8、11、12	1-17	Y	CN 106023889 A (上海天马有机发光显示技术有限公司 等) 2016年 10月 12日 (2016 - 10 - 12) 说明书第[0003]、[0004]段, 附图1、2	1-17	A	CN 105513534 A (京东方科技集团股份有限公司) 2016年 4月 20日 (2016 - 04 - 20) 全文	1-17	A	CN 103531149 A (京东方科技集团股份有限公司 等) 2014年 1月 22日 (2014 - 01 - 22) 全文	1-17	A	CN 105609052 A (上海天马有机发光显示技术有限公司 等) 2016年 5月 25日 (2016 - 05 - 25) 全文	1-17	A	US 2006186822 A1 (SAMSUNG SDI CO., LTD.) 2006年 8月 24日 (2006 - 08 - 24) 全文	1-17
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求																					
Y	CN 104064142 A (上海天马有机发光显示技术有限公司 等) 2014年 9月 24日 (2014 - 09 - 24) 说明书第[0060]-[0093]、[0105]-[0111]段, 附图6-8、11、12	1-17																					
Y	CN 106023889 A (上海天马有机发光显示技术有限公司 等) 2016年 10月 12日 (2016 - 10 - 12) 说明书第[0003]、[0004]段, 附图1、2	1-17																					
A	CN 105513534 A (京东方科技集团股份有限公司) 2016年 4月 20日 (2016 - 04 - 20) 全文	1-17																					
A	CN 103531149 A (京东方科技集团股份有限公司 等) 2014年 1月 22日 (2014 - 01 - 22) 全文	1-17																					
A	CN 105609052 A (上海天马有机发光显示技术有限公司 等) 2016年 5月 25日 (2016 - 05 - 25) 全文	1-17																					
A	US 2006186822 A1 (SAMSUNG SDI CO., LTD.) 2006年 8月 24日 (2006 - 08 - 24) 全文	1-17																					
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。																							
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件																							
国际检索实际完成的日期 2017年 6月 27日		国际检索报告邮寄日期 2017年 7月 28日																					
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10)62019451		受权官员 晏静文 电话号码 (86-10)62414451																					

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2017/070196

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	104064142	A	2014年 9月 24日	DE	102014114955	B4	2016年 4月 28日
				US	2015364082	A1	2015年 12月 17日
				DE	102014114955	A1	2015年 12月 17日
				CN	104064142	B	2016年 9月 21日
CN	106023889	A	2016年 10月 12日	无			
CN	105513534	A	2016年 4月 20日	无			
CN	103531149	A	2014年 1月 22日	WO	2015062318	A1	2015年 5月 7日
				US	2016019836	A1	2016年 1月 21日
				CN	103531149	B	2015年 7月 15日
CN	105609052	A	2016年 5月 25日	无			
US	2006186822	A1	2006年 8月 24日	US	9349314	B2	2016年 5月 24日
				KR	100685818	B1	2007年 2月 22日
				KR	20060093142	A	2006年 8月 24日

表 PCT/ISA/210 (同族专利附件) (2009年7月)