



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I584385 B

(45)公告日：中華民國 106 (2017) 年 05 月 21 日

(21)申請案號：104144469

(22)申請日：中華民國 99 (2010) 年 11 月 30 日

(51)Int. Cl. : H01L21/336 (2006.01)

H01L29/786 (2006.01)

H01L21/20 (2006.01)

G09F9/00 (2006.01)

(30)優先權：2009/12/04 日本

2009-276918

(71)申請人：半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY
LABORATORY CO., LTD. (JP)

日本

(72)發明人：小山潤 KOYAMA, JUN (JP)；山崎舜平 YAMAZAKI, SHUNPEI (JP)

(74)代理人：林志剛

(56)參考文獻：

JP 2008-277665A

JP 2009-231664A

US 2007/0072439A1

US 2008/0099803A1

審查人員：林士淵

申請專利範圍項數：12 項 圖式數：22 共 94 頁

(54)名稱

顯示裝置及包含該裝置之電子裝置

DISPLAY DEVICE AND ELECTRONIC DEVICE INCLUDING THE SAME


(57)摘要

本發明之一實施例提供高可靠顯示裝置，其中在氧化物半導體中完成高遷移率。第一氧化物成份被形成在基礎成份之上。藉由第一熱處理，由表面向該第一氧化物成份的內側進行結晶成長，使得第一氧化物結晶成份被形成以接觸該基礎成份的至少一部份。第二氧化物成份係被形成在該第一氧化物結晶成份之上。結晶成長係藉由使用該第一氧化物結晶成份作為晶種的第二熱處理加以執行，使得第二氧化物結晶成份被形成。因此，形成一堆疊氧化物材料。具有高遷移率的電晶體係使用該堆疊氧化物材料形成及驅動電路係使用該電晶體形成。

One embodiment of the present invention provides a highly reliably display device in which a high mobility is achieved in an oxide semiconductor. A first oxide component is formed over a base component. Crystal growth proceeds from a surface toward an inside of the first oxide component by a first heat treatment, so that a first oxide crystal component is formed in contact with at least part of the base component. A second oxide component is formed over the first oxide crystal component. Crystal growth is performed by a second heat treatment using the first oxide crystal component as a seed, so that a second oxide crystal component is formed. Thus, a stacked oxide material is formed. A transistor with a high mobility is formed using the stacked oxide material and a driver circuit is formed using the transistor.

指定代表圖：

圖 6B



- 符號簡單說明：
- 1711 . . . 玻璃基板
 - 1712 . . . 像素部份
 - 1713 . . . 閘極驅動器
 - 1714 . . . 閘極驅動器
 - 1715 . . . 閘極驅動器
 - 1716 . . . 閘極驅動器
 - 1717 . . . 源極驅動器
 - 1718 . . . 源極驅動器
 - 1719 . . . 源極驅動器
 - 1720 . . . 源極驅動器
 - 1721 . . . FPC
 - 1722 . . . FPC
 - 1723 . . . FPC
 - 1724 . . . FPC

發明摘要

※申請案號：104144469 (由99141514分割)

※申請日：099年11月30日

※IPC分類：~~H01L 21/336~~ (2006.01)

~~H01L 29/186~~ (2006.01)

【發明名稱】(中文/英文)

~~H01L 21/50~~ (2006.01)

顯示裝置及包含該裝置之電子裝置

~~G09F 9/00~~ (2006.01)

Display device and electronic device including the same

● 【中文】

本發明之一實施例提供高可靠顯示裝置，其中在氧化物半導體中完成高遷移率。第一氧化物成份被形成在基礎成份之上。藉由第一熱處理，由表面向該第一氧化物成份的內側進行結晶成長，使得第一氧化物結晶成份被形成以接觸該基礎成份的至少一部份。第二氧化物成份係被形成在該第一氧化物結晶成份之上。結晶成長係藉由使用該第一氧化物結晶成份作為晶種的第二熱處理加以執行，使得第二氧化物結晶成份被形成。因此，形成一堆疊氧化物材料。具有高遷移率的電晶體係使用該堆疊氧化物材料形成及驅動電路係使用該電晶體形成。

【 英文 】

One embodiment of the present invention provides a highly reliably display device in which a high mobility is achieved in an oxide semiconductor. A first oxide component is formed over a base component. Crystal growth proceeds from a surface toward an inside of the first oxide component by a first heat treatment, so that a first oxide crystal component is formed in contact with at least part of the base component. A second oxide component is formed over the first oxide crystal component. Crystal growth is performed by a second heat treatment using the first oxide crystal component as a seed, so that a second oxide crystal component is formed. Thus, a stacked oxide material is formed. A transistor with a high mobility is formed using the stacked oxide material and a driver circuit is formed using the transistor.

【代表圖】

【本案指定代表圖】：第(6B)圖。

【本代表圖之符號簡單說明】：

1711：玻璃基板

1712：像素部份

1713：閘極驅動器

1714：閘極驅動器

1715：閘極驅動器

1716：閘極驅動器

1717：源極驅動器

1718：源極驅動器

1719：源極驅動器

1720：源極驅動器

1721：FPC

1722：FPC

1723：FPC

1724：FPC

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：無

發明專利說明書

(本申請書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

顯示裝置及包含該裝置之電子裝置

Display device and electronic device including the same

【技術領域】

本發明關係於包含氧化物半導體的顯示裝置、其製造方法、與包含該顯示裝置的電子用品。

【先前技術】

如同典型在液晶顯示裝置所見，形成在玻璃基板等之上的電晶體典型使用非晶矽、多結晶矽等加以製造。雖然包含非晶矽的電晶體具有低場效遷移率，但它們可以形成在較大玻璃基板之上。另一方面，雖然包含多結晶矽的電晶體具有高場效遷移率，但它們並不適合被形成在較大玻璃基板之上。

針對以上，已經注意到一種技術，其中電晶體係使用氧化物半導體製造，此電晶體被應用至電子用品或光學裝置上。例如，藉由使用氧化鋅或 In-Ga-Zn-O 為主之氧化物作為氧化物半導體以製造電晶體的技術，及使用該電晶體，用以切換一顯示裝置等之一像素的開關單元係被揭示於專利文獻 1 及專利文獻 2。

[專利文獻]

[專利文獻 1] 日本公開專利申請第 2007-123861 號

[專利文獻 2] 日本公開專利申請第 2007-096055 號

【發明內容】

具有通道區域形成在氧化物半導體的電晶體的場效遷移率係高於具有通道區域形成在非晶矽的電晶體的場效遷移率。使用非晶矽形成的電晶體的場效遷移率通常大約為 $0.5\text{cm}^2/\text{Vs}$ ，而使用氧化物半導體形成之電晶體的場效遷移率為 $10\text{cm}^2/\text{Vs}$ 至 $20\text{cm}^2/\text{Vs}$ 。另外，主動層可以藉由濺鍍法等使用氧化物半導體加以形成，其製造程序係較包含使用雷射裝置形成之多結晶矽的電晶體者簡單。

在玻璃基板或塑膠基板上使用此氧化物半導體製造的電晶體被期待地應用至液晶顯示裝置、有機 EL 顯示裝置、電子紙等之上。

同時，大型顯示裝置正流行。具有對角線 40 吋至 50 吋的顯示螢幕的電視機作成家用電視愈來愈常見並在未來預期更普遍。如上所述，使用氧化物半導體形成之電晶體具有場效遷移率，其係 10 或更多倍大於使用非晶矽形成之電晶體者；因此，使用氧化物半導體形成之電晶體可以具有足以被使用甚至作為在大尺寸顯示裝置的像素的開關單元的特性。

然而，當不只像素，同時驅動電路也使用利用氧化物半導體形成之電晶體時，使用傳統氧化物半導體形成之電晶體並未具有足夠特徵。明確地說，傳統氧化物半導體的

場效遷移率需要被增加幾倍，以改良電晶體的電流容量。當驅動器使用利用氧化物半導體形成之具有 $10\text{cm}^2/\text{Vs}$ 的電晶體加以形成時，顯示裝置的尺寸應小於 20 吋；因此，當大型顯示裝置被製造時，需要額外安裝一驅動器。

於此說明書中所揭示本發明之實施例為主動矩陣顯示裝置，包含多數像素、多數信號線、及多數掃描線，在絕緣基板之上。該顯示裝置包含使用氧化物半導體形成之具有至少 $50\text{cm}^2/\text{Vs}$ 或更高，較佳 $100\text{cm}^2/\text{Vs}$ 或更高之場效遷移率在絕緣基板上形成的電晶體。該顯示裝置也包含一閘極驅動器及類比開關，用以驅動源極線，各個包含電晶體作為其單元之一。

上述顯示裝置的尺寸至少 20 吋。

於此說明書中所揭示之本發明實施例係為主動矩陣顯示裝置，其包含多數像素、多數信號線、及多數掃描線在絕緣基板之上。該顯示裝置包含使用氧化物半導體形成之具有至少 $50\text{cm}^2/\text{Vs}$ 或更高，較佳 $100\text{cm}^2/\text{Vs}$ 或更高之場效遷移率在絕緣基板上形成的電晶體。該顯示裝置也包含一閘極驅動器及一源極驅動器，各個驅動器包含該電晶體作為其單元之一。

上述顯示裝置的尺寸至少 20 吋。

用以改良場效遷移率之方法為一種用以製造堆疊氧化物材料的方法，包含步驟：在基礎成份上形成一層氧化物成份；執行結晶成長，其係藉由熱處理，由一表面朝向該氧化物成份的內側進行，以形成第一氧化物結晶成份至少

部份與基礎成份接觸；及將第二氧化物結晶成份堆疊於該第一氧化物結晶成份上。尤其，該第一氧化物結晶成份及該第二氧化物結晶成份具有共同 c-軸。注意的是，該第一氧化物結晶成份令其 c-軸垂直對準於該第一氧化物結晶成份的表面。注意的是，在 a-b 平面上，彼此鄰近的單元為相同的。另外，第一氧化物結晶成份的 c-軸方向對應於深度方向。

在上述製造法中，該第一氧化物結晶成份的底面的結晶對準之至少一部份或整個係被設置以接觸該基礎成份。藉由適當調整該氧化物成份的厚度、加熱條件、或類似物，其中對準有結晶的氧化物成份的底面被設置使得至少部份或整個底面與該基礎成份接觸。

在上述製造方法中，在沈積第一氧化物成份作為第一氧化物半導體層及第二氧化物成份係被沈積在第一氧化物結晶成份的頂面之上作為第二氧化物半導體層之後，執行退火。隨後，在第一氧化物半導體層與第二氧化物半導體層間之界面朝向第二氧化物半導體層的上層之表面結晶成長。第一氧化物結晶成份對應於用於第二氧化物成份的晶種。重要的是，在第一氧化物結晶成份之上，形成第二氧化物結晶成份作為多結晶層。

因為氧化物半導體層之結晶性較高，所以，可以實現具有高場效遷移率的電晶體。

因為氧化物半導體層的結晶性增加，所以，BT 測試前後之電晶體的臨限電壓的變化量可以降低，以取得高可

靠度。

另外，因為氧化物半導體層的結晶性增加，所以與溫度有關的電晶體的電特徵，例如，在溫度由 -30°C 至 120°C 之導通電流或關斷電流的變化量可以減少。

上述結構的一特性為對準 c-軸結晶與基礎成份接觸的氧化物結晶成份為多結晶成份。

本發明之一技術想法為雜質未被加至氧化物半導體，相反地，氧化物半導體本身係故意移除例如存在於其中之不想要的水或氫的雜質，而高度純化。換句話說，技術想法係藉由移除水或氫，以形成一施體位階；降低氧不足；及足夠供給氧化物半導體的主要成份之氧，而高度純化該氧化物半導體。

當沈積氧化物半導體時，使用二次離子質譜儀（SIMS）量測出密度 10^{20}cm^{-3} 的氫。氧化物半導體被高度純化並藉由故意移除水或氫形成施體位階並同時加入氧（氧化物半導體的成份之一）而作成 i-型（本質）半導體。

再者，在本發明之技術想法中，較佳地，在氧化物半導體中之水與氫的數量儘可能地小，及也較佳地，在該氧化物半導體中之載子數量也儘可能地小。換句話說，載子密度少於 $1 \times 10^{12}\text{cm}^{-3}$ ，較佳地，少於 $1.45 \times 10^{10}\text{cm}^{-3}$ ，這為小於或等於所需的量測極限。另外，在本發明之技術想法中，理想載子密度為 0 或大約為 0。尤其，當氧化物半導體在氧氣氛、氮氣氛或超乾空氣（空氣中之水含量少於或

等於 20ppm，較佳，少於或等於 1ppm，更好是少於或等於 10ppb)中，以高於或等於 450°C 及低於或等於 850°C、較佳高於或等於 550°C 及低於或等於 750°C 的溫度受到熱處理時，將形成 n-型雜質的水或氫可以被移除，及氧化物半導體可以高度純化。另外，當氧化物半導體藉由移除例如水或氫的雜質而高度純化時，其載子密度可以低於 $1 \times 10^{12} \text{cm}^{-3}$ ，較佳低於 $1.45 \times 10^{10} \text{cm}^{-3}$ ，其係低於或等於量測極限。

另外，當熱處理以高溫執行時，即，溫度高於或等於 450°C 或低於或等於 850°C，較佳高於或等於 600°C 及低於或等於 700°C，則氧化物半導體可以高度純化並結晶，及結晶成長由該氧化物半導體的表面進行至其內側，使得氧化物半導體具有多結晶區域，其 c-軸被對準。

至於，用於本發明中之氧化物半導體，具有多結晶區，其 c-軸對準的氧化物半導體係被使用作為晶種，一第二氧化物半導體被形成於其之上，及熱處理係被執行於高於或等於 450°C 及低於或等於 850°C 的溫度，較佳高於或等於 550°C 及低於或等於 750°C，使得第二氧化物半導體具有多結晶區，其 c-軸係類似於晶種者的方式對準。也就是說，可以執行理想結晶成長或磊晶成長，其中晶種及第二氧化物半導體具有 c-軸對準相同方向。

具有與晶種相同軸的第二氧化物半導體可以被堆疊同時其結晶可以不只藉由在沈積後藉由熱處理執行固態成長也可以在以高於或等於 200°C 及低於或等於 600°C 的溫度

執行加熱的狀態，典型使用濺鍍沈積加以成長。再者，當基板被以高於或等於 200°C 及低於或等於 600°C 加熱時，可以藉由執行濺鍍法、磊晶成長或軸向成長形成氧化物半導體膜。

另外，在氧化物半導體中之載子減少，較佳所有載子被移除，使得氧化物半導體作為一路徑，透過該路徑載子通過該電晶體。結果，氧化物半導體為高度純化 i-型（本質）半導體，其沒有載子或有很少載子，使得在關斷狀態中之電晶體關斷電流可以極端低，這是為本發明之技術想法。

另外，當氧化物半導體作為路徑及氧化物半導體本身為高度純化 i-型（本質）半導體，其沒有載子或有很少載子，載子係為源極電極及汲極電極所供給。當較佳對應於氧化物半導體中之本質費米階之電子親和性 χ （費米階）及源極與汲極電極的功函數係被適當選擇時，載子可以由源極電極及汲極電極射出。因此，可以適當地製造 n-通道電晶體及 p-通道電晶體。

所有氧化物結晶成份及氧化物成份係使用金屬氧化物形成，以下任一金屬氧化物膜可以使用：四成份金屬氧化物膜，例如 In-Sn-Ga-Zn-O 為主膜；三成份金屬氧化物膜，例如 In-Ga-Zn-O 為主膜、In-Sn-Zn-O 為主膜、In-Al-Zn-O 為主膜、Sn-Ga-Zn-O 為主膜、Al-Ga-Zn-O 為主膜或 Sn-Al-Zn-O 為主膜；兩成份金屬氧化物膜，例如 In-Zn-O 為主膜、Sn-Zn-O 為主膜、Al-Zn-O 為主膜、Zn-Mg-O 為

主膜、Sn-Mg-O 為主膜、或 In-Mg-O 為主膜；或 In-O 為主膜、Sn-O 為主膜、或 Zn-O 為主膜。此注意，例如，In-Sn-Ga-Zn-O 為主膜表示包含銦（In）、錫（Sn）、鎵（Ga）、及鋅（Zn）的金屬氧化物膜，其中對化學計量比例並無特別限制。

作為氧化物結晶成份及氧化物成份，可以使用 $\text{InMO}_3(\text{ZnO})_m$ ($m>0$ ，及 m 不是自然數) 表示的薄膜。於此， M 代表由 Ga、Al、Mn 及 Co 選出之一或更多金屬元素。例如， M 可以為 Ga、Ga 及 Al、Ga 及 Mn、Ga 及 Co、或類似物。

另外，也可以使用為 In- A - B -O 表示之氧化物半導體材料。於此， A 代表由屬於族 13、例如鎵（Ga）或鋁（Al）、屬於以矽（Si）或鍺（Ge）典型化的族 14 及類似物的元素所選出之一或多數類型元素。另外， B 代表屬於由鋅（Zn）所典型化之族 12 的元素所選出之一或多數類型元素。注意，In 含量、 A 含量及 B 含量被自由設定，其中也包含了 A 含量為 0 的情況。另一方面，In 含量及 B 含量不為 0。換句話說，上述表示法包含 In-Ga-Zn-O、In-Zn-O 及類似物。另外，在此說明書中以 In-Ga-Zn-O 表示之氧化物半導體材料為 $\text{InGaO}_3(\text{ZnO})_m$ ($m>0$ ，及 m 不是自然數)，可以使用以 ICP-MS 或 RBS 分析加以確認 m 不是自然數。

另外，高度純化的一步驟，第一熱處理係在一氣氛中執行，其幾乎不包含氫及濕氣（例如氮氣氛，氧氣氛，或

乾空氣氣氛（例如，對於濕氣，露點低於或等於 -40°C ，較佳地低於或等於 -50°C ）。第一熱處理可以被稱為脫水或脫氫，用以自氧化物半導體層移除 H、OH 或類似物。當在惰性氣氛中之溫度上升時然後氣氛被切換至於熱處理的包含氧的氣氛時，或當使用氧氣氛時，第一熱處理也被稱為額外氧化處理。

對於用以脫水或脫氫的第一熱處理，使用電爐的加熱法、例如使用加熱氣體的氣體快速熱退火（GRTA）法或使用燈光的燈快速熱退火（LRTA）法或類似法之快速加熱法可以被使用。另外，對於第一熱處理，以具有波長低於或等於 450nm 的光照射加熱可以於同時加以執行。受到用以高度純化的第一熱處理的氧化物半導體層係在以下條件下受到加熱，其中當第一熱處理後的氧化物半導體層係以熱脫附頻譜儀（TDS）同時溫度增加至 450°C 時，兩峰值水之中在約 300°C 的一峰值並未被檢出。因此，即使對包含受到熱處理以高度純化的氧化物層之電晶體執行 TDS 至 450°C ，至少在約 300°C 的水的峰值並未被檢出。

因為結晶成長係執行於沒有多結晶層作為結晶成長的晶種的狀態，所以，較佳地，第一熱處理可以被以高溫執行短時間，使得只有由一表面執行結晶成長。另外，當氧化物半導體層的表面為平坦時，可以取得想要的平板狀多結晶層。因此，較佳地，基礎成份，例如絕緣層或基板的平坦度儘可能地高。平坦度的增加係有效地，因為與基礎成份的整個表面接觸的多結晶層可以容易形成。例如，氧

化物半導體層的平坦度係大約相等於商用矽晶圓的平坦度，例如，在表面粗糙度的高度差，在 $1\mu\text{m}\times 1\mu\text{m}$ 區域以 AFM 量測係低於或等於 1nm ，較佳 0.2nm 。

在多結晶層中，當包含在氧化物半導體中之 In 的電子雲彼此重疊並彼此連接時，導電率 σ 增加。因此，包含多結晶層的電晶體可以具有高場效遷移率。

使用以第一熱處理形成之板狀多結晶層作為晶種，以執行結晶成長的一方法係參考圖 1A、1B 及 1C 加以描述如下。

步驟的順序概述如下：第一氧化物半導體層係形成在基礎成份之上；用以高純化之第一熱處理被執行；其結晶方向對準之多結晶層係以與用以高度純化的第一熱處理相同的步驟被形成在第一氧化物半導體層的表面上；該第二氧化物半導體層係堆疊於其上；及再者，用以結晶化的第二熱處理係被執行，使得藉由使用多結晶層在第一氧化物半導體之表面上作為晶種而結晶化第二氧化物半導體層。

在第一熱處理中，結晶成長係由結晶層作為結晶成長的晶種並未出現的狀態時自表面執行；而在第二熱處理中，出現有作為晶種的板狀多結晶層。因此，較佳地，第二熱處理係以結晶成長可以執行之最低溫度執行長時間，因為可以取得有利結晶度。為第二熱處理所取得之結晶成長方向對應於由下部份的向上方向，即，由基板側至基板側（也稱為再結晶方向）並與第一熱處理不同的方向。另外，因為第一熱處理所取得之多結晶層係再次為第二熱處

理所加熱，所以，多結晶層的結晶性進一步增加。

圖 1A 顯示當用以結晶化的第一熱處理被執行於被形成在基礎成份 500 上之第一氧化物半導體層的狀態。第一熱處理係執行於氧氣氛中、氮氣氛中、或超級乾空氣氣氛中，以高於或等於 450℃ 及低於或等於 850℃，較佳高於或等於 550℃ 及低於或等於 750℃ 執行。再者，熱處理可以被執行，使得在惰性氣體氣氛中之溫度上升，然後，氣氛被切換至含氧的氣氛，或者，可以在氧氣氛中執行熱處理。在第一熱處理後，第一氧化物半導體層變成板形多結晶的第一氧化物結晶成份 501，其 c-軸垂直對準一表面。

圖 1B 為第二氧化物半導體層 502 的形成後的狀態的剖面圖。第二氧化物半導體層 502 係藉由濺鍍法形成，可以使用例如具有 $\text{In} : \text{Ga} : \text{Zn} = 1 : 1 : 1$ [原子比] 的金屬氧化物靶材的金屬氧化物靶材或具有 $\text{In} : \text{Ga} : \text{Zn} = 1 : 1 : 2$ 的金屬氧化物靶材。

圖 1C 顯示第二熱處理後的剖面圖。藉由第二熱處理，結晶成長在使用第一氧化物結晶成份 501 的結晶層作為晶種，朝向第二氧化物半導體層 502 的表面向上進行。結果，形成第二氧化物結晶成份 503b，使得所有結晶成份為 c-軸對準。

第二熱處理也可以被稱為脫水或脫氫，其係用以自氧化物半導體層移除 H、OH 或類似物。當在惰性氣氛中之溫度上升然後氣氛切換到包含氧的氣氛，或當使用氧氣氛時，第二熱處理也可以稱為額外氧化處理。

再者，在第一熱處理中取得之多結晶層係在第二熱處理中再次加熱；因此，取得第三氧化物結晶成份 503a，其中，結晶性被進一步改良。

在氧化物半導體層中之氫濃度係低於或等於 $1 \times 10^{18} \text{cm}^{-3}$ ，較佳地低於或等於 $1 \times 10^{16} \text{cm}^{-3}$ ，更好實質為零。氧化物半導體層的載子密度係低於 $1 \times 10^{12} \text{cm}^{-3}$ ，較佳係低於 $1.45 \times 10^{10} \text{cm}^{-3}$ ，其係低於或等於量測限制。即，氧化物半導體層的載子密度係儘可能地接近零。再者，氧化物半導體的能帶隙係大或等於 2eV，較佳大於或等於 2.5eV，更好是大於或等於 3eV。注意氧化物半導體層的氫濃度可以藉由二次離子質譜儀（SIMS）量測。載子密度可以藉由霍爾效應量測法加以量測。低載子密度 N_d 可以藉由使用電容電壓（CV）量測法的量測結果及公式 1 加以取得。

[公式 1]

$$N_d = - \left(\frac{2}{e \epsilon_0 \epsilon} \right) / \frac{d(1/C)^2}{dV}$$

另外，可以認為圖 1C 顯示兩層結構，其中第三氧化物結晶成份 503a 係設在基礎成份 500 之上並與之接觸，及第二氧化物結晶成份 503b 係堆疊於其上。對於第一氧化物結晶成份 501 及第二氧化物結晶成份 503b 的材料並沒有特殊限定，只要是可以取得 c-軸垂直對準於表面的多結晶即可。第一氧化物結晶成份 501 及第二氧化物結晶成份 503b 的材料可以不同或可以包含相同成份。“包含相同成份”表示相同元素包含於其中。

注意當使用包含相同成份的氧化物半導體材料時，於第三氧化物結晶成份 503a 及第二氧化物結晶成份 503b 間之邊界並不清楚，如同圖 1C 中之虛線所示，因此，取得一單層結構。

以此方式，由一堆疊第三氧化物結晶成份 503a 及第二氧化物結晶成份 503b 所形成之多結晶層可以藉由分開執行兩熱處理之結晶成長取得。

注意在圖 1A 中，結晶方向相對對準於第一氧化物半導體層的表面的板形結晶層的結晶成長以該表面的深度方向進行；因此，多結晶層可以被形成，而不會被基礎成份所影響。

所述的為一種機制例子，其中結晶層被形成在例如 In-Ga-Zn-O 膜的該第一氧化物半導體層的表面上，該結晶層的結晶方向係相對地對準。藉由熱處理，包含在 In-Ga-Zn-O 膜中之鋅被分散並集中在表面附近，並變成結晶成長的晶種。在結晶成長時，在水平方向（平行於表面的方向）中之結晶成長較在深度方向（垂直於表面的方向）之結晶成長更強；因此，形成板形多結晶層。即，第一氧化物半導體層在 a-b 面之方向較在 c-軸方向似更易結晶。另外，在結晶中之 a-b 面並未彼此對應。另外，因為在 In-Ga-Zn-O 膜的表面上之空間係為自由空間，所以，在此自由空間中向上進行的結晶成長並不會發生。這些是假設當 TDS 量測係執行至 450°C，In 及 Ga 的峰值並不會被檢出，但鋅的峰值係在真空熱狀況中檢出，尤其在約 300°C

附近。注意，可以確認 TDS 量測係執行於真空中，及鋅的發射係由約 200°C 的溫度檢出。

可以認為具有大厚度的板狀可以以此一狀態加以形成，其中執行兩次沈積氧化物半導體膜，使得作為結晶成長的晶種的多結晶層係被形成然後沈積第二膜，然後，執行結晶成長。因此，於此說明書中所揭示之方法極端有效。

另外，該方法也有用，在於可以取得具有 a-b 面平行於一表面並為 c-軸對準於垂直於該表面的結晶層，而不管基礎成份的材料。

使用金屬氧化物，典型 In-Ga-Zn-O 膜所形成之裝置係與使用單晶矽所形成之裝置、使用 SiC 形成之裝置、及使用 GaN 形成之裝置完全不同。

至於寬能帶隙半導體，SiC(3.26eV)及 GaN(3.39eV)係為已知。然而，SiC 及 GaN 為昂貴材料。再者，SiC 及 GaN 需要 1500°C 或更高之處理溫度；因此，實際上不可能形成其薄膜在玻璃基板上。

再者，SiC 或 GaN 結晶結構只有單晶。因此，需要以 PN 接面控制及需要更完整單結晶化。因此，因為不經意混合在製程中之少量雜質作為施體或授體，所以，載子濃度具有下限。相反地，金屬氧化物可以具有任何非晶結構、多結晶結構、及單結晶結構。金屬氧化物的一特點為等效於 PN 接面的能帶控制係為利用各個 ϕ_{MS} 對 $\chi_{OS} + 1/2E_g^{OS}$ 、 ϕ_{MD} 對 $\chi_{OS} + 1/2E_g^{OS}$ 、源極與汲極的功函

數、金屬氧化物的電子親和性、及能帶寬度之特性執行，而不使用 PN 接面作控制。

典型為 In-Ga-Zn-O 膜的金屬氧化物具有能帶隙，其係為三倍寬於該單結晶矽的能帶隙並因為相較於 SiC 有低製造成本，所以為較便宜材料。

In-Ga-Zn-O 的能帶隙為 3.05eV。本質載子密度係根據此值加以計算。已知在固態中之電子的能量分佈 $f(E)$ 係根據由下式所代表的費米-狄瑞克統計。

[公式 2]

$$f(E) = \frac{1}{1 + \exp\left(\frac{E - E_F}{kT}\right)}$$

當載子密度不很高（不會消失）的一般半導體時，滿足以下關係表示式。

[公式 3]

$$|E - E_F| > kT$$

因此，公式（1）的費米狄瑞克分佈可以用以下公式代表的波滋曼分佈的公式所近似。

[公式 4]

$$f(E) = \exp\left[-\frac{E - E_F}{kT}\right]$$

當半導體的本質載子密度（ n_i ）係以公式（3）計算時，可以取得以下公式。

[公式 5]

$$n_i = \sqrt{N_c N_v} \exp\left(-\frac{E_g}{2kT}\right)$$

然後，Si 及 In-Ga-Zn-O 的狀態（ N_c 及 N_v ）之有效

密度值及其能帶隙（ E_g ）係被代入公式（4）及本質載子密度被計算。結果係示於表 1 中。

[表 1]

	Si	IGZO
N_c (300K) [cm ⁻³]	2.8×10^{19}	5.0×10^{18}
N_v (300K) [cm ⁻³]	1.04×10^{19}	5.0×10^{18}
E_g (300K) [eV]	1.08	3.05
n_i (300K) [cm ⁻³]	1.45×10^{10}	1.2×10^{-7}

可以發現，當相較於 Si，In-Ga-Zn-O 具有極端低本質載子密度。當選擇 3.05eV 值作為 IGZO 的能帶隙時，可以認為 Si 的載子密度大約 10^{17} 倍於 In-Ga-Zn-O 者，假設費米-狄瑞克分佈原理可以應用至本質載子密度。

在氧化物半導體時，薄氧化物半導體膜可以藉由以由室溫至 400℃ 的加熱溫度，藉由濺鍍法形成，及最大處理溫度可以被設定為高於或等於 300℃ 及低於或等於 800℃ 的一溫度。當最大處理溫度被設定為低於或等於玻璃的應變點的溫度時，薄氧化物半導體膜可以被形成於大區域玻璃基板之上。因此，由工業化觀點看來，重要的是製造能帶隙寬大的金屬氧化物，利用高於或等於 300℃ 及低於或等於 800℃ 的最大處理溫度。

現今已經報告的金屬氧化物具有非晶狀態、多結晶狀態、或單結晶狀態並透過大約 1500℃ 的高溫的處理取得。然而，如上所述，c-軸對準的薄多結晶係以相對低溫度形成，該方法中，形成金屬氧化物的板形多結晶，然後，使用該金屬氧化物的板形結晶作為晶種，執行結晶成

長。再者，如果可能形成較厚多結晶，則工業應用進一步擴展。注意為了取得細微厚多結晶膜，基板的平坦度及平滑度較佳為高的。這是因為基板的少量不均造成 c-軸的本地移位，在結晶成長進行時，由於相鄰結晶間之 c-軸方向差，造成例如結晶轉移的缺陷。

注意，使用包含板形結晶層的氧化物半導體層，可以取得高場效遷移率電晶體。另外，可以取得具有低關斷電流的電晶體。另外，可以取得所謂常斷開關元件，使得可以提供具有低功率消耗的半導體裝置。

【圖式簡單說明】

在附圖中：

圖 1A 至 1C 為顯示本發明實施例之剖面圖；

圖 2A 至 2E 為顯示本發明實施例之製造步驟的剖面圖；

圖 3A 及 3B 為本發明實施例之俯視圖與剖面圖；

圖 4A 及 4B 為本發明實施例之顯示裝置的視圖；

圖 5A 及 5B 為本發明實施例之顯示裝置的時序圖；

圖 6A 及 6B 為本發明實施例之顯示裝置的示意圖；

圖 7 顯示於閘極的上升時間與顯示裝置的尺寸間之關係；

圖 8 顯示源極線的等待；

圖 9 為移位暫存器實施例示意圖；

圖 10A 及 10B 顯示移位暫存器的時序；

圖 11 顯示源極線的寫入；

圖 12 顯示源極線的寫入；

圖 13 為包含氧化物半導體的底閘極電晶體的縱向剖面圖；

圖 14 為沿著圖 13 的線 A-A'之剖面的能帶圖（示意圖）；

圖 15A 顯示正電位（ $+V_G$ ）被施加至閘極（GE）的狀態；及圖 15B 顯示負電位（ $-V_G$ ）被施加至閘極（GE）的狀態；

圖 16 為真空位準與金屬的功函數（ ϕ_M ）間之關係及真空位準與氧化物半導體的電子親和性（ χ ）間之關係示意圖；

圖 17A 至 17C 為顯示本發明實施例之製造步驟的剖面圖；

圖 18A 及 18B 為本發明實施例之俯視圖及剖面圖；

圖 19A 及 19B 為本發明實施例之俯視圖及剖面圖；

圖 20 為本發明實施例之剖面圖；

圖 21A 至 21E 各個為電子裝置的例子；及

圖 22 為電子裝置的例子。

【實施方式】

以下，本發明實施例將參考附圖更詳細描述。然而，本發明並不限於以下說明，可以為熟習於本技藝者所了解，於此所揭示之模式及細節可以以各種方式加以修改。

因此，本發明並不建立為限制至實施例之說明。

（實施例 1）

圖 4A 及 4B 顯示本發明之實施例。圖 4A 顯示一顯示裝置，設有像素部 1502、閘極驅動器 1503 及 1504、及類比開關 1505，用以驅動源極線，這些被積集於玻璃基板 1501 上。類比開關 1505 被用以驅動源極線的理由如下。例如，當全高畫質顯示裝置時，有 5760（ $1920 \times \text{RGB}$ ）源極信號線。當源極驅動器未形成在與源極信號線相同的基板上時，源極信號線的終端各個連接至源極驅動器的終端。因此，有問題在於由於機械碰撞或類似情形，容易發生一終端的接觸故障。終端數量的減少係有效於更少之接觸故障。因此，一目的為藉由在與源極信號線相同的基板上形成類比開關陣列及以分時方式選擇地將 RGB 的各個終端連接至源極驅動器，來降低終端數量。

圖 4B 顯示類比開關 1505 的等效電路。在例示於圖 4B 的例子中，源極驅動器的 1920 輸出終端及類比開關陣列的 3 終端控制閘極將使連接至顯示裝置的外部的終端數量總數為 1923，其大約為未使用驅動源極線的類比開關陣列時的此等終端數量的三分之一。這些終端係連接至 FPC1506、1507、1508 及 1509。另一方面，相較於執行分時法，連接至類比開關的源極驅動器需要被操作三倍快及用以寫入源極信號線的時間需要被降低為三分之一。為了降低寫入源極信號線的時間，重要的是，改良用於類比

開關的電晶體的電流容量。

圖 5A 顯示執行分時法的時序。當未執行分時法時，源極線可以在一線週期被寫入。當執行分時法時，源極線需要在一線週期的三分之一或更少時間內寫入。再者，近年來，雙框率驅動法、四框率驅動法及類似法係被廣泛用於改良在顯示裝置中移動影像的特徵。這些驅動方法針對改良於電視裝置中之框間完成影像的影像之解析度，於電視廣播仍以一般速度進行時。

因此，顯示裝置需要操作於雙框率或四框率。圖 5B 顯示一般框率、雙框率、及四框率的週期。在圖 5A 中，閘極時脈的脈寬“a”對應於一水平線週期，其中，一源極線需要被寫入。如圖 5B 所示，在一般框率（60Hz 的框率）之“a”的值為 $15.3\mu\text{s}$ 、在雙框率（120Hz 的框率）為 $7.63\mu\text{s}$ 、及在四框率（240Hz 的框率）為 $3.81\mu\text{s}$ 。

顯示裝置需要在這些寫入週期內完成源極線的寫入。藉由改良包含氧化物半導體之電晶體的遷移率，這些可以被滿足。“顯示裝置”於此表示包含電晶體的顯示裝置，例如，液晶顯示裝置、有機 EL 顯示裝置或電子紙。

（實施例 2）

圖 6A 及 6B 各個例示一顯示裝置實施例，其設有源極驅動器。圖 6A 顯示一例子，其中在玻璃基板 1701 上，設有像素部 1702、閘極驅動器 1703 及 1704、及源極驅動器 1705。閘極驅動器 1703 及 1704 與源極驅動器 1705 被

供給有來自 FPC1706 及 1707 的信號。顯示裝置的左側及右側分別設有閘極驅動器 1703 及閘極驅動器 1704，及一像素被驅動；因此，相較於閘極驅動器被只設在一側者，驅動可以以一半的驅動能力執行。

圖 6B 顯示一例子，其中在玻璃基板 1711 之上，在顯示裝置的上側及下側設有一像素部 1712、閘極驅動器 1713、1714、1715 及 1716，在顯示裝置的左側及右側，設有源極驅動器 1717、1718、1719 及 1720。閘極驅動器及源極驅動器被供給以來自 FPC1721、1722、1723 及 1724 的信號。以此配置，顯示可以被執行，只要各個驅動器具有用以只驅動顯示裝置的四分之一的驅動能力即可。全高畫質顯示裝置時，顯示裝置可以被以驅動器驅動，各個驅動器具有驅動 QHD（四分之一高解析度）顯示裝置的能力。因此，依據本發明，有可能全高畫質顯示裝置具有大約 100 吋的尺寸，被以包含氧化物半導體的電晶體，以雙框率驅動，氧化物半導體中之場效遷移率係被改良為高於或等於 $50\text{cm}^2/\text{Vs}$ ，較佳 $100\text{cm}^2/\text{Vs}$ 。

（實施例 3）

當使用類比信號用以驅動源極線的計算結果係被顯示如下。計算係在具有 240Hz（四框率）的框頻率之 100 吋液晶顯示裝置下完成。如上所述，源極線需要在四框率在 $0.7\mu\text{s}$ 內被寫入。在此時，用於類比開關以取樣的電晶體具有 $L/W=3\mu\text{m}/1500\mu\text{m}$ ， $100\text{cm}^2/\text{Vs}$ 的場效遷移率、及 1.5

伏的臨限電壓。源極信號線具有 0.01 歐姆/平方的片電阻，2.08 千歐姆的電阻、18.5pF 的電容、及 6 μ m 的線寬。一目標為執行寫入，直到源極線電位到達預期值的 99.9%。

圖 7 顯示閘極線上升時間及顯示裝置的大小間之關係。當閘極配線的最大延遲時間被設定為 0.5 μ s 時，閘極線的延遲時間可以滿足甚至 100 吋顯示裝置的需求。在此計算中，閘極線的片電阻為 0.1 歐姆/平方，及電容為 41.3pF、及線寬為 23 μ m。

圖 8 顯示寫入源極線的計算結果。寫入係於取樣脈衝為高的同時被執行，及操作係被執行，使得輸入信號的電位及寫入源極線的電位接近。圖 8 顯示取樣脈衝的電位、輸入信號的電位、及源極線的點電位，其電位與輸入信號具有最大差異。如圖 8 所示，源極線寫入電位的 99.9%可以在輸入信號上升後 0.2 μ s 內完成。因此，加入有類比開關，用以驅動源極線的 100 吋全高解析顯示裝置可以藉由改良包含氧化物半導體的電晶體的遷移率，而以四框率驅動。雖然於此計算係針對 100 吋顯示裝置，但顯示裝置的尺寸並不限於此。具有 100 吋或更小尺寸的顯示裝置可以接受。再者，具有 100 吋或更大尺寸的顯示裝置係可接受，以在場效遷移率的進一步改良及寫入電阻的進一步降低。

(實施例 4)

當移位暫存器被使用作為源極驅動器，用以驅動源極線時，解釋計算結果。示於圖 9 的設定/重設移位暫存器係被使用。再者，計算係假設源極驅動器被安排如圖 6B 所示加以完成。取樣係一次執行 960 移位暫存器。全高解析度顯示裝置的區域的四分之一係為一源極驅動器所寫入，使得予以取樣的點為 $960 \times \text{RGB} = 2880$ 。一次取樣 960 移位暫存器所需之移位暫存器的級數量為 30 級。圖 10A 顯示此情形的時序圖。圖 10B 顯示依據圖 10A 設定的週期。源極驅動器的時脈頻率對應示於圖 10B 的時間週期 B 的兩倍的倒數。

驅動顯示裝置所需的時脈頻率係如下：當以一般框率驅動時為 579kHz；當以雙框率驅動時為 1.15MHz；及當以四框率驅動時為 2.31MHz。移位暫存器只有在場效遷移率為 $100\text{cm}^2/\text{Vs}$ 時，才可以在上述條件下操作。在此時，寫入源極線的可允許時間如下：一般框率為 $0.43\mu\text{s}$ ；雙框率為 $0.22\mu\text{s}$ ；及在四框率為 $0.11\mu\text{s}$ 。對於源極驅動器的容量為足夠，但源極驅動器的延遲時間為一問題。當 100 吋顯示裝置時，實際驅動對應於 50 吋顯示裝置；因此，在此時之源極線的條件如下：源極信號線的片電阻為 0.01 歐姆/平方；源極線的電阻為 1.04 千歐姆；源極線的電容為 9.3pF；及線寬為 $20\mu\text{m}$ 。

圖 11 顯示源極線的延遲時間。當為 100 吋顯示裝置時，配線延遲為 30ns；因此，寫入需要在可允許時間的大約 60%內完成。因此，100 吋顯示裝置很難執行寫入。圖

11 顯示具有四框率的框頻率的 10 吋顯示裝置的資料。於此，顯示取樣脈衝的電位、輸入信號的電位、及源極線點的電位，其電位具有與輸入線最大的差。當取樣脈衝為高時寫入被執行於一週期中，及操作係被執行使得輸入信號的電位等於源極線的電位。在輸入信號上升後，輸入信號的電位在大約 $0.07\mu\text{s}$ 內到達其最大值的 99.9%，這表示 10 吋顯示裝置可以操作於四框率。

圖 12 顯示框頻率為雙倍速之 120Hz 及顯示裝置大小為 100 吋時的計算結果。該頻率以外之條件與上述相同。於此，顯示取樣脈衝的電位、輸入信號的電位、及源極線點的電位，其電位與輸入信號具有最大差。當取樣脈衝為高時，寫入係被執行於一週期中，及操作係被執行，使得輸入信號的電位等於源極線的電位。在輸入信號上升後，輸入信號的電位於大約 $0.13\mu\text{s}$ 內到達其最大值的 99.9%。在此時，這表示即使在 100 吋顯示裝置中，寫入的 99.9% 可以在允許時間內被執行。因此，以 $100\text{cm}^2/\text{Vs}$ 的遷移率，即使在加入有源極驅動器的 100 吋的顯示尺寸的顯示裝置可以操作於雙框率。

（實施例 5）

在此實施例中，將參考圖 1A 至 1C、圖 2A 至 2E 及圖 3A 與 3B，描述用以製造電晶體的製程例。

首先，一導電膜被形成在基板 400 之上，該基板為具有絕緣面，然後，使用利用光罩之光微影步驟，設置有一

閘極電極層 401。

至於基板 400，尤其，較佳使用完成大量生產的玻璃基板。至於，用於基板 400 的玻璃基板，當予以執行在後續步驟中的加熱處理的溫度為高時，可以使用應變點高於或等於 730°C 的玻璃基板。至於基板 400，可以使用例如，鋁矽酸鹽玻璃、鋁硼酸鹽玻璃、或硼矽酸鋇玻璃之玻璃材料。注意，藉由包含較氧化硼為大量的氧化鋇 (BaO)，可以使用由更實際用途作成之抗熱玻璃基板。因此，較佳使用包含 BaO 及 B_2O_3 ，使得 BaO 的量係大於 B_2O_3 的玻璃基板。

作為基礎層的絕緣層可以設在基板 400 與閘極電極層 401 之間。基礎層具有防止雜質元素由基板 400 擴散的功能，並可以使用氮化矽層、矽氧化物層、氮氧化矽層、及氧氮化矽層之一或更多，以形成單層或堆疊層結構。

金屬導電層可以被使用作為閘極電極層 401。至於金屬導電層的材料，較佳使用，由 Al 、 Cr 、 Cu 、 Ta 、 Ti 、 Mo 、及 W 選出之元素、包含任一這些元素作成成份之合金、包含任一這些元素的合金或類似物。例如，較佳為其中堆疊有鋁層於鈦層之上及一鈦層堆疊於該鋁層的三層結構、或其中一鋁層堆疊於鉬層之上及鉬層堆疊於鋁層之三層結構。不必說，金屬導電層可以具有單層結構、兩層結構、或其中堆疊有四層或更多層的結構。當隨後執行熱處理時，較選擇可以忍受熱處理的溫度的材料用於閘極電極層 401。

再者，閘極絕緣層 402 係被形成在該閘極電極層 401 之上。閘極絕緣層 402 可以藉由電漿 CVD 法、濺鍍法或類似法，形成以具有氧化矽層、矽氮化物層、氧化鉛層、氧氮化矽層、或氮化氧化矽層的單層、或其堆疊層。例如，使用包含氮化矽膜及氧化矽膜的堆疊。閘極絕緣層 402 的厚度大於或等於 50nm 及少於或等於 200nm。

在此實施例中，閘極絕緣層 402 係使用高密度電漿設備形成。於此，高密度電漿設備表示一設備，其可以實現具有高於或等於 $1 \times 10^{11}/\text{cm}^3$ 的電漿密度。例如，電漿係藉由施加高於或等於 3kW 及低於或等於 6kW 的微波功率而產生，使得形成絕緣膜。

單矽烷氣體 (SiH_4)、氧化亞氮 (N_2O)、及稀有氣體係被引入一室內作為來源氣體，以在高於或等於 10Pa 及低於或等於 30Pa 的壓力，產生高密度電漿，使得絕緣膜被形成在具有絕緣面的基板上，例如玻璃基板上。隨後，單矽烷氣體的供給被停止，及氧化亞氮 (N_2O) 及稀有氣體被引入，而不曝露至空氣，使得電漿處理可以被執行於絕緣膜的表面上。至少在絕緣膜形成後，藉由引入氧化亞氮 (N_2O) 及稀有氣體而在該絕緣膜表面上執行電漿處理。透過上述處理程序形成之絕緣膜具有小厚度並對應於一絕緣膜，其可靠度即使在例如具有少於 100nm 厚度時仍可確保。

在形成閘極絕緣層 402 時，引入室內的單矽烷氣體 (SiH_4) 至氧化亞氮 (N_2O) 的流率係在 1:10 至 1:200

的範圍內。另外，至於引入室內的稀有氣體，可以使用氫、氬、氮、氙、或類似物。尤其，較佳使用較便宜的氬。

另外，因為使用高密度電漿設備形成之絕緣膜可以具有一些厚度，所以，絕緣膜具有優良步階覆蓋。再者，至於使用高度電漿設備形成之絕緣膜，可以準確地控制薄膜的厚度。

透過上述處理程序所形成之絕緣膜係與使用傳統平行板 PCVD 設備形成之絕緣膜大大不同。透過上述處理程序形成之絕緣膜的蝕刻率係低於使用傳統平行板 PCVD 設備形成之絕緣膜的蝕刻率 10%或更多，或當以相同蝕刻劑彼此比較蝕刻率時 20%或更多。因此，可以認為使用高密度電漿設備形成之絕緣膜為密質膜。

在此實施例中，使用高密度電漿設備形成之具有 100nm 厚的氧氮化矽膜（也稱為 SiO_xN_y ，其中 $x>y>0$ ）係被使用作為閘極絕緣膜 402。

然後，具有厚度大於或等於 2nm 及小於或等於 15nm 的第一氧化物半導體層係形成在閘極絕緣層 402 之上。第一氧化物半導體層可以藉由濺鍍法在稀有氣體（典型，氬）氣氛、氧氣氛、或包含稀有氣體（典型，氬）及氧的混合氣氛中被形成。

另外，較佳地，在氧化物半導體膜沈積之前、之時或之後，較佳保持於濺鍍設備中之濕氣或類似物可以被移除。為了移除在濺鍍設備中之殘留濕氣，可以使用吸附型

真空泵。可以使用泵例子包含冷凍泵、離子泵、或鈦昇華泵。真空單元可以為設有冷阱的渦輪泵。在以冷凍泵抽真空的濺鍍設備中，氫原子、含氫原子的化合物，例如水（ H_2O ）可以被移除，藉以可以減少在沈積室中所形成之氧化物半導體膜中之雜質濃度。

在此實施例中，具有 5nm 厚的第一氧化物半導體層係被形成在氧氣氛中、氫氣氛中、或氫及氧的混合氣氛中，在以下條件：使用氧化物半導體靶材（In-Ga-Zn-O 為主氧化物半導體靶材（ $\text{In}_2\text{O}_3 : \text{Ga}_2\text{O}_3 : \text{ZnO} = 1 : 1 : 2$ [莫耳比]，即， $\text{In} : \text{Ga} : \text{Zn} = 1 : 1 : 1$ [原子比]，在基板與靶材間之距離為 170mm，及壓力為 0.4Pa、及直流（DC）功率源為 0.5kW。或者，作為氧化物半導體靶材，可以使用具有 $\text{In} : \text{Ga} : \text{Zn}$ 組成物比 = 1 : 1 : 0.5 [原子比] 或 $\text{In} : \text{Ga} : \text{Zn} = 1 : 1 : 2$ [原子比]。在此實施例中，因為結晶化為藉由在隨後步驟執行熱處理而故意作成，較佳使用氧化物半導體靶材，其中容易造成結晶化。

另外，氧化物半導體的靶材中所包含的氧化物半導體具有 80% 或更多之相對密度，較佳 95% 或更多，更好是 99.9% 或更多。可以降低氧化物半導體膜中之雜質濃度，其中該氧化物半導體膜係使用具有相對高密度的靶材形成，及因此可以取得具有優良電特性或高可靠度的電晶體。

再者，預熱處理較佳在第一氧化物半導體層沈積前被執行，以移除殘留在濺鍍設備的內壁、在靶材的表面上或

在靶材材料的內部的濕氣或氫。至於預熱處理，在沈積室的內部被加熱的同時，重覆在降低壓力下，將沈積室內部被加熱至高於或等於 200℃ 及低於或等於 600℃ 的方法與氫或惰性氣體的引入及排氣的方法，及可以給定類似法。

再者，第一氧化物半導體層受到第一加熱處理，使得其至少部份被結晶化。在第一熱處理中，使用高於或等於 450℃ 及低於或等於 850℃ 的溫度。另外，加熱時間係長於或等於 1 分鐘及短於或等於 24 小時。藉由第一熱處理，形成第一氧化物半導體層 403，其為由表面進行之結晶成長所取得之多結晶層（見圖 2A）。再者，在表面上形成之結晶層具有一表面平行於 a-b 平面及 c-軸垂直對準該結晶層的表面。在此實施例中，描述一例子，其中整個第一氧化物半導體膜係被作成，以藉由第一熱處理取得一結晶（也稱為共成長（CG）結晶）。

注意的是，在第一熱處理中，較佳地，水、氫、及類似物並未包含在氫、氧中，或者，例如氫、氖或氫的稀有氣體。另外，較佳地氫、氧或例如氫、氖、或氫的稀有氣體係被引入熱處理設備中，至 6N 或更多，更好為 7N 或更多。再者，第一熱處理可以在乾空氣氣氛中執行，以 H₂O 濃度低於或等於 20ppm。

在此實施例中，在乾空氣氣氛中之熱處理以 700℃ 被執行 1 小時，作為第一熱處理。

另外，當溫度在第一熱處理中增加時，爐內可以被設定至氮氣氛，及當冷卻被執行時，爐內側可以被切換至氧

氣氛。藉由在氬氣氛中執行脫水或脫氫並切換氣氛至氧氣氛，氧可以供給入第一氧化物半導體層，使得可以取得 i-型氧化物半導體層。

再者，厚度大於至少第一氧化物半導體層 403 小於或等於 $10\mu\text{m}$ 的第二氧化物半導體層 404 係被形成在板形多結晶的第一氧化物半導體層 403 之上（圖 2B）。注意，對於適用予以製造的裝置的第二氧化物半導體層 404 之厚度可以藉由實務者所適當決定。例如，當製造底閘極電晶體時，第一氧化物半導體層 403 及第二氧化物半導體層 404 的總厚度可以大於或等於 10nm 並小於或等於 200nm 。

至於第二氧化物半導體層 404，可以使用例如 In-Sn-Ga-Zn-O 膜的四成份金屬氧化物膜、例如 In-Ga-Zn-O 膜、In-Sn-Zn-O 膜、In-Al-Zn-O 膜、Sn-Ga-Zn-O 膜、Al-Ga-Zn-O 膜、或 Sn-Al-Zn-O 膜的三成份金屬氧化物膜、例如 In-Zn-O 膜、Sn-Zn-O 膜、Al-Zn-O 膜、Zn-Mg-O 膜、Sn-Mg-O 膜或 In-Mg-O 膜的兩成份金屬氧化物膜、或 In-O 膜、Sn-O 膜、或 Zn-O 膜。

較佳地，第一氧化物半導體層 403 及第二氧化物半導體層 404 可以使用包含相同成份的材料所形成或具有結晶結構及彼此接近的結晶常數（失配小於或等於 1%）。當使用包含相同成份的材料時，以第一氧化物半導體層 403 的多結晶層使用作為晶種以結晶成長，在後續結晶化步驟期間容易執行。另外，當使用包含相同成份的材料時，例

如黏著力或電特性的界面特性係較佳的。

再者，執行第二熱處理，使得結晶成長使用第一氧化物半導體層 403 的結晶層作為晶種而執行。第二熱處理係執行於高於或等於 450℃ 的溫度及低於或等於 850℃ 的溫度，較佳高於或等於 550℃ 及低於或等於 650℃。另外，加熱時間係長於或等於 1 分鐘及短於或等於 24 小時。藉由第二熱處理，第二氧化物半導體層結晶化。以此方式，可以取得板形結晶化氧化物半導體堆疊 430（見圖 2C）。

板形結晶係較佳為單結晶，其係 c 軸對準於垂直於氧化物半導體層表面的方向。如果板形結晶不是單結晶體，則板形結晶係較佳為多結晶，其中，各個結晶的 a-軸及 b 軸係對準於通道形成區並 c 軸對準於垂直於氧化物半導體層表面的方向。注意的是，當氧化物半導體層的基礎的表面不均勻，則板形結晶為多結晶。

為了描述上層概念以容易了解圖 2A、2B 及 2C 的步驟，放大示意圖係被顯示於圖 1A、1B 及 1C。

圖 1A 顯示第一氧化物結晶成份 501，其已經受到第一熱處理，以在基礎成份 500 上結晶化。圖 1A 對應於圖 2A，及基礎成份 500 對應於閘極絕緣層 402。圖 1B 對應於圖 2B 並為在沈積第二氧化物半導體層 502 後之時之剖面圖。圖 1C 對應於圖 2C 並為在第二熱處理後時之剖面圖。藉由第二熱處理，取得由結晶層所形成之第三氧化物結晶成份 503a，其結晶方向係高度對準。當如圖 1C 所示使用包含相同成份的氧化物半導體材料形成第一氧化物成

份及第二氧化物成份時，使用第三氧化物結晶成份 503a 的結晶成作為核心，結晶成長向上進行朝向第二氧化物成份的表面，及形成第二氧化物結晶體成份 503b，使得所有結晶成份沿著其 c-軸對準。因此，在第三氧化物結晶成份與第二氧化物結晶成份間之邊界並不清楚，如同於圖 1C 中之虛線所示。另外，藉由第二熱處理，在已經被沈積之第二氧化物成份內側係被高度純化為包含非晶氧化半導體的層。

再者，由第一氧化物半導體層及第二氧化物半導體層所形成之氧化物半導體堆疊 430 係使用光微影步驟被處理成為島狀氧化物半導體堆疊 431（見圖 2D）。再者，用以形成島狀氧化物半導體堆疊 431 的抗蝕罩可以使用噴墨法加以形成。以噴墨法形成之抗蝕罩並不需要光罩；因此，製造成本可以降低。

再者，在藉由濺鍍法或類似法在閘極絕緣層 402 及島形氧化物半導體堆疊 431 之上形成金屬導電膜之後，執行光微影步驟，使得形成抗蝕罩。然後，金屬導電膜係被選擇地蝕刻，使得金屬電極層被形成。

至於予以作為源極電極及汲極電極（包含使用相同層形成之配線）之金屬導電膜的材料，使用例如 Al、Cu、Cr、Ta、Ti、Mo、或 W 之金屬材料；或其主成份的合金材料係為任一這些金屬材料。另外，可以使用一結構，其中一層高熔點金屬，例如 Cr、Ta、Ti、Mo、或 W 係堆疊在 Al、Cu 或類似物之金屬層的下側及/或上側。另外，熱

阻可以藉由使用 Al 材料改良，該 Al 材料中加入例如 Si、Ti、Ta、W、Mo、Cr、Nd、Sc 或 Y 的元素，以防止在 Al 膜中產生小丘或鬚晶。

例如，金屬導電膜較佳具有三層結構，其中，鋁層係堆疊在鈦層之上及鈦層係堆疊在鋁層之上，或者，三層結構，其中鋁層係堆疊在鉬層之上及鉬層係堆疊在鋁層之上。或者，金屬導電膜可以具有兩層結構，其中鋁層及鎢層被堆疊、兩層結構，其中銅層及鎢層被堆疊、或兩層結構，其中鋁層及鉬層被堆疊。不必說，金屬導電膜可以具有單層結構或包含四或更多層之堆疊層結構。

然後，抗蝕罩被移除，及執行一光微影步驟。抗蝕罩被形成及執行選擇蝕刻，使得源極電極層 405a 及汲極電極層 405b 被形成。隨後，抗蝕罩被移除（見圖 2E）。注意在此光微影步驟中，在部份例子中，島狀氧化物半導體堆疊 431 的部份被蝕刻，藉以形成具有凹槽（凹陷部）的氧化物半導體層。

如於圖 2E 所示，閘極電極層 401 包含與源極電極層 405a（及汲極電極層 405b）重疊的區域，這也是一特性。包含在源極電極層 405a 之緣部份與閘極絕緣層 402 之步階間之區域，換句話說，即剖面圖中之在源極電極層 405a 的緣部份與平坦面改變至閘極絕緣層的錐形面之一點間之區域（於此，在圖 2E 中之 Lov 區域）。Lov 區是重要的，使得載子係被防止流入由於閘極電極層之緣部份的步驟所產生之結晶粒邊界。

另外，在氧化物半導體堆疊 432 的側面中，與源極電極層 405a 或汲極電極層 405b 接觸的結晶層在部份例子中為非晶狀態。

再者，用以形成源極電極層 405a 及汲極電極層 405b 的抗蝕罩可以以噴墨法形成。由噴墨法所形成之抗蝕罩並不需要光罩；因此，製造成本可以降低。

為了降低用於光微影步驟用之光罩的數量及降低光微影步驟的數量，蝕刻步驟可以被使用多調罩加以執行，該多調罩係為一曝光罩，光係透過該曝光罩透射，以具有多數強度。使用多調罩形成之光罩具有多數厚度並更可以藉由蝕刻在形狀上改變；因此，抗蝕罩可以在多數蝕刻步驟中使用，以處理為多數圖案。因此，對應於至少兩類型或更多不同圖案的抗蝕罩可以由一多調罩形成。因此，曝光罩的數量可以減少及相關光微影步驟數量也可以降低，藉以實現製程的簡化。

再者，作為保護絕緣膜的氧化物絕緣層 407 被形成以與氧化物半導體層的部份接觸。

藉由一方法，氧化物絕緣層 407 可以被形成至至少 1nm 的厚度，該方法例如適當之濺鍍法中，例如水及氫的雜質並不會進入氧化物絕緣層 407 中。在此實施例中，300nm 厚的氧化矽膜係被一濺鍍法而沈積作為氧化物絕緣層 407。在沈積中之基板溫度可以高於或等於室溫及低於或等於 300℃。在此實施例中，基板溫度為 100℃。藉由濺鍍法之氧化矽膜的沈積係可以執行於稀有氣體（典型為

氬) 氣氛、氧氣氛、或稀有氣體 (典型為氬) 及氧的氣氛中。至於靶材，也可以使用氧化矽靶材或矽靶材。例如，使用矽靶材，氧化矽可以藉由在氧及氮的氣氛中之濺鍍法形成。至於被形成與其電阻降低之氧化物半導體接觸的氧化物絕緣層 407，使用無機絕緣膜。典型，使用氧化矽膜、氮化氧化矽膜、氧化鋁膜、或氧氮化鋁膜。再者，例如氮化矽膜或氮化鋁膜之保護絕緣層可以被形成在氧化物絕緣層 407 之上。

再者，到達閘極電極層 401 的接觸孔係被形成在氧化物絕緣層 407 及閘極絕緣層 402 之中，及電連接至閘極電極層 401 並供給閘極電位至閘極電極層 401 的連接電極可以形成在氧化物絕緣層 407 之上。或者，可以使用如下：到達閘極電極層 401 的接觸孔係在閘極絕緣層 402 形成後被形成；連接電極係在其上使用與源極電極層及汲極電極層相同材料加以形成；氧化物絕緣層 407 係形成在該連接電極之上；到達連接電極之接觸孔係被形成在氧化物絕緣層 407 中；然後，電連接至連接電極與供給閘極電位至該連接電極的電極係形成在該氧化物絕緣層 407 之上。

透過上述處理，形成電晶體 470 (見圖 3B)。圖 3A 顯示電晶體 470 的俯視圖例。注意圖 3B 對應於沿著圖 3A 之虛線 C1-C2 所取之剖面圖。

電晶體 470 的一特性為與通道形成區重疊的閘極電極層的頂面係為平坦，也包含有 c-軸對準垂直於該平坦面的氧化物成份，及源極電極層或汲極電極層與由於該閘極電

極層的緣部份所產生之步階重疊。當在基板側上有突出部及凹陷部時，在氧化物成份（在此實施例中之氧化物半導體堆疊 432）中，結晶成長遇到凹陷部的區域變成具有結晶邊界的多結晶。因此，藉由形成如圖 3B 所示之 Lov 區，載子可以防止流入產生於閘極電極層的緣部份中之不均勻的結晶邊界中。因此，在電晶體 470 中，源極電極層或汲極電極層係設在該閘極電極層的平坦部的部份之上，使得源極電極層或汲極電極層包含與閘極電極層重疊的區域。

不必說，此實施例並不特別限定於示於圖 3B 中之電晶體 470 的結構。也可以利用一頂閘極電晶體或底閘極電晶體。例如，為了防止於形成圖 2E 中之源極電極層及汲極電極層時的蝕刻損壞，其中與通道形成區重疊之氧化物絕緣層係被形成作為通道停止層的通道停止結構係被利用用於此電晶體。

另外，可以作為後閘極的電極層可以被設於氧化物絕緣層 407 之上。後閘極的電位可以為固定電位，例如 0 伏，或接地電位，並可以為實際使用者適當地決定。再者，藉由控制施加至後閘極的閘極電壓，可以控制臨限電壓。或者，當臨限電壓被設定為正時，電晶體可以被作動為加強型電晶體。再者，或者，當臨限電壓被設定為負時，電晶體可以操作為空乏型電晶體。例如，包含加強型電晶體與空乏型電晶體的反相器電路（以下，此電路被稱為 EDMOS 電路）可以被使用作為驅動器電路。驅動器電

路包含至少一邏輯電路部份，及開關部份或緩衝器部份。
邏輯電路部份具有包含上述 EDMOS 電路的電路結構。

現將描述包含氧化物半導體的底閘極電晶體的操作原理。

圖 13 為包含氧化物半導體的電晶體的縱向剖面圖。氧化物半導體層（OS）係設在閘極電極（GE）之上，其間設有閘極絕緣膜（GI），及源極電極（S）及汲極電極（D）係設在其上。另外，與氧化物半導體層（OS）的通道形成區域重疊的氧化物絕緣層係設有源極電極（S）及汲極電極（D）。

圖 14A 及 14B 為沿著圖 13 之剖面線 A-A' 所取之能帶圖（示意圖）。圖 14A 顯示當源極與汲極具有相同電位（ $V_D=0V$ ）時。圖 14B 顯示當相對於源極，正電位被施加至汲極（ $V_D>0$ ）時。在圖 14B 中，黑點（●）及白圈（○）分別代表具有電荷（ $-q$ ， $+q$ ）的電子及電洞。

圖 15A 及 15B 為沿著圖 13 的剖面線 B-B' 所取之能帶圖（示意圖），其中，閘極電壓為 0 伏。圖 15A 顯示一導通狀態，其中正電位（ $+V_G$ ）被施加至閘極（GE）及載子（電子）流動於源極與汲極之間。圖 15B 顯示負電位（ $-V_G$ ）被施加至閘極（GE）的狀態，其中，電晶體為關斷狀態（其中少數載子並未流動）。

當氧化物半導體的厚度大約 50nm 及施體濃度變成少於或等於 $1 \times 10^{18}/\text{cm}^3$ 時，藉由純化該氧化物半導體，空乏層散佈於整個氧化物半導體。換句話說，電晶體被視為全

空乏型電晶體。

圖 16 顯示於真空位準與金屬的功函數 (ϕ_M) 間之關係及真空位準與氧化物半導體的電子親和性 (χ) 間之關係。

因為金屬消失，導電帶與費米階彼此對應。另一方面，傳統氧化物半導體為典型 n-型半導體；在此時，費米階 (E_f) 係遠離位在帶隙之中間的本質費米階 (E_i)，並位於更接近導電帶。注意，已知氫在氧化物半導體中為施體，並為造成氧化物半導體為 n-型半導體的一因素。

另一方面，本發明之氧化物半導體為本質 (i-型) 或實質本質氧化物半導體，其係藉由自氧化物半導體中移除 n-型雜質的氫並純化氧化物半導體加以取得，使得不是氧化物半導體的主要成份的雜質被儘可能地不包含於其中。換句話說，一特性，即純化 i-型 (本質) 半導體，或接近其間之半導體係被取得，這不是藉由加入雜質，而是儘可能地移除例如氫或水的雜質取得。這使得費米階 (E_f) 與本質費米階 (E_i) 在相同位準。

氧化物半導體具有 3.05eV 至 3.15eV 的能帶隙。在氧化物半導體的能帶隙 (E_g) 為 3.15eV 時，電子親和性 (χ) 被認為是 4.3eV。用以形成源極及汲極電極的鈦 (Ti) 的功函數係大致等於氧化物半導體的電子親和性 (χ)。在此時，用於電子的蕭基能障並未在金屬與該氧化物半導體間之界面處形成。

換句話說，當金屬的功函數 (ϕ_M) 及氧化物半導體

的電子親和性 (χ) 係彼此相等及金屬與氧化物半導體彼此接觸時，取得如圖 14A 所示之能帶圖 (示意圖)。

在圖 14B 中，黑點 (●) 代表一電子，及當施加正電位至該汲極時，電子被射入氧化物半導體內阻障體 (h) 之上並流向汲極。在此時，阻障體 (h) 的高度取決於閘極電壓及汲極電壓而改變；當施加正汲極電壓時，阻障體 (h) 的高度係小於在圖 14A 中之阻障體的高度，圖 14A 中並未加電壓，即能帶隙 (E_g) 的 $1/2$ 。

在此時，電子移動於底部，其在閘極絕緣膜與高度純化氧化物半導體間之界面處的氧化物半導體側上能量係穩定的，如圖 15A 所示。

另外，在圖 15B 中，當負電位 (逆偏) 係施加至閘極電極 (GI) 時，極端接近零的電流值變成零，因為是少數載子的電洞實質為零。

藉由增加氧化物半導體的純度，使得氧化物半導體包含其主成份以外的雜質儘可能地少，則取得本質 (i-型) 或實質本質氧化物半導體。因此，具有閘極絕緣膜的界面特性變得明顯。因此，界面特性需要與主體特性分開考慮。因此閘極絕緣膜需要與氧化物半導體形成一較佳界面。例如，較佳使用以 CVD 法形成之絕緣膜，或由濺鍍法形成之絕緣膜，該 CVD 法係使用以自 VHF 帶至微波帶之功率頻率產生之高密度電漿。

氧化物半導體被高度純化及氧化物半導體與閘極絕緣膜間之界面被作成有利的，藉以即使當該單元具有

$1 \times 10^4 \mu\text{m}$ 及通道長度 $3 \mu\text{m}$ 時，高度期待電晶體特徵的關斷電流小於或等於 10^{-13} 安及次臨限擺動(S 值)為 0.1V/dec. (閘極絕緣膜的厚度： 100nm)。

如上所述，氧化物半導體被高度純化，使得氧化物半導體主成份以外之雜質儘可能包含愈少，藉以可以形成具有高遷移率之電晶體及取得電晶體之有利操作。

(實施例 6)

在此實施例中，描述當使用包含不同成份的氧化物半導體材料形成之第一氧化物成份及第二氧化物成份，其中使用包含相同於實施例 5 中所述之成份之氧化物半導體材料形成第一氧化物成份及第二氧化物成份。

在此實施例中，具有 5nm 厚的第一氧化物半導體層係使用金屬氧化物靶材形成，該靶材並不包含 Ga 但包含 [原子比]1:1 的 In 及 Zn。在底閘極電晶體中，因為 Ga 氧化物為絕緣體，所以當 In-Zn-O 膜被使用為第一氧化物半導體層的較 In-Ga-Zn-O 膜使用為第一氧化物半導體層時取得較高之場效遷移率。

再者，執行第一熱處理。雖然取決於例如第一氧化物半導體層與基礎成份 520 的材料、加熱溫度、及加熱時間 (見圖 17A) 的條件，藉由第一熱處理，由第一氧化物半導體層的表面執行結晶成長，藉以形成包含多結晶的第一氧化物結晶成份 531，以到達在第一氧化物半導體層與基礎成份 520 間之界面。

至於基礎成份 520，可以給定氧化物層、金屬層、氮化物層與類似物。藉由第一熱處理，第一氧化物結晶成份 531 的結晶成長係由第一氧化物半導體層的表面進行於深度方向，而不管基礎成份的材料，該結晶成份包含多結晶，其結晶方向係相當對準。第一氧化物結晶成份 531 係 c-軸對準垂直於該表面。

圖 17B 為在第二氧化物成份 532 沈積於第一氧化物結晶成份 531 後時的剖面圖。在此實施例中，至於第二氧化物成份 532，具有厚度 50nm 的 In-Ga-Zn-O 膜係使用用於 In-Ga-Zn-O 為主（In：Ga：Zn=1：1：1[原子比]）氧化物半導體的靶材形成。

然後，在沈積第二氧化物成份 532 後，執行第二熱處理。藉由第二熱處理，結晶成長係被執行，如圖 17C 所示。如於圖 17C 所示，使用第一氧化物成份 531 的結晶層作為晶種，進行向第二氧化物成份表面的結晶成長，使得形成第二氧化物結晶成份 533b。

藉由第一熱處理取得之第一氧化物成份 531 係為第二熱處理所再次加熱以成為第三氧化物結晶成份 533a，其結晶性增加。

至於第二氧化物成份 532，可以使用其成份與第一氧化物成份 531 不同的氧化物半導體材料。因此，如於圖 17C 所示，在第三氧化物結晶成份 533a 及第二氧化物結晶成份 533b 間形成邊界。另外，同時也藉由第二熱處理，幾乎包含與閘極絕緣層界面附近的整個第一氧化物半

導體層包含多結晶。

圖 17C 的結構可以被稱為二層結構，其中第一氧化物結晶成份 533a 堆疊於基礎成份 520 上並與之接觸，及第一氧化物結晶成份 533b 再堆疊於其上。藉由使用不同材料，可以增加電晶體的場效遷移率。另外，藉由使用較 In-Ga-Zn-O 膜容易結晶的 In-Zn-O 膜作為結晶成長的晶種，結晶成長係以高效率向上執行，使得 In-Ga-zn-O 膜可以包含多結晶。

另外，當其中執行有結晶成長及第一氧化物結晶成份作為基礎的第二氧化物結晶成份的材料為相同時被稱為同質磊晶。當其中執行有結晶成長及第一氧化物結晶份作為基礎的第二氧化物結晶成份的材料不同時被稱為異質磊晶。在此實施例中，同質磊晶及異質磊晶的任一可以藉由選擇個別材料而使用。

第一熱處理的條件與第二熱處理的條件係在實施例 5 所述之條件範圍內。

此實施例可以自由組合實施例 5。

（實施例 7）

在此實施例中，描述當具有結晶層 c-軸對準的堆疊氧化物材料的電晶體被製造及具有顯示功能的半導體裝置（也稱為顯示裝置），其在像素部份中包含電晶體及在驅動電路中被製造。再者，使用該電晶體的部份或整個驅動器電路可以被形成在與像素部份相同的基板之上，藉以取

得系統面板（system-on-panel）。

顯示裝置包含顯示單元。至於顯示單元，可以使用液晶單元（也稱為液晶顯示單元）或發光單元（也稱為發光顯示單元）。發光單元在其分類中包含一單元，其亮度係為電流或電壓所控制，在其分類中明確地包含無機電致發光（EL）單元、有機 EL 單元及類似物。再者，可以使用例如電子墨水之顯示媒體，其對比係為電效應所改變。

再者，顯示裝置包含面板，其中密封有顯示單元。顯示裝置關係於在顯示單元於顯示裝置的製程中完成前，單元基板的實施例，及單元基板被設有供給手段，用以供給電流至各個多數像素中之顯示單元。明確地說，單元基板可以為一狀態，其中，只有顯示單元的像素電極被形成，也可以是一狀態，其中予以為像素電極的導電層係被形成，但並未被蝕刻，以形成像素電極，或任何其他狀態。

在此說明書中之顯示裝置表示一影像顯示裝置或一顯示裝置。

在此實施例中，液晶顯示裝置的例子係被描述為本發明實施例之半導體裝置。首先，半導體裝置實施例之液晶顯示面板的外表與剖面將參考圖 18A 及 18B 描述。圖 18A 係為面板俯視圖，其中之電晶體 4010 及 4011 包含 c-軸對準結晶層之堆疊氧化物材料的半導體層；液晶單元 4013 係形成在第一基板 4001 之上，電晶體 4010 及 4011 與液晶單元 4013 係被密封劑 4005 密封在第一基板 4001 與第二基板 4006 之間。圖 18B 對應於沿著圖 18A 的線

M-N 所取之剖面圖。

密封劑 4005 係被提供以包圍像素部 4002、信號線驅動器電路 4003、及掃描線驅動器電路 4004，這些係被設在第一基板 4001 之上。第二基板 4006 係設在像素部 4002、信號線驅動器電路 4003、及掃描線驅動器電路 4004 之上。因此，像素部 4002、信號線驅動器部電路 4003 及掃描線驅動器電路 4004 係以第一基板 4001、密封劑 4005 及第二基板 4006 與一液晶層 4008 密封在一起。

再者，設在第一基板 4001 之上的像素部 4002、信號線驅動器電路 4003、及掃描線驅動器電路 4004 各個包含多數電晶體。圖 18B 顯示包含在像素部 4002 中之電晶體 4010 及包含在掃描線驅動器電路 4004 中之電晶體 4011。絕緣層 4020 及 4021 係設在電晶體 4010 及 4011 之上。

至於電晶體 4010 及 4011，可以使用描述於實施例 5 中之包含有 c-軸對準結晶層之堆疊氧化物材料的電晶體。在此實施例中，電晶體 4010 及 4011 為 n 通道電晶體。

導電層 4040 係設在絕緣層 4021 之與電晶體 4011 中之氧化物半導體層的用於驅動器電路的通道形成區域重疊的部份。導電層 4040 係設在與氧化物半導體層的通道形成區重疊的位置，藉以在 BT 測試前後之電晶體 4011 之臨限電壓的變化量可以降低。導電層 4040 可以具有與電晶體 4011 的閘極電極層相同電位或具有不同電位並操作為第二閘極電極層。或者，導電層 4040 的電位可以為 GND 或 0 伏，或者導電層 4040 可以為浮接狀態。

包含在液晶單元 4013 中之像素電極層 4030 係電連接至電晶體 4010。液晶單元 4013 的相對電極層 4031 係設置用於第二基板 4006。像素電極層 4030、相對電極層 4031 及液晶層 4008 彼此重疊的部份對應於液晶單元 4013。注意，像素電極層 4030 及相對電極層 4031 係分別設有絕緣層 4032 及絕緣層 4033，其各個作為對準膜，及液晶層 4008 被包夾於像素電極層 4030 與相對電極層 4031 之間，其間有絕緣層 4032 及 4033。

應注意至於第二基板 4006，可以使用玻璃或塑膠。至於塑膠，可以使用強化玻璃纖維塑膠（FRP）板、聚氟乙烯（PVF）膜、聚酯膜、或丙烯類樹脂膜。另外，可以使用一片材，其結構為鋁箔係被包夾在 PVF 膜或聚酯膜之間。

提供有可以藉由絕緣層選擇地蝕刻以取得之柱狀間隔層 4035，以控制於像素電極層 4030 與相對電極層 4031 間之距離（格間隙）。或者，也可以使用球狀間隔層。相對電極層 4031 被電連接至形成有電晶體 4010 的基板之上的共同電位線。另外，使用共同連接部份，相對電極層 4031 及共同電位線可以透過安排在該對基板間之導電粒子彼此電連接。注意，導電粒子係包含在密封劑 4005 中。

或者，可以使用不必對準膜的展現藍相的液晶。藍相為液晶相之一，其出現在膽固醇液晶溫度增加時，在膽固醇相改變進入各相同性相之前所出現。因為藍相只出現在

窄範圍的溫度內，所以使用包含 5wt%或更多之親手性分子的液晶組成物作為液晶層 4008，以改良溫度範圍。包含展現藍相及親手性分子的液晶組合物具有 1msec 或更少的短反應時間，並具有光學各相同性，這使得對準處理不必要，並具有小的視角相關性。

當使用展現藍相的液晶時，不必在對準膜上之擦拭處理；因此，為擦拭處理所造成之靜電放電損壞可以被防止並可以降低在製程中之液晶顯示裝置的缺陷與損壞。因此，可以增加液晶顯示裝置的生產力。包含氧化物半導體層的電晶體特別具有電晶體的電特徵可以顯著改變並由於靜電力的影響與設計範圍偏離的可能性。因此，更有效使用展現藍相的液晶材料，用於包括有包含有氧化物半導體層的電晶體的液晶顯示裝置。

注意，於此實施例所描述之液晶顯示裝置係為透射型液晶顯示裝置；然而，液晶顯示裝置可以應用至反射型液晶顯示裝置或半透射型液晶顯示裝置。

描述於此實施例之液晶顯示裝置例係被顯示，其中，偏光板係設在基板的外表面上（在觀看者側）及用於顯示單元的著色層及電極層係以該順序設在基板的內面；然而，偏光板可以設在該基板的內面。偏光板與著色板的堆疊結構並不限於此實施例，並可以取決於偏光板與著色板的材料或製程條件而適當設定。當有需要時，作為黑色矩陣的阻光層可以設置。

在此實施例中，為了降低於電晶體的表面不均勻及改

良電晶體的可靠度，電晶體被覆蓋有絕緣層（絕緣層 4020 及絕緣層 4021），其作動為保護層或偏振絕緣層。注意，該保護層係被設置，以防止例如有機物質、金屬物質、或浮動於空氣中之濕氣的污染雜質進入，並較佳為密質膜。保護層係藉由濺鍍法，以氧化矽層、氮化矽層、氧氮化矽層、氮化氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、及/或氮化氧化鋁層之單層或堆疊層形成。在此實施例中，描述保護層被濺鍍法形成之例子。然而，可以使用之方法並沒有特殊限制並可以使用各種方法。

於此，具有堆疊結構的絕緣層 4020 被形成作為保護層。至於第一層的絕緣層 4020，氧化矽層係藉由濺鍍法形成。使用氧化矽層作為保護層提供有防止用於源極電極層與汲極電極層的鋁層的小丘之有利效果。

絕緣層係被形成作為保護層的第二層。於此，至於第二層的絕緣層 4020，氮化矽層係藉由濺鍍法形成。使用氮化矽層作為保護層可以防止例如鈉離子的離子進入半導體區，藉以抑制電晶體電特徵的變動。

絕緣層 4021 係被形成作為偏振絕緣層。至於絕緣層 4021，可以使用具有熱阻之例如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧樹脂的有機材料。此有機材料以外者，有可能使用低介電常數材料（低-k 材料）、矽氧烷為主樹脂、PSG（磷矽酸鹽玻璃）、BPSG（硼磷矽酸鹽玻璃）、或類似物。注意，絕緣層 4021 可以藉由堆疊這些材料作成之多數絕緣層所形成。

注意，矽氧烷為主樹脂對應於包含 Si-O-Si 鍵形成的樹脂，其係使用矽氧烷為主材料作為起始材料。矽氧烷為主樹脂可以包含有機基（例如烷基基或烷氧基）或氟基作為取代基。另外，有機基可以包含氟基。

絕緣層 4021 的形成法並未特別限制，可以取決於材料而使用以下方法：濺鍍法、SOG 法、旋塗法、浸漬法、噴塗法、微滴排放法（例如噴墨法、網印或平版印刷）、或類似法。再者，絕緣層 4021 可以以刮刀、滾塗佈器、網印器、刀塗佈器或類似物形成。當使用材料溶液形成絕緣層 4021 時，可以與烘烤步驟相同時間（以 300°C 至 400°C）執行退火半導體層。絕緣層 4021 烘烤步驟也作為半導體層的退火，藉以有效地製造半導體裝置。

像素電極層 4030 及相對電極層 4031 可以使用透光導電材料形成，例如含氧化錫的氧化銦、含氧化錫的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫（以下稱為 ITO）、氧化銦鋅、加入有氧化矽的氧化銦錫、或類似物。

包含導電高分子（以下稱導電聚合物）的導電組成物可以使用於像素電極層 4030 及相對電極層 4031。使用導電組成物形成之像素電極較佳具有每平方小於或等於 10000 歐姆的片電阻及在波長 550nm 時，大於或等於 70% 的透射比。再者，包含在導電組成物中之導電高分子的電阻率較佳係低於或等於 $0.1\Omega \cdot \text{cm}$ 。

至於導電高分子，可以使用所謂 π 電子共軛導電聚合

物。例如，聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、其兩或更多類型的共聚物、及類似物。

各種信號及電位被由 FPC4018 供給至分開形成之信號線驅動器電路 4003，及掃描線驅動器電路 4004 或像素部份 4002。

在此實施例中，使用與包含在液晶單元 4013 中的像素電極層 4030 相同的導電層形成連接端電極 4015。終端電極 4016 係使用與包含在電晶體 4010 及 4011 中相同的源極與汲極電極層的導電材料形成。

連接終端電極 4015 係透過非等向導電層 4019 電連接至包含在 FPC4018 中之終端。

注意，圖 18A 及 18B 顯示一例子，其中信號線驅動器電路 4003 係分開形成並被安裝在第一基板 4001；然而，此實施例並不限於此結構。掃描線驅動器電路可以形成在與像素部份 4002 相同的基板上，或者，只有信號線驅動器電路的部份或掃描線驅動器電路的部份被形成在與像素部份 4002 相同的基板上。

另外，如果有需要，濾色板係設置用於各個像素。另外，偏光板或擴散板係設在第一基板 4001 與第二基板 4006 的外側。再者，背光的光源係使用冷陰極管或 LED 形成。因此，取得液晶顯示模組。

對於液晶顯示模組，可以使用扭轉向列（TN）模式、平面內切換（IPS）模式、邊緣電場切換（FFS）模式、多區塊垂直配向（MVA）模式、圖案化垂直配向

(PVA) 模式、軸向對稱配向微格 (ASM) 模式、光學補償雙折射 (OCB) 模式、鐵電液晶 (FLC) 模式、反鐵電液晶 (AFLC) 模式、或類似法。

透過上述處理，可以製造高可靠度之液晶顯示裝置。

藉由使用描述於實施例 5 之製造包含 c-軸對準結晶層的堆疊氧化物材料的方法，製造液晶顯示裝置的驅動器電路中之電晶體，可以在驅動器電路部份設有常閉電晶體及功率消耗可以降低。

此實施例可以以適當組合其他實施例所述之結構加以實施。

(實施例 8)

將參考圖 19A 及 19B 描述對應於半導體裝置的一實施例之發光顯示面板（同時稱為發光面板）的外觀及剖面。圖 19A 為包含形成在第一基板上之包括有 c-軸對準結晶層及發光單元的堆疊氧化物材料的電晶體並以密封劑被密封在第一基板與第二基板間的面板的平面圖。圖 19B 為沿著圖 19A 的線 H-I 所取之剖面圖。

設有密封劑 4505，以包圍像素部 4502、信號線驅動器電路 4503a 及 4503b、及掃描線驅動電路 4504a 及 4504b，這些係設在第一基板 4501 上。另外，第二基板 4506 係設在像素部 4502、信號線驅動器電路 4503a 及 4503b、及掃描線驅動器電路 4504a 及 4504b 上。因此，像素部 4502、信號線驅動器電路 4503a 及 4503b、及掃描

線驅動電路 4504a 及 4504b 係為第一基板 4501、密封劑 4505、及第二基板 4506 與填料 4507 密封在一起。較佳地，一面板被封裝（密封）有保護膜（例如積層膜或紫外線可固化樹脂膜）或高氣密及低漏氣的覆蓋材料，使得像素部 4502、信號線驅動器電路 4503a 及 4503b、及掃描線驅動電路 4504a 及 4504b 並未曝露至外部空氣。

像素部 4502、信號線驅動器電路 4503a 及 4503b、及掃描線驅動電路 4504a 及 4504b 係被形成在第一基板 4501 之上，各個包含多數電晶體，及包含在像素部 4502 中之電晶體 4510 及包含在信號線驅動器電路 4503a 中之電晶體 4509 係被顯示於圖 19B 的例子中。

對於電晶體 4509 及 4510，可以使用包含有實施例 5 中所述之 c-軸對準結晶層的堆疊氧化物材料的高度可靠電晶體。此實施例中，電晶體 4509 及 4510 為 n 通道電晶體。

導電層 4540 係設在絕緣層 4544 的一部份，該部份與用於驅動器電路的電晶體 4509 中之氧化物半導體層的通道形成區重疊。導電層 4540 係設在氧化物半導體層的通道形成區重疊的位置，藉以在 BT 測試前及後之電晶體 4509 的臨限電壓的變化量可以降低。導電層 4540 可以具有與電晶體 4509 的閘極電極層相同電位或不同電位並可以作動為第二閘極電極層。或者，導電層 4540 的電位可以為 GND 或 0 伏，或者導電層 4540 可以為浮接狀態。

在電晶體 4509 中，絕緣層 4541 係被形成與包含通道

形成區的半導體層接觸，作為保護絕緣層。絕緣層 4541 可以使用類似於描述於實施例 5 中之氧化物絕緣層 407 的材料及方法形成。再者，操作為偏光絕緣層的絕緣層 4544 覆蓋該等電晶體，以降低電晶體的表面不均勻。於此，氧化矽層係以類似於實施例 5 中所述之氧化物絕緣層 407 的方式之濺鍍法加以形成為絕緣層 4541。

絕緣層 4544 係被形成在絕緣層 4541 上作為平坦絕緣層。絕緣層 4544 可以使用類似於實施例 7 所述之絕緣層 4021 的材料與方法形成。於此，丙烯酸類被使用作為絕緣層 4544。

再者，元件符號 4511 表示發光單元。為包含在發光單元 4511 中之像素電極的第一電極層 4517 係電連接至電晶體 4510 的源極或汲極電極層。注意，發光單元 4511 的結構係為堆疊結構，其包含第一電極層 4517、電致發光層 4512、及第二電極層 4513，但並不限於此。發光單元 4511 的結構可以取決光由發光單元 4511 所抽出的方向或類似而適當改變。

分隔壁 4520 係由有機樹脂層、無機絕緣層或有機聚矽氧烷所作成。尤其，較佳地，該分隔壁 4520 係使用感光材料所形成及一開口被形成在該第一電極層 4517 之上，使得開口的側壁被形成為具有連續曲率之斜面。

電致發光層 4512 可以形成為單層或多層堆疊。

保護層可以形成在該第二電極層 4513 及分隔壁 4520 之上，以防止氧、氫、濕氣、二氧化矽或類似物進入發光

單元 4511。至於保護層，可以形成氮化矽層、氮化氧化矽層、DLC 層或類似物。

另外，各種信號及電位被由 FPC4518a 及 4518b 供給至信號線驅動器電路 4503a 及 4503b、掃描線驅動器電路 4504a 及 4504b 或像素部 4502。

連接終端電極 4515 係由與包含在發光單元 4511 中之第一電極層 4517 相同的導電層形成，及終端電極 4516 係由與包含在薄膜電晶體 4509 及 4510 中之源極與汲極電極層相同導電層形成。

連接終端電極 4515 係透過非等向導電層 4519 電連接至包含在 FPC4518a 中之終端。

位在光由發光單元 4511 抽出的方向中之第二基板需要具有透光特性。此時，例如，玻璃板、塑膠板、聚酯膜、或丙烯酸模的透光材料可以被使用。

至於填料 4507，除了例如氮或氬的惰性氣體外，可以使用紫外線可固化樹脂或熱固樹脂。例如，可以使用 PVC（聚氯乙烯）、丙烯酸類、聚醯亞胺、環氧樹脂、矽氧樹脂、PVB（聚乙醯基丁縮醛）、或 EVA（乙酸乙烯酯）。例如，氮係被用為填料。

另外，如果有需要，例如偏光板、圓偏光板（包含橢圓偏光板）、延遲板（四分之一板或半波板）、或濾色板可以被適當設置於發光單元的發光面上。再者，偏光板或圓偏光板可以設有抗反射膜。例如，可以執行抗暈眩處理，藉由該處理，反射的光可以為在表面上的突出與凹陷

所擴散。

透過上述步驟，可以製造高度可靠發光顯示裝置（顯示面板）。

此實施例可以適當組合其他實施例所述之結構加以實施。

（實施例 9）

電子紙的例子將描述為半導體裝置的一實施例。

包含有堆疊氧化物材料的電晶體可以用於電子紙中，該堆疊氧化物材料包含由實施例 5 中所述之方法所取得之 c-軸對準結晶層，其中電子墨水係為電連接至開關單元的單元所驅動。電子紙也稱為電泳顯示裝置（電泳顯示器），其優點在於其具有與白紙相同程度的可讀性，並較其他顯示裝置有更低之功率消耗並可作成更薄及更輕。

電泳顯示器可以具有各種模式。電泳顯示器包含多數微膠囊，分散於溶劑或溶質中，各個微膠囊包含有帶正電荷的第一粒子及帶負電荷的第二粒子。藉由施加電場至該等微膠囊，在微膠囊中之粒子彼此可以以相反方向移動，只有聚集在一側的粒子之顏色被顯示出。注意，第一粒子及第二粒子各個包含染料並且沒有電場時並不會移動。再者，第一粒子具有與第二粒子不同的顏色（粒子也可能無色）。

因此，電泳顯示器為一顯示器，其利用所謂雙電泳效應，藉由該效應，具有高介電常數的物質移動至高電場

區。

其中有上述微膠囊分散在溶劑中的溶液被稱為電子墨水。此電子墨水可以被印在玻璃、塑膠、布、紙或類似物之表面上。再者，藉由使用濾色板或具有染劑的粒子，可以完成彩色顯示。

當多數上述微膠囊係被適當排列於主動矩陣基板上，以內插於兩電極之間時，可以完成主動矩陣顯示裝置，及可以藉由施加電場至該等微膠囊而執行顯示。例如，可以使用一使用電晶體取得之主動矩陣基板，該電晶體包含有如於實施例 5 所述之 c-軸對準結晶層的堆疊氧化物材料。

注意，在微膠囊中之第一粒子及第二粒子可以各個由以下所選的單一材料，或由這些材料的複合材料所形成，這些材料包含導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電色材料、及電泳材料。

圖 20 顯示主動矩陣電子紙作為半導體裝置的例子。用於半導體裝置的電晶體 581 可以以類似於實施例 5 所之電晶體的方式加以製造並為包含堆疊氧化物材料的高可靠電晶體，該堆疊氧化物材料包含 c-軸對準結晶層。

在圖 20 中之電子紙係為使用扭曲球顯示系統的顯示裝置例。扭曲球顯示系統表示一方法，其中，各個染色為黑及白的球狀粒子係被排列於第一電極層與第二電極層之間，這些電極層係顯示單元所用之電極層，及電位差係產生於第一電極層與第二電極層之間，以控制球狀粒子的指

向，使得可以執行顯示。

電晶體 581 為底閘極電晶體並被覆蓋以與半導體層接觸的絕緣層 583。電晶體 581 的源極或汲極電極層係透過形成在絕緣層 583 及絕緣層 585 中之開口而與第一電極層 587 接觸，藉以薄膜電晶體 581 係電連接至第一電極層 587。在該對基板 580 與 596 之間，各個球狀粒子 589 在第一電極層 587 及第二電極層 588 之間，設有黑區域 590a、白區域 590b 及空腔 594 於被填入以液體的區域旁。在球狀粒子 589 旁之空間係被填入以例如樹脂的填料 595（見圖 20）。

第一電極層 587 對應於像素電極，及第二電極層 588 對應於共同電極。第二電極層 588 係電連接至設在與電晶體 581 相同絕緣基板上的共同電位線。使用共同連接部份，第二電極層 588 可以透過設在一對基板間之導電粒子電連接至共同電位線。

再者，不同於扭曲球，也可以使用電泳單元。可以使用具有直徑大約 $10\mu\text{m}$ 至 $200\mu\text{m}$ 的微膠囊，其中，密封有透明液體、帶正電荷白微膠囊及帶負電荷黑微膠囊。在設於第一電極層與第二電極層間之微膠囊中，當電場為第一電極層及第二電極層所施加時，白微膠囊及黑微膠囊以相對方向移動，使得白或黑可以被顯示。使用此原理的顯示單元為電泳顯示單元並大致稱為電子紙。電子顯示單元具有較液晶顯示單元為高的反射，因此，不需輔助光，功率消耗較低，即使在暗處仍可以認出顯示部份。另外，即使

當電力未施加至顯示部份，已經被顯示的影像可以被維持。因此，即使具有顯示功能的半導體裝置（可以簡稱為顯示裝置或設有顯示裝置的半導體裝置）係遠離開電波源，所顯示影像仍可以被儲存。

於整個製程中，可以製造出高度可靠電子紙。

此實施例可以與其他實施例所述之結構適當組合下加以實施。

（實施例 10）

揭露於本說明書中之半導體裝置可以應用至各種電子設施（包含遊戲機）。電子設施的例子為電視機（也稱為電視或電視接收機）、電腦或類似物之監視器、例如數位相機或數位攝影機之攝像機、數位相框、行動電話（也稱為行動電話或行動電話裝置）、攜帶式遊戲平台、攜帶式資訊終端、音訊播放裝置、例如柏青哥機器的大型遊戲機及類似物。

在此實施例中，安裝有可以實施例 7 至 9 中之任一取得之顯示裝置的電子設施例係參考圖 21A 至 21E 及圖 22 加以描述。

圖 21A 顯示藉由安裝至少一顯示裝置作為元件所製造的膝上型個人電腦，其包含主體 3001、外殼 3002、顯示部份 3003、鍵盤 3004 及類似物。注意，膝上型個人電腦包含實施例 7 所述之液晶顯示裝置。

圖 21B 顯示藉由安裝至少顯示裝置作為元件所製造之

攜帶式資訊終端（PDA），其包含在主體 3021 中之顯示部份 3023、外部界面 3025、操作鈕 3024、及類似物。尖筆 3022 係被包含作為操作附件。注意攜帶式資訊終端包含於實施例 8 所述之發光顯示裝置。

圖 21C 顯示藉由安裝實施例 9 所述之電子紙作為元件所製造之 e-book 讀取器。圖 21C 顯示 e-book 讀取器 2700。例如，該 e-book 讀取器 2700 包含兩外殼，一外殼 2701 及一外殼 2703。外殼 2701 及外殼 2703 係被鉸鏈 2711 所組合，使得 e-book 讀取器 2700 可以打開並以鉸鏈 2711 為軸加以關閉。以此結構，e-book 讀取器 2700 可以如紙本書般地操作。

顯示部份 2705 及顯示部份 2707 係分別加入外殼 2701 及外殼 2703 中。顯示部份 2705 及顯示部份 2707 可以顯示一影像或不同影像。當顯示部份 2705 及顯示部份 2707 顯示不同影像時，例如，文字可以顯示在右側的顯示部份上（在圖 21C 的顯示部份 2705）及影像可以顯示在左側的顯示部份上（在圖 21C 的顯示部份 2707）。

圖 21C 顯示一例子，其中外殼 2701 係設有操作部份及類似物。例如，外殼 2701 係設有電源開關 2721、操作鍵 2723、喇叭 2725 及類似物。用操作鍵 2723，可以翻頁。注意，鍵盤、指標裝置或類似物可以設在外殼的表面上，其上，設有顯示部份。再者，一外部連接終端（耳機終端、USB 終端、可以連接至 AC 適配器及各種纜線，例如 USB 纜線的終端、或類似物）、記錄媒體插入部份、

及類似物可以設在外殼的背面或側面上。再者，e-book 讀取器 2700 可以具有電子字典的功能。

e-book 讀取器 2700 可以具有一架構，其能無線發射與接收資料。透過無線傳輸，想要書本資料或類似物可以被購買並由電子書伺服器下載。

圖 21D 為安裝至少一顯示裝置作為元件所製造的行動電話，其包含兩外殼：外殼 2800 及外殼 2801。外殼 2801 係設有顯示面板 2802、喇叭 2803、麥克風 2804、指標裝置 2806、攝影鏡頭 2807、外部連接終端 2808 及類似物。外殼 2801 也設有太陽能電池 2810，用以充電該攜帶式資訊終端、外部記憶體槽 2811 及類似物。再者，天線係被加入外殼 2801 中。

顯示面板 2802 係設有一觸控面板。被顯示為影像的多數操作鍵 2805 係在圖 21D 中以斜線顯示。注意，也包含了用以將自太陽能電池 2810 的輸出電壓升壓到足夠每一電路所用之升壓電路。

在顯示面板 2802 中，顯示方向可以取決於使用圖案而適當改變。再者，行動電話在與顯示面板 2802 相同的表面上被設有攝影鏡頭 2807，因此，可以被使用作為一攝影電話。喇叭 2803 及麥克風 2804 可以被使用於攝影電話呼叫、記錄及播放聲音及類似物與語音呼叫。再者，開發如圖 21D 所示之狀態的外殼 2800 及 2801 也可以滑動，使得一個疊在另一個之上，因此，可以縮小行動電話的大小，這使得行動電話更適於攜帶。

外部連接端 2808 可以連接至交流適配器及例如 USB 纜線的各種類型纜線，及也可能充電及與個人電腦作資料通訊。再者，大量資料可以藉由將儲存媒體插入外部記憶體槽 2811 中加以儲存並可以移動。

再者，除了上述功能外，也可以提供紅外線通訊功能、電視接收功能、或類似功能。

圖 21E 為安裝有至少一顯示裝置作為元件所製造之數位攝影機，其包含主體 3051、顯示部份（A）3057、接目鏡 3053、操作開關 3504、顯示部份（B）3055、電池 3056 及類似物。

圖 22 顯示一電視機 9600。在電視機 9600 中，顯示部份 9603 係被加入在外殼 9601 中。顯示部份 9603 可以顯示影像。於此，外殼 9601 係為台座 9605 所支撐。

電視機 9600 可以以外殼 9601 的操作開關或分開之遙控器 9610 操作。頻道及音量可以以遙控器 9610 上之操作鍵 9609 控制，藉以可以控制顯示在顯示部份 9603 上的影像。再者，遙控器 9610 被設有顯示部份 9607，用以顯示自遙控器 9610 輸出之資料。

注意，電視機 9600 被設有一接收器、數據機及類似物。使用接收器，則可以接收一般電視廣播。再者，當電視機 9600 經由數據機以有線或無線方式連接至通訊網路時，則可以執行單向（由發射器至接收器）或雙向（於發射器與接收器之間或於接收器之間）資訊通訊。

在顯示部份 9603 中，設有於實施例 5 中所述之多數

電晶體作為像素的開關單元。至於，形成在與顯示部份 9603 相同的絕緣基板上的驅動電路，係設有具有高遷移率的電晶體，這係如實施例 5 所述。

此實施例可以自由組合實施例 1 至 9 中之任一者。

本案係根據於 2009 年 12 月 4 日申請於日本專利局的日本專利申請第 2009-276918 號案，其整個內容係併入作為參考。

【符號說明】

400：基板

401：閘極電極層

402：閘極絕緣層

403：第一氧化物半導體層

404：第二氧化物半導體層

405a：源極電極層

405b：汲極電極層

407：氧化物絕緣層

430：氧化物半導體堆疊

431：島狀氧化物半導體堆疊

432：氧化物半導體堆疊

470：電晶體

500：基礎成份

501：第一氧化物結晶成份

502：氧化物半導體層

503a：氧化物結晶成份

503b：氧化物結晶成份

520：基礎成份

531：氧化物結晶成份

532：氧化物成份

533a：氧化物結晶成份

33b：氧化物結晶成份

580：基板

581：電晶體

583：絕緣層

585：絕緣層

587：電極層

588：電極層

589：球形粒子

590a：黑區域

590b：白區域

594：空腔

595：填料

596：基板

1501：玻璃基板

1502：像素部份

1503：閘極驅動器

1504：閘極驅動器

1505：類比開關

1506 : FPC

1507 : FPC

1508 : FPC

1509 : FPC

1701 : 玻璃基板

1702 : 像素部份

1703 : 閘極驅動器

1704 : 閘極驅動器

1705 : 源極驅動器

1706 : FPC

1707 : FPC

1711 : 玻璃基板

1712 : 像素部份

1713 : 閘極驅動器

1714 : 閘極驅動器

1715 : 閘極驅動器

1716 : 閘極驅動器

1717 : 源極驅動器

1718 : 源極驅動器

1719 : 源極驅動器

1720 : 源極驅動器

1721 : FPC

1722 : FPC

1723 : FPC

1724 : FPC

2700 : e-book 讀取器

2701 : 外殼

2703 : 外殼

2705 : 顯示部份

2707 : 顯示部份

2711 : 鉸鏈

2721 : 電源開關

2723 : 操作鍵

2725 : 喇叭

2800 : 外殼

2801 : 外殼

2802 : 顯示面板

2803 : 喇叭

2804 : 麥克風

2805 : 操作鍵

2806 : 指示裝置

2807 : 攝像鏡頭

2808 : 外部連接終端

2810 : 太陽電池

2811 : 外部記憶體槽

3001 : 主體

3002 : 外殼

3003 : 顯示部份

3004：鍵盤
3021：主體
3022：針筆
3023：顯示部份
3024：操作鈕
3025：外部界面
3051：主體
3053：接目鏡
3054：操作開關
3055：顯示部份（B）
3056：電池
3057：顯示部份（A）
4001：基板
4002：像素部份
4003：信號線驅動器電路
4004：掃描線驅動器電路
4005：密封劑
4006：基板
4008：液晶層
4010：電晶體
4011：電晶體
4013：液晶單元
4015：連接終端電極
4016：終端電極

- 4018：FPC
- 4019：非等向導電層
- 4020：絕緣層
- 4021：絕緣層
- 4030：像素電極層
- 4031：相對電極層
- 4032：絕緣層
- 4033：絕緣層
- 4035：喇叭
- 4040：導電層
- 4501：基板
- 4502：像素部份
- 4503a：信號線驅動器電路
- 4503b：信號線驅動器電路
- 4504a：掃描線驅動器電路
- 4504b：掃描線驅動器電路
- 4505：密封劑
- 4506：基板
- 4507：填料
- 4509：電晶體
- 4510：電晶體
- 4511：發光單元
- 4512：電致發光層
- 4513：電極層

4515：連接終端電極

4516：終端電極

4517：電極層

4518a：FPC

4518b：FPC

4519：非等向導電層

4520：分隔壁

4540：導電層

4541：絕緣層

4544：絕緣層

9600：電視機

9601：外殼

9603：顯示部份

9605：台座

9607：顯示部份

9609：操作鍵

9610：遙控器

申請專利範圍

1.一種半導體裝置，包含：

包含頂面的基板；

該基板上且包含頂面和側面的閘極電極層，該側面具有相對於該基板的該頂面的傾斜；

隔著該閘極電極層在該基板上的氧化物半導體層，且該氧化物半導體層包含面向該閘極電極層的該頂面的第一部分，以及相應於該閘極電極層的該側面的該傾斜而傾斜的第二部分；

該閘極電極層和該氧化物半導體層之間的閘極絕緣層；以及

該氧化物半導體層上且與該氧化物半導體層電性接觸的源極電極層和汲極電極層，

其中該氧化物半導體層具有結晶性，且

其中該氧化物半導體層的結晶之 c -軸係實質上垂直於在該第一部分及該第二部分兩者中的該氧化物半導體層的表面。

2.一種半導體裝置，包含：

包含頂面的基板；

該基板上且包含頂面和側面的閘極電極層，該側面具有相對於該基板的該頂面的傾斜；

隔著該閘極電極層在該基板上的氧化物半導體層，且該氧化物半導體層包含面向該閘極電極層的該頂面的第一部分，以及相應於該閘極電極層的該側面的該傾斜而傾斜

的第二部分；

該閘極電極層和該氧化物半導體層之間的閘極絕緣層⁴⁰，該閘極絕緣層包含第一氮化矽層和第一氧化矽層的第一堆疊；

該氧化物半導體層上且與該氧化物半導體層直接接觸的源極電極層和汲極電極層；以及

包含第二氧化矽層和該第二氧化矽層上的第二氮化矽層的第二堆疊的絕緣層，該第二氧化矽層與該源極電極層、該汲極電極層和該氧化物半導體層直接接觸，

其中該氧化物半導體層具有結晶性，且

其中該氧化物半導體層的結晶之 c-軸係實質上垂直於在該第一部分及該第二部分兩者中的該氧化物半導體層的表面。

3.一種半導體裝置，包含：

包含頂面的基板；

該基板上且包含頂面和側面的閘極電極層，該側面具有相對於該基板的該頂面的傾斜；

隔著該閘極電極層在該基板上的氧化物半導體層，且該氧化物半導體層包含面向該閘極電極層的該頂面的第一部分，以及相應於該閘極電極層的該側面的該傾斜而傾斜的第二部分；

該閘極電極層和該氧化物半導體層之間的閘極絕緣層；以及

該氧化物半導體層上且與該氧化物半導體層電性接觸

的源極電極層和汲極電極層，

其中該源極電極層和該汲極電極層與該閘極電極層重疊且在該氧化物半導體層的側端部分上而與該氧化物半導體層的該側端部分直接接觸，

其中該氧化物半導體層具有結晶性，且

其中該氧化物半導體層的結晶之 c-軸係實質上垂直於在該第一部分及該第二部分兩者中的該氧化物半導體層的表面。

4.如申請專利範圍第 1 項或第 3 項所述之半導體裝置，更包含：

該氧化物半導體層上且與該氧化物半導體層直接接觸的氧化物層。

5.如申請專利範圍第 1 項或第 3 項所述之半導體裝置，更包含：

該源極電極層、該汲極電極層和該氧化物半導體層上且與該源極電極層、該汲極電極層和該氧化物半導體層直接接觸的氧化矽層；以及

該氧化矽層上的氮化矽層。

6.如申請專利範圍第 1 項或第 3 項所述之半導體裝置，

其中該氧化物半導體層夾在各自包含有矽、氮和氧的絕緣層之間。

7.如申請專利範圍第 2 項所述之半導體裝置，

其中該源極電極層和該汲極電極層與該閘極電極重疊

且在該氧化物半導體層的側端部分上而與該氧化物半導體層的該側端部分直接接觸。

8.如申請專利範圍第 1 項或第 3 項所述之半導體裝置，更包含：

該源極電極層和該汲極電極層上的無機絕緣層；

該無機絕緣層上的有機絕緣層；

該有機絕緣層上的導電層，該導電層經由該有機絕緣層中的接觸孔而與該源極電極層和該汲極電極層中的一者電性連接。

9.如申請專利範圍第 2 項所述之半導體裝置，更包含：

該第二氮化矽層上的有機絕緣層；以及

該有機絕緣層上的導電層，該導電層經由該有機絕緣層中的接觸孔而與該源極電極層和該汲極電極層中的一者電性連接。

10.如申請專利範圍第 8 項所述之半導體裝置，其中該導電層是像素電極。

11.如申請專利範圍第 9 項所述之半導體裝置，其中該導電層是像素電極。

12.如申請專利範圍第 1 至 3 項中任一項所述之半導體裝置，其中該氧化物半導體層包含銦、鎵和鋅。

圖 式

圖 1A




圖 1B




圖 1C




圖 2A




圖 2B




圖 2C




圖 2D




圖 2E




圖 3B




圖 4A




圖 4B




圖 5A

閘極時脈

R- 取樣脈衝

G- 取樣脈衝

B- 取樣脈衝

資料




圖 5B

	框頻率 (Hz)		
	60	120	240
a (us)	15.3	7.63	3.81
b (us)	3.56	1.66	0.703
c (us)	1.2	0.6	0.3

圖 6A




圖 6B




圖 7




圖 8




圖9




圖 10A




圖 10B

	框頻率 (Hz)		
	60	120	240
A [usec]	17.29	8.645	4.3225
B [usec]	0.864	0.432	0.216
C [usec]	100	50	25
D [usec]	0.432	0.216	0.108
E [usec]	3.456	1.728	0.864

圖 11




圖 12




圖 13




圖 14






圖 15A



B-B'剖面的能帶圖 ($V_G > 0$)

圖 15B



B-B'剖面的能帶圖 ($V_G < 0$)

圖 16




圖 17A




圖 17B




圖 17C




圖18A




圖18B




圖19A




圖19B




圖 20




圖 21A




圖 21D




圖 21B




圖 21E




圖 21C




圖 22

