

A1

**DEMANDE
DE BREVET D'INVENTION**

⑫ **N° 80 26402**

⑮ Transistor à film mince.

⑰ Classification internationale (Int. Cl.³). H 01 L 29/78, 29/04.

⑲ Date de dépôt..... 12 décembre 1980.

⑳ ⑳ ㉑ Priorité revendiquée : *EUA*, 13 décembre 1979, n° 103.011 et 19 novembre 1980, n° 208.278.

㉒ Date de la mise à la disposition du
public de la demande..... B.O.P.I. — « Listes » n° 31 du 31-7-1981.

㉓ Déposant : Société dite : ENERGY CONVERSION DEVICES, INC., société de droit américain,
résidant aux EUA.

㉔ Invention de : Scott H. Holmberg et Richard A. Flasck.

㉕ Titulaire : *Idem* ㉓

㉖ Mandataire : Cabinet Madeuf, conseils en brevets,
3, av. Bugeaud, 75116 Paris.

La présente invention concerne un transistor à effet de champ et à film mince, et plus spécifiquement un transistor à effet de champ et à film mince du type formé à partir d'un alliage amorphe comprenant au moins du silicium et du fluor.

5 A cet égard, référence est faite au brevet US n° 4.217.374 aux noms de Stanford R. Ovshinski et Masatsugu Izu intitulé : AMORPHOUS SEMICONDUCTORS EQUIVALENT TO CRYSTALLINE SEMI-
CONDUCTORS (semiconducteurs amorphes équivalant à des
semiconducteurs cristallins) et au brevet US n° 4.226.898
10 aux noms de Stanford R. Ovshinski et Arun Madan, de même titre.

Le silicium constitue la base de l'immense industrie des semiconducteurs cristallins et il est le matériau qui est utilisé dans pratiquement tous les circuits intégrés du
15 commerce actuellement produits. Dès le moment où la technologie des semiconducteurs cristallins a atteint le niveau commercial, elle est devenue le fondement de l'immense industrie actuelle qui fabrique des dispositifs semiconducteurs. Ceci a été dû à la capacité des scientifiques qui
20 ont obtenu la croissance pratiquement sans défaut de cristaux de germanium, et particulièrement de silicium, pour ensuite les transformer en matériaux extrinsèques contenant des régions à conductivité de type P et de type N. Ce résultat a été obtenu en diffusant dans ces matériaux
25 cristallins quelques parties par million de matériaux dopants donneurs (N) ou accepteurs (P), ces matériaux étant introduits pour former des impuretés de substitution dans les matériaux cristallins pratiquement purs en vue d'augmenter leur conductibilité électrique et pour déterminer leur
30 conduction soit de type P soit de type N.

Les procédés de fabrication des semiconducteurs utilisés pour obtenir des cristaux de jonction P-N mettent en oeuvre des procédures extrêmement complexes, demandant du temps et coûteuses, de même que des températures de traitement
35 élevées. C'est pourquoi ces matériaux cristallins utilisés dans les transistors et autres dispositifs de commande du courant sont produits dans des conditions très soigneusement

contrôlées en faisant croître des cristaux individuels et uniques de silicium et de germanium aux endroits où on désire établir des jonctions P-N en dopant ces cristaux uniques au moyen de quantités extrêmement faibles et extrême-
5 mement critiques de dopants. Ces procédés de croissance de cristaux permettent d'obtenir des pastilles ou tranches cristallines relativement petites sur lesquelles sont formés les circuits intégrés.

Dans ce domaine de la technologie d'intégration à
10 l'échelle de la pastille, la faible surface des pastilles cristallines limite les dimensions d'ensemble des circuits intégrés que l'on peut former sur elles. Lorsqu'il s'agit d'applications où il faut des surfaces importantes, ce qui est le cas de la technologie de l'affichage, il n'est pas
15 possible de fabriquer des pastilles de cristal ayant des surfaces de l'importance qui est nécessaire ou que l'on désire obtenir. Les dispositifs sont constitués, du moins en partie, en diffusant des dopants de type P ou de type N dans le substrat. En outre, chaque dispositif est constitué entre
20 des canaux isolants diffusés dans le substrat. La densité d'enregistrement (nombre de dispositifs par unité de surface de la pastille) est également limitée sur les pastilles de silicium du fait des courants de fuite apparaissant dans chaque dispositif et de la puissance nécessaire pour faire
25 fonctionner ces dispositifs, dont chacun engendre une chaleur indésirable. Les pastilles de silicium ne dissipent pas facilement la chaleur. Par ailleurs, les courants de fuite ont un effet nocif sur la durée de vie de la batterie ou de la cellule de puissance utilisée lorsqu'il s'agit de
30 dispositifs portatifs.

Dans la plupart des circuits de type MOS, la vitesse de commutation est en relation directe avec la longueur de porte, la longueur la plus courte étant liée à la vitesse la plus élevée. Les procédés de fabrication par diffusion ou
35 par photolithographie, et d'autres procédés de fabrication cristallographiques limitent la dimension la plus faible qui peut être réalisée pour la porte.

En outre, la densité d'enregistrement est extrêmement importante du fait que les dimensions de la cellule sont en

relation exponentielle avec le coût de chaque dispositif. C'est ainsi qu'une diminution de la dimension de la matrice selon un facteur de deux détermine une diminution du coût selon un facteur dont l'ordre de grandeur est de six.

5 En résumé, les paramètres des transistors et des circuits intégrés à cristal de silicium qui ne varient pas comme on le désire exigent de grandes quantités de matériaux et des températures de traitement élevées, ne peuvent être obtenus que sur des pastilles de surface relativement faible, et ils
10 sont coûteux et longs à produire. Des dispositifs basés sur le silicium amorphe peuvent éliminer ces inconvénients du silicium cristallin. Le silicium amorphe peut être obtenu plus rapidement, plus facilement, à des températures plus basses, et avec des surfaces plus importantes que lorsqu'il
15 s'agit de silicium cristallin.

En conséquence, des efforts considérables ont été entrepris pour mettre au point des procédés permettant de déposer facilement des alliages ou des films semiconducteurs amorphes, chacun pouvant couvrir des surfaces relativement
20 importantes si on le désire, et qui ne sont limitées que par les dimensions de l'équipement de dépôt, et qui pourraient être dopés pour former des matériaux de type P et de type N et constituer des transistors et des dispositifs à jonction P-N supérieurs du point de vue de leur coût et/ou de leur
25 fonctionnement à ceux produits par leurs contreparties cristallines. Pendant de nombreuses années, ces travaux ont été pratiquement non productifs. Les films de silicium ou de germanium amorphe (groupe IV) sont normalement coordonnés quatre fois et on a constaté qu'ils comprennent des micro-
30 vides et des liaisons non saturées, ainsi que d'autres défauts qui provoquent une forte densité d'états localisés dans leur intervalle de bande. La présence d'états localisés à haute densité dans l'intervalle de bande de films se-
miconducteurs en silicium amorphe avait pour conséquence que
35 ces films ne pouvaient être dopés, ou modifiés de toute autre manière, avec succès en vue de rapprocher le niveau de Fermi des bandes de conduction ou de valence, ce qui les rendait inutilisables pour établir les jonctions P-N nécessaires à des transistors et autres dispositifs de commande

du courant.

Dans leurs efforts pour réduire les problèmes qui viennent d'être mentionnés et concernant le silicium et le germanium amorphe, W.E. Spear et P.G. Le Comber du Carnegie
5 Laboratory of Physics de l'Université de Dundee à Dundee, Ecosse, ont effectué certains travaux sur le dopage par substitution du silicium amorphe ("Substitutional Doping of Amorphous Silicon") qui ont fait l'objet d'un rapport publié par "Solid State Communications", volume 17, pages 1193-1196
10 de 1975, le but étant de réduire les états localisés dans l'intervalle de bande du silicium ou du germanium amorphe et de rendre ces éléments plus ou moins semblables au silicium ou au germanium intrinsèque cristallin, et de doper par substitution les matériaux amorphes au moyen de dopants
15 classiques appropriés, comme dans le cas du dopage de matériaux cristallins, de manière à les rendre extrinsèques et pourvus d'une conduction de type P ou N.

La réduction des états localisés a été obtenue par dépôt par décharge lumineuse de films de silicium amorphe,
20 procédé selon lequel on fait passer du gaz silane (SiH_4) dans un tube à réaction où le gaz est décomposé par une décharge lumineuse à haute fréquence et déposée sur un substrat dont la température est comprise entre environ 500 et 600°K (227 à 327°C). Le matériau déposé sur le substrat
25 est un matériau amorphe extrinsèque consistant en silicium et en hydrogène. Pour produire un matériau amorphe, on commence par mélanger un gaz de phosphine (PH_3) pour une conduction de type N ou un gaz de diborane (B_2H_6) pour une conduction de type P, avec le gaz silane, et on fait passer
30 l'ensemble dans le tube à réaction à décharge fluorescente dans les mêmes conditions de fonctionnement. La concentration gazeuse des dopants utilisés est comprise entre environ 5×10^{-6} et 10^{-2} parties par volume. Le matériau ainsi déposé comprend probablement un dopant de substitution
35 constitué par des phosphores ou du bore et on constate qu'il est extrinsèque et de conduction de type N ou P.

Bien que ces chercheurs ne l'aient pas su, on sait maintenant grâce à des travaux d'autres chercheurs que l'hydrogène contenu dans le silane se combine à une

température optimale avec un grand nombre de liaisons non saturées du silicium lors du dépôt par décharge lumineuse, ce qui réduit sensiblement la densité des états localisés dans l'intervalle de bande et permet de rendre les propriétés électroniques du matériau amorphe beaucoup plus proches de celles du matériau cristallin correspondant.

D.I. Jones, W.E. Spear, P.G. Le Comber, S. Li, et R. Martins ont également effectué des travaux sur la préparation d'a-GE:H à partir de GeH_4 , en faisant appel à des techniques de dépôt similaires. Le matériau obtenu s'est révélé comme présentant une densité élevée des états localisés dans son intervalle de bande. Bien qu'il soit possible de doper le matériau, son rendement est sensiblement plus faible que celui que l'on peut obtenir avec le a-Si:H. Dans le rapport concernant ces travaux et qui a paru dans le Philosophical Magazine B. volume 39, page 147 (1979), la conclusion des auteurs est que du fait de la forte densité des états dans l'intervalle de bande, le matériau obtenu constitue: "... un matériau moins intéressant que l'a-Si pour effectuer des expériences de dopage et en vue d'applications possibles".

L'incorporation d'hydrogène dans le procédé au silane mentionné ci-dessus présente non seulement des limites basées sur le rapport fixe existant entre l'hydrogène et le silicium dans le silane, mais, et ceci est plus important, du fait que les diverses configurations des liaisons du Si: H introduisent de nouveaux états anti-liaisons pouvant avoir des conséquences nuisibles pour ces matériaux. Il existe donc des limites fondamentales à la réduction de la densité des états localisés dans ces matériaux, et qui sont particulièrement nuisibles du point de vue d'un dopage efficace de type P aussi bien que de type N. La densité des états des matériaux obtenus par dépôt de silane conduit à une largeur étroite de la zone d'épuisement qui, de son côté, limite le rendement du dispositif dont le fonctionnement dépend du glissement des porteurs libres. Le procédé de fabrication de ces matériaux qui fait appel seulement au silicium et à l'hydrogène a également pour conséquence une densité élevée des états de surface ayant un effet sur tous les paramètres

ci-dessus.

Lorsque le procédé de dépôt de silicium à partir de gaz silane et par décharge luminescente a été mis au point, des travaux ont été effectués sur le procédé de dépôt par

5 pulvérisation de films de silicium amorphe dans une atmosphère constituée par un mélange d'argon (nécessaire au procédé de dépôt par pulvérisation) et d'hydrogène moléculaire pour déterminer les effets de cet hydrogène moléculaire sur les caractéristiques du film de silicium amorphe

10 déposé. Ces recherches ont montré que l'hydrogène se comportait comme un agent compensateur déterminant des liaisons de manière à réduire les états localisés dans l'intervalle de bande. Cependant, le degré de réduction des états localisés dans l'intervalle de bande obtenu par le procédé de

15 dépôt par pulvérisation est très inférieur à celui obtenu par le procédé de dépôt par silane décrit ci-dessus. Les matériaux dopants de type P et N décrits ci-dessus ont également été utilisés avec le procédé de pulvérisation pour produire des matériaux dopés de types P et N. Ces matériaux

20 se sont révélés comme ayant une capacité de dopage plus faible que celle des matériaux produits par le procédé de décharge luminescente. Aucun de ces procédés ne permet de produire des matériaux dopés efficacement selon le type P et comprenant une concentration suffisamment élevée d'accepteurs

25 pour produire des dispositifs commerciaux à jonctions P-N. Le rendement du dopage de type N est inférieur aux niveaux commerciaux acceptables et souhaitables, et le dopage de type P est particulièrement indésirable du fait qu'il augmente le nombre d'états localisés dans l'intervalle de

30 bande.

On a proposé divers procédés de fabrication et de construction de transistors et de dispositifs à film mince où on réalise les divers films du transistor en des matériaux différents présentant des caractéristiques électriques

35 diverses. Par exemple, on a proposé des transistors à film mince où l'on utilise des films d'oxyde de nickel, des films de silicium, des films de silicium amorphe et des films de silicium et d'hydrogène amorphes formés à partir de silane, comme mentionné ci-dessus. On a également proposé des

configurations géométriques variées telles qu'une construction MOS-plane.

Le dépôt préalable de silicium amorphe, modifié par l'hydrogène provenant du gaz silane dans le but de le faire ressembler plus étroitement à du silicium cristallin, et qui a été dopé d'une manière similaire à celle du dopage de silicium cristallin, présente des caractéristiques qui, sous certains aspects importants, sont inférieures à celles de silicium cristallin dopé. Comme le font remarquer Le Comber et Spear, et d'autres chercheurs mentionnés ci-dessus, le courant de fuite des dispositifs à transistor à base de silane peut être très réduit et de seulement 10^{-11} ampères, le courant de saturation semblant être d'environ 5×10^{-6} ampères, la fréquence de commutation du dispositif étant d'environ 10^4 Hz et la stabilité étant faible du fait que le matériau se dégrade avec le temps.

On a proposé de réaliser une pile solaire, qui est essentiellement un redresseur photosensible, en utilisant un alliage amorphe comprenant du silicium et du fluor, et ceci dans le brevet US n° 4.217.374 sus-mentionné au nom de Stanford R. Ovshinski et Masatsugu Izu et intitulé "Amorphous Semiconductor Equivalent to Crystalline Semiconductors" (Semiconducteur amorphe équivalent aux semiconducteurs cristallins) ainsi que dans le brevet US n° 4.276.898 aux noms de Stanford R. Ovshinsky et Arun Madan, et de même titre.

Selon l'invention, il est créé un transistor à effet de champ et à film mince comprenant une région de source, une région de drain, un isolateur de porte, un alliage amorphe déposé sous forme d'un film mince et comprenant au moins du silicium et du fluor couplé à la région de source, à la région de drain et à l'isolateur de porte, et une électrode de porte en contact avec l'isolateur de porte.

De préférence, l'alliage amorphe comprend également de l'hydrogène tel qu'un alliage amorphe répondant à la formule $a\text{-Si}_a\text{:F}_b\text{H}_c$ où "a" représente un pourcentage atomique compris entre 80 et 98, "b" un pourcentage atomique compris entre 1 et 10, et "c" un pourcentage atomique compris entre 1 et 10.

Le transistor à effet de champ peut se présenter selon

des géométries variées y compris des constitutions semblables au type V-MOS selon l'invention, et il peut être déposé sur des substrats divers avec un isolateur entre les régions actives du transistor à effet de champ et à film mince et un
5 substrat conducteur tel qu'un métal. Les transistors peuvent être déposés sur un isolateur, un semiconducteur, un métal isolé ou un substrat semiconducteur isolé. Du fait de la capacité qu'ils présentent d'être formés sur des substrats divers et du faible niveau de fuite et du faible courant de
10 fonctionnement, les transistors peuvent également être formés les uns au-dessus des autres, c'est-à-dire empilés.

Le transistor à effet de champ et à film mince peut présenter diverses caractéristiques souhaitables selon la géométrie particulière qui a été choisie et l'épaisseur du
15 film constitué en un matériau à base de silicium amorphe et de fluor, ces caractéristiques pouvant être par exemple un courant de saturation, en courant continu, très faible et de seulement 10^{-6} ampères et pouvant atteindre et dépasser 10^{-4} ampères, une fréquence de coupure supérieure dépassant au
20 moins 10 MHz, un rapport élevé entre la résistance de coupure et la résistance de fonctionnement et d'environ 10^7 , et un très faible courant de fuite d'environ 10^{-11} ampères ou moins. En outre l'alliage ne se dégrade pas avec le temps.

25 En conséquence, un premier but de l'invention est de créer un dispositif à transistors à effet de champ et à film mince comprenant une région de source, une région de drain, un isolateur de porte, et une électrode de porte en contact avec ledit isolateur de porte, caractérisé par un alliage
30 amorphe déposé sous forme d'un film mince et comprenant au moins du silicium et du fluor couplé à ladite région de source, à ladite région de drain et audit isolateur de porte.

Un second but de l'invention est de créer un dispositif
35 à transistors à effet de champ et à film mince comprenant une région de source, une région de drain, un isolateur de porte, un alliage semiconducteur déposé sous forme d'un film mince et couplé à ladite région de source, à ladite région de drain et audit isolateur de porte, caractérisé en ce que

sa constitution est de type V-MOS.

On décrira maintenant à titre d'exemple le mode de réalisation préféré de l'invention, avec référence aux dessins annexés à la présente description et dans lesquels:

5 la figure 1 est une vue en coupe verticale d'un mode de réalisation d'un transistor à effet de champ et à film mince obtenu par dépôt, réalisé selon les enseignements de la présente invention et comprenant des régions métalliques de source et de drain semblables à celles d'un transistor de
10 type MOS-plan,

la figure 2 est un diagramme qui représente un circuit schématique du transistor illustré à la figure 1,

la figure 3 est une vue en coupe verticale d'un second mode de réalisation d'un transistor à effet de champ et à
15 film mince semblable au transistor représenté à la figure 1, comprenant des régions de source et de drain semiconductrices,

la figure 4 est un diagramme représentant un circuit schématique du transistor illustré à la figure 3,

20 la figure 5 est une vue en coupe verticale d'un autre mode de réalisation d'un transistor à effet de champ et à film mince appliqué par dépôt, semblable au transistor représenté à la figure 1, comprenant des régions métalliques de source et de drain semblables à celles d'un transistor de
25 type V-MOS,

la figure 6 est un diagramme représentant un circuit schématique du transistor illustré à la figure 5,

la figure 7 est une vue en coupe verticale d'un second mode de réalisation d'un transistor à effet de champ et à
30 film mince appliqué par dépôt et semblable au transistor représenté à la figure 5, comprenant des régions de source et de drain semiconductrices,

la figure 8 est un diagramme représentant un circuit schématique du transistor illustré à la figure 7,

35 la figure 9 est une vue en coupe verticale d'un transistor à effet de champ et à film mince appliqué par dépôt, semblable par son fonctionnement aux transistors représentés aux figures 1 à 8, mais dont la géométrie est différente.

Référence étant maintenant faite plus en détail aux

figures, la figure 1 représente un transistor à effet de champ et à film mince 10 réalisé selon les enseignements de la présente invention. Comme représenté, le transistor 10 est formé sur un substrat 12 en matériau isolant qui peut être un matériau à base de silicium, une couche d'un matériau polymérique ou un isolateur placé par dessus le métal. Selon les enseignements de la présente invention, une fine couche d'alliage 14 comprenant du silicium et du fluor, et pouvant également contenir de l'hydrogène, et qui peut être dopée pour former un alliage de type N ou de type P, est déposée sur le substrat 12. Par dessus cette couche d'alliage 14 est prévue une couche ou bande 16 d'un matériau isolant tel qu'un oxyde de champ, et à une certaine distance de celui-ci, une autre couche ou bande 18 en un matériau isolant tel qu'un oxyde de champ.

Un canal ou ouverture 20 est formé par exemple par des techniques classiques de photolithographie entre les deux bandes 16 et 18. Un conducteur métallique de source 22 est déposé par dessus la bande 16, et une partie de celui-ci est en contact avec la couche d'alliage 14 de manière à former un contact de barrière de Schottky à l'interface entre le métal de source 22 et la couche d'alliage amorphe 14.

De la même manière, un conducteur ou couche 24 d'un métal de drain est déposé par dessus la bande isolante 18, avec une partie de ce métal en contact avec la couche d'alliage 14 espacée du métal de source 22. L'interface entre le métal de drain 24 et la couche amorphe 14 crée un autre contact de barrière de Schottky. Une couche d'isolateur de porte 26 en un matériau isolant tel que de l'oxyde de porte ou du nitrure de porte 26 est déposée par dessus le métal de source 22 et le métal de drain 24 et en contact avec la couche d'alliage amorphe 14 entre le métal de source et de drain. Sur cette couche 26 du matériau isolant de porte est déposé un conducteur de porte 28 pouvant être réalisé en tout métal approprié tel que de l'aluminium ou du molybdène. Sur le conducteur de porte est déposée une autre couche 30 d'un matériau isolant pour passiver le dispositif, qui est représenté sur la figure comme étant un oxyde de champ.

Les couches isolantes 16 et 30 sont reliées avant le transistor adjacent suivant à la source 22 reliée à un conducteur externe. La couche isolante 16 forme l'isolateur pour le dispositif suivant semblable à l'isolateur 18 du transistor 10 qui est représenté.

La couche isolatrice de porte 26 et les bandes 16 et 18 du matériau isolant auquel il est fait référence comme étant un oxyde de champ peuvent être réalisées en un oxyde métallique, du dioxyde de silicium ou autre isolateur tel que du nitrure de silicium. Le métal de source 22 et le métal de drain 24 peuvent être constitués en tout métal conducteur approprié tel que de l'aluminium, du molybdène ou un métal à forte résistance au travail tel que de l'or-palladium, du platine ou du chrome. L'isolateur de porte peut être un nitrure, du dioxyde de silicium ou du nitrure de silicium.

Selon les enseignements de la présente invention, on utilise pour former la couche d'alliage amorphe 14 un alliage contenant du silicium et du fluor, pouvant également contenir de l'hydrogène. Cet alliage permet d'obtenir les caractéristiques désirées énumérées ci-dessus et que l'on peut utiliser pour de nombreux circuits différents. La couche d'alliage 14 est de préférence constituée en $\text{Si}_a\text{:F}_b\text{:H}_c$ où "a" représente un pourcentage atomique compris entre 80 et 98, "b" un pourcentage atomique compris entre 1 et 10 et "c" un pourcentage atomique compris entre 1 et 10.

L'alliage peut être dopé avec un dopant du groupe V ou du groupe III des éléments de la Table Périodique, leur quantité représentant entre 10 et 1000 parties par million (ppm). Les matériaux dopants et la quantité de dopage peuvent varier.

L'épaisseur de la couche d'alliage 14 du matériau amorphe peut être comprise entre 100 et 5000 Angströms, une épaisseur courante étant d'approximativement 1000 Angströms. Le métal de source 22 et le métal de drain 24 peuvent également présenter des épaisseurs comprises entre 500 et 20.000 Angströms, l'épaisseur habituellement utilisée étant d'approximativement 2.000 Angströms. Le conducteur de porte 28, bien qu'ayant été décrit comme constitué en métal, peut être réalisé, si on le désire, en un matériau semiconducteur

dopé.

Selon la géométrie et les épaisseurs des différentes couches, on peut constituer un transistor à effet de champ comme décrit ci-dessus où le courant de fuite est d'approximativement 10^{-11} ampères, ce qui permet d'obtenir une résistance de coupure élevée et un courant de saturation, en courant continu, d'environ 10^{-4} ampères.

Quand on constitue le transistor à effet de champ et à film mince 10 représenté à la figure 1, les couches de matériau, et particulièrement la couche d'alliage 14, sont déposées en faisant appel à diverses techniques de dépôt, et de préférence celle par décharge lumineuse.

Un diagramme représentant le circuit schématique de porte (G), de source (S) et de drain (D) du transistor à effet de champ 10 est illustré à la figure 2.

Si on se réfère maintenant à la figure 3, celle-ci représente un transistor à effet de champ et à film mince 40 du type plan qui est formé comme le transistor 10 sur une couche de substrat isolée 42. Par dessus le matériau 42 du substrat est déposée, par exemple par décharge lumineuse, une couche d'alliage 44 comprenant du silicium et du fluor et qui comprend également de préférence de l'hydrogène, et qui peut être du type N ou P. Sur cette couche d'alliage 44 sont déposées deux couches de matériau isolant 46 et 48 qui, à la figure 3, sont représentées comme étant constituées par un oxyde de champ, avec une ouverture 50 formée entre elles. Au-dessus des couches isolantes 46 et 48 sont déposées respectivement une couche d'alliage de source 52 et une couche d'alliage de drain 54 comprenant également du silicium et du fluor, et comprenant de préférence de l'hydrogène. Les alliages de la source 52 et du drain 54 sont des alliages amorphes du type N ou P. Une jonction N-P ou P-N est alors formée à l'interface à l'endroit où les couches 52 et 54 établissent le contact avec la couche d'alliage 44.

Après avoir déposé les couches 52 et 54, on dépose une couche d'isolateur de porte 56, représentée sur le dessin sous forme d'un oxyde de porte 56, par dessus la région de source 52, la partie exposée de la couche amorphe 44 et la région de drain 54. On dépose ensuite un conducteur de porte

58 par dessus l'isolateur de porte 46 et une couche isolante de passivation 60 est déposée par dessus le conducteur de porte 58, et elle est indiquée sur la figure comme étant de l'oxyde de champ.

5 Un diagramme représentant un circuit schématique classique de porte (G), de source (S) et de drain (D) du transistor à effet de champ 40 est illustré à la figure 4.

La différence entre le transistor 40 et le transistor 10 est constituée par le fait que les régions de drain et de source ou conductrices 54 et 52 du transistor 40 sont réalisées en un matériau semiconducteur, et de préférence en un alliage a-Si:F:H.

A la figure 5 est illustrée une nouvelle construction de type V-MOS d'un transistor à effet de champ et à film mince 70 réalisé selon les enseignements de la présente invention. Sur une couche de substrat 72 est d'abord déposée une couche ou bande de métal de drain 74 comprenant une partie centrale découpée ou décapée. Par dessus le métal de drain 74 est déposée une mince couche ou bande d'alliage amorphe 76 dont une partie centrale est découpée ou décapée et en alignement avec la partie découpée de la couche 74. De même, une couche de métal de source 78 est déposée sur la couche 76 et une partie centrale correspondante en est découpée. En variante, toutes les couches peuvent être décapées par une opération 25 suivant le dépôt de toutes les couches. On dépose ensuite un isolateur de porte 80, indiqué sur la figure comme étant un oxyde de porte, par dessus le métal de source 78 et à l'intérieur de l'espace central 82 découpé en V et en résultant, et sur les rebords inclinés des parties 74, 76 et 30 78 de la couche, et par dessus le substrat exposé 72. On dépose ensuite un conducteur de porte 84 sur l'isolateur de porte 82 et on dépose une couche 86 d'un matériau isolant, représenté sur la figure comme étant de l'oxyde de champ, par dessus le conducteur métallique de porte 84 pour constituer une couche de passivation. 35

Ce type particulier de construction de type V-MOS, comprenant un espace ouvert 80 présente cet avantage que la distance L entre le métal de source 74 et le métal de drain 78 et passant par la couche d'alliage 76 est très courte.

L'épaisseur de la couche ou distance L a pour conséquence une fréquence de fonctionnement plus élevée et un courant de saturation plus élevé que pour la configuration du transistor des figures 1 et 3. Le courant de fuite peut être
5 plus important que celui de la configuration des figures 1 et 3.

Un diagramme représentant le circuit schématique classique de porte (G), de source (S) et de drain (D) du transistor 70 est illustré à la figure 6.

10 La figure 7 représente un autre transistor à effet de champ et à film mince 90 semblable au type V-MOS, formé sur un substrat 92 avec des couches d'alliages 94, 96 et 98 comprenant du silicium et du fluor (de type N ou P) déposé sur le substrat 92. Les couches respectives 94, 96 et 98 ont
15 une partie centrale 100 qui est découpée ou décapée. On dépose ensuite un isolateur de porte 102, indiqué sur la figure comme étant un oxyde de porte, au-dessus des rebords de la couche 98 et il établit un contact avec les rebords exposés des couches 94, 96 et 98 et également avec la partie
20 exposée du substrat 92, comme le montre la figure. Un conducteur de porte 104 est déposé par dessus la couche isolante 102 et finalement une couche 106 de matériau isolant tel que de l'oxyde de champ est déposée par dessus le conducteur de porte 104. Le transistor 90 fonctionne en
25 utilisant les jonctions à polarisation opposée P-N formées entre les couches 94 et 96 et entre les couches 96 et 98.

Le transistor 90 est semblable au transistor 70 représenté à la figure 5, avec cette exception que la région de source 98 et la région de drain 94 sont constituées en un
30 alliage semiconducteur tel que du a-Si:F:H. La construction de type V-MOS de l'invention et illustrée par les transistors 70 et 90 est utilisée avec avantage avec tous matériaux semiconducteurs déposés tels, entre autres, qu'un alliage de silicium contenant au moins de l'hydrogène et déposé à
35 partir de silane.

Un diagramme représentant un circuit schématique classique du transistor 90 est illustré à la figure 8.

Si on se réfère maintenant à la figure 9, celle-ci représente un autre transistor à effet de champ 110 réalisé

selon les enseignements de la présente invention. Le transistor 110 est formé sur un substrat métallique 111 sur lequel a été déposée une fine couche de matériau isolant 112 qui sépare les composants actifs du transistor 110 du substrat métallique 111 et qui est pourtant suffisamment mince pour que la chaleur engendrée dans le transistor 110 puisse parvenir au substrat métallique formant un radiateur à cet effet.

Le transistor à effet de champ et à film mince 110 est formé par dépôt d'une couche conductrice de source 114 réalisée en métal ou en un alliage semiconducteur de type N ou P. Un conducteur de drain 116 est déposé sur la couche isolante 112 et également réalisé en un métal ou en un alliage semiconducteur de type P ou N. Par dessus les conducteurs 114 et 116 est déposée une couche d'alliage intrinsèque ou légèrement dopée 118, telle que l'alliage a-Si:F:H précédemment décrit.

Par dessus la couche d'alliage 118 est déposé un isolateur de porte 120 qui peut être un oxyde de silicium ou un nitrure de silicium. Par dessus l'isolateur de porte 120 est déposée une couche de conducteur de porte 122 qui peut être un métal ou un matériau semiconducteur. Une couche de passivation 124 est déposée par dessus le conducteur de porte 122.

Les divers transistors 10, 40, 70, 90 et 110 peuvent être rassemblés dans une matrice de manière que la région de source ou la région de drain soit disposée sous forme d'un conducteur d'axe Y en travers du substrat déposé 112. La région de drain ou de source est alors déposée pour former une région de drain ou de source séparée et qui est alors connectée à un conducteur d'axe X. Ensuite, l'électrode de porte est déposée de manière à être parallèle à l'axe Y et former un conducteur de porte d'axe Y. Ainsi, les transistors à effet de champ 10, 50, 70, 90 et 110 peuvent être utilisés en conjonction avec des dispositifs PROM pour former le dispositif isolant d'un circuit de mémoire comprenant une région de mémoire et le dispositif isolant.

Le transistor à effet de champ et à film mince de la présente invention et les divers modes de réalisation

spécifiques qui en ont été décrits ici permettent d'obtenir un transistor très petit et présentant pourtant les très bonnes caractéristiques de fonctionnement énumérées ci-dessus. La couche isolante supérieure des transistors, telle que la couche 124 de la figure 9, peut être utilisée pour former la couche isolante d'un autre transistor à former par dessus et obtenir une configuration de transistors empilés, ce qui augmente encore plus la densité d'enregistrement des dispositifs. Ceci est possible du fait que les couches sont obtenues par dépôt et du fait du faible courant de fonctionnement et du faible courant de fuite des dispositifs.

De la description qui précède, il est clair qu'un transistor à effet de champ et à film mince comprenant une couche d'alliage en a-Si:F:H selon les enseignements de la présente invention présente un certain nombre d'avantages.

Les structures planes des figures 1, 3 et 9 peuvent également être formées dans l'ordre inverse à celui qui est représenté, la porte étant à la partie inférieure. Les barrières de Schottky peuvent également être constituées par un contact MIS (semiconducteur-isolant-métal). Egalement, le conducteur de porte d'un dispositif peut être réalisé en métal, en poly-silicium ou en un matériau semiconducteur dopé, avec un matériau de drain différent constitué par un métal ou un semiconducteur, au lieu d'être tous les deux constitués par le même métal ou le même matériau semiconducteur.

REVENDICATIONS

1. Dispositif à transistor à effet de champ et à film mince comprenant une région de source, une région de drain, un isolateur de porte et une électrode de porte en contact
5 avec ledit isolateur de porte, caractérisé en ce qu'il comprend un alliage amorphe (14; 44; 76; 96; 118) déposé sous forme d'un film mince, comprenant au moins du silicium et du fluor, couplé à ladite région de source (22; 52; 78; 98; 114), à ladite région de drain (24; 54; 74; 94; 116) et
10 audit isolateur de porte (26; 56; 80; 102; 120).
2. Transistor à effet de champ et film mince selon la revendication 1, caractérisé en ce que ledit alliage amorphe contient également de l'hydrogène.
3. Transistor à effet de champ et film mince selon la
15 revendication 1 ou 2, caractérisé en ce que ledit alliage amorphe a une épaisseur comprise entre 100 et 5.000 Angströms.
4. Transistor à effet de champ et film mince selon l'une des revendications 1 à 3, caractérisé en ce que ladite région de drain a une épaisseur comprise entre 500 et 20.000
20 Angströms.
5. Transistor à effet de champ et film mince selon l'une des revendications 1 à 4, caractérisé en ce que la région de source a une épaisseur comprise entre 500 et 20.000 Angströms.
6. Transistor à effet de champ et film mince selon l'une
25 des revendications 1 à 5, caractérisé en ce que l'isolateur de porte est un oxyde métallique.
7. Transistor à effet de champ et film mince selon l'une des revendications 1 à 6, caractérisé en ce que la région de porte est réalisée en un métal.
- 30 8. Transistor à effet de champ et film mince selon l'une des revendications 1 à 7, caractérisé en ce que la région de drain est réalisée en un métal.
9. Transistor à effet de champ et film mince selon l'une des revendications 1 à 6, ou 8, caractérisé en ce que ladite
35 région de source est réalisée en un alliage semiconducteur.
10. Transistor à effet de champ et film mince selon l'une des revendications 1 à 7, ou 9, caractérisé en ce que la région de drain est réalisée en un alliage semiconducteur.
11. Transistor à effet de champ et film mince selon

l'une des revendications 1 à 10, caractérisé en ce que ladite électrode de porte est réalisée en un métal.

12. Transistor à effet de champ et film mince selon l'une des revendications 1 à 10, caractérisé en ce que
5 ladite électrode de porte est réalisée en un alliage semi-conducteur.

13. Transistor à effet de champ et film mince selon l'une des revendications 1 à 12, caractérisé en ce que ledit alliage amorphe est du $\text{Si}_a\text{F}_b\text{H}_c$, où "a" représente un pourcentage atomique compris entre 80 et 98, "b" un pourcentage atomique compris entre 1 et 10 et "c" un pourcentage atomique compris entre 1 et 10.
10

14. Transistor à effet de champ et film mince selon l'une des revendications 1 à 13, caractérisé en ce que sa
15 construction (10; 40; 110) est du type MOS-plan.

15. Transistor à effet de champ et film mince selon l'une des revendications 1 à 14, caractérisé en ce qu'il comprend plusieurs constructions du type MOS-plan empilées les unes sur les autres.

20 16. Transistor à effet de champ et film mince selon l'une des revendications 1 à 13, caractérisé en ce que sa construction (70; 90) est du type V-MOS.

17. Transistor à effet de champ et film mince selon l'une des revendications 1 à 16, caractérisé en ce qu'il est
25 déposé sur un substrat métallique.

18. Transistor à effet de champ et film mince selon l'une des revendications 1 à 16, caractérisé en ce qu'il est déposé sur un substrat en verre.

19. Transistor à effet de champ et film mince selon l'une des revendications 1 à 16, caractérisé en ce qu'il est
30 déposé sur un substrat en polymère.

20. Transistor à effet de champ et film mince selon la revendication 17, caractérisé en ce qu'il comprend une fine couche de matériau isolant (112) entre ledit transistor
35 (110) et ledit substrat métallique (111) de manière que le parcours thermique entre ledit transistor et ledit substrat métallique ne constitue qu'une très petite distance permettant audit substrat métallique de fonctionner en tant que radiateur de chaleur effectif pour dissiper la chaleur

engendrée par ledit transistor à effet de champ et à film mince.

21. Transistor à effet de champ et film mince selon l'une des revendications 1 à 20, caractérisé en ce que le
5 courant de fuite est inférieur à 10^{-10} ampères.

22. Transistor à effet de champ et film mince selon l'une des revendications 1 à 21, caractérisé en ce que la fréquence de coupure est supérieure à 10 MHz.

23. Transistor à effet de champ et film mince selon
10 l'une des revendications 1 à 22, caractérisé en ce que le courant de saturation, en courant continu, est d'approximativement 10^{-6} ampères.

24. Transistor à effet de champ et film mince selon l'une des revendications 1 à 20, caractérisé par un courant
15 de fuite inférieur à 10^{-10} ampères, un courant de saturation en courant continu supérieur à 10^{-6} ampères et une fréquence de coupure supérieure à 10 MHz.

25. Transistor à effet de champ et film mince selon l'une des revendications 1 à 24, caractérisé en ce qu'il est
20 réalisé en mettant en oeuvre une technique de dépôt à la vapeur.

26. Transistor à effet de champ et film mince selon la revendication 25, caractérisé en ce qu'il est réalisé en mettant en oeuvre une technique de décharge incandescente.

25 27. Dispositif à transistor à effet de champ et film mince comprenant une région de source, une région de drain, un isolateur de porte, un alliage semiconducteur déposé sous forme d'un film mince et couplé à ladite région de source, à
30 ladite région de drain et audit isolateur de porte, et une électrode de porte en contact avec ledit isolateur de porte, caractérisé en ce qu'il se présente selon une construction (70; 90) de type V-MOS.

PL 1/2

FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 5




FIG. 6




FIG. 7




FIG. 8




FIG. 9

